JP2006147630A - Semiconductor device and its evaluation method - Google Patents

Semiconductor device and its evaluation method Download PDF

Info

Publication number
JP2006147630A
JP2006147630A JP2004331750A JP2004331750A JP2006147630A JP 2006147630 A JP2006147630 A JP 2006147630A JP 2004331750 A JP2004331750 A JP 2004331750A JP 2004331750 A JP2004331750 A JP 2004331750A JP 2006147630 A JP2006147630 A JP 2006147630A
Authority
JP
Japan
Prior art keywords
electrode
gold
thin film
opening window
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004331750A
Other languages
Japanese (ja)
Inventor
Hiroshi Saito
宏 齊藤
Noriyuki Yasuike
則之 安池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2004331750A priority Critical patent/JP2006147630A/en
Publication of JP2006147630A publication Critical patent/JP2006147630A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To evaluate poor bonding in face down mounting (surface mounting) semiconductor device, where the surface side of a semiconductor chip is connected with a mounting substrate. <P>SOLUTION: When a semiconductor chip 10 is composed of a transparent material as in a light-emitting diode 1, made by forming gallium nitride based compound semiconductor layers 12 and 13 on a transparent sapphire substrate 11, an aperture window 30 that does not form electrodes 15 and 16 is formed at least partially at the abutting portion of gold bump electrodes 21a and 21b in the electrodes 15 and 16 being formed on the surface of the semiconductor chip 10 so that the joint of the electrodes 15, 16 and the gold bump electrodes 21a, 21b can be checked. A metal thin film 32 is formed of a material, having diffusion rate lower than that of gold in the aperture window 30. Consequently, the aperture window 30 appears gold in color after complete bonding, because the material of the metal thin film 32 thermally diffuses into the bump electrodes 21a, 21b. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、表面実装型の発光ダイオードのような透明材料から成る半導体チップを実装基板に実装して成る半導体装置の構造と、それらの電気的接続部である金バンプ電極の評価方法とに関する。   The present invention relates to a structure of a semiconductor device in which a semiconductor chip made of a transparent material such as a surface-mounted light emitting diode is mounted on a mounting substrate, and a method for evaluating a gold bump electrode which is an electrical connection portion thereof.

従来から、前記透明な材料から成る発光ダイオードの構造として、特許文献１にあるような、青色発光ダイオードがある。その青色発光ダイオードは、透明な材料である窒化ガリウムのＰ型とＮ型との結晶を重ね、ＰＮ接合を作り発光させるものである。図３に、この論文から推測し、前記表面実装型（フリップチップ実装とも言う）としたときの、その実装構造の模式的な断面図を示す。   Conventionally, as a structure of a light-emitting diode made of the transparent material, there is a blue light-emitting diode as disclosed in Patent Document 1. The blue light-emitting diode is one in which P-type and N-type crystals of gallium nitride, which is a transparent material, are stacked to form a PN junction and emit light. FIG. 3 is a schematic cross-sectional view of the mounting structure inferred from this paper, when the surface mounting type (also referred to as flip chip mounting) is used.

先ず、前記青色発光ダイオードの半導体チップ１００の作成は、支持基板であるサファイア基板（透明）１０１の上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって窒化ガリウムの単結晶が成長され、そのＮ型の窒化ガリウム半導体層１０２の上に、電子線を照射して（ドーパントによることもある）Ｐ型にしたＰ型窒化ガリウム半導体層１０３が形成され、さらに前記Ｎ型窒化ガリウム半導体層１０２には絶縁酸化膜層１０４が形成された上に第１電極１０５が形成され、Ｐ型窒化ガリウム半導体層１０３の上には第２電極１０６が形成されることで行われる。そして、Ｎ型窒化ガリウム半導体層１０２側の第１電極１０５を−（カソード）とし、Ｐ型窒化ガリウム半導体層１０３側の第２電極１０６を＋（アノード）として、これらの電極１０５，１０６間に電流を流すと、後述するように、Ｎ型窒化ガリウム半導体層１０２とＰ型窒化ガリウム半導体層１０３との接合部から、青色から紫外の光が放出される。   First, a semiconductor chip 100 of the blue light emitting diode is manufactured by growing a single crystal of gallium nitride on a sapphire substrate (transparent) 101 as a supporting substrate by MOCVD (Metal Organic Chemical Vapor Deposition) method, and its N type. A P-type gallium nitride semiconductor layer 103 is formed on the gallium nitride semiconductor layer 102 to be P-type by irradiation with an electron beam (sometimes due to a dopant). Further, the N-type gallium nitride semiconductor layer 102 is insulated. The first electrode 105 is formed on the oxide film layer 104, and the second electrode 106 is formed on the P-type gallium nitride semiconductor layer 103. Then, the first electrode 105 on the N-type gallium nitride semiconductor layer 102 side is set to − (cathode) and the second electrode 106 on the P-type gallium nitride semiconductor layer 103 side is set to + (anode). When a current is applied, blue to ultraviolet light is emitted from the junction between the N-type gallium nitride semiconductor layer 102 and the P-type gallium nitride semiconductor layer 103, as will be described later.

前記第１電極１０５はＮ型窒化ガリウム半導体層１０２とオーミックコンタクトされ、前記第２電極１０６はＰ型窒化ガリウム半導体層１０３とオーミックコンタクトされている。前記電極１０５の下層にある絶縁酸化膜層１０４は、シリコン窒化膜でもよく、無くてもよい。またこの絶縁酸化膜１０４は、Ｎ型窒化ガリウム半導体層であってもよい。電極１０５，１０６は、アルミや金などをメタライズすることによって形成される。具体的には、アルミが下地で、このアルミを前記Ｐ型窒化ガリウム半導体層１０３やＮ型窒化ガリウム半導体層１０２へ熱拡散することによってオーミックコンタクトされ、このアルミの上に金をメタライズするか、または直接金を前記Ｐ型窒化ガリウム半導体層１０３やＮ型窒化ガリウム層１０２へメタライズし、熱拡散することで作成される。   The first electrode 105 is in ohmic contact with the N-type gallium nitride semiconductor layer 102, and the second electrode 106 is in ohmic contact with the P-type gallium nitride semiconductor layer 103. The insulating oxide film layer 104 under the electrode 105 may or may not be a silicon nitride film. The insulating oxide film 104 may be an N-type gallium nitride semiconductor layer. The electrodes 105 and 106 are formed by metallizing aluminum or gold. Specifically, aluminum is used as an underlayer, and the aluminum is thermally contacted by thermally diffusing the aluminum to the P-type gallium nitride semiconductor layer 103 and the N-type gallium nitride semiconductor layer 102, and gold is metalized on the aluminum, Alternatively, it is formed by directly metallizing gold into the P-type gallium nitride semiconductor layer 103 or the N-type gallium nitride layer 102 and thermally diffusing.

一方、回路パターンが形成された実装基板１２０では、そのパターン上にバンプ電極１２１と電気的に接続させるためのパッド１２２が、所定の位置に形成される。前記パッド１２２は、下層１２２ａが数１０μｍ厚の銅と、その上に数μｍ厚で形成された銅の拡散防止用のニッケル層とから成り、その上の上層１２２ｂは、金を数μｍ厚でスパッタまたはめっき法によって形成するのが一般的である。   On the other hand, in the mounting substrate 120 on which the circuit pattern is formed, pads 122 for electrically connecting to the bump electrodes 121 are formed on the pattern at predetermined positions. The pad 122 is composed of a copper having a lower layer 122a of several tens of μm thick and a nickel layer for preventing diffusion of copper formed thereon with a thickness of several μm, and the upper layer 122b thereon has gold of several μm thick. Generally, it is formed by sputtering or plating.

前記バンプ電極１２１には、金、はんだなどがあるが、軟らかい材料の方がよい。また、バンプ材料が金である場合、めっき法や、ワイヤーボンディング方式を応用したスタッドバンプ法で形成される。バンプ電極１２１は、半導体チップ１００の電極１０５，１０６側か、または実装基板１２０のパッド１２２側に形成される。上述のように形成された発光ダイオードの半導体チップ１００の電極１０５，１０６と、実装基板１２０のパッド１２２とは、フェイスダウンボンディング（前記フリップチップ実装とも言う）によって、前記バンプ電極１２１を介して電気的に接続される。   The bump electrode 121 includes gold, solder, etc., but a soft material is better. When the bump material is gold, it is formed by a plating method or a stud bump method using a wire bonding method. The bump electrodes 121 are formed on the electrodes 105 and 106 side of the semiconductor chip 100 or on the pads 122 side of the mounting substrate 120. The electrodes 105 and 106 of the semiconductor chip 100 of the light emitting diode formed as described above and the pads 122 of the mounting substrate 120 are electrically connected via the bump electrodes 121 by face-down bonding (also referred to as the flip chip mounting). Connected.

一方、発光ダイオードにおける半導体チップの具体的な構造は、たとえば図４で示すようなものである。図４は、前記青色発光ダイオードの半導体チップ１００の一般的な構造を模式的に示す断面図であり、特許文献２に示されたものである。上述の図３の構成に対応する部分には、同一の参照符号を付して示す。支持基板であるサファイア基板１０１の上に、バッファ層１１１であるＡｌＮと、Ｎ型窒化ガリウム系化合物半導体から成るＮ層１０２ａと、発光層であり活性層である低キャリア濃度Ｎ層１０２ｂであるＮ−ＧａＮと、Ｐ型窒化ガリウム系化合物半導体から成るＰ層１０３とが形成され、さらにＰ層１０３の上面からＮ層１０２ｂに至るまで形成された溝１１２と、Ｐ層１０３の上面からＮ層１０２ｂに至るまで形成された孔１１３と、孔１１３にＮ層１０２ｂと接合し、Ｐ層１０３の上面まで形成された第１電極１０５と、Ｐ層１０３の上面に前記溝１１２によって第１電極１０５と電気的に絶縁分離されるように形成された第２電極１０６とを備えて、該発光ダイオードは形成されている。   On the other hand, the specific structure of the semiconductor chip in the light-emitting diode is, for example, as shown in FIG. FIG. 4 is a cross-sectional view schematically showing a general structure of the semiconductor chip 100 of the blue light emitting diode, which is shown in Patent Document 2. As shown in FIG. Portions corresponding to the configuration of FIG. 3 are given the same reference numerals. On the sapphire substrate 101 which is a support substrate, AlN which is a buffer layer 111, an N layer 102a made of an N-type gallium nitride compound semiconductor, and an N layer 102b which is a light emitting layer and a low carrier concentration N layer 102b which is an active layer. -GaN and a P layer 103 made of a P-type gallium nitride compound semiconductor are formed, a groove 112 formed from the upper surface of the P layer 103 to the N layer 102b, and an N layer 102b from the upper surface of the P layer 103. The first electrode 105 formed up to the upper surface of the P layer 103 and the upper surface of the P layer 103 by the groove 112 and the first electrode 105. The light emitting diode is formed including a second electrode 106 formed so as to be electrically insulated and separated.

このように構成される発光ダイオードは、溝１１２によって、第１電極１０５と第２電極１０６との電気的な絶縁分離を実現しているので、該発光ダイオードを順方向バイアスにする、すなわち上述のように第２電極１０６から第１電極１０５に向かって電流が流れ、Ｐ層１０３とＮ層１０２ａの界面に位置する低キャリア濃度Ｎ層１０２ｂにてホールと電子とが結合し、発光する。その他、半導体発光素子（発光ダイオード）の表面実装構造に関した最近の文献として、以下の特許文献２〜４などがある。
赤崎、天野「P-type Conduction in Mg-Doped GaN Treated with Low-Energy Electron Irradiation」：応用物理学会欧文誌、ＶＯＬ．２８，Ｎｏ．１２，ｐｐＬ２１１２−Ｌ２１１４、ＤＥＣ，１９８９ 特開平４−１６３９７０号公報 特開２００３−３０４００３号公報 特開２００２−２１７４５９号公報 特開平１１−１６８２３５号公報 In the light emitting diode configured as described above, since the first electrode 105 and the second electrode 106 are electrically insulated and separated by the groove 112, the light emitting diode is forward-biased, that is, the above-described In this way, current flows from the second electrode 106 toward the first electrode 105, and holes and electrons are combined in the low carrier concentration N layer 102b located at the interface between the P layer 103 and the N layer 102a, and light is emitted. Other recent literature relating to the surface mounting structure of semiconductor light-emitting elements (light-emitting diodes) includes the following patent documents 2-4.
Akasaki, Amano “P-type Conduction in Mg-Doped GaN Treated with Low-Energy Electron Irradiation”: European Journal of Applied Physics, VOL. 28, no. 12, ppL2112-L2114, DEC, 1989 JP-A-4-163970 JP 2003-304003 A Japanese Patent Application Laid-Open No. 2002-217459 JP-A-11-168235

上述のような半導体チップ１００においては、バンプ電極１２１を介して実装基板１２０と電気的に接続する表面実装型であるので、バンプ電極１２１と半導体チップ１００の表面に形成された電極１０５，１０６との接合部分の評価が極めて困難である。電気的コンタクトの確認は、接続抵抗で間接的に知るしか方法がない。このため、接合が極めて不安定で、その接合面積が非常に小さく、本来不良品となるべきチップの場合でも、微小な当接箇所が、金属の熱拡散による接合がされているか、または圧接されている場合には、前記接続抵抗は低くなり、問題が無い（良品）と誤判定されてしまうことがある。しかしながら、そのように不安定な接合では、製造組立て時や製品化された後の市場の環境において、機械的ストレスや熱的ストレスが加わると、接合部分が容易に剥離し、その電気的接続の信頼性を確保することができないという問題がある。   Since the semiconductor chip 100 as described above is a surface mount type that is electrically connected to the mounting substrate 120 via the bump electrodes 121, the bump electrodes 121 and the electrodes 105, 106 formed on the surface of the semiconductor chip 100, It is extremely difficult to evaluate the joint portion. The only way to confirm the electrical contact is indirectly by the connection resistance. For this reason, bonding is extremely unstable, the bonding area is very small, and even in the case of a chip that should originally be a defective product, a minute contact portion is bonded or pressed by metal thermal diffusion. In such a case, the connection resistance is low, and it may be erroneously determined that there is no problem (good product). However, in such unstable joints, when mechanical stress or thermal stress is applied in the market environment after manufacture and assembly or after commercialization, the joint part easily peels off and the electrical connection There is a problem that reliability cannot be ensured.

このような問題は、バンプ電極１２１の高さや表面状態にばらつきが生じることに起因しており、現状、このような問題を未然に防止するために、半導体チップ１００をフェイスダウンボンディングするときの条件をコントロールしているのが実情である。具体的には、接合温度、荷重、加圧時間、チップの押し込み量、チップを押し込むときの平行性などが主なパラメターであり、それらの少なくとも１つをコントロールしている。しかしながら、設備（フリップチップボンダー）の調子、作業者のスキル、周囲環境（風量、温度、湿度、振動など）の影響によって、最適な条件を確立するには多大な労力を必要とする。   Such a problem is caused by variations in the height and surface state of the bump electrode 121. Currently, in order to prevent such a problem in advance, conditions for the face-down bonding of the semiconductor chip 100 are described. It is the actual situation that controls. Specifically, the bonding temperature, load, pressing time, chip pressing amount, parallelism when the chip is pressed, and the like are main parameters, and at least one of them is controlled. However, a great deal of labor is required to establish the optimum conditions depending on the condition of the equipment (flip chip bonder), the skill of the operator, and the surrounding environment (air volume, temperature, humidity, vibration, etc.).

本発明の目的は、発光ダイオードのような半導体チップとバンプ電極との接続部分を評価可能にすることで、より信頼性を高めることができる半導体装置およびその評価方法を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for evaluating the same that can improve reliability by making it possible to evaluate a connection portion between a semiconductor chip such as a light emitting diode and a bump electrode.

本発明の半導体装置およびその評価方法は、透明な材料から成る半導体チップを、その表面に形成された電極と、実装基板上に形成された配線パターンのパッドと対向させ、それらを前記パッド上に設けられた金バンプ電極によって電気的に接続することで、前記実装基板にフェイスダウン実装するようにした半導体装置において、前記電極における前記金バンプ電極の当接部位の少なくとも一部分に、該電極を形成しないことで形成される開口窓と、前記開口窓内に形成され、前記金よりも拡散速度が遅い材料から成る薄膜とを有し、前記開口窓から、前記電極とバンプ電極との接合部を確認可能とすることを特徴とする。   According to the semiconductor device and the evaluation method of the present invention, a semiconductor chip made of a transparent material is opposed to an electrode formed on the surface of the semiconductor chip and a pad of a wiring pattern formed on a mounting substrate, and these are placed on the pad. In a semiconductor device that is face-down mounted on the mounting substrate by being electrically connected by the provided gold bump electrode, the electrode is formed on at least a part of the contact portion of the gold bump electrode in the electrode And an opening window formed in the opening window, and a thin film made of a material having a slower diffusion rate than the gold, and a bonding portion between the electrode and the bump electrode is formed from the opening window. It can be confirmed.

上記の構成によれば、半導体チップの表面側を実装基板に接続するフェイスダウン実装（表面実装）型の半導体装置において、前記半導体チップが透明なサファイア基板に透明なガリウム窒素系化合物半導体層を積層した発光ダイオードなどのように、該半導体チップが透明な材料から成る場合、電極等の金属層などがその上層に形成されていなければ、該半導体チップの裏面側から表面側の観察が可能になる。そこで本発明では、前記半導体チップの表面に形成され、前記金属層である電極における金バンプ電極の当接部位の少なくとも一部分に、該電極を形成しない開口窓を形成するとともに、その開口窓内に、前記金よりも拡散速度が遅い材料から成る薄膜を形成する。そして、前記開口窓から、前記電極と金バンプ電極との接合部を確認可能とする。   According to the above configuration, in the face-down mounting (surface mounting) type semiconductor device in which the surface side of the semiconductor chip is connected to the mounting substrate, the semiconductor chip is laminated with the transparent gallium nitrogen compound semiconductor layer on the transparent sapphire substrate. When the semiconductor chip is made of a transparent material, such as a light-emitting diode, if the metal layer such as an electrode is not formed on the upper layer, the semiconductor chip can be observed from the back side to the front side. . Therefore, in the present invention, an opening window that does not form the electrode is formed in at least a part of the contact portion of the gold bump electrode in the electrode that is the metal layer formed on the surface of the semiconductor chip, and the opening window is formed in the opening window. A thin film made of a material having a slower diffusion rate than that of the gold is formed. Then, the junction between the electrode and the gold bump electrode can be confirmed from the opening window.

したがって、電極と、実装基板上に形成された配線パターンのパッドとを電気的に接続する金バンプ電極が、充分な粒径を有しているか否かや、加熱・加圧によって融解した結果、前記開口窓を満たしているか（充填されているか）否かなどを確認することができ、電極と金バンプ電極との接合部を目視によって評価することができる。具体的には、金バンプ電極の粒径が不足し、開口窓内に隙間（金バンプ電極の上面と前記薄膜の表面との間の隙間）が生じていたり、隙間がなく、接触していても接触が不十分であると、前記拡散速度の差から、接合によっても薄膜の一部または全部はそのまま残り、前記透明基板の裏面から入射した光は、該薄膜で反射され、前記開口窓内は前記薄膜の金属粒子の色に見える。これに対して、前記隙間が生じることなく、開口窓内を前記金バンプ電極の材料が満たして（充填されて）いると、前記薄膜の金属粒子が、前記金バンプ電極の中へ拡散して（拡散速度の速い金に浸食されて）行き、前記透明基板の裏面から入射した光は、該金バンプ電極で反射され、前記開口窓内は該金バンプ電極の材料の色の金色に見える。   Therefore, as a result of whether the gold bump electrode that electrically connects the electrode and the pad of the wiring pattern formed on the mounting substrate has a sufficient particle size, as a result of melting by heating and pressurization, Whether or not the opening window is filled (filled) can be confirmed, and the joint between the electrode and the gold bump electrode can be visually evaluated. Specifically, the particle size of the gold bump electrode is insufficient, and there is a gap (gap between the upper surface of the gold bump electrode and the surface of the thin film) in the opening window, or there is no gap and contact is made. However, if the contact is insufficient, a part or the whole of the thin film remains as it is due to the difference in diffusion speed, and the light incident from the back surface of the transparent substrate is reflected by the thin film, and the inside of the opening window Appears to be the color of the metal particles of the thin film. On the other hand, when the gold bump electrode material is filled (filled) in the opening window without generating the gap, the metal particles of the thin film diffuse into the gold bump electrode. Light that has traveled (being eroded by gold having a high diffusion rate) and entered from the back surface of the transparent substrate is reflected by the gold bump electrode, and the inside of the opening window appears to be a gold color of the material of the gold bump electrode.

これによって、接合不良のチップをスクリーニングすることができるとともに、その評価結果から、金バンプ電極の形成条件や接合条件を適宜調整することで、歩留まりを向上し、より信頼性の高い半導体装置およびそれを組込んだ製品を提供することができる。   As a result, defective chips can be screened, and from the evaluation results, by appropriately adjusting the formation conditions and bonding conditions of the gold bump electrodes, the yield can be improved, and a semiconductor device with higher reliability can be obtained. Can be provided.

なお、正常に接合されると、開口窓となっていた部位も金バンプ電極の材料が充填されることになり、電極面積の縮小や注入電流の減少などの電気的な不具合は生じることはなく、また接合強度の減少などの機械的な不具合も生じることはない。また、以上のフェイスダウンボンディングは、熱と荷重とを加える熱拡散接合が、薄肉の金属が拡散するため望ましい。超音波圧接方式の接合は、適用できないこともないが、薄肉の金属粒子が、前記開口窓内に残り易く、前記熱拡散接合に劣る。   Note that when bonded normally, the portion of the opening window is filled with the material of the gold bump electrode, and there is no electrical problem such as reduction of the electrode area or reduction of the injection current. In addition, no mechanical problems such as a decrease in bonding strength occur. In addition, the above face-down bonding is desirable because the thin metal is diffused by heat diffusion bonding in which heat and load are applied. Ultrasonic pressure welding may not be applicable, but thin metal particles are likely to remain in the opening window, which is inferior to the thermal diffusion bonding.

また、本発明の半導体装置では、前記薄膜は、アルミ、錫、ニッケル、クロム、銀、チタンのうちの少なくとも１つから成ることを特徴とする。   In the semiconductor device of the present invention, the thin film is made of at least one of aluminum, tin, nickel, chromium, silver, and titanium.

上記の構成によれば、上記材料は金より拡散速度が遅い材料であり、上述のような接合部の評価を可能にすることができる。   According to said structure, the said material is a material whose diffusion rate is slower than gold | metal | money, and can evaluate the above junction parts.

さらにまた、本発明の半導体装置では、前記薄膜は、０．２μｍ以下の厚さであることを特徴とする。   Furthermore, in the semiconductor device of the present invention, the thin film has a thickness of 0.2 μm or less.

上記の構成によれば、薄膜の金属粒子の殆どが金バンプ電極の中へ拡散することが可能になり、上述のような接合部の評価を可能にすることができる。   According to the above configuration, most of the metal particles of the thin film can be diffused into the gold bump electrode, and it is possible to evaluate the joint as described above.

本発明の半導体装置およびその評価方法は、以上のように、半導体チップの表面側を実装基板に接続するフェイスダウン実装（表面実装）型の半導体装置において、前記半導体チップが透明なサファイア基板に透明なガリウム窒素系化合物半導体層を積層した発光ダイオードなどのように、該半導体チップが透明な材料から成る場合、前記半導体チップの表面で、金属層である電極における金バンプ電極の当接部位の少なくとも一部分に、該電極を形成しない開口窓を形成するとともに、その開口窓内に、前記金よりも拡散速度が遅い材料から成る薄膜を形成し、前記開口窓から、前記電極と金バンプ電極との接合部を確認可能とする。   As described above, according to the semiconductor device and the evaluation method of the present invention, in the face-down mounting (surface mounting) type semiconductor device in which the surface side of the semiconductor chip is connected to the mounting substrate, the semiconductor chip is transparent to the transparent sapphire substrate. When the semiconductor chip is made of a transparent material, such as a light emitting diode in which a gallium nitrogen-based compound semiconductor layer is stacked, at least the contact portion of the gold bump electrode in the electrode that is a metal layer on the surface of the semiconductor chip. An opening window that does not form the electrode is formed in a part, and a thin film made of a material having a slower diffusion rate than the gold is formed in the opening window, and the electrode and the gold bump electrode are formed from the opening window. The joint can be confirmed.

それゆえ、電極と、実装基板上に形成された配線パターンのパッドとを電気的に接続する金バンプ電極が、充分な粒径を有しているか否かや、加熱・加圧によって融解した結果、前記開口窓を満たしているか（充填されているか）否かなどを確認することができ、電極と金バンプ電極との接合部を目視によって評価することができる。これによって、接合不良のチップをスクリーニングすることができるとともに、その評価結果から、金バンプ電極の形成条件や接合条件を適宜調整することで、歩留まりを向上し、より信頼性の高い半導体装置およびそれを組込んだ製品を提供することができる。   Therefore, whether or not the gold bump electrode that electrically connects the electrode and the pad of the wiring pattern formed on the mounting substrate has a sufficient particle size, and is a result of melting by heating and pressing. Whether the opening window is filled (filled) or not can be confirmed, and the joint between the electrode and the gold bump electrode can be visually evaluated. As a result, defective chips can be screened, and from the evaluation results, by appropriately adjusting the formation conditions and bonding conditions of the gold bump electrodes, the yield can be improved, and a semiconductor device with higher reliability can be obtained. Can be provided.

図１は、本発明の実施の一形態に係る半導体装置である発光ダイオード１の構造を模式的に示す断面図である。この発光ダイオード１は、青色発光ダイオードの半導体チップ１０が、実装基板２０にフェイスダウンボンディングされて構成されている。   FIG. 1 is a cross-sectional view schematically showing the structure of a light-emitting diode 1 which is a semiconductor device according to an embodiment of the present invention. The light-emitting diode 1 is configured by bonding a blue light-emitting diode semiconductor chip 10 face-down to a mounting substrate 20.

前記半導体チップ１０は、支持基板である透明なサファイア基板１１の上に、ＭＯＣＶＤ法などによって窒化ガリウムの単結晶が成長され、そのＮ型の窒化ガリウム半導体層１２上には、溝１７を境界として、一方は電子線を照射して（ドーパントによることもある）Ｐ型にしたＰ型窒化ガリウム半導体層１３が形成され、他方には絶縁酸化膜層１４が形成された上に第１電極１５が形成され、Ｐ型窒化ガリウム半導体層１３の上には第２電極１６が形成されて作成されている。そして、Ｎ型窒化ガリウム半導体層１２側の第１電極１５を−（カソード）とし、Ｐ型窒化ガリウム半導体層１３側の第２電極１６を＋（アノード）として、これらの電極１５，１６間に電流を流すと、Ｎ型窒化ガリウム半導体層１２とＰ型窒化ガリウム半導体層１３との接合部から、青色から紫外の光が放出される。   In the semiconductor chip 10, a single crystal of gallium nitride is grown on a transparent sapphire substrate 11, which is a support substrate, by MOCVD or the like. On the N-type gallium nitride semiconductor layer 12, a groove 17 is used as a boundary. On the other hand, a P-type gallium nitride semiconductor layer 13 made into a P-type by irradiation with an electron beam (which may be due to a dopant) is formed, and on the other side, an insulating oxide film layer 14 is formed, and a first electrode 15 is formed. The second electrode 16 is formed on the P-type gallium nitride semiconductor layer 13 and formed. Then, the first electrode 15 on the N-type gallium nitride semiconductor layer 12 side is set to − (cathode), and the second electrode 16 on the P-type gallium nitride semiconductor layer 13 side is set to + (anode). When a current is applied, blue to ultraviolet light is emitted from the junction between the N-type gallium nitride semiconductor layer 12 and the P-type gallium nitride semiconductor layer 13.

前記第１電極１５はＮ型窒化ガリウム半導体層１２とオーミックコンタクトされ、前記第２電極１６はＰ型窒化ガリウム半導体層１３とオーミックコンタクトされている。前記電極１５の下層にある絶縁酸化膜層１４は、シリコン窒化膜でもよく、無くてもよい。またこの絶縁酸化膜１４は、Ｎ型窒化ガリウム半導体層であってもよい。電極１５，１６は、アルミや金などを用いてメタライズすることによって形成される。具体的には、アルミが下地で、このアルミを前記Ｐ型窒化ガリウム半導体層１３やＮ型窒化ガリウム半導体層１２へ熱拡散することによってオーミックコンタクトされ、このアルミの上に金を用いてメタライズするか、または直接金を用いて前記Ｐ型窒化ガリウム半導体層１３やＮ型窒化ガリウム層１２へメタライズし、熱拡散することで作成される。   The first electrode 15 is in ohmic contact with the N-type gallium nitride semiconductor layer 12, and the second electrode 16 is in ohmic contact with the P-type gallium nitride semiconductor layer 13. The insulating oxide film layer 14 below the electrode 15 may or may not be a silicon nitride film. The insulating oxide film 14 may be an N-type gallium nitride semiconductor layer. The electrodes 15 and 16 are formed by metallization using aluminum or gold. Specifically, aluminum is used as an underlayer, and the aluminum is thermally diffused to the P-type gallium nitride semiconductor layer 13 and the N-type gallium nitride semiconductor layer 12 to make ohmic contact, and metallization is performed on the aluminum using gold. Alternatively, it is formed by directly metallizing the P-type gallium nitride semiconductor layer 13 or the N-type gallium nitride layer 12 using gold and thermally diffusing.

一方、回路パターンが形成された実装基板２０では、そのパターン上に金バンプ電極２１と電気的に接続させるためのパッド２２が、所定の位置に形成される。前記パッド２２は、下層２２ａが数１０μｍ厚の銅と、その上に数μｍ厚で形成された銅の拡散防止用のニッケル層とから成り、その上の上層２２ｂは、金を数μｍ厚でスパッタまたはめっき法によって形成するのが一般的である。   On the other hand, on the mounting substrate 20 on which the circuit pattern is formed, pads 22 for electrical connection with the gold bump electrodes 21 are formed on the pattern at predetermined positions. The pad 22 is composed of copper having a lower layer 22a of several tens of μm thick and a nickel layer for preventing diffusion of copper formed thereon with a thickness of several μm, and the upper layer 22b thereon has gold of several μm thick. Generally, it is formed by sputtering or plating.

前記金バンプ電極２１は、めっき法や、ワイヤーボンディング方式を応用したスタッドバンプ法によって、実装基板２０のパッド２２側に形成される。このように形成された発光ダイオード１の半導体チップ１０の電極１５，１６と、実装基板２０のパッド２２とは、たとえば大気や窒素雰囲気中で、たとえば２００℃程度で、上述のフェイスダウンボンディングが行われることで、前記金バンプ電極２１を介して電気的に接続される。なお、発光ダイオード１の発光に係る具体的な構造は、前述の図４で示すようなものでよい。   The gold bump electrode 21 is formed on the pad 22 side of the mounting substrate 20 by a plating method or a stud bump method applying a wire bonding method. The electrodes 15 and 16 of the semiconductor chip 10 of the light-emitting diode 1 and the pads 22 of the mounting substrate 20 formed in this way are subjected to the face-down bonding described above at, for example, about 200 ° C. in the atmosphere or nitrogen atmosphere. Thus, it is electrically connected through the gold bump electrode 21. The specific structure relating to the light emission of the light emitting diode 1 may be as shown in FIG.

上述のように構成される発光ダイオード１において、注目すべきは、本発明では、支持基板１１は透明なサファイア基板であり、また窒化ガリウム半導体層１２，１３も透明であることから、前記第１電極１５および第２電極１６において、前記バンプ電極２１の当接部位の少なくとも一部分に、該電極１５，１６を形成しない開口窓３０を有し、この開口窓３０から、前記電極１５，１６と金バンプ電極２１との接合部を確認可能とすることである。前記電極１５，１６は、金やアルミなどの材料から成り、必要な厚さに形成されると、遮光性となる。   In the light emitting diode 1 configured as described above, it should be noted that in the present invention, the support substrate 11 is a transparent sapphire substrate, and the gallium nitride semiconductor layers 12 and 13 are also transparent. The electrode 15 and the second electrode 16 have an opening window 30 that does not form the electrodes 15 and 16 at least at a part of the contact portion of the bump electrode 21, and the electrodes 15 and 16 and the gold electrode are formed from the opening window 30. This is to make it possible to confirm the joint with the bump electrode 21. The electrodes 15 and 16 are made of a material such as gold or aluminum, and have a light shielding property when formed to a required thickness.

また注目すべきは、前記開口窓３０内には、前記金バンプ電極２１の材料である金よりも拡散速度が遅い材料である、たとえばアルミ、錫、ニッケル、クロム、銀、チタンのうちの少なくとも１つから成る金属薄膜３２が形成されることである。この金属薄膜３２は、たとえば前記電極１５，１６部分などの開口窓３０以外の部分をマスクした後、スパッタによって形成され、その膜厚は、０．２μｍ以下とされる。   It should also be noted that the opening window 30 is a material having a slower diffusion rate than gold, which is the material of the gold bump electrode 21, for example, at least of aluminum, tin, nickel, chromium, silver, and titanium. One metal thin film 32 is formed. The metal thin film 32 is formed by, for example, sputtering after masking portions other than the opening window 30 such as the electrodes 15 and 16 and having a film thickness of 0.2 μm or less.

したがって、金バンプ電極２１を接合していない状態では、支持基板１１の裏側から入射した光は、前記電極１５，１６および金属薄膜３２で反射し、該裏面からは、前記電極１５，１６および金属薄膜３２の材料の色に見える。また、金バンプ電極２１を接合しても、図１の左側の金バンプ電極２１ａのように、粒径が不足し、規定の高さより低く、開口窓３０内に隙間（金バンプ電極２１ａの上面と前記金属薄膜３２の表面との間の隙間）３１が生じていると、前記支持基板１１の裏面から入射した光は、金属薄膜３２で反射し、該金属薄膜３２の材料の色に見える。   Therefore, in a state where the gold bump electrode 21 is not joined, light incident from the back side of the support substrate 11 is reflected by the electrodes 15 and 16 and the metal thin film 32, and from the back side, the electrodes 15 and 16 and the metal are reflected. The color of the material of the thin film 32 appears. Further, even when the gold bump electrode 21 is bonded, the particle size is insufficient and lower than a predetermined height, as in the gold bump electrode 21a on the left side of FIG. 1, and there is a gap in the opening window 30 (the upper surface of the gold bump electrode 21a). When the gap 31 between the metal thin film 32 and the surface of the metal thin film 32 is generated, the light incident from the back surface of the support substrate 11 is reflected by the metal thin film 32 and appears to be the color of the material of the metal thin film 32.

これに対して、図１の右側の金バンプ電極２１ｂのように、規定の粒径（規定の高）があり、形状も欠損や削れがなく、問題が無い場合、開口窓３０内に前記隙間３１が生じることなく、金バンプ電極２１ｂの上面は、その上のＮ型ＧａＮ半導体層１２と圧接し、熱拡散接合されると、該開口窓３０内を金バンプ電極２１ｂの材料が満たして（充填されて）行く。そして、熱拡散接合が進むにつれ、図２において、矢符３３で示すように、前記金属薄膜３２の金属粒子３４が金バンプ電極２１ｂ中に拡散し（拡散速度の速い金に浸食され）、金属間化合物を形成する。この状態では、前記支持基板１１の裏面から、開口窓３０の部分は、金属薄膜３２の材料の色から、金バンプ電極２１ｂの材料の色である金色に近くなって行く。   On the other hand, like the gold bump electrode 21b on the right side of FIG. 1, there is a prescribed particle size (a prescribed height), and the shape is not broken or scraped. 31 does not occur, and the upper surface of the gold bump electrode 21b is in pressure contact with the N-type GaN semiconductor layer 12 on the gold bump electrode 21b and thermally diffused to join the opening window 30 with the material of the gold bump electrode 21b ( Go filled). Then, as the thermal diffusion bonding proceeds, as shown by an arrow 33 in FIG. 2, the metal particles 34 of the metal thin film 32 diffuse into the gold bump electrode 21b (and are eroded by gold having a high diffusion rate), and the metal Intermetallic compounds are formed. In this state, from the back surface of the support substrate 11, the portion of the opening window 30 becomes closer to the gold color that is the material color of the gold bump electrode 21 b from the color of the material of the metal thin film 32.

前記金属薄膜３２の材料の種類は、前述のように熱拡散速度が金より遅い方がよい。金より熱拡散速度が速いと、金バンプ電極２１ａ，２１ｂと接合する際に、未だ接合が完全でなくても、金属薄膜３２の金属粒子３４が金バンプ電極２１ａ，２１ｂ中に容易に飛散してしまい、開口窓３０から評価しても、良品と誤判定してしまう恐れがあるからである。また、金属薄膜３２の材料による色彩および色度は、金との差異が分かる方が良い。例として、金属薄膜３２にアルミを用いた場合を説明する。この場合、金バンプ電極２１ａ，２１ｂの金の量が、圧倒的に金属薄膜３２のアルミより多いので、金とアルミとによる金属間化合物は、淡い黄色のＡｕ５Ａｌ２、または淡い黄色のＡｕ４Ａｌになる。これれらの色は、金の色（金色）やアルミの色とは異なるので、容易に識別でき、金バンプ電極２１ａ，２１ｂが金属薄膜３２と接合されているか否かを識別可能である。 As described above, the material of the metal thin film 32 preferably has a slower thermal diffusion rate than gold. If the thermal diffusion rate is faster than gold, the metal particles 34 of the metal thin film 32 are easily scattered in the gold bump electrodes 21a and 21b even when the bonding is not yet complete when the gold bump electrodes 21a and 21b are bonded. This is because even if the evaluation is made from the opening window 30, it may be erroneously determined as a non-defective product. Further, the color and chromaticity depending on the material of the metal thin film 32 are better understood from the difference from gold. As an example, a case where aluminum is used for the metal thin film 32 will be described. In this case, since the gold amount of the gold bump electrodes 21a and 21b is overwhelmingly larger than that of the aluminum of the metal thin film 32, the intermetallic compound of gold and aluminum is light yellow Au 5 Al 2 or light yellow Au. 4 Al. Since these colors are different from gold color (gold color) and aluminum color, they can be easily identified, and it is possible to identify whether the gold bump electrodes 21a and 21b are bonded to the metal thin film 32 or not.

このようにして、接合不良のチップをスクリーニングすることができるとともに、その評価結果から、金バンプ電極２１ａ，２１ｂの形成条件や半導体チップ１０との接合条件を適宜調整することで、歩留まりを向上し、より信頼性の高い半導体装置およびそれを組込んだ製品を提供することができる。なお、正常に接合されると、開口窓３０となっていた部位も金バンプ電極２１ａ，２１ｂの材料が充填されることになり、電極面積の縮小や注入電流の減少などの電気的な不具合は生じることはなく、また接合強度の減少などの機械的な不具合も生じることはない。   In this way, defective bonding chips can be screened, and the yield can be improved by appropriately adjusting the formation conditions of the gold bump electrodes 21a and 21b and the bonding conditions with the semiconductor chip 10 from the evaluation results. Therefore, a more reliable semiconductor device and a product incorporating the same can be provided. In addition, when it joins normally, the site | part used as the opening window 30 will also be filled with the material of gold bump electrode 21a, 21b, and electrical malfunctions, such as reduction of an electrode area and a reduction of injection current, are carried out. It does not occur, nor does it cause mechanical problems such as a decrease in bonding strength.

また、前記金属薄膜３２を、アルミ、錫、ニッケル、クロム、銀、チタンのうちの少なくとも１つから形成することで、これらの材料は金より拡散速度が遅い材料であり、上述のような接合部の評価を可能にすることができる。   Further, by forming the metal thin film 32 from at least one of aluminum, tin, nickel, chromium, silver, and titanium, these materials are materials having a diffusion rate slower than that of gold. Evaluation of parts can be made possible.

さらにまた、前記金属薄膜３２を、０．２μｍ以下の厚さとすることで、薄肉の該金属薄膜３２の金属粒子の殆どが、遙かに多量に存在する金バンプ電極２１ａ，２１ｂの中へ拡散することが可能になり、上述のような接合部の評価を可能にすることができる。   Furthermore, by setting the metal thin film 32 to a thickness of 0.2 μm or less, most of the metal particles of the thin metal thin film 32 are diffused into the gold bump electrodes 21a and 21b that are present in much larger amounts. And the evaluation of the joint as described above can be made possible.

ここで、一般に金の表面に形成される自然酸化膜の厚さは、約１０００Åである。この自然酸化膜は、金バンプ電極２１ａ，２１ｂを熱圧着接合（更に超音波振動やスクラブを加えることもある）することによって、接合界面から除去される。したがって、前記半導体層１２，１３上の金属薄膜３２の厚みを、前記約１０００Å以下に設定すれば、金属薄膜３２中の金属粒子は、総て金バンプ電極２１ａ，２１ｂ中に拡散できると想定される。しかしながら、接合条件の改善などで、熱圧着接合性を向上できるので、この２倍の２０００Å、すなわち前記０．２μｍを、前述のように金属薄膜３２の厚みの上限とする。   Here, the thickness of the natural oxide film generally formed on the gold surface is about 1000 mm. This natural oxide film is removed from the bonding interface by thermocompression bonding (further, ultrasonic vibration or scrubbing may be applied) to the gold bump electrodes 21a and 21b. Therefore, if the thickness of the metal thin film 32 on the semiconductor layers 12 and 13 is set to about 1000 mm or less, it is assumed that all metal particles in the metal thin film 32 can diffuse into the gold bump electrodes 21a and 21b. The However, since the thermocompression bonding property can be improved by improving the bonding conditions, etc., 2000 times the double, that is, 0.2 μm is set as the upper limit of the thickness of the metal thin film 32 as described above.

本発明は、上述のような発光素子に限定されるものではなく、透明な基板上に透明な半導体層が形成されるものであれば適用することができる。   The present invention is not limited to the light emitting element as described above, and can be applied as long as a transparent semiconductor layer is formed on a transparent substrate.

なお、たとえば特開平９−３１２３１７号公報には、半導体チップの実装基板の接合部とは反対側から赤外線を照射して接合不良を検査する方法が開示されているが、パッドの剥がれやクラックを検出するものであり、本発明のように電極１５，１６とバンプ電極２１ｂ，２１ａとの接合状態を検査することはできない。   For example, Japanese Patent Application Laid-Open No. 9-312317 discloses a method of inspecting bonding defects by irradiating infrared rays from the side opposite to the bonding portion of the mounting substrate of the semiconductor chip. It is to be detected, and the bonding state between the electrodes 15 and 16 and the bump electrodes 21b and 21a cannot be inspected as in the present invention.

また、特開２００１−６８５１４号公報には、透明なダミー基板を実装基板にフリップチップ実装し、基板の裏面から電極とバンプ電極との接合部の状態を目視検査することが開示されているけれども、ダミー基板を使用し、実装工程の評価を行うものであり、本発明のように製品となる半導体装置を個々に検査することはできない。   Japanese Laid-Open Patent Publication No. 2001-68514 discloses that a transparent dummy substrate is flip-chip mounted on a mounting substrate, and the state of the joint between the electrode and the bump electrode is visually inspected from the back surface of the substrate. A dummy substrate is used to evaluate a mounting process, and a semiconductor device as a product cannot be individually inspected as in the present invention.

さらにまた、以上のフェイスダウンボンディングには、超音波圧接方式が適用できないこともないが、熱と荷重とを加える熱拡散接合が、薄肉の金属薄膜３２が拡散するため望ましい。   Furthermore, although the ultrasonic pressure welding method cannot be applied to the face-down bonding described above, heat diffusion bonding in which heat and a load are applied is desirable because the thin metal thin film 32 diffuses.

本発明の実施の一形態に係る半導体装置である発光ダイオードの構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the light emitting diode which is a semiconductor device which concerns on one Embodiment of this invention. 図１で示す発光ダイオードにおいて、半導体チップの実装基板への接合状態を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining a bonding state of a semiconductor chip to a mounting substrate in the light emitting diode shown in FIG. 1. 典型的な従来技術の発光ダイオードの構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the typical prior art light emitting diode. 一般的な発光ダイオードにおける半導体チップの具体的な構造を示す断面図である。It is sectional drawing which shows the specific structure of the semiconductor chip in a common light emitting diode.

符号の説明Explanation of symbols

１ 発光ダイオード
１０ 半導体チップ
１１ 支持基板
１２ Ｎ型窒化ガリウム半導体層
１３ Ｐ型窒化ガリウム半導体層
１４ 絶縁酸化膜層
１５ 第１電極
１６ 第２電極
１７ 溝
２０ 実装基板
２１；２１ａ，２１ｂ 金バンプ電極
２２ パッド
３０ 開口窓
３１ 隙間
３２ 金属薄膜 DESCRIPTION OF SYMBOLS 1 Light emitting diode 10 Semiconductor chip 11 Support substrate 12 N-type gallium nitride semiconductor layer 13 P-type gallium nitride semiconductor layer 14 Insulating oxide film layer 15 First electrode 16 Second electrode 17 Groove 20 Mounting substrate 21; 21a, 21b Gold bump electrode 22 Pad 30 Open window 31 Clearance 32 Metal thin film

Claims (4)

透明な材料から成る半導体チップを、その表面に形成された電極と、実装基板上に形成された配線パターンのパッドと対向させ、それらを前記パッド上に設けられた金バンプ電極によって電気的に接続することで、前記実装基板にフェイスダウン実装するようにした半導体装置において、
前記電極における前記金バンプ電極の当接部位の少なくとも一部分に、該電極を形成しないことで形成される開口窓と、
前記開口窓内に形成され、前記金よりも拡散速度が遅い材料から成る薄膜とを有し、
前記開口窓から、前記電極とバンプ電極との接合部を確認可能とすることを特徴とする半導体装置。 A semiconductor chip made of a transparent material is opposed to an electrode formed on the surface thereof and a pad of a wiring pattern formed on a mounting substrate, and these are electrically connected by a gold bump electrode provided on the pad. By doing so, in the semiconductor device that is mounted face down on the mounting substrate,
An opening window formed by not forming the electrode in at least a part of the contact portion of the gold bump electrode in the electrode;
A thin film made of a material formed in the opening window and having a diffusion rate slower than that of the gold,
A semiconductor device characterized in that a joint between the electrode and the bump electrode can be confirmed from the opening window. 前記薄膜は、アルミ、錫、ニッケル、クロム、銀、チタンのうちの少なくとも１つから成ることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the thin film is made of at least one of aluminum, tin, nickel, chromium, silver, and titanium. 前記薄膜は、０．２μｍ以下の厚さであることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the thin film has a thickness of 0.2 μm or less. 透明な材料から成る半導体チップを、その表面に形成された電極と、実装基板上に形成された配線パターンのパッドと対向させ、それらを前記パッド上に設けられた金バンプ電極によって電気的に接続することで、前記実装基板にフェイスダウン実装するようにした半導体装置の評価方法において、
前記電極における前記バンプ電極の当接部位の少なくとも一部分に、該電極を形成しない開口窓を形成するとともに、前記開口窓内に前記金よりも拡散速度が遅い材料から成る薄膜を形成しておき、
前記半導体チップ表面の電極と金バンプ電極とを接合した後、前記開口窓から前記電極と金バンプ電極との接合部を確認することで、接合状態を評価することを特徴とする半導体装置の評価方法。 A semiconductor chip made of a transparent material is opposed to an electrode formed on the surface thereof and a pad of a wiring pattern formed on a mounting substrate, and these are electrically connected by a gold bump electrode provided on the pad. By doing so, in the evaluation method of the semiconductor device so as to be mounted face-down on the mounting substrate,
Forming an opening window that does not form the electrode in at least a part of the contact portion of the bump electrode in the electrode, and forming a thin film made of a material having a slower diffusion rate than the gold in the opening window,
After bonding the electrode on the surface of the semiconductor chip and the gold bump electrode, the bonding state is evaluated by confirming a bonding portion between the electrode and the gold bump electrode from the opening window. Method.
JP2004331750A 2004-11-16 2004-11-16 Semiconductor device and its evaluation method Pending JP2006147630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331750A JP2006147630A (en) 2004-11-16 2004-11-16 Semiconductor device and its evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331750A JP2006147630A (en) 2004-11-16 2004-11-16 Semiconductor device and its evaluation method

Publications (1)

Publication Number Publication Date
JP2006147630A true JP2006147630A (en) 2006-06-08

Family

ID=36626999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331750A Pending JP2006147630A (en) 2004-11-16 2004-11-16 Semiconductor device and its evaluation method

Country Status (1)

Country Link
JP (1) JP2006147630A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197309A (en) * 2009-02-26 2010-09-09 Alps Electric Co Ltd Mems sensor, and method for manufacturing the same
CN105428510A (en) * 2014-09-03 2016-03-23 展晶科技(深圳)有限公司 Flip-chip light emitting diode package structure
WO2017119754A1 (en) * 2016-01-07 2017-07-13 엘지이노텍(주) Light emitting diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197309A (en) * 2009-02-26 2010-09-09 Alps Electric Co Ltd Mems sensor, and method for manufacturing the same
CN105428510A (en) * 2014-09-03 2016-03-23 展晶科技(深圳)有限公司 Flip-chip light emitting diode package structure
WO2017119754A1 (en) * 2016-01-07 2017-07-13 엘지이노텍(주) Light emitting diode
US10541351B2 (en) 2016-01-07 2020-01-21 Lg Innotek Co., Ltd. Light emitting diode having a current blocking layer

Similar Documents

Publication Publication Date Title
TWI383428B (en) Systems and methods for producing light emitting diode array
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US7605403B2 (en) Semiconductor light-emitting device and fabrication method of the same
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
JP5426124B2 (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device
TWI437724B (en) Robust led structure for substrate lift-off
US20060081869A1 (en) Flip-chip electrode light-emitting element formed by multilayer coatings
US8350276B2 (en) Alternating current light emitting device
JP3627822B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2014518451A (en) Light emitting device and manufacturing method thereof
JP2007258326A (en) Light emitting element
JP2014522584A (en) Light emitting device and manufacturing method thereof
KR100887758B1 (en) Flip-chip type vertical light emitting device and method of fabricating the device
JP2009510743A (en) Method for combining layers, corresponding device and organic light emitting diode
JP2008198716A (en) Optical semiconductor device
US8852970B2 (en) Method for mounting luminescent device
JP2015065205A (en) Semiconductor light-emitting element
JP2017157593A (en) Light-emitting diode, manufacturing method for light-emitting diode, light-emitting diode display device, and manufacturing method for light-emitting diode display device
JPH10223930A (en) Semiconductor light emitting element
JP2006147630A (en) Semiconductor device and its evaluation method
JPH08102552A (en) Semiconductor light emitting device and its manufacture
KR20070039195A (en) Semiconductor device having advanced thermal stability and preparation method thereof
JP2006147675A (en) Semiconductor device and its evaluation method
JP2006147631A (en) Semiconductor device and its evaluation method
JP2006147629A (en) Semiconductor device and its evaluation method