JP2006141183A - Step-up/down converter - Google Patents

Step-up/down converter Download PDF

Info

Publication number
JP2006141183A
JP2006141183A JP2004331032A JP2004331032A JP2006141183A JP 2006141183 A JP2006141183 A JP 2006141183A JP 2004331032 A JP2004331032 A JP 2004331032A JP 2004331032 A JP2004331032 A JP 2004331032A JP 2006141183 A JP2006141183 A JP 2006141183A
Authority
JP
Japan
Prior art keywords
switch
voltage
output
switching element
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004331032A
Other languages
Japanese (ja)
Other versions
JP4565973B2 (en
Inventor
Takuya Ishii
卓也 石井
Takashi Ryu
隆 龍
Mikio Motomori
幹夫 元森
Hiroki Akashi
裕樹 明石
Hirohisa Tanabe
裕久 田辺
Makoto Ishimaru
誠 石丸
Tomoya Shigemi
智也 重見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004331032A priority Critical patent/JP4565973B2/en
Publication of JP2006141183A publication Critical patent/JP2006141183A/en
Application granted granted Critical
Publication of JP4565973B2 publication Critical patent/JP4565973B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce capacitance of capacitor as all smoothing means in a step-up/down converter comprising two-step configuration of a step-up converter and a step-down one. <P>SOLUTION: The step-up/down converter 100 comprises the step-up converter 2 in which a DC input voltage is inputted 101 to turn on and off a step-up switch 24 via a first inductor 22, and the step-down converter 4, in which a DC voltage V2 is inputted to turn on and off a step-down switch 40 at the same period with the ON/OFF of the step-up switch 24. The ON/OFF operations of the step-up switch 24 and the step-down switch 40 are controlled in such a way as to have overlap times when the OFF period of the step-up switch 24 overlaps with the ON period of the step-down switch 40, and that the ON period of the step-up switch 24 overlaps with the OFF period of the step-down switch 40. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、直流の入力電圧に対し、直流の出力電圧の昇降圧制御が可能な昇降圧コンバータに関する。   The present invention relates to a step-up / step-down converter capable of controlling step-up / step-down of a DC output voltage with respect to a DC input voltage.

入力直流電源から直流の入力電圧（以下、入力直流電圧という）を入力し、各種電子回路用に電源電圧となる直流の出力電圧（以下、出力直流電圧という）を出力する電源回路において、入力直流電圧が出力直流電圧に比べて大きい電圧から小さい電圧まで変動する場合、昇降圧コンバータが用いられている。   In a power supply circuit that inputs a DC input voltage (hereinafter referred to as an input DC voltage) from an input DC power supply and outputs a DC output voltage (hereinafter referred to as an output DC voltage) that serves as a power supply voltage for various electronic circuits. When the voltage varies from a large voltage to a small voltage compared to the output DC voltage, a buck-boost converter is used.

図５を用いて、従来例の昇降圧コンバータについて説明する。図５は従来例の昇降圧コンバータの構成を示す回路図である。図５において、従来例の昇降圧コンバータ４００は、昇圧コンバータ１２と降圧コンバータ１４との２段構成からなり、昇圧コンバータ１２及び降圧コンバータ１４とを駆動する駆動回路部１１４が設けられている。昇圧コンバータ１２は、例えばバッテリー等の入力直流電源１１から入力端子４０１を介して入力される入力直流電圧Ｖｉ１を、昇降圧コンバータ４００の出力直流電圧Ｖｏ１より高い直流の電圧Ｖ１２に変換して、降圧コンバータ１４に出力する。降圧コンバータ１４は、電圧Ｖ１２を所望の出力直流電圧Ｖｏ１に変換し、出力端子４０２を介して各種電子回路（図示していない）に出力する。駆動回路部１１４は、電圧Ｖ１２及び出力直流電圧Ｖｏ１に基づいて、駆動信号ＤＲ１２、ＤＲ１４を生成し、それぞれ後述する第１のスイッチング素子１２４、第２のスイッチング素子１４０に出力し、それらのオンオフ制御を行う。   A conventional buck-boost converter will be described with reference to FIG. FIG. 5 is a circuit diagram showing a configuration of a conventional buck-boost converter. In FIG. 5, a conventional step-up / down converter 400 has a two-stage configuration of a boost converter 12 and a step-down converter 14, and is provided with a drive circuit unit 114 that drives the boost converter 12 and the step-down converter 14. The step-up converter 12 converts the input DC voltage Vi1 input from the input DC power supply 11 such as a battery via the input terminal 401 into a DC voltage V12 higher than the output DC voltage Vo1 of the step-up / down converter 400, and steps down the voltage. Output to the converter 14. The step-down converter 14 converts the voltage V12 into a desired output DC voltage Vo1, and outputs it to various electronic circuits (not shown) via the output terminal 402. The drive circuit unit 114 generates drive signals DR12 and DR14 based on the voltage V12 and the output DC voltage Vo1, and outputs the drive signals DR12 and DR14 to the first switching element 124 and the second switching element 140, which will be described later, respectively. I do.

昇圧コンバータ１２には、第１のインダクタ１２２、昇圧用の第１のスイッチング素子１２４、第１のダイオード１２６及び第１の平滑手段であるコンデンサ１２８を有する。第１のインダクタ１２２は、入力直流電源１１と、第１のスイッチング素子１２４及び第１のダイオード１２６の間に配設され、第１のスイッチング素子１２４のオンオフ動作に伴って第１のインダクタ１２２の逆起電力のよって入力直流電圧Ｖｉ１を昇圧する。第１のスイッチング素子１２４は、ＮチャンネルＦＥＴからなり、駆動回路部１１４からの駆動信号ＤＲ１２をそのゲートに入力されてオンオフ動作する。第１のダイオード１２６は、第１のスイッチング素子１２４の動作によって生じる順方向電流のみを第１のコンデンサ１２８及び降圧コンバータ１４の方向に流す。第１のコンデンサ１２８は、第１のダイオード１２６を介して供給される電流を平滑化して、電圧Ｖ１２を降圧コンバータ１４及び駆動回路部１１４に出力する。つまり、第１のコンデンサ１２８は、昇圧コンバータ１２の出力コンデンサと降圧コンバータ１４の入力コンデンサを兼ねる。   The step-up converter 12 includes a first inductor 122, a first switching element 124 for step-up, a first diode 126, and a capacitor 128 serving as first smoothing means. The first inductor 122 is disposed between the input DC power supply 11, the first switching element 124 and the first diode 126, and the first inductor 122 is connected to the first inductor 122 according to the on / off operation of the first switching element 124. The input DC voltage Vi1 is boosted by the back electromotive force. The first switching element 124 is composed of an N-channel FET, and the drive signal DR12 from the drive circuit unit 114 is input to the gate thereof to perform an on / off operation. The first diode 126 allows only the forward current generated by the operation of the first switching element 124 to flow in the direction of the first capacitor 128 and the step-down converter 14. The first capacitor 128 smoothes the current supplied via the first diode 126 and outputs the voltage V12 to the step-down converter 14 and the drive circuit unit 114. That is, the first capacitor 128 serves as both the output capacitor of the boost converter 12 and the input capacitor of the step-down converter 14.

降圧コンバータ１４には、降圧用の第２のスイッチング素子１４０、第２のダイオード１４２、第２のインダクタ１４４及び第２の平滑手段であるコンデンサ１４６を有する。第２のスイッチング素子１４０は、ＰチャンネルＦＥＴからなる。第２のスイッチング素子１４０は、駆動回路部１１４からそのゲートに入力される駆動信号ＤＲ１４によってオンオフする。第２のダイオード１４２は、第２のスイッチング素子１４０がオフした場合、オフする直前に第２のインダクタ１４４に流れていた電流を維持するための電流を供給する。第２のインダクタ１４４及び第２のコンデンサ１４６は、第２のスイッチング素子１４０及び第２のダイオード１４２から供給される電流を平滑化して出力端子４０２に与える。この平滑化された出力直流電圧Ｖｏ１は各種電子回路（図示していない）及び駆動回路部１１４に出力される。   The step-down converter 14 includes a second switching element 140 for step-down, a second diode 142, a second inductor 144, and a capacitor 146 as second smoothing means. The second switching element 140 is composed of a P-channel FET. The second switching element 140 is turned on / off by a drive signal DR14 input from the drive circuit unit 114 to the gate thereof. When the second switching element 140 is turned off, the second diode 142 supplies a current for maintaining the current flowing in the second inductor 144 immediately before turning off. The second inductor 144 and the second capacitor 146 smooth the current supplied from the second switching element 140 and the second diode 142 and supply the smoothed current to the output terminal 402. The smoothed output DC voltage Vo1 is output to various electronic circuits (not shown) and the drive circuit unit 114.

以下、図５に示した従来例の昇降圧コンバータ４００の動作を説明する。
まず、昇圧コンバータ１２の動作を説明する。昇圧コンバータ１２に入力直流電圧Ｖｉ１が入力されると、駆動回路部１１４が第１のスイッチング素子１２４をオンオフ動作する駆動信号ＤＲ１２を発生する。第１のスイッチング素子１２４がオン状態において、第１のインダクタ１２２には入力直流電圧Ｖｉ１が印加され、増加する電流が流れてエネルギーが蓄積される。第１のスイッチング素子１２４のオフ状態において、第１のインダクタ１２２に蓄積されたエネルギーは、入力直流電圧Ｖｉ１に重畳されて、第１のダイオード１２６を通して第１のコンデンサ１２８へ時間とともに減少する電流として放出される。ここで、第１のスイッチング素子１２４のオン期間が駆動信号ＤＲ１２の繰り返し周期Ｔ１に占める割合をデューティ比Ｄ１２と表せば、第１のコンデンサの両端電圧Ｖ１２は次式（１）のようになる。
Ｖ１２＝Ｖｉ１／（１−Ｄ１２） ・・・（１）
すなわち、駆動回路部１１４が駆動信号ＤＲ１２のデューティ比Ｄ１２を調整することにより、電圧Ｖ１２を一定値に保つ。 The operation of the conventional buck-boost converter 400 shown in FIG. 5 will be described below.
First, the operation of boost converter 12 will be described. When the input DC voltage Vi <b> 1 is input to the boost converter 12, the drive circuit unit 114 generates a drive signal DR <b> 12 that turns on and off the first switching element 124. When the first switching element 124 is in the ON state, the input DC voltage Vi1 is applied to the first inductor 122, an increasing current flows, and energy is accumulated. In the OFF state of the first switching element 124, the energy accumulated in the first inductor 122 is superimposed on the input DC voltage Vi1 and is passed through the first diode 126 to the first capacitor 128 as a current that decreases with time. Released. Here, when the ratio of the ON period of the first switching element 124 to the repetition period T1 of the drive signal DR12 is expressed as a duty ratio D12, the voltage V12 across the first capacitor is expressed by the following equation (1).
V12 = Vi1 / (1-D12) (1)
That is, the drive circuit unit 114 maintains the voltage V12 at a constant value by adjusting the duty ratio D12 of the drive signal DR12.

次に、降圧コンバータ１４の動作を説明する。駆動回路部１１４が駆動信号ＤＲ１２とともに、第２のスイッチング素子１４０をオンオフ動作する駆動信号ＤＲ１４を出力する。第２スイッチング素子１４０のオン状態において、第２のインダクタ１４４には入力直流電圧Ｖｉ１と出力直流電圧Ｖｏ１との差電圧（Ｖｉ１−Ｖｏ１）が印加され、増加する電流が流れてエネルギーが蓄積される。第２のスイッチング素子１４０がオフ状態になった場合、第２のインダクタ１４４には、オフ状態になる直前に第２のインダクタ１４４に流れていた電流に等しい電流値が、第２のダイオード１４２を介して供給される。第２のインダクタ１４４に蓄積されたエネルギーは、第２のコンデンサ１４６へ時間とともに減少する電流として放出される。ここで、第２のスイッチング素子１４０のオン期間が駆動信号ＤＲ１４の繰り返し周期Ｔ１に占める割合をデューティ比Ｄ１４とすると、第２のコンデンサ１４６に発生する出力直流電圧Ｖｏ１は次式（２）のようになる。
Ｖｏ１＝Ｖ１２×Ｄ１４ ・・・（２）
駆動回路部１１４が駆動信号ＤＲ１４のデューティ比Ｄ１４を調整することにより、出力直流電圧Ｖｏ１を所望の一定値に保つ。 Next, the operation of the step-down converter 14 will be described. The drive circuit unit 114 outputs a drive signal DR14 for turning on and off the second switching element 140 together with the drive signal DR12. In the ON state of the second switching element 140, the differential voltage (Vi1-Vo1) between the input DC voltage Vi1 and the output DC voltage Vo1 is applied to the second inductor 144, and an increasing current flows to accumulate energy. . When the second switching element 140 is turned off, the second inductor 144 has a current value equal to the current flowing in the second inductor 144 immediately before the second switching element 140 is turned off. Supplied through. The energy stored in the second inductor 144 is released to the second capacitor 146 as a current that decreases with time. Here, assuming that the ratio of the ON period of the second switching element 140 to the repetition period T1 of the drive signal DR14 is the duty ratio D14, the output DC voltage Vo1 generated in the second capacitor 146 is expressed by the following equation (2). become.
Vo1 = V12 × D14 (2)
The drive circuit unit 114 adjusts the duty ratio D14 of the drive signal DR14, thereby maintaining the output DC voltage Vo1 at a desired constant value.

以上のように、従来例の昇降圧コンバータ４００は、駆動回路部１１４によってデューティ比Ｄ１２とデューティ比Ｄ１４を適切に設定することにより、入力直流電圧Ｖｉ１に対し、出力直流電圧Ｖｏ１の昇降圧制御が可能である。また、この構成によると、入力直流電源１１からの入力電流は第１のインダクタ１２２を介して流れ、第２のコンデンサ１４６へ供給される電流は第２のインダクタ１４４を介して流れる。つまり、第１のスイッチング素子２４、第２のスイッチング素子４０のオンオフ動作に伴って、入力直流電源１１及び第２のコンデンサ１４６に流れるリップル電流は小さくなる。特に、第２のコンデンサ１４６には、形状やキャパシタンスの小さなものを使用することができる。
特開平７−１０７７３９号公報 As described above, in the conventional step-up / down converter 400, the drive circuit unit 114 appropriately sets the duty ratio D12 and the duty ratio D14, so that the step-up / step-down control of the output DC voltage Vo1 with respect to the input DC voltage Vi1 is performed. Is possible. Further, according to this configuration, the input current from the input DC power supply 11 flows through the first inductor 122, and the current supplied to the second capacitor 146 flows through the second inductor 144. That is, with the on / off operation of the first switching element 24 and the second switching element 40, the ripple current flowing through the input DC power supply 11 and the second capacitor 146 decreases. In particular, the second capacitor 146 can have a small shape and capacitance.
Japanese Patent Laid-Open No. 7-107739

図５に示した上記従来例の昇降圧コンバータ４００では、第２のコンデンサ１４６のリップル電流を抑制し、形状やキャパシタンスの小さなものを使用することができた。しかしながら、第１のコンデンサ１２８には、大きなリップル耐量と形状が要求されるという課題があった。このことを、図６を用いて説明する。
図６は、従来例の昇降圧コンバータ４００における各部の動作状態を示す波形図である。（ａ）は第１のスイッチング素子１２４への駆動信号ＤＲ１２、(ｂ）は第２のスイッチング素子１４０への駆動信号ＤＲ１４、(ｃ）は第１のダイオード１２６に流れる電流Ｉ１２６、（ｄ）は第２のスイッチング素子１４０へ流れる電流Ｉ１４０、(ｅ）は第１のコンデンサ１２８へ流れる電流Ｉ１２８の波形図をそれぞれ示している。 In the step-up / down converter 400 of the above-described conventional example shown in FIG. 5, the ripple current of the second capacitor 146 can be suppressed, and a converter having a small shape and capacitance can be used. However, the first capacitor 128 has a problem that a large ripple resistance and shape are required. This will be described with reference to FIG.
FIG. 6 is a waveform diagram showing an operation state of each part in the conventional buck-boost converter 400. (A) is a drive signal DR12 to the first switching element 124, (b) is a drive signal DR14 to the second switching element 140, (c) is a current I126 flowing through the first diode 126, (d) is Currents I140 and (e) flowing through the second switching element 140 are waveform diagrams of the current I128 flowing through the first capacitor 128, respectively.

まず、図６（ａ）及び（ｂ）に示すように、駆動回路部１１４からの駆動信号ＤＲ１２が立上がって第１のスイッチング素子１２４をオン状態にすると、同時に駆動信号ＤＲ１４が立下がって第２のスイッチング素子１４０をオン状態にする。第１のスイッチング素子１２４がオン状態の期間、第１のダイオード１２６には、図６（ｃ）に示すように、電流が流れない。また、第１のスイッチング素子１２４がオフ状態の期間、第１のインダクタ１２２に蓄積されたエネルギーが放出されるため、第１のダイオード１２６には、図６（ｃ）に示すように、時間とともに減少する電流が流れる。第２のスイッチング素子１４０がオン状態の期間、第２のスイッチング素子１４０へ流れる電流Ｉ１４０の波形は、第１のインダクタ１２２に蓄積されたエネルギーに入力直流電圧Ｖｉ１が重畳され、図６（ｄ）に示すように、ピーク値の大きな台形波形の電流となる。第１のコンデンサ１２８に流れる電流は、第１のダイオード１２６に流れる電流Ｉ１２６と第２のスイッチング素子１４０へ流れる電流Ｉ１４０との差電流であるので、図６（ｅ）に示すように、正負両方向に大きな振幅を有するリップル電流となる。従って、第１のコンデンサ１２８として、形状やキャパシタンスの小さなものを使用することができなかった。   First, as shown in FIGS. 6A and 6B, when the drive signal DR12 from the drive circuit unit 114 rises and the first switching element 124 is turned on, the drive signal DR14 falls at the same time. 2 switching element 140 is turned on. During the period in which the first switching element 124 is on, no current flows through the first diode 126 as shown in FIG. Further, since the energy stored in the first inductor 122 is released during the period in which the first switching element 124 is in the OFF state, the first diode 126 has a time as shown in FIG. A decreasing current flows. During the period in which the second switching element 140 is on, the waveform of the current I140 flowing to the second switching element 140 is such that the input DC voltage Vi1 is superimposed on the energy accumulated in the first inductor 122, and FIG. As shown, the trapezoidal current has a large peak value. Since the current flowing through the first capacitor 128 is the difference between the current I126 flowing through the first diode 126 and the current I140 flowing through the second switching element 140, as shown in FIG. The ripple current has a large amplitude. Therefore, a capacitor having a small shape and capacitance cannot be used as the first capacitor 128.

本発明では、昇圧コンバータと降圧コンバータの２段構成を有する昇降圧コンバータにおいて、すべての平滑手段として形状やキャパシタンスの小さなものを使用できる、昇降圧コンバータを提供することを目的とする。   An object of the present invention is to provide a buck-boost converter that can use a converter having a small shape and capacitance as all the smoothing means in a buck-boost converter having a two-stage configuration of a boost converter and a buck converter.

上記の目的を達成するために、本発明は、以下の構成を有する。
請求項１に記載の発明は、直流の入力電圧が入力され、第１のインダクタを介して昇圧用スイッチがオンオフ動作することにより発生する電圧を第１の整流器と第１の平滑手段によって整流平滑して、前記入力電圧より昇圧された直流電圧を前記第１の平滑手段から出力する昇圧コンバータと、前記直流電圧が入力され、前記昇降用スイッチのオンオフと同じ周期で降圧用スイッチがオンオフ動作することにより発生する電圧を、第２の整流器と第２のインダクタと第２の平滑手段によって整流平滑して、前記直流電圧より降圧された直流の出力電圧を前記第２の平滑手段から出力する降圧コンバータと、を有する昇降圧コンバータであって、前記昇圧用スイッチのオフ期間と前記降圧用スイッチのオン期間とに重なる期間を持ち、且つ前記昇圧用スイッチのオン期間と前記降圧用スイッチのオフ期間とに重なる期間を持つように、前記昇圧用スイッチ及び降圧用スイッチのそれぞれのオンオフ動作を制御する制御回路部をさらに有する昇降圧コンバータである。 In order to achieve the above object, the present invention has the following configuration.
According to the first aspect of the present invention, a DC input voltage is input, and a voltage generated when the boosting switch is turned on / off via the first inductor is rectified and smoothed by the first rectifier and the first smoothing means. And a step-up converter that outputs a DC voltage boosted from the input voltage from the first smoothing means, and the DC voltage is input, and the step-down switch is turned on and off at the same cycle as the on / off of the lift switch. The voltage generated thereby is rectified and smoothed by the second rectifier, the second inductor, and the second smoothing means, and the DC output voltage stepped down from the DC voltage is output from the second smoothing means. A step-up / step-down converter having a period that overlaps an off period of the step-up switch and an on period of the step-down switch, and To have a period overlapping the OFF period of the pressure switch on period and the step-down switch, a buck-boost converter further includes a control circuit section for controlling the respective on-off operation of the boost switch and the buck switch.

この発明によれば、昇圧コンバータと降圧コンバータとの２段構成を有する昇降圧コンバータにおいて、降圧コンバータの入力コンデンサも兼ねる、昇圧コンバータの第１の平滑手段である出力コンデンサへ流れ込む電流が打ち消しあうので、リップル電流が小さくなる。それにより、昇降圧コンバータのすべての平滑手段として形状やキャパシタンスの小さなコンデンサを使用することができる。   According to the present invention, in the step-up / step-down converter having a two-stage configuration of the step-up converter and the step-down converter, currents flowing into the output capacitor serving as the first smoothing means of the step-up converter that also serves as the input capacitor of the step-down converter cancel each other. , Ripple current becomes smaller. Thereby, a capacitor having a small shape and capacitance can be used as all the smoothing means of the buck-boost converter.

請求項２に記載の発明は、前記制御回路は、前記昇圧用スイッチを所定の周期でオンオフ動作させる昇圧用スイッチ駆動回路と、前記直流の出力電圧のレベル検出をする出力検出回路と、前記出力検出回路からの検出信号に基づいて、前記昇圧用スイッチのオンオフ動作と同じ周期で前記降圧用スイッチをオンオフ動作させる降圧用スイッチ駆動回路とを有し、前記昇圧用スイッチがターンオフするタイミングと、前記降圧用スイッチがターンオンするタイミングが同期するよう構成した請求項１に記載の昇降圧コンバータである。   According to a second aspect of the present invention, the control circuit includes a step-up switch drive circuit that turns on and off the step-up switch at a predetermined period, an output detection circuit that detects a level of the DC output voltage, and the output A step-down switch drive circuit that turns on and off the step-down switch based on a detection signal from the detection circuit, and the timing at which the step-up switch is turned off. 2. The step-up / step-down converter according to claim 1, wherein the step-down switch is turned on in synchronism with each other.

この発明によれば、昇圧用スイッチがターンオフするタイミングと降圧用スイッチがターンオンするタイミングを同期させることで、降圧コンバータの入力コンデンサも兼ねる昇圧コンバータの第１の平滑手段である出力コンデンサに流れる電流が打ち消しあって、リップル電流が小さくなる。これにより、昇降圧コンバータのすべての平滑手段に形状やキャパシタンスの小さなものを使用することができる。   According to the present invention, by synchronizing the timing at which the boost switch is turned off and the timing at which the buck switch is turned on, the current flowing through the output capacitor, which is the first smoothing means of the boost converter that also serves as the input capacitor of the buck converter, is obtained. It cancels out and the ripple current becomes smaller. Thereby, a thing with a small shape and capacitance can be used for all the smoothing means of a buck-boost converter.

請求項３に記載の発明は、前記制御回路は、前記昇圧用スイッチを所定の周期でオンオフ動作させる昇圧用スイッチ駆動回路と、前記直流の出力電圧のレベル検出をする出力検出回路と、前記出力検出回路からの検出信号に基づいて、前記昇圧用スイッチのオンオフ動作と同じ周期で前記降圧用スイッチをオンオフ動作させる降圧用スイッチ駆動回路とを有し、前記昇圧用スイッチがターンオンするタイミングと、前記降圧用スイッチがターンオフするタイミングが同期するよう構成した請求項1に記載の昇降圧コンバータである。   According to a third aspect of the present invention, the control circuit includes a step-up switch drive circuit that turns on and off the step-up switch at a predetermined period, an output detection circuit that detects a level of the DC output voltage, and the output A step-down switch drive circuit that turns on and off the step-down switch based on a detection signal from a detection circuit, and the timing at which the step-up switch is turned on, 2. The buck-boost converter according to claim 1, wherein the step-down switch is configured to synchronize with the timing at which the step-down switch is turned off.

この発明によれば、昇圧用スイッチがターンオンするタイミングと降圧用スイッチがターンオフするタイミングを同期させることで、降圧コンバータの入力コンデンサも兼ねる、昇圧コンバータの第１の平滑手段である出力コンデンサに流れる電流が打ち消しあって、リップル電流が小さくなる。それにより、昇降圧コンバータのすべての平滑手段として形状やキャパシタンスの小さなコンデンサを使用することができる。   According to the present invention, by synchronizing the timing when the boost switch is turned on and the timing when the step-down switch is turned off, the current flowing through the output capacitor as the first smoothing means of the boost converter that also serves as the input capacitor of the buck converter Cancel each other out and the ripple current becomes smaller. Thereby, a capacitor having a small shape and capacitance can be used as all the smoothing means of the buck-boost converter.

本発明によれば、昇圧コンバータと降圧コンバータの２段構成を有する昇降圧コンバータにおいて、降圧コンバータの入力コンデンサも兼ねる、昇圧コンバータの平滑手段である出力コンデンサへのリップル電流を小さくでき、それによりすべての平滑手段として形状やキャパシタンスの小さなコンデンサを使用することができる。   According to the present invention, in a step-up / down converter having a two-stage configuration of a step-up converter and a step-down converter, the ripple current to the output capacitor, which is the smoothing means of the step-up converter, which also serves as the input capacitor of the step-down converter, can be reduced. As the smoothing means, a capacitor having a small shape and capacitance can be used.

以下、本発明に係る昇降圧コンバータの最良の実施の形態について、添付の図面を参照しつつ説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a preferred embodiment of a buck-boost converter according to the invention will be described with reference to the accompanying drawings.

《実施の形態１》
図１を用いて、本発明の実施の形態１の昇降圧コンバータについて説明する。図１は、本実施の形態１の昇降圧コンバータの構成を示す回路図である。図１に示すように、本実施の形態１の昇降圧コンバータ１００は、昇圧コンバータ２と降圧コンバータ４との２段構成からなり、制御回路部３が昇圧コンバータ２と降圧コンバータ４との両方との間で信号の授受をしてそれらの制御を行う。昇圧コンバータ２は、例えばバッテリー等の入力直流電源１から入力端子１０１を介して入力される入力直流電圧Ｖｉを、本実施の形態１の昇降圧コンバータ１００の出力直流電圧Ｖｏより高い直流の電圧Ｖ２に変換して、降圧コンバータ４に出力する。降圧コンバータ４は電圧Ｖ２を所望の出力直流電圧Ｖｏに変換し、出力端子１０２を介して各種電子回路（図示していない）に出力する。制御回路部３は、電圧Ｖ１２及び出力電流電圧Ｖｏに基づいて、駆動信号ＤＲ２、ＤＲ４を生成し、後述する第１のスイッチング素子２４、第２のスイッチング素子４０に出力し、それらのオンオフ制御を行う。 Embodiment 1
The buck-boost converter according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram showing a configuration of the buck-boost converter according to the first embodiment. As shown in FIG. 1, the buck-boost converter 100 of the first embodiment has a two-stage configuration of a boost converter 2 and a step-down converter 4, and the control circuit unit 3 includes both the boost converter 2 and the step-down converter 4. Controls them by exchanging signals between them. The step-up converter 2 uses, for example, an input DC voltage Vi input from an input DC power supply 1 such as a battery via an input terminal 101 as a DC voltage V2 higher than the output DC voltage Vo of the step-up / down converter 100 of the first embodiment. And output to the step-down converter 4. The step-down converter 4 converts the voltage V2 into a desired output DC voltage Vo and outputs it to various electronic circuits (not shown) via the output terminal 102. The control circuit unit 3 generates drive signals DR2 and DR4 based on the voltage V12 and the output current voltage Vo, and outputs the drive signals DR1 and DR4 to the first switching element 24 and the second switching element 40, which will be described later. Do.

昇圧コンバータ２は、第１のインダクタ２２、昇圧用スイッチとなる第１のスイッチング素子２４、第１のダイオード２６及び第２の平滑手段であるコンデンサ２８を有する。第１のインダクタ２２は、入力直流電源１と、第１のスイッチング素子２４及び第１のダイオード２６の間に配設され、第１のスイッチング素子２４のオンオフ動作に伴ってその第１のインダクタ２２に蓄えられたエネルギーに基づく逆起電力によって、入力直流電圧Ｖｉよりも高い電力を出力する。第１のスイッチング素子２４は、ＮチャンネルＦＥＴからなり、制御回路部３からの駆動信号ＤＲ２をそのゲートに入力されてオンオフ動作する。第１のダイオード２６は、第１のスイッチング素子２４のオンオフ動作により第１のインダクタ２２が生じるパルス状の電流をもつ正負の成分のうち、第１のコンデンサ２８及び降圧コンバータ４の方向に向かう成分のみ流す。第１のコンデンサ２８は、第１のダイオード２６を介して供給される電流を平滑化して、電圧Ｖ２を降圧コンバータ４及び制御回路部３に出力する。つまり、第１のコンデンサ２８は、降圧コンバータ４の入力コンデンサと昇圧コンバータ２の出力コンデンサを兼ねる。   The step-up converter 2 includes a first inductor 22, a first switching element 24 serving as a step-up switch, a first diode 26, and a capacitor 28 serving as second smoothing means. The first inductor 22 is disposed between the input DC power source 1, the first switching element 24 and the first diode 26, and the first inductor 22 is turned on and off with the first switching element 24. Power higher than the input DC voltage Vi is output by the back electromotive force based on the energy stored in. The first switching element 24 is composed of an N-channel FET, and the drive signal DR2 from the control circuit unit 3 is input to its gate to perform an on / off operation. The first diode 26 is a component in the direction of the first capacitor 28 and the step-down converter 4 among positive and negative components having a pulsed current generated by the first inductor 22 by the on / off operation of the first switching element 24. Only shed. The first capacitor 28 smoothes the current supplied via the first diode 26 and outputs the voltage V 2 to the step-down converter 4 and the control circuit unit 3. That is, the first capacitor 28 serves as an input capacitor for the step-down converter 4 and an output capacitor for the step-up converter 2.

降圧コンバータ４は、降圧用スイッチとなる第２のスイッチング素子４０、そのドレインとグラウンドとの間にグラウンドからドレインへの方向を順方向として接続された第２のダイオード４２、第２のスイッチング素子４０と第２のダイオード４２との接続点と出力端子１０２との間に接続された第２のインダクタ４４、及び第２のインダクタ４４と出力端子１０２との接続点とグラウンドとの間に接続された第２の平滑手段であるコンデンサ４６とを有する。第２のスイッチング素子４０は、ＰチャンネルＦＥＴからなる。第２のスイッチング素子４０は、制御回路部３からそのゲートに入力される駆動信号ＤＲ４によってオンオフする。第２のダイオード４２は、第２のスイッチング素子１４０がオフした場合、オフする直前に第２のインダクタ４４に流れていた電流をグラウンドから流して維持するための電流を供給する。第２のインダクタ４４及び第２のコンデンサ４６は、第２のスイッチング素子４０及び第２のダイオード４２から供給される電流を平滑化して出力端子１０２に与える。この平滑化された出力電流電圧Ｖｏは各種電子回路及び制御回路部３に出力される。   The step-down converter 4 includes a second switching element 40 serving as a step-down switch, a second diode 42 connected between the drain and the ground in a forward direction from the ground to the drain, and the second switching element 40. And the second inductor 44 connected between the connection point of the second diode 42 and the output terminal 102, and the connection point of the second inductor 44 and the output terminal 102 and the ground. It has the capacitor | condenser 46 which is a 2nd smoothing means. The second switching element 40 is composed of a P-channel FET. The second switching element 40 is turned on / off by the drive signal DR4 input from the control circuit unit 3 to the gate thereof. When the second switching element 140 is turned off, the second diode 42 supplies a current for maintaining the current flowing in the second inductor 44 immediately before turning off from the ground. The second inductor 44 and the second capacitor 46 smooth the current supplied from the second switching element 40 and the second diode 42 and supply the current to the output terminal 102. The smoothed output current voltage Vo is output to various electronic circuits and the control circuit unit 3.

制御回路部３は、昇圧用スイッチ駆動回路であるパルス発生回路３１、降圧用スイッチ駆動回路である立下りエッジ検出回路３２、三角波発生器３４、比較器３５、ＲＳラッチ３６、及び第２のコンデンサ４６の電圧が正規の電圧からずれた度合を検出する出力検出回路である誤差増幅器３３を有する。パルス発生回路３１は、第１のコンデンサ２８の電圧Ｖ２を検出して、所定の周期とパルス幅を有する駆動信号ＤＲ２を第１のスイッチング素子２４のゲート及び立下りエッジ検出回路３２に出力する。立下りエッジ検出回路３２は、駆動信号ＤＲ２の立下りを検出して、ワンショットパルスＶｒを三角波発生器３４、及びＲＳラッチ３６のリセット端子に出力する。誤差増幅器３３は、出力直流電圧Ｖｏが所定から低下して生じる誤差分を検知し、その検知レベルに応じた制御信号Ｖｅを比較器３５の一方の入力端に出力する。三角波発生器３４は、立下りエッジ検出回路３２が出力するワンショットパルスＶｒに同期した三角波信号Ｖｔを作成して、比較器３５の他方の入力端に対して出力する。比較器３５は、三角波信号Ｖｔと制御信号Ｖｅとを比較し、三角波信号Ｖｔが制御信号Ｖｅより大きくなるとＨ状態となる出力信号ＶｓをＲＳラッチ３６のセット端子に出力する。ＲＳラッチ３６は、立下りエッジ検出回路３２からそのリセット端子に入力したワンショットパルスＶｒと、比較器３５の出力端からそのセット端子へと入力した出力信号Ｖｓに応じて、第２のスイッチング素子４０のゲートへの駆動信号ＤＲ４を生成し出力する。   The control circuit unit 3 includes a pulse generation circuit 31 that is a step-up switch drive circuit, a falling edge detection circuit 32 that is a step-down switch drive circuit, a triangular wave generator 34, a comparator 35, an RS latch 36, and a second capacitor. An error amplifier 33 is provided as an output detection circuit that detects the degree to which the 46 voltage deviates from the normal voltage. The pulse generation circuit 31 detects the voltage V2 of the first capacitor 28 and outputs a drive signal DR2 having a predetermined period and pulse width to the gate of the first switching element 24 and the falling edge detection circuit 32. The falling edge detection circuit 32 detects the falling edge of the drive signal DR2, and outputs a one-shot pulse Vr to the triangular wave generator 34 and the reset terminal of the RS latch 36. The error amplifier 33 detects an error generated when the output DC voltage Vo drops from a predetermined value, and outputs a control signal Ve corresponding to the detected level to one input terminal of the comparator 35. The triangular wave generator 34 creates a triangular wave signal Vt synchronized with the one-shot pulse Vr output from the falling edge detection circuit 32 and outputs it to the other input terminal of the comparator 35. The comparator 35 compares the triangular wave signal Vt with the control signal Ve, and outputs the output signal Vs that is in the H state to the set terminal of the RS latch 36 when the triangular wave signal Vt becomes larger than the control signal Ve. The RS latch 36 generates a second switching element according to the one-shot pulse Vr input to the reset terminal from the falling edge detection circuit 32 and the output signal Vs input from the output terminal of the comparator 35 to the set terminal. A drive signal DR4 to 40 gates is generated and output.

以下、図１に示した本発明の実施の形態１の昇降圧コンバータ１００の動作を説明する。
まず、昇圧コンバータ２の動作を説明する。昇圧コンバータ２に入力直流電圧Ｖｉが入力される。制御回路部３のパルス発生回路３１は、昇圧コンバータ２の出力電圧Ｖ２を検知し、第１のスイッチング素子２４をオンオフ動作する駆動信号ＤＲ２を発生して第１のスイッチング素子２４のゲートに与える。第１のスイッチング素子２４のオン状態において、第１のインダクタ２２には入力直流電圧Ｖｉが印加され、増加する電流が流れてエネルギーが蓄積される。第１のスイッチング素子２４がオフ状態になると、第１のインダクタ２２に蓄積されたエネルギーは、第１のインダクタ２２の入力端への入力直流電圧Ｖｉに重畳されて、第１のダイオード２６を通して第１のコンデンサ２８へ時間とともに減少する波形の電流として放出される。ここで、第１のスイッチング素子２４のオン状態の期間が駆動信号ＤＲ２の繰り返し周期Ｔに占める割合をデューティ比Ｄ２と表せば、第１のコンデンサ２８に発生する電圧Ｖ２は次式（３）のようになる。
Ｖ２＝Ｖｉ／（１−Ｄ２） ・・・（３）
制御回路３は、昇圧コンバータ２の出力電圧Ｖ２のレベル検出をし、それに基づいてデューティ比Ｄ２を調整することにより、電圧Ｖ２を一定値に保つ。 Hereinafter, the operation of the buck-boost converter 100 according to the first embodiment of the present invention shown in FIG. 1 will be described.
First, the operation of boost converter 2 will be described. Input DC voltage Vi is input to boost converter 2. The pulse generation circuit 31 of the control circuit unit 3 detects the output voltage V 2 of the boost converter 2, generates a drive signal DR 2 that turns on and off the first switching element 24, and supplies it to the gate of the first switching element 24. In the ON state of the first switching element 24, the input DC voltage Vi is applied to the first inductor 22, an increasing current flows, and energy is accumulated. When the first switching element 24 is turned off, the energy stored in the first inductor 22 is superimposed on the input DC voltage Vi to the input terminal of the first inductor 22 and passed through the first diode 26. 1 is discharged as a current having a waveform that decreases with time. Here, when the ratio of the ON state period of the first switching element 24 to the repetition period T of the drive signal DR2 is expressed as a duty ratio D2, the voltage V2 generated in the first capacitor 28 is expressed by the following equation (3). It becomes like this.
V2 = Vi / (1-D2) (3)
The control circuit 3 detects the level of the output voltage V2 of the boost converter 2 and adjusts the duty ratio D2 based on the level detection, thereby maintaining the voltage V2 at a constant value.

次に、降圧コンバータ４の動作を説明する。制御回路部３は、駆動信号ＤＲ２とともに、第２のスイッチング素子４０をオンオフ動作する駆動信号ＤＲ４をＲＳラッチ３６から出力する。駆動信号ＤＲ２が立下ったとき、それに同期して、立下りエッジ検出回路３２がワンショットパルスＶｒをＲＳラッチ３６に出力する。ワンショットパルスＶｒが入力されることによりリセットされたＲＳラッチ３６は、駆動信号ＤＲ４を立ち下げる。即ち、ＲＳラッチ３６は、駆動信号ＤＲ２が立ち下がって第１のスイッチング素子２４をオフ状態とするタイミングで、第２のスイッチング素子４０をオン状態にする。第２のスイッチング素子４０のオン状態において、第２のインダクタ４４には、入力直流電圧Ｖｉと出力直流電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加され、時間とともに増加する波形の電流が流れてエネルギーが蓄積される。第２のスイッチング素子４０のオフ状態において、第２のインダクタ４４に蓄積されたエネルギーは、第２のダイオード４２を介して第２のコンデンサ４６へ、時間とともに減少する波形の電流として放出される。ここで、第１のスイッチング素子４０のオン状態の期間が第２のスイッチング素子４０への駆動信号ＤＲ４の繰り返し周期Ｔに占める割合をデューティ比Ｄ４と表せば、第２のコンデンサ４６に発生する出力直流電圧Ｖｏは次式（４）のように示される。
Ｖｏ＝Ｖ２×Ｄ４ ・・・（４） Next, the operation of the step-down converter 4 will be described. The control circuit unit 3 outputs, from the RS latch 36, the drive signal DR4 for turning on and off the second switching element 40 together with the drive signal DR2. When the drive signal DR2 falls, the falling edge detection circuit 32 outputs a one-shot pulse Vr to the RS latch 36 in synchronization therewith. The RS latch 36 reset by the input of the one-shot pulse Vr causes the drive signal DR4 to fall. That is, the RS latch 36 turns on the second switching element 40 at the timing when the drive signal DR2 falls and turns off the first switching element 24. In the ON state of the second switching element 40, a differential voltage (Vi−Vo) between the input DC voltage Vi and the output DC voltage Vo is applied to the second inductor 44, and a current having a waveform that increases with time flows. Energy is accumulated. In the OFF state of the second switching element 40, the energy accumulated in the second inductor 44 is released as a current having a waveform that decreases with time to the second capacitor 46 through the second diode 42. Here, if the ratio of the ON state period of the first switching element 40 to the repetition period T of the drive signal DR4 to the second switching element 40 is expressed as a duty ratio D4, the output generated in the second capacitor 46 The DC voltage Vo is represented by the following equation (4).
Vo = V2 × D4 (4)

以下に、図２の波形図（ａ）〜（ｅ）を用いて、制御回路部３の動作を説明する。図２は本実施の形態１の昇降圧コンバータ１００の各部の動作状態を示す波形図である。(ａ）はスイッチング素子２４への駆動信号ＤＲ２の波形、(ｂ）は立下りエッジ検出回路３２が出力するワンショットパルスＶｒの波形、(ｃ）は誤差増幅器３３が出力する制御信号Ｖｅと三角波発生器３４の出力する三角波信号Ｖｔの波形、(ｄ）は比較器３５の出力信号Ｖｓの波形、(ｅ）はＲＳラッチ３６が出力する第２のスイッチング素子４０への駆動信号ＤＲ４の波形をそれぞれ示している。   The operation of the control circuit unit 3 will be described below with reference to the waveform diagrams (a) to (e) of FIG. FIG. 2 is a waveform diagram showing the operating state of each part of the buck-boost converter 100 of the first embodiment. (a) is the waveform of the drive signal DR2 to the switching element 24, (b) is the waveform of the one-shot pulse Vr output from the falling edge detection circuit 32, and (c) is the control signal Ve and triangular wave output from the error amplifier 33. The waveform of the triangular wave signal Vt output from the generator 34, (d) the waveform of the output signal Vs of the comparator 35, and (e) the waveform of the drive signal DR4 to the second switching element 40 output from the RS latch 36. Each is shown.

まず、パルス発生回路３１は、図２（ａ）に示すように、昇圧コンバータ２の出力電圧Ｖ２に応じて、第１のスイッチング素子１２４をオンオフ動作させる駆動信号ＤＲ２を出力する。立下りエッジ検出回路３２は、図２（ｂ）に示すように、駆動信号ＤＲ２の立下りに応じて、ワンショットパルスＶｒを出力する。誤差増幅器３３は、図２（ｃ）に示すように、降圧コンバータ４の出力直流電圧Ｖｏを検出し、これに応じた制御信号Ｖｅを出力する。制御信号Ｖｅは、出力直流電圧Ｖｏが所望値より高くなると低下し出力直流電圧Ｖｏが所望値より低くなると上昇する。三角波発生器３４は、三角波信号Ｖｔを立下りエッジ検出回路３２がワンショットパルスＶｒを出力すると、即ち、駆動信号ＤＲ２が立ち下って第１のスイッチング素子２４がターンオフすると、急速放電されて徐々に上昇する。この上昇する三角波信号Ｖｔが制御信号Ｖｅより大きくなる期間、図２（ｄ）に示すように、比較器３５は、出力信号ＶｓをＨ状態に反転させる。そして、ＲＳラッチ３６は、図２（ｅ）に示すように、出力信号Ｖｓによってセットされ、駆動信号ＤＲ４を立ち上げる。つまり、三角波信号Ｖｔが制御信号Ｖｅより小さい期間が、第２のスイッチング素子４０がオン状態である期間、三角波信号Ｖｔが制御信号Ｖｅより大きい期間が、第２のスイッチング素子４０がオフ状態である期間となる。   First, as shown in FIG. 2A, the pulse generation circuit 31 outputs a drive signal DR2 for turning on and off the first switching element 124 in accordance with the output voltage V2 of the boost converter 2. As shown in FIG. 2B, the falling edge detection circuit 32 outputs a one-shot pulse Vr according to the falling edge of the drive signal DR2. As shown in FIG. 2C, the error amplifier 33 detects the output DC voltage Vo of the step-down converter 4 and outputs a control signal Ve corresponding thereto. The control signal Ve decreases when the output DC voltage Vo becomes higher than a desired value, and increases when the output DC voltage Vo becomes lower than the desired value. The triangular wave generator 34 is rapidly discharged and gradually discharged when the falling edge detection circuit 32 outputs the one-shot pulse Vr, that is, when the drive signal DR2 falls and the first switching element 24 is turned off. To rise. During the period when the rising triangular wave signal Vt is larger than the control signal Ve, the comparator 35 inverts the output signal Vs to the H state as shown in FIG. As shown in FIG. 2E, the RS latch 36 is set by the output signal Vs and raises the drive signal DR4. That is, the period in which the triangular wave signal Vt is smaller than the control signal Ve is a period in which the second switching element 40 is on, and the period in which the triangular wave signal Vt is larger than the control signal Ve is in the off state. It becomes a period.

制御回路３は、出力直流電圧Ｖｏが所望値より高くなると、制御信号Ｖｅを低下させ、第２のスイッチング素子４０のオン状態の時間を短くする。逆に、出力直流電圧Ｖｏが所望値より低くなると、制御信号Ｖｅを上昇させ、第２のスイッチング素子４０のオン状態の時間を長くする。制御回路３は、以上のような動作によって、出力直流電圧Ｖｏを検出しデューティ比Ｄ４を調整することにより、出力直流電圧Ｖｏを所望の一定値に保つ。   When the output DC voltage Vo becomes higher than a desired value, the control circuit 3 reduces the control signal Ve and shortens the ON state time of the second switching element 40. Conversely, when the output DC voltage Vo becomes lower than the desired value, the control signal Ve is raised, and the time for which the second switching element 40 is in the on state is lengthened. The control circuit 3 maintains the output DC voltage Vo at a desired constant value by detecting the output DC voltage Vo and adjusting the duty ratio D4 by the operation as described above.

以上のような動作を行う、本発明の実施の形態１の昇降圧コンバータ１００において、図２の波形図（ａ）及び（ｅ）〜（ｈ）を用いて、第１のコンデンサ２８に流れるリップル電流について説明する。図２において、(ｆ）は第１のダイオード２６に流れる電流Ｉ２６の波形、(ｇ）は第２のスイッチング素子４０へ流れる電流Ｉ４０の波形、(ｈ）は第１のコンデンサ２８に流れる電流Ｉ２８の波形をそれぞれ示している。   In the buck-boost converter 100 according to the first embodiment of the present invention that performs the operation as described above, ripples flowing through the first capacitor 28 using the waveform diagrams (a) and (e) to (h) of FIG. The current will be described. 2, (f) is the waveform of the current I26 flowing through the first diode 26, (g) is the waveform of the current I40 flowing through the second switching element 40, and (h) is the current I28 flowing through the first capacitor 28. The waveforms are shown respectively.

まず、図２（ａ）に示すように、駆動信号ＤＲ２が立下がって第１のスイッチング素子２４がオフ状態になると、同時に図２（ｅ）に示すように駆動信号ＤＲ４も立下がって第２のスイッチング素子４０がオン状態になる。この期間、第１のダイオード２６には第１のインダクタ２２に蓄積されたエネルギーが放出されるため、図２（ｆ）に示すように時間とともに減少する波形の電流が流れ出す。また同時に、第２のスイッチング素子４０へ、第１のインダクタ２２に蓄積されたエネルギーに入力直流電圧Ｖｉが重畳されて、図２(ｇ）に示すように、ピーク値の大きな台形波形の電流が流れ出す。第１のコンデンサ２８には、図２(ｆ）に示す電流Ｉ２６と図２(ｆ）に示す電流Ｉ４０との差電流が流れるので、図２（ｈ）に示すような波形のリップル電流Ｉ２８が流れる。したがって、電流Ｉ２６と電流Ｉ４０とが互いに打ち消しあうので、コンデンサ２８に流れる平均電流量は低減される。   First, as shown in FIG. 2A, when the drive signal DR2 falls and the first switching element 24 is turned off, the drive signal DR4 also falls as shown in FIG. The switching element 40 is turned on. During this period, the energy stored in the first inductor 22 is released to the first diode 26, so that a current having a waveform that decreases with time flows out as shown in FIG. At the same time, the input DC voltage Vi is superimposed on the energy stored in the first inductor 22 to the second switching element 40, and a trapezoidal current having a large peak value is generated as shown in FIG. Flow out. Since the difference current between the current I26 shown in FIG. 2 (f) and the current I40 shown in FIG. 2 (f) flows through the first capacitor 28, a ripple current I28 having a waveform as shown in FIG. Flowing. Therefore, since current I26 and current I40 cancel each other, the average amount of current flowing through capacitor 28 is reduced.

以上のように、本発明の実施の形態１の昇降圧コンバータ１００は、制御回路部３によってデューティ比Ｄ２とデューティ比Ｄ４を適切に設定することにより、入力直流電圧に対する出力直流電圧の昇降圧制御が可能である。また、この構成によると、入力電流は第１のインダクタ２２を、そして出力電流は第２のインダクタ４４を介して流れるので、第１のコンデンサ２０及び第２のコンデンサ４６に流れるリップル電流を抑制できる。さらに、昇圧コンバータの出力兼降圧コンバータの入力コンデンサである第１のコンデンサ２８に流れるリップル電流も抑制できる。従って、本発明の実施の形態１の昇降圧コンバータは、第１のコンデンサ２８及び第２のコンデンサ４６のすべての平滑手段として形状やキャパシタンスの小さなコンデンサを使用することができる。   As described above, in the buck-boost converter 100 according to the first embodiment of the present invention, the control circuit unit 3 appropriately sets the duty ratio D2 and the duty ratio D4, thereby controlling the step-up / step-down control of the output DC voltage with respect to the input DC voltage. Is possible. Further, according to this configuration, since the input current flows through the first inductor 22 and the output current flows through the second inductor 44, the ripple current flowing through the first capacitor 20 and the second capacitor 46 can be suppressed. . Furthermore, the ripple current flowing through the first capacitor 28 which is the output capacitor of the step-up converter and the input capacitor of the step-down converter can also be suppressed. Therefore, the buck-boost converter according to the first embodiment of the present invention can use a capacitor having a small shape and capacitance as all the smoothing means for the first capacitor 28 and the second capacitor 46.

《実施の形態２》
本発明の実施の形態２の昇降圧コンバータについて説明する。実施の形態１の昇降圧コンバータ１００では、駆動信号ＤＲ２と駆動信号ＤＲ４の立下りを同期することにより、昇圧コンバータ２の第１のスイッチング素子２４がターンオフするタイミングで、降圧コンバータ４の第２のスイッチング素子４０をターンオンするように構成した。これに対して、本実施の形態２の昇降圧コンバータは、駆動信号ＤＲ２と駆動信号ＤＲ４の立上りを同期することにより、昇圧コンバータ２の第１のスイッチング素子２４がターンオンするタイミングで、降圧コンバータ４の第２のスイッチング素子４０をターンオフするように構成したものである。 << Embodiment 2 >>
A buck-boost converter according to Embodiment 2 of the present invention will be described. In the buck-boost converter 100 according to the first embodiment, the second switching signal of the step-down converter 4 is synchronized with the timing when the first switching element 24 of the step-up converter 2 is turned off by synchronizing the falling edges of the drive signal DR2 and the drive signal DR4. The switching element 40 is configured to be turned on. On the other hand, the step-up / step-down converter according to the second embodiment synchronizes the rising edges of the drive signal DR2 and the drive signal DR4, so that the step-down converter 4 is turned on at the timing when the first switching element 24 of the boost converter 2 is turned on. The second switching element 40 is configured to be turned off.

そのために、本実施の形態２の昇降圧コンバータは、制御回路部３の立下りエッジ検出回路３２を、駆動信号ＤＲ２の立上りを検出する立上りエッジ検出回路に替える。三角波発生器３４を前記立上りエッジ検出回路からのワンショットパルスに同期して急速充電されて徐々に下降する、逆三角波信号を出力するように構成する。ＲＳラッチ３６を前記立上りエッジ検出回路からのワンショットパルスでセットされ、比較器３５の出力でリセットされるように構成する。以上の点で、図１に示す実施の形態１の昇降圧コンバータ１００と異なる。各回路の構成は、図１と同様であるので重複する説明及び図示は省略する。   For this purpose, the buck-boost converter according to the second embodiment replaces the falling edge detection circuit 32 of the control circuit unit 3 with a rising edge detection circuit that detects the rising edge of the drive signal DR2. The triangular wave generator 34 is configured to output an inverted triangular wave signal that is rapidly charged in synchronization with the one-shot pulse from the rising edge detection circuit and gradually falls. The RS latch 36 is configured to be set by a one-shot pulse from the rising edge detection circuit and reset by the output of the comparator 35. This is different from the step-up / down converter 100 of the first embodiment shown in FIG. Since the configuration of each circuit is the same as that in FIG. 1, overlapping description and illustration are omitted.

以下に、図３の波形図（ａ）〜（ｅ）を用いて、制御回路部３の動作を説明する。図３の波形図は、本実施の形態２の昇降圧コンバータの各部の動作状態を示している。(ａ）はスイッチング素子２４への駆動信号ＤＲ２の波形、(ｂ）は前記立上りエッジ検出回路が出力するワンショットパルスＶｒｕｐの波形、(ｃ）は誤差増幅器３３が出力する制御信号Ｖｅと三角波発生器３４の出力する逆三角波信号Ｖｔｂの波形、(ｄ）は比較器３５の出力信号Ｖｓの波形、(ｅ）はＲＳラッチ３６が出力する第２のスイッチング素子４０への駆動信号ＤＲ４の波形をそれぞれ示している。   The operation of the control circuit unit 3 will be described below with reference to the waveform diagrams (a) to (e) of FIG. The waveform diagram of FIG. 3 shows the operating state of each part of the buck-boost converter of the second embodiment. (a) is the waveform of the drive signal DR2 to the switching element 24, (b) is the waveform of the one-shot pulse Vrup output from the rising edge detection circuit, and (c) is the control signal Ve output from the error amplifier 33 and generating a triangular wave. (D) shows the waveform of the output signal Vs of the comparator 35, and (e) shows the waveform of the drive signal DR4 to the second switching element 40 output by the RS latch 36. Each is shown.

まず、パルス発生回路３１は、図３（ａ）に示すように、昇圧コンバータ２の出力電圧Ｖ２に応じて、第１のスイッチング素子１２４をオンオフ動作させる駆動信号ＤＲ２を出力する。前記立上りエッジ検出回路は、図３（ｂ）に示すように、駆動信号ＤＲ２の立上りに応じて、ワンショットパルスＶｒｕｐを出力する。誤差増幅器３３は、図２（ｃ）に示すように、降圧コンバータ４の出力直流電圧Ｖｏを検出し、これに応じた制御信号Ｖｅを出力する。制御信号Ｖｅは、出力直流電圧Ｖｏが所望値より高くなると低下し出力直流電圧Ｖｏが所望値より低くなると上昇する。三角波発生器３４は、前記立上りエッジ検出回路がワンショットパルスＶｒｕｐを出力すると、即ち、駆動信号ＤＲ２が立ち上がって第１のスイッチング素子２４がターンオンすると、急速充電されて時間とともに徐々に下降する逆三角波信号Ｖｔｂを出力する。この逆三角波信号Ｖｔｂが制御信号Ｖｅより大きくなる期間、比較器３５は、図３（ｄ）に示すように、出力信号ＶｓをＨ状態に反転させる。そして、ＲＳラッチ３６は、図３（ｅ）に示すように、前記立上りエッジ検出回路のワンショットパルスＶｒｕｐによってセットされ、駆動信号ＤＲ４を立ち上げる。   First, as shown in FIG. 3A, the pulse generation circuit 31 outputs a drive signal DR2 for turning on and off the first switching element 124 in accordance with the output voltage V2 of the boost converter 2. As shown in FIG. 3B, the rising edge detection circuit outputs a one-shot pulse Vrup in response to the rising edge of the drive signal DR2. As shown in FIG. 2C, the error amplifier 33 detects the output DC voltage Vo of the step-down converter 4 and outputs a control signal Ve corresponding thereto. The control signal Ve decreases when the output DC voltage Vo becomes higher than a desired value, and increases when the output DC voltage Vo becomes lower than the desired value. When the rising edge detection circuit outputs a one-shot pulse Vrup, that is, when the drive signal DR2 rises and the first switching element 24 is turned on, the triangular wave generator 34 is rapidly charged and gradually reverses with time. The signal Vtb is output. During the period when the inverted triangular wave signal Vtb is larger than the control signal Ve, the comparator 35 inverts the output signal Vs to the H state as shown in FIG. Then, as shown in FIG. 3E, the RS latch 36 is set by the one-shot pulse Vrup of the rising edge detection circuit, and raises the drive signal DR4.

制御回路３は、出力直流電圧Ｖｏが所望値より高くなると、制御信号Ｖｅを低下させ、第２のスイッチング素子４０のオン状態の時間を短くする。逆に、出力直流電圧Ｖｏが所望値より低くなると、制御信号Ｖｅを上昇させ、第２のスイッチング素子４０のオン状態の時間を長くする。制御回路３は、以上のような動作によって、出力直流電圧Ｖｏを検出しデューティ比Ｄ４を調整することにより、出力直流電圧Ｖｏを所望の一定値に保つ。   When the output DC voltage Vo becomes higher than a desired value, the control circuit 3 reduces the control signal Ve and shortens the ON state time of the second switching element 40. Conversely, when the output DC voltage Vo becomes lower than the desired value, the control signal Ve is raised, and the time for which the second switching element 40 is in the on state is lengthened. The control circuit 3 maintains the output DC voltage Vo at a desired constant value by detecting the output DC voltage Vo and adjusting the duty ratio D4 by the operation as described above.

以上のような動作を行う、本実施の形態２の昇降圧コンバータにおいて、図３の波形図（ａ）及び（ｅ）〜（ｈ）を用いて、第１のコンデンサ２８に流れるリップル電流について説明する。図３において、(ｆ）は第１のダイオード２６に流れる電流Ｉ２６の波形、(ｇ）は第２のスイッチング素子４０へ流れる電流Ｉ４０の波形、(ｈ）は第１のコンデンサ２８に流れる電流Ｉ２８の波形をそれぞれ示している。   In the buck-boost converter according to the second embodiment that performs the above operation, the ripple current flowing through the first capacitor 28 will be described using the waveform diagrams (a) and (e) to (h) of FIG. To do. 3, (f) is the waveform of the current I26 flowing through the first diode 26, (g) is the waveform of the current I40 flowing through the second switching element 40, and (h) is the current I28 flowing through the first capacitor 28. The waveforms are shown respectively.

まず、図３（ａ）に示すように、駆動信号ＤＲ２が立下がって第１のスイッチング素子２４がオフ状態になると、同時に図３（ｅ）に示すように駆動信号ＤＲ４が立下がって第２のスイッチング素子４０がオン状態になる。この期間、第１のダイオード２６には、第１のインダクタ２２に蓄積されたエネルギーが放出されるため、図３（ｆ）に示すように、時間とともに減少する波形の電流Ｉ２６が流れ出す。また同時に、第２のスイッチング素子４０へ、第１のインダクタ２２に蓄積されたエネルギーに入力直流電圧Ｖｉが重畳されて、図３(ｇ）に示すように、ピーク値の大きな台形波形の電流Ｉ４０が流れ出す。第１のコンデンサ２８には、前記電流Ｉ２６と前記電流Ｉ４０との差電流が流れるので、図３（ｈ）に示すような波形のリップル電流Ｉ２８が流れる。したがって、前記電流Ｉ２６と前記電流Ｉ４０とが互いに打ち消しあうので、第１のコンデンサ２８に流れる平均電流量は低減される。   First, as shown in FIG. 3A, when the drive signal DR2 falls and the first switching element 24 is turned off, the drive signal DR4 falls at the same time as shown in FIG. The switching element 40 is turned on. During this period, the energy stored in the first inductor 22 is released to the first diode 26, so that a current I26 having a waveform that decreases with time flows out as shown in FIG. At the same time, the input DC voltage Vi is superimposed on the energy stored in the first inductor 22 to the second switching element 40, and as shown in FIG. 3G, the trapezoidal current I40 having a large peak value is obtained. Begins to flow. Since a difference current between the current I26 and the current I40 flows through the first capacitor 28, a ripple current I28 having a waveform as shown in FIG. Therefore, since the current I26 and the current I40 cancel each other, the average amount of current flowing through the first capacitor 28 is reduced.

以上のように、本実施の形態２の昇降圧コンバータは、駆動信号ＤＲ２と駆動信号ＤＲ４の立上りを同期することにより、昇圧コンバータ２の第１のスイッチング素子２４がターンオンするタイミングで、降圧コンバータ４の第２のスイッチング素子４０をターンオフするように構成することで、実施の形態１の昇降圧コンバータ１００と同様の効果を得ることができる。   As described above, the step-up / step-down converter according to the second embodiment synchronizes the rising edges of the drive signal DR2 and the drive signal DR4, so that the step-down converter 4 is turned on at the timing when the first switching element 24 of the boost converter 2 is turned on. By configuring the second switching element 40 to be turned off, the same effect as that of the buck-boost converter 100 of the first embodiment can be obtained.

《実施の形態３》
図４を用いて、本発明の実施の形態３の昇降圧コンバータを説明する。図４は、本実施の形態３の昇降圧コンバータの構成を示す回路図である。本実施の形態３の昇降圧コンバータは、一つの入力直流電圧に対して、二つの出力直流電圧を出力できるように構成したものである。図４に示す昇降圧コンバータ３００は、本実施の形態の昇降圧コンバータ１００に、降圧コンバータ４Ａをさらに設け、昇降圧コンバータ１００の制御回路部３に、誤差増幅器３３ａ、比較器３５ａ及びＲＳラッチ３６ａをさらに設けたものである。それ以外の点においては、昇降圧コンバータ１００と同様の構成を有するので、重複する説明は省略する。 << Embodiment 3 >>
The buck-boost converter according to the third embodiment of the present invention will be described with reference to FIG. FIG. 4 is a circuit diagram showing a configuration of the buck-boost converter according to the third embodiment. The buck-boost converter according to the third embodiment is configured to output two output DC voltages for one input DC voltage. The buck-boost converter 300 shown in FIG. 4 further includes a step-down converter 4A in the buck-boost converter 100 of the present embodiment, and an error amplifier 33a, a comparator 35a, and an RS latch 36a are added to the control circuit unit 3 of the buck-boost converter 100. Is further provided. In other respects, the configuration is the same as that of the step-up / step-down converter 100, and thus a duplicate description is omitted.

降圧コンバータ４Ａは、第２のスイッチング素子４０ａ、第２のダイオード４２ａ、第２のインダクタ４４ａ及び第２のコンデンサ４６ａを有する。降圧コンバータ４Ａの構成は、降圧コンバータ４の構成と同様である。降圧コンバータ４Ａは、昇圧コンバータ２の出力電圧Ｖ２を入力し、第２のスイッチング素子４０ａをオンオフ動作によって出力直流電圧Ｖｏａに変換し、出力端子３０２を介して各種電子回路（図示していない）に出力する。誤差増幅器３３ａは、降圧コンバータ４Ａの出力直流電圧Ｖｏａを検出し、それに応じて制御信号Ｖｅａを比較器３５ａに出力する。比較器３５ａは、三角波発生部３４の三角波信号Ｖｔと制御信号Ｖｅａを比較し、出力信号ＶｓａをＲＳラッチ３６ａに出力する。ＲＳラッチ３６ａは、立下りエッジ検出回路３２のワンショットパルスＶｒをリセット端子に、出力信号Ｖｓａをセット端子に入力し、それに応じて駆動信号ＤＲ４ａを第２のスイッチング素子４０ａに出力する。   The step-down converter 4A includes a second switching element 40a, a second diode 42a, a second inductor 44a, and a second capacitor 46a. The configuration of step-down converter 4 </ b> A is the same as the configuration of step-down converter 4. The step-down converter 4A receives the output voltage V2 of the step-up converter 2, converts the second switching element 40a into an output DC voltage Voa by an on / off operation, and supplies it to various electronic circuits (not shown) via the output terminal 302. Output. The error amplifier 33a detects the output DC voltage Voa of the step-down converter 4A and outputs a control signal Vea to the comparator 35a accordingly. The comparator 35a compares the triangular wave signal Vt of the triangular wave generator 34 and the control signal Vea, and outputs the output signal Vsa to the RS latch 36a. The RS latch 36a inputs the one-shot pulse Vr of the falling edge detection circuit 32 to the reset terminal and the output signal Vsa to the set terminal, and outputs the drive signal DR4a to the second switching element 40a accordingly.

以上のように構成すれば、一つの入力直流電圧に対して、二つの出力直流電圧を出力することができる。同様にして、所望の出力数に応じて、降圧コンバータ、誤差増幅器、比較器及びＲＳラッチを設ければ、多出力化して複数の負荷へ所望の電圧を供給することができる。   If comprised as mentioned above, two output DC voltages can be output with respect to one input DC voltage. Similarly, if a step-down converter, an error amplifier, a comparator, and an RS latch are provided according to a desired number of outputs, a desired voltage can be supplied to a plurality of loads by increasing the number of outputs.

尚、本発明の各実施の形態では、第２のスイッチング素子４０の駆動信号ＤＲ４を、第１のスイッチング素子２４への駆動信号ＤＲ２に同期する構成を示したが、各駆動信号は共通のクロック信号に基づいて生成されてもよい。   In each of the embodiments of the present invention, the configuration in which the drive signal DR4 of the second switching element 40 is synchronized with the drive signal DR2 to the first switching element 24 is shown, but each drive signal is a common clock. It may be generated based on the signal.

本発明は、直流の入力電圧に対し、直流の出力電圧を昇降圧制御する電源回路に有用である。   The present invention is useful for a power supply circuit that performs step-up / step-down control of a DC output voltage with respect to a DC input voltage.

本発明の実施の形態１の昇降圧コンバータの構成を示す回路図The circuit diagram which shows the structure of the buck-boost converter of Embodiment 1 of this invention. 本発明の実施の形態１の昇降圧コンバータの各部の動作状態を示す波形図The wave form diagram which shows the operation state of each part of the buck-boost converter of Embodiment 1 of this invention 本発明の実施の形態２の昇降圧コンバータの各部の動作状態を示す波形図The wave form diagram which shows the operation state of each part of the buck-boost converter of Embodiment 2 of this invention 本発明の実施の形態３の昇降圧コンバータの構成を示す回路図The circuit diagram which shows the structure of the buck-boost converter of Embodiment 3 of this invention. 従来例の昇降圧コンバータの構成を示す回路図Circuit diagram showing the configuration of a conventional buck-boost converter 従来例の昇降圧コンバータの各部の動作状態を示す波形図Waveform diagram showing the operating state of each part of the conventional buck-boost converter

符号の説明Explanation of symbols

１、１１ 入力直流電源
２、１２ 昇圧コンバータ
３、３Ａ 制御回路部
４、、４Ａ、１４ 降圧コンバータ
２２、１２２ 第１のインダクタ
２４、１２４ 第１のスイッチイング素子
２６、１２６ 第１のダイオード
２８、１２８ 第１のコンデンサ（平滑手段）
３１ パルス発生回路
３２ 立下りエッジ検出器
３３、３３ａ 誤差増幅器
３４ 三角波発生器
３５、３５ａ 比較器
３６、３６ａ ＲＳラッチ
４０、１４０ 第２のスイッチング素子
４２、１４２ 第２のダイオード
４４、１４４ 第２のインダクタ
４６、１４６ 第２のコンデンサ（平滑手段）
１００、３００、４００ 昇降圧コンバータ
１１４ 駆動回路部
１０１、４０１ 入力端子
１０２、３０２、４０２ 出力端子
DESCRIPTION OF SYMBOLS 1,11 Input DC power supply 2,12 Step-up converter 3, 3A Control circuit part 4, 4A, 14 Step-down converter 22, 122 First inductor 24, 124 First switching element 26, 126 First diode 28, 128 First capacitor (smoothing means)
31 Pulse generation circuit 32 Falling edge detector 33, 33a Error amplifier 34 Triangular wave generator 35, 35a Comparator 36, 36a RS latch 40, 140 Second switching element 42, 142 Second diode 44, 144 Second Inductors 46, 146 Second capacitor (smoothing means)
100, 300, 400 Buck-Boost Converter 114 Drive Circuit Unit 101, 401 Input Terminal 102, 302, 402 Output Terminal

Claims (3)

直流の入力電圧が入力され、第１のインダクタを介して昇圧用スイッチがオンオフ動作することにより発生する電圧を第１の整流器と第１の平滑手段によって整流平滑して、前記入力電圧より昇圧された直流電圧を前記第１の平滑手段から出力する昇圧コンバータと、
前記直流電圧が入力され、前記昇降用スイッチのオンオフと同じ周期で降圧用スイッチがオンオフ動作することにより発生する電圧を、第２の整流器と第２のインダクタと第２の平滑手段によって整流平滑して、前記直流電圧より降圧された直流の出力電圧を前記第２の平滑手段から出力する降圧コンバータと、
を有する昇降圧コンバータであって、
前記昇圧用スイッチのオフ期間と前記降圧用スイッチのオン期間とに重なる期間を持ち、且つ前記昇圧用スイッチのオン期間と前記降圧用スイッチのオフ期間とに重なる期間を持つように、前記昇圧用スイッチ及び降圧用スイッチのそれぞれのオンオフ動作を制御する制御回路部をさらに有する昇降圧コンバータ。 A DC input voltage is input, and a voltage generated when the step-up switch is turned on and off via the first inductor is rectified and smoothed by the first rectifier and the first smoothing means, and boosted from the input voltage. A step-up converter that outputs the DC voltage from the first smoothing means;
The DC voltage is input, and the voltage generated by the on / off operation of the step-down switch at the same cycle as the on / off of the raising / lowering switch is rectified and smoothed by the second rectifier, the second inductor, and the second smoothing means. A step-down converter that outputs a DC output voltage stepped down from the DC voltage from the second smoothing means;
A step-up / down converter having
The boosting switch has a period that overlaps an off period of the boost switch and an on period of the buck switch, and a period that overlaps an on period of the boost switch and an off period of the buck switch A step-up / down converter further comprising a control circuit unit for controlling on / off operations of the switch and the step-down switch. 前記制御回路部は、
前記昇圧用スイッチを所定の周期でオンオフ動作させる昇圧用スイッチ駆動回路と、
前記直流の出力電圧のレベル検出をする出力検出回路と、
前記出力検出回路からの検出信号に基づいて、前記昇圧用スイッチのオンオフ動作と同じ周期で前記降圧用スイッチをオンオフ動作させる降圧用スイッチ駆動回路と、を有し、
前記昇圧用スイッチがターンオフするタイミングと、前記降圧用スイッチがターンオンするタイミングが同期するよう構成した請求項１に記載の昇降圧コンバータ。 The control circuit unit is
A step-up switch drive circuit for turning on and off the step-up switch at a predetermined period;
An output detection circuit for detecting the level of the DC output voltage;
A step-down switch drive circuit that turns on and off the step-down switch in the same cycle as the step-up switch on / off operation based on a detection signal from the output detection circuit;
The step-up / step-down converter according to claim 1, wherein a timing at which the step-up switch is turned off and a timing at which the step-down switch is turned on are synchronized. 前記制御回路部は、
前記昇圧用スイッチを所定の周期でオンオフ動作させる昇圧用スイッチ駆動回路と、
前記直流の出力電圧のレベル検出をする出力検出回路と、
前記出力検出回路からの検出信号に基づいて、前記昇圧用スイッチのオンオフ動作と同じ周期で前記降圧用スイッチをオンオフ動作させる降圧用スイッチ駆動回路と、を有し、
前記昇圧用スイッチがターンオンするタイミングと、前記降圧用スイッチがターンオフするタイミングが同期するよう構成した請求項１に記載の昇降圧コンバータ。
The control circuit unit is
A step-up switch drive circuit for turning on and off the step-up switch at a predetermined period;
An output detection circuit for detecting the level of the DC output voltage;
A step-down switch drive circuit that turns on and off the step-down switch in the same cycle as the step-up switch on / off operation based on a detection signal from the output detection circuit;
The step-up / step-down converter according to claim 1, wherein a timing at which the step-up switch is turned on and a timing at which the step-down switch is turned off are synchronized.
JP2004331032A 2004-11-15 2004-11-15 Buck-boost converter Expired - Fee Related JP4565973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331032A JP4565973B2 (en) 2004-11-15 2004-11-15 Buck-boost converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331032A JP4565973B2 (en) 2004-11-15 2004-11-15 Buck-boost converter

Publications (2)

Publication Number Publication Date
JP2006141183A true JP2006141183A (en) 2006-06-01
JP4565973B2 JP4565973B2 (en) 2010-10-20

Family

ID=36621567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331032A Expired - Fee Related JP4565973B2 (en) 2004-11-15 2004-11-15 Buck-boost converter

Country Status (1)

Country Link
JP (1) JP4565973B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8005532B2 (en) 2003-02-26 2011-08-23 Daming Wei Electrocardiograph with extended lead function, and extended lead electrocardiogram deriving method
JP2013110062A (en) * 2011-11-24 2013-06-06 Panasonic Corp Led driving device, illuminating device and illumination apparatus
JP2013110059A (en) * 2011-11-24 2013-06-06 Panasonic Corp Led driving device, illuminating device and illumination apparatus
JP2013110060A (en) * 2011-11-24 2013-06-06 Panasonic Corp Led driving device, illuminating device and illumination apparatus
WO2014007806A1 (en) * 2012-07-03 2014-01-09 Paolo Menegoli Hysteretic cl power converter
WO2018146843A1 (en) * 2017-02-10 2018-08-16 日立オートモティブシステムズ株式会社 Power supply device
US11824451B2 (en) 2021-08-13 2023-11-21 Analog Devices, Inc. Multi-phase buck-boost converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255469A (en) * 1988-04-01 1989-10-12 Matsushita Electric Works Ltd Power source device
JPH01255470A (en) * 1988-04-01 1989-10-12 Matsushita Electric Works Ltd Power source device
JPH07107739A (en) * 1993-10-04 1995-04-21 Tamura Seisakusho Co Ltd Dc/dc converter
JPH10225108A (en) * 1996-12-03 1998-08-21 Fujitsu Ltd Step-up/down dc/dc converter
JPH10243642A (en) * 1996-12-25 1998-09-11 Matsushita Electric Ind Co Ltd Switching power supply
JP2003047238A (en) * 2001-04-17 2003-02-14 Matsushita Electric Ind Co Ltd Battery-driven electronic apparatus and mobile communication apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255469A (en) * 1988-04-01 1989-10-12 Matsushita Electric Works Ltd Power source device
JPH01255470A (en) * 1988-04-01 1989-10-12 Matsushita Electric Works Ltd Power source device
JPH07107739A (en) * 1993-10-04 1995-04-21 Tamura Seisakusho Co Ltd Dc/dc converter
JPH10225108A (en) * 1996-12-03 1998-08-21 Fujitsu Ltd Step-up/down dc/dc converter
JPH10243642A (en) * 1996-12-25 1998-09-11 Matsushita Electric Ind Co Ltd Switching power supply
JP2003047238A (en) * 2001-04-17 2003-02-14 Matsushita Electric Ind Co Ltd Battery-driven electronic apparatus and mobile communication apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8005532B2 (en) 2003-02-26 2011-08-23 Daming Wei Electrocardiograph with extended lead function, and extended lead electrocardiogram deriving method
JP2013110062A (en) * 2011-11-24 2013-06-06 Panasonic Corp Led driving device, illuminating device and illumination apparatus
JP2013110059A (en) * 2011-11-24 2013-06-06 Panasonic Corp Led driving device, illuminating device and illumination apparatus
JP2013110060A (en) * 2011-11-24 2013-06-06 Panasonic Corp Led driving device, illuminating device and illumination apparatus
WO2014007806A1 (en) * 2012-07-03 2014-01-09 Paolo Menegoli Hysteretic cl power converter
WO2018146843A1 (en) * 2017-02-10 2018-08-16 日立オートモティブシステムズ株式会社 Power supply device
US11824451B2 (en) 2021-08-13 2023-11-21 Analog Devices, Inc. Multi-phase buck-boost converter

Also Published As

Publication number Publication date
JP4565973B2 (en) 2010-10-20

Similar Documents

Publication Publication Date Title
US7411316B2 (en) Dual-input power converter and control methods thereof
US8000117B2 (en) Buck boost function based on a capacitor bootstrap input buck converter
CN108418429B (en) Switching regulator and control device thereof
US8803500B2 (en) PFM SMPS with quick sudden load change response
KR101243595B1 (en) Multi-output power supply device
KR100695713B1 (en) Circuit and method for controlling step-up/step-down dc-dc converter
JP4877472B2 (en) DC / DC converter
TW201325053A (en) Switching-mode power supply with ripple mode control and associated methods
JPH1189222A (en) Voltage converter circuit
JP6382059B2 (en) Switching power supply circuit
US8638082B2 (en) Control circuit for step-down and boost type switching supply circuit and method for switching supply circuit
US10637357B1 (en) Ramp offset compensation circuit in a buck boost converter
US20090206805A1 (en) Converter and Driving Method Thereof
US10110129B2 (en) Switching control circuit, switching power supply device and electronic apparatus
US20130127428A1 (en) Dc-dc converter
JP2010154706A (en) Control circuit and method of switching regulator, and switching regulator using the same
JP2010273447A (en) Switching power supply device
JP2012253953A (en) Step-up dc-dc converter
CN114944756A (en) Control circuit, corresponding electronic converter device and method
JP2006149107A (en) Multi-output power supply circuit
JP2011097732A (en) Step-up/down circuit
JP2006014559A (en) Dc/dc converter
JP4565973B2 (en) Buck-boost converter
JP2005354860A (en) Controller of step-up voltage dc-dc converter
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129

A621 Written request for application examination

Effective date: 20071004

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100513

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Effective date: 20100709

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130813

LAPS Cancellation because of no payment of annual fees