JP2006138741A - Method of measuring wafer film strength - Google Patents
Method of measuring wafer film strength Download PDFInfo
- Publication number
- JP2006138741A JP2006138741A JP2004328618A JP2004328618A JP2006138741A JP 2006138741 A JP2006138741 A JP 2006138741A JP 2004328618 A JP2004328618 A JP 2004328618A JP 2004328618 A JP2004328618 A JP 2004328618A JP 2006138741 A JP2006138741 A JP 2006138741A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- strength
- semiconductor wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は半導体ウェハ上に形成された膜の強度測定方法に関する。 The present invention relates to a method for measuring the strength of a film formed on a semiconductor wafer.
半導体装置を製造するにあたって、半導体ウェハ上には各種の膜が形成される。このような膜の信頼性や実用性等を評価するために、膜強度の測定が行われている。半導体ウェハ上に形成された膜の強度を測定する方法(ウェハ膜強度の測定方法)としては、テープ剥離法、スクラッチ法、スタッドプル法、ピール法等が知られている(例えば特許文献1〜2参照)。しかし、これらの方法では特に密着力が低い膜の強度を定量的に測定することが難しい。そこで、m−ELT(modified Edge Liftoff Test)法が適用されるようになってきている。
In manufacturing a semiconductor device, various films are formed on a semiconductor wafer. In order to evaluate the reliability and practicality of such a film, the film strength is measured. As a method for measuring the strength of a film formed on a semiconductor wafer (a method for measuring the strength of a wafer film), a tape peeling method, a scratch method, a stud pull method, a peel method, and the like are known (for example,
例えば、半導体装置のファインピッチ化や高速化に対応するために、配線の低抵抗化を実現するCu配線や配線間容量を低減する低誘電率(low-k)の絶縁膜(low-k膜)の適用が進められている。低誘電率絶縁膜(low-k膜)には、例えばフッ素がドープされた酸化ケイ素(SiOF)膜、炭素がドープされた酸化ケイ素(SiOC)膜、有機シリカ(organic-silica)膜、多孔質シリカ膜等が使用されている。low-k膜は非常に脆く、また密着力が低いというような欠点を有している。このため、m−ELT法を適用してlow-k膜の膜強度を定量的に測定することが行われている。 For example, in order to cope with finer pitches and higher speeds of semiconductor devices, Cu wiring that lowers the wiring and low dielectric constant (low-k) insulating film (low-k film) that reduces inter-wiring capacitance ) Is being applied. Examples of the low dielectric constant insulating film (low-k film) include a silicon oxide (SiOF) film doped with fluorine, a silicon oxide (SiOC) film doped with carbon, an organic-silica film, and a porous film. A silica film or the like is used. Low-k films are very fragile and have the disadvantages of low adhesion. For this reason, the film strength of the low-k film is quantitatively measured by applying the m-ELT method.
m−ELT法は以下のようにして実施される。まず、半導体ウェハ上に形成した膜にケガキペン等を使用してケガキする。次いで、ケガキした膜上にm−ELT樹脂と呼ばれている樹脂(一般的にはエポキシ樹脂)を滴下し、ほぼ均一な厚さに馴染ませた後にキュアする。この後、ケガキした部分を境にして、半導体ウェハをへき開して試験片(推奨:12.5×12.5mm)とする。このような試験片を低温環境に晒し、m−ELT樹脂と共に試験片の端部から膜が剥がれた温度を測定する。この膜剥がれが生じた温度と樹脂の物性値から膜強度を求める。
上述した従来のm−ELT法において、ケガキペン等によるケガキでは膜にダメージが均一に入らず、また半導体ウェハのへき開歩留りも悪いというような問題がある。また、へき開できたとしても測定した膜強度にバラツキが生じやすい。さらに、従来のm−ELT法は膜強度自体の指標にはなるものの、実際の半導体装置における膜強度を正確に評価することはできないという問題を有している。 In the conventional m-ELT method described above, there is a problem that the film is not uniformly damaged by the marking with a marking pen or the like, and the cleavage yield of the semiconductor wafer is also poor. Moreover, even if the cleavage can be achieved, the measured film strength tends to vary. Furthermore, although the conventional m-ELT method is an index of film strength itself, it has a problem that the film strength in an actual semiconductor device cannot be accurately evaluated.
すなわち、実際の半導体装置を製造するにあたっては、半導体ウェハを個片化してチップ化する際にチップ端部での膜へのダメージを極力低減するために、ダイシング加工、レーザ加工、RIE加工等を駆使して、形状やガードリングからの距離等の各種条件を変化させて評価する必要がある。しかしながら、従来のm−ELT法ではチップ端部の形状に対応した膜強度を測定することができず、これが実用的に一番の課題となっている。 That is, when manufacturing an actual semiconductor device, dicing processing, laser processing, RIE processing, etc. are performed in order to reduce damage to the film at the chip end as much as possible when the semiconductor wafer is divided into chips. It is necessary to make evaluations by changing various conditions such as the shape and distance from the guard ring. However, the conventional m-ELT method cannot measure the film strength corresponding to the shape of the chip end, and this is the most practical problem.
本発明はこのような課題に対処するためになされたもので、半導体ウェハ上に形成した膜に対して安定的にダメージを与えると共に、端部形状に対応させた膜強度を測定することを可能にしたウェハ膜強度の測定方法を提供することを目的としている。 The present invention has been made to cope with such problems, and can stably damage a film formed on a semiconductor wafer and measure the film strength corresponding to the end shape. An object of the present invention is to provide a method for measuring the strength of the wafer film.
本発明の一態様に係るウェハ膜強度の測定方法は、表面部に膜が形成された半導体ウェハに、半導体加工法を適用して前記膜を切断する溝を形成する工程と、前記半導体ウェハ上に前記溝内を充填しつつ平坦化された樹脂層を形成する工程と、前記溝を境にして前記半導体ウェハをへき開する工程と、前記へき開した半導体ウェハを冷却し、前記溝内に位置する前記膜の端部から剥がれが生じた温度から膜強度を測定する工程とを具備することを特徴としている。 The method for measuring the strength of a wafer film according to an aspect of the present invention includes a step of forming a groove for cutting the film by applying a semiconductor processing method to a semiconductor wafer having a film formed on a surface portion; Forming a flattened resin layer while filling the groove, cleaving the semiconductor wafer across the groove, cooling the cleaved semiconductor wafer, and positioning in the groove And a step of measuring the film strength from the temperature at which peeling occurs from the end of the film.
本発明の一態様に係るウェハ膜強度の測定方法は、表面部に膜が形成された半導体ウェハに実際の製造工程で使用される半導体加工法を適用して溝を形成し、この溝を境にして半導体ウェハをへき開するため、膜に対して安定的にダメージが与えられると共に、実際の半導体装置に対応させた端部形状を得ることができる。従って、端部形状に対応させた膜強度を精度よく測定することが可能となる。 In the wafer film strength measuring method according to an aspect of the present invention, a semiconductor processing method used in an actual manufacturing process is applied to a semiconductor wafer having a film formed on a surface portion, and a groove is formed. Since the semiconductor wafer is cleaved, the film can be stably damaged, and an end shape corresponding to an actual semiconductor device can be obtained. Therefore, it is possible to accurately measure the film strength corresponding to the end shape.
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In addition, although embodiment of this invention is described based on drawing below, those drawings are provided for illustration and this invention is not limited to those drawings.
図1は本発明の一実施形態によるウェハ膜強度の測定工程を示す断面図である。まず、表面部に膜1が形成された半導体ウェハ(例えばSiウェハ)2を用意する。膜1の種類や材質等は特に限定されるものではなく、半導体装置を製造する際に適用される各種の膜を対象とすることができる。この実施形態のウェハ膜強度の測定方法は、特に密着強度が低い低誘電率絶縁膜の膜強度の測定に好適である。低誘電率絶縁膜は例えばCu配線を有する回路部に使用される。図2はそのような回路部の一例を示すものであり、半導体ウェハ2上に形成された低誘電率絶縁膜3で層間絶縁されたCu配線4を有している。
FIG. 1 is a cross-sectional view illustrating a wafer film strength measurement process according to an embodiment of the present invention. First, a semiconductor wafer (for example, Si wafer) 2 having a
低誘電率絶縁膜3は例えば比誘電率が3.5以下の膜である。このような低誘電率絶縁膜3としては、フッ素がドープされた酸化ケイ素膜(SiOF膜)、炭素がドープされた酸化ケイ素膜(SiOC膜)、有機シリカ(organic-silica)膜、HSQ(hydrogen silsesquioxane)膜、MSQ膜(methyl silsesquioxane膜)、BCB(benzocyclobutene)膜、PAE(polyarylether)膜、PTFE(polytetrafluoroethylene)膜、さらにはこれらの多孔質膜等が例示される。このような低誘電率絶縁膜3はそれら同士や半導体ウェハ2等に対する密着強度が低く、例えば15J/m2以下というような密着強度を有している。 The low dielectric constant insulating film 3 is a film having a relative dielectric constant of 3.5 or less, for example. Examples of such a low dielectric constant insulating film 3 include a silicon oxide film doped with fluorine (SiOF film), a silicon oxide film doped with carbon (SiOC film), an organic silica film, an HSQ (hydrogen Examples include silsesquioxane) films, MSQ films (methyl silsesquioxane films), BCB (benzocyclobutene) films, PAE (polyarylether) films, PTFE (polytetrafluoroethylene) films, and porous films thereof. Such low dielectric constant insulating films 3 have low adhesion strength to each other, the semiconductor wafer 2 and the like, and have adhesion strength of, for example, 15 J / m 2 or less.
上述したような膜1を有する半導体ウェハ2に溝5を形成する(図1(a))。溝5は少なくとも膜1が切断されるように形成する。このような溝5の形成工程は、半導体装置の製造工程で使用されている半導体加工法、例えばダイシング加工、レーザ加工、RIE加工のようなエッチング加工等を適用して実施する。溝5の形状や数は特に限定されるものではなく、少なくともへき開の境となる溝5を有していればよい。また、溝5の加工法もダイシング加工、レーザ加工、エッチング加工等の半導体加工法を適用していればよく、これらを組合せて溝5を形成してもよい。いずれにしても、評価対象の半導体装置の端部形状に対応させて溝5を形成する。
図1は半導体ウェハ2をダイシング加工にてハーフダイシングして形成した溝5を示している。図3〜図6は他の溝形状を示している。すなわち、図3は半導体ウェハ2をレーザ加工にてハーフダイシングして形成した溝5Aを示している。図4は半導体ウェハ2を幅広にハーフダイシングし、さらにその中央部を深くハーフダイシングした溝5B、すなわち段付き形状の溝5Bを示している。段付き形状の溝5Bはレーザ加工でハーフダイシングした後にダイシング加工で深くハーフダイシングして形成したり、あるいはダイシング加工で幅広のハーフダイシングと深いハーフダイシングとを行って形成することができる。また、RIE加工を組合せることも可能である。
FIG. 1 shows a
図5はレーザ加工である間隔を開けて2つの溝5Cを形成し、さらにそれらの間の中央付近にハーフダイシングして溝5Dを形成した状態を示している。図6はRIE加工である間隔を開けて2つの溝5Eを形成し、さらにそれらの間の中央付近にハーフダイシングして溝5Fを形成した状態を示している。なお、図5および図6では中央付近の溝5D、5Fがへき開時の境となる。また、図5および図6では3つの溝5を形成した場合を示しているが、溝5の数はこれより多くてもよい。
FIG. 5 shows a state in which two grooves 5C are formed with an interval, which is laser processing, and the grooves 5D are formed by half dicing near the center between them. FIG. 6 shows a state in which two grooves 5E are formed at an interval, which is an RIE process, and the
上述したように、溝5の形状や数は適宜に設定可能であり、また加工法も適宜に選択可能である。これらによって、実際に評価したい半導体装置の端部形状やガードリングからの距離等に対応させた溝5を得ることが可能となる。このような溝5を有する半導体ウェハ2上に透明樹脂を滴下し、溝5内に充填しつつほぼ均一な厚さに馴染ませた後にキュアすることによって、平滑で透明な樹脂層6を形成する(図1(b))。樹脂層6にはm−ELT樹脂と呼ばれている樹脂(一般的にはエポキシ樹脂)が用いられる。また、樹脂層6の厚さは例えば150μmとする。このような厚さで均一化した樹脂層6を形成する。
As described above, the shape and number of the
次いで、図1(c)に示すように、溝5を境にして半導体ウェハ2をへき開して試験片(推奨:12.5×12.5mm)7を作製する。このように、溝5を境にして半導体ウェハ2をへき開することによって、試験片7の端部形状は溝5の形状に対応したものとなる。従って、溝5を実際の半導体装置の端部形状等に応じて形成することによって、評価したい半導体装置に対応させた端部形状を有する試験片7を得ることができる。すなわち、実際の半導体装置を製造するにあたっては、半導体ウェハを個片化する際に加わる膜ダメージを極力低減するような端部形状等を選択する必要があり、そのような端部形状の評価を行うことが可能な試験片7を得ることが可能となる。
Next, as shown in FIG. 1C, the
半導体ウェハ2のへき開は、台の角等を利用して人力で行ったり、あるいはブレーキング装置等を用いて実施してもよい。この際、溝5は膜1に対して安定的にダメージを与えることが可能なダイシング加工、レーザ加工、RIE加工等で形成しているため、膜強度の測定精度を向上させることができる。さらに、半導体ウェハ2のへき開歩留りも向上する。また、図7に示すように、へき開のきっかけとなる溝8を予め樹脂層6に形成しておいてもよい。このような溝8を形成しておくことで、半導体ウェハ2をより容易にへき開させることができる。溝8はV字溝やU字溝、あるいはベベルカット等であってもよい。
The cleaving of the
次に、図1(d)に示すように、半導体ウェハ2をへき開して作製した試験片7を冷却ステージ9上に載置する。冷却ステージ9は図示を省略した温度コントローラで常温から低温(例えば-160℃程度)まで温度制御が可能とされている。このような冷却ステージ9を利用して、試験片7を常温から徐々に冷却する。温度変化率は例えば-2〜-8℃/分程度とする。試験片7を構成する樹脂層6は冷却されることで収縮し、膜1の端部(へき開された溝5内に位置する膜1の端部)に引き剥がし力が加わる。
Next, as shown in FIG. 1 (d), the
そして、図1(e)に示すように、樹脂層6による引き剥がし力が膜強度を超えると膜1の端部に剥がれが生じるので、この膜1に剥がれが生じた温度を記録する。膜1に剥がれが生じた温度は、例えばカメラで試験片7を連続的に観察することで容易に検出することができる。ここで、膜1に剥がれを生じさせた樹脂層6の引き剥がし力は樹脂層6の残留応力に等しく、この残留応力値は膜1に剥がれが生じた温度から求められる。従って、樹脂層6の厚さが膜1より十分に厚ければ、樹脂層6の残留応力値と厚さから膜1の膜強度(剥離強度)を求めることができる。
Then, as shown in FIG. 1 (e), when the peeling force by the
上述したように、この実施形態のウェハ膜強度の測定方法によれば、評価したい半導体装置の実際形状に応じた端部形状を溝5で実現した試験片7を用いて、膜1の膜強度(剥離強度)を測定することができるため、実際の半導体装置に対応する膜強度を評価することが可能となる。さらに、膜1に対するダメージが溝5で安定化されるため、膜強度の測定精度を向上させることができる。これらによって、例えば低誘電率絶縁膜のような密着強度が低い膜を有する半導体装置の信頼性、製造歩留り等を高精度にかつ実際的に評価することが可能となる。
As described above, according to the method of measuring the wafer film strength of this embodiment, the film strength of the
1…膜、2…半導体ウェハ、3…低誘電率絶縁膜、5…溝、6…樹脂層、7…試験片、8…へき開のきっかけとなる溝、9…冷却ステージ。
DESCRIPTION OF
Claims (4)
前記半導体ウェハ上に前記溝内を充填しつつ平坦化された樹脂層を形成する工程と、
前記溝を境にして前記半導体ウェハをへき開させる工程と、
前記へき開した半導体ウェハを冷却し、前記溝内に位置する前記膜の端部から剥がれが生じた温度から膜強度を測定する工程と
を具備することを特徴とするウェハ膜強度の測定方法。 Forming a groove for cutting the film by applying a semiconductor processing method to a semiconductor wafer having a film formed on a surface portion;
Forming a planarized resin layer on the semiconductor wafer while filling the groove;
Cleaving the semiconductor wafer across the groove;
Cooling the cleaved semiconductor wafer, and measuring the film strength from the temperature at which the film is peeled off from the end of the film located in the groove.
前記半導体加工法はダイシング加工、レーザ加工およびエッチング加工から選ばれる少なくとも1種であることを特徴とするウェハ膜強度の測定方法。 The method for measuring wafer film strength according to claim 1,
The method for measuring wafer film strength, wherein the semiconductor processing method is at least one selected from dicing processing, laser processing, and etching processing.
前記膜は低誘電率絶縁膜を含むことを特徴とするウェハ膜強度の測定方法。 In the measuring method of the wafer film | membrane intensity | strength of Claim 1 or Claim 2,
The method for measuring wafer film strength, wherein the film includes a low dielectric constant insulating film.
さらに、前記樹脂層の前記溝の上部に位置する部分にへき開のきっかけとなる溝を形成する工程を具備することを特徴とするウェハ膜強度の測定方法。 In the wafer film strength measuring method according to any one of claims 1 to 3,
The method for measuring the strength of the wafer film further comprises a step of forming a groove that is a cleave trigger in a portion of the resin layer located above the groove.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004328618A JP2006138741A (en) | 2004-11-12 | 2004-11-12 | Method of measuring wafer film strength |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004328618A JP2006138741A (en) | 2004-11-12 | 2004-11-12 | Method of measuring wafer film strength |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006138741A true JP2006138741A (en) | 2006-06-01 |
Family
ID=36619662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004328618A Withdrawn JP2006138741A (en) | 2004-11-12 | 2004-11-12 | Method of measuring wafer film strength |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006138741A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105637638A (en) * | 2015-09-28 | 2016-06-01 | 京东方科技集团股份有限公司 | Manufacturing method of display substrate of display panel |
KR20160090537A (en) * | 2015-01-22 | 2016-08-01 | 주식회사 엘지실트론 | A method of measuring a strength of a wafer |
JP2017107983A (en) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | Wafer processing method |
JP2017112267A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
JP2017112266A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
JP2017112268A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
CN112113899A (en) * | 2019-12-10 | 2020-12-22 | 中芯集成电路(宁波)有限公司 | Adhesive force detection method and detection system |
-
2004
- 2004-11-12 JP JP2004328618A patent/JP2006138741A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160090537A (en) * | 2015-01-22 | 2016-08-01 | 주식회사 엘지실트론 | A method of measuring a strength of a wafer |
KR101651965B1 (en) | 2015-01-22 | 2016-08-30 | 주식회사 엘지실트론 | A method of measuring a strength of a wafer |
CN105637638A (en) * | 2015-09-28 | 2016-06-01 | 京东方科技集团股份有限公司 | Manufacturing method of display substrate of display panel |
WO2017054104A1 (en) * | 2015-09-28 | 2017-04-06 | Boe Technology Group Co., Ltd. | Method for forming display substrate for display panel |
JP2017107983A (en) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | Wafer processing method |
JP2017112267A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
JP2017112266A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
JP2017112268A (en) * | 2015-12-17 | 2017-06-22 | 株式会社ディスコ | Wafer processing method |
CN112113899A (en) * | 2019-12-10 | 2020-12-22 | 中芯集成电路(宁波)有限公司 | Adhesive force detection method and detection system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101182083B1 (en) | Semiconductor device manufacturing method | |
US5904546A (en) | Method and apparatus for dicing semiconductor wafers | |
JP2006253402A (en) | Manufacturing method of semiconductor device | |
US9099546B2 (en) | Workpiece dividing method including two laser beam application steps | |
JP4057399B2 (en) | Method for filling metal into fine holes | |
KR20140000249A (en) | Stacked body and method for detaching stacked body | |
JP2006138741A (en) | Method of measuring wafer film strength | |
Stanković et al. | Die-to-die adhesive bonding procedure for evanescently-coupled photonic devices | |
Andry et al. | Advanced wafer bonding and laser debonding | |
US20160148842A1 (en) | Dicing of low-k wafers | |
JP6377449B2 (en) | Wafer division method | |
TW200525707A (en) | Semiconductor device and method of manufacturing the same | |
US4468857A (en) | Method of manufacturing an integrated circuit device | |
US20050023260A1 (en) | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method | |
JP6299412B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2010140949A (en) | Method of manufacturing semiconductor device | |
US6743694B2 (en) | Method of wafer marking for multi-layer metal processes | |
JPH11274259A (en) | Thickness measuring device and thickness controller | |
WO2002029853A2 (en) | Method for cutting a composite structure comprising one or more electronic compnents using a laser | |
KR20160026878A (en) | Method for designing tip shape for cutting member, method for manufacturing semiconductor dies, circuit board, and electronic device | |
US9941652B2 (en) | Space transformer with perforated metallic plate for electrical die test | |
JP2006259361A (en) | Method for manufacturing polymer optical waveguide | |
US20230420221A1 (en) | Method of processing wafer | |
US10854493B2 (en) | Method for manufacturing a handling device and method for reversible bonding using such a device | |
US20090081880A1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |