JP2006136711A - 高速シリアル制御バスパケット化プロトコルを有する超音波ビーム形成装置 - Google Patents

Abstract

【課題】超音波システム（１０）内のビーム形成装置の処理コンポーネント（３０）に伝送される（５１４）制御情報をフォーマットする（５１２）ためのプロトコル（３００）を提供する。
【解決手段】処理コンポーネント（３０）は、一意識別子を有する。プロトコルは、パケット化プロトコル（３００）に従ってフォーマットされた（５１２）アドレスパケット（３０２）を含み、アドレスパケット（３０２）は、制御情報が向けられた処理コンポーネント（３０）に関連する制御情報を含む。
【選択図】図１

Description

本発明は、一般に、超音波システムのためのビーム形成装置（ＢＦ）の様々な態様に関する。

慣用の超音波システムでは、超音波プローブのトランスデューサ要素群に送信される信号、およびそれらの要素群から受信される信号に関連するビーム形成装置の諸機能を実行するのに、様々なビーム形成装置（ＢＦ）設計が提案されてきた。ビーム形成装置は、プローブ内のいくつかのトランスデューサ要素から受信された入力信号のマトリックスに対して信号処理を実行する。トランスデューサ要素群は、関心領域を走査する超音波パルスを送信（発射）し、トランスデューサ要素群が、超音波走査に応答して関心領域からの超音波エコーを受信した場合、入力信号を生成する。慣用のビーム形成装置は、入力信号のマトリックスの少なくともサブセットを組み合わせて、１つまたは複数のＢＦ受信ビームを形成する。各トランスデューサから受信された入力信号は、トランスデューサチャネルと呼ばれ、複数のトランスデューサチャネルが組み合わされて、受信ビームまたは受信ラインを形成する。慣用のプローブは、６４、または１２８、または２５６のトランスデューサチャネルを提供することが可能である。ビーム形成装置は、各トランスデューサ要素による送受信を制御するコンポーネント群を含む。ビーム形成装置は、所定のセットの遅延を使用して、各送信ビームおよび各受信ビームを形成する。

ビーム形成装置コンポーネント群は、同一のセットの入力チャネルまたは入力信号で異なるセットの遅延を使用して、複数の受信ビームを獲得する、または形成するように設計される。複数の受信ビームは、所与の超音波パルスに関する複数の走査線上の焦点からの超音波エコーに関連する。複数のトランスデューサ要素から受信された信号は、同時に処理されて、複数の受信ビームになることが可能である。被験者（ｓｕｂｊｅｃｔ）内部の複数の走査線に沿ったエコー情報の同時の終了および処理は、マルチライン獲得（ＭＬＡ）と呼ばれる。従来、ビーム形成装置内部の分散処理とビーム形成装置の中央制御の間に存在する通信能力は、限られていた。既存のシステムは、ビーム形成装置内部のエレクトロニクスによって処理されることが可能な制御情報の量およびタイプに限界を経験していた。
米国特許第６５５６６９５号

ビーム形成装置内部の個々のチャネルの分散処理とビーム形成装置コントローラの間における改良された通信−制御リンクの必要性が存在する。

超音波システムにおいて制御情報を伝えるための方法を提供する。方法は、超音波システムのビーム形成装置内部の処理コンポーネント群に関する一意識別子を提供する。方法は、パケット化プロトコルに基づく少なくとも１つのパケットにするように制御情報をフォーマットし、制御情報は、処理コンポーネント群によって実行されるビーム形成動作に関連する。方法は、制御情報を処理コンポーネント群に伝える。

方法は、少なくとも４００Ｍｂｐｓ（１秒当りのメガビット数）の速度で、制御情報の伝送を可能にする。制御情報の伝送は、少なくとも２つの別個の回路基板上の、コンポーネント−コンポーネントバスで互いに接続された複数の処理コンポーネントの間で提供される。

提供されるフォーマットには、制御情報をフォーマットして、別個のアドレスフォーマットおよびデータパケットフォーマットにすることが含まれる。フォーマットすることには、処理コンポーネントの１つを一意に識別するＩＤを含むデバイスＩＤフィールドをフォーマットすること、および少なくとも１つのビーム形成パラメータと互いに関係しているアドレスを含むアドレスフィールドをフォーマットして、処理コンポーネントの１つに関連するメモリの中に入れることが含まれる。

方法は、処理コンポーネント群からの少なくとも１つのパケットを伝送することをさらに含み、パケットは、誤りフィールドおよび肯定応答フィールドを含む。誤りフィールドは、処理コンポーネントの関連する１つによる失敗したトランザクションを示すように設定される。肯定応答フィールドは、処理コンポーネントの関連する１つによる受信を示すように設定される。

また、フォーマットすることには、処理コンポーネントの１つに関連するメモリの中のアドレスから情報を読み取る、またはそのようなアドレスに情報を書き込むように、処理コンポーネントの関連する１つに指示する読み取り／書き込み命令を含む、読み取り／書き込みフィールドをフォーマットすることも含まれる。処理コンポーネントのそれぞれは、送信ビーム形成動作と受信ビーム形成動作のどちらかを提供する。

制御情報をフォーマットするためのプロトコルが、超音波システム内部のビーム形成装置の処理コンポーネントに、フォーマットされた制御情報を伝送するために提供される。処理コンポーネントは、一意識別子を有する。プロトコルは、パケット化プロトコルに従ってフォーマットされたアドレスパケットを提供し、アドレスパケットは、制御情報が向けられた処理コンポーネントに関連する制御情報を含む。プロトコルは、処理コンポーネントの関連する１つによって実行されるビーム形成動作に関係する制御情報を含むようにフォーマットされたデータパケットをさらに提供する。アドレスパケットは、コンポーネント−コンポーネントバスで互いに接続された複数の処理コンポーネント間で伝送されるとともに、少なくとも２つの別個の回路基板上に配置された複数の処理コンポーネント間で伝送されるように構成される。

データパケットは、アドレスパケットに関連付けられ、アドレスパケットは、制御情報が向けられた少なくとも１つの処理コンポーネントを識別する。データパケットは、制御情報の少なくとも一部分を含む。

アドレスパケットは、処理コンポーネントの１つを一意に識別するＩＤを含むデバイスフィールドや、処理コンポーネントの少なくとも１つに関連するメモリ内のロケーションのアドレスを含むアドレスフィールドなどの、いくつかのフィールドを含む。アドレスは、ビーム形成パラメータと互いに関係する。関連する処理コンポーネントによるアドレスパケットの受信を示すよう、関連する処理コンポーネントによって設定されるように、肯定応答フィールドが構成される。処理コンポーネントの１つに関連するメモリの中のアドレスから情報を読み取る、またはそのようなアドレスに情報を書き込むよう、処理コンポーネントの関連する１つに指示するように、読み取り／書き込み命令を含む読み取り／書き込みフィールドが構成される。

アドレスパケットは、送信ビーム形成動作または受信ビーム形成動作、あるいはその両方を実行するように構成された処理コンポーネントに向けられた制御情報を含む。

図１は、本発明の一実施形態に従って形成された超音波システム１０を示す。システム１０は、送信機１２および受信機１４に接続されたプローブ１１を含む。プローブ１１は、超音波パルスを送信し、走査される超音波ボリューム１３の内側の構造からエコーを受信する。メモリ２０が、走査された超音波ボリューム１３から導出された、受信機１４からの超音波データを格納する。ボリューム１３は、様々な技術（例えば、３Ｄ走査、リアルタイム３Ｄ走査、測位センサを有するトランスデューサ群を使用した２Ｄ走査、ボクセル相関技術、１．２５Ｄ、１．５Ｄ、１．７５Ｄ、２Ｄ、またはマトリックスアレイのトランスデューサ群を使用するフリーハンド走査など）によって獲得されることが可能である。

プローブ１１は、関心領域（ＲＯＩ）を走査している間に、直線パスまたはアーチ形パス（arcuate
path）などに沿って動かされるか、あるいは、２Ｄアレイを使用している場合、電子的に操縦される。各直線位置またはアーチ形位置で、プローブ１１は、走査平面１５を獲得する。走査平面１５は、メモリ２０の中に格納され、その後、ボリューム走査変換器２４に送られる。一部の実施形態では、プローブ１１は、走査平面１５の代りに、線を獲得することができ、メモリ２０は、走査平面１５ではなく、プローブ１１によって獲得された個々の線、または線のサブセットを格納することができる。メモリ２０は、走査平面１５ではなく、プローブ１１によって獲得された線を格納することができる。ボリューム走査変換器２４は、ＵＳデータメモリ２０からデータスライスを作成する。データスライスは、スライスメモリ２６の中に格納され、ボリュームレンダリングプロセッサ３２によってアクセスされる。ボリュームレンダリングプロセッサ３２は、データスライスに対してボリュームレンダリングを実行する。ボリュームレンダリングプロセッサ３２の出力は、プロセッサ３０およびディスプレイ２８に送られる。

図２は、本発明の実施形態に従って形成されたスケーラブルな超音波システムフロントエンド３４の概略ブロック図である。超音波システムフロントエンド３４は、トランスデューサ要素群３８と、トランスデューサインタフェースボード３５と、前置増幅器ボード３９と、受信ボードグループ４０とを有するトランスデューサアレイ３７を含む。受信ボードのそれぞれは、受信ボード４２、受信ボード４４、受信ボード４６、および受信ボード４８として識別される。超音波システムフロントエンド３４は、送信ボードグループ１００、無線周波数インタフェース（ＲＦＩ）ボード１１０、およびドップラボード１２０も含む。受信ボードグループ４０、送信ボードグループ１００、およびＲＦＩボード１１０は、ビーム形成装置（ＢＦ）を形成する。

図２に受信ボード４２、受信ボード４４、受信ボード４６、および受信ボード４８として示す、受信ボードグループ４０の中の受信ボードのそれぞれは、類似したスケーラブルなアーキテクチャを有し、このため、１つだけの受信ボード、例えば、受信ボード４８を詳細に説明する。受信ボード４８は、複数の特定用途向け集積回路（ＡＳＩＣ）コンポーネントグループ、すなわち、ＡＳＩＣグループ５０、ＡＳＩＣグループ５１、ＡＳＩＣグループ５２、およびＡＳＩＣグループ５３から成る。ＡＳＩＣコンポーネントグループのそれぞれは、類似したアーキテクチャを有し、このため、１つだけのＡＳＩＣグループ、例えば、ＡＳＩＣグループ５０を詳細に説明すればよい。ＡＳＩＣグループ５０は、ＡＳＩＣグループ５０は、Ａ−Ｄ変換器グループおよびＡＳＩＣ６１を有し、Ａ−Ｄ変換器グループ５４は、入力６４をＡＳＩＣ６１に提供する。ＡＳＩＣ６１は、ＡＳＩＣ６１が、Ａ−Ｄ変換器グループ５４の入力６４を、受信ボード上に存在する別のＡＳＩＣ（図２に示さず）に供給することを可能にする、中継器機能能力を有する。

図２における情報および処理の流れは、次のとおり説明される。ＲＦＩボード１１０が、制御プロセッサ（図２に示さず）から、関心領域に放射されるべき超音波パルスの形成に関するコマンドを受信する。ＲＦＩボード１１０は、受信されたコマンドから、ある形状であり、トランスデューサアレイ３７の表面における、ある箇所または複数の箇所からの送信ビームを決める、送信パラメータを作成する。送信パラメータは、接続１６０を介して、ＲＦＩボード１１０から送信ボードグループ１００に送られる。送信ボードグループ１００は、受信された送信パラメータから、送信信号を生成する。送信信号は、あるレベルに設定され、送信信号を１つまたは複数の送信パルスまたは発射に向かわせ、集束させるように、互いに対して同調させられる。

送信ボードグループ１００は、トランスデューサインタフェースボード３５経由で接続１８０を介して送信信号を送り、トランスデューサアレイ３７内部の複数のトランスデューサ要素３８を駆動する。接続１８０は、トランスデューサ要素群３８の数と等しいことが可能な、いくつかの個々のチャネルまたは線を含む。送信信号は、トランスデューサ要素群３８を励起して、超音波パルスを放出させる。超音波パルスは、所望の走査線に沿った集束ビームを形成するように同調される。走査構造からの組織サンプルおよび血液サンプルからの後方散乱超音波である超音波エコーが、エコーが戻ってくる組織までの距離、およびエコーが、トランスデューサアレイ３７の表面に接触する角度に依存して、異なる時刻にトランスデューサ要素群３８に到達する。トランスデューサアレイ３７は、双方向トランスデューサであり、後方散乱エネルギー波（超音波エコー）を受信信号に変換する。

受信信号は、接続３６を介して、トランスデューサアレイ３７からの別々のチャネルの中でトランスデューサインタフェースボード３５に伝送され、ボード３５は、接続１３０を介して、受信信号を前置増幅器ボード群３９に中継する。前置増幅器ボード群３９は、時間利得補償（ＴＧＣ）、別名、掃引利得（swept gain）を実行して、身体のますます深いところからの受信信号の振幅を増加させて、より深いエコーの漸進的な減衰を補償する。前置増幅器３９からの増幅された受信信号は、接続１４０を介して、受信ボードグループ４０に送られる。例示した実施形態では、接続３６、接続１３０、および接続１４０はそれぞれ、２５６チャネルを含み、接続１４０内のチャネル群は、６４チャネルの４つのグループに分けられる。受信ボードグループ４０の中の受信ボードのそれぞれ、例えば、受信ボード４８は、前置増幅器ボード３９から、６４チャネルのグループを受け取る。

受信ボード４８は、１６チャネルの４つのグループに分けられた６４チャネルを受け取り、各グループは、入力をＡＳＩＣグループに、例えば、ＡＳＩＣグループ５０、ＡＳＩＣグループ５１、ＡＳＩＣグループ５２、およびＡＳＩＣグループ５３に供給する。各チャネルは、対応するフィルタおよびＡ−Ｄ変換器、例えば、フィルタ５９およびＡ−Ｄ変換器６０に接続される、低電圧差動ペア（voltage differential pair）として形成される。各フィルタ５９は、対応する信号を濾波し、各Ａ−Ｄ変換器６０は、濾波された信号をデジタル信号に変換する。ＲＦＩボード１１０を介して制御プロセッサ（図２に示していない制御プロセッサ、および制御プロセッサの制御シグナル線）から受け取られた制御命令の誘導の下で、濾波され、デジタル化された入力信号（例えば、入力６４）が、ＡＳＩＣ（例えば、ＡＳＩＣ６１）によって処理される。処理は、場合により、以前のビームデータ（例えば、バス６６からのビームデータ）の合計を使用して、処理される受信信号の時間遅延および合計を実行して、被験者の身体内の所与の箇所から反射されたエコーから、受信ビームを構築するようにすることを含む。ＡＳＩＣからのビームデータは、次のエンティティに、例えば、ＡＳＩＣ６１から、同一の受信ボード４８上の次のＡＳＩＣ６３に、または図２の受信ボードグループ４０の中の次の受信ボード上のＡＳＩＣからＡＳＩＣへ転送される。

図２は、ビームデータが、受信ボード４２から受信ボード４４、受信ボード４６、受信ボード４８に順次に流れるように、互いに接続された４つの受信ボード４２、４４、４６、および４８を示す。図２は、列方向などで、互いに直列に接続されたＡＳＩＣ６１、６３、６５、６７を含む受信ボード４８を示す。各ＡＳＩＣ６１、６３、６５、および６７は、１６のデジタル化された受信信号入力、例えば、入力６４を、４つのＡ−Ｄ変換器、例えば、Ａ−Ｄ変換器グループ５４から受け取る。ＡＳＩＣ６１における受信信号は、処理され、互いに合計され、場合により、前の受信ボード４６からバス６６上で着信するビームデータとも合計される。結果のビームデータは、バス６８上に置かれる。バス６８は、本明細書で単にデータとも呼ぶビームデータを、ＡＳＩＣ６３に伝送する。ＡＳＩＣ６３によってバス６８上で受信されるビームデータは、そのビームデータの送信元に依存して、さらなる処理なしに、単にバス７０に転送されることも可能である。ＡＳＩＣ６１、６３、６５、および６７のそれぞれが、それぞれバス６６、６８、７０、および７２上で接続された着信ビームデータを分析して、送信元を明らかにする情報を特定する。

ビームデータの送信元に依存して、ＡＳＩＣ６３によってバス６８上で受信されたビームデータは、Ａ−Ｄ変換器グループ５５からＡＳＩＣ６３に直接に提供される受信信号に関連して、ＡＳＩＣ６３によってさらに処理される。ＡＳＩＣ６３は、次に、結果のデータをバス７０上に置き、このデータは、ＡＳＩＣ６５に転送される。ＡＳＩＣ６５は、バス７０上で着信するデータを、さらなる処理なしにバス７２に直接に転送するか、またはＡ−Ｄ変換器グループ５６によってＡＳＩＣ６５に直接に提供された受信信号に関連して、そのデータを処理する。ＡＳＩＣ６７は、バス７２上で着信するデータを、さらなる処理なしにバス７４に直接に転送するか、またはＡ−Ｄ変換器グループ５７によってＡＳＩＣ６７に直接に提供された受信信号に関連して、そのデータを処理する。バス７４上のビームデータは、次に、受信ボードグループ４０の次の受信ボードに転送されるか、または高速シリアルデータバス（ＨＳＳＤＢ）１５０に転送される。

図２で、処理されたビームデータが、受信ボード４２から受信ボード４４に転送され、次に、受信ボード４４から受信ボード４６に転送され、次に、受信ボード４６から受信ボード４８に転送される。受信ボード４８は、１つまたは複数の完全に構築されたビームに関する、結果の完全に形成されたビームデータセットを、ＨＳＳＤＢ１５０を介して、ＲＦＩボード１１０に送る。

図２の受信ボードグループ４０において、複数のビームが同時に構築されることも可能である。被験者内部の複数の走査線に沿ってエコー情報を同時に終了し、処理することは、マルチライン獲得（ＭＬＡ）と呼ばれる。１つまたは複数の完全に形成されたビームデータセットは、高速シリアルデータバス（ＨＳＳＤＢ）１５０を介して、受信ボードグループ４０からＲＦＩボード１１０に送られる。

図２は、接続１７０を介してドップラボード１２０に接続されたＲＦＩボード１１０を示しているが、ドップラボード１２０に割り当てられる様々な機能が、ＲＦＩボード１１０に代りに割り当てられてもよく、その逆も同様である。ＨＳＳＤＢ１５０を介して受信されたビームデータは、ＲＦＩボード１１０において復調されて、復調されたデータ値のＩ／Ｑペアが作成される。復調されたデータは、離散フーリエ変換（ＤＦＴ）処理などの標準の技術を介した処理のために、接続１７０を介してドップラボード１２０に転送されて、走査された箇所から受信された信号に対応するスペクトルドップラデータのセットが生成される。スペクトルドップラデータのセットは、走査変換によって処理されて、走査シーケンスフォーマット（ドップラ周波数データのスペクトル線）から表示フォーマット（時間対周波数表示フォーマットにおけるスペクトル表示ピクセルデータ）への変換が実行される。走査変換されたピクセルデータは、次に、表示コンポーネントアーキテクチャ（図２に示さず）に送られて、モニタ上で表示するために、デジタルピクセルデータがアナログデータに変換される。

超音波システムフロントエンド３４は、既存の受信ボード群にＡＳＩＣを追加すること、および／または受信ボードを追加することにより、オンデマンドで拡張する、またはアップグレードすることができるという点で、スケーラブルなアーキテクチャを有する。超音波システムフロントエンド３４内部に既に存在するＡＳＩＣ群および受信ボード群は、システムおよび／またはシステムの能力を拡大する、または縮小するのに、再設計を要さない。受信ボードグループ４０の中の各受信ボードは、実質的に同様の回路、コンポーネント、およびレイアウトから成り、したがって、各受信ボードは、類似したコンポーネント群を追加することにより、容易に拡張する、または能力をスケールアップすることができる。拡張されたボードは、それでも、再設計を要さずに、他のシステムコンポーネント群およびボード群と適切に協働し、コンポーネントまたはボードも、要求に応じて、類似したコンポーネントモジュール群を追加することにより、同様にスケールアップされる。１つの可能なスケーラブルな構成を、図２の受信ボード４８の構成で示す。

この構成では、受信ボードグループ４０の受信ボード４２、４４、４６、および４８のそれぞれが、この実施例では、ボード当り６４チャネルである、共通の数のチャネルを扱う。チャネルは、トランスデューサアレイ３７のトランスデューサ要素３８の１つに対応する単一の受信信号を供給する。受信ボード４８と同様の任意の数の受信ボードを、サポートされるべきチャネルの数に依存して、デイジーチェーン構成またはシリアルリング構成で接続することができる。例えば、２つの受信ボードを使用して、１２８チャネルを処理することができ、あるいは８つの受信ボードを使用して、５１２チャネルを処理することができるといった具合である。

図３は、図２のフロントエンドの一部分のブロック図である。図３には、受信ボードグループ４０、送信ボードグループ１００、ＲＦＩボード１１０、および拡張されたＡＳＩＣビュー２２８が示されている。トランス受信ボードグループ４０において、デューサ要素信号を処理してビームデータにすること、およびその後、そのビームデータを、高速シリアルデータバス（ＨＳＳＤＢ）１５０を介してＲＦＩボード１１０に伝送することに関連する接続および機能は、既に説明した。以下は、高速シリアル制御バス群（ＨＳＳＣＢ）、例えば、受信ボードＨＳＳＣＢ（ＲＣＶ ＨＳＳＣＢ）１５５および送信ボードＨＳＳＣＢ（ＸＭＩＴ ＨＳＳＣＢ）１６０の接続および機能を説明する。

ＲＣＶ ＨＳＳＣＢ１５５は、ＲＦＩボード１１０の制御ＦＰＧＡ２０４を受信ボードグループ４０に接続する。ＸＭＩＴ ＨＳＳＣＢ１６０は、制御ＦＰＧＡ２０４を送信ボードグループ１００に接続する。制御情報は、パケット化プロトコルのパケットの形態で、制御パイプ２０８を介して制御ＦＰＧＡ２０４から受信ボードグループ４０に伝送され、制御パイプ２１０を介して受信ボードグループ４０から制御ＦＰＧＡ２０４に再び受信される。制御パイプ２０８と制御パイプ２１０は、リングトポロジまたはデイジーチェーントポロジでＲＣＶ ＨＳＳＣＢ１５５を形成する。図３の実施例が示すとおり、制御情報は、制御パイプ２０８を介して受信ボード４８およびＡＳＩＣ６７に流れ込む。ＡＳＩＣ６７から、制御情報は、制御パイプ２１４を介してＡＳＩＣ６５に流れ込み、ＡＳＩＣ６５から、制御パイプ２１６を介してＡＳＩＣ６３に流れ込み、ＡＳＩＣ６３から、制御パイプ２１８を介してＡＳＩＣ６１に流れ込み、ＡＳＩＣ６１から、制御パイプ２２０を介してＦＰＧＡインタフェース２０２に流れ込む。ＦＰＧＡインタフェース２０２から、制御情報は、制御パイプ２２２を介して、受信ボード４８から受信ボード４６に流れる。制御パイプ２１４、２１６、２１８、２２０、および２２２は、制御情報の伝送のためにボードコンポーネント群とボード群を互いに接続するコンポーネント−コンポーネントバスのセットを形成する。受信ボード４８のＡＳＩＣ群を通る制御情報の流れと同様の形で、制御情報は、受信ボード４６のＡＳＩＣ群を通って、受信ボード４８のＦＰＧＡインタフェース２０２と同様である、受信ボード４６のＦＰＧＡインタフェースに流れる。

受信ボード４６のＦＰＧＡインタフェースから、制御情報は、受信ボード４４に流れる。受信ボード４８および４６における制御情報の流れと同様の形で、制御情報は、受信ボード４４および４２のコンポーネント群を通って流れる。受信ボード４２から、制御情報は、受信ボード４４、４６、および４８のＦＰＧＡインタフェース群を通って制御パイプ２１０に流れて、ＲＦＩボード１１０の制御ＦＰＧＡ２０４に戻される。制御情報は、受信ボード４６から受信ボード４８に行われるように、受信ボードから受信ボードに戻される。制御情報は、制御パイプ２２４を介して、受信ボード４６から、受信ボード４８上のＦＰＧＡインタフェース２０２に流れて、受信ボード４８に入り、受信ボード４８から再び出る。受信ボード４２、４４、および４６のケースでは、制御情報は、再び流れ出て、次の受信ボードに流れ、例えば、受信ボード４２から受信ボード４４に、受信ボード４４から受信ボード４６に、受信ボード４６から受信ボード４８に流れる。受信ボード４８のケースでは、制御情報は、再び流れ出て、制御パイプ２１０に流れる。このようにして、リングまたはデイジーチェーンが、制御パイプ２０８および２１０、ならびに受信ボードグループ４０の受信ボード群の制御パイプ群で形成される。このプロセスを言い換えると、制御情報が、ＲＦＩボード１１０の制御ＦＰＧＡ２０４から出て、リング上に流れ、それにより、制御情報は、ＲＣＶ ＨＳＳＣＢ１５５を介して受信ボードグループ４０に流れ、受信ボードグループ４０の受信ボード群の制御パイプ群を経由して、ＲＣＶ ＨＳＳＣＢ１５５上に戻り、制御ＦＰＧＡ２０４に戻される。

図３の拡張されたＡＳＩＣビュー２２８は、ＡＳＩＣの互いに接続されたコンポーネント群、例えば、チップ構成２３０、ビーム制御レジスタ群２３２、メモリ２３４、シリアライザ２３６、バッファ／復号器２３８、およびデシリアライザ２４０を示す。デシリアライザ２４０は、制御パイプからシリアル入力を受け入れ、バッファ／復号器２３８に対してパラレル出力を生成する。バッファ／復号器２３８は、メモリ２３４に対する読み取り／書き込み、およびレジスタ群２３２に対する読み取り／書き込みを実行することができる。読み取りが行われるか、書き込みが行われるかは、図４に示すとおり、アドレスパケット３０２のＲ／Ｗフィールド３０８の設定によって決まる。制御情報は、バッファ／復号器２３８からのパラレル入力の形態でシリアライザ２３６に送られる。シリアライザ２３６は、パラレル入力として受け取られた制御情報をシリアル出力として制御パイプ上に伝送する。チップ構成２３０は、ビーム制御レジスタ群２３２およびメモリ２３４の中にあるデータを使用して、ＡＳＩＣ処理およびビーム形成動作を実行する。チップ構成２３０は、ＡＳＩＣデバイスアドレスを明らかにする一意ＩＤも含むことが可能である。

ＸＭＩＴ ＨＳＳＣＢ１６０を介して、制御ＦＰＧＡ２０４から送信ボードグループ１００に流れ、ＸＭＩＴ ＨＳＳＣＢ１６０を介して制御ＦＰＧＡ２０４に戻る制御情報の流れは、ＲＣＶ ＨＳＳＣＢ１５５に関して前述したのと同様の形で生じる。制御情報は、ＲＦＩボード１１０のＦＰＧＡ２０４から、ＸＭＩＴ ＨＳＳＣＢ１６０の制御パイプ２４６上に出て、送信ボードグループ１００に流れ、送信ボードグループ１００の送信ボード群の制御パイプ群およびコンポーネント群を経由して、ＸＭＩＴ ＨＳＳＣＢ１６０の制御パイプ２４４上に戻り、制御ＦＰＧＡ２０４に戻される。ＸＭＩＴ ＨＳＳＣＢ１６０の動作は、ＲＣＶ ＨＳＳＣＢ１５５の動作と同様である。ＸＭＩＴ ＨＳＳＣＢ１６０およびＲＣＶ ＨＳＳＣＢ１５５を介して伝送される制御情報のパケットを形成するために、同一のパケット化プロトコルが使用される。

ＲＣＶ ＨＳＳＣＢ１５５およびＸＭＩＴ ＨＳＳＣＢ１６０は、以下により詳細に説明するパケット化プロトコルに従ってフォーマットされたパケットの形態で、制御情報を伝送する。制御ＦＰＧＡ２０４は、制御情報、例えば、図２の大域パラメータ１１２を、ＸＭＩＴ ＨＳＳＣＢ１６０を介して送信ボードグループ１００のＡＳＩＣ群に伝送する。送信ボードグループ１００のＡＳＩＣ群は、受け取られた制御情報を処理し、処理された情報を使用して、図２に示した接続１８０、１３０、および３６を介してトランスデューサアレイ３７に伝送される出力信号を生成する。トランスデューサアレイ３７は、受け取られた出力信号を使用して、次の超音波パルスのためにトランスデューサ要素群３８を始動させる。

制御ＦＰＧＡ２０４は、制御情報、例えば、大域パラメータ１１２を、ＲＣＶ ＨＳＳＣＢ１５５を介して受信ボードグループ４０のＡＳＩＣ群に伝送する。受信ボードグループ４０のＡＳＩＣ群は、受け取られた制御情報を処理して、遅延制御値を生成し、この値をＡＳＩＣ群は、格納し、超音波パルスを発射したことの結果として、トランスデューサ要素群３８からの入力信号からビームデータを生成するのに使用する。構成されると、トランスデューサ要素群３８は、被験者の関心領域の中に超音波パルスを発射することができる。超音波パルスを発射したことの結果として、被験者の関心領域から後方散乱エコーを受信すると、トランスデューサ要素群３８は、受信されたエコーから入力信号を生成し、入力信号は、接続３６、１３０、および１４０を介して受信ボードグループ４０に伝送される。受信ボードグループ４０のＡＳＩＣ群は、処理された制御情報、例えば、遅延制御値を使用して、受け取られた入力信号を処理して、ビームデータにする。受信ボードグループ４０のＡＳＩＣ群は、制御情報をＲＦＩボード１１０から受け取り、その制御情報を処理して、超音波パルス発射の合間における時間間隔内の遅延制御値にする。各回の超音波パルス発射に関して、受信ボードグループ４０のＡＳＩＣ群は、前回の超音波発射において使用された遅延制御値のセットとは異なる遅延制御値のセットを、ＲＦＩボード１１０から受け取られた制御情報から生成していることが可能である。ＨＳＳＣＢを介する伝送速度は、受信ボードグループ４０内部、および送信ボードグループ１００内部で制御情報の迅速なセットアップを可能にして、ビーム形成装置ＭＬＡ数を、例えば、ＭＬＡ４からＭＬＡ１６にスケールアップする際に、発射レート（フレーミングレート）が維持されるようにする。一実施形態では、ＨＳＳＣＢを介する制御情報の伝送速度は、４００Ｍｂｐｓ以上である。さらに別の実施形態では、伝送速度は、１．０Ｇｂｐｓ（１秒当りのギガビット数）以上であり、さらに別の実施形態では、２．０Ｇｂｐｓ以上である。

制御情報は、最初、ＲＦＩボード１１０によって、超音波制御プロセッサ（図２に示さず）から受け取られることが可能である。オプションとして、超音波制御プロセッサまたはＲＦＩボード１１０が、制御情報、例えば、大域パラメータ１１２に対する計算を実行して、遅延制御値を獲得し、その遅延制御値を送信ボードグループ１００および受信ボードグループ４０に伝送してもよい。代替として、ＲＦＩボード１１０が、大域パラメータ１１２を処理して、遅延制御値を獲得するのではなく、ＲＣＶ ＨＳＳＣＢ１５５およびＸＭＩＴ ＨＳＳＣＢ１６０を介して、受信ボードグループ４０のＡＳＩＣ群、および送信ボードグループ１００のＡＳＩＣ群に、大域パラメータ１１２を対応する形でブロードキャストしてもよい。ＡＳＩＣ群は、次に、大域パラメータ１１２を処理して、遅延制御値にする。大域パラメータ１１２から生成されることが可能な遅延制御値のはるかに大きいセットを伝送するのではなく、ＲＣＶ ＨＳＳＣＢ１５５およびＸＭＩＴ ＨＳＳＣＢ１６０を介して大域パラメータを伝送することにより、ＲＣＶ ＨＳＳＣＢ１５５およびＸＭＩＴ ＨＳＳＣＢ１６０を介して、より少ない量の制御情報を伝送することができる。ＲＣＶ ＨＳＳＣＢ１５５およびＸＭＩＴ ＨＳＳＣＢ１６０を介して大域パラメータ１１２の形態で、より少ない量の制御情報を伝送し、ＡＳＩＣ群が、遅延制御値を生成することができるようにすることにより、ビームデータを生成するためのより多くの時間がもたらされる可能性がある。遅延制御値をＡＳＩＣ群に伝送するのではなく、ＡＳＩＣ群が遅延制御値を生成できるようにすることにより、ＡＳＩＣ群において制御情報をセットアップするために遅延パルス間で必要とされる時間が短くなる。その結果、入力信号を処理して、ビームデータにするために、より多くの時間が利用可能になる可能性がある。スケーラブルなビーム形成装置に関して、ＭＬＡ数を、例えば、ＭＬＡ４ｋからＭＬＡ１６にスケールアップすることができる能力に伴って、超音波パルス間で、入力信号を処理してビームデータにするために、より多くの時間が必要とされる可能性がある。

大域パラメータ１１２の例は、開始焦点と終了焦点などの、座標空間内の座標、およびＭＬＡ線、つまり焦点軌道に沿って焦点が変化するレートである。遅延制御値の例は、初期遅延、開始遅延、変化の遅延レート、および異なる遅延屈曲点（inflection point）である。すべての遅延制御値は、受け取られた大域パラメータ１１２に基づいてＡＳＩＣ群によって計算されない場合、計算され、ＲＦＩボード１１０から、すべてのトランスデューサ要素および受信チャネルに関するＡＳＩＣ群に伝送されるという点で、トランスデューサ要素レベルにある。

図４は、本発明の実施形態によるビーム形成装置高速シリアル制御バス（ＨＳＳＣＢ）、例えば、ＲＣＶ ＨＳＳＣＢ１５５およびＸＭＩＴ ＨＳＳＣＢ１６０で使用するためのパケット化プロトコル３００を例示する図である。パケット化プロトコル３００は、異なるパケットタイプまたは異なるフォーマットのパケット、例えば、アドレスパケット３０２およびデータパケット３０４を含む。各パケットのパケットタイプフィールド３０６は、そのパケットタイプを指定する値に設定され、例えば、「００」が、休止パケットタイプを指定することが可能であり、「０１」が、データパケットタイプを指定することが可能であり、「１０」が、アドレスパケットタイプを指定することが可能である。休止パケットタイプは、フレーミングクロックが、パケットを送信する時刻を示すが、利用可能であり、送信される準備ができた制御情報がまだ存在しない場合に送信される、ダミーパケット（実際の情報を全く有さない）である。アドレスパケットを指定するのに、パケットのパケットタイプフィールド３０６は、「１０」に設定される。

このパケットの中に含まれるフィールドは、パケットタイプフィールド３０６、Ｒ／Ｗフィールド３０８、ブロックフィールド３１０、ブロードキャストフィールド３１２、デバイスタイプフィールド３１４、デバイスフィールド３１６、アドレスフィールド３１８、肯定応答フィールド３２０、および誤りフィールド３２２である。デバイスタイプフィールド３１４は、処理コンポーネントのタイプを指定する値を含み、例えば、「００」が、受信ボードグループ４０のボード群の１つのボード上に位置するＲＣＶ ＡＳＩＣを示すことが可能であり、「０１」が、送信ボードグループ１００のボード群の１つのボード上に位置するＸＭＩＴ ＡＳＩＣを示すことが可能であり、「１０」が、別のデバイスタイプ（受信でも、送信でもない）によって行われる特定用途向け処理を示すことが可能である。ブロードキャストフィールド３１２は、すべての処理コンポーネントへのブロードキャストか否かを示すブール値である。例えば、設定されている場合、ブロードキャストフィールド３１２は、ブロードキャストを示し、伝送される情報は、ＨＳＳＣＢに接続されたすべての処理コンポーネントを宛先とする。ブロードキャストのケースでは、デバイスフィールド３１６値は、パケット化された制御情報を受け取る処理コンポーネント群によって無視される。代替として、ブロードキャストフィールド３１２がリセットされた場合、ブロードキャストは示されず、伝送された制御情報を受け取る処理コンポーネントのそれぞれは、デバイスフィールド３１６の値に注意を払わない。

デバイスフィールド３１６の中の値が、処理コンポーネント群の１つのコンポーネントのＩＤ、例えば、図３のチップ構成２３０内に位置するチップ識別ＩＤと合致した場合、合致したコンポーネントが、伝送された情報の宛先である。ビーム形成装置内部の処理コンポーネントのそれぞれは、一意識別子、つまりＩＤを有することが可能である。アドレスフィールド３１８は、処理コンポーネントの１つに関連するメモリアドレス値に設定される。（代替として、メモリアドレス値は、パケットがブロードキャストパケットである場合、処理コンポーネントの複数に関連することも可能である。）例えば、アドレス値は、ビーム制御レジスタ群２３２の中のレジスタアドレス、または図３のメモリ２３４の中のメモリアドレスであることが可能である。ブロードキャストモードでは、アドレスは、複数の処理コンポーネントに関する、情報が読み取られる場所、またはまたは制御情報が書き込まれる場所であることが可能である。代替として、非ブロードキャストモードの場合、デバイスフィールド３１６が、処理コンポーネントを指定し、アドレス３１８が、情報を読み取るため、または情報を書き込むための、処理コンポーネント内部の記憶ロケーションを指定する。

パケット化プロトコル３００の動作の例として、ブロードキャストフィールド３１２の中で非ブロードキャストモードを指定するアドレスパケット３０２を受信した場合、処理コンポーネントの１つ、例えば、受信ボード４８上のＡＳＩＣ６７が、チップ構成２３０の中に格納されていることが可能なＡＳＩＣ ＩＤをデバイスフィールド３１６の中の値と照合する。合致すると、ＡＳＩＣ６７は、伝送されている制御情報が、ＡＳＩＣ６７向けであることを知る。アドレスパケット３０２の中のアドレスフィールド３１８は、遅延制御値、例えば、開始遅延のためのＡＳＩＣ６７メモリの中のロケーションであることが可能である。アドレスパケット３０２のＲ／Ｗフィールド３０８が、Ｗに設定され、「書き込み」動作を指定している場合、ＡＳＩＣ６７は、制御情報、例えば、開始遅延を、アドレスフィールド３１８の中のアドレス値によって指定されたロケーションを使用して、メモリ、例えば、メモリ２３４の中に書き込む。

アドレスパケット３０２の後に順次に続くのが、１つまたは複数のデータパケット３０４である。データパケット３０４のデータフィールド３２４は、１パケット分の制御情報、例えば、開始遅延値を含む。データパケット３０４を受信すると、ＡＳＩＣ６７は、アドレスフィールド３１８の中で指定されたアドレス値を有するロケーションを使用して、データフィールド３２４からのデータをメモリ２３４の中に格納する。このようにして、ビーム形成動作に関係する制御情報が、ビーム形成装置の処理コンポーネント群に伝送される。アドレスパケット３０２のブロックフィールド３１０は、制御情報、例えば、開始遅延を提供するために、アドレスパケット３０２の後に順次に、１つのデータパケット３０４が受信されるか、または複数のデータパケット３０４が受信されるかを指定する。開始遅延値が、１つのデータパケット３０４内に収まることが可能であると想定すると、アドレスパケット３０２の中のブロックフィールド３１０は、リセットされ、ＡＳＩＣ６７に送信される制御情報が、１つのデータパケット３０４の中にパケット化されることを示す。代替として、ブロックフィールド３１０を設定することにより、ＡＳＩＣ６７によって受信される制御情報をパケット化するために、複数のデータパケット３０４にポピュレートが行われることが示される。そのケースでは、複数のデータパケット３０４が、アドレスパケット３０２の後に続き、ＡＳＩＣ６７によって受信される。例として、開始遅延値が、４つのデータパケット３０４を要するものと想定されたい。ＡＳＩＣ６７が、アドレスパケット３０２を受信し、パケット３０２に対して照合を行い、次のアドレスパケット３０２を受信するまで、後続のすべてのデータパケット３０４を処理する。ＡＳＩＣ６７は、開始遅延値を含む４つの（この実施例における４つは、ランダムな選択である）データパケット３０４を受信し、４つすべてのデータパケット３０４に関するデータフィールド３２４を、アドレスパケット３０２のアドレスフィールド３１８の中のアドレス値によって指定されるアドレスロケーションから開始して、メモリ２３４の中に格納する。

パケットが、そのパケットがアドレス指定された処理コンポーネントによって受信されると、処理コンポーネントは、肯定応答フィールド３２０を設定する。パケットは、パケットがアドレスによって受信されたことを示すように肯定応答フィールド３２０が設定されて、送信側、例えば、ＲＦＩボード１１０の制御ＦＰＧＡ２０４に戻される。肯定応答フィールド３２０に加えて、アドレスパケット３０２内で、誤りフィールド３２２がフォーマットされ、パケットがアドレス指定された、関連する処理コンポーネントによって設定されることが可能である。例えば、アドレスフィールド３１８の中で提供されたアドレスが、処理コンポーネントの有効なアドレスではない可能性がある。ＲＦＩボード１１０の制御ＦＰＧＡ２０４が、誤りフィールド３２２の設定されたパケットを返されて、受信すると、そのパケットに関するアドレス指定された処理コンポーネントが、そのパケット情報を処理できなかったことが、制御ＦＰＧＡ２０４に知らされる。

処理コンポーネントに、例えば、ＡＳＩＣ６７に制御情報を書き込むことの代替として、読み取り動作を示すようにＲ／Ｗフィールド３０８を設定することができる。例えば、ＲＦＩボード１１０が、ＡＳＩＣ群またはＡＳＩＣボード群の動作ステータスを読み取る必要がある可能性がある。データパケット３０４を受信すると、アドレスフィールド３１８の中に含まれる値によって指定された、処理コンポーネントのメモリアドレスから、データパケット３０４のデータフィールド３２４の中に情報が読み込まれ、パケットの送信側に、例えば、制御ＦＰＧＡ２０４に戻される。Ｒ／Ｗフィールド３０８がどのような値になっているかに依存して、情報は、アドレス指定されたプロセッサコンポーネントのメモリの中に書き込まれるか、またはアドレス指定されたプロセッサコンポーネントのメモリから、ＲＦＩボード１１０に戻されるパケットに／から、対応する形でコピーされる。

デバイス識別、つまりデバイスＩＤを担持するデバイスフィールド３１６の使用による処理コンポーネントのアドレス指定は、チップレベルにおいて、例えば、ＡＳＩＣにおいて行うこと、またはボードレベルで、例えば、受信ボード４８で行うことができる。例えば、受信ボード４８をアドレス指定する際、制御情報は、受信ボード４８上に存在するすべてのＡＳＩＣコンポーネントによって使用されるように定めることができる。このようにして、所与のコンポーネントだけでなく、コンポーネントのサブセットもすべて、アドレス指定することができる。一意ＩＤが割り当てられると、アドレス指定される処理コンポーネントは、最小ユニットレベルにある、例えば、ＡＳＩＣであること、または中間ユニットレベルにある、例えば、ＡＳＩＣ受信ボードであることが可能であり、その中間レベルユニットの中に含まれるすべてのユニットがアドレス指定される。

図５は、本発明の実施形態による、制御情報をパケットとしてフォーマットし、伝送するための方法５００の図である。６つのステップが、方法５００において示されている。

ステップ５１０は、宛先ボード群（例えば、受信ボードグループ４０の受信ボード群、または図３の送信ボードグループ１００の送信ボード群）の各処理コンポーネントに、一意アドレス、つまり、コンポーネント識別子（ＩＤ）を割り当てる。宛先ボードグループのボードには、パケットの宛先アドレスにおけるコンポーネントＩＤとしてボードＩＤを指定することにより、ボード上のすべてのコンポーネントをアドレス指定することを可能にする、一意ＩＤも割り当てられることが可能である。

各処理コンポーネントは、起動中に一意ＩＤを動的に割り当てられることが可能である。初期値を有するコマンドパケットが、処理コンポーネント群に伝送される。処理コンポーネントのそれぞれは、コマンドパケットの中で受信された値を一意ＩＤとして保存する。コマンドパケットを次の処理コンポーネントに伝送する際、処理コンポーネントは、次の処理コンポーネントに伝送されるコマンドパケットの中の値を変更する。処理コンポーネントのそれぞれは、変更された値から一意ＩＤを獲得する。

ステップ５１２が、発信元、例えば、図３のＲＦＩボード１１０によって実行される。ステップ５１２は、伝送されるべき制御情報をパケットに分割し、パケット化プロトコルに従ってパケットをフォーマットする。制御情報で作成され、フォーマットされたパケットは、図４の典型的なパケット化プロトコル３００に関して例示し、説明するとおり、アドレスパケット、および１つまたは複数のデータパケットから成ることが可能である。

ステップ５１４で、フォーマットされたパケットは、宛先ボードのグループに、例えば、図３の受信ボードグループ４０または送信ボードグループ１００に伝送される。フォーマットされたパケットは、高速シリアル制御バス（ＨＳＳＣＢ）を介して、例えば、受信ボードグループ４０への伝送のためにＲＣＶ ＨＳＳＣＢ１５５を介して、または送信ボードグループ１００（図３）への伝送のためにＸＭＩＴ ＨＳＳＣＢ１６０を介して、少なくとも４００Ｍｂｐｓの速度で伝送される。宛先ボードのグループの第１のボードで受信されると、フォーマットされたパケットは、コンポーネント−コンポーネントバスを介して、そのボードの複数の処理コンポーネント間で転送される。フォーマットされたパケットは、処理コンポーネント／デバイス、ならびに制御情報が読み取られる、または書き込まれるコンポーネントのメモリ内部のアドレスを特定する情報を含む。（制御情報をパケットフィールドにフォーマットすることに関しては、図４のパケットフォーマットを参照されたい。）例えば、アドレスパケット３０２は、「書き込み」に設定されたＲ／Ｗフィールド３０８、「ブロック」に設定されたブロックフィールド３１０、「個別」に設定されたブロードキャストフィールド３１２、「ＲＣＶ ＡＳＩＣ」に設定されたデバイスタイプフィールド３１４、受信ボード４８（図３）のＡＳＩＣ６７の一意ＩＤと合致するＩＤに設定されたデバイスフィールド３１６、およびメモリ（図３）のアドレス指定可能なメモリ範囲内にあるアドレスに設定されたアドレスフィールド３１８を有することが可能である。このアドレスは、ビーム形成装置パラメータに関するメモリのブロックの開始ロケーションを指定することが可能である。このケースでは、「ブロック」に設定されたブロックフィールド３１０によって示されるとおり、複数のデータパケット３０４が、ＡＳＩＣ６７によって受信される。アドレスフィールド３１８の中で指定されたメモリロケーションから開始して、ＡＳＩＣ６７は、データパケット３０４の中にあるビーム形成装置パラメータ制御情報をメモリ２３４の中に書き込む。「個別」に設定されたブロードキャストフィールド３１２により、デバイスフィールド３１６の中にあるＩＤと一致するＩＤを有する処理コンポーネント群だけが、書き込み動作を実行する。代替として、ブロードキャストフィールド３１２は、「ブロードキャスト」に設定されることが可能である。そのケースでは、デバイスフィールド３１６の中の値は、すべての処理コンポーネントによって無視され、バス上のすべての処理コンポーネントが、受信されたパケットを処理する。

ステップ５１６は、伝送されたパケットをボード上の複数の処理コンポーネント間で転送する。パケットが処理コンポーネントによって受信されると、そのコンポーネントは、パケットアドレス指定をコンポーネントＩＤと照合して、合致を判定する。合致する場合、処理コンポーネントは、受信された制御情報で、受信されたパケットの中で指定された動作（読み取り／書き込み）を実行する。

ステップ５１８は、合致する処理コンポーネントにおいて読み取り／書き込み動作を実行する。制御情報は、受信されたパケットから処理コンポーネントのメモリの中に書き込まれることが可能であり、あるいは制御情報は、処理コンポーネントのメモリから読み取られて、パケットの発信元に戻すために、受信されたパケットの中に入れられることが可能である。処理コンポーネントは、制御情報が正しく受信され、処理されたかどうかを明示するように、肯定応答フィールド３２０および誤りフィールド３２２（図４）を設定することができる。パケットの発信元は、リング／デイジーチェーンとしての、パケットの伝送のためのＨＳＳＣＢの構成のため、宛先ボード群においてパケットが処理された後、パケットを返されて、受信する。

ステップ５２０は、伝送されたパケットを宛先ボード群の残りのボードの処理コンポーネント群に転送し、最終的に、パケットの発信元に戻すプロセスを続ける。戻されて、発信元、例えば、図３のＲＦＩボード１１０が受信すると、発信元は、肯定応答フィールド３２０および誤りフィールド３２２（図４）を調べて、そのパケットが、宛先ボード群において適切に受信され、処理されたかを検証することができる。

本発明を様々な特定の実施形態に関して説明してきたが、特許請求の範囲の趣旨および範囲に含まれる変更を伴って本発明を実施することもできることが、当業者には認識されよう。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。

本発明の一実施形態に従って形成された超音波システムを示すブロック図である。 本発明の実施形態に従って形成された超音波システムに関するフロントエンドを示すブロック図である。 図１のフロントエンドの一部分を示すブロック図である。 本発明の実施形態によるビーム形成装置高速シリアル制御バス（ＨＳＳＣＢ）で使用するためのパケット化プロトコルを例示する図である。 本発明の実施形態による制御情報をフォーマットし、送信するための方法を示す図である。

符号の説明

１０ 超音波システム
１１ プローブ
１２ 送信機
１３ 超音波ボリューム
１４ 受信機
１５ 走査平面
２０、２６ メモリ
２４ ボリューム走査変換器
２８ ディスプレイ
３０、３２ プロセッサ

Claims (10)

1. 超音波システム（１０）内のビーム形成装置の、一意識別子を有する処理コンポーネント（３０）に伝送される（５１４）制御情報をフォーマットする（５１２）ためのプロトコル（３００）であって、
   制御情報が向けられた前記処理コンポーネント（３０）に関連する該制御情報を含む、パケット化プロトコルに従ってフォーマットされた（５１２）アドレスパケット（３０２）を含むプロトコル（３００）。
2. 前記処理コンポーネント群（３０）の関連する処理コンポーネント（３０）によって実行されるビーム形成動作に関係する制御情報を含むようにフォーマットされた（５１２）データパケット（３０４）をさらに含む請求項１記載のプロトコル（３００）。
3. 前記アドレスパケット（３０２）は、コンポーネント−コンポーネントバス（６８、７０、７２）によって互いに接続された複数の処理コンポーネント（３０）の間で伝送される（５１４）ように構成される請求項１記載のプロトコル（３００）。
4. 前記アドレスパケット（３０２）は、少なくとも２つの別個の回路基板上に配置された複数の処理コンポーネント（３０）の間で伝送される（５１４）ように構成される請求項１記載のプロトコル（３００）。
5. 前記制御情報が向けられた少なくとも１つの処理コンポーネント（３０）を明らかにする前記アドレスパケット（３０２）に関連する、前記制御情報の少なくとも一部分を含むデータパケット（３０４）をさらに含む請求項１記載のプロトコル（３００）。
6. 前記アドレスパケット（３０２）は、前記処理コンポーネント群（３０）の１つの処理コンポーネント（３０）を一意に識別するＩＤを含むデバイスフィールド（３１６）を含む請求項１記載のプロトコル（３００）。
7. 前記アドレスパケット（３０２）は、ビーム形成パラメータと互いに関係する、前記処理コンポーネント群（３０）の少なくとも１つの処理コンポーネント（３０）に関連するメモリ（２０）内のロケーションのアドレスを含む、アドレスフィールド（３１８）を含む請求項１記載のプロトコル（３００）。
8. 前記アドレスパケット（３０２）は、関連する処理コンポーネント（３０）による前記アドレスパケット（３０２）の受信を示すように、該関連する処理コンポーネント（３０）によって設定されるように構成された肯定応答フィールド（３２０）を含む請求項１記載のプロトコル（３００）。
9. 前記アドレスパケット（３０２）は、前記処理コンポーネント群（３０）の１つの処理コンポーネント（３０）に関連するメモリ（２０）内のアドレスから情報を読み取る／該アドレスに情報を書き込むように、前記処理コンポーネント群（３０）の関連する処理コンポーネント（３０）に指示する読み取り／書き込み命令を含む、読み取り／書き込みフィールド（３０８）を含む請求項１記載のプロトコル（３００）。
10. 前記アドレスパケット（３０２）は、送信ビーム形成動作または受信ビーム形成動作のいずれかを実行する（５１８）ように構成された処理コンポーネント（３０）に向けられた制御情報を含む請求項１記載のプロトコル（３００）。