JP2006136104A - Zero-crossing detector and image forming apparatus - Google Patents

Zero-crossing detector and image forming apparatus Download PDF

Info

Publication number
JP2006136104A
JP2006136104A JP2004321353A JP2004321353A JP2006136104A JP 2006136104 A JP2006136104 A JP 2006136104A JP 2004321353 A JP2004321353 A JP 2004321353A JP 2004321353 A JP2004321353 A JP 2004321353A JP 2006136104 A JP2006136104 A JP 2006136104A
Authority
JP
Japan
Prior art keywords
circuit
signal
zero
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004321353A
Other languages
Japanese (ja)
Inventor
Izumi Meguro
泉 目黒
Tadanao Kitahara
直尚 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Finetech Nisca Inc
Original Assignee
Canon Finetech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Finetech Inc filed Critical Canon Finetech Inc
Priority to JP2004321353A priority Critical patent/JP2006136104A/en
Publication of JP2006136104A publication Critical patent/JP2006136104A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To accurately detect a zero-crossing point using a relatively simple and inexpensive circuit constitution. <P>SOLUTION: A photocoupler 102 (a zero-crossing signal generating circuit) generates a zero-crossing signal for indicating the zero-crossing point in an AC voltage based on an AC power supply 101. A gate signal generating means receives the AC voltage, and generates a gate signal having a pulse width including a range in the vicinity of the nature zero-crossing point, and comprises a combination of a diode bridge 103, a voltage dropping circuit 104, a noise filter 105 and a rectangular wave generating section 106. A logical product circuit 107 acquires a logical product of the gate signal and an output from the photocoupler 102 (the zero-crossing signal generating circuit). A latch circuit 108 (a pulse signal forming circuit) forms a leading edge of a pulse in response to a first signal edge in an output from the logical product circuit 107, and forms a trailing edge of the pulse in response to a trailing edge of the gate signal. The pulse outputted from the latch circuit 108 becomes the desired zero-crossing signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、交流電圧のゼロクロス信号を生成するゼロクロス検出装置およびこれを利用する画像形成装置に関する。   The present invention relates to a zero-cross detection device that generates a zero-cross signal of an alternating voltage and an image forming apparatus using the same.

一般に、複写機、プリンタ、FAXなどの画像形成装置において、ヒータや光源など交流電圧を用いて駆動する方法として、トライアックなどのスイッチング素子を用いて電力制御を行っている。この電力制御には波数制御や位相制御があり、いずれもスイッチング素子をONにするタイミングの基準として、時間軸上、交流電圧波形の半波の切り替わり点を示す信号(以下、ゼロクロス信号という)を基に制御を行っている。   In general, in an image forming apparatus such as a copying machine, a printer, or a FAX, power control is performed using a switching element such as a triac as a method of driving using an AC voltage such as a heater or a light source. This power control includes wave number control and phase control, and as a reference for timing for turning on the switching element, a signal indicating the switching point of the half wave of the AC voltage waveform on the time axis (hereinafter referred to as zero cross signal) is used. Control is based on this.

図4に、従来のゼロクロス信号生成回路の一例を示す。抵抗を介してフォトカプラ32の入力端子に接続された交流電源31の交流電圧によってフォトカプラ32内の発光素子33が点灯し、出力側のフォトトランジスタ34をON/OFFすることで、そのコレクタにゼロクロス信号を得ることが出来る。すなわち、交流電圧の電位(絶対値)に比例して発光素子33の発光量が変化し、交流電圧の電位が減少することでフォトトランジスタ34をONすることが出来ない光量となり、結果として出力側にゼロクロスポイントを示す信号が出力される。   FIG. 4 shows an example of a conventional zero-cross signal generation circuit. The light emitting element 33 in the photocoupler 32 is turned on by the AC voltage of the AC power supply 31 connected to the input terminal of the photocoupler 32 via a resistor, and the phototransistor 34 on the output side is turned on / off, so that the collector A zero cross signal can be obtained. That is, the amount of light emitted from the light emitting element 33 changes in proportion to the potential (absolute value) of the alternating voltage, and the amount of light that cannot turn on the phototransistor 34 is reduced by decreasing the potential of the alternating voltage. A signal indicating a zero crossing point is output at.

このゼロクロス信号を基に、トライアックなどのスイッチング素子を用いて、ヒータや光源などの電力量の制御を行うことができる。以下、従来の画像形成装置における定着ヒータ等の位相制御の例について説明する。   Based on this zero-cross signal, it is possible to control the amount of power of a heater, a light source, and the like using a switching element such as a triac. Hereinafter, an example of phase control of a fixing heater or the like in a conventional image forming apparatus will be described.

図5はトライアックを用いたヒータ制御回路40の一例である。交流電源31に接続されるヒータ42への通電はトライアック41のON/OFFにより制御される。トライアック41をON/OFFする制御信号は、フォトトライアック43の出力側のフォトトランジスタ44により制御される。このフォトトランジスタ44はフォトトライアック43の入力側の発光ダイオード45により制御される。発光ダイオード45は、CPU(図示しない)から駆動トランジスタ46を介して駆動される。   FIG. 5 shows an example of a heater control circuit 40 using a triac. Energization of the heater 42 connected to the AC power supply 31 is controlled by ON / OFF of the triac 41. A control signal for turning ON / OFF the triac 41 is controlled by the phototransistor 44 on the output side of the phototriac 43. The phototransistor 44 is controlled by a light emitting diode 45 on the input side of the phototriac 43. The light emitting diode 45 is driven via a driving transistor 46 from a CPU (not shown).

CPUには、図4のゼロクロス信号生成回路で生成されたゼロクロス信号が入力され、ゼロクロス信号の立ち上がりエッジ(Highアクティブ時)によってCPUの割り込み処理が起動される。例えば、位相制御の場合、CPUはゼロクロス信号の割り込みによってタイマーをスタートし、所定時間後にトライアックのON信号を出力する。入力交流電圧が50Hzであった場合、ゼロクロス信号は10msec毎に発生することになる。ゼロクロス信号発生からトライアックのON信号出力までのタイマー時間を例えば5msecに設定した場合、トライアックがONして負荷に加わる交流電圧波形は、90°〜180°、270°〜360°の位相角範囲になり、電力量は50%になる。   The CPU receives the zero-cross signal generated by the zero-cross signal generation circuit of FIG. 4 and starts the CPU interrupt process at the rising edge of the zero-cross signal (when High is active). For example, in the case of phase control, the CPU starts a timer by interruption of a zero cross signal, and outputs a triac ON signal after a predetermined time. When the input AC voltage is 50 Hz, the zero cross signal is generated every 10 msec. When the timer time from the generation of the zero cross signal to the output of the triac ON signal is set to 5 msec, for example, the AC voltage waveform applied to the load when the triac is turned on is in a phase angle range of 90 ° to 180 °, 270 ° to 360 °. Thus, the amount of power is 50%.

このように、トライアックのON信号出力のタイマー設定を、ゼロクロス信号に基づいて変えることで、負荷への電力量を自由に制御することが出来る。
特開2002−268450号公報 特開2004−212713号公報
In this way, by changing the timer setting of the triac ON signal output based on the zero cross signal, the amount of power to the load can be freely controlled.
JP 2002-268450 A JP 2004-212713 A

従来のゼロクロス生成回路の場合、入力される交流電圧波形がノイズや変動のないきれいなサイン波であった場合は問題ない。しかし、後述する図3−aに示したようなスパイクノイズNが発生した場合や、ゼロクロスポイント付近での電圧変動Vが発生した場合、本来のゼロクロスポイント以外の位置でゼロクロス信号が発生したり、またゼロクロスポイント付近で信号変化が多数発生し(図3−b)、真のゼロクロスポイントを判断することが困難となるという問題があった。   In the case of a conventional zero cross generation circuit, there is no problem if the input AC voltage waveform is a clean sine wave without noise or fluctuation. However, when spike noise N as shown in FIG. 3A described later occurs, or when voltage fluctuation V near the zero cross point occurs, a zero cross signal is generated at a position other than the original zero cross point, In addition, a large number of signal changes occur in the vicinity of the zero cross point (FIG. 3-b), which makes it difficult to determine the true zero cross point.

このような問題に対して、特許文献1は、監視対象の交流電圧をA/D変換器でデジタル化して、デジタル信号処理により正しくゼロクロスを検出する技術を開示している。しかし、この技術ではA/D変換器等の比較的高価な部品を必要とし、また、デジタル信号処理のため処理装置の処理負荷が増大するという欠点がある。   For such a problem, Patent Document 1 discloses a technique for digitizing an AC voltage to be monitored by an A / D converter and detecting a zero cross correctly by digital signal processing. However, this technique requires a relatively expensive part such as an A / D converter, and has a drawback that the processing load of the processing apparatus increases due to digital signal processing.

特許文献2はフォトカプラの入力側に交流波形をフィルタリングするフィルタ手段を設けることによりゼロクロスポイントを正確に検出する技術を開示している。しかし、この技術ではフィルタリングの影響によりゼロクロス検出信号に位相ずれが生じる欠点がある。この欠点に対処するには、何らかの位相補正手段を設ける必要がある。   Patent Document 2 discloses a technique for accurately detecting a zero cross point by providing a filter means for filtering an AC waveform on the input side of a photocoupler. However, this technique has a drawback that a phase shift occurs in the zero-cross detection signal due to the influence of filtering. In order to cope with this drawback, it is necessary to provide some phase correction means.

また、電源の規格値を超えてしまう電源変動に対してはノイズフィルタを用いてゼロクロス検出を行うと正常なゼロクロス信号を検出できない場合があった。   In addition, for a power supply fluctuation that exceeds the standard value of the power supply, if zero cross detection is performed using a noise filter, a normal zero cross signal may not be detected.

本発明はこのような背景においてなされたものであり、その目的は、比較的簡単かつ安価な回路構成でゼロクロスポイントを正確に検出することができるゼロクロス検出装置およびこれを用いた画像形成装置を提供することにある。   The present invention has been made in such a background, and an object thereof is to provide a zero-cross detection device capable of accurately detecting a zero-cross point with a relatively simple and inexpensive circuit configuration and an image forming apparatus using the same. There is to do.

本発明の他の目的は、電源の規格値を超えてしまう電源変動等、種々の電源事情に対しても正常なゼロクロス検出を行うことができるゼロクロス検出装置およびこれを用いた画像形成装置を提供することにある。   Another object of the present invention is to provide a zero-cross detection device capable of performing normal zero-cross detection even for various power supply situations such as power supply fluctuations exceeding the standard value of the power supply, and an image forming apparatus using the same. There is to do.

本発明によるゼロクロス検出装置は、交流電源の交流電圧のゼロクロスポイントを検出するゼロクロス検出装置であって、前記交流電源に基づいてその交流電圧のゼロクロスポイントを示すゼロクロス信号を生成するゼロクロス信号生成回路と、前記交流電圧の本来のゼロクロスポイントの近傍範囲を包含するパルス幅のゲート信号を発生するゲート信号生成手段と、前記ゼロクロス信号生成回路の出力と前記ゲート信号との論理積をとる論理積回路と、前記論理積回路の出力中の最初の信号エッジでパルスの前縁を形成し、前記ゲート信号の後縁でパルスの後縁を形成するパルス信号形成回路とを備えたことを特徴とする。   A zero-cross detection device according to the present invention is a zero-cross detection device that detects a zero-cross point of an AC voltage of an AC power source, and generates a zero-cross signal that indicates a zero-cross point of the AC voltage based on the AC power source. A gate signal generating means for generating a gate signal having a pulse width including a range in the vicinity of the original zero cross point of the AC voltage, and an AND circuit for calculating a logical product of the output of the zero cross signal generating circuit and the gate signal; A pulse signal forming circuit for forming a leading edge of a pulse at the first signal edge in the output of the AND circuit and forming a trailing edge of the pulse at the trailing edge of the gate signal.

このゼロクロス検出装置は、まず、ゲート信号生成手段により、本来のゼロクロスポイントの近傍範囲を包含するパルス幅のゲート信号を発生する。このゲート信号を求めることにより、本来のゼロクロスポイントの大凡の範囲が絞られ、このゲート信号とゼロクロス信号生成回路の出力との論理積をとることにより、本来のゼロクロスポイントの近傍範囲以外の範囲で発生したノイズ等の影響を排除する。これにより、求めるゼロクロスパルスの発生範囲を本来のゼロクロスポイントの近傍範囲に限定することができる。   In this zero cross detection device, first, a gate signal having a pulse width including a range near the original zero cross point is generated by the gate signal generation means. By obtaining this gate signal, the approximate range of the original zero cross point is narrowed down, and by calculating the logical product of this gate signal and the output of the zero cross signal generation circuit, in a range other than the vicinity of the original zero cross point. Eliminate the effects of generated noise. Thereby, the generation range of the zero cross pulse to be obtained can be limited to the vicinity of the original zero cross point.

次に、パルス信号形成回路により、前記論理積回路の出力中の最初の信号エッジでパルスの前縁を形成し、前記ゲート信号の後縁でパルスの後縁を形成する。これにより、本来のゼロクロスポイントの近傍範囲内で電源電圧変動等に起因してゼロクロス信号生成回路の出力に複数の検出信号が発生している場合でも、そのうちの最初のレベル変化に基づいて単一個のゼロクロスパルス信号を生成することができる。   Next, the pulse signal forming circuit forms the leading edge of the pulse at the first signal edge in the output of the AND circuit, and forms the trailing edge of the pulse at the trailing edge of the gate signal. As a result, even if multiple detection signals are generated at the output of the zero-cross signal generation circuit due to power supply voltage fluctuations, etc. within the vicinity of the original zero-cross point, a single signal is generated based on the first level change. The zero cross pulse signal can be generated.

前記ゲート信号生成手段は、前記交流電源に接続された全波整流回路と、この全波整流回路の出力からノイズを除去するノイズフィルタと、このノイズフィルタの出力を所定の閾値と比較して方形波を生成する方形波生成部とにより構成することができる。   The gate signal generating means includes a full-wave rectifier circuit connected to the AC power supply, a noise filter for removing noise from the output of the full-wave rectifier circuit, and comparing the output of the noise filter with a predetermined threshold value to obtain a square shape. It can be configured by a square wave generator that generates waves.

前記パルス信号形成回路は、論理積回路の出力中の最初の信号エッジをラッチし、前記ゲート信号の後縁でリセットされるラッチ回路により構成することができる。この構成により、ゲート信号の時間幅内に複数の信号変化があっても単一個のゼロクロス信号パルスを出力することができる。   The pulse signal forming circuit can be constituted by a latch circuit that latches the first signal edge in the output of the AND circuit and is reset at the trailing edge of the gate signal. With this configuration, a single zero-cross signal pulse can be output even if a plurality of signal changes occur within the time width of the gate signal.

前記交流電圧を整流する整流部およびこの整流部の出力電圧を平滑する平滑部を備え、この平滑部の出力電圧を前記所定の閾値として用いるようにしてもよい。これにより電源の規格値を超えてしまう電源変動等に対処することが可能となる。   A rectification unit that rectifies the AC voltage and a smoothing unit that smoothes the output voltage of the rectification unit may be provided, and the output voltage of the smoothing unit may be used as the predetermined threshold value. As a result, it is possible to cope with power supply fluctuations that exceed the standard value of the power supply.

また、本発明によるゼロクロス検出装置は、前記交流電源に基づいてヒータおよび光源の少なくとも一方を制御する画像形成装置において利用することができる。   The zero-cross detection device according to the present invention can be used in an image forming apparatus that controls at least one of a heater and a light source based on the AC power supply.

本発明のゼロクロス検出装置によれば、本来のゼロクロスポイントの近傍範囲を包含する位置およびパルス幅のゲート信号に基づくノイズの除去、および、そのゲート信号の時間幅内での複数の信号変化の単一個のパルスへの変換、の2段階の処理を行うことにより、比較的簡単かつ安価な回路構成でゼロクロスポイントを正確に検出することが可能となる。   According to the zero-cross detection device of the present invention, it is possible to remove noise based on a gate signal having a position and pulse width including a range near the original zero-cross point, and to simply change a plurality of signal changes within the time width of the gate signal. By performing the two-stage process of conversion into one pulse, it is possible to accurately detect the zero cross point with a relatively simple and inexpensive circuit configuration.

また、このゼロクロス検出装置を画像形成装置に用いることにより、ヒータや光源の適正な電力制御を行うことが可能となる。   Further, by using this zero-cross detection device for an image forming apparatus, it is possible to perform appropriate power control of a heater and a light source.

以下、本発明の好適な実施の形態について、さらに他の図面を参照しながら詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to other drawings.

図1は、本発明の実施の形態に係るゼロクロス検出装置100の回路構成を表したブロック図である。図中、交流電源101は通常商用の交流の電圧源であり、その交流電圧は、従来のゼロクロス信号生成回路としてのフォトカプラ102と、全波整流回路としてのダイオードブリッジ103に印加される。ダイオードブリッジ103の出力は降圧回路104およびノイズフィルタ(低域通過フィルタ)105に入力され、降圧およびノイズ除去がなされる。このノイズフィルタ105の出力は方形波生成部106に入力される。方形波生成部106は、この入力信号と所定の閾値とを比較して、パルス状のゲート信号を出力する。このゲート信号は、AND(論理積)回路107の一方の入力端(ここでは反転入力端)に入力される。他方の入力端(ここでは非反転入力端)にはフォトカプラ102の出力が入力される。AND回路107の出力はラッチ回路108のラッチ入力端に入力される。ラッチ回路108のリセット入力端には方形波生成部106からのゲート信号がリセット信号として入力される。   FIG. 1 is a block diagram illustrating a circuit configuration of a zero-crossing detection apparatus 100 according to an embodiment of the present invention. In the figure, an AC power source 101 is a commercial AC voltage source, and the AC voltage is applied to a photocoupler 102 as a conventional zero-cross signal generation circuit and a diode bridge 103 as a full-wave rectifier circuit. The output of the diode bridge 103 is input to a step-down circuit 104 and a noise filter (low-pass filter) 105, where step-down and noise removal are performed. The output of the noise filter 105 is input to the square wave generator 106. The square wave generator 106 compares this input signal with a predetermined threshold value and outputs a pulsed gate signal. This gate signal is input to one input terminal (here, an inverting input terminal) of an AND (logical product) circuit 107. The output of the photocoupler 102 is input to the other input terminal (here, the non-inverting input terminal). The output of the AND circuit 107 is input to the latch input terminal of the latch circuit 108. A gate signal from the square wave generator 106 is input to the reset input terminal of the latch circuit 108 as a reset signal.

この例では、ダイオードブリッジ103、降圧回路104、ノイズフィルタ105および方形波生成部106が本発明におけるゲート信号生成手段を構成している。   In this example, the diode bridge 103, the step-down circuit 104, the noise filter 105, and the square wave generation unit 106 constitute the gate signal generation means in the present invention.

図2は図1のゼロクロス検出装置100の具体的な回路構成の一例を示している。また、図3は図2の回路中の主要箇所の信号を示している。図2の回路図中の記号と、図3の各記号は対応している。降圧回路104およびノイズフィルタ105は抵抗114、115による分圧回路および並列コンデンサ113により構成されている。方形波生成部106は、コンパレータ118とこの反転入力端に接続された分圧回路を構成する抵抗116、117により構成されている。分圧回路は方形波生成部106の比較の基準電圧(閾値)を生成している。ラッチ回路108は、ラッチ機能を実現するために互いに正帰還関係に接続されたトランジスタ122、123と、トランジスタ122のラッチ機能をAND回路107の出力で起動させるトランジスタ121と、方形波生成部106の出力によりラッチ状態をリセットするためのトランジスタ124により構成される。なお、フォトカプラ102のフォトトランジスタの出力、AND回路107の出力および方形波生成部106の出力は、それぞれ、プルアップ抵抗を介して直流電圧Vccに接続されている。   FIG. 2 shows an example of a specific circuit configuration of the zero-cross detection device 100 of FIG. FIG. 3 shows signals at main points in the circuit of FIG. The symbols in the circuit diagram of FIG. 2 correspond to the symbols of FIG. The step-down circuit 104 and the noise filter 105 are configured by a voltage dividing circuit using resistors 114 and 115 and a parallel capacitor 113. The square wave generator 106 includes a comparator 118 and resistors 116 and 117 that constitute a voltage dividing circuit connected to the inverting input terminal. The voltage dividing circuit generates a reference voltage (threshold value) for comparison by the square wave generator 106. The latch circuit 108 includes transistors 122 and 123 connected to each other in a positive feedback relationship to realize the latch function, a transistor 121 that activates the latch function of the transistor 122 by the output of the AND circuit 107, and a square wave generator 106. It is constituted by a transistor 124 for resetting a latch state by an output. Note that the output of the phototransistor of the photocoupler 102, the output of the AND circuit 107, and the output of the square wave generation unit 106 are connected to the DC voltage Vcc through a pull-up resistor, respectively.

図1で示した交流電圧波形には、図3−aで示したようなノイズ成分が重畳されているものとして説明する。ゼロクロス信号は、例えば図4で示したように交流電圧をゼロクロス信号生成回路としてのフォトカプラ102を介することで出力側に得ることが出来る。但し、この信号には、交流電圧に重畳されたノイズの影響を受けた信号が出力されている(図3−b)。   A description will be made assuming that the AC voltage waveform shown in FIG. 1 is superimposed with a noise component as shown in FIG. For example, as shown in FIG. 4, the zero-cross signal can be obtained on the output side by passing an alternating voltage through a photocoupler 102 as a zero-cross signal generation circuit. However, a signal affected by noise superimposed on the AC voltage is output to this signal (FIG. 3-b).

また、交流電圧はフォトカプラ102とは別に、ゲート信号生成手段にも入力されている。ゲート信号生成手段に入力された交流電圧は、ダイオードブリッジ103からなる全波整流回路によって整流され(図3−c)、その後、分圧回路104で降圧される。降圧された整流波形は、ノイズ成分を除去するためにノイズフィルタ回路105に入力され平滑処理される(図3−d)。尚、本実施の形態では、ノイズフィルタ回路105はRCフィルタ回路にて構成されているが、これに限定されるものではない。平滑された信号は、最終的なゲート信号にするために、方形波生成部106を介して方形波に変換される(図3−e)。また、本実施の形態では、コンパレータを用いて信号処理を行っている。次に上記回路で生成された2つの信号の積をとることで、ゼロクロスポイント以外のタイミングで発生したノイズの影響を除去することが出来る(図3−f)。   Further, the AC voltage is input to the gate signal generating means separately from the photocoupler 102. The AC voltage input to the gate signal generating means is rectified by a full-wave rectifier circuit composed of a diode bridge 103 (FIG. 3-c), and then stepped down by a voltage divider circuit 104. The stepped-down rectified waveform is input to the noise filter circuit 105 and smoothed to remove noise components (FIG. 3D). In the present embodiment, the noise filter circuit 105 is configured by an RC filter circuit, but is not limited to this. The smoothed signal is converted into a square wave via the square wave generation unit 106 in order to obtain a final gate signal (FIG. 3E). In this embodiment, signal processing is performed using a comparator. Next, by taking the product of the two signals generated by the above circuit, it is possible to eliminate the influence of noise generated at a timing other than the zero cross point (FIG. 3-f).

ゼロクロスポイント以外のノイズの影響を除去された信号(図3−f)はラッチ回路108に入力される。尚、本実施の形態ではトランジスタでラッチ回路を構成しているが、この方法に限定されるものではない。ラッチ回路108では、図2の例では、入力された信号(図3−f)の立ち上がりエッジを起点にレベル保持を行う(パルス前縁の形成)。ラッチされた信号のリセットには前述したゲート信号(図3−e)を用い、ゲート信号の立ち上がりエッジによってラッチ回路108はリセットされる(パルス後縁の形成)。このラッチ回路108によって、ゼロクロスポイント付近で発生したノイズによる影響を受けたゼロクロス信号は、一つの方形波へと修正される(図3−g)。   A signal from which the influence of noise other than the zero cross point is removed (FIG. 3F) is input to the latch circuit 108. In this embodiment, the latch circuit is formed by transistors, but the present invention is not limited to this method. In the example of FIG. 2, the latch circuit 108 holds the level starting from the rising edge of the input signal (FIG. 3-f) (formation of the leading edge of the pulse). The above-mentioned gate signal (FIG. 3-e) is used to reset the latched signal, and the latch circuit 108 is reset by the rising edge of the gate signal (formation of the trailing edge of the pulse). The latch circuit 108 corrects the zero cross signal affected by noise generated near the zero cross point into one square wave (FIG. 3G).

これらの処理によりノイズ成分を除去されたゼロクロス信号はCPUに入力され、さらにこのCPUから、図5に示したヒータ制御回路40へ適正なタイミングで制御信号が出力される。   The zero cross signal from which the noise component has been removed by these processes is input to the CPU, and a control signal is output from the CPU to the heater control circuit 40 shown in FIG. 5 at an appropriate timing.

図6は、図1に示したゼロクロス検出装置100を利用する画像形成装置の制御ハードウェア構成を示すブロック図である。この装置全体はCPUを含む制御部200により制御される。制御部200は、メモリ201に格納された制御プログラムに従って動作する。メモリ201は、制御プログラムの他、画像データ等、各種のデータを一時的に記憶することができる。画像入力部202は、複写機の場合にはイメージスキャナ、プリンタの場合には印刷データ通信部、ファクシミリの場合には回線通信部を含み、入力画像データを制御部200に転送する。各種センサ203は、装置の動作に必要な各種のセンサを含むセンサ群であり、センサ出力を制御部200に入力する。   FIG. 6 is a block diagram illustrating a control hardware configuration of an image forming apparatus that uses the zero-cross detection apparatus 100 illustrated in FIG. 1. The entire apparatus is controlled by a control unit 200 including a CPU. The control unit 200 operates according to a control program stored in the memory 201. The memory 201 can temporarily store various data such as image data in addition to the control program. The image input unit 202 includes an image scanner in the case of a copying machine, a print data communication unit in the case of a printer, and a line communication unit in the case of a facsimile, and transfers input image data to the control unit 200. The various sensors 203 are sensor groups including various sensors necessary for the operation of the apparatus, and input sensor outputs to the control unit 200.

画像形成部204は、周知の電子写真方式等により用紙上にトナー画像を形成する部位である。定着部208は、画像形成部204で形成されたトナー像を熱および圧力により用紙に定着させる部位であり、内部にヒータ制御回路40を有し、ゼロクロス検出装置100で得られたゼロクロス信号をヒータ制御に利用する。   The image forming unit 204 is a part that forms a toner image on a sheet by a known electrophotographic method or the like. The fixing unit 208 is a part for fixing the toner image formed by the image forming unit 204 to the paper by heat and pressure, and has a heater control circuit 40 inside, and the zero cross signal obtained by the zero cross detection device 100 is used as a heater. Used for control.

給紙部205は、制御部200の制御下で上記給紙段からの用紙のピックアップおよび給紙を行う機構であり、駆動源の動力をピックアップローラおよび給紙ローラに選択的に伝達するクラッチ等を含む。用紙搬送部206は制御部200の制御下で給紙された用紙の搬送を行う機構であり、駆動源の動力を搬送ローラに選択的に伝達するクラッチ等を含む。操作パネル部207は、ユーザに対して種々の情報を提供する表示部(例えばLCD等)および各種の指示を入力するための入力部(例えばテンキーや操作ボタン等)を有する。各種の指示には、プリント指示、枚数設定、濃度設定、給紙段選択、モード選択、等を含む。なお、図6において交流電源は図示省略してある。   The paper feed unit 205 is a mechanism that picks up and feeds paper from the paper feed stage under the control of the control unit 200, such as a clutch that selectively transmits the power of the drive source to the pickup roller and the paper feed roller. including. The paper transport unit 206 is a mechanism that transports the fed paper under the control of the control unit 200, and includes a clutch that selectively transmits the power of the drive source to the transport roller. The operation panel unit 207 includes a display unit (such as an LCD) that provides various information to the user and an input unit (such as a numeric keypad and operation buttons) for inputting various instructions. Various instructions include a print instruction, number-of-sheets setting, density setting, paper feed stage selection, mode selection, and the like. In FIG. 6, the AC power supply is not shown.

次に、本発明の他の実施の形態について図7および図8により説明する。図7は図1のゼロクロス検出装置100の具体的な回路構成の他の例を示している。図8は図7の回路中の主要箇所の信号を示している。図7において図2に示したと同じ回路要素には同じ参照番号を付し、重複した説明は省略する。   Next, another embodiment of the present invention will be described with reference to FIGS. FIG. 7 shows another example of a specific circuit configuration of the zero-cross detection device 100 of FIG. FIG. 8 shows signals at main points in the circuit of FIG. In FIG. 7, the same circuit elements as those shown in FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.

図2に示した回路構成ではコンパレータ118の基準電圧(図3−hの波形)を固定電位とした。しかし、入力交流電圧が大幅に変動するような電源事情では、方形波生成部106から出力される方形波(図3−e)のパルス幅が入力交流電圧とともに変動してしまい、ゼロクロス信号を正確に検出することができなくなる。そこで、本実施の形態では、図7に示すように、交流電源101に接続した整流部71(ここではダイオード2本で構成)の出力をコンデンサおよび抵抗からなる平滑部72で平滑して得られる電圧をコンパレータ118の基準電圧としている。   In the circuit configuration shown in FIG. 2, the reference voltage of the comparator 118 (the waveform in FIG. 3H) is a fixed potential. However, in a power supply situation in which the input AC voltage fluctuates significantly, the pulse width of the square wave (FIG. 3-e) output from the square wave generator 106 fluctuates with the input AC voltage, and the zero cross signal is accurately detected. Can no longer be detected. Therefore, in the present embodiment, as shown in FIG. 7, the output of the rectifier 71 (configured with two diodes here) connected to the AC power supply 101 is smoothed by a smoother 72 made of a capacitor and a resistor. The voltage is used as a reference voltage for the comparator 118.

図8−aの波形に示すように電圧の振幅が大幅に変動した場合、全波整流回路103の出力(図8−cの波形)も大幅に変動する。図7の構成ではこの変動に併せて整流部71の出力の平滑電圧(図8−h)も変化するので、これを基準電圧として利用するコンパレータ118の出力(図8−e)のパルス幅の大幅な変動は抑制される。したがって、最終的なゼロクロス信号(図8−g)もより高精度に生成することが可能となる。   When the amplitude of the voltage greatly varies as shown in the waveform of FIG. 8-a, the output of the full-wave rectifier circuit 103 (the waveform of FIG. 8-c) also varies significantly. In the configuration of FIG. 7, the smoothing voltage (FIG. 8-h) of the output of the rectifying unit 71 also changes in accordance with this variation, so the pulse width of the output of the comparator 118 (FIG. 8-e) using this as a reference voltage is changed. Large fluctuations are suppressed. Therefore, the final zero cross signal (FIG. 8G) can be generated with higher accuracy.

以上、本発明の好適な実施の形態について説明したが、種々の変形、変更を行うことが可能である。例えば、回路の細部構成や、信号の極性等は図示のものに限定されるものではない。図6では定着装置のヒータの制御に利用する例を示したが、光源の制御に利用することも可能である。   Although the preferred embodiments of the present invention have been described above, various modifications and changes can be made. For example, the detailed configuration of the circuit, the polarity of the signal, and the like are not limited to those illustrated. Although FIG. 6 shows an example used for controlling the heater of the fixing device, it can also be used for controlling the light source.

本発明の実施の形態に係るゼロクロス検出装置の回路構成を表したブロック図である。It is a block diagram showing the circuit structure of the zero cross detection apparatus which concerns on embodiment of this invention. 図1のゼロクロス検出装置の具体的な回路構成の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a specific circuit configuration of the zero-cross detection device in FIG. 1. 図2の回路中の主要箇所の信号を示すタイミング図である。FIG. 3 is a timing diagram showing signals at main points in the circuit of FIG. 2. 従来のゼロクロス信号生成回路の一例を示す図である。It is a figure which shows an example of the conventional zero cross signal generation circuit. トライアックを用いたヒータ制御回路の一例を示す図である。It is a figure which shows an example of the heater control circuit using a triac. 図1に示したゼロクロス検出装置を利用する画像形成装置の制御ハードウェア構成を示すブロック図である。FIG. 2 is a block diagram illustrating a control hardware configuration of an image forming apparatus that uses the zero-cross detection device illustrated in FIG. 1. 図1のゼロクロス検出装置の具体的な回路構成の他の例を示す回路図である。It is a circuit diagram which shows the other example of the concrete circuit structure of the zero crossing detection apparatus of FIG. 図7の回路中の主要箇所の信号を示すタイミング図である。FIG. 8 is a timing diagram showing signals at main points in the circuit of FIG. 7.

符号の説明Explanation of symbols

71…整流部
72…平滑部
101…交流電源
102…フォトカプラ
103…ダイオードブリッジ
104…降圧回路
105…ノイズフィルタ
106…方形波生成部
107…AND回路
108…ラッチ回路
118…コンパレータ
DESCRIPTION OF SYMBOLS 71 ... Rectification part 72 ... Smoothing part 101 ... AC power supply 102 ... Photocoupler 103 ... Diode bridge 104 ... Step-down circuit 105 ... Noise filter 106 ... Square wave generation part 107 ... AND circuit 108 ... Latch circuit 118 ... Comparator

Claims (8)

交流電源の交流電圧のゼロクロスポイントを検出するゼロクロス検出装置であって、
前記交流電源に基づいてその交流電圧のゼロクロスポイントを示すゼロクロス信号を生成するゼロクロス信号生成回路と、
前記交流電圧の本来のゼロクロスポイントの近傍範囲を包含するパルス幅のゲート信号を発生するゲート信号生成手段と、
前記ゼロクロス信号生成回路の出力と前記ゲート信号との論理積をとる論理積回路と、
前記論理積回路の出力中の最初の信号エッジでパルスの前縁を形成し、前記ゲート信号の後縁でパルスの後縁を形成するパルス信号形成回路と
を備えたことを特徴とするゼロクロス検出装置。
A zero cross detection device for detecting a zero cross point of an AC voltage of an AC power source,
A zero cross signal generating circuit for generating a zero cross signal indicating a zero cross point of the AC voltage based on the AC power source; and
Gate signal generating means for generating a gate signal having a pulse width including a range near the original zero cross point of the AC voltage;
A logical product circuit that takes a logical product of the output of the zero-cross signal generation circuit and the gate signal;
And a pulse signal forming circuit for forming a leading edge of a pulse at the first signal edge in the output of the AND circuit and forming a trailing edge of the pulse at the trailing edge of the gate signal. apparatus.
前記ゲート信号生成手段は、前記交流電源に接続された全波整流回路と、この全波整流回路の出力からノイズを除去するノイズフィルタと、このノイズフィルタの出力を所定の閾値と比較して方形波を生成する方形波生成部とにより構成されることを特徴とする請求項1記載のゼロクロス検出装置。   The gate signal generating means includes a full-wave rectifier circuit connected to the AC power supply, a noise filter for removing noise from the output of the full-wave rectifier circuit, and comparing the output of the noise filter with a predetermined threshold value to obtain a square shape. The zero-cross detection device according to claim 1, wherein the zero-cross detection device includes a square wave generation unit that generates a wave. 前記パルス信号形成回路は、論理積回路の出力中の最初の信号エッジをラッチし、前記ゲート信号の後縁でリセットされるラッチ回路により構成されることを特徴とする請求項1または2記載のゼロクロス検出装置。   3. The pulse signal forming circuit is configured by a latch circuit that latches a first signal edge in an output of an AND circuit and is reset at a trailing edge of the gate signal. Zero cross detection device. 前記交流電圧を整流する整流部およびこの整流部の出力電圧を平滑する平滑部を備え、この平滑部の出力電圧を前記所定の閾値として用いることを特徴とする請求項2記載のゼロクロス検出装置。   The zero cross detection apparatus according to claim 2, further comprising a rectifying unit that rectifies the AC voltage and a smoothing unit that smoothes an output voltage of the rectifying unit, and the output voltage of the smoothing unit is used as the predetermined threshold value. 交流電源の交流電圧のゼロクロスポイントを検出するゼロクロス検出装置と、前記交流電源に基づいてヒータおよび光源の少なくとも一方を制御する画像形成装置において、
前記ゼロクロス検出装置は、前記交流電源に基づいてその交流電圧のゼロクロスポイントを示すゼロクロス信号を生成するゼロクロス信号生成回路と、
前記交流電圧の本来のゼロクロスポイントの近傍範囲を包含するパルス幅のゲート信号を発生するゲート信号生成手段と、
前記ゼロクロス信号生成回路の出力と前記ゲート信号との論理積をとる論理積回路と、
前記論理積回路の出力中の最初の信号エッジでパルスの前縁を形成し、前記ゲート信号の後縁でパルスの後縁を形成するパルス信号形成回路と
を備えたことを特徴とする画像形成装置。
In a zero cross detection device that detects a zero cross point of an AC voltage of an AC power source, and an image forming apparatus that controls at least one of a heater and a light source based on the AC power source,
The zero cross detection device generates a zero cross signal indicating a zero cross point of the AC voltage based on the AC power supply, and a zero cross signal generation circuit,
Gate signal generating means for generating a gate signal having a pulse width including a range near the original zero cross point of the AC voltage;
A logical product circuit that takes a logical product of the output of the zero-cross signal generation circuit and the gate signal;
And a pulse signal forming circuit for forming a leading edge of a pulse at a first signal edge in an output of the AND circuit and forming a trailing edge of the pulse at a trailing edge of the gate signal. apparatus.
前記ゲート信号生成手段は、前記交流電源に接続された全波整流回路と、この全波整流回路の出力からノイズを除去するノイズフィルタと、このノイズフィルタの出力を所定の閾値と比較して方形波を生成する方形波生成部とにより構成されることを特徴とする請求項5記載の画像形成装置。   The gate signal generating means includes a full-wave rectifier circuit connected to the AC power supply, a noise filter for removing noise from the output of the full-wave rectifier circuit, and comparing the output of the noise filter with a predetermined threshold value to obtain a square shape. 6. The image forming apparatus according to claim 5, wherein the image forming apparatus includes a square wave generating unit that generates a wave. 前記パルス信号形成回路は、論理積回路の出力中の最初の信号エッジをラッチし、前記ゲート信号の後縁でリセットされるラッチ回路により構成されることを特徴とする請求項5または6記載の画像形成装置。   7. The pulse signal forming circuit includes a latch circuit that latches a first signal edge in an output of an AND circuit and is reset at a trailing edge of the gate signal. Image forming apparatus. 前記交流電圧を整流する整流部およびこの整流部の出力電圧を平滑する平滑部を備え、この平滑部の出力電圧を前記所定の閾値として用いることを特徴とする請求項6記載の画像形成装置。   The image forming apparatus according to claim 6, further comprising: a rectifying unit that rectifies the AC voltage; and a smoothing unit that smoothes an output voltage of the rectifying unit, wherein the output voltage of the smoothing unit is used as the predetermined threshold value.
JP2004321353A 2004-11-04 2004-11-04 Zero-crossing detector and image forming apparatus Withdrawn JP2006136104A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004321353A JP2006136104A (en) 2004-11-04 2004-11-04 Zero-crossing detector and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004321353A JP2006136104A (en) 2004-11-04 2004-11-04 Zero-crossing detector and image forming apparatus

Publications (1)

Publication Number Publication Date
JP2006136104A true JP2006136104A (en) 2006-05-25

Family

ID=36729119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004321353A Withdrawn JP2006136104A (en) 2004-11-04 2004-11-04 Zero-crossing detector and image forming apparatus

Country Status (1)

Country Link
JP (1) JP2006136104A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039648A (en) * 2009-08-07 2011-02-24 Rkc Instrument Inc Ac power control device
JP2013208018A (en) * 2012-03-29 2013-10-07 Fujitsu General Ltd Zero-cross detection circuit and high power factor rectification circuit
JP2016523433A (en) * 2013-06-17 2016-08-08 ヴァレオ システム テルミク Control of electric heating circuits, especially for automobiles

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039648A (en) * 2009-08-07 2011-02-24 Rkc Instrument Inc Ac power control device
JP2013208018A (en) * 2012-03-29 2013-10-07 Fujitsu General Ltd Zero-cross detection circuit and high power factor rectification circuit
JP2016523433A (en) * 2013-06-17 2016-08-08 ヴァレオ システム テルミク Control of electric heating circuits, especially for automobiles

Similar Documents

Publication Publication Date Title
US6853818B2 (en) Fixing device including phase control and wave number control
US8924759B2 (en) Power-supply control device, image processing apparatus, power-supply control method, and computer-readable medium
JP5138735B2 (en) Power supply device and image forming apparatus using the same
JP2008033904A (en) Phase detection device, phase control device provided with same, and fuser control device
US7511727B2 (en) Fixation heater control method and image formation device
JP2010050820A (en) Zero cross detection device and image forming apparatus
JP2006136104A (en) Zero-crossing detector and image forming apparatus
KR20170045954A (en) Image forming apparatus and merhod for controlling thereof
JP2014149388A (en) Zero-cross point detector, image forming apparatus, and zero-cross point detection method
KR101981917B1 (en) Printing apparatus, method for controlling printing apparatus, and recording medium
JP2017188978A (en) Electric power supply and image forming apparatus
JP2008083774A (en) Zero cross signal generation device, fixing controller, image forming apparatus, and electronic equipment
JP5389393B2 (en) Image forming apparatus and zero-cross detection control method
JP7192676B2 (en) Humidity detection device and image forming device
JP7099134B2 (en) Control device, image forming device and control method
JP5972186B2 (en) Power supply device and image forming apparatus provided with the same
JP5222647B2 (en) Phase control device, fixing device, and image forming apparatus
JP2005286707A (en) Zero-cross signal output unit, image processor
JP2017041949A (en) Power supply device and image forming apparatus
JP2005084546A (en) Fixing control device, fixing control method, fixing control program, recording medium and image forming apparatus
JP3599223B2 (en) Lighting control device for image forming apparatus
JP3832644B2 (en) Power control apparatus and power control method
JP2018064387A (en) Image forming apparatus
JP2008010319A (en) Heater device and image forming device
JP2006174191A (en) Zero-cross detection apparatus and image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108