JP2005286707A - Zero-cross signal output unit, image processor - Google Patents

Zero-cross signal output unit, image processor Download PDF

Info

Publication number
JP2005286707A
JP2005286707A JP2004097968A JP2004097968A JP2005286707A JP 2005286707 A JP2005286707 A JP 2005286707A JP 2004097968 A JP2004097968 A JP 2004097968A JP 2004097968 A JP2004097968 A JP 2004097968A JP 2005286707 A JP2005286707 A JP 2005286707A
Authority
JP
Japan
Prior art keywords
signal
zero
output
cross signal
wave shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004097968A
Other languages
Japanese (ja)
Inventor
Kazuya Iwabayashi
一也 岩林
Yoshifumi Yonetani
善文 米谷
Hiroshi Ishii
洋 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004097968A priority Critical patent/JP2005286707A/en
Publication of JP2005286707A publication Critical patent/JP2005286707A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a zero-cross signal by removing the influence of noise from the output signal of an AC power supply. <P>SOLUTION: The zero-cross signal output unit comprises a half-wave shaping circuit 1 for generating a half-wave shaping signal based on the output signal from an AC power supply PW, a circuit 2 for delaying the half-wave shaping signal using a capacitor C1, and a circuit 4 for generating the exclusive OR signal of the half-wave shaping signal, before and after being delayed through the delay circuit 2, from an XOR detection element 3 and outputting a zero-cross signal based on the exclusive OR signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は,交流電源の出力信号に基づいてゼロクロス信号を出力するゼロクロス信号出力装置及びそれを具備する画像処理装置に関するものである。   The present invention relates to a zero-cross signal output device that outputs a zero-cross signal based on an output signal of an AC power supply, and an image processing device including the same.

プリンタ,ファクシミリ装置,デジタル複合機等の画像処理装置では,交流電源の出力信号に基づいてゼロクロス信号を出力するゼロクロス信号出力回路(ゼロクロス信号出力装置の一例)を具備し,そのゼロクロス信号を用いて制御CPUに割り込みをかける(割り込み処理を実行する)ことにより,停電監視や定着装置のヒータへの供給電力を制御するための位相制御,電源周波数(50Hz/60Hz)の検出等が行われている。
従来,特許文献1に,交流電源の出力信号を半波整流し,その半波整流信号を比較器に入力することによってゼロクロス信号を出力する技術が示されている。
しかし,この場合,交流電源の出力信号の1サイクル毎のゼロクロス信号しか得られないため,半サイクル毎のゼロクロス制御を行うためには,CPUにおいて,ゼロクロス信号の立上りエッジトリガと立ち下がりエッジトリガとを交互に切り替えなければならず現実的でない。
そこで,一般的なゼロクロス信号出力回路では,交流電源の出力信号を全波整流し,その全波整流信号をコンパレータ(比較器)に入力することによってゼロクロス信号を生成(出力)する。
図4は,従来のゼロクロス信号出力回路Aにおける交流信号及びゼロクロス信号の電圧波形を表す図である。
ここで,図4(a)はゼロクロス信号出力装置Aに入力される交流信号(交流電源の出力信号),同(b)は交流電源の出力信号を全波整流した全波整流信号,同(c)は前記全波整流信号に基づいて出力されたゼロクロス信号,同(d)は前記ゼロクロス信号の一部の拡大図を各々表す。
従来のゼロクロス信号出力回路Aでは,前記全波整流信号をコンパレータに入力し,その入力信号が所定の設定電圧レベルVLを下回ったか否かを検出した前記コンパレータの出力信号をゼロクロス信号(c)とする。
この場合,元の交流電源の出力信号にノイズ(電圧変動)が生じると,ゼロクロス信号(図4(c))の立ち上がり及び立ち上がりにおいて,図4(d)に破線で示すようなパルス状のノイズが発生する。ゼロクロス信号に図4(d)に示すようなノイズが生じると,これを用いるCPUにおいて不必要な割り込み処理が発生し,装置が誤動作する。
従来,ゼロクロス信号に発生するノイズによる割り込み処理の誤動作を防止するため,特許文献1には,ゼロクロス信号により割り込みが発生した後,所定時間だけ割り込みを禁止することが示されている。これにより,前記交流信号におけるゼロクロスの検出電圧付近でノイズが発生することにより,ゼロクロス信号が連続してON/OFFして無用な割り込み処理が生じる誤動作を防止できる。
一方,特許文献2には,交流電源の出力信号を半波整流し,その半波整流信号に基づいてゼロクロス検出を行なうものが示されている。
特開昭59−22439号公報 特開2002−272089号公報
An image processing apparatus such as a printer, a facsimile machine, or a digital multi-function peripheral has a zero-cross signal output circuit (an example of a zero-cross signal output apparatus) that outputs a zero-cross signal based on an output signal of an AC power source, and uses the zero-cross signal. By interrupting the control CPU (executing interrupt processing), power failure monitoring, phase control for controlling the power supplied to the heater of the fixing device, detection of the power supply frequency (50 Hz / 60 Hz), etc. are performed. .
Conventionally, Patent Document 1 discloses a technique for outputting a zero-cross signal by half-wave rectifying an output signal of an AC power supply and inputting the half-wave rectified signal to a comparator.
However, in this case, since only the zero cross signal for each cycle of the output signal of the AC power supply can be obtained, in order to perform the zero cross control for each half cycle, the rising edge trigger and the falling edge trigger of the zero cross signal in the CPU Must be switched alternately, which is not realistic.
Therefore, a general zero-cross signal output circuit generates (outputs) a zero-cross signal by full-wave rectifying the output signal of the AC power supply and inputting the full-wave rectified signal to a comparator.
FIG. 4 is a diagram illustrating voltage waveforms of an AC signal and a zero-cross signal in the conventional zero-cross signal output circuit A.
4A is an AC signal (AC power supply output signal) input to the zero-cross signal output device A, FIG. 4B is a full-wave rectified signal obtained by full-wave rectification of the AC power supply output signal, c) represents a zero-cross signal output based on the full-wave rectified signal, and (d) represents an enlarged view of a part of the zero-cross signal.
In the conventional zero-cross signal output circuit A, the full-wave rectified signal is input to the comparator, and the output signal of the comparator that detects whether or not the input signal has fallen below a predetermined set voltage level VL is the zero-cross signal (c). To do.
In this case, if noise (voltage fluctuation) occurs in the output signal of the original AC power supply, at the rising edge and the rising edge of the zero cross signal (FIG. 4C), the pulsed noise as shown by the broken line in FIG. Will occur. If noise as shown in FIG. 4D is generated in the zero cross signal, unnecessary interrupt processing occurs in the CPU using the zero cross signal, and the device malfunctions.
Conventionally, in order to prevent malfunction of interrupt processing due to noise generated in a zero cross signal, Patent Document 1 discloses that an interrupt is prohibited for a predetermined time after an interrupt is generated by a zero cross signal. As a result, the occurrence of noise near the zero-cross detection voltage in the AC signal can prevent a malfunction in which the zero-cross signal is continuously turned ON / OFF and unnecessary interrupt processing occurs.
On the other hand, Patent Document 2 discloses a method in which an output signal of an AC power supply is half-wave rectified and zero-cross detection is performed based on the half-wave rectified signal.
JP 59-22439 A JP 2002-272089 A

しかしながら,特許文献2に示される技術は,そもそもゼロクロス信号におけるノイズ発生自体を防止するものではないという問題点があった。さらに,特許文献2に示されるように,割り込み禁止の時間帯を設けると,比較的短い時間幅であるゼロクロス信号のパルス幅(ONからOFFまでの時間)を検出できないという問題点があった。
従って,本発明は上記事情に鑑みてなされたものであり,その目的とするところは,交流電源の出力信号から,ノイズの影響を除去したゼロクロス信号を得ることができるゼロクロス信号出力装置及びそれを具備する画像処理装置を提供することにある。
However, the technique disclosed in Patent Document 2 has a problem in that it does not prevent noise itself in a zero-cross signal. Further, as disclosed in Patent Document 2, when a time zone for prohibiting interrupts is provided, there is a problem that the pulse width of the zero cross signal (time from ON to OFF), which is a relatively short time width, cannot be detected.
Accordingly, the present invention has been made in view of the above circumstances, and its object is to provide a zero-cross signal output device capable of obtaining a zero-cross signal from which the influence of noise has been removed from the output signal of an AC power supply, and the same. The object is to provide an image processing apparatus.

上記目的を達成するために本発明は,交流電源の出力信号に基づいてゼロクロス信号を出力するゼロクロス信号出力装置において,前記交流電源の出力信号に基づいてその半波整形信号を生成する半波整形信号生成手段と,前記半波整形信号をコンデンサやインダクタンス等を用いて遅延させる遅延手段と,前記半波整形信号を前記遅延手段により遅延させる前後の各信号の排他的オア信号を生成し,該排他的オア信号に基づいてゼロクロス信号を出力するゼロクロス信号出力手段と,を具備してなることを特徴とするゼロクロス信号出力装置として構成されるものである。
このような構成により,出力されるゼロクロス信号における立ち上がりエッジ又は立ち下がりエッジのいずれか一方について,ノイズパルスの発生を防止することができる。
即ち,前記遅延手段に入力される遅延前の前記半波整形信号に生じるノイズパルスは,前記コンデンサによってノイズパルス成分が吸収される。よって,前記遅延手段の出力側の遅延後の前記半波整形信号にはノイズパルスが含まれない。このため,遅延前後の各半波整形信号についての排他的オア(XOR)信号(ゼロクロス信号)において,後述するように,正論理(ゼロクロス時にHighレベル出力)の場合は前記排他的オア信号の立ち下がりエッジの部分にノイズパルスが生じない。同様に,負論理(ゼロクロス時にLowレベル出力)の場合は前記排他的オア信号の立ち上がりエッジ部分にノイズパルスが生じない。
しかも,前記交流電源の出力信号の半サイクルごとのゼロクロス信号を得ることができる。
この場合,前記遅延手段による遅延時間が,前記半波整形信号に発生するノイズパルスの発生期間よりも長く設定しておけば,出力される前記ゼロクロス信号の一方のエッジ部分におけるノイズパルスの発生を確実に防止できる。
In order to achieve the above object, the present invention provides a zero-cross signal output device that outputs a zero-cross signal based on an output signal of an AC power supply, and generates a half-wave shaped signal based on the output signal of the AC power supply. A signal generation means, a delay means for delaying the half-wave shaping signal using a capacitor or an inductance, and the exclusive OR signal of each signal before and after the half-wave shaping signal is delayed by the delay means, And a zero-cross signal output means for outputting a zero-cross signal based on an exclusive OR signal.
With such a configuration, it is possible to prevent noise pulses from occurring at either the rising edge or the falling edge of the output zero-cross signal.
That is, the noise pulse component of the noise pulse generated in the half-wave shaping signal before the delay input to the delay means is absorbed by the capacitor. Therefore, the delayed half-wave shaping signal on the output side of the delay means does not include a noise pulse. Therefore, in the exclusive OR (XOR) signal (zero cross signal) for each half-wave shaping signal before and after the delay, as described later, in the case of positive logic (high level output at zero cross), the exclusive OR signal rises. No noise pulse occurs at the falling edge. Similarly, in the case of negative logic (Low level output at zero crossing), no noise pulse occurs at the rising edge portion of the exclusive OR signal.
In addition, a zero cross signal can be obtained every half cycle of the output signal of the AC power supply.
In this case, if the delay time by the delay means is set longer than the generation period of the noise pulse generated in the half-wave shaping signal, the generation of the noise pulse at one edge portion of the output zero-cross signal is prevented. It can be surely prevented.

また,前記ゼロクロス信号出力手段が,前記排他的オア信号に基づいてフォトカプラを介して前記ゼロクロス信号を出力するフォトカプラ出力手段と,前記フォトカプラの1次側に流れる信号の最大電流を制限する電流制限手段と,を具備するものが考えられる。
一般に,信号絶縁のためにゼロクロス信号出力部ではフォトカプラが用いられるが,このフォトカプラの1次側に流れる信号の信号経路には,抵抗素子が設けられる。しかしこの場合,前記交流電源の電圧変動によって1次側の各電圧が上昇すると,前記フォトカプラに過剰な電流が流れることになる。
しかし,上記構成によれば,前記フォトカプラに流れる電流が制限されるので,前記フォトカプラの安定動作(即ち,2次側ゼロクロス信号の安定化)と消費電力の抑制とを図ることができる。
また,前記半波整形信号生成手段が,前記交流電源の出力信号を比較器に差動入力させ,その出力信号を前記半波整形信号とするものが考えられる。
これにより,前記交流電源にコモンモードのノイズが発生しても,これが前記差動入力により相殺されるので,ゼロクロス信号からコモンモードのノイズの影響を除去できる。
The zero-cross signal output means limits the maximum current of the signal that flows to the primary side of the photocoupler and the photocoupler output means that outputs the zero-cross signal via the photocoupler based on the exclusive OR signal. And a current limiting means.
Generally, a photocoupler is used in a zero cross signal output unit for signal insulation, but a resistance element is provided in a signal path of a signal flowing on the primary side of the photocoupler. However, in this case, when each voltage on the primary side rises due to voltage fluctuation of the AC power supply, an excessive current flows through the photocoupler.
However, according to the above configuration, since the current flowing through the photocoupler is limited, stable operation of the photocoupler (that is, stabilization of the secondary zero-cross signal) and power consumption can be suppressed.
Further, it is conceivable that the half-wave shaping signal generating means differentially inputs the output signal of the AC power supply to a comparator and uses the output signal as the half-wave shaping signal.
Thus, even if common mode noise occurs in the AC power supply, this is canceled out by the differential input, so that the influence of common mode noise can be removed from the zero cross signal.

また,前記半波整形信号生成手段が,出力信号が抵抗素子及びコンデンサを介して正帰還された比較器に前記交流電源の出力信号を入力させ,その出力信号を前記半波整形信号とするものが考えられる。
これにより,前記比較器の入力側において,負電圧から正電圧へのゼロクロスの発生時に一時的に入力電圧が正電圧側へシフトされ,正電圧から負電圧へのゼロクロスの発生時に一時的に入力電圧が負電圧側へシフトされる。このようなヒステリシス特性が得られることにより,ゼロクロス時のノイズパルス発生を抑制できる。
また,本発明は,前記各ゼロクロス信号出力装置と,これにより出力されたゼロクロス信号を用いて割り込み処理を行う制御手段と,を具備する画像処理装置として捉えたものであってもよい。
The half-wave shaping signal generating means inputs the output signal of the AC power supply to a comparator whose output signal is positively fed back through a resistance element and a capacitor, and uses the output signal as the half-wave shaping signal. Can be considered.
As a result, on the input side of the comparator, the input voltage is temporarily shifted to the positive voltage side when a zero cross from the negative voltage to the positive voltage occurs, and is temporarily input when the zero cross from the positive voltage to the negative voltage occurs. The voltage is shifted to the negative voltage side. By obtaining such hysteresis characteristics, noise pulse generation at the time of zero crossing can be suppressed.
The present invention may also be understood as an image processing apparatus that includes each of the zero cross signal output devices and a control unit that performs interrupt processing using the zero cross signals output thereby.

本発明によれば,交流電源の出力信号に基づいてその半波整形信号を生成する半波整形信号生成手段と,前記半波整形信号を遅延させる遅延手段と,前記半波整形信号を前記遅延手段により遅延させる前後の各信号の排他的オア信号を出力する排他的オア信号出力手段と,前記排他的オア信号を入力してゼロクロス信号を出力するゼロクロス信号出力手段とを具備するので,前記遅延手段によってノイズパルス成分が吸収され,前記ゼロクロス信号における立ち上がりエッジ又は立ち下がりエッジのいずれか一方について,ノイズパルスの発生を防止することができる。その結果,前記ゼロクロス信号を用いて割り込み処理を行うCPUの誤動作を防止できる。しかも,前記交流電源の出力信号の半サイクルごとのゼロクロス信号を得ることができる。   According to the present invention, a half-wave shaping signal generating means for generating a half-wave shaping signal based on an output signal of an AC power supply, a delay means for delaying the half-wave shaping signal, and the half-wave shaping signal being delayed An exclusive OR signal output means for outputting an exclusive OR signal of each signal before and after being delayed by the means, and a zero cross signal output means for inputting the exclusive OR signal and outputting a zero cross signal. The noise pulse component is absorbed by the means, and the generation of the noise pulse can be prevented at either the rising edge or the falling edge in the zero cross signal. As a result, it is possible to prevent malfunction of the CPU that performs interrupt processing using the zero cross signal. In addition, a zero cross signal can be obtained every half cycle of the output signal of the AC power supply.

以下添付図面を参照しながら,本発明の実施の形態について説明し,本発明の理解に供する。尚,以下の実施の形態は,本発明を具体化した一例であって,本発明の技術的範囲を限定する性格のものではない。
ここに,図1は本発明の実施形態に係るゼロクロス信号出力回路Xを備えた画像処理装置Zの概略構成を表すブロック図,図2はゼロクロス信号出力回路Xの回路図,図3はゼロクロス信号出力回路Xにおける交流信号及びゼロクロス信号の電圧波形を表す図,図4は従来のゼロクロス信号出力回路Aにおける交流信号及びゼロクロス信号の電圧波形を表す図である。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings so that the present invention can be understood. The following embodiment is an example embodying the present invention, and does not limit the technical scope of the present invention.
1 is a block diagram showing a schematic configuration of an image processing apparatus Z provided with a zero-cross signal output circuit X according to an embodiment of the present invention, FIG. 2 is a circuit diagram of the zero-cross signal output circuit X, and FIG. 3 is a zero-cross signal. FIG. 4 is a diagram showing the voltage waveforms of the AC signal and the zero cross signal in the conventional zero cross signal output circuit A, and FIG.

まず,図1のブロック図を用いて,本発明の実施形態に係るゼロクロス信号出力回路Xを備える画像処理装置Zの構成について説明する。
前記画像処理装置Zは,ゼロクロス信号出力回路X,制御部300,表示操作部301,原稿読取り部302,画像形成部303,通信部304,画像処理部305,画像メモリ306,給紙装置307及びプログラムメモリ308を具備する。
前記制御部300は,CPU,ROM,RAM等からなり,前記画像形成装置Z全体を制御するものである。
前記表示操作部301は,液晶タッチパネル或いは表示ランプ及びシートキー等からなり,利用者への情報表示及び利用者の操作を入力する手段である。
前記原稿読取り部302は,載置台に載置された原稿に光源からの光を照射し,その反射光を光学系によりCCDに集光して画像データ(電子データ)を得るものである。
前記画像形成部303は,感光体ドラム及びそれを帯電する帯電装置,前記原稿読取り部302で得られた画像データや前記通信部304を介して外部ホスト装置から得られる印刷ジョブに従って感光体ドラムに静電潜像を書き込むレーザスキャン装置,静電潜像をトナー像として現像する現像装置,感光体上のトナー像を用紙に転写させる転写装置,用紙に転写された未定着のトナー像を定着させる定着装置等からなり,用紙に画像形成を行うものである。
前記通信部304は,パーソナルコンピュータ等の外部ホスト装置との通信制御を行うものである。
前記画像処理部305は,外部ホスト装置から受信した印刷ジョブや前記原稿読取り部302により読み取られた原稿画像についての画像処理を行うものである。
前記画像メモリ306は,前記画像処理部305による画像処理対象となる画像データを記憶する記憶手段である。
前記給紙装置307は,用紙を収容し,画像形成を行う際に前記画像形成部303へ用紙を供給するものである。
前記プログラムメモリ308は,前記制御部300により実行される制御プログラムが格納される記憶手段である。
そして,前記ゼロクロス信号出力回路X(ゼロクロス信号出力装置)は,外部から供給される交流電源の出力信号(以下,交流信号という)に基づいて,ゼロクロス信号を前記制御部300(のCPU)に対して出力するものである。
前記制御部300(制御手段)は,前記ゼロクロス信号出力回路Xにより出力されたゼロクロス信号を用いて割り込み処理を行うことにより,停電監視や前記画像形成部303が備える前記定着装置のヒータへの供給電力を制御するための位相制御,前記交流電源の周波数(50Hz/60Hz)の検出等を行う。
First, the configuration of an image processing apparatus Z including a zero-cross signal output circuit X according to an embodiment of the present invention will be described using the block diagram of FIG.
The image processing device Z includes a zero-cross signal output circuit X, a control unit 300, a display operation unit 301, a document reading unit 302, an image forming unit 303, a communication unit 304, an image processing unit 305, an image memory 306, a paper feeding device 307, and the like. A program memory 308 is provided.
The control unit 300 includes a CPU, a ROM, a RAM, and the like, and controls the entire image forming apparatus Z.
The display operation unit 301 includes a liquid crystal touch panel, a display lamp, a sheet key, or the like, and is a means for inputting information display to the user and user operations.
The document reading unit 302 irradiates a document placed on a placing table with light from a light source and collects the reflected light on a CCD by an optical system to obtain image data (electronic data).
The image forming unit 303 is arranged on the photosensitive drum according to a photosensitive drum and a charging device for charging the photosensitive drum, image data obtained by the document reading unit 302 and a print job obtained from an external host device via the communication unit 304. A laser scanning device for writing an electrostatic latent image, a developing device for developing the electrostatic latent image as a toner image, a transfer device for transferring the toner image on the photosensitive member to paper, and fixing an unfixed toner image transferred to the paper It consists of a fixing device or the like and forms an image on a sheet.
The communication unit 304 controls communication with an external host device such as a personal computer.
The image processing unit 305 performs image processing on a print job received from an external host device or a document image read by the document reading unit 302.
The image memory 306 is a storage unit that stores image data to be processed by the image processing unit 305.
The paper feeding device 307 accommodates paper and supplies the paper to the image forming unit 303 when image formation is performed.
The program memory 308 is a storage unit that stores a control program executed by the control unit 300.
The zero-cross signal output circuit X (zero-cross signal output device) sends a zero-cross signal to the controller 300 (CPU) based on an output signal (hereinafter referred to as an AC signal) of an AC power source supplied from the outside. Output.
The control unit 300 (control unit) performs interruption processing using the zero cross signal output from the zero cross signal output circuit X, thereby monitoring power failure and supplying the heater of the fixing device provided in the image forming unit 303 to the heater. Phase control for controlling electric power, detection of the frequency (50 Hz / 60 Hz) of the AC power source, and the like are performed.

次に,図2に示す前記ゼロクロス信号出力回路Xの回路図と,図3に示す前記ゼロクロス信号出力回路Xにおける交流信号及びゼロクロス信号の電圧波形とを用いて,前記ゼロクロス信号出力回路Xについて説明する。前記ゼロクロス信号出力回路Xは,交流電源PWの出力信号(以下,交流信号という)に基づいて,そのゼロクロス信号FWを出力するものである。
前記ゼロクロス信号出力回路Xは,前記交流電源PWの出力信号(交流信号)をコンパレータCP(比較器)に入力させることにより半波整形する半波整形回路1を有している。前記コンパレータCPには,前記交流信号の2つの信号ライン各々を入力し,これらを比較する。これにより,図3(a)に示す前記交流信号(P1の位置の信号)が,図3(b)に示すように半波整形された信号(P2の位置の信号,以下,半波整形信号という)として前記コンパレータCPから出力される。
ここで,前記半波整形回路1における前記コンパレータCPには,前記交流電源PWの出力信号を差動入力させる構成としている。図2に示す構成では,前記交流電源PWの2つの信号出力ラインの各信号を,抵抗素子R1及びR2,同R3及びR4各々によって分圧して前記コンパレータCPへ入力させている。ここで,抵抗素子R1とR3,R2とR4は各々同じ抵抗値であり,各々同じ分圧比で前記コンパレータCPへ入力させる。
これにより,前記交流電源PWにコモンモードのノイズが発生しても,これが差動入力により相殺されるので,ゼロクロス信号からコモンモードのノイズの影響を除去できる。ここで,前記コンパレータCP及び前記抵抗素子R1〜R4が前記半波整形回路1(前記半波整形信号生成手段の一例)である。
Next, the zero cross signal output circuit X will be described using the circuit diagram of the zero cross signal output circuit X shown in FIG. 2 and the AC signal and the voltage waveform of the zero cross signal in the zero cross signal output circuit X shown in FIG. To do. The zero-cross signal output circuit X outputs the zero-cross signal FW based on an output signal (hereinafter referred to as an AC signal) of the AC power supply PW.
The zero-cross signal output circuit X includes a half-wave shaping circuit 1 that performs half-wave shaping by inputting an output signal (AC signal) of the AC power supply PW to a comparator CP (comparator). Each of the two signal lines of the AC signal is input to the comparator CP and compared. As a result, the AC signal (the signal at the position P1) shown in FIG. 3A is half-wave shaped as shown in FIG. 3B (the signal at the position P2, hereinafter referred to as a half-wave shaped signal). Output from the comparator CP.
Here, the comparator CP in the half-wave shaping circuit 1 is configured to differentially input the output signal of the AC power supply PW. In the configuration shown in FIG. 2, the signals of the two signal output lines of the AC power supply PW are divided by the resistance elements R1 and R2, R3 and R4, respectively, and input to the comparator CP. Here, the resistance elements R1 and R3, R2 and R4 have the same resistance value, and are input to the comparator CP at the same voltage dividing ratio.
Thus, even if common mode noise occurs in the AC power supply PW, it is canceled out by the differential input, so that the influence of the common mode noise can be removed from the zero cross signal. Here, the comparator CP and the resistance elements R1 to R4 are the half-wave shaping circuit 1 (an example of the half-wave shaping signal generating means).

さらに,ゼロクロス信号出力回路Xは,前記コンパレータCPの出力である前記半波整形信号を,抵抗素子R5,コンデンサC1及びバッファB1を用いて遅延させる遅延回路2(前記遅延手段の一例)を有している。ここでは,コンデンサC1を用いて遅延させているが,インダクタンスを用いて遅延させる遅延回路等であってもよい。図3(c)は,前記遅延回路2により遅延させる前の前記半波整形信号(P2の位置の信号)の拡大図であり,図3(d)は,前記遅延回路2により遅延させる前の前記半波整形信号(P2の位置の信号)の拡大図である。
ここで,前記交流信号にノイズによる電圧変動が生じた場合,図3(c)に破線で示すように,前記遅延回路2による遅延前の前記半波整形信号(P2の信号)の立ち上がりエッジ部及び立ち下がりエッジ部各々に,ノイズパルスが生じる。
これに対し,図3(d)に示すように,前記遅延回路2により遅延後の前記半波整形信号においては,ノイズパルスは除去されている。これは,前記コンデンサC1の作用によって,ノイズパルスの成分が吸収・除去されるためである。
ここで,前記遅延回路2による遅延時間は,前記コンデンサC1及び前記バッファB1の各容量により決まるが,前記半波整形信号に発生するノイズパルスの発生期間t1よりも長い時間t2に設定する。例えば,1ミリ秒程度に設定することが考えられる。
これにより,前記遅延回路2による遅延後の前記半波整形信号におけるノイズパルスの発生を確実に防止できる。
Further, the zero-cross signal output circuit X includes a delay circuit 2 (an example of the delay unit) that delays the half-wave shaping signal that is the output of the comparator CP using a resistor element R5, a capacitor C1, and a buffer B1. ing. Here, the delay is performed using the capacitor C1, but a delay circuit that performs the delay using the inductance may be used. 3C is an enlarged view of the half-wave shaping signal (the signal at the position P2) before being delayed by the delay circuit 2, and FIG. 3D is a view before being delayed by the delay circuit 2. FIG. It is an enlarged view of the half-wave shaping signal (signal at the position of P2).
Here, when voltage fluctuation due to noise occurs in the AC signal, as shown by a broken line in FIG. 3C, a rising edge portion of the half-wave shaping signal (P2 signal) before being delayed by the delay circuit 2 And a noise pulse is generated at each falling edge.
On the other hand, as shown in FIG. 3D, the noise pulse is removed from the half-wave shaping signal delayed by the delay circuit 2. This is because the noise pulse component is absorbed and removed by the action of the capacitor C1.
Here, the delay time by the delay circuit 2 is determined by the capacitances of the capacitor C1 and the buffer B1, but is set to a time t2 longer than the generation period t1 of the noise pulse generated in the half-wave shaping signal. For example, setting to about 1 millisecond is conceivable.
As a result, it is possible to reliably prevent the generation of noise pulses in the half-wave shaping signal after being delayed by the delay circuit 2.

さらに,ゼロクロス信号出力回路Xは,前記半波整形信号を前記遅延回路2により遅延させる前後の各信号を入力し,XOR検出素子(回路)3によってその各信号の排他的オア信号を生成し,その排他的オア信号に基づくゼロクロス信号FWを出力する信号出力回路5(前記ゼロクロス信号出力手段の一例)を有している。
ここで,図3(e)に示す信号が,前記XOR検出素子3の出力信号(前記排他的オア信号)である。
図3(e)に示すように,前記排他的オア信号(P4の位置の信号)において,正論理の場合は,信号の立ち上がりエッジの部分eg1には,遅延前の前記半波整形信号の影響でノイズパルスが生じるが,信号の立ち下がりエッジの部分eg2にはノイズパルスが生じない。しかも,図3(e)に示すように,前記交流信号の半サイクルごとのゼロクロス信号を得ることができる。
この図3(e)に示すゼロクロス信号を前記制御部300に入力させ,その立ち下がりエッジにより割り込み処理を実行することにより,電源電圧の変動による割り込み処理の誤動作を防止することができる。
同様に,負論理(ゼロクロス時にLowレベル出力)とした場合は,図3(e)とは逆に,前記排他的オア信号の立ち上がりエッジ部分にノイズパルスが生じない。この信号を用いる場合は,前記制御部300において,立ち上がりエッジにより割り込み処理を実行すればよい。
Further, the zero-cross signal output circuit X inputs each signal before and after the half-wave shaping signal is delayed by the delay circuit 2, and generates an exclusive OR signal of each signal by the XOR detection element (circuit) 3. A signal output circuit 5 (an example of the zero cross signal output means) that outputs a zero cross signal FW based on the exclusive OR signal is provided.
Here, the signal shown in FIG. 3E is the output signal of the XOR detection element 3 (the exclusive OR signal).
As shown in FIG. 3E, in the exclusive OR signal (the signal at the position of P4), in the case of positive logic, the rising edge portion eg1 of the signal has an influence of the half-wave shaping signal before the delay. However, no noise pulse occurs at the falling edge portion eg2 of the signal. Moreover, as shown in FIG. 3 (e), a zero-cross signal can be obtained for each half cycle of the AC signal.
By inputting the zero-cross signal shown in FIG. 3E to the control unit 300 and executing the interrupt process at the falling edge, the malfunction of the interrupt process due to the fluctuation of the power supply voltage can be prevented.
Similarly, in the case of negative logic (Low level output at zero crossing), a noise pulse does not occur at the rising edge portion of the exclusive OR signal, contrary to FIG. When this signal is used, the control unit 300 may execute interrupt processing with a rising edge.

ここで,前記XOR検出素子3の出力信号をそのままゼロクロス信号とすることも考えられるが,通常,1次側の電源系統と前記制御部300に入力する2次側の系統とを絶縁するため,フォトカプラが用いられる。
本ゼロクロス信号出力回路Xが有する前記信号出力回路5(ゼロクロス信号出力手段)も,前記排他的オア信号をトランジスタTR1に入力させ,該トランジスタTR1に流れる信号によりフォトカプラPCを構成するフォトダイオードD1を発光させるとともに,その光によって,同じくフォトカプラPCを構成するフォトトランジスタTR2を動作させるフォトカプラ回路4を有している。こうして前記フォトトランジスタTR2(フォトカプラの2次側)に流れる信号が,ゼロクロス信号FWとして出力される(前記フォトカプラ出力手段の一例)。
ここで,前記フォトカプラPCの1次側に流れる信号(即ち,前記フォトダイオードD1に流れる信号)の経路には,その信号の最大電流を制限するための定電流ダイオードD2(前記電流制限手段の一例)が設けられている。
一般に,フォトカプラの1次側に流れる信号の信号経路(図2の低電流ダイオードD2の位置)には,抵抗素子が設けられる。しかしこの場合,前記交流電源PWの電圧変動によって1次側の各電圧(VCC等)が上昇すると,前記フォトカプラPCに過剰な電流が流れることになる。
しかし,図2に示す構成によれば,前記フォトカプラPCに流れる電流が制限されるので,前記フォトカプラPCの安定動作(即ち,2次側のゼロクロス信号FWの安定化)と消費電力の抑制とを図ることができる。
Here, it is conceivable that the output signal of the XOR detection element 3 is used as it is as a zero cross signal. However, in order to insulate the primary power supply system and the secondary system input to the control unit 300 normally, A photocoupler is used.
The signal output circuit 5 (zero-cross signal output means) included in the zero-cross signal output circuit X also inputs the exclusive OR signal to the transistor TR1, and includes a photodiode D1 constituting the photocoupler PC by a signal flowing through the transistor TR1. It has a photocoupler circuit 4 that emits light and operates the phototransistor TR2 that also constitutes the photocoupler PC by the light. Thus, the signal flowing through the phototransistor TR2 (secondary side of the photocoupler) is output as a zero cross signal FW (an example of the photocoupler output means).
Here, a constant current diode D2 for limiting the maximum current of the signal (in the path of the current limiting means) in the path of the signal flowing to the primary side of the photocoupler PC (that is, the signal flowing to the photodiode D1). An example) is provided.
In general, a resistance element is provided in the signal path (position of the low current diode D2 in FIG. 2) of the signal flowing on the primary side of the photocoupler. However, in this case, if each voltage on the primary side (VCC or the like) rises due to voltage fluctuation of the AC power supply PW, an excessive current flows through the photocoupler PC.
However, according to the configuration shown in FIG. 2, since the current flowing through the photocoupler PC is limited, the stable operation of the photocoupler PC (that is, stabilization of the zero-cross signal FW on the secondary side) and the suppression of power consumption. Can be planned.

ところで,前記半波整形回路1の一部(図2の破線枠の部分)を,他の構成(図2の一点鎖線の枠の部分)に置き換えた半波整形回路1’とした構成も考えられる。
即ち,図2の一点は線枠内に示すように,前記半波整形回路1’(前記半波整形信号生成手段の一例)は,出力信号(P2の位置の信号)が抵抗素子R6及びコンデンサC2を介して正帰還された前記コンパレータCP(比較器)に,前記交流信号(交流電源PWの出力信号)を入力させ,その出力信号(P2の位置の信号)を前記半波整形信号とするものである。
これにより,前記コンパレータCPの入力側において,負電圧から正電圧へのゼロクロスの発生時に一時的に入力電圧が正電圧側へシフトされ,その逆に正電圧から負電圧へのゼロクロスの発生時に一時的に入力電圧が負電圧側へシフトされる。このようなヒステリシス特性が得られることにより,前記交流信号のゼロクロス時の前記コンパレータCPの出力信号におけるノイズパルス発生を抑制できる。これにより,より安定した(ノイズの影響がより少ない)ゼロクロス信号を得ることができる。
By the way, a configuration in which a half-wave shaping circuit 1 ′ in which a part of the half-wave shaping circuit 1 (the portion indicated by a broken line in FIG. 2) is replaced with another configuration (the portion indicated by a one-dot chain line in FIG. 2) is also considered. It is done.
That is, as shown in a line frame at one point in FIG. 2, the half-wave shaping circuit 1 ′ (an example of the half-wave shaping signal generating means) is configured such that the output signal (the signal at the position of P2) has a resistance element R6 and a capacitor. The AC signal (the output signal of the AC power supply PW) is input to the comparator CP (comparator) positively fed back via C2, and the output signal (the signal at the position of P2) is used as the half-wave shaping signal. Is.
Thereby, on the input side of the comparator CP, the input voltage is temporarily shifted to the positive voltage side when a zero cross from the negative voltage to the positive voltage occurs, and conversely, when the zero cross from the positive voltage to the negative voltage occurs, Thus, the input voltage is shifted to the negative voltage side. By obtaining such hysteresis characteristics, it is possible to suppress the generation of noise pulses in the output signal of the comparator CP when the AC signal is zero-crossed. This makes it possible to obtain a more stable zero-cross signal (less influenced by noise).

本発明は,ゼロクロス信号出力装置への利用が可能である。   The present invention is applicable to a zero cross signal output device.

本発明の実施形態に係るゼロクロス信号出力回路Xを備えた画像処理装置Zの概略構成を表すブロック図。1 is a block diagram illustrating a schematic configuration of an image processing device Z including a zero-cross signal output circuit X according to an embodiment of the present invention. ゼロクロス信号出力回路Xの回路図。FIG. 3 is a circuit diagram of a zero cross signal output circuit X. ゼロクロス信号出力回路Xにおける交流信号及びゼロクロス信号の電圧波形を表す図。The figure showing the voltage waveform of the alternating current signal in the zero cross signal output circuit X, and a zero cross signal. 従来のゼロクロス信号出力回路Aにおける交流信号及びゼロクロス信号の電圧波形を表す図。The figure showing the voltage waveform of the alternating current signal in the conventional zero cross signal output circuit A, and a zero cross signal.

符号の説明Explanation of symbols

1,1’…半波整形回路(半波整形信号生成手段)
2…遅延回路(遅延手段)
3…XOR検出素子
4…フォトカプラ回路(フォトカプラ出力手段)
5…信号出力回路(ゼロクロス信号出力手段)
X…ゼロクロス信号出力回路(装置)
Z…画像処理装置
PW…交流電源
R1,R2,,,…抵抗素子
C1,C2…コンデンサ
D1,D2…ダイオード
TR1,TR2…トランジスタ
B1…バッファ
CP…コンパレータ(比較器)
PC…フォトカプラ
1, 1 '... half wave shaping circuit (half wave shaping signal generating means)
2 ... Delay circuit (delay means)
3 ... XOR detection element 4 ... Photocoupler circuit (photocoupler output means)
5. Signal output circuit (zero cross signal output means)
X ... Zero cross signal output circuit (device)
Z: Image processing device PW: AC power supply R1, R2,... Resistance elements C1, C2 ... Capacitors D1, D2 ... Diodes TR1, TR2 ... Transistor B1 ... Buffer CP ... Comparator (comparator)
PC ... Photocoupler

Claims (6)

交流電源の出力信号に基づいてゼロクロス信号を出力するゼロクロス信号出力装置において,
前記交流電源の出力信号に基づいてその半波整形信号を生成する半波整形信号生成手段と,
前記半波整形信号を遅延させる遅延手段と,
前記半波整形信号を前記遅延手段により遅延させる前後の各信号の排他的オア信号を生成し,該排他的オア信号に基づいてゼロクロス信号を出力するゼロクロス信号出力手段と,
を具備してなることを特徴とするゼロクロス信号出力装置。
In the zero cross signal output device that outputs the zero cross signal based on the output signal of the AC power supply,
Half-wave shaping signal generating means for generating the half-wave shaping signal based on the output signal of the AC power supply;
Delay means for delaying the half-wave shaped signal;
Zero cross signal output means for generating an exclusive OR signal of each signal before and after delaying the half wave shaping signal by the delay means, and outputting a zero cross signal based on the exclusive OR signal;
A zero-cross signal output device comprising:
前記遅延手段による遅延時間が,前記半波整形信号に発生するノイズパルスの発生期間よりも長く設定されてなる請求項1に記載のゼロクロス信号出力装置。   The zero cross signal output device according to claim 1, wherein a delay time by the delay means is set longer than a generation period of a noise pulse generated in the half-wave shaping signal. 前記ゼロクロス信号出力手段が,
前記排他的オア信号に基づいてフォトカプラを介して前記ゼロクロス信号を出力するフォトカプラ出力手段と,
前記フォトカプラの1次側に流れる信号の最大電流を制限する電流制限手段と,
を具備してなる請求項1又は2に記載のゼロクロス信号出力装置。
The zero cross signal output means comprises:
Photocoupler output means for outputting the zero-cross signal via a photocoupler based on the exclusive OR signal;
Current limiting means for limiting the maximum current of the signal flowing on the primary side of the photocoupler;
The zero cross signal output device according to claim 1 or 2 comprising.
前記半波整形信号生成手段が,前記交流電源の出力信号を比較器に差動入力させ,その出力信号を前記半波整形信号とするものである請求項1〜3のいずれかに記載のゼロクロス信号出力装置。   The zero-crossing signal according to any one of claims 1 to 3, wherein the half-wave shaping signal generating means differentially inputs an output signal of the AC power supply to a comparator and uses the output signal as the half-wave shaping signal. Signal output device. 前記半波整形信号生成手段が,出力信号が抵抗素子及びコンデンサを介して正帰還された比較器に前記交流電源の出力信号を入力させ,その出力信号を前記半波整形信号とするものである請求項1〜4のいずれかに記載のゼロクロス信号出力装置。   The half-wave shaping signal generating means inputs the output signal of the AC power supply to a comparator whose output signal is positively fed back through a resistance element and a capacitor, and uses the output signal as the half-wave shaping signal. The zero cross signal output apparatus in any one of Claims 1-4. 請求項1〜5のいずれかに記載のゼロクロス信号出力装置と,これにより出力されたゼロクロス信号を用いて割り込み処理を行う制御手段と,を具備してなることを特徴とする画像処理装置。   6. An image processing apparatus comprising: the zero-cross signal output device according to claim 1; and a control unit that performs an interrupt process using the zero-cross signal output thereby.
JP2004097968A 2004-03-30 2004-03-30 Zero-cross signal output unit, image processor Pending JP2005286707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004097968A JP2005286707A (en) 2004-03-30 2004-03-30 Zero-cross signal output unit, image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004097968A JP2005286707A (en) 2004-03-30 2004-03-30 Zero-cross signal output unit, image processor

Publications (1)

Publication Number Publication Date
JP2005286707A true JP2005286707A (en) 2005-10-13

Family

ID=35184627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004097968A Pending JP2005286707A (en) 2004-03-30 2004-03-30 Zero-cross signal output unit, image processor

Country Status (1)

Country Link
JP (1) JP2005286707A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014510441A (en) * 2011-01-27 2014-04-24 クアルコム,インコーポレイテッド High voltage differential receiver
JP2016090469A (en) * 2014-11-07 2016-05-23 ニチコン株式会社 Frequency detection device
US9405261B2 (en) 2014-08-26 2016-08-02 Samsung Electronics Co., Ltd. Method and apparatus for detecting phase of input power
JP2017204941A (en) * 2016-05-12 2017-11-16 株式会社富士通ゼネラル Power converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014510441A (en) * 2011-01-27 2014-04-24 クアルコム,インコーポレイテッド High voltage differential receiver
US9405261B2 (en) 2014-08-26 2016-08-02 Samsung Electronics Co., Ltd. Method and apparatus for detecting phase of input power
JP2016090469A (en) * 2014-11-07 2016-05-23 ニチコン株式会社 Frequency detection device
JP2017204941A (en) * 2016-05-12 2017-11-16 株式会社富士通ゼネラル Power converter

Similar Documents

Publication Publication Date Title
JP5056835B2 (en) Heating apparatus and image forming apparatus
JP5812539B2 (en) Image forming apparatus
JP2014113752A (en) Image formation apparatus, image formation apparatus control method, and program
US20130114969A1 (en) Power control method, power control device, and image forming apparatus
JP4630576B2 (en) Power control device
JP2005286707A (en) Zero-cross signal output unit, image processor
KR20170045954A (en) Image forming apparatus and merhod for controlling thereof
JP2015011152A (en) Heating device and image forming apparatus
JP2014149388A (en) Zero-cross point detector, image forming apparatus, and zero-cross point detection method
JP2017188978A (en) Electric power supply and image forming apparatus
JP2009128705A (en) Image forming device
JP5942654B2 (en) Image forming apparatus and method of controlling image forming apparatus
US8532516B2 (en) Fixing device, image forming apparatus, and heating control method
JP7318528B2 (en) Power supply circuit and electronic equipment with power supply circuit
JP2007325185A (en) Power supply device and image forming device equipped with its power supply device
JP5972186B2 (en) Power supply device and image forming apparatus provided with the same
JP5207726B2 (en) Image forming apparatus
JP4338429B2 (en) Zero cross signal output device, image forming device
JP2007047211A (en) Fixing heater controller, fixing heater control method, and image forming apparatus
JP2008116590A (en) Image forming apparatus
JP2010039421A (en) Image forming apparatus and zero-cross detection control method
JP6414035B2 (en) Image forming apparatus
JP5381368B2 (en) Power supply control apparatus, image forming apparatus, and power supply control method
JP7468188B2 (en) Power supply device and image forming apparatus
JP2006157662A (en) Information processor