JP2006135000A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2006135000A
JP2006135000A JP2004320454A JP2004320454A JP2006135000A JP 2006135000 A JP2006135000 A JP 2006135000A JP 2004320454 A JP2004320454 A JP 2004320454A JP 2004320454 A JP2004320454 A JP 2004320454A JP 2006135000 A JP2006135000 A JP 2006135000A
Authority
JP
Japan
Prior art keywords
semiconductor device
disk
wafer
gate electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004320454A
Other languages
Japanese (ja)
Inventor
Yoji Kawasaki
洋司 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004320454A priority Critical patent/JP2006135000A/en
Publication of JP2006135000A publication Critical patent/JP2006135000A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a manufacturing method for a semiconductor device capable of inhibiting a collision between a gate electrode and a foreign matter. <P>SOLUTION: In the manufacturing method for the semiconductor device, wafers formed on a surface are arranged inside the periphery of a disk in the semiconductor device with the gate electrode, and ions are implanted to the surfaces of the wafers while rotating the disk. In the manufacturing method for the semiconductor device, photo resists as dummies in heights corresponding at a collision angle to the gate electrode of the foreign matter are formed on isolation oxide films in the wafers, the peripheral sections of the wafers or dicing sections. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、ディスクを回転させながらウェハの表面にイオン注入する半導体装置の製造方法に関するものである。   The present invention relates to a method of manufacturing a semiconductor device in which a wafer on which a semiconductor device having a gate electrode is formed is arranged on the inner periphery of a disk and ions are implanted into the surface of the wafer while rotating the disk.

バッチ型イオン注入装置では、ウェハをディスクの周縁内側に並べて、ディスクを回転させながらウェハの表面にイオン注入する(例えば、特許文献1参照)。この際、イオン注入によるウェハの高温化を抑えるため、ディスクを高速回転して遠心力を発生させ、ディスク表面へウェハを密着させる必要がある。   In a batch type ion implantation apparatus, wafers are arranged inside the periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk (see, for example, Patent Document 1). At this time, in order to suppress the high temperature of the wafer due to ion implantation, it is necessary to rotate the disk at a high speed to generate a centrifugal force and to bring the wafer into close contact with the disk surface.

従って、ウェハは、ディスクの回転数(角速度)及びディスクの大きさ(半径)に比例した速度で公転する。例えば、ディスクの回転数が1200revolution/min、ディスク中心からウェハ中心までの距離が600mmの場合、ウェハ中心の回転速度は約80m/secとなる。   Therefore, the wafer revolves at a speed proportional to the rotational speed (angular speed) of the disk and the size (radius) of the disk. For example, when the rotational speed of the disk is 1200 revolution / min and the distance from the disk center to the wafer center is 600 mm, the rotation speed of the wafer center is about 80 m / sec.

特開2003−77989号公報JP 2003-77789 A

上記のようにイオン注入時にウェハは高速で公転しているため、遊離した異物がウェハに近づいた場合、異物とウェハは高速で衝突する。そして、図7に示すように、ウェハ11の表面に細長いゲート電極12を有する半導体装置が形成され、そのゲート電極12がフォトレジストで覆われていない場合、ゲート電極12は異物13に衝突して機械的な損傷を被る。さらに、ゲート電極の幅(ゲート長)や高さによっては、ゲート電極の一部が欠けて断線するという問題があった。   As described above, since the wafer revolves at high speed during ion implantation, when the separated foreign matter approaches the wafer, the foreign matter and the wafer collide at high speed. Then, as shown in FIG. 7, when a semiconductor device having an elongated gate electrode 12 is formed on the surface of the wafer 11 and the gate electrode 12 is not covered with the photoresist, the gate electrode 12 collides with the foreign matter 13. It suffers mechanical damage. Further, depending on the width (gate length) and height of the gate electrode, there is a problem that a part of the gate electrode is cut off and disconnected.

本発明は、上述のような課題を解決するためになされたもので、その目的は、ゲート電極と異物の衝突を抑えることができる半導体装置の製造方法を得るものである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device manufacturing method capable of suppressing collision between a gate electrode and a foreign substance.

本発明に係る半導体装置の製造方法は、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、ディスクを回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、異物のゲート電極への衝突角度に応じた高さのダミーのフォトレジストをウェハ内の分離酸化膜、ウェハの周辺部、又はダイシング部の上に形成する。本発明のその他の特徴は以下に明らかにする。   A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a wafer on which a semiconductor device having a gate electrode is formed is arranged inside the periphery of the disk, and ions are implanted into the surface of the wafer while rotating the disk. , A dummy photoresist having a height corresponding to the collision angle of the foreign matter with the gate electrode is formed on the isolation oxide film in the wafer, the peripheral portion of the wafer, or the dicing portion. Other features of the present invention will become apparent below.

本発明により、ゲート電極と異物の衝突を抑えることができる。   According to the present invention, collision between a gate electrode and a foreign substance can be suppressed.

実施の形態1.
本発明の実施の形態1に係る半導体装置の製造方法について図1を用いて説明する。
Embodiment 1 FIG.
A method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIG.

まず、ウェハ11の表面に、ゲート電極12を有する半導体装置を形成する。次に、フォトレジスト塗布、露光及び現像工程により、ゲート電極12よりも高さの高いダミーのフォトレジスト14をウェハ11内の素子分離に使用される酸化膜(分離酸化膜)、ウェハの周辺部、又はダイシング部の上に形成する。ただし、ダミーのフォトレジスト14として、分離酸化膜への密着性が良好で機械的強度が高い水溶性ネガレジストを用いるのが好ましい。   First, a semiconductor device having the gate electrode 12 is formed on the surface of the wafer 11. Next, an oxide film (isolation oxide film) used for element isolation in the wafer 11 is formed in a dummy photoresist 14 having a height higher than that of the gate electrode 12 by a photoresist coating, exposure and development process, and the peripheral portion of the wafer. Or formed on the dicing part. However, as the dummy photoresist 14, it is preferable to use a water-soluble negative resist having good adhesion to the isolation oxide film and high mechanical strength.

そして、ウェハ11をディスクの周縁内側に並べて、ディスクを回転させながらウェハの表面にイオン注入する。この時に遊離した異物13がウェハ11に近づいた場合、異物13は、異物13の落下による速度ベクトルV1とディスクの回転による速度ベクトルV2を合算した速度ベクトルV3でウェハ11に衝突する。   Then, the wafers 11 are arranged inside the periphery of the disk, and ions are implanted into the surface of the wafer while rotating the disk. When the foreign matter 13 released at this time approaches the wafer 11, the foreign matter 13 collides with the wafer 11 at a velocity vector V3 obtained by adding the velocity vector V1 due to the fall of the foreign matter 13 and the velocity vector V2 due to the rotation of the disk.

そこで、ダミーのフォトレジスト14の高さを異物13のゲート電極12への衝突角度に応じた高さとすることで、異物13をダミーのフォトレジスト14に衝突させる。即ち、ダミーのフォトレジスト14を、選択的なイオン注入のためのドーパントマスクではなく、異物13の衝突を防ぐ壁として用いる。これにより、ゲート電極12まで侵入する異物13の個数を低減又は無くして、異物13のゲート電極12への衝突を抑えることができる。   Therefore, the height of the dummy photoresist 14 is set to a height corresponding to the collision angle of the foreign material 13 with the gate electrode 12, thereby causing the foreign material 13 to collide with the dummy photoresist 14. That is, the dummy photoresist 14 is used not as a dopant mask for selective ion implantation but as a wall for preventing the collision of the foreign material 13. As a result, the number of foreign matters 13 entering the gate electrode 12 can be reduced or eliminated, and collision of the foreign matter 13 with the gate electrode 12 can be suppressed.

具体的には、水平方向を基準とした異物13のゲート電極12への衝突角度をθ、ゲート電極12とダミーのフォトレジスト14の距離をd、ゲート電極12の高さとダミーのフォトレジスト14の高さの差をdとすると、以下の関係式を満たすようにダミーのフォトレジスト14の高さを設定すればよい。
[数1]
>dtanθ (数式1)
ただし、ダミーのフォトレジスト14の高さは、イオン注入による収縮効果を考慮して設定する。なお、ウェハ11の回転速度が83m/secの時、異物13のゲート電極12に対する衝突角度θは5°以下となる。
Specifically, the collision angle of the foreign material 13 with respect to the gate electrode 12 with respect to the horizontal direction is θ, the distance between the gate electrode 12 and the dummy photoresist 14 is d 1 , the height of the gate electrode 12 and the dummy photoresist 14. If the height difference is d 2 , the height of the dummy photoresist 14 may be set so as to satisfy the following relational expression.
[Equation 1]
d 2 > d 1 tanθ (Formula 1)
However, the height of the dummy photoresist 14 is set in consideration of the contraction effect by ion implantation. When the rotation speed of the wafer 11 is 83 m / sec, the collision angle θ of the foreign material 13 with respect to the gate electrode 12 is 5 ° or less.

また、ダミーのフォトレジスト14をダイシング部に形成する場合、四角形チップの4辺全てのダイシング部に形成することが最も望ましいが、異物が入射する相対的な方向は回転方向に限られるため、回転方向側の1辺のダイシング部のみに形成してもよい。   In addition, when the dummy photoresist 14 is formed on the dicing portion, it is most preferable to form the dummy photoresist 14 on all four sides of the quadrilateral chip. You may form only in the dicing part of one side of a direction side.

なお、上記実施の形態ではフォトレジストをドーパントマスクとして用いない場合について説明したが、本発明はこれに限定されない。即ち、CMOSトランジスタのソース・ドレイン領域のイオン注入においてN型とP型のドーパントを選択的に注入するために用いられるフォトレジストを異物防止のために兼用することができる。例えば、異物入射角度1°、レジストとゲート電極高低差230nmの場合、図2に従ってウェハ速度に応じたレジスト間距離に設定し、そのレジスト間に、レジストが塗布されずにイオン注入される領域のゲート電極を形成するようにレイアウトする。   Although the case where the photoresist is not used as a dopant mask has been described in the above embodiment, the present invention is not limited to this. That is, the photoresist used for selectively implanting the N-type and P-type dopants in the ion implantation of the source / drain regions of the CMOS transistor can also be used for foreign matter prevention. For example, in the case of a foreign matter incident angle of 1 ° and a resist and gate electrode height difference of 230 nm, the distance between resists corresponding to the wafer speed is set according to FIG. A layout is formed so as to form a gate electrode.

実施の形態2.
本発明の実施の形態2に係る半導体装置の製造方法について図3を用いて説明する。実施の形態2は、ダミーのフォトレジストを形成する代わりに、図3に示すように、ゲート電極12を形成すると同時にダミーのゲート電極15をウェハ11内の分離酸化膜16の上に形成する点で実施の形態1と異なる。
Embodiment 2. FIG.
A method of manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. In the second embodiment, instead of forming a dummy photoresist, as shown in FIG. 3, the gate electrode 12 is formed and the dummy gate electrode 15 is formed on the isolation oxide film 16 in the wafer 11 at the same time. This is different from the first embodiment.

このダミーのゲート電極15は、ゲート電極12と同じ工程で形成されるため、新たな工程の追加は不要である。また、分離酸化膜16はウェハ11の他の表面よりも隆起しているため、分離酸化膜16上に形成したダミーのゲート電極15は、ゲート電極12よりも高くなる。このため、異物13をダミーのゲート電極15に衝突させて、ゲート電極12まで侵入する異物13の個数を低減又は無くして、異物13のゲート電極12への衝突を抑えることができる。   Since the dummy gate electrode 15 is formed in the same process as that of the gate electrode 12, it is not necessary to add a new process. Further, since the isolation oxide film 16 protrudes from the other surface of the wafer 11, the dummy gate electrode 15 formed on the isolation oxide film 16 is higher than the gate electrode 12. For this reason, the foreign material 13 is caused to collide with the dummy gate electrode 15 to reduce or eliminate the number of the foreign material 13 that penetrates to the gate electrode 12, thereby suppressing the foreign material 13 from colliding with the gate electrode 12.

実施の形態3.
本発明の実施の形態3に係る半導体装置の製造方法について図4を用いて説明する。まず、実施の形態1及び2と同様に、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べる。
Embodiment 3 FIG.
A method of manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. First, as in the first and second embodiments, a wafer having a semiconductor device having a gate electrode formed on the surface is arranged inside the periphery of the disk.

ただし、実施の形態3では、ディスクの回転方向に投影されるゲート電極の長さの総量が最小となるように、ディスク上におけるウェハの搭載方向を設定する。例えば、ゲート電極12がディスクの回転方向と平行になるようにした図4(c)の場合が、図4(a)及び(b)の場合に比べて、ディスクの回転方向に投影されるゲート電極12の長さの総量が小さくなる。その後、実施の形態1及び2と同様に、ディスクを回転させながらウェハの表面にイオン注入する。   However, in the third embodiment, the mounting direction of the wafer on the disk is set so that the total length of the gate electrode projected in the rotating direction of the disk is minimized. For example, in the case of FIG. 4C in which the gate electrode 12 is parallel to the rotation direction of the disk, the gate projected in the rotation direction of the disk is compared to the case of FIGS. 4A and 4B. The total length of the electrode 12 is reduced. Thereafter, as in the first and second embodiments, ions are implanted into the surface of the wafer while rotating the disk.

このようにディスクの回転方向に投影されるゲート電極の長さの総量を小さくすることで、異物13がゲート電極12へ衝突する確率が減少するため、異物13のゲート電極12への衝突を抑えることができる。   By reducing the total length of the gate electrode projected in the disc rotation direction in this way, the probability that the foreign material 13 collides with the gate electrode 12 is reduced, so that the foreign material 13 is prevented from colliding with the gate electrode 12. be able to.

なお、ウェハ上に複数のゲート電極が形成され、それらの向きが不規則な場合は、ディスクの回転方向に投影される全ゲート電極の長さの総量が最小となるように、ディスク上におけるウェハの搭載方向を設定する。   If a plurality of gate electrodes are formed on the wafer and their orientations are irregular, the wafer on the disk is minimized so that the total length of all gate electrodes projected in the disk rotation direction is minimized. Set the mounting direction.

実施の形態4.
図5は、本発明の実施の形態4に係る半導体装置の製造方法において、ディスク上にウェハを搭載した状態を示す上面図(a)及び断面図(b)である。図示のように、ディスク17のウェハ11が搭載される部分の回転方向側の側壁のみに、高さ可変の壁18を設ける。
Embodiment 4 FIG.
FIGS. 5A and 5B are a top view and a cross-sectional view showing a state in which a wafer is mounted on a disk in the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention. As shown in the figure, a wall 18 of variable height is provided only on the side wall on the rotational direction side of the portion of the disk 17 where the wafer 11 is mounted.

そして、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、ディスクを回転させながらウェハの表面にイオン注入する。ただし、イオン注入する際に壁18をゲート電極12よりも高くする。これにより、異物13のゲート電極12への衝突を抑えることができる。   Then, the wafer on which the semiconductor device having the gate electrode is formed is arranged inside the periphery of the disk, and ions are implanted into the surface of the wafer while rotating the disk. However, the wall 18 is made higher than the gate electrode 12 when ions are implanted. Thereby, the collision of the foreign material 13 with the gate electrode 12 can be suppressed.

実施の形態5.
図6は、本発明の実施の形態5に係る半導体装置の製造方法と従来の製造方法における、時間とディスク回転数の関係を示す図である。
Embodiment 5. FIG.
FIG. 6 is a diagram showing the relationship between time and disk rotational speed in the semiconductor device manufacturing method according to the fifth embodiment of the present invention and the conventional manufacturing method.

実施の形態5でも、従来と同様に、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、ディスクを第1の速度で回転させながらウェハの表面にイオン注入する。   In the fifth embodiment as well, as in the conventional case, a wafer on which a semiconductor device having a gate electrode is formed is arranged inside the periphery of the disk, and ions are implanted into the surface of the wafer while rotating the disk at a first speed.

ただし、実施の形態5では、イオン注入する前に、第1の速度よりも低い第2の速度で一定時間、ウェハを搭載した状態でディスクを回転させる。これにより、ディスク上にある異物を遠心力によってチャンバー内壁方向に除去できる。ただし、この低速回転中に異物はウェハに衝突するが、その運動量は小さいためゲート電極へ損傷を与えることはない。従って、イオン注入時にディスクを高速で回転させる際に、異物13のゲート電極12への衝突を抑えることができる。   However, in the fifth embodiment, the disk is rotated with the wafer mounted for a certain period of time at a second speed lower than the first speed before ion implantation. Thereby, the foreign material on the disk can be removed toward the inner wall of the chamber by centrifugal force. However, the foreign matter collides with the wafer during this low-speed rotation, but the momentum is small so that the gate electrode is not damaged. Therefore, when the disk is rotated at high speed during ion implantation, collision of the foreign material 13 with the gate electrode 12 can be suppressed.

例えば、高さ160nm、幅60nmのゲート電極に対して、イオン注入前に回転数400rpm(イオン注入時の回転数は1200rpm)でディスクを一定時間回転させることで、衝突による断線を無くすことができる。   For example, for a gate electrode having a height of 160 nm and a width of 60 nm, the disk can be rotated for a fixed time at a rotational speed of 400 rpm (the rotational speed at the time of ion implantation is 1200 rpm) before ion implantation. .

実施の形態6.
実施の形態6では、まず、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べる。そして、ディスクを回転させながらウェハの表面にイオン注入する。ただし、イオン注入の際に、イオン注入装置内、具体的には注入チャンバー側壁全体を−20℃以下に保つ。これにより、発生した異物の注入チャンバー側壁への吸着率が上がり、異物のブラウン運動も少なくなるため、異物のゲート電極への衝突を抑えることができる。
Embodiment 6 FIG.
In the sixth embodiment, first, a wafer on which a semiconductor device having a gate electrode is formed is arranged on the inner periphery of the disk. Then, ions are implanted into the surface of the wafer while rotating the disk. However, at the time of ion implantation, the inside of the ion implantation apparatus, specifically, the entire sidewall of the implantation chamber is kept at −20 ° C. or lower. As a result, the adsorption rate of the generated foreign matter to the side wall of the injection chamber is increased and the Brownian motion of the foreign matter is reduced, so that the collision of the foreign matter with the gate electrode can be suppressed.

本発明の実施の形態1に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on Embodiment 1 of this invention. 異物入射角度1°、レジストとゲート電極高低差230nmの場合における異物のゲート電極への衝突を抑えるためのウェハ速度に応じたレジスト間距離の関係を示す図である。It is a figure which shows the relationship of the distance between resists according to the wafer speed for suppressing the collision to the gate electrode of the foreign material in the case of the foreign material incident angle of 1 degree, and a resist and gate electrode height difference of 230 nm. 本発明の実施の形態2に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on Embodiment 2 of this invention. ディスク上におけるウェハの搭載方向と、ディスクの回転方向に投影されるゲート電極の長さの関係を示す図である。It is a figure which shows the relationship between the mounting direction of the wafer on a disk, and the length of the gate electrode projected on the rotation direction of a disk. 本発明の実施の形態4に係る半導体装置の製造方法において、ディスク上にウェハを搭載した状態を示す上面図(a)及び断面図(b)である。In the manufacturing method of the semiconductor device concerning Embodiment 4 of the present invention, it is a top view (a) and a sectional view (b) showing a state where a wafer is mounted on a disk. 本発明の実施の形態5に係る半導体装置の製造方法と従来の製造方法における、時間とディスク回転数の関係を示す図である。It is a figure which shows the relationship between time and disk rotation speed in the manufacturing method of the semiconductor device which concerns on Embodiment 5 of this invention, and the conventional manufacturing method. 異物がウェハ上のゲート電極に衝突する様子を示す断面図である。It is sectional drawing which shows a mode that a foreign material collides with the gate electrode on a wafer.

符号の説明Explanation of symbols

11 ウェハ
12 ゲート電極
13 異物
14 フォトレジスト
15 ゲート電極
16 分離酸化膜
17 ディスク
18 壁
11 Wafer 12 Gate electrode 13 Foreign material 14 Photoresist 15 Gate electrode 16 Isolation oxide film 17 Disk 18 Wall

Claims (7)

ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、前記ディスクを回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、
異物の前記ゲート電極への衝突角度に応じた高さのダミーのフォトレジストを前記ウェハ内の分離酸化膜、前記ウェハの周辺部、又はダイシング部の上に形成することを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device, a semiconductor device having a gate electrode formed on a surface thereof is arranged on the inner periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk.
A dummy photoresist having a height corresponding to a collision angle of a foreign substance with the gate electrode is formed on an isolation oxide film in the wafer, a peripheral portion of the wafer, or a dicing portion. Production method.
前記ダミーのフォトレジストとして水溶性ネガレジストを用いることを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein a water-soluble negative resist is used as the dummy photoresist. ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、前記ディスクを回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、
前記ゲート電極を形成すると同時にダミーのゲート電極を前記ウェハ内の分離酸化膜の上に形成することを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device, a semiconductor device having a gate electrode formed on a surface thereof is arranged on the inner periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk.
A method of manufacturing a semiconductor device, wherein a dummy gate electrode is formed on an isolation oxide film in the wafer simultaneously with forming the gate electrode.
ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、前記ディスクを回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、
前記ディスクの回転方向に投影される前記ゲート電極の長さの総量が最小となるように、前記ディスク上における前記ウェハの搭載方向を設定することを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device, a semiconductor device having a gate electrode formed on a surface thereof is arranged on the inner periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk.
A method of manufacturing a semiconductor device, wherein the mounting direction of the wafer on the disk is set so that the total length of the gate electrodes projected in the rotation direction of the disk is minimized.
ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、前記ディスクを回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、
前記ディスクの前記ウェハが搭載される部分の回転方向側の側壁のみに、高さ可変の壁を設け、
イオン注入する際に、前記壁を前記ゲート電極よりも高くすることを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device, a semiconductor device having a gate electrode formed on a surface thereof is arranged on the inner periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk.
A height-variable wall is provided only on the side wall on the rotational direction side of the portion of the disk where the wafer is mounted,
A method of manufacturing a semiconductor device, wherein the wall is made higher than the gate electrode when ion implantation is performed.
ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、前記ディスクを第1の速度で回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、
イオン注入する前に、前記第1の速度よりも低い第2の速度で一定時間、前記ウェハを搭載した状態で前記ディスクを回転させることを特徴とする半導体装置の製造方法。
In a method of manufacturing a semiconductor device, a semiconductor device having a gate electrode formed on a surface thereof is arranged on the inner periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk at a first speed.
A method of manufacturing a semiconductor device, wherein the disk is rotated while the wafer is mounted at a second speed lower than the first speed for a predetermined time before ion implantation.
ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、前記ディスクを回転させながら前記ウェハの表面にイオン注入する半導体装置の製造方法において、
イオン注入する際に、イオン注入装置内を−20℃以下に保つことを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device, a semiconductor device having a gate electrode formed on a surface thereof is arranged on the inner periphery of a disk, and ions are implanted into the surface of the wafer while rotating the disk.
A method of manufacturing a semiconductor device, wherein the inside of an ion implantation apparatus is kept at -20 ° C. or lower when ion implantation is performed.
JP2004320454A 2004-11-04 2004-11-04 Manufacturing method for semiconductor device Pending JP2006135000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004320454A JP2006135000A (en) 2004-11-04 2004-11-04 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004320454A JP2006135000A (en) 2004-11-04 2004-11-04 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2006135000A true JP2006135000A (en) 2006-05-25

Family

ID=36728288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004320454A Pending JP2006135000A (en) 2004-11-04 2004-11-04 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2006135000A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012782A (en) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd Substrate processing method
DE102006037751A1 (en) * 2006-07-26 2008-02-07 Qimonda Ag A method of forming a doped portion and a transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012782A (en) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd Substrate processing method
DE102006037751A1 (en) * 2006-07-26 2008-02-07 Qimonda Ag A method of forming a doped portion and a transistor
US7618867B2 (en) 2006-07-26 2009-11-17 Infineon Technologies Ag Method of forming a doped portion of a semiconductor and method of forming a transistor

Similar Documents

Publication Publication Date Title
TWI608543B (en) Semiconductor device and manufacturing method thereof
JP2007501518A (en) Method for forming asymmetric sidewall spacer
EP3185286B1 (en) Method and device to improve shallow trench isolation
JP5796412B2 (en) Manufacturing method of semiconductor device
WO2017171794A1 (en) High resolution photomask or reticle and its method of fabrication
US8823064B2 (en) Asymmetric FET formed through use of variable pitch gate for use as logic device and test structure
US20210020518A1 (en) Semiconductor structure
JP2006253207A (en) Method of coating, method of manufacturing semiconductor device
US8633081B2 (en) Modifying growth rate of a device layer
JP2006135000A (en) Manufacturing method for semiconductor device
JP2004134449A (en) Method of manufacturing semiconductor device
CN102637600B (en) Preparation method of MOS (metal oxide semiconductor) device
US7485543B2 (en) Method for manufacturing semiconductor device with overlay vernier
CN106298966B (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2009218580A (en) Bidirectional halo injection
JP2007318019A (en) Semiconductor device and manufacturing method therefor
CN109148447B (en) Semiconductor structure and forming method thereof
CN104201147A (en) Formation method for double-shallow trench isolator
CN101350307A (en) Method for manufacturing high voltage transistor as well as transistor integrated with low voltage and high voltage
CN102856168B (en) Improve the method that island photoresist peels off
JPH10189760A (en) Fabrication of semiconductor element
CN104952782A (en) Formation method of semiconductor device
TWI662687B (en) Semiconductor device and manufacturing method thereof
US20190067127A1 (en) Semiconductor structure and fabrication method thereof
JP2007059912A (en) Ic stress control system