JP2006130202A - Ultrasonic diagnostic apparatus - Google Patents

Ultrasonic diagnostic apparatus Download PDF

Info

Publication number
JP2006130202A
JP2006130202A JP2004324834A JP2004324834A JP2006130202A JP 2006130202 A JP2006130202 A JP 2006130202A JP 2004324834 A JP2004324834 A JP 2004324834A JP 2004324834 A JP2004324834 A JP 2004324834A JP 2006130202 A JP2006130202 A JP 2006130202A
Authority
JP
Japan
Prior art keywords
circuit
transistor
pull
diagnostic apparatus
ultrasonic diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004324834A
Other languages
Japanese (ja)
Other versions
JP4631399B2 (en
Inventor
Hiroshi Fukukita
博 福喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004324834A priority Critical patent/JP4631399B2/en
Publication of JP2006130202A publication Critical patent/JP2006130202A/en
Application granted granted Critical
Publication of JP4631399B2 publication Critical patent/JP4631399B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ultrasonic diagnostic apparatus capable of generating a transmission pulse with high voltage with the use of a low voltage resistance transistor. <P>SOLUTION: THe ultrasonic diagnostic apparatus is equipped with a transmission circuit for driving a transducer. The pull-down circuit of the transmission circuit is constituted so that N-channel MOS transistors or the pull-up circuit are serially connected to P-channel MOS transistors. The gate and source of each transistor in the pull-down circuit are respectively connected by resistance. A capacitor is arranged in the gate of each transistor. Common gate signals N, P are respectively supplied to each capacitor, so as to provide the transmission circuit with the use of the low voltage resistance MOS transistors. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は低耐圧のＭＯＳトランジスタを用いた高電圧送信回路を有した超音波診断装置に関するものである。   The present invention relates to an ultrasonic diagnostic apparatus having a high voltage transmission circuit using a low breakdown voltage MOS transistor.

従来の超音波診断装置は、送信回路の出力段が高耐圧のＭＯＳトランジスタで構成されており、超音波トランスデューサを高電圧の駆動パルスで駆動している（例えば特許文献１参照）。
特開２００４−８９５１２号公報（第３−４頁、第２図） In the conventional ultrasonic diagnostic apparatus, the output stage of the transmission circuit is composed of a high-breakdown-voltage MOS transistor, and the ultrasonic transducer is driven with a high-voltage drive pulse (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 2004-89512 (page 3-4, FIG. 2)

しかしながら、従来の超音波診断装置の送信回路においては、２個の高耐圧のＭＯＳトランジスタをプッシュプル動作させるため、一方のトランジスタをオンさせると、他方のトランジスタには１００ボルト程度以上の高電圧がかかることになり、送信回路をモノリシック集積回路にしようとした場合、高耐圧ＭＯＳトランジスタを形成するプロセスを用いなければならないという問題があった。   However, in the transmission circuit of the conventional ultrasonic diagnostic apparatus, since two high-breakdown-voltage MOS transistors are pushed and pulled, when one transistor is turned on, the other transistor has a high voltage of about 100 volts or more. As a result, when the transmission circuit is to be a monolithic integrated circuit, a process for forming a high voltage MOS transistor has to be used.

本発明は、従来の問題を解決するためになされたもので、低電圧ＭＯＳプロセスのみで高電圧の駆動パルスを発生できる送信回路を実現することのできる超音波診断装置を提供することを目的とする。   The present invention has been made to solve the conventional problems, and an object thereof is to provide an ultrasonic diagnostic apparatus capable of realizing a transmission circuit capable of generating a high-voltage drive pulse only by a low-voltage MOS process. To do.

本発明の超音波診断装置は、トランスデューサを駆動する送信回路を有し、前記送信回路のプルダウン回路がＮチャンネルＭＯＳトランジスタを直列接続する構成を有している。   The ultrasonic diagnostic apparatus of the present invention has a transmission circuit that drives a transducer, and the pull-down circuit of the transmission circuit has a configuration in which N-channel MOS transistors are connected in series.

この構成により、低耐圧のＭＯＳトランジスタで送信回路を実現することができる。   With this configuration, a transmission circuit can be realized with a low breakdown voltage MOS transistor.

また、本発明の超音波診断装置は、送信回路のプルアップ回路がＰチャンネルＭＯＳトランジスタを直列接続する構成を有している。   The ultrasonic diagnostic apparatus of the present invention has a configuration in which a pull-up circuit of a transmission circuit connects P channel MOS transistors in series.

この構成により、低耐圧のＭＯＳトランジスタでより良好な出力波形を有する送信回路を実現することができる。   With this configuration, a transmission circuit having a better output waveform can be realized with a low breakdown voltage MOS transistor.

さらに、本発明の超音波診断装置は、プルダウン回路の各トランジスタのゲートとソースがそれぞれ抵抗により接続され、前記各トランジスタのゲートにはコンデンサが設けられ、前記各コンデンサには共通のゲート信号Ｎが供給される構成を有している。   Furthermore, in the ultrasonic diagnostic apparatus of the present invention, the gate and source of each transistor of the pull-down circuit are connected by resistors, a capacitor is provided at the gate of each transistor, and a common gate signal N is supplied to each capacitor. It has the structure supplied.

この構成により、各トランジスタのゲートを駆動するゲート信号を共通にすることができ、かつ低耐圧のＭＯＳトランジスタで送信回路を実現することができる。   With this configuration, a gate signal for driving the gate of each transistor can be made common, and a transmission circuit can be realized with a low breakdown voltage MOS transistor.

さらに、本発明の超音波診断装置は、プルダウン回路の隣接するトランジスタのドレインとソースの接続点にはそれぞれ異なるバイアス電圧が供給される構成を有している。   Furthermore, the ultrasonic diagnostic apparatus of the present invention has a configuration in which different bias voltages are supplied to the connection points of the drain and source of adjacent transistors of the pull-down circuit.

この構成により、低耐圧のＭＯＳトランジスタでより安定な動作をする送信回路を実現することができる。   With this configuration, it is possible to realize a transmission circuit that operates more stably with a low breakdown voltage MOS transistor.

さらに、本発明の超音波診断装置は、プルアップ回路の各トランジスタのゲートとソースがそれぞれ抵抗により接続され、各トランジスタのゲートにはコンデンサが設けられ、各コンデンサには共通のゲート信号Ｐが供給される構成を有している。   Furthermore, in the ultrasonic diagnostic apparatus of the present invention, the gate and source of each transistor of the pull-up circuit are connected by resistors, a capacitor is provided at the gate of each transistor, and a common gate signal P is supplied to each capacitor. It has the composition which is done.

この構成により、この構成により、各トランジスタのゲートを駆動するゲート信号を共通にすることができ、かつ低耐圧のＭＯＳトランジスタでより良好な出力波形を有する送信回路を実現することができる。   With this configuration, a gate circuit for driving the gate of each transistor can be made common by this configuration, and a transmission circuit having a better output waveform can be realized with a low breakdown voltage MOS transistor.

さらに、本発明の超音波診断装置は、プルアップ回路の隣接するトランジスタのドレインとソースの接続点にはそれぞれ異なるバイアス電圧が供給される構成を有している。   Furthermore, the ultrasonic diagnostic apparatus of the present invention has a configuration in which different bias voltages are supplied to the connection points of the drain and source of adjacent transistors of the pull-up circuit.

この構成により、この構成により、低耐圧のＭＯＳトランジスタでより安定な動作をし、より良好な出力波形を有する送信回路を実現することができる。   With this configuration, it is possible to realize a transmission circuit that operates more stably with a low breakdown voltage MOS transistor and has a better output waveform.

さらに、本発明の超音波診断装置は、送信回路がモノリシックの集積回路の構成を有している。   Furthermore, the ultrasonic diagnostic apparatus of the present invention has a configuration of an integrated circuit whose transmission circuit is monolithic.

この構成により、送信回路を高密度、低コストで実現されることとなる。   With this configuration, the transmission circuit can be realized with high density and low cost.

本発明は、トランスデューサを駆動する送信回路を有し、前記送信回路のプルダウン回路がＮチャンネルＭＯＳトランジスタを直列接続する構成とすることにより、低耐圧のＭＯＳトランジスタで送信回路を実現することができるという効果を有する超音波診断装置を提供することができるものである。   The present invention has a transmission circuit for driving a transducer, and a pull-down circuit of the transmission circuit has a configuration in which N-channel MOS transistors are connected in series, whereby a transmission circuit can be realized with a low breakdown voltage MOS transistor. An ultrasonic diagnostic apparatus having an effect can be provided.

以下、本発明の実施の形態の超音波診断装置について、図面を用いて説明する。   Hereinafter, an ultrasonic diagnostic apparatus according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態１）
本発明の第１の実施の形態の超音波診断装置の送信回路のブロック図を図１Ａに示す。 (Embodiment 1)
FIG. 1A shows a block diagram of a transmission circuit of the ultrasonic diagnostic apparatus according to the first embodiment of the present invention.

図１において、ゲート信号Ｎ発生回路１は、複数ｎ個のコンデンサＮＣ−１〜ＮＣ−ｎに接続される。ｎ個のコンデンサＮＣ−１〜ＮＣ−ｎはそれぞれｎ個のＮＭＯＳトランジスタＮＴ−１〜ＮＴ−ｎのゲートに接続される。ｎ個の抵抗ＮＢＲ−１〜ＮＢＲ−ｎはそれぞれｎ個のＮＭＯＳトランジスタＮＴ−１〜ＮＴ−ｎのゲートとソースに接続される。   In FIG. 1, a gate signal N generation circuit 1 is connected to a plurality of n capacitors NC-1 to NC-n. The n capacitors NC-1 to NC-n are connected to the gates of n NMOS transistors NT-1 to NT-n, respectively. The n resistors NBR-1 to NBR-n are connected to the gates and sources of the n NMOS transistors NT-1 to NT-n, respectively.

トランジスタＮＴ−１のソースは電位ＧＮＤに接続され、ドレインはトランジスタＮＴ−２のソースに接続される。このようにしてｎ個のＮＭＯＳトランジスタＮＴ−１〜ＮＴ−ｎは直列接続される。トランジスタＮＴ−ｎのドレインは出力であり抵抗３に接続される。出力はトランスデューサにも接続される。抵抗３の他方の端子は電位ＨＶに接続される。ｎ個の抵抗ＮＢＲ−１〜ＮＢＲ−ｎは直列接続される。   The source of the transistor NT-1 is connected to the potential GND, and the drain is connected to the source of the transistor NT-2. In this way, the n NMOS transistors NT-1 to NT-n are connected in series. The drain of the transistor NT-n is an output and is connected to the resistor 3. The output is also connected to the transducer. The other terminal of resistor 3 is connected to potential HV. The n resistors NBR-1 to NBR-n are connected in series.

抵抗ＮＢＲ−１〜ＮＢＲ−ｎの間の各接続点のバイアス電圧は、ＮＭＯＳトランジスタＮＴ−１〜ＮＴ−ｎの間の各接続点に接続される。抵抗ＮＢＲ−１の他方の端子は電位ＧＮＤに接続され、抵抗ＮＢＲ−ｎの他方の端子は電位ＨＶに接続される。コンデンサＮＣ−１〜ＮＣ−ｎ、抵抗ＮＢＲ−１〜ＮＢＲ−ｎ、ＮＭＯＳトランジスタＮＴ−１〜ＮＴ−ｎによりプルダウン回路２を構成する。   The bias voltage at each connection point between the resistors NBR-1 to NBR-n is connected to each connection point between the NMOS transistors NT-1 to NT-n. The other terminal of the resistor NBR-1 is connected to the potential GND, and the other terminal of the resistor NBR-n is connected to the potential HV. The pull-down circuit 2 is configured by the capacitors NC-1 to NC-n, resistors NBR-1 to NBR-n, and NMOS transistors NT-1 to NT-n.

以上のように構成された超音波診断装置の送信回路について、図１Ａ、１Ｂを用いてその動作を説明する。   The operation of the transmission circuit of the ultrasonic diagnostic apparatus configured as described above will be described with reference to FIGS. 1A and 1B.

まず、ゲート信号Ｎ発生回路１は、図１Ｂのゲート信号Ｎを発生する。ゲート信号ＮはＬレベルとＨレベルを有しＨレベルのパルス幅はＴＷである。ゲート信号ＮはコンデンサＮＣ−ｉ（１≦ｉ≦ｎ）を介してＮＭＯＳトランジスタＮＴ−ｉのゲートに供給される。ＮＭＯＳトランジスタＮＴ−ｉのゲートとソースは抵抗ＮＢＲ−ｉで接続されており、ゲート信号ＮがＬレベルにおいてはＮＭＯＳトランジスタＮＴ−ｉはオフ状態にある。   First, the gate signal N generation circuit 1 generates the gate signal N of FIG. 1B. The gate signal N has an L level and an H level, and the pulse width of the H level is TW. The gate signal N is supplied to the gate of the NMOS transistor NT-i via the capacitor NC-i (1 ≦ i ≦ n). The gate and source of the NMOS transistor NT-i are connected by a resistor NBR-i. When the gate signal N is at L level, the NMOS transistor NT-i is in an off state.

また、コンデンサＮＣ−ｉと抵抗ＮＢＲ−ｉの積からなる時定数はパルス幅ＴＷより十分に大きく、ゲート信号ＮがＨレベルの期間でＮＭＯＳトランジスタＮＴ−ｉはオン状態にある。   Further, the time constant formed by the product of the capacitor NC-i and the resistor NBR-i is sufficiently larger than the pulse width TW, and the NMOS transistor NT-i is in the on state during the period when the gate signal N is at the H level.

また、ＮＭＯＳトランジスタＮＴ−ｉがオフ状態にある場合のソースとドレイン間の抵抗値は抵抗ＮＢＲ−ｉより十分に大きく、そのドレイン電圧は抵抗ＮＢＲ−ｉにより決定され、オン状態にある場合のソースとドレイン間の抵抗値は抵抗ＮＢＲ−ｉより十分に小さく、そのドレイン電圧はＧＮＤ電位、略０Ｖとなる。ＮＭＯＳトランジスタＮＴ−ｉがオフ状態にある場合をプルダウン回路２がオフ、ＮＭＯＳトランジスタＮＴ−ｉがオン状態にある場合をプルダウン回路２がオンにあるという。   Further, the resistance value between the source and the drain when the NMOS transistor NT-i is in the off state is sufficiently larger than the resistance NBR-i, and the drain voltage is determined by the resistor NBR-i, and the source when the NMOS transistor NT-i is in the on state. The resistance value between the drain and the drain is sufficiently smaller than the resistance NBR-i, and the drain voltage becomes the GND potential, approximately 0V. When the NMOS transistor NT-i is in the off state, the pull-down circuit 2 is off, and when the NMOS transistor NT-i is in the on state, the pull-down circuit 2 is on.

図１Ｂに示すように例えば、ＮＭＯＳトランジスタＮＴ−１のドレイン電圧はオフ状態では、抵抗ＮＢＲ−ｉによる電位Ｖ１に保たれ、またオン状態では電位ＧＮＤ、略０Ｖとなる。   As shown in FIG. 1B, for example, the drain voltage of the NMOS transistor NT-1 is maintained at the potential V1 by the resistor NBR-i in the off state, and becomes the potential GND, approximately 0 V, in the on state.

従って、ＮＭＯＳトランジスタＮＴ−１のドレインソース間の最大電位差は電位ＨＶより小さい値Ｖ１となる。また、ＮＭＯＳトランジスタＮＴ−２のドレイン電圧はオフ状態では、抵抗ＮＢＲ−ｉによる電位Ｖ２に保たれ、またオン状態では電位ＧＮＤ、略０Ｖとなる。   Therefore, the maximum potential difference between the drain and source of the NMOS transistor NT-1 is a value V1 smaller than the potential HV. Further, the drain voltage of the NMOS transistor NT-2 is kept at the potential V2 by the resistor NBR-i in the off state, and becomes the potential GND, approximately 0 V, in the on state.

従って、ＮＭＯＳトランジスタＮＴ−２のドレインソース間の最大電位差は電位ＨＶより小さい値（Ｖ２−Ｖ１）となる。そして、ＮＭＯＳトランジスタＮＴ−ｎのソース電圧はオフ状態では、抵抗ＮＢＲ−ｉによる電位Ｖｎ−１に保たれ、ドレイン電圧は抵抗３による電位ＨＶに保たれ、またオン状態では電位ＧＮＤ、略０Ｖとなる。   Therefore, the maximum potential difference between the drain and source of the NMOS transistor NT-2 is a value (V2-V1) smaller than the potential HV. The source voltage of the NMOS transistor NT-n is kept at the potential Vn-1 by the resistor NBR-i in the off state, the drain voltage is kept at the potential HV by the resistor 3, and in the on state, the potential GND is approximately 0V. Become.

従って、ＮＭＯＳトランジスタＮＴ−ｎのドレインソース間の最大電位差は電位ＨＶより小さい値（ＨＶ−Ｖｎ−１）となる。抵抗ＮＢＲ−ｉは等しい抵抗値が選ばれ、各バイアス電圧Ｖｉの差、Ｖｉ−Ｖｉ−１が等しくなるように異なるバイアス電圧Ｖｉが供給される。再び、ゲート信号ＮがＬレベルに戻るとプルダウン回路２はオフとなり、出力は抵抗３と負荷の容量成分で決まる時定数で電位ＨＶに収束する。   Therefore, the maximum potential difference between the drain and source of the NMOS transistor NT-n becomes a value (HV−Vn−1) smaller than the potential HV. The resistors NBR-i are selected to have the same resistance value, and different bias voltages Vi are supplied so that the difference between the bias voltages Vi, Vi-Vi-1, becomes equal. When the gate signal N returns to the L level again, the pull-down circuit 2 is turned off, and the output converges to the potential HV with a time constant determined by the resistor 3 and the capacitive component of the load.

このような本発明の第１の実施の形態の超音波診断装置の送信回路によれば、ｎ個のコンデンサＮＣ−１〜ＮＣ−ｎはそれぞれｎ個のＮＭＯＳトランジスタのゲートに接続され、ｎ個の抵抗ＮＲ−１〜ＮＲ−ｎはそれぞれｎ個のＮＭＯＳトランジスタのゲートとソースに接続され、トランジスタＮＴ−１のソースは電位ＧＮＤに接続され、ドレインはトランジスタＮＴ−２のソースに接続される。   According to the transmission circuit of the ultrasonic diagnostic apparatus of the first embodiment of the present invention, n capacitors NC-1 to NC-n are respectively connected to the gates of n NMOS transistors, and n capacitors The resistors NR-1 to NR-n are respectively connected to the gates and sources of n NMOS transistors, the source of the transistor NT-1 is connected to the potential GND, and the drain is connected to the source of the transistor NT-2.

このようにしてｎ個のＮＭＯＳトランジスタＮＴ−１〜ＮＴ−ｎを直列接続することにより、ｎ個のＮＭＯＳトランジスタのドレインソース間の最大電位差を電位ＨＶより小さい値にすることができ、ＮＭＯＳトランジスタを低電圧のトランジスタで構成し、回路の出力を電位ＨＶから電位ＧＮＤまで変化させることができ、振幅ＨＶのパルスを得ることができる。あるいは、低電圧のＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。   By connecting the n NMOS transistors NT-1 to NT-n in series in this way, the maximum potential difference between the drain and source of the n NMOS transistors can be made smaller than the potential HV. A low-voltage transistor is used, and the output of the circuit can be changed from the potential HV to the potential GND, so that a pulse with an amplitude HV can be obtained. Alternatively, the transmission circuit can be realized monolithically by a low-voltage MOS integrated circuit process.

（実施の形態２）
次に、本発明の第２の実施の形態の超音波診断装置の送信回路のブロックを図２Ａに示す。図２Ａにおいて、第１の実施の形態で参照した図１Ａと同じ構成および機能を有する部分については同一の符号または記号を付して説明を省略する。 (Embodiment 2)
Next, FIG. 2A shows a block of the transmission circuit of the ultrasonic diagnostic apparatus according to the second embodiment of the present invention. In FIG. 2A, parts having the same configuration and functions as those in FIG.

図２Ａにおいて、ゲート信号Ｐ発生回路５は、複数ｎ個のコンデンサＰＣ−１〜ＰＣ−ｎに接続される。ｎ個のコンデンサＰＣ−１〜ＰＣ−ｎはそれぞれｎ個のＰＭＯＳトランジスタＰＴ−１〜ＰＴ−ｎのゲートに接続される。   In FIG. 2A, the gate signal P generation circuit 5 is connected to a plurality of n capacitors PC-1 to PC-n. The n capacitors PC-1 to PC-n are connected to the gates of n PMOS transistors PT-1 to PT-n, respectively.

ｎ個の抵抗ＰＢＲ−１〜ＰＢＲ−ｎはそれぞれｎ個のＰＭＯＳトランジスタＰＴ−１〜ＰＴ−ｎのゲートとソースに接続される。トランジスタＰＴ−１のソースは電位ＨＶに接続され、ドレインはトランジスタＰＴ−２のソースに接続される。このようにしてｎ個のＰＭＯＳトランジスタＰＴ−１〜ＰＴ−ｎは直列接続される。   The n resistors PBR-1 to PBR-n are connected to the gates and sources of the n PMOS transistors PT-1 to PT-n, respectively. The source of the transistor PT-1 is connected to the potential HV, and the drain is connected to the source of the transistor PT-2. In this way, the n PMOS transistors PT-1 to PT-n are connected in series.

トランジスタＰＴ−ｎのドレインは出力であり、プルダウン回路２のＮＭＯＳトランジスタＮＴ−ｎのドレインに接続されるとともに、初期値設定抵抗６に接続される。初期値設定抵抗６の他の端子は電位ＨＶに接続される。ｎ個の抵抗ＰＢＲ−１〜ＰＢＲ−ｎは直列接続される。   The drain of the transistor PT-n is an output and is connected to the drain of the NMOS transistor NT-n of the pull-down circuit 2 and to the initial value setting resistor 6. The other terminal of the initial value setting resistor 6 is connected to the potential HV. The n resistors PBR-1 to PBR-n are connected in series.

抵抗ＰＢＲ−１〜ＰＢＲ−ｎの間の各接続点のバイアス電圧は、ＰＭＯＳトランジスタＰＴ−１〜ＰＴ−ｎ間の各接続点に接続される。抵抗ＰＢＲ−１の他方の端子は電位ＨＶに接続され、抵抗ＰＢＲ−ｎの他方の端子は出力に接続される。コンデンサＰＣ−１〜ＰＣ−ｎ、抵抗ＰＢＲ−１〜ＰＢＲ−ｎ、ＰＭＯＳトランジスタＰＴ−１〜ＰＴ−ｎによりプルアップ回路４を構成する。   The bias voltage at each connection point between the resistors PBR-1 to PBR-n is connected to each connection point between the PMOS transistors PT-1 to PT-n. The other terminal of the resistor PBR-1 is connected to the potential HV, and the other terminal of the resistor PBR-n is connected to the output. The pull-up circuit 4 is configured by the capacitors PC-1 to PC-n, resistors PBR-1 to PBR-n, and PMOS transistors PT-1 to PT-n.

以上のように構成された超音波診断装置の送信回路について、図２Ｂを用いてその動作を説明する。   The operation of the transmission circuit of the ultrasonic diagnostic apparatus configured as described above will be described with reference to FIG. 2B.

まず、ゲート信号Ｐ発生回路５は、図２Ｂのゲート信号Ｐを発生する。ゲート信号ＰはＨレベルとＬレベルを有し、Ｌレベルのパルス幅はＴＷである。ゲート信号ＰはコンデンサＰＣ−ｉを介してＰＭＯＳトランジスタＰＴ−ｉのゲートに供給される。ＰＭＯＳトランジスタＰＴ−ｉのゲートとソースは抵抗ＰＢＲ−ｉで接続されており、ゲート信号ＰがＨレベルにおいてはＰＭＯＳトランジスタＰＴ−ｉはオフ状態にある。   First, the gate signal P generation circuit 5 generates the gate signal P shown in FIG. 2B. The gate signal P has an H level and an L level, and the pulse width of the L level is TW. The gate signal P is supplied to the gate of the PMOS transistor PT-i through the capacitor PC-i. The gate and source of the PMOS transistor PT-i are connected by a resistor PBR-i. When the gate signal P is at the H level, the PMOS transistor PT-i is in an off state.

また、コンデンサＰＣ−ｉと抵抗ＰＢＲ−ｉの積からなる時定数はパルス幅ＴＷより十分に大きく、ゲート信号ＰがＬレベルの期間でＰＭＯＳトランジスタＰＴ−ｉはオン状態にある。   Further, the time constant formed by the product of the capacitor PC-i and the resistor PBR-i is sufficiently larger than the pulse width TW, and the PMOS transistor PT-i is in the on state during the period when the gate signal P is at the L level.

また、ＰＭＯＳトランジスタＰＴ−ｉがオフ状態にある場合のソースとドレイン間の抵抗値は抵抗ＰＢＲ−ｉより十分に大きく、そのドレイン電圧は抵抗ＰＢＲ−ｉにより決定され、オン状態にある場合のソースとドレイン間の抵抗値は抵抗ＰＢＲ−ｉより十分に小さく、そのドレイン電圧は電位ＨＶとなる。ＰＭＯＳトランジスタＰＴ−ｉがオンにある状態をプルアップ回路４がオン、ＰＭＯＳトランジスタＰＴ−ｉがオフにある状態をプルアップ回路４がオフにあるという。   Further, the resistance value between the source and the drain when the PMOS transistor PT-i is in the off state is sufficiently larger than the resistance PBR-i, and the drain voltage is determined by the resistor PBR-i, and the source when the PMOS transistor PT-i is in the on state. The resistance value between the drain and the drain is sufficiently smaller than the resistance PBR-i, and the drain voltage becomes the potential HV. The pull-up circuit 4 is on when the PMOS transistor PT-i is on, and the pull-up circuit 4 is off when the PMOS transistor PT-i is off.

ゲート信号ＮがＬレベル、ゲート信号ＰがＨレベルにおいてはプルダウン回路２とプルアップ回路４はオフであり、出力は初期値設定抵抗６により電位ＨＶとなる。次に、ゲート信号ＮがＨレベルになるとプルダウン回路がオンになり、出力は電位ＧＮＤ、略０Ｖとなる。次に、ゲート信号ＮがＬレベルにり、ゲート信号ＰがＬレベルになるとプルダウン回路がオフになり、プルアップ回路がオンになり、出力は急速に電位ＨＶとなる。次に、ゲート信号ＰがＬレベルになるとプルアップ回路がオフになり、出力は電位ＨＶに保たれる。   When the gate signal N is at the L level and the gate signal P is at the H level, the pull-down circuit 2 and the pull-up circuit 4 are off, and the output becomes the potential HV by the initial value setting resistor 6. Next, when the gate signal N becomes H level, the pull-down circuit is turned on, and the output becomes the potential GND, approximately 0V. Next, when the gate signal N becomes L level and the gate signal P becomes L level, the pull-down circuit is turned off, the pull-up circuit is turned on, and the output rapidly becomes the potential HV. Next, when the gate signal P becomes L level, the pull-up circuit is turned off, and the output is kept at the potential HV.

以上のように本発明の第２の実施の形態の超音波診断装置の送信回路によれば、ｎ個のコンデンサＰＣ−１〜ＰＣ−ｎはそれぞれｎ個のＰＭＯＳトランジスタのゲートに接続され、ｎ個の抵抗ＰＲ−１〜ＰＲ−ｎはそれぞれｎ個のＰＭＯＳトランジスタのゲートとソースに接続され、トランジスタＰＴ−１のソースは電位ＨＶに接続され、ドレインはトランジスタＰＴ−２のソースに接続される。   As described above, according to the transmission circuit of the ultrasonic diagnostic apparatus of the second embodiment of the present invention, n capacitors PC-1 to PC-n are connected to the gates of n PMOS transistors, respectively. Each of the resistors PR-1 to PR-n is connected to the gate and source of n PMOS transistors, the source of the transistor PT-1 is connected to the potential HV, and the drain is connected to the source of the transistor PT-2. .

このようにしてｎ個のＰＭＯＳトランジスタＰＴ−１〜ＰＴ−ｎを直列接続することにより、ｎ個のＰＭＯＳトランジスタのドレインソース間の最大電位差を電位ＨＶより小さい値にすることができ、ＰＭＯＳトランジスタを低電圧のトランジスタで構成し、初期値設定抵抗６を用いることにより回路の出力を電位ＨＶから電位ＧＮＤまで急速に変化させることができ、振幅ＨＶの良好な波形のパルスを得ることができるる。   By connecting n PMOS transistors PT-1 to PT-n in series in this way, the maximum potential difference between the drain and source of the n PMOS transistors can be made smaller than the potential HV. By using a low voltage transistor and using the initial value setting resistor 6, the output of the circuit can be rapidly changed from the potential HV to the potential GND, and a pulse with a waveform having a good amplitude HV can be obtained.

次に、本発明の第３の実施の形態の超音波診断装置の送信回路のブロックを図２Ａに示す。図３Ａにおいて、第１の実施の形態で参照した図１Ａ、あるいは第２の実施の形態で参照した図２Ａと同じ構成および機能を有する部分については同一の符号または記号を付して説明を省略する。   Next, FIG. 2A shows a block of a transmission circuit of an ultrasonic diagnostic apparatus according to the third embodiment of the present invention. In FIG. 3A, parts having the same configurations and functions as those of FIG. 1A referred to in the first embodiment or FIG. 2A referred to in the second embodiment are denoted by the same reference numerals or symbols, and description thereof is omitted. To do.

図３Ａにおいて、トランジスタＰＴ−ｎのドレインは出力であり、プルダウン回路２のＮＭＯＳトランジスタＮＴ−ｎのドレインに接続されるとともに、初期値設定抵抗７に接続される。初期値設定抵抗７の他の端子は電位ＧＮＤに接続される。プルダウン回路２の抵抗ＮＢＲ−ｎの一方の端子は出力に接続され、プルアップ回路４の抵抗ＰＢＲ−ｎの一方の端子は電位ＧＮＤに接続される。   In FIG. 3A, the drain of the transistor PT-n is an output and is connected to the drain of the NMOS transistor NT-n of the pull-down circuit 2 and to the initial value setting resistor 7. The other terminal of the initial value setting resistor 7 is connected to the potential GND. One terminal of the resistor NBR-n of the pull-down circuit 2 is connected to the output, and one terminal of the resistor PBR-n of the pull-up circuit 4 is connected to the potential GND.

以上のように構成された超音波診断装置の送信回路について、図３Ｂを用いてその動作を説明する。   The operation of the transmission circuit of the ultrasonic diagnostic apparatus configured as described above will be described with reference to FIG. 3B.

まず、ゲート信号ＮがＬレベル、ゲート信号ＰがＨレベルにおいてはプルダウン回路２とプルアップ回路４はオフであり、出力は初期値設定抵抗７により電位ＧＮＤとなる。次に、ゲート信号ＰがＬレベルになるとプルアップ回路がオンになり、出力は電位ＨＶとなる。次に、ゲート信号ＮがＨレベルにり、ゲート信号ＰがＨレベルになるとプルダウン回路がオンになり、プルダアップ回路がオフになり、出力は急速に電位ＧＮＤとなる。次に、ゲート信号ＮがＬレベルになるとプルダウン回路がオフになり、出力は電位ＧＮＤに保たれる。   First, when the gate signal N is at the L level and the gate signal P is at the H level, the pull-down circuit 2 and the pull-up circuit 4 are off, and the output becomes the potential GND by the initial value setting resistor 7. Next, when the gate signal P becomes L level, the pull-up circuit is turned on, and the output becomes the potential HV. Next, when the gate signal N becomes H level and the gate signal P becomes H level, the pull-down circuit is turned on, the pull-up circuit is turned off, and the output rapidly becomes the potential GND. Next, when the gate signal N becomes L level, the pull-down circuit is turned off, and the output is kept at the potential GND.

以上のように本発明の第２の実施の形態の超音波診断装置の送信回路によれば、直列接続されたＰＭＯＳトランジスタからなるプルアップ回路４と、直列接続されたＮＭＯＳトランジスタからなるププルダウン回路２と初期値設定抵抗７を用いることにより出力を電位ＧＮＤから電位ＨＶまで急速に変化させることができ、振幅ＨＶの良好な波形のパルスを得ることができる。   As described above, according to the transmission circuit of the ultrasonic diagnostic apparatus of the second embodiment of the present invention, the pull-up circuit 4 including the PMOS transistors connected in series and the pull-down circuit including the NMOS transistors connected in series. 2 and the initial value setting resistor 7 can be used to rapidly change the output from the potential GND to the potential HV, and a pulse having a favorable amplitude HV can be obtained.

以上のように、本発明にかかる超音波診断装置は、出力を電位ＧＮＤと電位ＨＶの間で急速に変化させることができ、振幅ＨＶの波形のパルスを得ることができるという効果を有し、低耐圧のＭＯＳトランジスタを用いた高電圧送信回路を有した超音波診断装置等として有用である。   As described above, the ultrasonic diagnostic apparatus according to the present invention has an effect that the output can be rapidly changed between the potential GND and the potential HV, and a pulse having a waveform with an amplitude HV can be obtained. It is useful as an ultrasonic diagnostic apparatus having a high voltage transmission circuit using a low breakdown voltage MOS transistor.

本発明の第１の実施の形態における超音波診断装置の送信回路のブロック図と送信回路の波形を示す図The block diagram of the transmission circuit of the ultrasonic diagnosing device in the 1st Embodiment of this invention, and the figure which shows the waveform of a transmission circuit 本発明の第２の実施の形態における超音波診断装置の送信回路のブロック図と送信回路の波形を示す図The block diagram of the transmission circuit of the ultrasonic diagnosing device in the 2nd Embodiment of this invention, and the figure which shows the waveform of a transmission circuit 本発明の第３の実施の形態における超音波診断装置の送信回路のブロック図とを示す図The figure which shows the block diagram of the transmission circuit of the ultrasonic diagnosing device in the 3rd Embodiment of this invention

符号の説明Explanation of symbols

１ ゲート信号Ｎ発生回路
２ プルダウン回路
３ 抵抗
ＮＣ−１ コンデンサ
ＮＲ−１ 抵抗
ＮＴ−１ ＭＯＳトランジスタ
ＮＢＲ−１ 抵抗 1 Gate signal N generation circuit 2 Pull-down circuit 3 Resistance NC-1 Capacitor NR-1 Resistance NT-1 MOS transistor NBR-1 Resistance

Claims (7)

トランスデューサを駆動する送信回路を有し、前記送信回路のプルダウン回路がＮチャンネルＭＯＳトランジスタを直列接続することにより構成される超音波診断装置。 An ultrasonic diagnostic apparatus comprising a transmission circuit for driving a transducer, wherein a pull-down circuit of the transmission circuit is configured by connecting N channel MOS transistors in series. 送信回路のプルアップ回路がＰチャンネルＭＯＳトランジスタを直列接続することにより構成される請求項1記載の超音波診断装置。 2. The ultrasonic diagnostic apparatus according to claim 1, wherein the pull-up circuit of the transmission circuit is configured by connecting P-channel MOS transistors in series. プルダウン回路の各トランジスタのゲートとソースがそれぞれ抵抗により接続され、前記各トランジスタのゲートにはコンデンサが設けられ、前記各コンデンサには共通のゲート信号Ｎが供給される請求項1記載の超音波診断装置。 2. The ultrasonic diagnosis according to claim 1, wherein a gate and a source of each transistor of the pull-down circuit are connected by a resistor, a capacitor is provided at the gate of each transistor, and a common gate signal N is supplied to each capacitor. apparatus. プルダウン回路の隣接するトランジスタのドレインとソースの接続点にはそれぞれ異なるバイアス電圧が供給される請求項３記載の超音波診断装置。 4. The ultrasonic diagnostic apparatus according to claim 3, wherein different bias voltages are respectively supplied to connection points between drains and sources of adjacent transistors of the pull-down circuit. プルアップ回路の各トランジスタのゲートとソースがそれぞれ抵抗により接続され、各トランジスタのゲートにはコンデンサが設けられ、各コンデンサには共通のゲート信号Ｐが供給される請求項２記載の超音波診断装置。 3. The ultrasonic diagnostic apparatus according to claim 2, wherein a gate and a source of each transistor of the pull-up circuit are connected by a resistor, a capacitor is provided at the gate of each transistor, and a common gate signal P is supplied to each capacitor. . プルアップ回路の隣接するトランジスタのドレインとソースの接続点にはそれぞれ異なるバイアス電圧が供給される請求項５記載の超音波診断装置。 6. The ultrasonic diagnostic apparatus according to claim 5, wherein different bias voltages are respectively supplied to connection points between drains and sources of adjacent transistors of the pull-up circuit. 送信回路がモノリシックの集積回路で実現される請求項１から６いずれか一項記載の超音波診断装置。 The ultrasonic diagnostic apparatus according to claim 1, wherein the transmission circuit is realized by a monolithic integrated circuit.
JP2004324834A 2004-11-09 2004-11-09 Ultrasonic diagnostic equipment Expired - Fee Related JP4631399B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004324834A JP4631399B2 (en) 2004-11-09 2004-11-09 Ultrasonic diagnostic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004324834A JP4631399B2 (en) 2004-11-09 2004-11-09 Ultrasonic diagnostic equipment

Publications (2)

Publication Number Publication Date
JP2006130202A true JP2006130202A (en) 2006-05-25
JP4631399B2 JP4631399B2 (en) 2011-02-16

Family

ID=36724233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004324834A Expired - Fee Related JP4631399B2 (en) 2004-11-09 2004-11-09 Ultrasonic diagnostic equipment

Country Status (1)

Country Link
JP (1) JP4631399B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010022760A (en) * 2008-07-24 2010-02-04 Ge Medical Systems Global Technology Co Llc Ultrasonic imaging apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202563A (en) * 1982-05-10 1983-11-25 旭化成マイクロシステム株式会社 High voltage circuit in low voltage c-mos process
JPH04256739A (en) * 1991-02-07 1992-09-11 Hitachi Ltd Ultrasonic diagnostic device
JPH07231247A (en) * 1994-02-17 1995-08-29 Ge Yokogawa Medical Syst Ltd Ultrasonic wave vibration element drive circuit and fet drive circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202563A (en) * 1982-05-10 1983-11-25 旭化成マイクロシステム株式会社 High voltage circuit in low voltage c-mos process
JPH04256739A (en) * 1991-02-07 1992-09-11 Hitachi Ltd Ultrasonic diagnostic device
JPH07231247A (en) * 1994-02-17 1995-08-29 Ge Yokogawa Medical Syst Ltd Ultrasonic wave vibration element drive circuit and fet drive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010022760A (en) * 2008-07-24 2010-02-04 Ge Medical Systems Global Technology Co Llc Ultrasonic imaging apparatus

Also Published As

Publication number Publication date
JP4631399B2 (en) 2011-02-16

Similar Documents

Publication Publication Date Title
JP4946572B2 (en) Semiconductor integrated circuit device
KR100815002B1 (en) Level shifting circuit and display element driving circuit using same
JP5337523B2 (en) Semiconductor integrated circuit device
JP2006279517A (en) Voltage level converting circuit and semiconductor integrated circuit device
US6885723B2 (en) Shift-register circuit
US7728628B2 (en) Level shift circuit and method for the same
WO2003007477A1 (en) Level converter circuit
KR20040002722A (en) Level shifter, semiconductor integrated circuit and information processing system
EP0810732B1 (en) Differential signal generating circuit having current spike suppressing circuit
EP1317067A2 (en) System and method utilizing a one-stage voltage level shift circuit
JP5410508B2 (en) Ultrasonic diagnostic apparatus and transmission signal generation circuit
JP2017038263A (en) Electronic circuit and semiconductor device
JP4631399B2 (en) Ultrasonic diagnostic equipment
JPH11234116A (en) Semiconductor circuit for generating high output voltage
JP4702261B2 (en) Level shift circuit
JP2005311790A (en) Signal level conversion circuit and liquid crystal display device using this circuit
JP2002344303A (en) Level shift circuit
JP2004128162A (en) Semiconductor device
JP4362973B2 (en) Voltage level conversion circuit
JP4473293B2 (en) Semiconductor device input / output circuit
KR100271803B1 (en) Level shifter
JP2006167327A (en) Ultrasonograph
WO2012132281A1 (en) Level shift circuit and semiconductor device
JP4281358B2 (en) Pulse booster circuit
JP2874244B2 (en) Memory drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071017

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

R151 Written notification of patent or utility model registration

Ref document number: 4631399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees