JP2006129678A

JP2006129678A - Power supply device

Info

Publication number: JP2006129678A
Application number: JP2004318467A
Authority: JP
Inventors: Takeshi Chiba; 健千葉
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-11-01
Filing date: 2004-11-01
Publication date: 2006-05-18

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a damage to a load, etc., of a back-flow preventing field effect transistor by an overcurrent due to a short circuit, etc, of the load. <P>SOLUTION: In the power supply device which includes a power factor improving circuit 3, a resonance circuit 4, and a smoothing capacitor 6 provided at its output side to supply a dc voltage to the load through the back-flow preventing field effect transistor 7; a Schottky barrier diode 15 is connected between the drain and the source of the field effect transistor 7. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、比較的高直流電圧を得るようにした電源装置に関する。 The present invention relates to a power supply apparatus capable of obtaining a relatively high DC voltage.

従来、比較的高い例えば４８Ｖの直流電圧を得るようにした電源装置として、図４に示す如きものが提案されている。この図４につき説明するに、図４において、１は商用電源を示し、この商用電源１をフィルター回路２、を介して力率改善（ＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｎｔｒｏｌ））回路３に供給する。 Conventionally, a power supply device as shown in FIG. 4 has been proposed as a power supply device capable of obtaining a relatively high DC voltage of, for example, 48V. 4, reference numeral 1 denotes a commercial power source. In FIG. 4, the commercial power source 1 is supplied to a power factor correction (PFC (Power Factor Control)) circuit 3 through a filter circuit 2.

この力率改善回路３の出力信号を共振回路４に供給し、この力率改善回路３と共振回路４と制御回路５とにより、平滑回路を構成する電解コンデンサ６の両端に例えば４８Ｖの直流電圧を得る如くしている。 An output signal of the power factor correction circuit 3 is supplied to the resonance circuit 4, and the power factor improvement circuit 3, the resonance circuit 4, and the control circuit 5 make a DC voltage of 48 V, for example, across the electrolytic capacitor 6 constituting the smoothing circuit. Is getting.

この電解コンデンサ６の正極端を逆流防止用のｎ型の電界効果トランジスタ７のドレインに接続し、この電界効果トランジスタ７のソースを出力直流電圧の一方の出力端子８ａに接続し、この電解コンデンサ６の負極端を負荷電流検出用の抵抗器９を介して出力直流電圧の他方の出力端子８ｂに接続する。 The positive electrode terminal of the electrolytic capacitor 6 is connected to the drain of the n-type field effect transistor 7 for backflow prevention, and the source of the field effect transistor 7 is connected to one output terminal 8a of the output DC voltage. Is connected to the other output terminal 8b of the output DC voltage via a resistor 9 for detecting a load current.

また、制御回路５より制御信号を抵抗器１０を介してこの電界効果トランジスタ７のゲートに供給すると共にコンデンサ１１を介してこの電界効果トランジスタ７のドレインに接続する。この場合、この電源装置を使用するときは、この制御回路５よりの制御信号として、この電界効果トランジスタ７をオンする制御信号（オン信号）を供給する。 A control signal is supplied from the control circuit 5 to the gate of the field effect transistor 7 through the resistor 10 and connected to the drain of the field effect transistor 7 through the capacitor 11. In this case, when this power supply device is used, a control signal (ON signal) for turning on the field effect transistor 7 is supplied as a control signal from the control circuit 5.

また、負荷電流検出用の抵抗器９の両端電圧を制御回路５に供給し、この制御回路５はこの抵抗器９の両端電圧により過電流を検出したときは、この電界効果トランジスタ７のゲートにこの電界効果トランジスタ７をオフとする制御信号（オフ信号）を供給し、この電源装置を保護する如くしている。 Also, the voltage across the resistor 9 for detecting the load current is supplied to the control circuit 5, and when the control circuit 5 detects an overcurrent by the voltage across the resistor 9, the gate of the field effect transistor 7 is applied. A control signal (off signal) for turning off the field effect transistor 7 is supplied to protect the power supply device.

また、図４では一方及び他方の出力端子８ａ及び８ｂ間に抵抗器１２を接続すると共にこの抵抗器１２に並列にコンデンサ１３及び１４の直列回路を接続する。 In FIG. 4, a resistor 12 is connected between one and the other output terminals 8 a and 8 b, and a series circuit of capacitors 13 and 14 is connected in parallel to the resistor 12.

図４においては、出力端子８ａ及び８ｂ間に比較的高い例えば４８Ｖの直流電圧を得ることができる。この場合、出力端子８ａ及び８ｂ間に接続される負荷が軽いときは、逆流防止用としてダイオードで良いが、斯かる図４に示す従来例では、負荷が大きくなるとダイオードを使用したときには、電力損失が大きくなり効率が悪くなるので、電力損失の少ない電界効果トランジスタ７を使用している。 In FIG. 4, a relatively high DC voltage of, for example, 48V can be obtained between the output terminals 8a and 8b. In this case, when the load connected between the output terminals 8a and 8b is light, a diode may be used for backflow prevention. However, in the conventional example shown in FIG. Increases and the efficiency decreases, so the field effect transistor 7 with less power loss is used.

従来、特許文献１に、２つのＤＣ／ＤＣコンバータを並列運転し、相手側のＤＣ／ＤＣコンバータからの電流が流れないように逆流防止の為のダイオードを設け、この逆流防止用のダイオードに並列に電界効果トランジスタを接続し、効率を改善するようにしたものが開示されている。 Conventionally, in Patent Document 1, two DC / DC converters are operated in parallel, and a diode for preventing backflow is provided so that current from the other DC / DC converter does not flow, and the diode for preventing backflow is provided in parallel. A device in which a field effect transistor is connected to improve efficiency is disclosed.

この特許文献１に開示されている技術は、２つのＤＣ／ＤＣコンバータ間の逆流防止対策である。
特開平９−１６８２７７号公報 The technique disclosed in Patent Document 1 is a countermeasure against backflow between two DC / DC converters.
JP-A-9-168277

図４に示す如き従来の電源装置においては、出力端子８ａ及び８ｂ間がショート又は大容量コンデンサのショートにより過電流が流れたときは、抵抗器９が、これを検出し、電界効果トランジスタ７をオフとし、この電源装置の動作を停止するが、電解コンデンサ６に蓄積されている容量分の電荷が過電流として、この電界効果トランジスタ７の寄生ダイオード７ａを通してながれるため、この逆流防止用の電界効果トランジスタ７が破壊する懼れがあった。 In the conventional power supply device as shown in FIG. 4, when an overcurrent flows due to a short circuit between the output terminals 8a and 8b or a short circuit of a large-capacitance capacitor, the resistor 9 detects this, and the field effect transistor 7 is connected. Although the power supply device is turned off and the operation of the power supply device is stopped, the electric charge corresponding to the capacity accumulated in the electrolytic capacitor 6 flows as an overcurrent through the parasitic diode 7a of the field effect transistor 7. There was a fear that the transistor 7 would be destroyed.

この場合、電界効果トランジスタ７の寄生ダイオード７ａの閾値（電圧降下）Ｖｆは、図２Ａに一点鎖線で示す如く、また図３の曲線ａとして示す如く、比較的高く例えば１．２Ｖである。 In this case, the threshold value (voltage drop) Vf of the parasitic diode 7a of the field effect transistor 7 is relatively high, for example, 1.2V, as shown by a one-dot chain line in FIG. 2A and as a curve a in FIG.

本発明は、斯かる点に鑑み、逆流防止用の電界効果トランジスタの負荷等のショート等による過電流による破壊を防止することを目的とする。 In view of the above, an object of the present invention is to prevent destruction due to overcurrent due to a short circuit or the like of a load of a field effect transistor for preventing backflow.

本発明電源装置は、力率改善回路と、共振回路と、その出力側に設けた平滑用のコンデンサとを有し、負荷に逆流防止用の電界効果トランジスタを介して直流電圧を供給するようにした電源装置において、この逆流防止用の電界効果トランジスタのドレインーソース間にショットキバリアダイオードを接続したものである。 The power supply device of the present invention has a power factor correction circuit, a resonance circuit, and a smoothing capacitor provided on the output side thereof, and supplies a DC voltage to the load via a field effect transistor for preventing backflow. In this power supply device, a Schottky barrier diode is connected between the drain and source of the field effect transistor for preventing backflow.

本発明によれば、逆流防止用の電界効果トランジスタのドレインーソース間に寄生ダイオードよりも閾値電圧（電圧降下）の低いショットキバリアダイオードを接続したので、負荷等のショート等により過電流が流れ保護回路が働き電界効果トランジスタがオフとなったときに、電解コンデンサの電荷による大電流が、このショットキバリアダイオードを介して流れ、この電界効果トランジスタを破壊することがない。 According to the present invention, a Schottky barrier diode having a threshold voltage (voltage drop) lower than that of the parasitic diode is connected between the drain and source of the field effect transistor for preventing backflow, so that overcurrent flows due to a short circuit of a load or the like. When the circuit is activated and the field effect transistor is turned off, a large current due to the charge of the electrolytic capacitor flows through the Schottky barrier diode, and the field effect transistor is not destroyed.

以下、図１、図２及び図３を参照して、本発明電源装置を実施するための最良の形態の例につき説明する。図１において、図４に対応する部分には同一符号を付して示す。 Hereinafter, an example of the best mode for carrying out the power supply device of the present invention will be described with reference to FIG. 1, FIG. 2 and FIG. In FIG. 1, parts corresponding to those in FIG.

図１において、１は商用電源を示し、この商用電源１をフィルター回路２を介して力率改善（ＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｎｔｒｏｌ））回路３に供給する。 In FIG. 1, reference numeral 1 denotes a commercial power source, which is supplied to a power factor correction (PFC (Power Factor Control)) circuit 3 through a filter circuit 2.

この力率改善回路３の出力信号を共振回路４に供給し、この力率改善回路３と共振回路４と制御回路５とにより、平滑回路を構成する電解コンデンサ６の両端に例えば４８Ｖの直流電圧を得る如くする。 An output signal of the power factor correction circuit 3 is supplied to the resonance circuit 4, and the power factor improvement circuit 3, the resonance circuit 4, and the control circuit 5 make a DC voltage of 48 V, for example, across the electrolytic capacitor 6 constituting the smoothing circuit. To get.

本例においては、出力端子８ａ及び８ｂのショート等により抵抗器９を流れる電流が３０Ａ以上なったときに、制御回路５は過電流として検知し、電界効果トランジスタ７をオフする如くする。 In this example, when the current flowing through the resistor 9 becomes 30 A or more due to a short circuit of the output terminals 8a and 8b, the control circuit 5 detects it as an overcurrent, and turns off the field effect transistor 7.

また、図１では一方及び他方の出力端子８ａ及び８ｂ間に抵抗器１２を接続すると共にこの抵抗器１２に並列にコンデンサ１３及び１４の直列回路を接続する。 In FIG. 1, a resistor 12 is connected between one and the other output terminals 8a and 8b, and a series circuit of capacitors 13 and 14 is connected in parallel to the resistor 12.

本例においては、電界効果トランジスタ７のドレインをこの電界効果トランジスタ７の寄生ダイオード７ａの閾値電圧（電圧降下）より低い閾値電圧例えば０．６Ｖのショットキバリアダイオード１５のアノードに接続し、このショットキバリアダイオード１５のカソードをこの電界効果トランジスタ７のソースに接続する。 In this example, the drain of the field effect transistor 7 is connected to the anode of a Schottky barrier diode 15 having a threshold voltage lower than the threshold voltage (voltage drop) of the parasitic diode 7a of the field effect transistor 7, for example, 0.6V. The cathode of the diode 15 is connected to the source of the field effect transistor 7.

この場合、ショットキバリアダイオード１５の電圧―電流特性はず３の曲線ｂに示す如くで、電界効果トランジスタ７の電圧−電流特性は、図３の曲線ｃにしめすごとくで、この電界効果トランジスタ７の寄生ダイオード７ａの電圧−電流特性は図３の曲線ａに示す如くである。 In this case, the voltage-current characteristic of the Schottky barrier diode 15 should be as shown by the curve b in FIG. 3, and the voltage-current characteristic of the field effect transistor 7 is as shown by the curve c in FIG. The voltage-current characteristic of the diode 7a is as shown by the curve a in FIG.

本例においては、出力端子８ａ及び８ｂ間に比較的高い例えば４８Ｖの直流電圧を得ることができる。 In this example, a relatively high DC voltage of, for example, 48V can be obtained between the output terminals 8a and 8b.

また、本例において、例えば出力端子８ａ及び８ｂ間がショートされ、瞬間的な過電流が４０Ａ流れた場合、図２Ａ及びＢに示す如く制御回路５は、３０Ａで過電流を検知し、電界効果トランジスタ７をオフとする。 In this example, for example, when the output terminals 8a and 8b are short-circuited and an instantaneous overcurrent flows 40A, the control circuit 5 detects the overcurrent at 30A as shown in FIGS. The transistor 7 is turned off.

この電界効果トランジスタ７がオフとなったときは、この電界効果トランジスタ７のドレインーソース間の電圧は、図２Ａの曲線ｄに示す如く、ショットキバリアダイオード１５の閾値電圧（電圧降下）の０．６Ｖとなり、電解コンデンサ６に蓄積された電荷による図２Ｂの破線ｅに示す如く大部分の過電流が、このショットキバリアダイオード１５に流れ、この電界効果トランジスタ７の寄生ダイオード７ａには、図２Ｂの一点鎖線ｆで示す如き、小電流が流れ、この逆流防止用の電界効果トランジスタ７を破壊する懼れがない。 When the field effect transistor 7 is turned off, the voltage between the drain and the source of the field effect transistor 7 is 0% of the threshold voltage (voltage drop) of the Schottky barrier diode 15 as shown by the curve d in FIG. 2A. 2V, most of the overcurrent flows to the Schottky barrier diode 15 as shown by the broken line e in FIG. 2B due to the electric charge accumulated in the electrolytic capacitor 6, and the parasitic diode 7a of the field effect transistor 7 As indicated by the alternate long and short dash line f, a small current flows and there is no possibility of destroying the field effect transistor 7 for preventing the backflow.

その後、出力端子８ａ及び８ｂ間のショートが解除され、この過電流が３０Ａまで下がってきたら、この電界効果トランジスタ７を再度オン（復帰）する。従って、この出力端子８ａ及び８ｂの瞬間的なショート時には復帰するという制御が行われる。 Thereafter, when the short circuit between the output terminals 8a and 8b is released and the overcurrent is reduced to 30A, the field effect transistor 7 is turned on (returned) again. Therefore, control is performed so that the output terminals 8a and 8b are restored when they are momentarily short-circuited.

本例によれば、逆流防止用の電界効果トランジスタ７のドレインーソース間に寄生ダイオード７ａよりも閾値電圧（電圧降下）の低いショットキバリアダイオード１５を接続したので、負荷等のショート等により過電流が流れ保護回路が働き電界効果トランジスタ７がオフとなったときに、電解コンデンサ６の電荷による大電流が、このショットキバリアダイオード１５を介して流れ、この電界効果トランジスタ７を破壊することがない。 According to this example, the Schottky barrier diode 15 having a threshold voltage (voltage drop) lower than that of the parasitic diode 7a is connected between the drain and source of the field effect transistor 7 for backflow prevention. When the field effect transistor 7 is turned off, a large current due to the electric charge of the electrolytic capacitor 6 flows through the Schottky barrier diode 15 and the field effect transistor 7 is not destroyed.

また、本例によれば、この逆流防止用の電界効果トランジスタ７の破壊を防ぐのに、ショットキバリアダイオード１５を１つ追加するだけで良く、追加する部品点数が少なくて済み、安価に解決できる。 In addition, according to this example, only one Schottky barrier diode 15 needs to be added to prevent the breakdown of the field effect transistor 7 for preventing the backflow, and the number of components to be added can be reduced, which can be solved at low cost. .

尚、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。 Of course, the present invention is not limited to the above-described example, and various other configurations can be adopted without departing from the gist of the present invention.

本発明電源装置を実施するための最良の形態の例を示す構成図である。It is a block diagram which shows the example of the best form for implementing this invention power supply device. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 従来の電源装置の例を示す構成図である。It is a block diagram which shows the example of the conventional power supply device.

Explanation of symbols

１…商用電源、２…フィルター回路、３…共振回路、５…制御回路、６…電解コンデンサ、７…電界効果トランジスタ、８ａ、８ｂ…出力端子、９…抵抗器、１５…ショットキバリアダイオード DESCRIPTION OF SYMBOLS 1 ... Commercial power supply, 2 ... Filter circuit, 3 ... Resonance circuit, 5 ... Control circuit, 6 ... Electrolytic capacitor, 7 ... Field effect transistor, 8a, 8b ... Output terminal, 9 ... Resistor, 15 ... Schottky barrier diode

Claims

In the power supply apparatus having a power factor improving circuit, a resonance circuit, and a smoothing capacitor provided on the output side thereof, and supplying a DC voltage to the load via a field effect transistor for preventing backflow, A power supply device comprising a Schottky barrier diode connected between a drain and a source of a field effect transistor for preventing backflow.