JP2006128250A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2006128250A
JP2006128250A JP2004312006A JP2004312006A JP2006128250A JP 2006128250 A JP2006128250 A JP 2006128250A JP 2004312006 A JP2004312006 A JP 2004312006A JP 2004312006 A JP2004312006 A JP 2004312006A JP 2006128250 A JP2006128250 A JP 2006128250A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
power element
semiconductor
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004312006A
Other languages
Japanese (ja)
Inventor
Nobuo Tsukamoto
信夫 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2004312006A priority Critical patent/JP2006128250A/en
Publication of JP2006128250A publication Critical patent/JP2006128250A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that has a package formed by transfer molding, can be inspected and adjusted easily, and is reduced in size. <P>SOLUTION: The semiconductor device 1 contains a resin package 2, a plurality of electrode terminals 4 projected to the lateral side from the package 2, and an insulating coating 6 which prevents erroneous contact with terminals for inspection or adjustment. The electrode terminals 4 are used in the normally used state of the semiconductor device 1. Under the insulating coating 6, the terminals for inspection or adjustment are formed so that end faces of the terminals may be exposed on the surface of the resin package 2. Internal signals can be confirmed and signals for adjustment can be inputted by bringing a probe 8 into contact with the terminals for inspection or adjusting by peeling the insulating coating 6 when needed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、半導体装置に関し、より特定的には半導体装置の端子に関する。   The present invention relates to a semiconductor device, and more particularly to a terminal of a semiconductor device.

大量生産が可能でコストが安いので、トランスファモールドにより樹脂封止する半導体装置は、大量生産品にしばしば用いられる。トランスファモールド工程では、予熱した金型にチップが搭載されたリードフレームをセットし、加熱して粘度が低くなった樹脂を金型内に圧力をかけて注入して硬化させる。トランスファモールド法は、一度に複数個の成形が可能であり、生産性に優れている。   Since mass production is possible and the cost is low, a semiconductor device that is resin-sealed by transfer molding is often used for mass-produced products. In the transfer molding process, a lead frame on which a chip is mounted is set on a preheated mold, and a resin whose viscosity is lowered by heating is injected into the mold by being pressurized and cured. The transfer mold method enables a plurality of moldings at a time, and is excellent in productivity.

特開平9−64080号公報(特許文献1)には、トランスファモールドによる封止ができ、1回のモールドで複数個が製造できる、チップサイズに略等しい半導体装置(CSP:Chip Scale Package)が開示されている。この半導体装置の実施の形態の1つに、リードの一部分がパッケージの側面より外部に露出しており突出部を形成することが開示されている。この突出部は、半導体素子の動作検査用の端子として用いることができ、半導体装置を底部に設けられた端子を用いて回路基板に実装した後でも、突出部に検査用のプローブなどを接触させて検査することが可能である。
特開平9−64080号公報(第10頁、第11図) 特開2003−347459号公報
Japanese Patent Application Laid-Open No. 9-64080 (Patent Document 1) discloses a semiconductor device (CSP: Chip Scale Package) that is substantially equal to the chip size and can be sealed by transfer molding and manufactured in a single mold. Has been. One embodiment of this semiconductor device discloses that a part of a lead is exposed to the outside from a side surface of a package to form a protrusion. This protrusion can be used as a terminal for testing the operation of the semiconductor element. Even after the semiconductor device is mounted on the circuit board using the terminal provided on the bottom, an inspection probe or the like is brought into contact with the protrusion. Can be inspected.
JP-A-9-64080 (page 10, FIG. 11) Japanese Patent Laid-Open No. 2003-347459

近年、ハイブリッド自動車や電気自動車に見られるように、自動車においてもモータ・ジェネレータ駆動のために大電流を制御するパワー素子を用いた半導体モジュールが使用される。   In recent years, as seen in hybrid vehicles and electric vehicles, semiconductor modules using power elements that control a large current are used for driving motors and generators.

制御技術の進歩と半導体集積技術の進歩によって、パワー素子と制御素子を同じモジュール内に収容することが可能となっている。このようなモジュールは、いわゆるインテリジェントパワーモジュールと呼ばれる。   Advances in control technology and advances in semiconductor integration technology make it possible to house the power element and the control element in the same module. Such a module is called a so-called intelligent power module.

生産台数が多くなるにしたがって、このような半導体モジュールにもトランスファモールドを採用することに対しコストを低減させるメリットが得られるようになってきている。   As the number of production increases, it is becoming possible to obtain the merit of reducing the cost for adopting the transfer mold for such a semiconductor module.

図7は、インテリジェントパワーモジュールに組み込まれる制御部について説明するための図である。   FIG. 7 is a diagram for explaining a control unit incorporated in the intelligent power module.

図7を参照して、樹脂パッケージ200には制御部を集積したIC202が収容される。IC202は、プログラマブル機能を有するブロック204と、信号処理を行なうブロック206,208とを含む。   Referring to FIG. 7, an IC 202 in which a control unit is integrated is accommodated in the resin package 200. The IC 202 includes a block 204 having a programmable function and blocks 206 and 208 that perform signal processing.

しかしながら、トランスファモールドを採用したパワー素子のインテリジェント化を行なう場合、プログラマブル機能を使用する調整時の信号入力用、検査時の信号観測用等の定常使用時には使用しない端子が必要である。   However, when the power element adopting the transfer mold is made intelligent, a terminal that is not used at the time of steady use such as signal input at the time of adjustment using the programmable function and signal observation at the time of inspection is necessary.

たとえば、調整時の信号入力は、内蔵するスイッチング素子の定数調整、電流センサや温度センサのオフセット調整、定電流源の電流調整などをプログラマブルに変更するための設定に必要である。   For example, a signal input at the time of adjustment is necessary for setting to change programmably such as constant adjustment of a built-in switching element, offset adjustment of a current sensor and temperature sensor, and current adjustment of a constant current source.

また、たとえば、検査時に観測したい信号としては、モジュールのフェール信号、電流センス値、温度センス値等が考えられる。   For example, as a signal to be observed at the time of inspection, a module fail signal, a current sense value, a temperature sense value, and the like can be considered.

このような、調整時の信号入力用、検査時の信号観測用等の端子としてモータ駆動信号出力用、電源供給用等の通常の電極と同様の専用の電極を設けるのでは、電極数が増加し、モジュールの小型化を妨げる懸念がある。   The number of electrodes is increased by providing dedicated electrodes similar to normal electrodes for motor drive signal output, power supply, etc. as terminals for signal input during adjustment and signal observation during inspection. However, there is a concern that hinders downsizing of the module.

この発明の目的は、トランスファモールドによるパッケージを有し、検査や調整が容易でかつ小型化された半導体装置を提供することである。   An object of the present invention is to provide a semiconductor device which has a package by transfer molding, is easy to inspect and adjust, and is miniaturized.

この発明は、要約すると、半導体装置であって、半導体素子と、半導体素子を樹脂封止して収容する樹脂パッケージと、定常使用状態において半導体素子に対して信号または電流を授受するための第1の端子と、第1の端子とは異なるノードに接続され、定常使用状態とは異なる調整状態または検査状態において半導体素子に対して信号または電流を授受するための第2の端子とを備える。第1の端子は、樹脂パッケージから一端が突出した形状を有し、第2の端子は、一端の端面が樹脂パッケージの表面上に露出して形成される。   In summary, the present invention provides a semiconductor device, a semiconductor element, a resin package for housing the semiconductor element in a resin seal, and a first device for transmitting and receiving a signal or current to the semiconductor element in a steady use state. And a second terminal for transmitting and receiving a signal or current to the semiconductor element in an adjustment state or an inspection state different from the steady use state. The first terminal has a shape in which one end protrudes from the resin package, and the second terminal is formed such that the end face of one end is exposed on the surface of the resin package.

好ましくは、第2の端子の樹脂パッケージ外部への引き出し方向は、第1の端子の樹脂パッケージ外部への引き出し方向と同一方向である。   Preferably, the direction in which the second terminal is drawn out to the outside of the resin package is the same as the direction in which the first terminal is drawn out to the outside of the resin package.

より好ましくは、樹脂パッケージは、放熱用冷却器が取付け可能なように、端子が形成されていない上面および下面と、第1、第2の端子が共に形成される側面とを含む。   More preferably, the resin package includes an upper surface and a lower surface on which no terminal is formed, and a side surface on which both the first and second terminals are formed so that the heat radiating cooler can be attached.

さらに好ましくは、半導体装置は、各々の片面が上面および下面の表面にそれぞれ露出するように樹脂パッケージに支持され、半導体素子の熱を拡散する第1、第2の均熱板をさらに備える。   More preferably, the semiconductor device further includes first and second heat equalizing plates that are supported by the resin package so that each one surface is exposed on the upper surface and the lower surface, respectively, and diffuses the heat of the semiconductor element.

好ましくは、半導体素子は、主電流を制御するパワー素子を有するパワー素子部と、パワー素子の導通を制御する制御部とを含む。第1の端子は、パワー素子部に電気的に接続されており、第2の端子は、制御部に電気的に接続されている。   Preferably, the semiconductor element includes a power element unit having a power element for controlling the main current and a control unit for controlling conduction of the power element. The first terminal is electrically connected to the power element unit, and the second terminal is electrically connected to the control unit.

好ましくは、半導体素子から第1の端子に至る第1のリード部の断面積は、半導体素子から第2の端子に至る第2のリード部の断面積よりも大きい。   Preferably, the cross-sectional area of the first lead portion from the semiconductor element to the first terminal is larger than the cross-sectional area of the second lead portion from the semiconductor element to the second terminal.

好ましくは、半導体素子は、主電流を制御するパワー素子を有するパワー素子部と、パワー素子の導通を制御する制御部とを含む。制御部は、複数の内部信号をまとめて第1の端子に出力し、複数の内部信号の一部またはすべての信号を個別に第2の端子に出力する。   Preferably, the semiconductor element includes a power element unit having a power element for controlling the main current and a control unit for controlling conduction of the power element. The control unit collectively outputs a plurality of internal signals to the first terminal, and outputs some or all of the plurality of internal signals individually to the second terminal.

好ましくは、半導体素子は、主電流を制御するパワー素子を有するパワー素子部と、パワー素子に流れる電流を検出する電流センサとを含む。第1の端子は、パワー素子部に電気的に接続されており、第2の端子は、電流センサに対するゲイン調整信号を与える端子である。   Preferably, the semiconductor element includes a power element unit having a power element that controls a main current, and a current sensor that detects a current flowing through the power element. The first terminal is electrically connected to the power element unit, and the second terminal is a terminal that provides a gain adjustment signal to the current sensor.

好ましくは、半導体素子は、主電流を制御するパワー素子を有するパワー素子部と、パワー素子の電圧を監視する電圧監視部とを含む。第1の端子は、パワー素子部に電気的に接続されており、第2の端子は、電圧監視部に対するゲイン調整信号を与える端子である。   Preferably, the semiconductor element includes a power element unit having a power element for controlling a main current and a voltage monitoring unit for monitoring a voltage of the power element. The first terminal is electrically connected to the power element unit, and the second terminal is a terminal that provides a gain adjustment signal to the voltage monitoring unit.

好ましくは、第2の端子の端面は、剥離可能な絶縁層で被覆されている。   Preferably, the end face of the second terminal is covered with a peelable insulating layer.

本発明によれば、定常使用状態において使用される端子に加えて調整または検査状態において使用する端子があるので後々の調整や検査が容易となる。また定常使用端子よりも調整用または検査用端子のスペースが小さいので端子数の増加に対応しやすい。   According to the present invention, since there is a terminal used in the adjustment or inspection state in addition to the terminal used in the steady use state, later adjustment and inspection are facilitated. Further, since the space for adjustment or inspection is smaller than that for the regular use terminals, it is easy to cope with the increase in the number of terminals.

以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

図1は、本発明の半導体装置の外観図である。   FIG. 1 is an external view of a semiconductor device of the present invention.

図1を参照して、半導体装置1は、樹脂パッケージ2と、樹脂パッケージ2から側方に突出する複数の電極端子4と、検査または調整用の端子に対する誤接触を防ぐための絶縁被覆6とを含む。複数の電極端子4は、半導体装置1の定常使用状態において使用される端子である。後に説明するように、絶縁被覆6の下には、樹脂パッケージの表面に沿って曲げられた検査または調整用の端子10が形成されている。   Referring to FIG. 1, a semiconductor device 1 includes a resin package 2, a plurality of electrode terminals 4 projecting laterally from the resin package 2, and an insulating coating 6 for preventing erroneous contact with inspection or adjustment terminals. including. The plurality of electrode terminals 4 are terminals used in the steady use state of the semiconductor device 1. As will be described later, a terminal 10 for inspection or adjustment bent along the surface of the resin package is formed under the insulating coating 6.

必要に応じて絶縁被覆6は剥離され、プローブ8が検査または調整用の端子に接触することで、内部信号を確認したり調整用の信号を入力したりすることができる。   If necessary, the insulating coating 6 is peeled off, and the probe 8 comes into contact with the inspection or adjustment terminal, whereby an internal signal can be confirmed or an adjustment signal can be input.

図2は、図1に示した半導体装置1の樹脂パッケージを透視して示した図である。   FIG. 2 is a perspective view showing the resin package of the semiconductor device 1 shown in FIG.

図2を参照して、樹脂パッケージ2にはパワー素子と制御素子とが集積された半導体チップ12が収容されている。半導体チップ12は、複数の電極端子4および複数の調整/検査用端子10に電気的に接続される。   Referring to FIG. 2, the resin package 2 accommodates a semiconductor chip 12 in which a power element and a control element are integrated. The semiconductor chip 12 is electrically connected to the plurality of electrode terminals 4 and the plurality of adjustment / inspection terminals 10.

たとえば、複数の電極端子4および複数の調整/検査用端子10は、リードフレームのリードである。またたとえば、電気的接続はワイヤーで行なっても良いし、半田等のろうによりリードと半導体素子上に形成された電極とを直接ろう付けしてもよい。   For example, the plurality of electrode terminals 4 and the plurality of adjustment / inspection terminals 10 are leads of the lead frame. Further, for example, the electrical connection may be made by a wire, or the lead and the electrode formed on the semiconductor element may be brazed directly by soldering or the like.

好ましくは、複数の電極端子4のうちパワー素子に接続され大きな電流が流れる端子のリードに比べ、調整/検査用端子10のリードは断面積を小さくしておくと、全体のサイズを小さくすることができる。   Preferably, the lead of the adjustment / inspection terminal 10 has a smaller cross-sectional area than the lead of the terminal connected to the power element among the plurality of electrode terminals 4 and through which a large current flows. Can do.

複数の調整/検査用端子10の前記樹脂パッケージ外部への引き出し方向は、複数の電極端子4の樹脂パッケージ外部への引き出し方向と同一方向である。   The lead-out direction of the plurality of adjustment / inspection terminals 10 to the outside of the resin package is the same as the lead-out direction of the plurality of electrode terminals 4 to the outside of the resin package.

すなわち、樹脂パッケージ2の上面および下面は、放熱用冷却器が取付け可能なように、端子が形成されていない。そして、組付けや検査が容易なように同じ側面に、複数の電極端子4および複数の調整/検査用端子10が引き出されている。   That is, no terminals are formed on the upper and lower surfaces of the resin package 2 so that a heat radiating cooler can be attached. A plurality of electrode terminals 4 and a plurality of adjustment / inspection terminals 10 are drawn out on the same side surface for easy assembly and inspection.

図3は、調整/検査用端子10のパッケージ表面部を説明するための図である。   FIG. 3 is a view for explaining a package surface portion of the adjustment / inspection terminal 10.

図1、図3を参照して、調整/検査用端子10は、樹脂パッケージの表面上に端面が露出するように形成されている。たとえば、リードを樹脂パッケージの表面に沿うように曲げてプローブで接触しやすいようにしておけばよい。また、予めパッケージ表面と面一になるようにリードを曲げておいてから樹脂封止をしても良い。   Referring to FIGS. 1 and 3, adjustment / inspection terminal 10 is formed on the surface of the resin package such that the end face is exposed. For example, the lead may be bent along the surface of the resin package so that it can be easily contacted with the probe. Alternatively, the leads may be bent in advance so as to be flush with the package surface, and then resin sealing may be performed.

調整/検査用端子10は、誤接触を防ぐためその上に絶縁被覆6が配設されている。たとえば、樹脂封止完了後にパッケージ樹脂と同様な材質の樹脂薄板を貼り付けて絶縁被覆6としてもよい。また、たとえば樹脂封止完了後に絶縁性の塗装を樹脂パッケージ2の調整/検査用端子部に部分的に施してもよい。   The adjustment / inspection terminal 10 is provided with an insulating coating 6 thereon to prevent erroneous contact. For example, a resin thin plate made of the same material as the package resin may be attached after the resin sealing is completed to form the insulating coating 6. Further, for example, after the resin sealing is completed, an insulating coating may be partially applied to the adjustment / inspection terminal portion of the resin package 2.

図4は、半導体装置1の内部回路を説明するための回路図である。   FIG. 4 is a circuit diagram for explaining an internal circuit of the semiconductor device 1.

図4を参照して、半導体装置1は、制御部22と、パワー素子部24と、絶縁回路30,32と、電流センサ28と、抵抗34,36と、フライホイールダイオード26とを含む。   Referring to FIG. 4, semiconductor device 1 includes a control unit 22, a power element unit 24, insulating circuits 30 and 32, a current sensor 28, resistors 34 and 36, and a flywheel diode 26.

パワー素子部24は、コレクタに電極端子P1が接続され、エミッタに電極端子P2が接続されるIGBT(Insulated Gate Bipolar Transistor)素子62と、コレクタに電極端子P1が接続され、エミッタが抵抗36を介して電極端子P2に接続されるIGBT素子64と、温度検出用ダイオード66とを含む。   The power element unit 24 includes an IGBT (Insulated Gate Bipolar Transistor) element 62 having an electrode terminal P1 connected to a collector and an electrode terminal P2 connected to an emitter, an electrode terminal P1 connected to the collector, and an emitter via a resistor 36. IGBT element 64 connected to electrode terminal P2 and temperature detecting diode 66.

IGBT素子62は、主電流制御用の素子であり、IGBT素子64は、過電流検出のためのモニタ用の素子である。フライホイールダイオード26は、IGBT素子62のエミッタからコレクタに向かう向きを順方向として、IGBT素子62に並列接続される。   The IGBT element 62 is a main current control element, and the IGBT element 64 is a monitoring element for overcurrent detection. The flywheel diode 26 is connected in parallel to the IGBT element 62 with the direction from the emitter to the collector of the IGBT element 62 as the forward direction.

制御部22は、電極端子P0から電源電位を受けて制御部22の内部回路に供給する電源回路40と、調整用の端子TVから入力された電圧センスのゲインに応じて電極端子P1の電圧を監視する電圧監視部42と、電圧監視部42の出力を受けて過電圧を検出する過電圧検出部44とを含む。電圧監視部42の出力は、モニタ用の検査端子TM1にも出力される。   The control unit 22 receives the power supply potential from the electrode terminal P0 and supplies it to the internal circuit of the control unit 22, and the voltage of the electrode terminal P1 according to the gain of the voltage sense input from the adjustment terminal TV. A voltage monitoring unit 42 for monitoring and an overvoltage detection unit 44 for receiving an output of the voltage monitoring unit 42 and detecting an overvoltage are included. The output of the voltage monitoring unit 42 is also output to the monitoring inspection terminal TM1.

制御部22は、さらに、温度検出用ダイオード66に対して順方向に一定電流を流す定電流源54と、温度検出用ダイオード66の端子電圧を観測してIGBTの過熱を検出する過熱検出部52と、温度検出用ダイオード66の端子電圧を観測してパルス幅変調を施すPWM変調部56と、抵抗36の端子電圧を観測してIGBTに流れる過電流を検出する過電流検出部60とを含む。   The control unit 22 further includes a constant current source 54 that supplies a constant current in the forward direction to the temperature detection diode 66, and an overheat detection unit 52 that detects the overheating of the IGBT by observing the terminal voltage of the temperature detection diode 66. A PWM modulation unit 56 that performs pulse width modulation by observing the terminal voltage of the temperature detection diode 66, and an overcurrent detection unit 60 that detects the overcurrent flowing through the IGBT by observing the terminal voltage of the resistor 36. .

PWM変調部56の出力は、モニタ用の検査端子TM2に出力される。過電流検出部60の出力は、モニタ用の検査端子TM3に出力される。   The output of the PWM modulator 56 is output to the monitoring inspection terminal TM2. The output of the overcurrent detection unit 60 is output to the inspection terminal TM3 for monitoring.

制御部22は、さらに、過電圧検出部44、過電流検出部60および過熱検出部52の出力を受けて信号NFAILを出力するAND回路48と、信号NFAILに応じてイネーブルとされ、絶縁回路30を介して電極端子SGからゲート信号を受け取るバッファ回路46と、バッファ回路46の出力に応じて抵抗34を介してIGBT62,64のゲートを駆動するドライブ回路50と、PWM変調部56の出力と信号NFAILとを受けるAND回路58とを含む。   The control unit 22 further receives an output from the overvoltage detection unit 44, the overcurrent detection unit 60, and the overheat detection unit 52 and outputs a signal NFAIL, and is enabled in response to the signal NFAIL. A buffer circuit 46 that receives a gate signal from the electrode terminal SG through the drive circuit 50 that drives the gates of the IGBTs 62 and 64 via the resistor 34 according to the output of the buffer circuit 46, the output of the PWM modulator 56, and the signal NFAIL And an AND circuit 58 for receiving.

AND回路58の出力は絶縁回路32を経由して信号出力用の電極端子SFに出力される。電極端子SFには、なんらかの異常が起こったフェール信号と温度信号とが重畳された信号が出力される。   The output of the AND circuit 58 is output to the signal output electrode terminal SF via the insulation circuit 32. The electrode terminal SF outputs a signal in which a fail signal in which some abnormality has occurred and a temperature signal are superimposed.

絶縁回路30,32は、数百Vの高電圧を制御するパワーモジュールと通常の12V程度のバッテリ電圧で動作するECUとを電気的に分離するための回路である。たとえば、フォトカップラやパルストランスを絶縁回路30,32として用いることができる。   The insulating circuits 30 and 32 are circuits for electrically separating a power module that controls a high voltage of several hundred volts and an ECU that operates with a normal battery voltage of about 12 volts. For example, a photocoupler or a pulse transformer can be used as the insulation circuits 30 and 32.

電流センサ28は、電源供給用の電極端子PSから動作電源電流を受け、調整用端子TIから与えられる信号に応じてゲインが調整可能である。電流センサ28は、IGBT62に流れる電流を検出し、電流センサ出力用の電極端子SIに出力する。   The current sensor 28 receives the operating power supply current from the power supply electrode terminal PS, and can adjust the gain according to the signal given from the adjustment terminal TI. The current sensor 28 detects the current flowing through the IGBT 62 and outputs it to the electrode terminal SI for current sensor output.

図4において、電極端子P0,P1,P2,SG,SF,PS,SIは、定常使用状態において半導体装置1に対して信号または電流を授受するための端子である。   In FIG. 4, electrode terminals P0, P1, P2, SG, SF, PS, and SI are terminals for transmitting and receiving a signal or current to the semiconductor device 1 in a steady use state.

また、端子TV,TM1〜TM3,TIは、定常使用状態とは異なる調整状態または検査状態において半導体装置1に対して信号または電流を授受するための端子である。これらの端子は、図3に示されたように、一端の端面が樹脂パッケージの表面上に露出して形成される。   Terminals TV, TM1 to TM3, and TI are terminals for exchanging signals or currents to the semiconductor device 1 in an adjustment state or an inspection state different from the steady use state. As shown in FIG. 3, these terminals are formed such that one end face is exposed on the surface of the resin package.

このように形状を変えておけば、実験時や製品組付け時において定常使用端子と間違って検査用端子や調整用端子に接続してしまうことを防止することができる。   If the shape is changed in this way, it can be prevented that the terminal is mistakenly connected to the terminal for inspection or the terminal for adjustment during the experiment or product assembly.

さらに、図3で説明したように、検査用端子や調整用端子の端面は、誤接触を防止するために剥離可能な絶縁層で被覆されている。   Furthermore, as described with reference to FIG. 3, the end surfaces of the inspection terminal and the adjustment terminal are covered with a peelable insulating layer to prevent erroneous contact.

好ましくは、電極端子P1,P2には主電流が流れるので、他の端子よりも電極の厚みや幅を大きくしておき、電極端子P1,P2以外の端子は電極端子P1,P2よりも厚みや幅を小さくしておいても良い。   Preferably, since the main current flows through the electrode terminals P1 and P2, the thickness and width of the electrode are made larger than those of the other terminals, and the terminals other than the electrode terminals P1 and P2 are made thicker than the electrode terminals P1 and P2. The width may be reduced.

図5は、図4における電極端子SFに出力される信号を説明するための動作波形図である。   FIG. 5 is an operation waveform diagram for explaining a signal output to electrode terminal SF in FIG.

図4,図5を参照して、過電圧検出部44、過熱検出部52、過電流検出部60の各々は、正常時にはHレベルの信号を出力し、異常時にはLレベルの信号を出力する。   4 and 5, each of overvoltage detection unit 44, overheat detection unit 52, and overcurrent detection unit 60 outputs an H level signal when it is normal, and outputs an L level signal when it is abnormal.

過電圧検出部44、過熱検出部52、過電流検出部60の出力がすべてHレベルにならないと、AND回路48はHレベルの信号を出力しない。つまり過電圧検出部44、過熱検出部52、過電流検出部60の少なくとも1つがLレベルの信号を出力すればAND回路48はLレベルの信号を出力する。   If the outputs of the overvoltage detection unit 44, the overheat detection unit 52, and the overcurrent detection unit 60 do not all attain an H level, the AND circuit 48 does not output an H level signal. That is, if at least one of the overvoltage detection unit 44, the overheat detection unit 52, and the overcurrent detection unit 60 outputs an L level signal, the AND circuit 48 outputs an L level signal.

図5において、過電圧検出部44、過熱検出部52、過電流検出部60のいずれかが異常を検出すると、AND回路48の出力する信号NFAILはHレベルからLレベルに立下がる。   In FIG. 5, when any of the overvoltage detection unit 44, the overheat detection unit 52, and the overcurrent detection unit 60 detects an abnormality, the signal NFAIL output from the AND circuit 48 falls from the H level to the L level.

すると、電極端子SFに出力されていた温度を示す信号がLレベルに固定される。この状態がX秒間続いたら、信号を受け取っていた図示しないECUが異常であると検知し、表示ランプ等で運転者や整備者に報知する。   Then, the signal indicating the temperature output to the electrode terminal SF is fixed at the L level. If this state continues for X seconds, the ECU (not shown) that has received the signal detects that there is an abnormality, and notifies the driver or mechanic with a display lamp or the like.

すると、整備者は、被覆を剥離して検査用の端子にプローブを当てて内部波形を観測して、どの部分に異常が発生しているのかを解析することができる。この場合は検査端子TM1〜TM3を順に観測していけば、過電流、過熱、過電圧のいずれの異常が発生しているのかを知ることができる。   Then, the mechanic can peel off the coating, apply the probe to the inspection terminal, observe the internal waveform, and analyze which part is abnormal. In this case, if the inspection terminals TM1 to TM3 are observed in order, it is possible to know which abnormality of overcurrent, overheating, or overvoltage has occurred.

[変形例]
図6は、半導体装置の変形例を示した図である。
[Modification]
FIG. 6 is a diagram illustrating a modification of the semiconductor device.

図6を参照して、半導体チップ110の表面には電流を取り出すための電極ブロック108が半田付けされる。また、半導体チップ110の裏面は導通層116に固定される。   Referring to FIG. 6, an electrode block 108 for taking out current is soldered to the surface of the semiconductor chip 110. The back surface of the semiconductor chip 110 is fixed to the conductive layer 116.

導通層116は、例えば銅やアルミニウムの層である。導通層116の下部には絶縁層114が配設され、さらにその下には均熱板112が配設される。   The conductive layer 116 is, for example, a copper or aluminum layer. An insulating layer 114 is disposed below the conductive layer 116, and a heat equalizing plate 112 is disposed below the insulating layer 114.

一方、電極ブロック108は導通層106に固定される。導通層106は、例えば銅やアルミニウムの層である。導通層106の上部には絶縁層104が配設され、さらにその上には均熱板102が配設される。   On the other hand, the electrode block 108 is fixed to the conductive layer 106. The conductive layer 106 is, for example, a copper or aluminum layer. An insulating layer 104 is disposed on the conductive layer 106, and a soaking plate 102 is disposed thereon.

均熱板102,112、絶縁層104,114,導通層106,116,電極ブロック108および半導体チップ108は、樹脂100で樹脂封止される。   The soaking plates 102 and 112, the insulating layers 104 and 114, the conductive layers 106 and 116, the electrode block 108, and the semiconductor chip 108 are resin-sealed with the resin 100.

なお、図示しないが、制御信号や出力電流を授受する端子、検査用信号や調整用信号を授受する端子は、導通層116または106が分割されて形成され、均熱板が配置されていない側面から引き出される。   Although not shown, a terminal for transmitting / receiving a control signal and an output current and a terminal for transmitting / receiving an inspection signal and an adjustment signal are formed by dividing the conductive layer 116 or 106, and the side surface on which the heat equalizing plate is not disposed. Drawn from.

このように、大電流を扱うパワー素子を内蔵するトランスファモールド型半導体装置は、均熱板も一緒にモールドしておけば両面に冷却器を取付ける際により良好な放熱効果が得られる。   Thus, a transfer mold type semiconductor device incorporating a power element that handles a large current can obtain a better heat dissipation effect when a cooler is mounted on both sides if the soaking plate is molded together.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の半導体装置の外観図である。1 is an external view of a semiconductor device of the present invention. 図1に示した半導体装置1の樹脂パッケージを透視して示した図である。FIG. 2 is a perspective view showing a resin package of the semiconductor device 1 shown in FIG. 1. 調整/検査用端子10のパッケージ表面部を説明するための図である。4 is a view for explaining a package surface portion of the adjustment / inspection terminal 10. FIG. 半導体装置1の内部回路を説明するための回路図である。4 is a circuit diagram for explaining an internal circuit of the semiconductor device 1; FIG. 図4における電極端子SFに出力される信号を説明するための動作波形図である。FIG. 5 is an operation waveform diagram for explaining a signal output to an electrode terminal SF in FIG. 4. 半導体装置の変形例を示した図である。It is the figure which showed the modification of the semiconductor device. インテリジェントパワーモジュールに組み込まれる制御部について説明するための図である。It is a figure for demonstrating the control part integrated in an intelligent power module.

符号の説明Explanation of symbols

1 半導体装置、2 樹脂パッケージ、4,P0,P1,P2,SG,SF,PS,SI 電極端子、6 絶縁被覆、8 プローブ、10,TV,TM1〜TM3,TI 端子、12,110 半導体チップ、22 制御部、24 パワー素子部、26 フライホイールダイオード、28 電流センサ、30,32 絶縁回路、34,36 抵抗、40 電源回路、42 電圧監視部、44 過電圧検出部、46 バッファ回路、50 ドライブ回路、52 過熱検出部、54 定電流源、56 PWM変調部、48,58 AND回路、60 過電流検出部、62,64 IGBT素子、66 温度検出用ダイオード、100 樹脂、102,112 均熱板、104,114, 絶縁層、106,116, 導通層、108 電極ブロック。   1 semiconductor device, 2 resin package, 4, P0, P1, P2, SG, SF, PS, SI electrode terminal, 6 insulation coating, 8 probe, 10, TV, TM1 to TM3, TI terminal, 12,110 semiconductor chip, 22 control unit, 24 power element unit, 26 flywheel diode, 28 current sensor, 30, 32 insulation circuit, 34, 36 resistance, 40 power supply circuit, 42 voltage monitoring unit, 44 overvoltage detection unit, 46 buffer circuit, 50 drive circuit 52 overheat detection unit, 54 constant current source, 56 PWM modulation unit, 48, 58 AND circuit, 60 overcurrent detection unit, 62, 64 IGBT element, 66 temperature detection diode, 100 resin, 102, 112 soaking plate, 104, 114, insulating layer, 106, 116, conductive layer, 108 electrode block.

Claims (10)

半導体素子と、
前記半導体素子を樹脂封止して収容する樹脂パッケージと、
定常使用状態において前記半導体素子に対して信号または電流を授受するための第1の端子と、
前記第1の端子とは異なるノードに接続され、前記定常使用状態とは異なる調整状態または検査状態において前記半導体素子に対して信号または電流を授受するための第2の端子とを備え、
前記第1の端子は、前記樹脂パッケージから一端が突出した形状を有し、
前記第2の端子は、一端の端面が前記樹脂パッケージの表面上に露出して形成される、半導体装置。
A semiconductor element;
A resin package for containing the semiconductor element by resin sealing;
A first terminal for transferring a signal or current to the semiconductor element in a steady use state;
A second terminal connected to a node different from the first terminal, and for transmitting and receiving a signal or current to the semiconductor element in an adjustment state or an inspection state different from the steady use state;
The first terminal has a shape in which one end protrudes from the resin package;
The second terminal is a semiconductor device in which one end face is exposed on the surface of the resin package.
前記第2の端子の前記樹脂パッケージ外部への引き出し方向は、前記第1の端子の前記樹脂パッケージ外部への引き出し方向と同一方向である、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein a direction in which the second terminal is drawn out to the outside of the resin package is the same direction as a direction in which the first terminal is drawn out to the outside of the resin package. 前記樹脂パッケージは、
放熱用冷却器が取付け可能なように、端子が形成されていない上面および下面と、
前記第1、第2の端子が共に形成される側面とを含む、請求項2に記載の半導体装置。
The resin package is
The upper surface and the lower surface on which no terminals are formed so that the heat dissipating cooler can be attached,
The semiconductor device according to claim 2, further comprising a side surface on which the first and second terminals are formed together.
各々の片面が前記上面および下面の表面にそれぞれ露出するように前記樹脂パッケージに支持され、前記半導体素子の熱を拡散する第1、第2の均熱板をさらに備える、請求項3に記載の半導体装置。   4. The apparatus according to claim 3, further comprising first and second heat equalizing plates that are supported by the resin package so that each one surface is exposed on the surface of the upper surface and the lower surface, respectively, and diffuses heat of the semiconductor element. Semiconductor device. 前記半導体素子は、
主電流を制御するパワー素子を有するパワー素子部と、
前記パワー素子の導通を制御する制御部とを含み、
前記第1の端子は、前記パワー素子部に電気的に接続されており、
前記第2の端子は、前記制御部に電気的に接続されている、請求項1〜4のいずれか1項に記載の半導体装置。
The semiconductor element is
A power element having a power element for controlling the main current;
A control unit for controlling conduction of the power element,
The first terminal is electrically connected to the power element unit,
The semiconductor device according to claim 1, wherein the second terminal is electrically connected to the control unit.
前記半導体素子から前記第1の端子に至る第1のリード部の断面積は、前記半導体素子から前記第2の端子に至る第2のリード部の断面積よりも大きい、請求項1〜5のいずれか1項に記載の半導体装置。   The cross-sectional area of the first lead portion from the semiconductor element to the first terminal is larger than the cross-sectional area of the second lead portion from the semiconductor element to the second terminal. The semiconductor device according to any one of the above. 前記半導体素子は、
主電流を制御するパワー素子を有するパワー素子部と、
前記パワー素子の導通を制御する制御部とを含み、
前記制御部は、複数の内部信号をまとめて前記第1の端子に出力し、前記複数の内部信号の一部またはすべての信号を個別に前記第2の端子に出力する、請求項1に記載の半導体装置。
The semiconductor element is
A power element having a power element for controlling the main current;
A control unit for controlling conduction of the power element,
2. The control unit according to claim 1, wherein the control unit collectively outputs a plurality of internal signals to the first terminal, and outputs part or all of the plurality of internal signals to the second terminal individually. Semiconductor device.
前記半導体素子は、
主電流を制御するパワー素子を有するパワー素子部と、
前記パワー素子に流れる電流を検出する電流センサとを含み、
前記第1の端子は、前記パワー素子部に電気的に接続されており、
前記第2の端子は、前記電流センサに対するゲイン調整信号を与える端子である、請求項1に記載の半導体装置。
The semiconductor element is
A power element having a power element for controlling the main current;
A current sensor for detecting a current flowing in the power element,
The first terminal is electrically connected to the power element unit,
The semiconductor device according to claim 1, wherein the second terminal is a terminal that provides a gain adjustment signal to the current sensor.
前記半導体素子は、
主電流を制御するパワー素子を有するパワー素子部と、
前記パワー素子の電圧を監視する電圧監視部とを含み、
前記第1の端子は、前記パワー素子部に電気的に接続されており、
前記第2の端子は、前記電圧監視部に対するゲイン調整信号を与える端子である、請求項1に記載の半導体装置。
The semiconductor element is
A power element having a power element for controlling the main current;
A voltage monitoring unit for monitoring the voltage of the power element,
The first terminal is electrically connected to the power element unit,
The semiconductor device according to claim 1, wherein the second terminal is a terminal that provides a gain adjustment signal to the voltage monitoring unit.
前記第2の端子の前記端面は、剥離可能な絶縁層で被覆されている、請求項1〜9のいずれか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the end surface of the second terminal is covered with a peelable insulating layer.
JP2004312006A 2004-10-27 2004-10-27 Semiconductor device Withdrawn JP2006128250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004312006A JP2006128250A (en) 2004-10-27 2004-10-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004312006A JP2006128250A (en) 2004-10-27 2004-10-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2006128250A true JP2006128250A (en) 2006-05-18

Family

ID=36722657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312006A Withdrawn JP2006128250A (en) 2004-10-27 2004-10-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2006128250A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014001934A (en) * 2012-06-15 2014-01-09 Hitachi Automotive Systems Ltd Thermal type flowmeter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014001934A (en) * 2012-06-15 2014-01-09 Hitachi Automotive Systems Ltd Thermal type flowmeter

Similar Documents

Publication Publication Date Title
Ji et al. In situ diagnostics and prognostics of wire bonding faults in IGBT modules for electric vehicle drives
CN105794094B (en) Semiconductor device
US10283440B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8368203B2 (en) Heat radiation member for a semiconductor package with a power element and a control circuit
CN107403793B (en) Semiconductor device with a plurality of semiconductor chips
JP6727428B2 (en) Semiconductor device
CN101847620A (en) Power module
US20190326262A1 (en) Semiconductor device and power conversion apparatus
JP6645396B2 (en) Semiconductor device
JP2004117111A (en) Semiconductor device
US20150108930A1 (en) Converter for an electric motor
JP5434857B2 (en) Semiconductor module
JP2006140217A (en) Semiconductor module
US20200098667A1 (en) Semiconductor module and vehicle
JP5909396B2 (en) Circuit equipment
EP2515331A1 (en) Engine start control apparatus
JP5104016B2 (en) Power semiconductor module
CN106165089B (en) Semiconductor module and driving device mounted with semiconductor module
JP2005129826A (en) Power semiconductor device
US20230253636A1 (en) Discharge apparatus for discharging energy, appliance apparatus having an electrical appliance and a discharge apparatus, method for operating and method for producing a discharge apparatus
JP2006128250A (en) Semiconductor device
CN214848622U (en) Intelligent power module
JP2007081155A (en) Semiconductor device
JP2007215315A (en) In-vehicle power conversion device
CN113035856A (en) Intelligent power module

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060706

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108