JP2006120703A

JP2006120703A - Method for manufacturing semiconductor device

Info

Publication number: JP2006120703A
Application number: JP2004304439A
Authority: JP
Inventors: Shigeo Ishikawa; 重男石川
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2004-10-19
Filing date: 2004-10-19
Publication date: 2006-05-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device which suppresses the warpage of a semiconductor board while preventing damage to the semiconductor element formation surface of the board in a semiconductor element forming process to eliminate troubles in a semiconductor element manufacturing process. <P>SOLUTION: The method for manufacturing the semiconductor device includes (a) a step of forming a protective layer 3 so that it covers a surface of the semiconductor board 1 having a warpage caused by a semiconductor element formed on the surface, (b) a step of forming a stress easing film 5 having a stress to reduce the warpage of the semiconductor board 1 so that the film 5 covers the backside of the semiconductor board 1, and (c) a step of eliminating the protective layer 3. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の製造方法に関し、特に、半導体素子が形成される半導体基板表面を保護する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for protecting a semiconductor substrate surface on which a semiconductor element is formed.

半導体素子を形成される（された）半導体基板（ウェハ）の大口径化が進むにつれ、半導体基板の反りが問題となっている。半導体基板の反りは、通常、応力を持った膜が半導体基板に堆積されたとき、その表面の応力と裏面の応力との偏りによって発生する。たとえば、低圧で成膜するＣＶＤ装置はバッチ式の成膜装置が主に使われており、半導体基板の表面及び裏面に成膜される。このように、半導体基板の表面及び裏面に均等に成膜される膜は、応力がバランスしている。そのため、どちらか片側の膜を除去しない限り、基板の反りは大きくならない。しかし、同じ低圧で成膜するＣＶＤ膜でも、枚葉式の成膜装置では、半導体基板の表面にのみ成膜される為、一般に反りは大きくなる。その様子を図１を参照して説明する。 As the diameter of a semiconductor substrate (wafer) on which a semiconductor element is formed has increased, warpage of the semiconductor substrate has become a problem. The warpage of the semiconductor substrate is usually caused by a deviation between the stress on the front surface and the stress on the back surface when a film having stress is deposited on the semiconductor substrate. For example, as a CVD apparatus for forming a film at a low pressure, a batch type film forming apparatus is mainly used, and the film is formed on the front surface and the back surface of a semiconductor substrate. Thus, the stress is balanced in the film formed uniformly on the front surface and the back surface of the semiconductor substrate. Therefore, the warpage of the substrate does not increase unless the film on one side is removed. However, even with a CVD film formed at the same low pressure, the single-wafer type film forming apparatus forms a film only on the surface of the semiconductor substrate, so that the warpage generally increases. This will be described with reference to FIG.

図１は、従来の半導体装置の製造方法を示す図である。（ａ）に示す半導体基板１０１の一方の面に対して、（ｂ）に示すように酸化膜１０２が成膜される。このとき、酸化膜１０２の有する応力により、半導体基板１０１は、上に凸となるように反っている。そのため、（ｃ）のような真空チャックを有する搬送ブレード１１５では、真空ライン１１６の出口１１７と半導体基板１０１の裏側との密着性が低くなる。すなわち、搬送ブレード１１５上で吸着エラーを起こす可能性がある。したがって、半導体基板の反り量が大きい場合、半導体基板を半導体製造装置でハンドリングできなくなる。加えて、（ｄ）のようなフォトリソグラフィ工程では、露光時のフォーカスズレによるフォトレジスト１０９に露光する寸法がばらついてしまう場合もある。このように半導体基板の反りは半導体製造プロセスにおいて大きな問題である。 FIG. 1 is a diagram showing a conventional method for manufacturing a semiconductor device. An oxide film 102 is formed on one surface of the semiconductor substrate 101 shown in (a) as shown in (b). At this time, due to the stress of the oxide film 102, the semiconductor substrate 101 is warped so as to protrude upward. For this reason, in the transfer blade 115 having the vacuum chuck as shown in (c), the adhesion between the outlet 117 of the vacuum line 116 and the back side of the semiconductor substrate 101 becomes low. That is, there is a possibility of causing an adsorption error on the conveying blade 115. Therefore, when the amount of warpage of the semiconductor substrate is large, the semiconductor substrate cannot be handled by the semiconductor manufacturing apparatus. In addition, in the photolithography process as shown in (d), the size of the photoresist 109 exposed due to a focus shift at the time of exposure may vary. Thus, the warpage of the semiconductor substrate is a big problem in the semiconductor manufacturing process.

従って、反りを小さくしようとする場合、表面の応力と裏面の応力とをバランスさせることが重要である。 Therefore, when trying to reduce the warpage, it is important to balance the stress on the front surface with the stress on the back surface.

たとえば、特開平９−４５６８０号公報に半導体装置の製造方法の技術が開示されている。この半導体装置の製造方法は、半導体素子を有する半導体基板表面に形成された層間絶縁膜上に高融点金属薄膜を成膜する工程と、前記高融点金属薄膜を成膜した後、前記半導体基板の裏面全体に引っ張り応力を有する絶縁膜を堆積させる工程とを含むことを特徴とする。すなわち、半導体基板の表面の応力をバランスさせるために、裏面に引っ張り応力を有する絶縁膜を堆積させる工程を追加させている。 For example, Japanese Patent Laid-Open No. 9-45680 discloses a technique of a semiconductor device manufacturing method. The method for manufacturing a semiconductor device includes a step of forming a refractory metal thin film on an interlayer insulating film formed on a surface of a semiconductor substrate having semiconductor elements, and after forming the refractory metal thin film, And depositing an insulating film having a tensile stress on the entire back surface. That is, in order to balance the stress on the surface of the semiconductor substrate, a step of depositing an insulating film having a tensile stress on the back surface is added.

ただし、この方法をそのまま適用すると、半導体基板の裏面のみに絶縁膜等を堆積させるので、表面の半導体素子にハンドリング時の傷やステージでの傷等をつけてしまい、歩留の低下を引き起こす恐れがある。 However, if this method is applied as it is, an insulating film or the like is deposited only on the back surface of the semiconductor substrate, which may cause scratches during handling or scratches on the stage to cause a decrease in yield. There is.

関連する技術として特開２００２−２７０４７９号公報に半導体装置の製造方法および面発光型半導体レーザの製造方法の技術が開示されている。この半導体装置の製造方法は、以下の工程（ａ）および工程（ｂ）を含む。（ａ）前記半導体基板上に、少なくとも１の層を形成する工程、および（ｂ）前記半導体基板において前記少なくとも１の層が形成される面と反対側の面上に、反り補償層を形成する工程。この場合も、半導体基板の裏面のみに絶縁膜等を堆積させるので、表面の半導体素子にハンドリング時の傷やステージでの傷等をつけてしまい、歩留の低下を引き起こす恐れがある。 As a related technique, Japanese Patent Application Laid-Open No. 2002-270479 discloses a technique for manufacturing a semiconductor device and a method for manufacturing a surface emitting semiconductor laser. This method for manufacturing a semiconductor device includes the following steps (a) and (b). (A) forming at least one layer on the semiconductor substrate; and (b) forming a warp compensation layer on a surface of the semiconductor substrate opposite to the surface on which the at least one layer is formed. Process. Also in this case, since the insulating film or the like is deposited only on the back surface of the semiconductor substrate, the semiconductor element on the front surface may be scratched during handling, scratched on the stage, or the like, which may cause a decrease in yield.

また、特開２００１−８５４５３号公報に半導体装置の製造方法の技術が開示されている。この半導体装置の製造方法は、半導体基板の表面に表面樹脂層を形成する工程と、前記半導体基板の裏面に裏面樹脂層を形成する工程と、前記表面樹脂層および裏面樹脂層が形成された半導体基板に対して、前記裏面樹脂層を研磨または研削して除去し、さらに、前記裏面樹脂層が除去された半導体基板の裏面側を研磨または研削することによって、前記半導体基板を薄型化する裏面研削工程とを含むことを特徴とする。すなわち、パッケージングのために半導体基板の厚さを薄くするために半導体基板の裏面研削処理において、表面及び裏面に樹脂層を形成し、裏面の樹脂及び基板を研削する。この方法では、半導体ウエハの反り解消に対処するために、製造が容易な樹脂膜を形成している。素子及び配線などの形成が完了しているので樹脂を用いることができる。 Japanese Patent Laid-Open No. 2001-85453 discloses a technique of a method for manufacturing a semiconductor device. The semiconductor device manufacturing method includes a step of forming a surface resin layer on a surface of a semiconductor substrate, a step of forming a back surface resin layer on the back surface of the semiconductor substrate, and a semiconductor on which the surface resin layer and the back surface resin layer are formed. Backside grinding for thinning the semiconductor substrate by polishing or grinding the backside resin layer to the substrate and further polishing or grinding the backside of the semiconductor substrate from which the backside resin layer has been removed. And a process. That is, in order to reduce the thickness of the semiconductor substrate for packaging, in the back surface grinding process of the semiconductor substrate, a resin layer is formed on the front surface and the back surface, and the resin and substrate on the back surface are ground. In this method, a resin film that is easy to manufacture is formed in order to deal with the warpage of the semiconductor wafer. Since formation of elements, wirings, and the like is completed, a resin can be used.

ただし、この方法は、パッケージング工程で適用することを想定している。そのため、保護膜（樹脂層）を除去して素子形成を継続することを考慮していない。この方法を素子形成途中の半導体基板に用いると、素子形成領域に有機物が残留してしまい、歩留の低下を引き起こす恐れがある。 However, this method is assumed to be applied in the packaging process. Therefore, it is not considered to remove the protective film (resin layer) and continue the element formation. When this method is used for a semiconductor substrate in the middle of element formation, organic substances remain in the element formation region, which may cause a decrease in yield.

関連する技術として特開２００２−７５９３７号公報に半導体ウエハの加工方法の技術が開示されている。この半導体ウエハの加工方法は、パターンが形成された半導体ウエハ表面に、両面粘着シートで支持ウエハを貼付ける工程と、前記支持ウエハを固定した状態の半導体ウエハの裏面に薄型加工を施す工程とを含むことを特徴とする。この方法でも、パッケージング工程で適用することを想定している。そのため、この方法を素子形成途中の半導体基板に用いると、素子形成領域に有機物が残留してしまい、歩留の低下を引き起こす恐れがある。 As a related technique, Japanese Patent Application Laid-Open No. 2002-75937 discloses a technique of a semiconductor wafer processing method. The semiconductor wafer processing method includes a step of attaching a support wafer with a double-sided pressure-sensitive adhesive sheet to the surface of a semiconductor wafer on which a pattern is formed, and a step of thinning the back surface of the semiconductor wafer in a state where the support wafer is fixed. It is characterized by including. This method is also assumed to be applied in the packaging process. Therefore, when this method is used for a semiconductor substrate in the middle of element formation, organic substances remain in the element formation region, which may cause a decrease in yield.

特開平９−４５６８０号JP 9-45680 A 特開２００２−２７０４７９号JP 2002-270479 A 特開２００１−８５４５３号JP 2001-85453 A 特開２００２−７５９３７号JP 2002-75937 A

従って、本発明の目的は、半導体素子形成工程において、半導体素子の形成される面へのダメージを防止しながら、半導体基板の反りを抑制することが可能な半導体装置の製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing warpage of a semiconductor substrate while preventing damage to a surface on which a semiconductor element is formed in a semiconductor element forming step. is there.

また、本発明の他の目的は、半導体素子形成工程において、半導体素子の形成される面へのダメージを防止しながら、半導体素子形成工程に悪影響を与えずに、容易に成膜及び除去が可能な保護膜を用いた半導体装置の製造方法を提供することにある。 Another object of the present invention is to allow easy film formation and removal without adversely affecting the semiconductor element formation process while preventing damage to the surface on which the semiconductor element is formed in the semiconductor element formation process. Another object of the present invention is to provide a method of manufacturing a semiconductor device using a protective film.

本発明の更に他の目的は、半導体素子形成工程において、半導体素子の形成される面へのダメージを防止しながら、半導体基板の反りを抑制し、半導体素子の製造工程における不具合を解消することが可能な半導体装置の製造方法を提供することにある。 Still another object of the present invention is to suppress warping of a semiconductor substrate and eliminate defects in the manufacturing process of the semiconductor element while preventing damage to the surface on which the semiconductor element is formed in the semiconductor element forming process. An object of the present invention is to provide a method for manufacturing a possible semiconductor device.

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problem will be described using the numbers and symbols used in the best mode for carrying out the invention. These numbers and symbols are added in parentheses in order to clarify the correspondence between the description of the claims and the best mode for carrying out the invention. However, these numbers and symbols should not be used for interpreting the technical scope of the invention described in the claims.

従って、上記課題を解決するために、本発明の半導体装置の製造方法は、（ａ）半導体素子が表面に形成され反りを有する半導体基板（１）に対し、その表面を覆うように保護膜（３）を成膜する工程と、（ｂ）半導体基板（１）の反りを軽減させる応力を有する応力緩和膜（５）を、半導体基板（１）の裏面を覆うように成膜する工程と、（ｃ）保護膜（３）を除去する工程とを具備する。
保護膜（３）を成膜することで半導体素子の形成される表面へのダメージを防止することができるとともに、応力緩和膜（５）を成膜することで半導体基板の反りを抑制することができる。反りが抑制されることで、フォトレジストを露光するときのフォーカスずれや搬送ブレードにおける搬送異常のような半導体素子の製造工程における不具合を解消することができる。 Therefore, in order to solve the above-described problems, a method for manufacturing a semiconductor device according to the present invention includes: (a) a semiconductor film (1) having a warp formed on a surface thereof, and a protective film (1) covering the surface; 3), and (b) forming a stress relaxation film (5) having a stress to reduce warpage of the semiconductor substrate (1) so as to cover the back surface of the semiconductor substrate (1), (C) removing the protective film (3).
By forming the protective film (3), damage to the surface on which the semiconductor element is formed can be prevented, and by suppressing the warpage of the semiconductor substrate by forming the stress relaxation film (5). it can. By suppressing the warpage, it is possible to eliminate problems in the manufacturing process of the semiconductor element, such as a focus shift at the time of exposing the photoresist and a conveyance abnormality in the conveyance blade.

上記の半導体装置の製造方法において、保護膜（３）は、エッチング又はアッシングで選択的に除去可能な膜であることが好ましい。
このような方法で保護膜３を選択的に除去できることは、他の素子に影響を与えず、半導体製造プロセスの途中に容易に組み込みむことができる。 In the method for manufacturing a semiconductor device, the protective film (3) is preferably a film that can be selectively removed by etching or ashing.
The ability to selectively remove the protective film 3 by such a method does not affect other elements, and can be easily incorporated during the semiconductor manufacturing process.

上記の半導体装置の製造方法において、保護膜（３）は、アモルファスカーボン膜であることが好ましい。
アモルファスカーボン膜は、半導体製造プロセスで容易に製造及び除去することができる。加えて、半導体基板１表面に傷が付かないように機械的強度を有し、使用される温度において安定であり、膜ストレスが無視できる程度に小さい。 In the semiconductor device manufacturing method, the protective film (3) is preferably an amorphous carbon film.
The amorphous carbon film can be easily manufactured and removed by a semiconductor manufacturing process. In addition, it has mechanical strength so that the surface of the semiconductor substrate 1 is not damaged, is stable at the temperature used, and is small enough to ignore film stress.

上記の半導体装置の製造方法において、（ｃ）工程は、（ｃ１）保護膜（３）を、活性化された酸素を含むガスによって除去する工程を備えることが好ましい。
このような半導体プロセスで除去できることで、半導体製造プロセスの変更が僅かで済む。 In the semiconductor device manufacturing method, the step (c) preferably includes a step (c1) of removing the protective film (3) with a gas containing activated oxygen.
Since it can be removed by such a semiconductor process, the semiconductor manufacturing process can be changed little.

上記の半導体装置の製造方法において、（ｄ）残りの半導体素子及び配線の少なくとも一方を半導体基板（１）の表面に形成する工程を更に具備することが好ましい。
本発明は、特に、半導体製造プロセスの途中で行うことができる。 In the semiconductor device manufacturing method, it is preferable that the method further includes (d) a step of forming at least one of the remaining semiconductor elements and wirings on the surface of the semiconductor substrate (1).
The present invention can be carried out particularly during the semiconductor manufacturing process.

本発明により、半導体素子形成工程において、半導体素子の形成される面へのダメージを防止しながら、半導体基板の反りを抑制することができ、半導体素子の製造工程における不具合を解消することが可能となる。 According to the present invention, in the semiconductor element formation process, it is possible to suppress the warpage of the semiconductor substrate while preventing damage to the surface on which the semiconductor element is formed, and to solve the problems in the manufacturing process of the semiconductor element. Become.

以下、本発明の半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。図２〜図４は、本発明の半導体装置の製造方法の実施の形態を示す断面図である。 Embodiments of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the accompanying drawings. 2 to 4 are cross-sectional views showing an embodiment of a method for manufacturing a semiconductor device of the present invention.

図２（ａ）を参照して、半導体基板１は、キャパシタ工程前までの工程を終了している。その表面に、トランジスタを含む種々の半導体素子（図示されず）に関する構成が形成されている（詳細は図示されず。）。 Referring to FIG. 2A, the semiconductor substrate 1 has completed the process before the capacitor process. On the surface, various semiconductor elements (not shown) including transistors are formed (details are not shown).

図２（ｂ）を参照して、キャパシタ工程のためのスタック酸化膜２を半導体基板１を覆うように成膜する。その酸化膜２（酸化シリコン膜）は、ＴＥＯＳ（ＴｅｔｒａＥｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：Ｓｉ（ＯＣ_２Ｈ_３）_４）とＯ_２ガスとを用いたプラズマＣＶＤ法により、膜厚３μｍ程度成膜される。 Referring to FIG. 2B, a stack oxide film 2 for the capacitor process is formed so as to cover the semiconductor substrate 1. The oxide film 2 (silicon oxide film) is formed to a thickness of about 3 μm by a plasma CVD method using TEOS (Tetra Ethyl orthosilicate: Si (OC ₂ H ₃ ) ₄ ) and O ₂ gas.

このとき、プラズマＣＶＤ法で成膜された酸化膜２の膜ストレスは圧縮応力で約２００ＭＰａを有している。この膜ストレスで半導体基板１に生じる反り量Ａは、１２インチ基板の場合、凸状で３７５μｍである。 At this time, the film stress of the oxide film 2 formed by the plasma CVD method has a compressive stress of about 200 MPa. The warping amount A generated in the semiconductor substrate 1 by this film stress is 375 μm in a convex shape in the case of a 12-inch substrate.

図２（ｃ）を参照して、半導体基板１の表面に形成されている素子表面を保護するために、酸化膜２を覆うように保護膜３を形成する。保護膜３としては、アモルファスカーボン膜が例示される。ここでは、アモルファスカーボン膜が、プラズマＣＶＤ法により、３００ｎｍ成膜される。アモルファスカーボン膜３は、成膜条件により膜ストレスを有さない（又は無視できる程度に小さい）ように形成することが出来る。 With reference to FIG. 2C, a protective film 3 is formed so as to cover the oxide film 2 in order to protect the element surface formed on the surface of the semiconductor substrate 1. An example of the protective film 3 is an amorphous carbon film. Here, an amorphous carbon film is formed to a thickness of 300 nm by a plasma CVD method. The amorphous carbon film 3 can be formed so as not to have a film stress (or small enough to be ignored) depending on the film formation conditions.

図３（ａ）を参照して、半導体基板１の反りを無くすための応力緩和膜５を半導体基板１の裏面に形成するために、半導体基板１を成膜装置１０へ入れる。このとき、半導体基板１の表面は、成膜チャンバ１１内の電極１２に接触することになるが、保護膜３により保護されているので、傷つくことがない。 With reference to FIG. 3A, in order to form the stress relaxation film 5 for eliminating the warp of the semiconductor substrate 1 on the back surface of the semiconductor substrate 1, the semiconductor substrate 1 is put into the film forming apparatus 10. At this time, the surface of the semiconductor substrate 1 comes into contact with the electrode 12 in the film forming chamber 11 but is not damaged because it is protected by the protective film 3.

図３（ｂ）を参照して、応力緩和膜５が、ＳｉＨ_４とＮＨ_３とＮ_２との混合ガスを用いたプラズマＣＶＤ法により、半導体基板１の裏面のみに成膜される。応力緩和膜５は、窒化膜に例示される。 Referring to FIG. 3B, the stress relaxation film 5 is formed only on the back surface of the semiconductor substrate 1 by a plasma CVD method using a mixed gas of SiH ₄ , NH ₃ and N ₂ . The stress relaxation film 5 is exemplified by a nitride film.

半導体基板１の裏面のみに応力緩和膜５を成膜する場合、半導体基板１の表面に保護膜４を形成していないときは、その表面に搬送時に接触する傷等や反応室内に置かれたステージ（電極１２）に接触するために発生する傷により、半導体素子の良品率を低下させる原因となる。しかし、本発明では、事前に保護膜３を堆積させることにより半導体素子表面に傷を発生させることなく、半導体素子の良品率を低下させる事も無い。 When the stress relaxation film 5 is formed only on the back surface of the semiconductor substrate 1, when the protective film 4 is not formed on the surface of the semiconductor substrate 1, the surface is placed in the reaction chamber, such as scratches that come into contact with the surface during transportation. Scratches generated due to contact with the stage (electrode 12) cause a reduction in the yield rate of semiconductor elements. However, in the present invention, the protective film 3 is deposited in advance, so that the surface of the semiconductor element is not damaged, and the yield rate of the semiconductor element is not lowered.

また、窒化膜を用いた場合、その膜ストレスは成膜時の圧力を低圧にし、供給電源パワーを大きくすることにより、大きな圧縮応力を有する膜を成膜可能することができる。ここでは、応力緩和膜５としての窒化膜は、５００ＭＰａを有している。成膜膜厚は約１μｍである。この窒化膜により３μｍ堆積させた酸化膜２の成膜時に発生した半導体基板１の反りをフラットにすることができる。 Further, when a nitride film is used, the film stress can be reduced by reducing the pressure during film formation and increasing the power supply power to form a film having a large compressive stress. Here, the nitride film as the stress relaxation film 5 has 500 MPa. The film thickness is about 1 μm. The warp of the semiconductor substrate 1 generated when the oxide film 2 deposited by 3 μm with this nitride film is formed can be made flat.

図３（ｃ）を参照して、半導体基板１の裏表を反転させ、保護膜３を除去する。アモルファスカーボン膜を除去する場合、除去方法は酸素プラズマによるアッシング工程とその後の一般的なウエット工程によって構成される。ただし、保護膜３を除去する工程は、酸素プラズマのアッシング工程に限定されるものではない。保護膜３の下層に設けられた膜に影響を与えずに、保護膜３を選択的に除去可能なエッチングやアッシングを用いても良い。 With reference to FIG. 3C, the front and back of the semiconductor substrate 1 are inverted, and the protective film 3 is removed. In the case of removing the amorphous carbon film, the removal method includes an ashing process using oxygen plasma and a general wet process thereafter. However, the process of removing the protective film 3 is not limited to the oxygen plasma ashing process. Etching or ashing that can selectively remove the protective film 3 without affecting the film provided below the protective film 3 may be used.

図４（ａ）を参照して、真空チャックを有する搬送ブレード１５では、真空ライン１６の出口１７と半導体基板１の裏側との密着性が高くなる。すなわち、搬送ブレード１５は、半導体基板１を確実に吸着することがきる。したがって、半導体基板の反り量が大きい場合でも、保護膜３と応力緩和膜５とにより、半導体基板１の表面を傷つけることなく、反り（応力）を緩和して、半導体基板１を半導体製造装置でハンドリング可能とする。 With reference to FIG. 4A, in the conveying blade 15 having a vacuum chuck, the adhesion between the outlet 17 of the vacuum line 16 and the back side of the semiconductor substrate 1 is increased. That is, the transport blade 15 can reliably suck the semiconductor substrate 1. Therefore, even when the amount of warping of the semiconductor substrate is large, the warp (stress) is alleviated by the protective film 3 and the stress relaxation film 5 without damaging the surface of the semiconductor substrate 1, and the semiconductor substrate 1 is manufactured by the semiconductor manufacturing apparatus. It can be handled.

図４（ｂ）を参照して、フォトリソグラフィ工程において、図２（ｂ）で形成した酸化膜２上にパターンが形成される。このとき（アモルファスカーボン膜、窒化膜）、半導体基板１の反り量は１００μｍ以下であり、フォトリソグラフィ工程でのフォトレジスト９を露光するときのフォーカスずれによる寸法ばらつきを抑えることができる。また、各種半導体製造装置内での搬送ブレード１５における搬送異常やステージ上での吸着エラー等を回避することも可能となる。 Referring to FIG. 4B, a pattern is formed on oxide film 2 formed in FIG. 2B in the photolithography process. At this time (amorphous carbon film, nitride film), the warpage amount of the semiconductor substrate 1 is 100 μm or less, and dimensional variations due to defocusing when exposing the photoresist 9 in the photolithography process can be suppressed. Further, it is possible to avoid a conveyance abnormality in the conveyance blade 15 in various semiconductor manufacturing apparatuses, an adsorption error on the stage, and the like.

図４（ｃ）を参照して、図４（ｂ）で形成されたパターンとしてのシリンダ８に、コンタクト用のプラグ７を形成することができる。以降については、従来知られた方法で、半導体装置を形成することができる。 Referring to FIG. 4C, the contact plug 7 can be formed on the cylinder 8 as the pattern formed in FIG. Thereafter, the semiconductor device can be formed by a conventionally known method.

ここで、保護膜３は、アモルファスカーボン膜３に限定されるものではない。保護膜３は、半導体基板１表面に傷が付かないように機械的強度を有し、使用温度において安定であり、膜ストレスが無視できる程度に小さく、エッチングやアッシングのような半導体製造プロセスで選択的に除去可能な膜であれば良い。 Here, the protective film 3 is not limited to the amorphous carbon film 3. The protective film 3 has mechanical strength so that the surface of the semiconductor substrate 1 is not damaged, is stable at the operating temperature, is small enough to ignore film stress, and is selected in a semiconductor manufacturing process such as etching and ashing. As long as the film is removable, any film may be used.

上記図４（ｃ）以降又は図２（ａ）以前の半導体製造プロセスの段階で、別の膜により発生する膜ストレス（応力）が問題となる場合、再び図２（ｃ）〜図３（ｃ）のプロセスを実行すればよい。それにより、表面の素子にダメージを与えることなく、半導体基板の反りの問題を解決することができる。 When the film stress (stress) generated by another film becomes a problem at the stage of the semiconductor manufacturing process after FIG. 4C or before FIG. 2A, FIG. 2C to FIG. 3C again. ) Process. Thereby, the problem of warping of the semiconductor substrate can be solved without damaging the surface elements.

以上説明したように、本発明による半導体装置の製造方法は、反りが大きな半導体基板の表面に保護膜（例示：アモルファスカーボン膜）を成膜し、その後、半導体基板表面上の素子に傷をつけることなく基板をフラットにするための応力緩和膜（例示：窒化膜）を半導体基板裏面に成膜し、その保護膜を除去する。それにより、フォトリソグラフィ工程での露光時のフォーカスずれによる寸法ばらつきや半導体製造装置内での搬送異常を低減できる。 As described above, the method for manufacturing a semiconductor device according to the present invention forms a protective film (eg, an amorphous carbon film) on the surface of a semiconductor substrate having a large warp, and then damages elements on the surface of the semiconductor substrate. A stress relaxation film (for example, a nitride film) for flattening the substrate is formed on the back surface of the semiconductor substrate, and the protective film is removed. As a result, it is possible to reduce dimensional variations due to defocusing during exposure in the photolithography process and conveyance errors in the semiconductor manufacturing apparatus.

その応力緩和膜は、半導体基板が凸状に反っている場合は、その裏面に圧縮応力の膜を成膜することにより、その反りは軽減できる。半導体基板の反りは、裏面に成膜する膜厚、成膜条件によりコントロール可能である。更に、成膜する膜の種類を変更することにより圧縮応力から引張り応力まで制御することも可能である。 When the semiconductor substrate is warped in a convex shape, the warping can be reduced by forming a film of compressive stress on the back surface of the semiconductor substrate. The warpage of the semiconductor substrate can be controlled by the film thickness formed on the back surface and the film forming conditions. Furthermore, it is also possible to control from compressive stress to tensile stress by changing the type of film to be formed.

また、半導体基板の表面に保護膜を堆積させている。そのため、その表面が半導体製造装置のステージなどと接触することになっていても、その素子表面に傷をつけたりすることがない。 A protective film is deposited on the surface of the semiconductor substrate. Therefore, even if the surface is in contact with a stage of a semiconductor manufacturing apparatus, the element surface is not damaged.

アモルファスカーボン膜による保護膜は、酸素プラズマによるアッシングにより除去可能であり、保護膜を除去するときの下地のダメージも発生しない。また、半導体製造工程における耐熱性も有することから、保護膜が半導体製造装置内で劣化することもない。 The protective film made of the amorphous carbon film can be removed by ashing with oxygen plasma, and the underlying film is not damaged when the protective film is removed. Moreover, since it also has heat resistance in the semiconductor manufacturing process, the protective film does not deteriorate in the semiconductor manufacturing apparatus.

図１（ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す図である。1A to 1D are views showing a conventional method for manufacturing a semiconductor device. 図２（ａ）〜（ｃ）は、本発明の半導体装置の製造方法の実施の形態を示す断面図である。2A to 2C are cross-sectional views showing an embodiment of a method for manufacturing a semiconductor device of the present invention. 図３（ａ）〜（ｃ）は、本発明の半導体装置の製造方法の実施の形態を示す断面図である。3A to 3C are cross-sectional views illustrating an embodiment of a method for manufacturing a semiconductor device of the present invention. 図４（ａ）〜（ｃ）は、本発明の半導体装置の製造方法の実施の形態を示す断面図である。4A to 4C are cross-sectional views showing an embodiment of a method for manufacturing a semiconductor device of the present invention.

Explanation of symbols

１、１０１半導体基板
２、１０２酸化膜
３保護膜
５応力緩和膜
６ゲート
７プラブ
８シリンダ
９、１０９フォトレジスト
１０成膜装置
１１成膜チャンバ
１２電極
１５、１１５搬送ブレード
１６、１１６真空ライン
１７、１１７出口
２１層間絶縁膜
２２絶縁膜 DESCRIPTION OF SYMBOLS 1,101 Semiconductor substrate 2,102 Oxide film 3 Protective film 5 Stress relaxation film 6 Gate 7 Plub 8 Cylinder 9, 109 Photoresist 10 Film forming apparatus 11 Film forming chamber 12 Electrode 15, 115 Transport blade 16, 116 Vacuum line 17, 117 Outlet 21 Interlayer insulating film 22 Insulating film

Claims

(A) a step of forming a protective film so as to cover the surface of a semiconductor substrate having a warp formed on the surface of the semiconductor element;
(B) forming a stress relaxation film having a stress to reduce warpage of the semiconductor substrate so as to cover the back surface of the semiconductor substrate;
(C) removing the protective film; and a method for manufacturing a semiconductor device.

In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the protective film is a film that can be selectively removed by etching or ashing.

In the manufacturing method of the semiconductor device according to claim 1 or 2,
The method for manufacturing a semiconductor device, wherein the protective film is an amorphous carbon film.

In the manufacturing method of the semiconductor device according to any one of claims 1 to 3,
The step (c)
(C1) A method for manufacturing a semiconductor device, comprising the step of removing the protective film with a gas containing activated oxygen.

In the manufacturing method of the semiconductor device according to claim 3,
(D) A method for manufacturing a semiconductor device, further comprising the step of forming at least one of the remaining semiconductor elements and wiring on the surface of the semiconductor substrate.