JP2006107220A - 試験装置及びその方法 - Google Patents
試験装置及びその方法 Download PDFInfo
- Publication number
- JP2006107220A JP2006107220A JP2004294408A JP2004294408A JP2006107220A JP 2006107220 A JP2006107220 A JP 2006107220A JP 2004294408 A JP2004294408 A JP 2004294408A JP 2004294408 A JP2004294408 A JP 2004294408A JP 2006107220 A JP2006107220 A JP 2006107220A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pci bus
- pci
- negotiation
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】本発明は、PCIバスを実装するコンピュータ製品の評価試験として、PCI信号のネゴシエーションが失敗した場合におけるRAS試験を確実に行うことができるようにする技術の提供を目的とする。
【解決手段】PCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する設定手段と、リセット信号の変化位置を検出する検出手段と、検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってPCIバスネゴシエーション信号を変更する変更手段とを備えるように構成する。
【選択図】図1
【解決手段】PCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する設定手段と、リセット信号の変化位置を検出する検出手段と、検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってPCIバスネゴシエーション信号を変更する変更手段とを備えるように構成する。
【選択図】図1
Description
本発明は、ホスト装置とそのホスト装置にPCIバスを介して接続されるデバイスとの間に設けられて、ホスト装置とデバイスとの間のPCIバスネゴシエーションの失敗による動作を試験するために用いられる試験装置及びその方法に関する。
高速の同期バスとして、PCIバス(Peripheral Component Interconnect Bus)や、既存のPCIバスとの互換性を維持しながら高速化を図ったPCI−Xバスが広く用いられている。
PCIバス,PCI−Xバスを持った製品においては、デバイス間でPCI種別及び動作周波数についてネゴシエーションを行う必要があるが、このネゴシエーションは所定の規格化されたプロトコルを用いて実行されている。
このネゴシエーションが失敗するケースにおいても、データの保全性の確認を行う意味でRAS試験(Reliability Availability Serviceability 試験)は重要な意味を持つものである。
しかしながら、従来、このネゴシエーションプロトコルの失敗を狙ったRAS試験器は存在していないことから、このような特殊のRAS試験は実施されないでいた。
なお、本発明に関連する従来技術として、下記に示す特許文献1や特許文献2に記載された発明がある。
この特許文献1に記載された発明では、複数のSCSIバス同士をSCSIプロトコルコントローラの外部で診断動作制御回路を介して直接接続して、複数のSCSIプロトコルコントローラ間で仮想的にデータ転送を行い得るようにすることで、SCSIプロトコルコントローラの故障のみならず、SCSIバスのドライバ/レシーバの故障や、配線パターンの不良等を容易に診断できるようにしている。
そして、診断動作制御回路でSCSIバスの信号をローレベルまたはハイレベルにクランプできるようにすることで、擬似障害の発生用にテスタ等の評価機器を外部に接続する必要がなく、SCSIバスにおける異常発生時の動作確認を容易かつ短時間に行うことができるようにしている。
また、特許文献2に記載された発明では、バスの固有のバスプロトコルを用いて、任意の長さの距離だけ同期バスを延長できるようにしている。
特開2001−109672
特表2003−505761
PCIバスやPCI−Xバスでは、電源投入時におけるサーバとPCIボードとの間のPCI信号のネゴシエーションプロトコルで動作モードを決定している。
すなわち、図3に示すように、PCIのRESET信号(図中ではRSTと略記する)の立ち上がりにCLOCK信号(図中ではCLKと略記する)を同期させて、そのときのPCIのSTOP信号,TRDY信号のH,Lの組み合わせに従って、図4のように決定している。
このネゴシエーションが失敗するケースにおいても、データの保全性の確認を行う意味でRAS試験は重要な意味を持つものである。
例えば、ホストがPCI−X,66MHzの動作モードであることをデバイスへ通知したが、なんらかの故障によりTRDY信号が反転してしまい、その動作モードがPCI,33MHzとしてデバイスに通知されるようなケースにおいては、デバイスは33MHzの動作をしてしまいホストとの周波数不一致状態が発生する。このような故障モードにおいても、システムとしてデータ化けが発生しない等の検証は重要である。
しかしながら、従来、このようなネゴシエーションの失敗を狙ったRAS試験器は存在していないことから、このような特殊のRAS試験は実施されないでいた。
このようなネゴシエーションの失敗を狙ったRAS試験を実現するには、ネゴシエーション時に信号を変更する必要があるが、これを実現する方法として、ホストとデバイスとの間に中継RAS試験装置を設けるようにして、この中継RAS試験装置において、図5に示すように、RESET信号の立ち上がりでSTOP,TRDY信号の論理を変更するという方法を用いることが考えられる。
しかるに、この方法では、変更したSTOP,TRDY信号がターゲットデバイスへ届いたときに、受信側のRESET信号の立ち上がり後のCLOCK信号の立ち上がり時点では、これらの変更した信号がまだ確定できないことで、変更した信号を伝搬できないという問題が起こりうる。しかも、受信側のセットアップ時間(クロックの立ち上がり以前に信号が確定しなければならない時間)を考慮すると、さらに間に合わなくなる確率が高くなる。
これから、このようなネゴシエーションの失敗を狙ったRAS試験を実現する場合に、RESET信号の立ち上がりでSTOP,TRDY信号の論理を変更するという図5に示すような方法を用いることはできない。
本発明はかかる事情に鑑みてなされたものであって、ホストとPCIデバイスとの間に中継RAS試験装置を設けるようにして、この中継RAS試験装置において、STOP,TRDY信号の論理を変更することによりPCI信号のネゴシエーションが失敗した場合におけるRAS試験を行うという構成を実現するときにあって、その変更信号の伝搬を確実なものとすることにより、そのRAS試験を確実に行うことができるようにする新たな技術の提供を目的とする。
この目的を達成するために、本発明の試験装置は、ホスト装置とそのホスト装置にPCIバスを介して接続されるデバイスとの間に設けられて、ホスト装置とデバイスとの間のPCIバスネゴシエーションの失敗による動作を試験することを実現できるようにするために、(1)PCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、(2)PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する設定手段と、(3)リセット信号の変化位置を検出する検出手段と、(4)検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってPCIバスネゴシエーション信号を変更する変更手段とを備えるように構成する。
このように構成される本発明の試験装置では、ホスト装置からデバイスに送出されるPCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる。一方、PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する。
そして、リセット信号の変化位置を検出すると、その検出した変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定した論理に従ってPCIバスネゴシエーション信号を変更する。
この構成に従って、ホスト装置からPCIデバイスへ送出されるPCIバスネゴシエーション信号の論理を変更することによりPCIバスネゴシエーションが失敗した場合におけるRAS試験を行うという構成を採るときにあって、その変更信号の伝搬を確実なものとできるようになり、これにより、そのRAS試験を確実に行うことができるようになる。
以上説明したように、本発明によれば、PCIバスを実装するコンピュータ製品の評価試験として、PCI信号のネゴシエーションが失敗した場合におけるRAS試験を確実に行うことができるようになる。
以下、実施の形態に従って本発明を詳細に説明する。
図1に、本発明の一実施形態例を図示する。
図中、1はホスト装置、2はPCIデバイスであって、ホスト装置1にPCIバスを介して接続されるもの、3は本発明の中継RAS試験装置であって、ホスト装置1とPCIデバイス2との間に設けられ、ホスト装置1からPCIデバイス2へ送出されるPCI信号を変更することで、PCIバスネゴシエーションの失敗による動作を試験するものである。
本発明の中継RAS試験装置3は、遅延回路30と、選択回路31と、立ち上がり検出回路32と、3τ信号発生回路33と、設定回路34と、ラッチ回路35,36と、AND回路37,38と、選択回路39,40とを備える。
この遅延回路30は、PCIのRESET信号を所定の遅延時間(CLOCK信号の周期をτで表すならば、例えば1τ〜2τの間に設定される)だけ遅延させる。選択回路31は、試験指示がない場合には、ホスト装置1の送出するRESET信号をそのまま選択して出力し、試験指示がある場合には、遅延回路30により遅延されたRESET信号を選択して出力する。
立ち上がり検出回路32は、RESET信号の立ち上がりを検出する。3τ信号発生回路33は、立ち上がり検出回路32により検出されたRESET信号の立ち上がりに続くCLOCK信号の最初の立ち上がりを起点として、3τの時間の間ハイレベルを示す3τ信号を発生する。
設定回路34は、PCIバスネゴシエーションの失敗による動作を試験するために、PCIのSTOP信号をハイレベルやローレベルに設定したり、PCIのTRDY信号をハイレベルやローレベルに設定する。
ラッチ回路35は、設定回路34がSTOP信号をハイレベルに設定するときにはハイレベルの信号をラッチし、設定回路34がSTOP信号をローレベルに設定するときにはローレベルの信号をラッチする。ラッチ回路36は、設定回路34がTRDY信号をハイレベルに設定するときにはハイレベルの信号をラッチし、設定回路34がTRDY信号をローレベルに設定するときにはローレベルの信号をラッチする。
AND回路37は、3τ信号発生回路33の発生する3τ信号と、ラッチ回路35のラッチする信号とを入力として、3τ信号発生回路33がハイレベルを出力している間、ラッチ回路35のラッチする信号をそのまま出力する。AND回路38は、3τ信号発生回路33の発生する3τ信号と、ラッチ回路36のラッチする信号とを入力として、3τ信号発生回路33がハイレベルを出力している間、ラッチ回路36のラッチする信号をそのまま出力する。
選択回路39は、試験指示がない場合には、ホスト装置1の送出するSTOP信号をそのまま選択して出力し、試験指示がある場合には、AND回路37の出力する信号(設定回路34により設定されたSTOP信号)を選択して出力する。選択回路40は、試験指示がない場合には、ホスト装置1の送出するTRDY信号をそのまま選択して出力し、試験指示がある場合には、AND回路38の出力する信号(設定回路34により設定されたTRDY信号)を選択して出力する。
このように構成される本発明の中継RAS試験装置3では、ホスト装置1の送出するPCI信号がPCI−X,100MHz(図4に示すように、STOP信号がローレベルで、TRDY信号がハイレベルとなる)を示しているときに、設定回路34は、ユーザからの指示に従って、STOP信号を強制的にハイレベルに設定するとともに、TRDY信号を強制的にローレベルに設定することで、ホスト装置1の送出するPCI信号があたかもPCI−X,66MHzのように見せるように設定するというように、動作周波数を実際よりも低く見せるような設定を行う。
また、ホスト装置1の送出するPCI信号がPCI−X,100MHz(図4に示すように、STOP信号がローレベルで、TRDY信号がハイレベルとなる)を示しているときに、設定回路34は、ユーザからの指示に従って、TRDY信号を強制的にローレベルに設定することで、ホスト装置1の送出するPCI信号があたかもPCI−X,133MHzのように見せるように設定するというように、動作周波数を実際よりも高く見せるような設定を行う。
また、ホスト装置1の送出するPCI信号がPCI−X,100MHz(図4に示すように、STOP信号がローレベルで、TRDY信号がハイレベルとなる)を示しているときに、設定回路34は、ユーザからの指示に従って、STOP信号を強制的にハイレベルに設定することで、ホスト装置1の送出するPCI信号があたかもPCI,33MHzのように見せるように設定するというように、PCI−XをあたかもPCIに見せるような設定を行う(この具体例では、動作周波数についても別のものに見せることになる)。
また、ホスト装置1の送出するPCI信号がPCI,33MHz(図4に示すように、STOP信号がハイレベルで、TRDY信号がハイレベルとなる)を示しているときに、設定回路34は、ユーザからの指示に従って、TRDY信号を強制的にローレベルに設定することで、ホスト装置1の送出するPCI信号があたかもPCI−X,66MHzのように見せるように設定するというように、PCIをあたかもPCI−Xに見せるような設定を行う(この具体例では、動作周波数についても別のものに見せることになる)。
その他、本実施形態例では実現不可能であるが、ありえないPCI信号を送出するような設定を行うことも考えられる。
このようにして、設定回路34がPCIバスネゴシエーションの失敗による動作を試験するために、PCIのSTOP信号をハイレベルやローレベルに設定したり、PCIのTRDY信号をハイレベルやローレベルに設定すると、その設定値がラッチ回路35,36にラッチされることになる。
この設定が完了すると、PCIバスネゴシエーションの失敗による動作試験の実行に入って、遅延回路30は、図2に示すように、RESET信号を所定の遅延時間Δt(CLOCK信号の周期をτで表すならば、1τ〜2τの間に設定される)だけ遅延させ、これを受けて、選択回路31は、遅延回路30により遅延されたRESET信号を選択して出力する。
一方、立ち上がり検出回路32は、RESET信号の立ち上がりを検出し、これを受けて、3τ信号発生回路33は、その検出されたRESET信号の立ち上がりに続くCLOCK信号の最初の立ち上がりを起点として、3τの時間の間ハイレベルを示す3τ信号を発生する。
この3τ信号を受けて、AND回路37は、3τ信号がハイレベルを示している間、ラッチ回路35のラッチする信号をそのまま出力することで、設定回路34の設定したSTOP信号を出力し、これを受けて、選択回路39は、図2に示すように、3τ信号がハイレベルを示している間、設定回路34の設定したSTOP信号を出力する。
そして、この3τ信号を受けて、AND回路38は、3τ信号がハイレベルを示している間、ラッチ回路36のラッチする信号をそのまま出力することで、設定回路34の設定したTRDY信号を出力し、これを受けて、選択回路40は、図2に示すように、3τ信号がハイレベルを示している間、設定回路34の設定したTRDY信号を出力する。
このようにして、図2から分かるように、PCIデバイス2で受信されるSTOP信号は、RESET信号の立ち上がり時点では確実に設定回路34により設定された値になっているとともに、PCIデバイス2で受信されるTRDY信号は、RESET信号の立ち上がり時点では確実に設定回路34により設定された値になっている。
これから、本発明の中継RAS試験装置3によれば、ホスト装置1からPCIデバイス2へ送出されるPCIバスネゴシエーション信号の論理を変更することによりPCIバスネゴシエーションが失敗した場合におけるRAS試験を行うという構成を採るときにあって、その変更信号の伝搬を確実なものとできるようになり、これにより、そのRAS試験を確実に行うことができるようになる。
図示実施形態例に従って本発明を説明したが、本発明はこれに限定されるものではない。例えば、実施形態例ではホスト装置1ということで説明したが、このホスト装置1はPCI信号の送出元となる装置を意味するものであって、サーバやパーソナルコンピュータを意味するものではない。
1 ホスト装置
2 PCIデバイス
3 中継RAS試験装置
30 遅延回路
31 選択回路
32 立ち上がり検出回路
33 3τ信号発生回路
34 設定回路
35 ラッチ回路
36 ラッチ回路
37 AND回路
38 AND回路
39 選択回路
40 選択回路
2 PCIデバイス
3 中継RAS試験装置
30 遅延回路
31 選択回路
32 立ち上がり検出回路
33 3τ信号発生回路
34 設定回路
35 ラッチ回路
36 ラッチ回路
37 AND回路
38 AND回路
39 選択回路
40 選択回路
Claims (4)
- ホスト装置と該ホスト装置にPCIバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のPCIバスネゴシエーションの失敗による動作を試験するために用いられる試験装置であって、
PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する設定手段と、
上記設定手段により設定された論理に従ってPCIバスネゴシエーション信号を変更する変更手段とを備えることを、
特徴とする試験装置。 - ホスト装置と該ホスト装置にPCIバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のPCIバスネゴシエーションの失敗による動作を試験するために用いられる試験装置であって、
PCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、
PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定する設定手段と、
上記リセット信号の変化位置を検出する検出手段と、
上記検出手段により検出された変化位置を基準として、上記遅延時間よりも長い時間、上記設定手段により設定された論理に従ってPCIバスネゴシエーション信号を変更する変更手段とを備えることを、
特徴とする試験装置。 - ホスト装置と該ホスト装置にPCIバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のPCIバスネゴシエーションの失敗による動作を試験するために用いられる試験方法であって、
PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定し、
上記設定した論理に従ってPCIバスネゴシエーション信号を変更することを、
特徴とする試験方法。 - ホスト装置と該ホスト装置にPCIバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のPCIバスネゴシエーションの失敗による動作を試験するために用いられる試験方法であって、
PCIバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させ、
PCIバスネゴシエーションが失敗することになるPCIバスネゴシエーション信号の論理を設定し、
上記リセット信号の変化位置を検出し、
上記検出した変化位置を基準として、上記遅延時間よりも長い時間、上記設定した論理に従ってPCIバスネゴシエーション信号を変更することを、
特徴とする試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294408A JP2006107220A (ja) | 2004-10-07 | 2004-10-07 | 試験装置及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294408A JP2006107220A (ja) | 2004-10-07 | 2004-10-07 | 試験装置及びその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006107220A true JP2006107220A (ja) | 2006-04-20 |
Family
ID=36376875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294408A Withdrawn JP2006107220A (ja) | 2004-10-07 | 2004-10-07 | 試験装置及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006107220A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220268922A1 (en) * | 2019-07-18 | 2022-08-25 | Nec Corporation | Image processing device and image processing method |
-
2004
- 2004-10-07 JP JP2004294408A patent/JP2006107220A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220268922A1 (en) * | 2019-07-18 | 2022-08-25 | Nec Corporation | Image processing device and image processing method |
US11846702B2 (en) * | 2019-07-18 | 2023-12-19 | Nec Corporation | Image processing device and image processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8959268B2 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus | |
US9123442B2 (en) | Testing device | |
JP2007078689A (ja) | システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップ | |
JP2006300954A (ja) | 被試験デバイスを、被試験デバイスのクロック及びデータ信号をサンプリングすることによって試験すること | |
JP5608409B2 (ja) | 自己診断システム及び検査回路判定方法 | |
US8074004B2 (en) | Electronic device for contention detection of bidirectional bus and related method | |
TWI635707B (zh) | 用以風扇晶片的訊號傳輸延遲的檢測系統及檢測方法 | |
CN107533533B (zh) | 集成电路之间的通信 | |
JP2006107220A (ja) | 試験装置及びその方法 | |
US20110153902A1 (en) | Test Interface Card and Testing Method | |
US10476658B1 (en) | Method and system for implementing high speed source synchronous clock alignment | |
JP4954249B2 (ja) | 電子端末装置及び電子連動装置 | |
JP2007293678A (ja) | 共用バス接続診断装置 | |
JP2008134807A (ja) | アクセス競合試験におけるアクセス競合発生システム | |
JP2006178730A (ja) | 安全信号i/f装置およびその二重化信号入力処理方法 | |
CN117762707B (zh) | 一种验证串口通信的装置、方法、介质及电子设备 | |
JP2010091450A (ja) | プローブカードおよびその使用方法 | |
CN117933153B (zh) | I3c总线验证系统 | |
JP4651399B2 (ja) | 検証テストベンチ | |
JP2018019185A (ja) | シリアル通信システム、マスタ通信デバイス、及びスレーブ通信デバイス | |
JP2007072662A (ja) | バス障害検出システム | |
JP2008064695A (ja) | 試験装置 | |
JP2006064607A (ja) | Icテスタ | |
JP2015141098A (ja) | テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム | |
JP4340867B2 (ja) | Icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |