JP2006106664A - Organic el light emitting device - Google Patents
Organic el light emitting device Download PDFInfo
- Publication number
- JP2006106664A JP2006106664A JP2005055459A JP2005055459A JP2006106664A JP 2006106664 A JP2006106664 A JP 2006106664A JP 2005055459 A JP2005055459 A JP 2005055459A JP 2005055459 A JP2005055459 A JP 2005055459A JP 2006106664 A JP2006106664 A JP 2006106664A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- organic
- current
- data line
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 238000005401 electroluminescence Methods 0.000 claims description 70
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000011295 pitch Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 101001109993 Artemia salina 60S acidic ribosomal protein P2 Proteins 0.000 description 1
- 102100022002 CD59 glycoprotein Human genes 0.000 description 1
- 101000897400 Homo sapiens CD59 glycoprotein Proteins 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、マトリクス状に配置された複数の有機EL(Electro Luminescence)素子を行方向に接続する複数の走査線、および有機EL素子を列方向に接続する複数のデータ線によって選択し、所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置に関し、とくに動作時の平均電流を低減できる有機EL発光装置に関する。 The present invention selects a plurality of organic EL (Electro Luminescence) elements arranged in a matrix in a row direction and a plurality of scanning lines connecting the organic EL elements in a column direction, and a plurality of data lines connecting the organic EL elements in a column direction. The present invention relates to a simple matrix type organic EL light emitting device that controls light emission with luminance, and particularly relates to an organic EL light emitting device that can reduce an average current during operation.
マトリクス状に配置された点(ドット)で表示を行うドットマトリクスの有機EL表示パネルの駆動方式には、単純マトリクス方式とアクティブマトリクス方式とがある。単純マトリクス方式は、表示パネル上にマトリクス状に配置された各画素の有機EL素子を走査信号に同期して外部から直接駆動する方式であり、有機EL素子だけで表示装置の表示パネルが構成される。 There are a simple matrix method and an active matrix method for driving a dot matrix organic EL display panel that performs display with dots (dots) arranged in a matrix. The simple matrix method is a method in which the organic EL elements of the respective pixels arranged in a matrix on the display panel are directly driven from the outside in synchronization with the scanning signal, and the display panel of the display device is configured only by the organic EL elements. The
このような有機EL発光装置に使用されている有機EL素子は、その発光効率が高く、かつ駆動電圧を低くすることができるという利点がある。また、発光素子の有機材料を選択することにより種々の色(緑、赤、青、黄など)が表示可能であって、しかも自発光型であるため表示が鮮明でバックライトが不要であり、面発光であるために視野角依存性がなく、薄型で軽量、製造プロセスの最高温度が低いため、基板材料にプラスチックフィルムなどのような柔らかい材質を用いることが可能であるなどの優れた特徴を備えている。 The organic EL element used in such an organic EL light emitting device has the advantages of high luminous efficiency and low driving voltage. In addition, various colors (green, red, blue, yellow, etc.) can be displayed by selecting the organic material of the light emitting element, and since it is a self-luminous type, the display is clear and no backlight is required. Because it is surface emitting, it has no viewing angle dependency, it is thin and lightweight, and the maximum temperature of the manufacturing process is low, so it has excellent features such as being able to use a soft material such as a plastic film as the substrate material I have.
図10は、単純マトリクス方式の有機EL発光装置の構成を示す回路図である。
有機ELパネル10は、複数の有機EL素子EL11〜EL34をマトリクス状に配列して構成されている。複数のデータ線11a〜11dはデータ線駆動回路(カラムドライバ)20に接続されており、各データ線11a〜11dからはそれぞれ有機EL素子EL11〜EL31,EL12〜EL32,EL13〜EL33,EL14〜EL34のアノードに駆動電流が供給されている。また、複数の走査線12a〜12cは走査線駆動回路(ロードライバ)30に接続されており、各走査線12a〜12cにはそれぞれ有機EL素子EL11〜EL14,EL21〜EL24,EL31〜EL34のカソードが接続されている。
FIG. 10 is a circuit diagram showing a configuration of a simple matrix type organic EL light emitting device.
The organic EL panel 10 is configured by arranging a plurality of organic EL elements EL11 to EL34 in a matrix. The plurality of
データ線駆動回路20は基準電流生成回路21および制御回路22と接続され、基準電流生成回路21では電圧可変型の定電圧直流電源Eからデータ線11a〜11dにそれぞれ供給される駆動電流を所定の大きさに設定している。このデータ線駆動回路20には、データ線11a〜11dと同等、もしくはデータ線11a〜11dより多数の定電流源が含まれている。これらの定電流源は、たとえばカレントミラー回路によって構成される。
The data
走査線駆動回路30は、各走査線12a〜12cを選択的に接地電位に接続するスイッチ回路によって構成され、行方向に配列した一連の素子群EL11〜EL14,EL21〜EL24,EL31〜EL34が列方向に順次走査される。この走査線駆動回路30により選択されている行の素子群、たとえば有機EL素子EL11〜EL14に対して、データ線駆動回路20から各データ線11a〜11dを介して駆動電流が選択的に供給されることによって、これら有機EL素子EL11〜EL14のいずれか1つを選択して、所定の発光輝度で発光駆動することができる。
The scanning
こうした従来の単純マトリクス方式の有機EL発光装置には、走査線駆動回路30から各有機EL素子EL11〜EL34に供給された駆動電流を一旦コンデンサの電荷として蓄積して、コンデンサへの充電電圧に応じて発光輝度を制御する駆動方式を採用するものがあった(特許文献1参照)。
In such a conventional simple matrix type organic EL light emitting device, the drive current supplied from the scanning
しかしながら、この種の駆動方式のものには以下の課題がある。すなわち、コンデンサの充放電を制御するために、各画素にスイッチ素子などを配置する必要があることから、有機EL素子の制御回路が複雑になるという問題があった。 However, this type of drive system has the following problems. That is, in order to control charging / discharging of the capacitor, it is necessary to dispose a switch element or the like in each pixel, which causes a problem that a control circuit for the organic EL element becomes complicated.
また、特許文献1には、各画素を点滅する選択期間の周期Tは、有機EL素子EL11〜EL34の内部抵抗で構成される放電回路の時定数RCの2.3倍以上に設定することで、多階調での表示が可能となるとの記載がある。その場合に、輝度Lと電荷量Qとの関係は、特許文献1に記載されている(4)式に示すようになるが、コンデンサにはその放電時にも数%の電荷が残り、それが有機EL素子EL11〜EL34の輝度Lに対する誤差となるために各画素を精密に階調制御することができなかった。
第3に、そもそもコンデンサの充電電圧によって画素電圧を印加するものであるため、有機EL素子EL11〜EL34の輝度とコンデンサ電圧との関係は、コンデンサ電圧が有機EL素子EL11〜EL34のしきい値電圧を越えたときにはじめて一次比例関係となる。したがって、コンデンサの電荷が数%にまで放電されたときは、印加される画素電圧も数%になって、発光に必要なしきい値を下回るから、実際には特許文献1の(4)式に記載されたような輝度で正しく発光しなくなる。 Third, since the pixel voltage is originally applied by the charging voltage of the capacitor, the relationship between the luminance of the organic EL elements EL11 to EL34 and the capacitor voltage is that the capacitor voltage is the threshold voltage of the organic EL elements EL11 to EL34. It becomes a first-order proportional relationship only when it exceeds. Therefore, when the charge of the capacitor is discharged to several percent, the applied pixel voltage also becomes several percent, which is below the threshold value necessary for light emission. It does not emit light correctly with the brightness as described.
このような電圧変調方式とは別の有機EL発光装置の駆動方式として、つぎに説明するパルス幅変調(PWM:pulse width modulation)方式のものもある。これは、図10に示す制御回路22においてパルス幅変調信号PWMを生成し、このパルス幅変調信号PWMを用いてデータ線駆動回路20からオン期間が制御された駆動電流を出力するようにして、有機ELパネル10の有機EL素子EL11〜EL34に対する階調表示データとしたものである。
As a driving method of the organic EL light emitting device different from such a voltage modulation method, there is a pulse width modulation (PWM) method described below. This is because the
図11は、従来のデータ線駆動回路20を構成する単位出力回路の一例を示す回路図である。
この単位出力回路2aは、直流電源電圧Vddが供給され、カレントミラー回路を構成するPMOSトランジスタCM0,CM1と、基準電流生成回路21からの参照信号Vrefによって制御されるNMOSトランジスタNM1、出力電流Ioutを制御するCMOSスイッチを構成するトランジスタsw1,NM2などによって構成されており、参照信号Vrefに基づいてNMOSトランジスタNM1で生成された基準電流Irefがカレントミラー回路に流れ、カレントミラー回路おいてミラー比倍された出力電流Ioutとなってトランジスタsw1から出力される。
FIG. 11 is a circuit diagram showing an example of a unit output circuit constituting the conventional data
The
単位出力回路2aにおける出力電流Ioutの出力オン期間は、有機EL発光装置の外部から入力された画像信号に応じて設定されるものであって、制御回路22においてたとえば6〜8bitのディジタルデータに基づくパルス幅変調信号PWMが生成される。そして、この制御回路22からのパルス幅変調信号PWMによってトランジスタsw1,NM2のゲートが制御され、それぞれのデータ線11a〜11dの出力電流Ioutが複数の有機EL素子EL11〜EL34に対する階調表示データとして出力される。すなわち、各走査線12a〜12cの駆動に同期して、1水平期間毎に一定の出力を表示したい階調に応じて100%から最小単位のLSB出力まで出力電流Ioutの時間幅を制御することで、階調表示が行われる。
The output on period of the output current Iout in the
このとき、単位出力回路2aではNMOSトランジスタNM1が基準電流生成回路21の最終段のトランジスタとカレントミラー回路を構成しており、この基準電流生成回路21で生成された基準電流Irefが折り返されて、NMOSトランジスタNM1に流れる。したがって、NMOSトランジスタNM1に流れる基準電流Irefの電流値に応じて、カレントミラー回路のPMOSトランジスタCM0,CM1のゲートソース間電圧Vgsが定まり、トランジスタsw1からそれぞれのデータ線11a〜11dに出力される出力電流Ioutの大きさが制御される。しかも、単位出力回路2aは各データ線11a〜11dのいずれか1本だけを駆動する回路として構成されるものであるから、データ線駆動回路20には有機ELパネル10に存在するデータ線11a〜11dに対応する数の単位出力回路2aが必要である。
ところが、上述した図11のデータ線駆動回路20は、出力電流Ioutがオンであれ、オフであれ、NMOSトランジスタNM1には基準電流Irefが常時流れつづける。そして、このような単位出力回路2aがデータ線駆動回路20に多数含まれているため、NMOSトランジスタNM1に流れる電流の総和が非常に大きな値となってしまう。したがって、バッテリーで駆動されるような小型の携帯電子機器に用いる有機EL発光装置の場合には、バッテリー駆動時間が短くなってしまうという問題があった(課題1)。
However, in the data
また、表示装置の高解像度化に伴う配線の微細化は、データ線駆動回路20の配線抵抗を増大させるため、有機ELパネル10の素子数の増加に伴って電流が増大したとき、表示装置内の画素の位置による配線抵抗の違いが無視できなくなる。すなわち、両端画素の配線抵抗ほど電流が集中するために電圧降下が大きくなり、中央の配線抵抗ほど電圧降下が小さくなって、ソース端子を接地したNMOSトランジスタNM1のソース電位の分布が「お椀」を逆さにしたような上に凸の曲線となる。このように、接地ラインに生じる配線抵抗が画素位置に応じて異なるため、電圧分布には電圧降下の違いによって歪みが生じる。後述する図6(a)には、各単位出力回路2a間での電圧分布を示している。
Further, the miniaturization of the wiring accompanying the increase in the resolution of the display device increases the wiring resistance of the data
いま、出力電流Ioutの大きさを決めるNMOSトランジスタNM1のゲート電圧は全て共通接地ラインであって、接続先がゲートだけであり、電流がほとんど流れずゲート電圧のドロップがほとんどないので、ソース電位のような分布が存在しない。したがって、各NMOSトランジスタNM1のゲートソース間電圧Vgsが出力端子位置に応じて変化するため、正確に基準電流Irefが折り返されず、誤差が生じてしまう。しかも、全体的に折り返される電流が減少し、さらに中央ほど電流の減少量が多くなるため、ソース電位の分布を逆さまにしたような、お椀形の電流分布となってしまう。後述する図6(b)には、各単位出力回路2a間での電流分布を示している。
Now, the gate voltage of the NMOS transistor NM1 that determines the magnitude of the output current Iout is all a common ground line, and the connection destination is only the gate, so that almost no current flows and there is almost no drop in the gate voltage. There is no such distribution. Therefore, since the gate-source voltage Vgs of each NMOS transistor NM1 changes according to the output terminal position, the reference current Iref is not accurately turned back, resulting in an error. In addition, since the current that is turned back is reduced as a whole, and the amount of current decrease is increased toward the center, the current distribution is a bowl-shaped current distribution in which the source potential distribution is inverted. FIG. 6B described later shows a current distribution between the
このように、出力PMOS部では、基準電流Irefをさらに増幅してから出力しているので、出力電流分布のお椀形の歪みは一層顕著になって、その結果、表示パネルでは発光輝度のばらつきが発生するという問題があった(課題2)。 In this way, since the output PMOS section outputs the reference current Iref after further amplification, the distortion of the bowl shape of the output current distribution becomes more conspicuous. As a result, the display panel has a variation in emission luminance. There was a problem of occurrence (Problem 2).
本発明はこのような点に鑑みてなされたものであり、有機EL素子を所定の輝度で発光制御するとき、その消費電流の低減を可能にした単純マトリクス方式の有機EL発光装置を提供することを目的とする。 The present invention has been made in view of the above points, and provides a simple matrix type organic EL light emitting device capable of reducing current consumption when controlling light emission of an organic EL element with a predetermined luminance. With the goal.
また、本発明の他の目的は、接地ラインへ流れ込む基準電流のピーク値を減少させることにより、配線抵抗による電圧変動を抑えて一様な出力電流分布を得るようにした有機EL発光装置を提供することである。 Another object of the present invention is to provide an organic EL light-emitting device capable of obtaining a uniform output current distribution by reducing the voltage fluctuation due to wiring resistance by reducing the peak value of the reference current flowing into the ground line. It is to be.
本発明では、上記問題を解決するために、マトリクス状に配置された複数の有機EL素子を行方向に接続する複数の走査線、および前記有機EL素子を列方向に接続する複数のデータ線によって選択し、所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置が提供される。 In the present invention, in order to solve the above problem, a plurality of scanning lines that connect a plurality of organic EL elements arranged in a matrix in the row direction and a plurality of data lines that connect the organic EL elements in the column direction are used. A simple matrix type organic EL light emitting device is provided that selects and controls light emission at a predetermined luminance.
この有機EL発光装置は、前記走査線の走査に同期して前記データ線にそれぞれ供給される駆動電流を所定の大きさに設定する基準電流生成回路と、前記基準電流生成回路に接続され、前記駆動電流の大きさに相当するデータを保持するキャパシタを有するデータ線駆動回路と、前記データを前記データ線駆動回路の前記キャパシタに書き込む充電時間、および前記データ線に供給される前記駆動電流のオン期間を制御する制御回路と、備えることを特徴とするものである。 The organic EL light emitting device is connected to a reference current generating circuit that sets a driving current supplied to each of the data lines in a predetermined magnitude in synchronization with scanning of the scanning line, and the reference current generating circuit, and A data line driving circuit having a capacitor for holding data corresponding to the magnitude of the driving current, a charging time for writing the data into the capacitor of the data line driving circuit, and turning on the driving current supplied to the data line And a control circuit for controlling the period.
本発明によれば、有機EL素子を所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置において、基準電流の平均電流値を減少することで駆動時の消費電流の低減を可能にする。 According to the present invention, in a simple matrix type organic EL light emitting device that controls the light emission of an organic EL element with a predetermined luminance, the current consumption during driving can be reduced by reducing the average current value of the reference current.
以下、図面を参照してこの発明の実施の形態について説明する。
(実施の形態1)
図1は、実施の形態1に係る有機EL発光装置のデータ線駆動回路を構成する単位出力回路を示す回路図である。なお、有機EL発光装置全体の構成は、前述した図10に示すものと同じであって、ここでも必要に応じて図10を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a circuit diagram showing a unit output circuit constituting the data line driving circuit of the organic EL light emitting device according to the first embodiment. The configuration of the entire organic EL light emitting device is the same as that shown in FIG. 10 described above, and will be described here with reference to FIG. 10 as necessary.
図1の単位出力回路2は、1対のPMOSトランジスタCM0,CM1と、基準電流生成回路21(図10参照)からの参照信号Vrefによって制御されるNMOSトランジスタNM1と、出力電流Ioutを制御するNMOSトランジスタNM2と、オン状態でのPMOSトランジスタCM0のゲートソース間電圧Vgsを記憶保持するキャパシタCsと、このキャパシタCsに並列接続されたPMOSトランジスタPM1を備え、さらにカレントミラー回路とNMOSトランジスタNM1との間にはスイッチ回路を構成するNMOSトランジスタsw1が配置され、PMOSトランジスタCM0,CM1のゲート間にはスイッチ回路を構成するPMOSトランジスタsw2が配置されている。
The
1対のPMOSトランジスタCM0,CM1は、PMOSトランジスタsw2がオン状態のときにカレントミラー回路を構成するものであって、このPMOSトランジスタsw2がオフ状態であればPMOSトランジスタCM1のゲート電位はキャパシタCsに保持された電荷量だけによって決定される。また、NMOSトランジスタsw1,sw2がオン状態のときに、キャパシタCsにはNMOSトランジスタNM1に流れる基準電流Irefの大きさに対応するデータ(Vgs)が保持される。そして、これらのトランジスタsw1,sw2のゲートには、それぞれ制御回路22(図10参照)から充電期間設定信号Wdata、および充電期間設定信号Wdataを反転した反転信号Wdata0が供給されており、キャパシタCsへのデータの書き込み期間を制御するように構成されている。 The pair of PMOS transistors CM0 and CM1 constitute a current mirror circuit when the PMOS transistor sw2 is in an on state. If the PMOS transistor sw2 is in an off state, the gate potential of the PMOS transistor CM1 is applied to the capacitor Cs. It is determined only by the amount of charge held. Further, when the NMOS transistors sw1 and sw2 are on, the capacitor Cs holds data (Vgs) corresponding to the magnitude of the reference current Iref flowing through the NMOS transistor NM1. The gates of these transistors sw1 and sw2 are supplied with the charging period setting signal Wdata and the inverted signal Wdata0 obtained by inverting the charging period setting signal Wdata from the control circuit 22 (see FIG. 10), respectively, to the capacitor Cs. The data writing period is controlled.
さらに、PMOSトランジスタPM1のゲート端子には、画像信号に応じて有機EL素子のオン期間を設定するためのパルス幅変調信号PWMpが供給されている。このオン期間に続くオフ期間には、PMOSトランジスタPM1がキャパシタCsに保持された電荷を放電して、そこに記憶されているデータを消去する放電スイッチとして機能する。 Further, the gate terminal of the PMOS transistor PM1 is supplied with a pulse width modulation signal PWMp for setting the ON period of the organic EL element according to the image signal. In the off period following the on period, the PMOS transistor PM1 functions as a discharge switch that discharges the charge held in the capacitor Cs and erases the data stored therein.
このように、本発明の有機EL発光装置では、基準電流Irefを常時NMOSトランジスタNM1に流すことなく、オン期間の初期にキャパシタCsにその容量を充電可能な期間(一定期間)だけ流すようにして、このキャパシタCsに記憶(充電)されたゲートソース間電圧Vgsで定電流動作を行うことができる。したがって、データ線駆動回路からの出力電流Ioutと無関係に基準電流Irefを流すように構成されていた従来の有機EL発光装置とは異なり、データ線駆動回路で必要以上の電流が消費されないように構成することによって、有機ELパネルの動作時における平均電流を低減することができる。 As described above, in the organic EL light emitting device of the present invention, the reference current Iref is not always supplied to the NMOS transistor NM1, but is supplied to the capacitor Cs in the initial period of the ON period for a period during which the capacitance can be charged (a certain period). The constant current operation can be performed with the gate-source voltage Vgs stored (charged) in the capacitor Cs. Therefore, unlike the conventional organic EL light emitting device configured to flow the reference current Iref regardless of the output current Iout from the data line driving circuit, the data line driving circuit is configured not to consume more current than necessary. By doing so, the average current during the operation of the organic EL panel can be reduced.
図2は、図1の単位出力回路の駆動タイミングを示す信号波形図である。
同図(a),(b)には、いずれも図10に示す制御回路22から各単位出力回路2に供給されるパルス幅変調信号PWMp,PWMnの信号波形図を示している。パルス幅変調信号PWMp,PWMnは画像信号に応じてH(高レベル)とL(低レベル)の信号に切り替わる相補的な信号であって、対応画素を点灯するオン期間TonにはPWMp=H、PWMn=Lの信号が単位出力回路2に供給されている。したがって、このときPMOSトランジスタPM1およびNMOSトランジスタNM2はいずれもオフ状態となる。
FIG. 2 is a signal waveform diagram showing drive timing of the unit output circuit of FIG.
FIGS. 7A and 7B show signal waveform diagrams of the pulse width modulation signals PWMp and PWMn supplied to the
また、図2(c),(d)には同じく制御回路22から各単位出力回路2に供給される充電期間設定信号Wdata,Wdata0の信号波形図を示している。このうち充電期間設定信号Wdataは、画素点灯のためのオン期間Tonが始まるとHになって、NMOSトランジスタsw1がオンすることでNMOSトランジスタNM1に基準電流Irefが流れはじめる。それと同時に、もう一方の充電期間設定信号Wdata0がLになって、PMOSトランジスタsw2がオン状態となるため、PMOSトランジスタCM0のゲートソース間電圧Vgsに応じてキャパシタCsが充電される。そして、カレントミラー回路を構成する1対のPMOSトランジスタCM0,CM1のゲート電位は直流電源電圧Vddからゲートソース間電圧Vgs分だけ下がるから、オンしたPMOSトランジスタCM1に所定の大きさの出力電流Ioutが流れて、NMOSトランジスタNM2がオフしていることから出力電流Ioutとして対応するデータ線11a〜11dに出力される。
2C and 2D also show signal waveform diagrams of the charging period setting signals Wdata and Wdata0 supplied from the
充電期間設定信号WdataがH、他方の充電期間設定信号Wdata0が「L」の期間にはキャパシタCsへの充電が行われ、その間にゲートソース間電圧Vgs分の電荷がキャパシタCsに充電される。充電時間T1が終了すると、それぞれ充電期間設定信号Wdata,Wdata0が反転して、トランジスタsw1,sw2がそれぞれオフされ、NMOSトランジスタNM1に流れる基準電流Irefが遮断される(図2(e))。これらのトランジスタsw1,sw2がオフされると、キャパシタCsに充電された電荷の逃げ道が遮断されるため、キャパシタCsに保持された電荷によってカレントミラー回路のゲート電位Vc(図2(f))が(Vdd−Vgs)として保持されて、その後も所定の大きさで出力電流Ioutを出し続けることができる。 The capacitor Cs is charged while the charging period setting signal Wdata is H and the other charging period setting signal Wdata0 is “L”, and the capacitor Cs is charged with the gate-source voltage Vgs. When the charging time T1 ends, the charging period setting signals Wdata and Wdata0 are inverted, the transistors sw1 and sw2 are turned off, and the reference current Iref flowing through the NMOS transistor NM1 is cut off (FIG. 2 (e)). When these transistors sw1 and sw2 are turned off, the escape path of the charge charged in the capacitor Cs is cut off, so that the gate potential Vc (FIG. 2 (f)) of the current mirror circuit is caused by the charge held in the capacitor Cs. It is held as (Vdd−Vgs), and the output current Iout can continue to be output at a predetermined magnitude thereafter.
外部からの画像データに応じて決まるオン期間Tonが終了すると、パルス幅変調信号PWMpがL、PWMnがHになり、PMOSトランジスタPM1およびNMOSトランジスタNM2がオン状態になって、図2(g)に示すようにそれまで流れていた出力電流Ioutがなくなる。また、PMOSトランジスタPM1がオンになると、キャパシタCsに充電されていた電荷が全て放電され、そこで記憶していたゲートソース間電圧Vgsが消去され、つぎのオン期間に備えることができる。 When the on-period Ton determined according to the image data from the outside ends, the pulse width modulation signal PWMp becomes L, PWMn becomes H, the PMOS transistor PM1 and the NMOS transistor NM2 are turned on, and FIG. As shown, the output current Iout that has flowed until then is eliminated. Further, when the PMOS transistor PM1 is turned on, all charges charged in the capacitor Cs are discharged, and the gate-source voltage Vgs stored therein is erased, so that the next on-period can be prepared.
上述したデータ線駆動回路では、図2(b)に示したように、基準電流IrefがNMOSトランジスタNM1に流れる充電時間T1は、キャパシタCsが充電可能な期間だけあれば十分であり、図2に示すように画像データに応じて決まるオン期間Tonに比較して短く設定できる。したがって、図11に示す従来回路のように常に基準電流Irefを流すように構成したものと比較して、NMOSトランジスタNM1における消費電流の平均値を低減できる。 In the data line driving circuit described above, as shown in FIG. 2B, it is sufficient that the charging time T1 in which the reference current Iref flows through the NMOS transistor NM1 is only a period during which the capacitor Cs can be charged. As shown, it can be set shorter than the on period Ton determined according to the image data. Therefore, the average value of the consumption current in the NMOS transistor NM1 can be reduced as compared with the configuration in which the reference current Iref is always supplied as in the conventional circuit shown in FIG.
ここで、キャパシタCsのデータ保持に必要な容量値は、最大のオン期間Tonによって決まる。オン期間Tonの最大値は、たとえば有機EL発光装置におけるフレーム周波数が120Hzであって、走査線数が120本の場合には約70μsecとなり、この程度の期間だけデータを保持できる容量値であればよく、したがって、NMOSトランジスタNM1における消費電流の大きさを決める充電時間T1は、このキャパシタCsの容量値を最小の基準電流IrefでVgsまで充電可能な期間だけあれば足りる。 Here, the capacitance value necessary for holding data in the capacitor Cs is determined by the maximum ON period Ton. For example, when the frame frequency in the organic EL light emitting device is 120 Hz and the number of scanning lines is 120, the maximum value of the on period Ton is about 70 μsec. If the capacitance value can hold data only during this period, Therefore, the charging time T1 that determines the magnitude of the consumption current in the NMOS transistor NM1 only needs to be a period during which the capacitance value of the capacitor Cs can be charged to Vgs with the minimum reference current Iref.
なお、図1の単位出力回路2では、スイッチ回路を構成するMOSトランジスタが、それぞれNMOSトランジスタsw1とPMOSトランジスタsw2である場合の例を示したが、これらのスイッチ回路をともにNチャネル型のMOSトランジスタで構成し、あるいはともにPチャネル型のMOSトランジスタで構成することもできる。さらに、NMOSトランジスタsw1とPMOSトランジスタsw2を入れ替えて配置することも可能である。いずれの場合であっても、充電時間T1にこれらのトランジスタsw1,sw2がオン状態になり、充電時間T1以外にはオフ状態となるように、上述した充電期間設定信号Wdata,Wdata0により制御する。
In the
(実施の形態2)
実施の形態1において解決されたバッテリー駆動時間に関する課題1に加え、この実施の形態2の有機EL発光装置では、発光輝度のばらつきという課題(課題2)を解決した発明について説明する。
(Embodiment 2)
In addition to the
図3は、従来のデータ線駆動回路20のうち、出力部の全体構成を示す回路図である。ここに図示されているデータ線駆動回路20は、パルス幅変調(PWM)方式によって階調制御を行うタイプのものである。
FIG. 3 is a circuit diagram showing the overall configuration of the output unit in the conventional data
図中、定電流源23と接続され、基準電流Irefが流れるNMOSトランジスタM0に対して、出力回路24のNMOSトランジスタM1〜MNがそれぞれカレントミラー回路を構成しており、各単位出力回路の内部で生成される基準電流IrefX(X=1〜N)はそれぞれの出力段を構成するNMOSトランジスタM1〜MNに折り返される。折り返された基準電流IrefXは、1対のPMOSトランジスタCM0,CM1からなる出力増幅部で増幅され、出力電流IoutX(X=1〜N)として出力される。したがって、出力電流IoutXの大きさは基準電流IrefXを制御することで任意の電流値に設定することができる。
In the figure, the NMOS transistors M1 to MN of the
これらの出力電流IoutX間のばらつきを低減するため、出力増幅部の増幅率を4倍程度としている。また、ここでのパルス幅制御は、制御回路22(図10)の内部ディジタル回路で生成されたPWM信号Ion1,Ion2,…IonNにより、各単位出力回路のPWM制御用のスイッチSW1〜SWNをオンオフ制御して、スイッチSW1〜SWNのオン期間に各画素の有機EL素子を点灯するようにしている。 In order to reduce the variation between these output currents IoutX, the amplification factor of the output amplification unit is set to about four times. Further, the pulse width control here is performed by turning on / off the PWM control switches SW1 to SWN of each unit output circuit by PWM signals Ion1, Ion2,... IonN generated by the internal digital circuit of the control circuit 22 (FIG. 10). The organic EL element of each pixel is lit during the ON period of the switches SW1 to SWN.
ここで、前述した発光輝度のばらつきという課題(課題2)について、さらに詳細に説明する。
PWM信号Ion1,Ion2,…IonNは、データ線駆動回路20の外部から読み込まれる画像データとPWMカウンタのカウント値とが比較され、その比較結果に応じて「H」期間を決定している。画像データは、PWMカウンタのカウント値との比較用レジスタに格納される。また、PWMカウンタでは、外部からの出力許可信号と同時にカウントが開始され、PWM信号Ion1,Ion2,…IonNも一斉に「H」状態になる。その後、画像データとPWMカウンタのカウント値とは常時比較され、画像データとカウント値とが一致した時点で、PWM信号Ion1,Ion2,…IonNが「L」状態になる。
Here, the problem (the problem 2) of the variation in the light emission luminance described above will be described in more detail.
For the PWM signals Ion1, Ion2,... IonN, image data read from the outside of the data line driving
すなわち、外部からの出力許可信号によってPWMカウンタがカウントを開始すると、各単位出力回路のスイッチSW1〜SWNが一斉にオンとなって、折り返された基準電流IrefXが接地端子に流れ込む。いま、出力増幅部の増幅率を4倍とすると、出力電流IoutXが200μAに設定されている有機EL発光装置のデータ線駆動回路20では、基準電流IrefXはそれぞれ50μAが必要になる。
That is, when the PWM counter starts counting by an output permission signal from the outside, the switches SW1 to SWN of the unit output circuits are turned on all at once, and the folded reference current IrefX flows into the ground terminal. Now, assuming that the amplification factor of the output amplification unit is four times, in the data
図4は、データ線駆動回路のパッド配置を示すチップレイアウト図である。
たとえば出力端子数が240である場合、基準電流Iref1〜Iref240の総和は12mAという比較的大きな電流値となる。また、データ線駆動回路20では、その出力端子のピッチがたとえば60μmピッチと狭く形成されているため、チップレイアウトのパッド配置については、図4に示すように直線状のVDD配線25の左右に電源パッド(VDDPAD)251,252が配置されるとともに、VDD配線25に並行するGND配線26の左右に接地用パッド(GNDPAD)261,262が配置されている。データ線駆動回路20の出力電流IoutXは、それぞれVDD配線25を跨いで出力端子(出力PAD)271〜27Nから取り出される。また、VDD配線25とGND配線26の間に、出力増幅領域281〜28N、スイッチ領域291〜29N、およびカレントミラー領域2M1〜2MNが形成されている。これにより、多数の出力端子271〜27Nが、1本の直線上に、それらのピッチが均一になるように配置される。
FIG. 4 is a chip layout diagram showing the pad layout of the data line driving circuit.
For example, when the number of output terminals is 240, the sum of the reference currents Iref1 to Iref240 is a relatively large current value of 12 mA. Further, in the data
ところが、出力端子271〜27Nは、たとえ狭ピッチに配置した場合でも、出力端子数が非常に多い場合には、GND配線26の両サイドに配置された接地用パッド261,262間の距離が非常に大きくなってしまう。すなわち、60μmピッチで240本の出力端子を備えたデータ線駆動回路20であれば、出力端子271と27Nのパッド間隔は13.36mmの幅を必要とすることになって、接地用パッド261,262の間は15mm程度となる。したがって、この間を接続するGND配線26がメタル配線であるとしても、そこに生じる配線抵抗の影響は無視できない。また、配線が微細化されると、その影響はさらに大きくなる。
However, even if the
図5は、GND配線の配線抵抗を具体的に示す等価回路図であり、図6(a),(b)は、各単位出力回路間での電流分布および電圧分布を示す図である。
図5では、図3のデータ線駆動回路20におけるPMOSトランジスタCM0,CM1からなる出力増幅部、および各単位出力回路のスイッチSW1〜SWNは省略してある。基準電流Irefが流れるNMOSトランジスタM0と、出力段を構成するNMOSトランジスタM1〜MNのソース側には、それぞれ図5に示すように配線抵抗R0〜RNが存在する。そして、外部からの出力許可信号によりPWMカウンタでのカウントが開始されると、一斉に基準電流Iref1〜IrefNが各配線抵抗R0〜RNを介してGND配線26に流れ込む。これにより各配線抵抗R0〜RNで電圧降下が発生し、それが表示パネルにおける発光輝度のばらつきの原因となっていた(図6参照)。
FIG. 5 is an equivalent circuit diagram specifically showing the wiring resistance of the GND wiring, and FIGS. 6A and 6B are diagrams showing the current distribution and the voltage distribution between the unit output circuits.
In FIG. 5, the output amplifying unit including the PMOS transistors CM0 and CM1 and the switches SW1 to SWN of each unit output circuit in the data
以下に説明する実施の形態2の有機EL発光装置では、PWM制御用のスイッチSW1〜SWNを一斉にオンにして、基準電流IrefXを同時に流すのではなく、単位出力回路を複数のグループに分割し、グループ単位で時分割して基準電流Irefを流すようにしている。分割して基準電流Irefを流すことで、配線抵抗R0〜RNにおける電圧降下が小さくなるから、電流分布の歪みも小さくなる。なお、ここではN個の単位出力回路をm分割しているが、全体を2グループに分割してもよいし(m=2)、あるいは3グループ(m=3)、4グループ(m=4)、もしくは単位出力回路毎に基準電流IrefXを流すタイミングを異ならせてもよい(m=N)。 In the organic EL light emitting device of the second embodiment described below, the unit output circuit is divided into a plurality of groups instead of simultaneously turning on the PWM control switches SW1 to SWN and causing the reference current IrefX to flow simultaneously. The reference current Iref is supplied in a time-division manner in units of groups. By dividing and flowing the reference current Iref, the voltage drop in the wiring resistances R0 to RN is reduced, so that the distortion of the current distribution is also reduced. Here, the N unit output circuits are divided into m, but the whole may be divided into two groups (m = 2), or three groups (m = 3), four groups (m = 4). Alternatively, the timing of supplying the reference current IrefX may be varied for each unit output circuit (m = N).
図7は、実施の形態2のデータ線駆動回路を構成する単位出力回路を示す図である。
図7の単位出力回路2bは、1対のPMOSトランジスタCM0,CM1と、基準電流生成回路21(図10参照)からの参照信号Vrefによって制御されるNMOSトランジスタNM1と、オン状態でのPMOSトランジスタCM0のゲートソース間電圧Vgsを記憶保持するキャパシタCsと、このキャパシタCsに並列接続されたPMOSトランジスタPM1と、出力電流Ioutを制御するNMOSトランジスタNM2およびPMOSトランジスタPM2とを備え、さらにカレントミラー回路とNMOSトランジスタNM1との間にはスイッチ回路を構成するNMOSトランジスタsw1が配置され、PMOSトランジスタCM0,CM1のゲート間にはスイッチ回路を構成するPMOSトランジスタsw2が配置されている。
FIG. 7 is a diagram showing a unit output circuit constituting the data line driving circuit of the second embodiment.
The
1対のPMOSトランジスタCM0,CM1は、PMOSトランジスタsw2がオン状態のときにカレントミラー回路を構成するものであって、このPMOSトランジスタsw2がオフ状態であればPMOSトランジスタCM1のゲート電位はキャパシタCsに保持された電荷量だけによって決定される。また、NMOSトランジスタsw1とPMOSトランジスタsw2がオン状態のときに、キャパシタCsにはNMOSトランジスタNM1に流れる基準電流Irefの大きさに対応するデータ(Vgs)が保持される。そして、これらのトランジスタsw1,sw2のゲートには、それぞれ制御回路22(図10参照)から充電期間設定信号Wdata、および充電期間設定信号Wdataを反転した反転信号Wdata0が供給されており、キャパシタCsへのデータの書き込み期間が、後述するようにグループ毎に異なるタイミングで制御されている。そのため、複数または一つの単位出力回路2bからなるデータ線駆動回路20では、データの書き込み期間が各グループで異なるタイミングに設定され、このオン期間に続くオフ期間では、PMOSトランジスタPM1がキャパシタCsに保持された電荷を放電して、そこに記憶されているデータを消去する放電スイッチとして機能する。
The pair of PMOS transistors CM0 and CM1 constitute a current mirror circuit when the PMOS transistor sw2 is in an on state. If the PMOS transistor sw2 is in an off state, the gate potential of the PMOS transistor CM1 is applied to the capacitor Cs. It is determined only by the amount of charge held. Further, when the NMOS transistor sw1 and the PMOS transistor sw2 are in the on state, the capacitor Cs holds data (Vgs) corresponding to the magnitude of the reference current Iref flowing through the NMOS transistor NM1. The gates of these transistors sw1 and sw2 are supplied with a charging period setting signal Wdata and an inverted signal Wdata0 obtained by inverting the charging period setting signal Wdata from the control circuit 22 (see FIG. 10), respectively, to the capacitor Cs. The data writing period is controlled at different timing for each group as will be described later. Therefore, in the data
さらに、図7の単位出力回路2bにおいて、実施の形態1の単位出力回路2との違いは、PMOSトランジスタPM1のゲート端子に、画像信号に応じて有機EL素子のオン期間を設定するための放電信号(パルス幅変調信号)Dischaを供給するとともに、NMOSトランジスタNM2およびPMOSトランジスタPM2のゲート端子にオンオフ制御信号ON/OFFを供給して、出力電流Ioutを制御している点である。
Furthermore, the
図8は、図7の単位出力回路の駆動タイミングを示す信号波形図である。
同図(a)には、図10に示す制御回路22から各単位出力回路2bに供給される放電信号Dischaの信号波形図、同図(b)には、オンオフ制御信号ON/OFFの信号波形図を示している。
FIG. 8 is a signal waveform diagram showing drive timing of the unit output circuit of FIG.
10A shows a signal waveform diagram of the discharge signal Discha supplied from the
制御回路22からの放電信号Dischaが「H」になると、放電用スイッチPM1がオフするため、キャパシタCsの充電が可能となる。そのとき、図8(c)に示すように充電期間設定信号Wdataが「H」、反転信号Wdata0が「L」になれば、NMOSトランジスタsw1,PMOSトランジスタsw2はともにオン状態となり、NMOSトランジスタNM1に基準電流Irefが流れてキャパシタCsの充電が開始される。図8(e)に示すように、NMOSトランジスタNM1に基準電流Irefが流れると、カレントミラー回路を構成する1対のPMOSトランジスタCM0,CM1のゲート電位Vcは直流電源電圧Vddからゲートソース間電圧Vgs分だけ下がる(図8(f))。充電期間設定信号Wdataが「H」の期間はキャパシタCsへの充電が行われ、キャパシタCsにはゲートソース間電圧Vgsが充電される。
When the discharge signal Discha from the
当該単位出力回路2bにおける充電期間が終了して、充電期間設定信号Wdataが「L」(Wdata0=「H」)になると、NMOSトランジスタsw1およびPMOSトランジスタsw2がオフし、基準電流Irefが遮断される。NMOSトランジスタsw1,PMOSトランジスタsw2および放電用スイッチPM1のすべてがオフすると、キャパシタCsの充放電の電流経路はすべて遮断されるため、キャパシタCsに充電されたゲートソース間電圧Vgsは保持される。その後、すべてのグループにおける充電期間が完了してデータ保持状態となると、出力のオン期間となるためオンオフ制御信号ON/OFFが「L」となり、出力端子から出力電流Ioutが出力される(図8(g))。そして、すべての単位出力回路2bでフレーム周波数および外部からの画像データによって決まるオン期間が終了すると、オンオフ制御信号ON/OFFが「H」、放電信号Dischaが「L」となるから、出力電流Ioutが遮断され、さらにキャパシタCsが放電され、そこで記憶していたゲートソース間電圧Vgsが消去される。その後はオフ期間となり、つぎのオン期間に備える。
When the charging period in the
図9は、複数の出力端子で構成された駆動タイミングを示す信号波形図である。
基本的なタイミングは図8の単位出力回路2bで説明したものと同じであるが、ここでは、基準電流Irefをグループ間で時分割して接地端子へ流すために、単位出力回路2bの充電期間設定信号Wdata(同図(c)〜(f))と基準電流Iref(同図(g)〜(j))の各信号タイミングが、グループ単位でずらされた状態を示している。
FIG. 9 is a signal waveform diagram showing drive timing constituted by a plurality of output terminals.
The basic timing is the same as that described in the
このように、本発明の有機EL発光装置では、基準電流Irefを常時NMOSトランジスタNM1に流すことなく、オン期間の初期にキャパシタCsにその容量を充電可能な期間(一定期間)だけ流すようにして、このキャパシタCsに記憶(充電)されたゲートソース間電圧Vgsで定電流動作を行うことができる。また、基準電流Irefを単位出力回路毎に異なるタイミングで流すようにしている。したがって、データ線駆動回路からの出力電流Ioutと無関係に、かつ各データ線について同時に基準電流Irefを流すように構成されていた従来の有機EL発光装置とは異なり、データ線駆動回路で必要以上の電流が消費されないように構成することによって、有機ELパネルの動作時における平均電流を低減するとともに、基準電流のピーク値を低減し、かつ各データ線で一様な電流分布を実現することができる。 As described above, in the organic EL light emitting device of the present invention, the reference current Iref is not always supplied to the NMOS transistor NM1, but is supplied to the capacitor Cs in the initial period of the ON period for a period during which the capacitance can be charged (a certain period). The constant current operation can be performed with the gate-source voltage Vgs stored (charged) in the capacitor Cs. Further, the reference current Iref is caused to flow at different timings for each unit output circuit. Therefore, unlike the conventional organic EL light emitting device configured to flow the reference current Iref for each data line at the same time regardless of the output current Iout from the data line driving circuit, the data line driving circuit is more than necessary. By configuring so that no current is consumed, the average current during the operation of the organic EL panel can be reduced, the peak value of the reference current can be reduced, and a uniform current distribution can be realized in each data line. .
10 有機ELパネル
11a〜11d データ線
12a〜12c 走査線
20 データ線駆動回路
21 基準電流生成回路
22 制御回路
30 走査線駆動回路
CM0,CM1,PM1,sw2 PMOSトランジスタ
NM1,NM2,sw1 NMOSトランジスタ
Cs キャパシタ
DESCRIPTION OF SYMBOLS 10
Claims (6)
前記走査線の走査に同期して前記データ線にそれぞれ供給される駆動電流を所定の大きさに設定する基準電流生成回路と、
前記基準電流生成回路に接続され、前記駆動電流の大きさに相当するデータを保持するキャパシタを有するデータ線駆動回路と、
前記データを前記データ線駆動回路の前記キャパシタに書き込む充電時間、および前記データ線に供給される前記駆動電流のオン期間を制御する制御回路と、
を備えることを特徴とする有機EL発光装置。 A plurality of organic electroluminescence (EL) elements arranged in a matrix are selected by a plurality of scanning lines connecting in the row direction and a plurality of data lines connecting the organic EL elements in the column direction, and emit light with a predetermined luminance. In a simple matrix type organic EL light emitting device to be controlled,
A reference current generating circuit for setting a driving current supplied to each of the data lines in synchronization with the scanning of the scanning lines to a predetermined magnitude;
A data line driving circuit having a capacitor connected to the reference current generating circuit and holding data corresponding to the magnitude of the driving current;
A control circuit for controlling a charging time for writing the data to the capacitor of the data line driving circuit and an on period of the driving current supplied to the data line;
An organic EL light emitting device comprising:
1対のMOSトランジスタのゲートを互いに接続して、所定の倍率で前記駆動電流を出力するカレントミラー回路と、
前記基準電流生成回路に接続され、前記カレントミラー回路に基準電流を供給するトランジスタ回路と、
前記1対のMOSトランジスタのゲート間、および前記カレントミラー回路と前記トランジスタ回路との間にそれぞれ配置されたスイッチ回路と、
からなる複数の単位出力回路を備え、
前記スイッチ回路を前記充電時間だけオンに制御して、前記駆動電流の大きさに相当するデータを前記キャパシタに書き込むことを特徴とする請求項1記載の有機EL発光装置。 The data line driving circuit includes:
A current mirror circuit for connecting the gates of a pair of MOS transistors to each other and outputting the drive current at a predetermined magnification;
A transistor circuit connected to the reference current generation circuit for supplying a reference current to the current mirror circuit;
A switch circuit disposed between the gates of the pair of MOS transistors and between the current mirror circuit and the transistor circuit;
A plurality of unit output circuits consisting of
2. The organic EL light emitting device according to claim 1, wherein the switch circuit is controlled to be turned on for the charging time and data corresponding to the magnitude of the driving current is written to the capacitor.
前記オン期間の終了後に前記放電スイッチをオンにして、前記キャパシタに記憶されたデータを消去するようにしたことを特徴とする請求項1記載の有機EL発光装置。
The data line driving circuit includes a discharge switch for discharging the charge held by the capacitor,
2. The organic EL light-emitting device according to claim 1, wherein the discharge switch is turned on after the on-period ends to erase data stored in the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055459A JP2006106664A (en) | 2004-09-08 | 2005-03-01 | Organic el light emitting device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004260355 | 2004-09-08 | ||
JP2005055459A JP2006106664A (en) | 2004-09-08 | 2005-03-01 | Organic el light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006106664A true JP2006106664A (en) | 2006-04-20 |
Family
ID=36376435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055459A Withdrawn JP2006106664A (en) | 2004-09-08 | 2005-03-01 | Organic el light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006106664A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304122A (en) * | 2006-05-08 | 2007-11-22 | Fuji Electric Holdings Co Ltd | Organic el display device |
KR20110072293A (en) * | 2009-12-22 | 2011-06-29 | 엘지디스플레이 주식회사 | Backlight unit and liquid crystal display device using the same |
US11615752B2 (en) | 2020-05-07 | 2023-03-28 | Samsung Electronics Co., Ltd. | Backlight driver, backlight device including the same, and operating method of the backlight device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11311970A (en) * | 1998-04-30 | 1999-11-09 | Sony Corp | Matrix driving method for current type display elements and matrix driving device for current type display elements |
JP2002351400A (en) * | 2001-05-30 | 2002-12-06 | Sony Corp | Active matrix type display device, active matrix type organic electroluminescence display device and their driving method |
JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
JP2003195815A (en) * | 2000-11-07 | 2003-07-09 | Sony Corp | Active matrix type display device and active matrix type organic electroluminescence display device |
JP2003308043A (en) * | 2002-02-12 | 2003-10-31 | Rohm Co Ltd | Organic el driving circuit and organic el display device |
JP2004045488A (en) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | Display driving device and driving control method therefor |
JP2004206045A (en) * | 2002-10-31 | 2004-07-22 | Casio Comput Co Ltd | Current generating and supplying circuit and control method therefor, and display device provided therewith |
WO2004061809A1 (en) * | 2002-12-27 | 2004-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting display apparatus, and method for driving them |
-
2005
- 2005-03-01 JP JP2005055459A patent/JP2006106664A/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11311970A (en) * | 1998-04-30 | 1999-11-09 | Sony Corp | Matrix driving method for current type display elements and matrix driving device for current type display elements |
JP2003195815A (en) * | 2000-11-07 | 2003-07-09 | Sony Corp | Active matrix type display device and active matrix type organic electroluminescence display device |
JP2002351400A (en) * | 2001-05-30 | 2002-12-06 | Sony Corp | Active matrix type display device, active matrix type organic electroluminescence display device and their driving method |
JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
JP2003308043A (en) * | 2002-02-12 | 2003-10-31 | Rohm Co Ltd | Organic el driving circuit and organic el display device |
JP2004045488A (en) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | Display driving device and driving control method therefor |
JP2004206045A (en) * | 2002-10-31 | 2004-07-22 | Casio Comput Co Ltd | Current generating and supplying circuit and control method therefor, and display device provided therewith |
WO2004061809A1 (en) * | 2002-12-27 | 2004-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, light-emitting display apparatus, and method for driving them |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304122A (en) * | 2006-05-08 | 2007-11-22 | Fuji Electric Holdings Co Ltd | Organic el display device |
KR20110072293A (en) * | 2009-12-22 | 2011-06-29 | 엘지디스플레이 주식회사 | Backlight unit and liquid crystal display device using the same |
KR101633119B1 (en) | 2009-12-22 | 2016-06-24 | 엘지디스플레이 주식회사 | Backlight Unit and Liquid Crystal Display Device using the same |
US11615752B2 (en) | 2020-05-07 | 2023-03-28 | Samsung Electronics Co., Ltd. | Backlight driver, backlight device including the same, and operating method of the backlight device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7283108B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
US6744414B2 (en) | Electro-luminescence panel | |
JP4081462B2 (en) | Display panel color adjustment circuit | |
US7379044B2 (en) | Image display apparatus | |
KR102185361B1 (en) | Pixel and organic light emitting display device having the same | |
US7760163B2 (en) | Electro-optical device, drive circuit, driving method, and electronic apparatus | |
US7271785B2 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
US7145532B2 (en) | Image display apparatus | |
EP1501070A2 (en) | Drive method and drive device of a light emitting display panel | |
KR100610711B1 (en) | Display device | |
US7292234B2 (en) | Organic EL panel drive circuit and organic EL display device using the same drive circuit | |
US20040222985A1 (en) | Semiconductor device, digital-analog converter and display device thereof | |
JP2011048101A (en) | Pixel circuit and display device | |
KR100524281B1 (en) | Electronic circuit, electronic device, and electronic apparatus | |
US7084577B2 (en) | Organic EL element drive circuit and organic EL display device using the same drive circuit | |
US7145531B2 (en) | Electronic circuit, electronic device, electro-optical apparatus, and electronic unit | |
JP2006106664A (en) | Organic el light emitting device | |
US7405712B2 (en) | Method for driving electro-optical device, electro-optical device and electronic equipment | |
JP2004341516A (en) | Common anode passive matrix type organic light emitting diode (oled) display, driving circuit therefor, method for precharging same organic light emitting diode, and arrangement | |
JP2005017485A (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP4447230B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
JP4563692B2 (en) | Display panel current drive circuit and current drive apparatus | |
JP4747488B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP4752177B2 (en) | Display device drive circuit, display device drive method, electro-optical device, and electronic apparatus | |
JP2011164425A (en) | Image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110819 |