JP2006106664A - Organic el light emitting device - Google Patents

Organic el light emitting device Download PDF

Info

Publication number
JP2006106664A
JP2006106664A JP2005055459A JP2005055459A JP2006106664A JP 2006106664 A JP2006106664 A JP 2006106664A JP 2005055459 A JP2005055459 A JP 2005055459A JP 2005055459 A JP2005055459 A JP 2005055459A JP 2006106664 A JP2006106664 A JP 2006106664A
Authority
JP
Japan
Prior art keywords
circuit
organic el
current
emitting device
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005055459A
Other languages
Japanese (ja)
Inventor
Haruhiko Nishio
Masahiro Sasaki
雅浩 佐々木
春彦 西尾
Original Assignee
Fuji Electric Holdings Co Ltd
富士電機ホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004260355 priority Critical
Application filed by Fuji Electric Holdings Co Ltd, 富士電機ホールディングス株式会社 filed Critical Fuji Electric Holdings Co Ltd
Priority to JP2005055459A priority patent/JP2006106664A/en
Publication of JP2006106664A publication Critical patent/JP2006106664A/en
Application status is Withdrawn legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simple matrix type organic EL light emitting device capable of reducing current consumption in controlling the light emission of an organic EL element at prescribed luminance. <P>SOLUTION: A unit output circuit 2 constituting a data line driving circuit in the organic EL light emitting device is provided with a pair of PMOS transistors CM0, CM1, an NMOS transistor NM1 controlled by a reference signal Vref outputted from a reference current generation circuit, an NMOS transistor NM2 for controlling an output current Iout, a capacitor Cs for storing the voltage Vgs between gate-sources of the PMOS transistor CM0 of an ON state, and a PMOS transistor PM1 connected to the capacitor Cs in parallel, where an NMOS transistor sw1 is arranged between a current mirror circuit and the NMOS transistor NM1 and a PMOS transistor sw2 is arranged between the gates of the PMOS transistors CMO, CM1. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、マトリクス状に配置された複数の有機EL(Electro Luminescence)素子を行方向に接続する複数の走査線、および有機EL素子を列方向に接続する複数のデータ線によって選択し、所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置に関し、とくに動作時の平均電流を低減できる有機EL発光装置に関する。 The present invention includes a plurality of scan lines that connect the plurality of organic EL (Electro Luminescence) elements arranged in a matrix form in the row direction, and the organic EL element was selected by a plurality of data lines connected to the column direction, a predetermined It relates to an organic EL light-emitting device of the simple matrix system for emission control in brightness, an organic EL light-emitting device capable of particularly reduce the average current during operation.

マトリクス状に配置された点(ドット)で表示を行うドットマトリクスの有機EL表示パネルの駆動方式には、単純マトリクス方式とアクティブマトリクス方式とがある。 The driving method of the organic EL display panel of the dot matrix performing display in that arranged in a matrix (dot), there is and an active matrix type simple matrix system. 単純マトリクス方式は、表示パネル上にマトリクス状に配置された各画素の有機EL素子を走査信号に同期して外部から直接駆動する方式であり、有機EL素子だけで表示装置の表示パネルが構成される。 Simple matrix method is a method of driving directly from the outside in synchronization with the organic EL elements of the pixels arranged in a matrix on the display panel to the scan signal, the display panel only in the display device the organic EL element is configured that.

このような有機EL発光装置に使用されている有機EL素子は、その発光効率が高く、かつ駆動電圧を低くすることができるという利点がある。 Such organic EL element used in the organic EL light emitting device has the advantage that it is possible that high luminous efficiency, and to lower the driving voltage. また、発光素子の有機材料を選択することにより種々の色(緑、赤、青、黄など)が表示可能であって、しかも自発光型であるため表示が鮮明でバックライトが不要であり、面発光であるために視野角依存性がなく、薄型で軽量、製造プロセスの最高温度が低いため、基板材料にプラスチックフィルムなどのような柔らかい材質を用いることが可能であるなどの優れた特徴を備えている。 Also, various colors by selecting the organic material of the light-emitting element (green, red, blue, yellow, etc.) a can be displayed, moreover a display because it is a self-luminous type is clear and backlight required, no viewing angle dependence because it is a surface-emitting, light-weight and thin, because the maximum temperature of the manufacturing process is low, excellent characteristics, such as it is possible to use a soft material such as plastic film substrate material It is provided.

図10は、単純マトリクス方式の有機EL発光装置の構成を示す回路図である。 Figure 10 is a circuit diagram showing a structure of an organic EL light-emitting device of the simple matrix.
有機ELパネル10は、複数の有機EL素子EL11〜EL34をマトリクス状に配列して構成されている。 Organic EL panel 10 is configured by arranging a plurality of organic EL elements EL11~EL34 in a matrix. 複数のデータ線11a〜11dはデータ線駆動回路(カラムドライバ)20に接続されており、各データ線11a〜11dからはそれぞれ有機EL素子EL11〜EL31,EL12〜EL32,EL13〜EL33,EL14〜EL34のアノードに駆動電流が供給されている。 A plurality of data lines 11a~11d the data line driving circuit (column driver) is connected to 20 and, respectively from the data lines 11a~11d organic EL element EL11~EL31, EL12~EL32, EL13~EL33, EL14~EL34 anode drive current is supplied. また、複数の走査線12a〜12cは走査線駆動回路(ロードライバ)30に接続されており、各走査線12a〜12cにはそれぞれ有機EL素子EL11〜EL14,EL21〜EL24,EL31〜EL34のカソードが接続されている。 Further, a plurality of scanning lines 12 a to 12 c are connected to the scanning line driving circuit (row driver) 30, each of the scanning lines, respectively in organic EL device 12a~12c EL11~EL14, EL21~EL24, the cathode of EL31~EL34 There has been connected.

データ線駆動回路20は基準電流生成回路21および制御回路22と接続され、基準電流生成回路21では電圧可変型の定電圧直流電源Eからデータ線11a〜11dにそれぞれ供給される駆動電流を所定の大きさに設定している。 The data line driving circuit 20 is connected to the reference current generating circuit 21 and the control circuit 22, a reference current generating circuit 21 in the voltage variable constant voltage DC from the power source E drive current given to be supplied to the data line 11a~11d It is set to size. このデータ線駆動回路20には、データ線11a〜11dと同等、もしくはデータ線11a〜11dより多数の定電流源が含まれている。 The data line driving circuit 20, the data lines 11 a to 11 d and equal to or multiple of the constant current source from the data line 11 a to 11 d, are included. これらの定電流源は、たとえばカレントミラー回路によって構成される。 These constant current sources, for example constituted by a current mirror circuit.

走査線駆動回路30は、各走査線12a〜12cを選択的に接地電位に接続するスイッチ回路によって構成され、行方向に配列した一連の素子群EL11〜EL14,EL21〜EL24,EL31〜EL34が列方向に順次走査される。 Scanning line driving circuit 30 is constituted by a switch circuit connected to selectively ground the scanning lines 12 a to 12 c, a set of element groups EL11~EL14 arranged in the row direction, EL21~EL24, EL31~EL34 column It is sequentially scanned in the direction. この走査線駆動回路30により選択されている行の素子群、たとえば有機EL素子EL11〜EL14に対して、データ線駆動回路20から各データ線11a〜11dを介して駆動電流が選択的に供給されることによって、これら有機EL素子EL11〜EL14のいずれか1つを選択して、所定の発光輝度で発光駆動することができる。 Element group row selected by the scanning line driving circuit 30, for example, the organic EL element EL11~EL14, the drive current from the data line driving circuit 20 via the respective data lines 11a~11d is selectively supplied by Rukoto may select any one of these organic EL devices EL11~EL14, to emit light driven at a predetermined emission brightness.

こうした従来の単純マトリクス方式の有機EL発光装置には、走査線駆動回路30から各有機EL素子EL11〜EL34に供給された駆動電流を一旦コンデンサの電荷として蓄積して、コンデンサへの充電電圧に応じて発光輝度を制御する駆動方式を採用するものがあった(特許文献1参照)。 Such the organic EL light-emitting device of the conventional simple matrix method, accumulated drive current from the scanning line driving circuit 30 is supplied to each organic EL element EL11~EL34 once as a charge of the capacitor, depending on the charge voltage of the capacitor there is one that employs a drive method of controlling the emission luminance Te (see Patent Document 1).

しかしながら、この種の駆動方式のものには以下の課題がある。 However, this kind of thing driving method has the following problems. すなわち、コンデンサの充放電を制御するために、各画素にスイッチ素子などを配置する必要があることから、有機EL素子の制御回路が複雑になるという問題があった。 That is, in order to control the charging and discharging of the capacitor, it is necessary to place a switch element in each pixel, there is a problem that the control circuit of the organic EL device becomes complicated.

また、特許文献1には、各画素を点滅する選択期間の周期Tは、有機EL素子EL11〜EL34の内部抵抗で構成される放電回路の時定数RCの2.3倍以上に設定することで、多階調での表示が可能となるとの記載がある。 In Patent Document 1, the period T of the selection period for flashing each pixel, by setting more than 2.3 times the time constant RC of the discharge circuit consists of the internal resistance of the organic EL element EL11~EL34 is described with the display in multiple gradations can be realized. その場合に、輝度Lと電荷量Qとの関係は、特許文献1に記載されている(4)式に示すようになるが、コンデンサにはその放電時にも数%の電荷が残り、それが有機EL素子EL11〜EL34の輝度Lに対する誤差となるために各画素を精密に階調制御することができなかった。 In this case, the relationship between the brightness L and the charge amount Q is as shown in and are (4), which is described in Patent Document 1, the remaining number% charge even during its discharge the capacitor, it each pixel to the error to the luminance L of the organic EL element EL11~EL34 could not be precisely gradation control.

第3に、そもそもコンデンサの充電電圧によって画素電圧を印加するものであるため、有機EL素子EL11〜EL34の輝度とコンデンサ電圧との関係は、コンデンサ電圧が有機EL素子EL11〜EL34のしきい値電圧を越えたときにはじめて一次比例関係となる。 Third, the first place because it is used to apply a pixel voltage by the charging voltage of the capacitor, the relationship between the luminance and the capacitor voltage of the organic EL element EL11~EL34, the threshold voltage of the capacitor voltage is the organic EL device EL11~EL34 the first time a primary proportional to the time beyond the. したがって、コンデンサの電荷が数%にまで放電されたときは、印加される画素電圧も数%になって、発光に必要なしきい値を下回るから、実際には特許文献1の(4)式に記載されたような輝度で正しく発光しなくなる。 Therefore, when the electric charge of the capacitor is discharged to a few percent, the pixel applied voltage even if a few percent, since below the threshold required for light emission, actually in (4) of the Patent Document 1 not properly light with luminance as described.

このような電圧変調方式とは別の有機EL発光装置の駆動方式として、つぎに説明するパルス幅変調(PWM:pulse width modulation)方式のものもある。 As a driving method of such another organic EL light emitting device and the voltage modulation method, described next pulse width modulation to (PWM: pulse width modulation) scheme also ones. これは、図10に示す制御回路22においてパルス幅変調信号PWMを生成し、このパルス幅変調信号PWMを用いてデータ線駆動回路20からオン期間が制御された駆動電流を出力するようにして、有機ELパネル10の有機EL素子EL11〜EL34に対する階調表示データとしたものである。 This generates a pulse width modulation signal PWM in the control circuit 22 shown in FIG. 10, the on period from the data line driving circuit 20 using pulse width modulation signal PWM so as to output a controlled drive current, it is obtained by the gradation display data to the organic EL element EL11~EL34 organic EL panel 10.

図11は、従来のデータ線駆動回路20を構成する単位出力回路の一例を示す回路図である。 Figure 11 is a circuit diagram showing an example of a unit output circuit constituting the conventional data line driver circuit 20.
この単位出力回路2aは、直流電源電圧Vddが供給され、カレントミラー回路を構成するPMOSトランジスタCM0,CM1と、基準電流生成回路21からの参照信号Vrefによって制御されるNMOSトランジスタNM1、出力電流Ioutを制御するCMOSスイッチを構成するトランジスタsw1,NM2などによって構成されており、参照信号Vrefに基づいてNMOSトランジスタNM1で生成された基準電流Irefがカレントミラー回路に流れ、カレントミラー回路おいてミラー比倍された出力電流Ioutとなってトランジスタsw1から出力される。 The unit output circuit 2a is supplied with DC power supply voltage Vdd, the PMOS transistor CM0, CM1 constituting the current mirror circuit, NMOS transistors NM1 which is controlled by the reference signal Vref from the reference current generation circuit 21, the output current Iout It is constituted by such as a transistor sw1, NM2 constituting the CMOS switch for controlling the reference current Iref generated by the NMOS transistor NM1 based on the reference signal Vref flows through the current mirror circuit is mirrored ratio times keep the current mirror circuit is output from the transistor sw1 is that the output current Iout.

単位出力回路2aにおける出力電流Ioutの出力オン期間は、有機EL発光装置の外部から入力された画像信号に応じて設定されるものであって、制御回路22においてたとえば6〜8bitのディジタルデータに基づくパルス幅変調信号PWMが生成される。 The output ON period of the output current Iout in the unit output circuit 2a, be one that is set in accordance with the image signal input from the outside of the organic EL light emitting device, based on the digital data of the control circuit 22 for example 6~8bit the pulse width modulation signal PWM is generated. そして、この制御回路22からのパルス幅変調信号PWMによってトランジスタsw1,NM2のゲートが制御され、それぞれのデータ線11a〜11dの出力電流Ioutが複数の有機EL素子EL11〜EL34に対する階調表示データとして出力される。 The gate of the transistor sw1, NM2 by the pulse width modulation signal PWM from the control circuit 22 is controlled, as the gradation display data output current Iout of the data lines 11a~11d is for a plurality of organic EL elements EL11~EL34 is output. すなわち、各走査線12a〜12cの駆動に同期して、1水平期間毎に一定の出力を表示したい階調に応じて100%から最小単位のLSB出力まで出力電流Ioutの時間幅を制御することで、階調表示が行われる。 That is, in synchronism with the driving of the scan lines 12 a to 12 c, to control the time width of the output current Iout from 100% to LSB output of the minimum unit in accordance with the gradation to be displayed a constant output for each horizontal period in, gray-scale display is performed.

このとき、単位出力回路2aではNMOSトランジスタNM1が基準電流生成回路21の最終段のトランジスタとカレントミラー回路を構成しており、この基準電流生成回路21で生成された基準電流Irefが折り返されて、NMOSトランジスタNM1に流れる。 At this time, and NMOS transistor NM1 in the unit output circuit 2a is a transistor and the current mirror circuit in the final stage of the reference current generating circuit 21, and the reference current Iref generated by the reference current generating circuit 21 is folded back, flowing to the NMOS transistor NM1. したがって、NMOSトランジスタNM1に流れる基準電流Irefの電流値に応じて、カレントミラー回路のPMOSトランジスタCM0,CM1のゲートソース間電圧Vgsが定まり、トランジスタsw1からそれぞれのデータ線11a〜11dに出力される出力電流Ioutの大きさが制御される。 Therefore, according to the current value of the reference current Iref flowing through the NMOS transistor NM1, Sadamari gate-source voltage Vgs of the PMOS transistor CM0, CM1 of the current mirror circuit, is output from the transistor sw1 to respective data lines 11a~11d output the magnitude of the current Iout is controlled. しかも、単位出力回路2aは各データ線11a〜11dのいずれか1本だけを駆動する回路として構成されるものであるから、データ線駆動回路20には有機ELパネル10に存在するデータ線11a〜11dに対応する数の単位出力回路2aが必要である。 Moreover, since the unit output circuit 2a is constituted as a circuit for driving only any one of the respective data lines 11 a to 11 d, the data lines present in the organic EL panel 10 to the data line driving circuit 20 11a to it is necessary the unit output circuit 2a of a corresponding number of 11d.
特開2000−276109号公報 JP 2000-276109 JP

ところが、上述した図11のデータ線駆動回路20は、出力電流Ioutがオンであれ、オフであれ、NMOSトランジスタNM1には基準電流Irefが常時流れつづける。 However, the data line driving circuit 20 of FIG. 11 described above, whether the output current Iout is on, it is off, the reference current Iref continues to flow normally through the NMOS transistor NM1. そして、このような単位出力回路2aがデータ線駆動回路20に多数含まれているため、NMOSトランジスタNM1に流れる電流の総和が非常に大きな値となってしまう。 Then, such unit output circuit 2a is because they contain a number in the data line driving circuit 20, the sum of the current flowing through the NMOS transistor NM1 becomes a very large value. したがって、バッテリーで駆動されるような小型の携帯電子機器に用いる有機EL発光装置の場合には、バッテリー駆動時間が短くなってしまうという問題があった(課題1)。 Therefore, in the case of the organic EL light-emitting device used in small portable electronic devices such as driven by a battery, the battery life is a problem that becomes shorter (problem 1).

また、表示装置の高解像度化に伴う配線の微細化は、データ線駆動回路20の配線抵抗を増大させるため、有機ELパネル10の素子数の増加に伴って電流が増大したとき、表示装置内の画素の位置による配線抵抗の違いが無視できなくなる。 Further, miniaturization of the wiring associated with high resolution display devices, to increase the wiring resistance of the data line driving circuit 20, when the current is increased with an increase in the number of elements of the organic EL panel 10, the display device the difference in the wiring resistance due to the position of the pixel can not be ignored. すなわち、両端画素の配線抵抗ほど電流が集中するために電圧降下が大きくなり、中央の配線抵抗ほど電圧降下が小さくなって、ソース端子を接地したNMOSトランジスタNM1のソース電位の分布が「お椀」を逆さにしたような上に凸の曲線となる。 That is, the voltage drop due to the current higher wiring resistance across the pixels are concentrated is increased, the voltage drop as the center of the wiring resistance is small, the distribution of the source potential of the NMOS transistor NM1 which is grounded source terminal is the "bowl" a convex curve on like an upside-down. このように、接地ラインに生じる配線抵抗が画素位置に応じて異なるため、電圧分布には電圧降下の違いによって歪みが生じる。 Since the wiring resistance occurring to the ground line varies depending on the pixel position, distortion occurs due to the difference in voltage drop in the voltage distribution. 後述する図6(a)には、各単位出力回路2a間での電圧分布を示している。 FIG 6 described later (a), showing a voltage distribution between the unit output circuit 2a.

いま、出力電流Ioutの大きさを決めるNMOSトランジスタNM1のゲート電圧は全て共通接地ラインであって、接続先がゲートだけであり、電流がほとんど流れずゲート電圧のドロップがほとんどないので、ソース電位のような分布が存在しない。 Now, there all the gate voltage of the NMOS transistor NM1 to determine the magnitude of the output current Iout is a common ground line, and a connection destination is only the gate, because there is almost no drop of the gate voltage almost no current flows, the source potential distribution does not exist, such as. したがって、各NMOSトランジスタNM1のゲートソース間電圧Vgsが出力端子位置に応じて変化するため、正確に基準電流Irefが折り返されず、誤差が生じてしまう。 Therefore, since the gate-source voltage Vgs of the NMOS transistor NM1 is changed in accordance with the output terminal position is not folded exactly the reference current Iref, the error occurs. しかも、全体的に折り返される電流が減少し、さらに中央ほど電流の減少量が多くなるため、ソース電位の分布を逆さまにしたような、お椀形の電流分布となってしまう。 Moreover, reduced current, generally folded back, to further becomes large decrease of central enough current, like an upside-down distribution of the source potential, resulting in a current distribution in our cup-shaped. 後述する図6(b)には、各単位出力回路2a間での電流分布を示している。 FIG 6 described later (b), shows the current distribution between the unit output circuit 2a.

このように、出力PMOS部では、基準電流Irefをさらに増幅してから出力しているので、出力電流分布のお椀形の歪みは一層顕著になって、その結果、表示パネルでは発光輝度のばらつきが発生するという問題があった(課題2)。 Thus, the output PMOS portion, since the output from the further amplifies the reference current Iref, becomes even more distortion of your cup-shaped output current distribution significantly, as a result, variation in luminance in the display panel there is a problem that occurs (problem 2).

本発明はこのような点に鑑みてなされたものであり、有機EL素子を所定の輝度で発光制御するとき、その消費電流の低減を可能にした単純マトリクス方式の有機EL発光装置を提供することを目的とする。 The present invention has been made in view of these points, when the light emission control organic EL element with a predetermined luminance, to provide an organic EL light-emitting device of the simple matrix that enables a reduction in the current consumption With the goal.

また、本発明の他の目的は、接地ラインへ流れ込む基準電流のピーク値を減少させることにより、配線抵抗による電圧変動を抑えて一様な出力電流分布を得るようにした有機EL発光装置を提供することである。 Another object of the present invention, by reducing the peak value of the reference current flowing to the ground line, an organic EL light-emitting device to obtain a uniform output current distribution by suppressing voltage fluctuation due to the wiring resistance It is to be.

本発明では、上記問題を解決するために、マトリクス状に配置された複数の有機EL素子を行方向に接続する複数の走査線、および前記有機EL素子を列方向に接続する複数のデータ線によって選択し、所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置が提供される。 In the present invention, in order to solve the above problems, a plurality of scanning lines for connecting a plurality of organic EL elements arranged in a matrix form in the row direction, and a plurality of data lines for connecting the organic EL element in the column direction selected, organic EL light-emitting device of the simple matrix system for emission control in a predetermined brightness is provided.

この有機EL発光装置は、前記走査線の走査に同期して前記データ線にそれぞれ供給される駆動電流を所定の大きさに設定する基準電流生成回路と、前記基準電流生成回路に接続され、前記駆動電流の大きさに相当するデータを保持するキャパシタを有するデータ線駆動回路と、前記データを前記データ線駆動回路の前記キャパシタに書き込む充電時間、および前記データ線に供給される前記駆動電流のオン期間を制御する制御回路と、備えることを特徴とするものである。 The organic EL light-emitting device includes a reference current generating circuit for setting a driving current in synchronization with the scanning of the scanning lines are supplied to the data lines to a predetermined size, is connected to the reference current generating circuit, said a data line driving circuit having a capacitor for holding data corresponding to the magnitude of the driving current, the charging time to be written in the capacitor of the data the data line driving circuit, and on the drive current supplied to the data line a control circuit for controlling the period and is characterized in that it comprises.

本発明によれば、有機EL素子を所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置において、基準電流の平均電流値を減少することで駆動時の消費電流の低減を可能にする。 According to the present invention, in the organic EL light-emitting device of the simple matrix system for emission control the organic EL element with a predetermined luminance, allowing a reduction in current consumption during driving by decreasing the average current value of the reference current.

以下、図面を参照してこの発明の実施の形態について説明する。 Hereinafter, with reference to the drawings will be described embodiments of the present invention.
(実施の形態1) (Embodiment 1)
図1は、実施の形態1に係る有機EL発光装置のデータ線駆動回路を構成する単位出力回路を示す回路図である。 Figure 1 is a circuit diagram showing a unit output circuit constituting the data line driving circuit of the organic EL light-emitting device according to the first embodiment. なお、有機EL発光装置全体の構成は、前述した図10に示すものと同じであって、ここでも必要に応じて図10を参照しながら説明する。 The configuration of the whole organic EL light emitting device is the same as that shown in FIG. 10 described above will be explained with reference to FIG. 10 as required here.

図1の単位出力回路2は、1対のPMOSトランジスタCM0,CM1と、基準電流生成回路21(図10参照)からの参照信号Vrefによって制御されるNMOSトランジスタNM1と、出力電流Ioutを制御するNMOSトランジスタNM2と、オン状態でのPMOSトランジスタCM0のゲートソース間電圧Vgsを記憶保持するキャパシタCsと、このキャパシタCsに並列接続されたPMOSトランジスタPM1を備え、さらにカレントミラー回路とNMOSトランジスタNM1との間にはスイッチ回路を構成するNMOSトランジスタsw1が配置され、PMOSトランジスタCM0,CM1のゲート間にはスイッチ回路を構成するPMOSトランジスタsw2が配置されている。 Unit Output circuit 2 of Figure 1 includes a PMOS transistor CM0, CM1 pair, an NMOS transistor NM1 which is controlled by the reference signal Vref from the reference current generation circuit 21 (see FIG. 10), NMOS to control the output current Iout between the transistor NM2, and a capacitor Cs for storing and holding the gate-source voltage Vgs of the PMOS transistor CM0 in the on state, comprising a PMOS transistor PM1 which is connected in parallel with the capacitor Cs, and further current mirror circuit and an NMOS transistor NM1 the disposed NMOS transistor sw1 constituting the switching circuit, the PMOS transistor sw2 constituting the switching circuit is disposed between the gate of the PMOS transistor CM0, CM1.

1対のPMOSトランジスタCM0,CM1は、PMOSトランジスタsw2がオン状態のときにカレントミラー回路を構成するものであって、このPMOSトランジスタsw2がオフ状態であればPMOSトランジスタCM1のゲート電位はキャパシタCsに保持された電荷量だけによって決定される。 PMOS transistor CM0 pair, CM1 is, there is the PMOS transistor sw2 constitute a current mirror circuit in the on state, the gate potential of the PMOS transistor CM1 if the PMOS transistor sw2 is turned off in the capacitor Cs It is determined by only held charge amount. また、NMOSトランジスタsw1,sw2がオン状態のときに、キャパシタCsにはNMOSトランジスタNM1に流れる基準電流Irefの大きさに対応するデータ(Vgs)が保持される。 Further, NMOS transistors sw1, sw2 are in the on state, the capacitor Cs data corresponding to the magnitude of the reference current Iref flowing through the NMOS transistor NM1 (Vgs) is held. そして、これらのトランジスタsw1,sw2のゲートには、それぞれ制御回路22(図10参照)から充電期間設定信号Wdata、および充電期間設定信号Wdataを反転した反転信号Wdata0が供給されており、キャパシタCsへのデータの書き込み期間を制御するように構成されている。 Then, the gates of the transistors sw1, sw2, is supplied with the respective control circuit 22 the charging period (see FIG. 10) set signal Wdata inverted signal Wdata0 which and the inverted charge period setting signal Wdata,, the capacitor Cs It is configured to control the writing period of the data.

さらに、PMOSトランジスタPM1のゲート端子には、画像信号に応じて有機EL素子のオン期間を設定するためのパルス幅変調信号PWMpが供給されている。 Further, the gate terminal of the PMOS transistor PM1, pulse width modulation signal PWMp for setting the on period of the organic EL element in accordance with an image signal is supplied. このオン期間に続くオフ期間には、PMOSトランジスタPM1がキャパシタCsに保持された電荷を放電して、そこに記憶されているデータを消去する放電スイッチとして機能する。 This continues off period in the ON period, to discharge the charge PMOS transistor PM1 is held in the capacitor Cs, which functions as a discharge switch for erasing the data stored therein.

このように、本発明の有機EL発光装置では、基準電流Irefを常時NMOSトランジスタNM1に流すことなく、オン期間の初期にキャパシタCsにその容量を充電可能な期間(一定期間)だけ流すようにして、このキャパシタCsに記憶(充電)されたゲートソース間電圧Vgsで定電流動作を行うことができる。 Thus, an organic EL light-emitting device of the present invention, without flowing the reference current Iref constantly NMOS transistors NM1, made to flow only early in the capacitor Cs to the chargeable period the capacity of the on-period (constant period) , it is possible to perform the constant current operation in the capacitor Cs in the memory (charge) has been gate-source voltage Vgs. したがって、データ線駆動回路からの出力電流Ioutと無関係に基準電流Irefを流すように構成されていた従来の有機EL発光装置とは異なり、データ線駆動回路で必要以上の電流が消費されないように構成することによって、有機ELパネルの動作時における平均電流を低減することができる。 Therefore, unlike the data line driving circuit conventional organic EL light-emitting device in which the output current Iout and was configured to independently flow the reference current Iref from, configured as excessive current in the data line driving circuit is not consumed by, it is possible to reduce the average current during the operation of the organic EL panel.

図2は、図1の単位出力回路の駆動タイミングを示す信号波形図である。 Figure 2 is a signal waveform diagram showing the driving timing of the unit output circuit of FIG.
同図(a),(b)には、いずれも図10に示す制御回路22から各単位出力回路2に供給されるパルス幅変調信号PWMp,PWMnの信号波形図を示している。 FIG (a), showing the A, both the pulse width modulated signal PWMp supplied to each unit output circuit 2 from the control circuit 22 shown in FIG. 10, PWMn signal waveform (b). パルス幅変調信号PWMp,PWMnは画像信号に応じてH(高レベル)とL(低レベル)の信号に切り替わる相補的な信号であって、対応画素を点灯するオン期間TonにはPWMp=H、PWMn=Lの信号が単位出力回路2に供給されている。 The pulse width modulated signal PWMp, PWMn is a complementary signal switched signal H (high level) and L (low level) in accordance with an image signal, the ON period Ton to light corresponding pixel PWMp = H, signal PWMn = L is supplied to the unit output circuit 2. したがって、このときPMOSトランジスタPM1およびNMOSトランジスタNM2はいずれもオフ状態となる。 Thus, any PMOS transistor PM1 and NMOS transistor NM2 this time turned off.

また、図2(c),(d)には同じく制御回路22から各単位出力回路2に供給される充電期間設定信号Wdata,Wdata0の信号波形図を示している。 Also, FIG. 2 (c), the shows a signal waveform diagram of the charging period setting signal Wdata, WDATA0 is also supplied from the control circuit 22 in each unit output circuit 2 in (d). このうち充電期間設定信号Wdataは、画素点灯のためのオン期間Tonが始まるとHになって、NMOSトランジスタsw1がオンすることでNMOSトランジスタNM1に基準電流Irefが流れはじめる。 Among charge period setting signal Wdata is at the H when the ON period Ton for pixel lighting begins, the reference current Iref begins to flow in NMOS transistor NM1 by NMOS transistors sw1 is turned on. それと同時に、もう一方の充電期間設定信号Wdata0がLになって、PMOSトランジスタsw2がオン状態となるため、PMOSトランジスタCM0のゲートソース間電圧Vgsに応じてキャパシタCsが充電される。 At the same time, the other charge period setting signal Wdata0 is turned L, the PMOS transistor sw2 is to become the ON state, the capacitor Cs is charged in accordance with the gate-source voltage Vgs of the PMOS transistor CM0. そして、カレントミラー回路を構成する1対のPMOSトランジスタCM0,CM1のゲート電位は直流電源電圧Vddからゲートソース間電圧Vgs分だけ下がるから、オンしたPMOSトランジスタCM1に所定の大きさの出力電流Ioutが流れて、NMOSトランジスタNM2がオフしていることから出力電流Ioutとして対応するデータ線11a〜11dに出力される。 Then, since the gate potential of the PMOS transistor CM0, CM1 pair constituting the current mirror circuit is lowered by a voltage Vgs amount between the gate and the source from the DC power supply voltage Vdd, given the PMOS transistor CM1 that on the magnitude of the output current Iout flows, NMOS transistor NM2 is outputted to the corresponding data line 11a~11d as the output current Iout from the fact that off.

充電期間設定信号WdataがH、他方の充電期間設定信号Wdata0が「L」の期間にはキャパシタCsへの充電が行われ、その間にゲートソース間電圧Vgs分の電荷がキャパシタCsに充電される。 Charging period setting signal Wdata is H, the period of the other of the charging period setting signal Wdata0 is "L" is performed charging of the capacitor Cs, the charge of the gate-to-source voltage Vgs fraction is charged to capacitor Cs in the meantime. 充電時間T1が終了すると、それぞれ充電期間設定信号Wdata,Wdata0が反転して、トランジスタsw1,sw2がそれぞれオフされ、NMOSトランジスタNM1に流れる基準電流Irefが遮断される(図2(e))。 When the charging time T1 is finished, each charging period setting signal Wdata, WDATA0 is reversed, transistors sw1, sw2 are turned off, respectively, the reference current Iref flowing through the NMOS transistor NM1 is blocked (FIG. 2 (e)). これらのトランジスタsw1,sw2がオフされると、キャパシタCsに充電された電荷の逃げ道が遮断されるため、キャパシタCsに保持された電荷によってカレントミラー回路のゲート電位Vc(図2(f))が(Vdd−Vgs)として保持されて、その後も所定の大きさで出力電流Ioutを出し続けることができる。 When these transistors sw1, sw2 is turned off, because the escape of charges charged in the capacitor Cs is cut off, the gate potential Vc of the current mirror circuit by the charge held in the capacitor Cs (Fig. 2 (f)) is (Vdd-Vgs) held as followed can also continues to output an output current Iout with a predetermined size.

外部からの画像データに応じて決まるオン期間Tonが終了すると、パルス幅変調信号PWMpがL、PWMnがHになり、PMOSトランジスタPM1およびNMOSトランジスタNM2がオン状態になって、図2(g)に示すようにそれまで流れていた出力電流Ioutがなくなる。 When the ON period Ton is completed determined according to the image data from the outside, a pulse width modulation signal PWMp is L, PWMn becomes H, PMOS transistor PM1 and NMOS transistor NM2 is turned on, in FIG. 2 (g) output current Iout which has been flowing up to that as shown is eliminated. また、PMOSトランジスタPM1がオンになると、キャパシタCsに充電されていた電荷が全て放電され、そこで記憶していたゲートソース間電圧Vgsが消去され、つぎのオン期間に備えることができる。 Also, when the PMOS transistor PM1 is turned on, electric charge stored in the capacitor Cs is all discharged, where the stored have gate-source voltage Vgs is deleted, can be provided to the next on-period.

上述したデータ線駆動回路では、図2(b)に示したように、基準電流IrefがNMOSトランジスタNM1に流れる充電時間T1は、キャパシタCsが充電可能な期間だけあれば十分であり、図2に示すように画像データに応じて決まるオン期間Tonに比較して短く設定できる。 In the above-described data line driving circuit, as shown in FIG. 2 (b), charging time T1 of the reference current Iref flows through the NMOS transistor NM1 is sufficient capacitor Cs for a period rechargeable, Figure 2 It can be set shorter than the determined oN period Ton in accordance with the image data as shown. したがって、図11に示す従来回路のように常に基準電流Irefを流すように構成したものと比較して、NMOSトランジスタNM1における消費電流の平均値を低減できる。 Therefore, as compared with those configured to flow at all times reference current Iref as in the conventional circuit shown in FIG. 11, it is possible to reduce the average consumption current in the NMOS transistor NM1.

ここで、キャパシタCsのデータ保持に必要な容量値は、最大のオン期間Tonによって決まる。 Here, the capacitance value necessary for data holding capacitor Cs is determined by the maximum ON period Ton. オン期間Tonの最大値は、たとえば有機EL発光装置におけるフレーム周波数が120Hzであって、走査線数が120本の場合には約70μsecとなり、この程度の期間だけデータを保持できる容量値であればよく、したがって、NMOSトランジスタNM1における消費電流の大きさを決める充電時間T1は、このキャパシタCsの容量値を最小の基準電流IrefでVgsまで充電可能な期間だけあれば足りる。 The maximum value of the ON period Ton is, for example, a frame frequency is 120Hz in the organic EL light emitting device, about 70μsec next when the number of scanning lines is 120 present, if the capacitance value that can hold only the data period of the degree well, therefore, the charging time T1 that determines the magnitude of the consumption current in the NMOS transistor NM1 is sufficient if the capacitance value of the capacitor Cs for a period which can be charged up to Vgs in a minimum of the reference current Iref.

なお、図1の単位出力回路2では、スイッチ回路を構成するMOSトランジスタが、それぞれNMOSトランジスタsw1とPMOSトランジスタsw2である場合の例を示したが、これらのスイッチ回路をともにNチャネル型のMOSトランジスタで構成し、あるいはともにPチャネル型のMOSトランジスタで構成することもできる。 Incidentally, in the unit output circuit 2 of FIG. 1, MOS transistors constituting the switch circuit, an example of a case where the NMOS transistors sw1 and PMOS transistor sw2 respectively, both N-channel type MOS transistors of these switch circuits in constructed, or may together be constituted by P channel type MOS transistor. さらに、NMOSトランジスタsw1とPMOSトランジスタsw2を入れ替えて配置することも可能である。 Furthermore, it is also possible to arrange interchanged NMOS transistor sw1 and PMOS transistor sw2. いずれの場合であっても、充電時間T1にこれらのトランジスタsw1,sw2がオン状態になり、充電時間T1以外にはオフ状態となるように、上述した充電期間設定信号Wdata,Wdata0により制御する。 In any case, these transistors sw1, sw2 to the charging time T1 becomes ON state, so that the OFF state other than the charging time T1, controlled by the charge period setting signal Wdata, WDATA0 described above.

(実施の形態2) (Embodiment 2)
実施の形態1において解決されたバッテリー駆動時間に関する課題1に加え、この実施の形態2の有機EL発光装置では、発光輝度のばらつきという課題(課題2)を解決した発明について説明する。 In addition to the problem 1 relates resolved battery life in the first embodiment, an organic EL light-emitting device of the second embodiment will be described invention has solved the problem of variation in light emission luminance (Problem 2).

図3は、従来のデータ線駆動回路20のうち、出力部の全体構成を示す回路図である。 3, of the conventional data line driver circuit 20 is a circuit diagram showing the overall configuration of the output section. ここに図示されているデータ線駆動回路20は、パルス幅変調(PWM)方式によって階調制御を行うタイプのものである。 Here the data line driving circuit is shown in 20 is of a type that performs gradation controlled by a pulse width modulation (PWM) scheme.

図中、定電流源23と接続され、基準電流Irefが流れるNMOSトランジスタM0に対して、出力回路24のNMOSトランジスタM1〜MNがそれぞれカレントミラー回路を構成しており、各単位出力回路の内部で生成される基準電流IrefX(X=1〜N)はそれぞれの出力段を構成するNMOSトランジスタM1〜MNに折り返される。 In the figure, is connected to a constant current source 23, relative to NMOS transistors M0 to the reference current Iref flows, NMOS transistors M1~MN the output circuit 24 constitute a current mirror circuit, respectively, within each unit output circuits generated reference current IrefX (X = 1~N) is folded NMOS transistor M1~MN constituting each of the output stage. 折り返された基準電流IrefXは、1対のPMOSトランジスタCM0,CM1からなる出力増幅部で増幅され、出力電流IoutX(X=1〜N)として出力される。 Folded reference current IrefX is amplified by the power amplifier consisting of PMOS transistors CM0, CM1 pair is outputted as an output current IoutX (X = 1~N). したがって、出力電流IoutXの大きさは基準電流IrefXを制御することで任意の電流値に設定することができる。 Thus, the magnitude of the output current IoutX can be set to any current value by controlling the reference current IrefX.

これらの出力電流IoutX間のばらつきを低減するため、出力増幅部の増幅率を4倍程度としている。 To reduce variations between these output currents IOUTx, it is about four times the gain of the power amplifier section. また、ここでのパルス幅制御は、制御回路22(図10)の内部ディジタル回路で生成されたPWM信号Ion1,Ion2,…IonNにより、各単位出力回路のPWM制御用のスイッチSW1〜SWNをオンオフ制御して、スイッチSW1〜SWNのオン期間に各画素の有機EL素子を点灯するようにしている。 The pulse width control here, the control circuit 22 PWM signal generated by the internal digital circuit (FIG. 10) Ion1, Ion2, ... by IonN, off the switch SW1~SWN for PWM control of each unit output circuits controlled to have so as to light the organic EL element of each pixel in the oN period of the switch SWl to SWn.

ここで、前述した発光輝度のばらつきという課題(課題2)について、さらに詳細に説明する。 Here, the problem of variation in light emission luminance as described above (Problem 2) will be described in more detail.
PWM信号Ion1,Ion2,…IonNは、データ線駆動回路20の外部から読み込まれる画像データとPWMカウンタのカウント値とが比較され、その比較結果に応じて「H」期間を決定している。 PWM signal Ion1, Ion2, ... IonN the count value of the image data and the PWM counter to be read from outside the data line driving circuit 20 and is compared, and determines the "H" period in accordance with the comparison result. 画像データは、PWMカウンタのカウント値との比較用レジスタに格納される。 Image data is stored in the comparison register and the count value of the PWM counter. また、PWMカウンタでは、外部からの出力許可信号と同時にカウントが開始され、PWM信号Ion1,Ion2,…IonNも一斉に「H」状態になる。 Further, in the PWM counter, at the same time counting starts output enable signal from the external, PWM signal Ion1, Ion2, ... IonN also becomes "H" state simultaneously. その後、画像データとPWMカウンタのカウント値とは常時比較され、画像データとカウント値とが一致した時点で、PWM信号Ion1,Ion2,…IonNが「L」状態になる。 Thereafter, the continuously compared to the image data and the count value of the PWM counter, at the time when the image data and the count value and the match, PWM signal Ion1, Ion2, ... IonN becomes "L" state.

すなわち、外部からの出力許可信号によってPWMカウンタがカウントを開始すると、各単位出力回路のスイッチSW1〜SWNが一斉にオンとなって、折り返された基準電流IrefXが接地端子に流れ込む。 That is, when the PWM counter starts counting the output permission signal from the outside, the switch SW1~SWN of each unit output circuit is turned on at once, folded reference current IrefX flows to the ground terminal. いま、出力増幅部の増幅率を4倍とすると、出力電流IoutXが200μAに設定されている有機EL発光装置のデータ線駆動回路20では、基準電流IrefXはそれぞれ50μAが必要になる。 Assuming that 4-fold amplification rate of the output amplifier unit, the output current IoutX is the data line driving circuit 20 of the organic EL light emitting device is set to 200 .mu.A, the reference current IrefX is 50μA each required.

図4は、データ線駆動回路のパッド配置を示すチップレイアウト図である。 Figure 4 is a chip layout diagram illustrating a pad arrangement of the data line driving circuit.
たとえば出力端子数が240である場合、基準電流Iref1〜Iref240の総和は12mAという比較的大きな電流値となる。 For example, when the number of output terminals is 240, the sum of the reference current Iref1~Iref240 becomes relatively large current value of 12 mA. また、データ線駆動回路20では、その出力端子のピッチがたとえば60μmピッチと狭く形成されているため、チップレイアウトのパッド配置については、図4に示すように直線状のVDD配線25の左右に電源パッド(VDDPAD)251,252が配置されるとともに、VDD配線25に並行するGND配線26の左右に接地用パッド(GNDPAD)261,262が配置されている。 Further, the data line driving circuit 20, the pitch of the output terminals are formed as narrow as e.g. 60μm pitch, the pad layout of the chip layout, the power to the left and right linear VDD wiring 25 as shown in FIG. 4 with pads (VDDPAD) 251,252 are placed, the ground pads (GNDPAD) 261,262 on the left and right of the GND wiring 26 running parallel to the VDD wiring 25 is arranged. データ線駆動回路20の出力電流IoutXは、それぞれVDD配線25を跨いで出力端子(出力PAD)271〜27Nから取り出される。 Output current IoutX of the data line driving circuit 20 is taken out from an output terminal (Output PAD) 271~27N respectively across the VDD wiring 25. また、VDD配線25とGND配線26の間に、出力増幅領域281〜28N、スイッチ領域291〜29N、およびカレントミラー領域2M1〜2MNが形成されている。 Between the VDD wiring 25 and the GND wiring 26, an output amplifier region 281~28N, switch region 291~29N, and current mirror region 2M1~2MN is formed. これにより、多数の出力端子271〜27Nが、1本の直線上に、それらのピッチが均一になるように配置される。 Thus, a large number of output terminals 271~27N is, on one straight line, are arranged such that their pitch is uniform.

ところが、出力端子271〜27Nは、たとえ狭ピッチに配置した場合でも、出力端子数が非常に多い場合には、GND配線26の両サイドに配置された接地用パッド261,262間の距離が非常に大きくなってしまう。 However, the output terminal 271~27N is, even when placed narrow pitch, when the number of output terminals is very large, the distance between the grounding pads 261 and 262 disposed on both sides of the GND wiring 26 is very It increases in. すなわち、60μmピッチで240本の出力端子を備えたデータ線駆動回路20であれば、出力端子271と27Nのパッド間隔は13.36mmの幅を必要とすることになって、接地用パッド261,262の間は15mm程度となる。 That is, if the 240 output terminals data line driving circuit 20 including at 60μm pitch, pad spacing of the output terminals 271 and 27N is supposed to require a width of 13.36Mm, grounding pad 261, 262 between is about 15mm. したがって、この間を接続するGND配線26がメタル配線であるとしても、そこに生じる配線抵抗の影響は無視できない。 Therefore, GND wiring 26 for connecting between the even though a metal wiring, the influence of the wiring resistance generated there can not be ignored. また、配線が微細化されると、その影響はさらに大きくなる。 Further, when the wiring is fine, the effect is further increased.

図5は、GND配線の配線抵抗を具体的に示す等価回路図であり、図6(a),(b)は、各単位出力回路間での電流分布および電圧分布を示す図である。 Figure 5 is an equivalent circuit diagram specifically showing the wiring resistance of the GND wiring, Fig. 6 (a), (b) is a diagram showing a current distribution and voltage distribution between the unit output circuits.
図5では、図3のデータ線駆動回路20におけるPMOSトランジスタCM0,CM1からなる出力増幅部、および各単位出力回路のスイッチSW1〜SWNは省略してある。 In Figure 5, power amplifier consisting of PMOS transistors CM0, CM1 in the data line driving circuit 20 of FIG. 3, and the switch SW1~SWN of each unit output circuit is omitted. 基準電流Irefが流れるNMOSトランジスタM0と、出力段を構成するNMOSトランジスタM1〜MNのソース側には、それぞれ図5に示すように配線抵抗R0〜RNが存在する。 And NMOS transistors M0 to the reference current Iref flows to the source side of the NMOS transistor M1~MN constituting the output stage, the wiring resistance R0~RN exists as shown in FIG. 5, respectively. そして、外部からの出力許可信号によりPWMカウンタでのカウントが開始されると、一斉に基準電流Iref1〜IrefNが各配線抵抗R0〜RNを介してGND配線26に流れ込む。 When the count of the PWM counter is started by the output permission signal from the outside, all at once to the reference current Iref1~IrefN flows into the GND wiring 26 via each wiring resistance R0 to Rn. これにより各配線抵抗R0〜RNで電圧降下が発生し、それが表示パネルにおける発光輝度のばらつきの原因となっていた(図6参照)。 Thus a voltage drop occurs in the wiring resistance R0 to Rn, it has been a cause of variation in luminance of the display panel (see Figure 6).

以下に説明する実施の形態2の有機EL発光装置では、PWM制御用のスイッチSW1〜SWNを一斉にオンにして、基準電流IrefXを同時に流すのではなく、単位出力回路を複数のグループに分割し、グループ単位で時分割して基準電流Irefを流すようにしている。 The organic EL light-emitting device of the second embodiment described below, is turned on simultaneously switched SW1~SWN for PWM control, rather than flow simultaneously a reference current IrefX, divides the unit output circuit into a plurality of groups It is made to flow a reference current Iref by time division in groups. 分割して基準電流Irefを流すことで、配線抵抗R0〜RNにおける電圧降下が小さくなるから、電流分布の歪みも小さくなる。 By dividing to flow a reference current Iref, since the voltage drop in the wiring resistance R0~RN decreases, the distortion of the current distribution is also reduced. なお、ここではN個の単位出力回路をm分割しているが、全体を2グループに分割してもよいし(m=2)、あるいは3グループ(m=3)、4グループ(m=4)、もしくは単位出力回路毎に基準電流IrefXを流すタイミングを異ならせてもよい(m=N)。 Here, although by m divides N unit output circuit may be divided across the two groups (m = 2), or 3 groups (m = 3), 4 groups (m = 4 ), or it may be at different timings for flowing the reference current IrefX per unit output circuit (m = N).

図7は、実施の形態2のデータ線駆動回路を構成する単位出力回路を示す図である。 Figure 7 is a diagram showing a unit output circuit constituting the data line driving circuit of the second embodiment.
図7の単位出力回路2bは、1対のPMOSトランジスタCM0,CM1と、基準電流生成回路21(図10参照)からの参照信号Vrefによって制御されるNMOSトランジスタNM1と、オン状態でのPMOSトランジスタCM0のゲートソース間電圧Vgsを記憶保持するキャパシタCsと、このキャパシタCsに並列接続されたPMOSトランジスタPM1と、出力電流Ioutを制御するNMOSトランジスタNM2およびPMOSトランジスタPM2とを備え、さらにカレントミラー回路とNMOSトランジスタNM1との間にはスイッチ回路を構成するNMOSトランジスタsw1が配置され、PMOSトランジスタCM0,CM1のゲート間にはスイッチ回路を構成するPMOSトランジスタsw2が配置されている。 Unit Output circuit 2b of FIG. 7, the PMOS transistor CM0, CM1 pair, an NMOS transistor NM1 which is controlled by the reference signal Vref from the reference current generation circuit 21 (see FIG. 10), PMOS transistors CM0 in the on state a capacitor Cs for storing and holding the gate-source voltage Vgs of the PMOS transistor PM1 which is connected in parallel with the capacitor Cs, and an NMOS transistor NM2 and the PMOS transistor PM2 to control the output current Iout, further current mirror circuit and an NMOS between the transistor NM1 is arranged NMOS transistor sw1 constituting the switch circuit, between the gate of the PMOS transistor CM0, CM1 are arranged PMOS transistor sw2 constituting the switching circuit.

1対のPMOSトランジスタCM0,CM1は、PMOSトランジスタsw2がオン状態のときにカレントミラー回路を構成するものであって、このPMOSトランジスタsw2がオフ状態であればPMOSトランジスタCM1のゲート電位はキャパシタCsに保持された電荷量だけによって決定される。 PMOS transistor CM0 pair, CM1 is, there is the PMOS transistor sw2 constitute a current mirror circuit in the on state, the gate potential of the PMOS transistor CM1 if the PMOS transistor sw2 is turned off in the capacitor Cs It is determined by only held charge amount. また、NMOSトランジスタsw1とPMOSトランジスタsw2がオン状態のときに、キャパシタCsにはNMOSトランジスタNM1に流れる基準電流Irefの大きさに対応するデータ(Vgs)が保持される。 Further, NMOS transistors sw1 and PMOS transistor sw2 are in the on state, the capacitor Cs data corresponding to the magnitude of the reference current Iref flowing through the NMOS transistor NM1 (Vgs) is held. そして、これらのトランジスタsw1,sw2のゲートには、それぞれ制御回路22(図10参照)から充電期間設定信号Wdata、および充電期間設定信号Wdataを反転した反転信号Wdata0が供給されており、キャパシタCsへのデータの書き込み期間が、後述するようにグループ毎に異なるタイミングで制御されている。 Then, the gates of the transistors sw1, sw2, is supplied with the respective control circuit 22 the charging period (see FIG. 10) set signal Wdata inverted signal Wdata0 which and the inverted charge period setting signal Wdata,, the capacitor Cs period for writing data has been controlled in different timing for each group to be described later. そのため、複数または一つの単位出力回路2bからなるデータ線駆動回路20では、データの書き込み期間が各グループで異なるタイミングに設定され、このオン期間に続くオフ期間では、PMOSトランジスタPM1がキャパシタCsに保持された電荷を放電して、そこに記憶されているデータを消去する放電スイッチとして機能する。 Therefore, the data line driving circuit 20 composed of a plurality or one unit output circuit 2b, the writing period of the data is set at different timings for each group, in the off period following the ON period, holding PMOS transistor PM1 is the capacitor Cs to discharge the charges, which functions as a discharge switch for erasing the data stored therein.

さらに、図7の単位出力回路2bにおいて、実施の形態1の単位出力回路2との違いは、PMOSトランジスタPM1のゲート端子に、画像信号に応じて有機EL素子のオン期間を設定するための放電信号(パルス幅変調信号)Dischaを供給するとともに、NMOSトランジスタNM2およびPMOSトランジスタPM2のゲート端子にオンオフ制御信号ON/OFFを供給して、出力電流Ioutを制御している点である。 Further, in the unit output circuit 2b of FIG. 7, difference between the unit output circuit 2 of the first embodiment, the gate terminal of the PMOS transistor PM1, discharge for setting the ON period of the organic EL element in accordance with an image signal signal is supplied (pulse width modulation signal) discha, and supplies the on-off control signal oN / OFF to the gate terminal of the NMOS transistor NM2 and the PMOS transistor PM2, a point that controls the output current Iout.

図8は、図7の単位出力回路の駆動タイミングを示す信号波形図である。 Figure 8 is a signal waveform diagram showing the driving timing of the unit output circuit of FIG.
同図(a)には、図10に示す制御回路22から各単位出力回路2bに供給される放電信号Dischaの信号波形図、同図(b)には、オンオフ制御信号ON/OFFの信号波形図を示している。 In FIG. (A) is a signal waveform diagram of the discharge signal Discha supplied to each unit output circuit 2b from the control circuit 22 shown in FIG. 10, in FIG. (B), the on-off control signal ON / OFF of the signal waveform It shows a view.

制御回路22からの放電信号Dischaが「H」になると、放電用スイッチPM1がオフするため、キャパシタCsの充電が可能となる。 When the discharge signal Discha from the control circuit 22 becomes "H", the discharge switch PM1 is to turn off, it is possible to charge the capacitor Cs. そのとき、図8(c)に示すように充電期間設定信号Wdataが「H」、反転信号Wdata0が「L」になれば、NMOSトランジスタsw1,PMOSトランジスタsw2はともにオン状態となり、NMOSトランジスタNM1に基準電流Irefが流れてキャパシタCsの充電が開始される。 Then, "H" is the charge period setting signal Wdata shown in FIG. 8 (c), if the inverted signal Wdata0 to "L", NMOS transistors sw1, PMOS transistor sw2 are both turned on, the NMOS transistor NM1 charging of the capacitor Cs is started reference current Iref flows. 図8(e)に示すように、NMOSトランジスタNM1に基準電流Irefが流れると、カレントミラー回路を構成する1対のPMOSトランジスタCM0,CM1のゲート電位Vcは直流電源電圧Vddからゲートソース間電圧Vgs分だけ下がる(図8(f))。 As shown in FIG. 8 (e), the reference current Iref flows to the NMOS transistor NM1, PMOS transistor CM0 a pair of a current mirror circuit, CM1 gate potential Vc is the DC power supply voltage Vdd between the gate-source voltage Vgs decreased by the amount (Fig. 8 (f)). 充電期間設定信号Wdataが「H」の期間はキャパシタCsへの充電が行われ、キャパシタCsにはゲートソース間電圧Vgsが充電される。 Period of the charging period setting signal Wdata is "H" is made charging of the capacitor Cs, the capacitor Cs gate-source voltage Vgs is charged.

当該単位出力回路2bにおける充電期間が終了して、充電期間設定信号Wdataが「L」(Wdata0=「H」)になると、NMOSトランジスタsw1およびPMOSトランジスタsw2がオフし、基準電流Irefが遮断される。 Charging period is terminated at the unit output circuit 2b, the charging period setting signal Wdata becomes "L" (WDATA0 = "H"), NMOS transistors sw1 and PMOS transistor sw2 is turned off, the reference current Iref is blocked . NMOSトランジスタsw1,PMOSトランジスタsw2および放電用スイッチPM1のすべてがオフすると、キャパシタCsの充放電の電流経路はすべて遮断されるため、キャパシタCsに充電されたゲートソース間電圧Vgsは保持される。 When all of the NMOS transistors sw1, PMOS transistor sw2 and discharge switch PM1 is turned off, because it is cut off and all the current path of the charge and discharge of the capacitor Cs, the gate-source voltage Vgs which is charged in the capacitor Cs is maintained. その後、すべてのグループにおける充電期間が完了してデータ保持状態となると、出力のオン期間となるためオンオフ制御信号ON/OFFが「L」となり、出力端子から出力電流Ioutが出力される(図8(g))。 Thereafter, when the charging period in all groups the data holding state is completed, on-off control signal ON / OFF is "L" for the ON period of the output, the output current Iout is output from the output terminal (Figure 8 (g)). そして、すべての単位出力回路2bでフレーム周波数および外部からの画像データによって決まるオン期間が終了すると、オンオフ制御信号ON/OFFが「H」、放電信号Dischaが「L」となるから、出力電流Ioutが遮断され、さらにキャパシタCsが放電され、そこで記憶していたゲートソース間電圧Vgsが消去される。 When the ON period determined by the image data from the frame frequency and outside all the unit output circuit 2b terminates, since on-off control signal ON / OFF is "H", the discharge signal Discha becomes "L", the output current Iout There is blocked, and further the capacitor Cs is discharged, where the gate-source voltage Vgs which has been stored is erased. その後はオフ期間となり、つぎのオン期間に備える。 Then it is turned off period, comprising the following ON period.

図9は、複数の出力端子で構成された駆動タイミングを示す信号波形図である。 Figure 9 is a signal waveform diagram showing a drive timing composed of a plurality of output terminals.
基本的なタイミングは図8の単位出力回路2bで説明したものと同じであるが、ここでは、基準電流Irefをグループ間で時分割して接地端子へ流すために、単位出力回路2bの充電期間設定信号Wdata(同図(c)〜(f))と基準電流Iref(同図(g)〜(j))の各信号タイミングが、グループ単位でずらされた状態を示している。 The basic timings are the same as those described in the unit output circuit 2b of FIG. 8, where, in order to pass by time division to the ground terminal of the reference current Iref between the groups, the charging period of the unit output circuit 2b each signal timing setting signal Wdata (FIG (c) ~ (f)) and the reference current Iref (FIG (g) ~ (j)) is shows a state in which shifted in groups.

このように、本発明の有機EL発光装置では、基準電流Irefを常時NMOSトランジスタNM1に流すことなく、オン期間の初期にキャパシタCsにその容量を充電可能な期間(一定期間)だけ流すようにして、このキャパシタCsに記憶(充電)されたゲートソース間電圧Vgsで定電流動作を行うことができる。 Thus, an organic EL light-emitting device of the present invention, without flowing the reference current Iref constantly NMOS transistors NM1, made to flow only early in the capacitor Cs to the chargeable period the capacity of the on-period (constant period) , it is possible to perform the constant current operation in the capacitor Cs in the memory (charge) has been gate-source voltage Vgs. また、基準電流Irefを単位出力回路毎に異なるタイミングで流すようにしている。 Also the reference current Iref to flow at different times for each unit output circuit. したがって、データ線駆動回路からの出力電流Ioutと無関係に、かつ各データ線について同時に基準電流Irefを流すように構成されていた従来の有機EL発光装置とは異なり、データ線駆動回路で必要以上の電流が消費されないように構成することによって、有機ELパネルの動作時における平均電流を低減するとともに、基準電流のピーク値を低減し、かつ各データ線で一様な電流分布を実現することができる。 Therefore, regardless of the output current Iout from the data line driving circuit, and unlike the conventional organic EL light-emitting device is configured to flow a reference current Iref at the same time for each data line, more than necessary in the data line driving circuit by configuring so that current is not consumed, while reducing the average current during the operation of the organic EL panel, and reduce the peak value of the reference current, it is possible to realize a uniform current distribution in each of the data lines .

実施の形態1に係る有機EL発光装置のデータ線駆動回路を構成する単位出力回路を示す回路図である。 It is a circuit diagram showing a unit output circuit constituting the data line driving circuit of the organic EL light-emitting device according to the first embodiment. 図1の単位出力回路の駆動タイミングを示す信号波形図である。 It is a signal waveform diagram showing the driving timing of the unit output circuit of FIG. 従来のデータ線駆動回路のうち、出力部の全体構成を示す回路図である。 Among conventional data line driver circuit is a circuit diagram showing the overall configuration of the output section. データ線駆動回路のパッド配置を示すチップレイアウト図である。 It is a chip layout diagram illustrating a pad arrangement of the data line driving circuit. 図3のデータ線駆動回路におけるGND配線の配線抵抗を具体的に示す等価回路図である。 It is an equivalent circuit diagram specifically showing the wiring resistance of the GND wiring of the data line driving circuit of FIG. 各単位出力回路間での電流分布および電圧分布を示す図である。 It is a diagram showing a current distribution and voltage distribution between the unit output circuits. 実施の形態2のデータ線駆動回路を構成する単位出力回路を示す図である。 It is a diagram showing a unit output circuit constituting the data line driving circuit of the second embodiment. 図7の単位出力回路の駆動タイミングを示す信号波形図である。 It is a signal waveform diagram showing the driving timing of the unit output circuit of FIG. 複数の出力端子で構成された駆動タイミングを示す信号波形図である。 It is a signal waveform diagram showing a drive timing composed of a plurality of output terminals. 単純マトリクス方式の有機EL発光装置の構成を示す回路図である。 It is a circuit diagram showing a structure of an organic EL light-emitting device of the simple matrix. 従来のデータ線駆動回路を構成する単位出力回路の一例を示す回路図である。 It is a circuit diagram showing an example of a unit output circuit constituting the conventional data line driver circuit.

符号の説明 DESCRIPTION OF SYMBOLS

10 有機ELパネル 11a〜11d データ線 12a〜12c 走査線 20 データ線駆動回路 21 基準電流生成回路 22 制御回路 30 走査線駆動回路 CM0,CM1,PM1,sw2 PMOSトランジスタ NM1,NM2,sw1 NMOSトランジスタ Cs キャパシタ 10 organic EL panel 11a~11d data lines 12a~12c scan line 20 the data line driving circuit 21 the reference current generating circuit 22 control circuit 30 scan line driver circuit CM0, CM1, PM1, sw2 PMOS transistors NM1, NM2, sw1 NMOS transistor Cs capacitor

Claims (6)

  1. マトリクス状に配置された複数の有機エレクトロルミネッセンス(EL)素子を行方向に接続する複数の走査線、および前記有機EL素子を列方向に接続する複数のデータ線によって選択し、所定の輝度で発光制御する単純マトリクス方式の有機EL発光装置において、 A plurality of scanning lines for connecting a plurality of organic electroluminescence (EL) elements arranged in a matrix form in the row direction, and select a plurality of data lines for connecting the organic EL element in the column direction, emit light at a predetermined luminance in the organic EL light-emitting device of the simple matrix method of controlling,
    前記走査線の走査に同期して前記データ線にそれぞれ供給される駆動電流を所定の大きさに設定する基準電流生成回路と、 A reference current generating circuit for setting a driving current supplied to each said data line in synchronism with the scanning of the scanning lines to a predetermined size,
    前記基準電流生成回路に接続され、前記駆動電流の大きさに相当するデータを保持するキャパシタを有するデータ線駆動回路と、 Is connected to the reference current generating circuit, a data line driving circuit having a capacitor for holding data corresponding to the magnitude of said driving current,
    前記データを前記データ線駆動回路の前記キャパシタに書き込む充電時間、および前記データ線に供給される前記駆動電流のオン期間を制御する制御回路と、 A control circuit for controlling the on period of the drive current supplied to the charging time, and the data lines to be written in the capacitor of the data the data line driving circuit,
    を備えることを特徴とする有機EL発光装置。 The organic EL light-emitting device, characterized in that it comprises a.
  2. 前記制御回路では、前記充電時間を前記駆動電流のオン期間より短く制御することにより、前記データ線駆動回路における消費電流を低減するようにしたことを特徴とする請求項1記載の有機EL発光装置。 Wherein the control circuit, by controlling the charging time shorter than the on period of the drive current, the organic EL light-emitting device according to claim 1, characterized in that so as to reduce current consumption in the data line driving circuit .
  3. 前記データ線駆動回路は、 Wherein the data line driving circuit,
    1対のMOSトランジスタのゲートを互いに接続して、所定の倍率で前記駆動電流を出力するカレントミラー回路と、 Connect the gates of a pair of MOS transistors from each other, a current mirror circuit for outputting the drive current at a predetermined magnification,
    前記基準電流生成回路に接続され、前記カレントミラー回路に基準電流を供給するトランジスタ回路と、 Connected to said reference current generating circuit, and a transistor circuit for supplying a reference current to the current mirror circuit,
    前記1対のMOSトランジスタのゲート間、および前記カレントミラー回路と前記トランジスタ回路との間にそれぞれ配置されたスイッチ回路と、 A switch circuit disposed respectively between the gate, and the current mirror circuit and the transistor circuit of the MOS transistors of said pair,
    からなる複数の単位出力回路を備え、 Comprising a plurality of unit output circuit consisting of,
    前記スイッチ回路を前記充電時間だけオンに制御して、前記駆動電流の大きさに相当するデータを前記キャパシタに書き込むことを特徴とする請求項1記載の有機EL発光装置。 Wherein the switch circuit is controlled to turn on only the charging time, the organic EL light-emitting device according to claim 1, wherein the data corresponding to the size and writes to the capacitor of the drive current.
  4. 前記データ線駆動回路では、前記カレントミラー回路に流れる前記基準電流が前記データ線に対応する単位出力回路毎に異なるタイミングで流れるようにしたことを特徴とする請求項3記載の有機EL発光装置。 Wherein the data line driving circuit, an organic EL light-emitting device according to claim 3, characterized in that the reference current flowing through the current mirror circuit is to flow at different times for each unit output circuit corresponding to the data lines.
  5. 前記データ線駆動回路では、前記カレントミラー回路に流れる前記基準電流が前記データ線に対応する単位出力回路を複数のグループに区分して、前記グループ毎に異なるタイミングで流れるようにしたことを特徴とする請求項3記載の有機EL発光装置。 Wherein the data line driving circuit includes wherein the reference current flowing through the current mirror circuit by dividing the unit output circuit corresponding to the data lines into a plurality of groups, and to flow at different times for each of the groups the organic EL light-emitting device according to claim 3 wherein.
  6. 前記データ線駆動回路は、前記キャパシタで保持された電荷を放電する放電スイッチを備え、 Wherein the data line driving circuit includes a discharging switch for discharging electric charge held in the capacitor,
    前記オン期間の終了後に前記放電スイッチをオンにして、前記キャパシタに記憶されたデータを消去するようにしたことを特徴とする請求項1記載の有機EL発光装置。 Wherein by turning on the discharge switch after the end of the on period, the organic EL light-emitting device according to claim 1, characterized in that so as to erase the data stored in the capacitor.

JP2005055459A 2004-09-08 2005-03-01 Organic el light emitting device Withdrawn JP2006106664A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004260355 2004-09-08
JP2005055459A JP2006106664A (en) 2004-09-08 2005-03-01 Organic el light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005055459A JP2006106664A (en) 2004-09-08 2005-03-01 Organic el light emitting device

Publications (1)

Publication Number Publication Date
JP2006106664A true JP2006106664A (en) 2006-04-20

Family

ID=36376435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055459A Withdrawn JP2006106664A (en) 2004-09-08 2005-03-01 Organic el light emitting device

Country Status (1)

Country Link
JP (1) JP2006106664A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304122A (en) * 2006-05-08 2007-11-22 Fuji Electric Holdings Co Ltd Organic el display device
KR20110072293A (en) * 2009-12-22 2011-06-29 엘지디스플레이 주식회사 Backlight unit and liquid crystal display device using the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11311970A (en) * 1998-04-30 1999-11-09 Sony Corp Matrix driving method for current type display elements and matrix driving device for current type display elements
JP2002351400A (en) * 2001-05-30 2002-12-06 Sony Corp Active matrix type display device, active matrix type organic electroluminescence display device and their driving method
JP2003195812A (en) * 2001-08-29 2003-07-09 Nec Corp Semiconductor device for driving current load device and current load device equipped with the same
JP2003195815A (en) * 2000-11-07 2003-07-09 Sony Corp Active matrix type display device and active matrix type organic electroluminescence display device
JP2003308043A (en) * 2002-02-12 2003-10-31 Rohm Co Ltd Organic el driving circuit and organic el display device
JP2004045488A (en) * 2002-07-09 2004-02-12 Casio Comput Co Ltd Display driving device and driving control method therefor
JP2004206045A (en) * 2002-10-31 2004-07-22 Casio Comput Co Ltd Current generating and supplying circuit and control method therefor, and display device provided therewith
WO2004061809A1 (en) * 2002-12-27 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting display apparatus, and method for driving them

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11311970A (en) * 1998-04-30 1999-11-09 Sony Corp Matrix driving method for current type display elements and matrix driving device for current type display elements
JP2003195815A (en) * 2000-11-07 2003-07-09 Sony Corp Active matrix type display device and active matrix type organic electroluminescence display device
JP2002351400A (en) * 2001-05-30 2002-12-06 Sony Corp Active matrix type display device, active matrix type organic electroluminescence display device and their driving method
JP2003195812A (en) * 2001-08-29 2003-07-09 Nec Corp Semiconductor device for driving current load device and current load device equipped with the same
JP2003308043A (en) * 2002-02-12 2003-10-31 Rohm Co Ltd Organic el driving circuit and organic el display device
JP2004045488A (en) * 2002-07-09 2004-02-12 Casio Comput Co Ltd Display driving device and driving control method therefor
JP2004206045A (en) * 2002-10-31 2004-07-22 Casio Comput Co Ltd Current generating and supplying circuit and control method therefor, and display device provided therewith
WO2004061809A1 (en) * 2002-12-27 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting display apparatus, and method for driving them

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304122A (en) * 2006-05-08 2007-11-22 Fuji Electric Holdings Co Ltd Organic el display device
KR20110072293A (en) * 2009-12-22 2011-06-29 엘지디스플레이 주식회사 Backlight unit and liquid crystal display device using the same
KR101633119B1 (en) 2009-12-22 2016-06-24 엘지디스플레이 주식회사 Backlight Unit and Liquid Crystal Display Device using the same

Similar Documents

Publication Publication Date Title
US7567229B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
US6777888B2 (en) Drive circuit to be used in active matrix type light-emitting element array
US8194011B2 (en) Electronic apparatus, electronic system, and driving method for electronic apparatus
US8330681B2 (en) Light emitting device and method of driving the light emitting device
JP5683042B2 (en) Display device
KR100963327B1 (en) Active type light emitting display panel and drive methods thereof
KR100625626B1 (en) Electronic device, driving method of electronic device and electronic equipment
KR100606416B1 (en) Driving Apparatus And Method For Organic Light-Emitting Diode
US7042162B2 (en) Light emitting device
US7012597B2 (en) Supply of a programming current to a pixel
JP4409821B2 (en) El display device
JP3854173B2 (en) The driving method and an organic el display device of the light-emitting display panel
CN1191562C (en) Display device and method
US6376994B1 (en) Organic EL device driving apparatus having temperature compensating function
US7123220B2 (en) Self-luminous display device
JP4081462B2 (en) Hue adjustment circuit of the display panel
KR100515305B1 (en) Light emitting display device and display panel and driving method thereof
US6774878B2 (en) Drive unit for a luminescence display panel
US6933756B2 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
US6587087B1 (en) Capacitive light-emitting element display device and driving method therefor
JP3951687B2 (en) Driving the data lines to be used for the control of the unit circuit
US6806857B2 (en) Display device
KR100470893B1 (en) Display, portable device, and substrate
US20080084411A1 (en) Display apparatus, source driver and dispaly panel
US7283108B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110819