JP2006100814A - Piezoelectric/electrostrictive element structure, method of manufacturing piezoelectric/electrostrictive element structure, and method of manufacturing liquid jet head - Google Patents

Piezoelectric/electrostrictive element structure, method of manufacturing piezoelectric/electrostrictive element structure, and method of manufacturing liquid jet head Download PDF

Info

Publication number
JP2006100814A
JP2006100814A JP2005252375A JP2005252375A JP2006100814A JP 2006100814 A JP2006100814 A JP 2006100814A JP 2005252375 A JP2005252375 A JP 2005252375A JP 2005252375 A JP2005252375 A JP 2005252375A JP 2006100814 A JP2006100814 A JP 2006100814A
Authority
JP
Japan
Prior art keywords
piezoelectric
electrostrictive
layer
manufacturing
element structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005252375A
Other languages
Japanese (ja)
Other versions
JP4290151B2 (en
Inventor
Kenichi Takeda
憲一 武田
Tetsuro Fukui
哲朗 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005252375A priority Critical patent/JP4290151B2/en
Publication of JP2006100814A publication Critical patent/JP2006100814A/en
Application granted granted Critical
Publication of JP4290151B2 publication Critical patent/JP4290151B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an element which allows microfabrication generally used in a semiconductor process and area enlargement and is excellent in durability and ferroelectric properties, and a manufacturing method thereof; a piezoelectric element structure which is excellent in durability and piezoelectric property that is one of the ferroelectric properties; and a liquid jet head which has a long, high-density liquid jet nozzle and is stable and highly reliable, and a manufacturing method thereof. <P>SOLUTION: A piezoelectric/electrostrictive element structure comprises a buffer layer which is formed by being oriented-grown on a monocrystal substrate; a lower electrode layer which is formed by being oriented-grown on the buffer layer; a piezoelectric/electrostrictive layer which is formed by being oriented-grown on the lower electrode layer; and an upper electrode layer which is formed on the piezoelectric/electrostrictive layer. The buffer layer is patterned, and the piezoelectric/electrostrictive layer is patterned according to the pattern of the buffer layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、圧電性、焦電性、強誘電性等の材料特性を有する薄膜を用いた不揮発性メモリー等の半導体記憶装置、圧電素子、超音波応用素子、電気光学素子、焦電素子、強誘電体素子等に適用可能な圧電/電歪体素子構造体及びその製造方法に関し、更に詳細には圧電/電歪材料を用いた液体噴射ヘッドの製造方法に関するものである。   The present invention relates to a semiconductor storage device such as a nonvolatile memory using a thin film having material characteristics such as piezoelectricity, pyroelectricity, and ferroelectricity, a piezoelectric element, an ultrasonic application element, an electro-optic element, a pyroelectric element, The present invention relates to a piezoelectric / electrostrictive element structure that can be applied to a dielectric element or the like and a manufacturing method thereof, and more particularly to a manufacturing method of a liquid jet head using a piezoelectric / electrostrictive material.

不揮発性メモリー等の半導体記憶装置、表面弾性波素子、バルク超音波素子、加速度センサ、圧電アクチュエータあるいは焦電型赤外線感知素子などの圧電性、焦電性、強誘電性材料を用いた圧電/電歪体素子構造体は、機械加工した単結晶基体または多結晶焼結体を基材に貼り付けるなどして従来製造されていた。近年、装置の小型化、高密度化、軽量化、高機能化のために単結晶材料を用いることが試みられているが、これらを機械加工する素子製造には限界がみられるため単結晶基板上にこれらの単結晶材料を成膜し、これをデバイス化する研究・開発が多くなされている。例えば、情報通信機器、テレビ等のキーコンポーネントとして使用される薄膜振動子や圧電アクチュエータ等の薄膜圧電体素子は、圧電体及び圧電体に設けられた複数の電極によって構成され、これら電極間に電圧印加することによって、この電気エネルギーを機械エネルギーに変換する装置である。また、移動体通信市場ではRF用ならびにIF用フィルタとして弾性表面波(Surface Acoustic Wave:SAW)デバイス、薄膜バルク波共振子(Film Bulk Acoustic Resonator:FBAR)等が用いられる。   Piezoelectric / electrical materials using piezoelectric, pyroelectric or ferroelectric materials such as semiconductor memory devices such as non-volatile memory, surface acoustic wave elements, bulk ultrasonic elements, acceleration sensors, piezoelectric actuators or pyroelectric infrared sensing elements The strained element structure has been conventionally produced by pasting a machined single crystal substrate or polycrystalline sintered body on a substrate. In recent years, attempts have been made to use single crystal materials to reduce the size, increase the density, reduce the weight, and increase the functionality of devices. Many researches and developments have been made to form films of these single crystal materials on top of them and make them into devices. For example, thin film piezoelectric elements such as thin film vibrators and piezoelectric actuators used as key components in information communication equipment and televisions are composed of a piezoelectric body and a plurality of electrodes provided on the piezoelectric body. It is a device that converts this electrical energy into mechanical energy when applied. In the mobile communication market, surface acoustic wave (SAW) devices, thin film bulk acoustic resonators (FBAR), and the like are used as RF and IF filters.

また、近年、パソコンなどの出力装置として液体噴射記録装置を用いたプリンタは、印字性能がよく取り扱いが簡単でかつ低コストである等の理由から広く普及している。この液体噴射記録装置には、熱エネルギーによってインク等の液体中に気泡を発生させ、その気泡による圧力波により液滴を吐出させるもの、静電力により液滴を吸引吐出させるもの、圧電/電歪素子のような振動子による圧力波を利用したもの等、種々の方式がある。   In recent years, printers using a liquid jet recording apparatus as an output device such as a personal computer have become widespread for reasons such as good printing performance, easy handling and low cost. In this liquid jet recording apparatus, bubbles are generated in a liquid such as ink by thermal energy, droplets are ejected by pressure waves caused by the bubbles, droplets are sucked and ejected by electrostatic force, piezoelectric / electrostrictive There are various methods such as those using pressure waves generated by vibrators such as elements.

一般に、圧電/電歪素子を用いた液体噴射装置(以下液体噴射ヘッドと記載)は、例えば液体供給室に連通した圧力室とその圧力室に連通した液吐出口とを備え、その圧力室に圧電/電歪素子が接合された振動板が設けられて構成される。この圧電/電歪素子に所定の電圧を印加して圧電/電歪素子を伸縮させることにより、振動板にたわみ振動を起こさせて圧力室内の液体を圧縮して液吐出口から液滴を吐出させる。   In general, a liquid ejecting apparatus using a piezoelectric / electrostrictive element (hereinafter referred to as a liquid ejecting head) includes, for example, a pressure chamber that communicates with a liquid supply chamber and a liquid discharge port that communicates with the pressure chamber. A vibration plate to which a piezoelectric / electrostrictive element is bonded is provided. By applying a predetermined voltage to the piezoelectric / electrostrictive element and expanding / contracting the piezoelectric / electrostrictive element, the vibration is caused to bend and the liquid in the pressure chamber is compressed and a droplet is discharged from the liquid discharge port. Let

近年、その印字性能の向上、特に高解像度化および高速印字、さらには液体噴射ヘッドの長尺化が求められ、液体噴射ヘッドを微細化したマルチノズルヘッド構造を用いて高解像度および高速印字を実現することが試みられている。この液体噴射ヘッドを微細化するためには、液体を吐出させるための圧電/電歪素子を小型化、高密度化、高性能化する必要があり、例えば長尺化するためには液体噴射ヘッドを作製する基板を大面積化する必要がある。   In recent years, there has been a demand for improved printing performance, especially higher resolution and higher speed printing, and longer liquid jet heads. High resolution and high speed printing have been realized using a multi-nozzle head structure with a finer liquid jet head. It has been tried to do. In order to miniaturize the liquid ejecting head, it is necessary to reduce the size, density, and performance of the piezoelectric / electrostrictive element for ejecting the liquid. For example, to increase the length, the liquid ejecting head It is necessary to increase the area of the substrate for manufacturing the substrate.

上記したような圧電/電歪体素子構造体であるアクチュエーター及び液体噴射ヘッドにおいて、素子を小型化、高密度化するためには、小型化しても実効的な駆動能力が低下しないような高い圧電/電歪特性を持つ必要がある。この方法のひとつとして、圧電/電歪体薄膜の結晶性を高めることが考えられ、これらには同一方向に配向した単一配向薄膜や面内の配向までしっかりと揃った単結晶薄膜などがある。このような単一配向あるいは単結晶の圧電/電歪体薄膜を作製するためには、圧電/電歪体薄膜作製時の直下の層が単結晶で、かつ圧電/電歪体薄膜と直下の層との格子マッチングがよい必要がある。   In the actuator and liquid ejecting head that are the piezoelectric / electrostrictive element structure as described above, in order to reduce the size and increase the density of the element, a high piezoelectric that does not decrease the effective driving ability even if the element is reduced in size. / It needs to have electrostrictive characteristics. One way to do this is to increase the crystallinity of the piezoelectric / electrostrictive thin film. These include single-oriented thin films oriented in the same direction and single-crystal thin films aligned in-plane. . In order to fabricate such a single-orientation or single-crystal piezoelectric / electrostrictive thin film, the layer immediately below the piezoelectric / electrostrictive thin film is a single crystal, and the piezoelectric / electrostrictive thin film The lattice matching with the layer needs to be good.

このような単一配向膜の定義としては、特開2000−332569号公報でも述べられているように、基板表面と平行に目的とする結晶面がそろっている結晶化膜を意味する。例えば(001)単一配向膜は、膜面とほぼ平行に(001)面が存在する膜を意味し、具体的には、X線回折による測定を行ったとき、目的とする面以外のものの反射ピーク強度が目的とする面の最大ピーク強度の10%以下、好ましくは5%以下である膜である。   The definition of such a single alignment film means a crystallized film in which target crystal planes are aligned in parallel with the substrate surface as described in Japanese Patent Application Laid-Open No. 2000-332569. For example, a (001) single orientation film means a film having a (001) plane almost parallel to the film surface. Specifically, when measurement is performed by X-ray diffraction, A film having a reflection peak intensity of 10% or less, preferably 5% or less of the maximum peak intensity of the target surface.

また、本明細書において単結晶膜には、単一配向のエピタキシャル膜があり、これは単一配向膜であって、かつ、膜面内をX−Y面とし、膜厚方向をZ軸としたとき、結晶がX軸、Y軸およびZ軸方向にともにそろって配向している膜である。具体的には、X線回折による測定を行ったとき、目的とする面以外のものの反射のピーク強度が目的とする面の最大ピーク強度の10%以下、好ましくは5%以下である必要がある。本発明において、配向性が高い結晶というのは、X線回折で特定の結晶構造の特定の方位が50%以上あるものをさし、さらには、80%以上、より好ましくは99%以上のものである。   Further, in this specification, the single crystal film includes a single-oriented epitaxial film, which is a single-oriented film, and the inside of the film is an XY plane, and the film thickness direction is a Z-axis. In this case, the crystals are aligned along the X-axis, Y-axis, and Z-axis directions. Specifically, when measurement is performed by X-ray diffraction, the peak intensity of reflection from objects other than the target surface needs to be 10% or less, preferably 5% or less of the maximum peak intensity of the target surface. . In the present invention, a crystal having high orientation means a crystal having a specific orientation of a specific crystal structure of 50% or more by X-ray diffraction, and further 80% or more, more preferably 99% or more. It is.

例えば、PZT圧電体薄膜と直下の層との格子マッチングがよい材料として、上述した特開2000−332569号公報のZrO2、安定化ジルコニア薄膜、希土類元素酸化物薄膜(YSZ)等を含むバッファー層の提案や、特開平6−280023号公報に記載されているように、電極材料としても使用できるSROをバッファー層として用いた提案がある。
特開2000−332569号公報 特開平6−280023号公報
For example, as a material having a good lattice matching between the PZT piezoelectric thin film and the layer immediately below, a buffer layer including ZrO2, a stabilized zirconia thin film, a rare earth element oxide thin film (YSZ) described in JP 2000-332569 A, etc. There are proposals and proposals using SRO, which can also be used as an electrode material, as a buffer layer, as described in JP-A-6-280023.
JP 2000-332569 A JP-A-6-280023

6インチウエハー等の大面積なSi単結晶基板上にバッファー層としてYSZ、下電極としてPt、この上の圧電/電歪体層としてPZT膜を配向させて積層形成した場合、基板を含めた各層の界面において多大な応力が加わり、積層膜を含めた基板の反り、更には積層された膜のいずれかの界面等から剥離するという問題が発生する場合がある。このような積層された膜界面の応力は、PZT配向膜の結晶性が良くなるほど増大する傾向があり、大面積化と結晶性向上による膜性能の向上とは二律背反性を有するともいえ、量産化にも支障をきたす。   When a YSZ as a buffer layer, Pt as a lower electrode, and a PZT film as an upper piezoelectric / electrostrictive layer are oriented and stacked on a large-area Si single crystal substrate such as a 6-inch wafer, each layer including the substrate A great amount of stress is applied to the interface of the substrate, and there may occur a problem that the substrate including the laminated film is warped, and further peeled off from any interface of the laminated film. The stress at the interface between the laminated films tends to increase as the crystallinity of the PZT alignment film improves, and it can be said that the improvement in film performance by increasing the area and improving the crystallinity has a trade-off. It will also hinder the transformation.

更にこのようにして成膜された配向した圧電/電歪体膜や単結晶圧電/電歪体膜をデバイス化のためにエッチングにより構造化する際に、上記の積層構造では、多結晶性の圧電/電歪体膜に比較してエッチングレートが低く加工性が悪い場合があるという問題がある。この問題はデバイス加工する上での形状変化、膜性能の劣化といった二次的弊害も引き起こし微細加工に対してさらなる問題を残す。更に、このような高結晶性の圧電/電歪体膜を液体噴射ヘッドのようなアクチュエーターとして加工し駆動させると、圧電/電歪体膜、電極、バッファー材料、基板のいずれかの界面から剥離し易く、吐出の安定性、装置としての耐久性に問題がある。これらは上述したように、積層されたそれぞれの膜形成時に蓄積された応力が基点となり発生していると考えられる。   Furthermore, when the oriented piezoelectric / electrostrictive film or single crystal piezoelectric / electrostrictive film formed in this way is structured by etching for device formation, the above laminated structure has a polycrystalline structure. There is a problem that the etching rate is lower than the piezoelectric / electrostrictive film and the workability is sometimes poor. This problem also causes secondary adverse effects such as shape changes and film performance deterioration during device processing, and leaves further problems for microfabrication. Furthermore, when such a highly crystalline piezoelectric / electrostrictive film is processed and driven as an actuator such as a liquid jet head, it is peeled off from any interface of the piezoelectric / electrostrictive film, electrode, buffer material, and substrate. There is a problem in the stability of discharge and durability as an apparatus. As described above, these are considered to be generated based on the stress accumulated during the formation of each of the laminated films.

本発明の目的は、半導体デバイス、圧電アクチュエータ等の圧電/電歪体素子構造体に応用される単結晶基板上の単結晶酸化物を含む積層体において、単結晶基板上の単結晶層が単結晶基板等との界面で応力等の影響を受けるために層構成を簡略化できない問題を解決し、単結晶基板上に簡単な構成でデバイス等の構造体を作製する方法を提供することにある。   An object of the present invention is to provide a single-crystal layer on a single-crystal substrate in a single-crystal oxide layer on a single-crystal substrate applied to a piezoelectric / electrostrictive element structure such as a semiconductor device or a piezoelectric actuator. To solve the problem that the layer configuration cannot be simplified due to the influence of stress or the like at the interface with a crystal substrate, etc., and to provide a method for manufacturing a structure such as a device on a single crystal substrate with a simple configuration .

本発明の更なる目的は、上述した未解決の課題に鑑みてなされたものであって、半導体プロセスで一般に用いられている微細加工や大面積化が可能で耐久性や圧電/電歪特性に優れた素子ならびにそれらの製造方法を提供することにある。   A further object of the present invention has been made in view of the above-mentioned unsolved problems, and is capable of microfabrication and large area generally used in semiconductor processes, and has improved durability and piezoelectric / electrostrictive characteristics. An object of the present invention is to provide an excellent device and a manufacturing method thereof.

本発明の更なる目的は、耐久性や強誘電特性のひとつである圧電特性にも優れた圧電/電歪体素子構造体および長尺でかつ高密度に形成された液吐出口を有し、安定した信頼性が高い液体噴射ヘッドの製造方法を提供することにある。   A further object of the present invention is to have a piezoelectric / electrostrictive element structure excellent in piezoelectric properties, which is one of durability and ferroelectric properties, and a long and high-density liquid discharge port, An object of the present invention is to provide a method for manufacturing a liquid jet head that is stable and highly reliable.

本発明の圧電/電歪体素子構造体の製造方法の第1の態様は、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法である。
A first aspect of the method for manufacturing a piezoelectric / electrostrictive element structure according to the present invention is a piezoelectric / electrostrictive having a piezoelectric / electrostrictive film, a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film. A method for manufacturing a body element structure,
Forming a buffer layer oriented and grown in a pattern on a single crystal substrate;
Aligning and growing the lower electrode layer on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the buffer layer by an etching process;
A method for manufacturing a piezoelectric / electrostrictive element structure, comprising:

本発明の圧電/電歪体素子構造体の第1の態様は、上記の圧電/電歪体素子構造体の製造方法の第1の態様によって製造された圧電/電歪体素子構造体である。   A first aspect of the piezoelectric / electrostrictive element structure of the present invention is a piezoelectric / electrostrictive element structure manufactured by the first aspect of the method for manufacturing a piezoelectric / electrostrictive element structure described above. .

本発明の圧電/電歪体素子構造体の製造方法の第2の態様は、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法である。
According to a second aspect of the method for manufacturing a piezoelectric / electrostrictive element structure of the present invention, a piezoelectric / electrostrictive film having a piezoelectric / electrostrictive film, a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film is provided. A method for manufacturing a body element structure,
Forming a buffer layer oriented and grown on a single crystal substrate;
Forming the lower electrode layer oriented and grown in a pattern on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the lower electrode layer by an etching process;
A method for manufacturing a piezoelectric / electrostrictive element structure, comprising:

本発明の圧電/電歪体素子構造体の第2の態様は、上記の圧電/電歪体素子構造体の製造方法の第2の態様によって製造された圧電/電歪体素子構造体である。   A second aspect of the piezoelectric / electrostrictive element structure according to the present invention is a piezoelectric / electrostrictive element structure manufactured by the second aspect of the method for manufacturing a piezoelectric / electrostrictive element structure described above. .

本発明の液体噴射記録ヘッドの製造方法の第1の態様は、液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法である。
According to a first aspect of the method of manufacturing a liquid jet recording head of the present invention, a liquid chamber communicating with a discharge port for discharging a liquid, a piezoelectric / electrostrictive film and the piezoelectric / electrostrictive film provided corresponding to the liquid chamber are provided. A piezoelectric / electrostrictive element structure having a lower electrode and an upper electrode sandwiching an electrostrictive film, and a method of manufacturing a liquid jet head comprising:
Forming a buffer layer oriented and grown in a pattern on a single crystal substrate;
Aligning and growing the lower electrode layer on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the buffer layer by an etching process;
A method for manufacturing a liquid jet head, comprising:

本発明の液体噴射記録ヘッドの第2の態様は、
液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法である。
The second aspect of the liquid jet recording head of the present invention is:
A piezoelectric / electrostrictive film provided in correspondence with the liquid chamber, the piezoelectric / electrostrictive film, and a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film; An electrostrictive element structure, and a manufacturing method of a liquid jet head comprising:
Forming a buffer layer oriented and grown on a single crystal substrate;
Forming the lower electrode layer oriented and grown in a pattern on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the lower electrode layer by an etching process;
A method for manufacturing a liquid jet head, comprising:

本発明によれば、以下の効果を得ることができる。
(1)大面積の単結晶基板にバッファー層、下電極層及び圧電/電歪体層をエピタキシャル成膜若しくは配向成膜のみで形成したときよりも応力が分散できるため、基板の反りや膜剥がれを防止できる。
(2)圧電/電歪体薄膜のエッチングレートを上げることができるとともに、エッチング部分の加工形状等を均等化でき微細加工が可能となる。
According to the present invention, the following effects can be obtained.
(1) Since the stress can be dispersed more than when the buffer layer, the lower electrode layer and the piezoelectric / electrostrictive layer are formed only by epitaxial film formation or orientation film formation on a large-area single crystal substrate, the substrate warp or film peeling occurs. Can be prevented.
(2) The etching rate of the piezoelectric / electrostrictive thin film can be increased, and the processing shape and the like of the etched portion can be equalized and fine processing can be performed.

本願明細書において、「エピタキシャル成長」とは、一軸方向に関する配向だけでなく面方向に関しても配向した結晶成長を意味するものである。   In this specification, “epitaxial growth” means crystal growth that is oriented not only with respect to the uniaxial direction but also with respect to the plane direction.

本発明者らは、大面積の例えば6inchのSi単結晶基板上に配向若しくはエピタキシャル成長した例えばPZTのような圧電/電歪体薄膜を形成するために、圧電/電歪体薄膜と直下の層との格子マッチングがよい材料として従来公知のバッファー材料、電極材料等の検討を重ねたが、上述したような問題に対して完全な解を見出すことができなかった。そこでまず、大面積化に伴う積層膜界面での剥がれの問題を解決すべく、スパッタ装置内で、(111)単結晶Si基板上に図5(a)に示すような100μm□のパターンを持つ金属マスクを当接後、基板温度を800℃として、(111)配向した100nm厚みのYSZをバッファー層として配向成膜した。続いて金属マスクを外した後、基板温度を600℃として、パターニングされたバッファー層上に(100)配向した100nm厚みのPt電極を連続成膜した。続いて、基板温度を650℃として、この上にPZTを3000nmの厚みで(100)配向成長させ成膜したところ、目論見どおり膜剥がれはなく大面積上への成膜ができた。これらの結晶性の評価をXRD(ATX-G:リガク株式会社製)のin-plane測定とout of plane測定によりおこなったところ、バッファー層がパターニング形成された部分上のPt電極、PZT膜はそれぞれ(100)、(001)配向度が90%の配向性が高い結晶となっており、バッファー層が形成されていないSi基板上へ直接成膜されたPt電極、PZT膜はそれぞれ(100)、(001)配向度が50%以下だった。これよりバッファー層が形成されていないSi基板上へ直接成膜されたPt電極、PZT膜は配向性が低いため、Si基板、Pt電極、PZT膜それぞれとの界面の応力が低くなり、基板全体でみると応力を分散させ、この結果大面積への成膜が可能になったと考えられる。このような大面積基板上への薄膜形成による応力の分散のためには、パターニングされるバッファー層部分が基板に対して一様に分散して配置されることがより好ましい。   In order to form a piezoelectric / electrostrictive thin film such as PZT oriented or epitaxially grown on a 6-inch Si single crystal substrate having a large area, for example, the present inventors, As a material having good lattice matching, a conventionally known buffer material, electrode material, and the like have been repeatedly studied, but a complete solution for the above-mentioned problem has not been found. Therefore, in order to solve the problem of peeling at the interface of the laminated film accompanying the increase in area, a pattern of 100 μm □ as shown in FIG. 5A is formed on the (111) single crystal Si substrate in the sputtering apparatus. After contacting the metal mask, the substrate temperature was set to 800 ° C., and (111) -oriented 100 nm-thickness YSZ was used as a buffer layer for orientation film formation. Subsequently, the metal mask was removed, and then the substrate temperature was set to 600 ° C., and a (100) -oriented 100-nm-thick Pt electrode was continuously formed on the patterned buffer layer. Subsequently, when the substrate temperature was set to 650 ° C. and PZT was grown to a thickness of (100) with a thickness of 3000 nm, a film was formed on a large area without peeling as expected. When these crystallinity evaluations were performed by XRD (ATX-G: manufactured by Rigaku Corporation) in-plane measurement and out-of-plane measurement, the Pt electrode and the PZT film on the portion where the buffer layer was patterned were respectively A (100), (001) orientation degree is a crystal with high orientation of 90%, and a Pt electrode and a PZT film directly formed on a Si substrate without a buffer layer are (100), The (001) orientation degree was 50% or less. Since the Pt electrode and PZT film formed directly on the Si substrate on which the buffer layer is not formed have low orientation, the stress at the interface with each of the Si substrate, Pt electrode and PZT film is reduced, and the entire substrate In other words, it is considered that the stress was dispersed, and as a result, film formation on a large area became possible. In order to disperse stress due to the formation of a thin film on such a large-area substrate, it is more preferable that the buffer layer portion to be patterned is uniformly dispersed with respect to the substrate.

次に成膜されたこのPZT膜上に上述した金属マスクを再度当接させ、パターニングされたバッファー層に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜のバッファー層上に形成された配向性の高いPZT(X線回折で(001)配向度が90%)膜単体の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いて結晶性の低い部分をウエットエッチングしたところ、6〜7nm/minのエッチングレートでエッチングできていることがわかった。   Next, the metal mask described above was again brought into contact with the formed PZT film, and an electrode on Pt having a thickness of 100 nm was formed so as to face the patterned buffer layer. As a PZT etchant, water: concentrated nitric acid was used to evaluate the highly oriented PZT (X-ray diffraction (001) degree of orientation 90%) formed on the buffer layer of the laminated film thus obtained. : Wet etching was performed on a portion having low crystallinity using a mixed solution of concentrated hydrochloric acid = 2: 2: 1 (volume ratio), and it was found that etching was possible at an etching rate of 6 to 7 nm / min.

本発明者らの検討の中で、バッファー層上に形成される配向性の高いPZTのエッチングレートは3〜4nm/minと低く、基板上に結晶性の異なるPZT膜を少なくともバッファー層をパターニングすることにより作り分けることにより、構造体化する際に必要のない部分のエッチングレートを格段に向上させ、エッチング時間を大幅に短縮できるばかりか、エッチング後の構造体の形状も基板面に対して直角に近いものとすることができた。   During the study by the present inventors, the etching rate of highly oriented PZT formed on the buffer layer is as low as 3 to 4 nm / min, and at least the buffer layer is patterned with a PZT film having different crystallinity on the substrate. This makes it possible to dramatically improve the etching rate of the parts that are not necessary when forming the structure, greatly shorten the etching time, and the shape of the structure after etching is perpendicular to the substrate surface. It was possible to be close to.

これより、配向したバッファー層等のパターニングによりこの上に配向して形成されるPZT等の圧電/電歪体の結晶性の異なるパターンを簡易に作ることにより、上述した積層膜界面での応力緩和効果とともに構造体化に対して大面積化、効率化を格段に高める有効な手段であることが判明した。   From this, stress relaxation at the interface of the above-mentioned laminated film can be achieved by simply creating a pattern with different crystallinity of piezoelectric / electrostrictive body such as PZT formed by orientation on the buffer layer. It became clear that it is an effective means to greatly increase the area and efficiency with respect to the structure as well as the effect.

ここでバッファー層上に形成される結晶性の高い部分と構造体として利用されずにエッチングにより除去される結晶性の低い部分の配向度の差は、大きいほどエッチングに対して好ましい。同様に、大面積化に伴う積層膜界面での剥がれの問題を解決すべく、スパッタ装置内で、(111)単結晶Si基板上に図5(b)に示すような100μm□のパターンを持つマスクパターンを形成後、常温状態で、配向阻止層としてTi層を50nmの厚みで成膜した。続いてマスクを外した後、基板温度を800℃として、パターニングされたTi層を覆うようにバッファー層として100nm厚みのYSZを成膜する。このときTi層のないSi基板表面上には(111)配向したYSZ層が形成される。次に基板温度を600℃として、バッファー層上に(100)配向した100nm厚みのPt電極を連続成膜した。続いて、基板温度を650℃として、この上にPZTを3000nmの厚みで(001)配向成長させ成膜したところ、目論見どおり膜剥がれはなく大面積上への成膜ができた。これらの結晶性の評価を上述した手法でおこなったところ、配向阻止層としてパターニングされたTi層上ではPt電極、PZT膜はそれぞれ(100)、(001)の配向度が50%以下となり、それ以外の場所はバッファー層、Pt電極、PZT膜ともに高い配向性の結晶となっていた。これより配向阻止層が形成された部分上のバッファー層、Pt電極、PZT膜は結晶性が低いため、Si基板、バッファー層、Pt電極、PZT膜それぞれとの界面の応力が低くなり、基板全体でみると応力を分散させ、この結果大面積への成膜が可能になったと考えられる。このような大面積基板上への薄膜形成による応力の分散のためには、パターニングされる配向阻止層部分が基板に対して一様に分散して配置されることがより好ましい。   Here, the larger the difference in the degree of orientation between the portion with high crystallinity formed on the buffer layer and the portion with low crystallinity removed by etching without being used as a structure, the more preferable for etching. Similarly, in order to solve the problem of peeling at the interface of the laminated film due to the increase in area, a pattern of 100 μm □ as shown in FIG. 5B is formed on the (111) single crystal Si substrate in the sputtering apparatus. After forming the mask pattern, a Ti layer having a thickness of 50 nm was formed as an orientation blocking layer at room temperature. Subsequently, after removing the mask, the substrate temperature is set to 800 ° C., and a 100 nm thick YSZ film is formed as a buffer layer so as to cover the patterned Ti layer. At this time, a (111) -oriented YSZ layer is formed on the surface of the Si substrate without the Ti layer. Next, a substrate temperature was set to 600 ° C., and a 100 nm-thick Pt electrode having a (100) orientation was continuously formed on the buffer layer. Subsequently, when the substrate temperature was set to 650 ° C. and PZT was grown to a thickness of (001) with a thickness of 3000 nm, a film was formed on a large area without peeling as expected. When the crystallinity was evaluated by the above-described method, the degree of orientation of (100) and (001) was 50% or less on the Pt electrode and the PZT film, respectively, on the Ti layer patterned as the orientation blocking layer. In other places, the buffer layer, the Pt electrode, and the PZT film were highly oriented crystals. As a result, the buffer layer, the Pt electrode, and the PZT film on the portion where the alignment blocking layer is formed have low crystallinity, so that the stress at the interface with each of the Si substrate, the buffer layer, the Pt electrode, and the PZT film is reduced, and the entire substrate In other words, it is considered that the stress was dispersed, and as a result, film formation on a large area became possible. In order to disperse stress due to the formation of a thin film on such a large-area substrate, it is more preferable that the alignment blocking layer portion to be patterned is uniformly dispersed with respect to the substrate.

次に成膜されたこのPZT膜上に上述した金属マスクを当接させ、パターニングされた配向阻止層がない部分に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜の配向性の良い高いPZT(X線回折で(001)配向度が90%)膜単体の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いてPZTの結晶性の低い部分をウエットエッチングしたところ、8〜9nm/minのエッチングレートでエッチングできていることがわかった。本発明者らの検討の中で、バッファー層上に形成される配向性の高いPZT(X線回折で(001)配向度が90%)のエッチングレートは3〜4nm/minと低く、基板上に結晶性の異なるPZT膜を少なくとも配向阻止層をパターニングすることにより作り分けることにより、構造体化する際に必要のない部分のエッチングレートを格段に向上させ、エッチング時間を大幅に短縮できるばかりか、エッチング後の構造体の形状も基板面に対して直角に近いものとすることができた。   Next, the above-described metal mask was brought into contact with the formed PZT film, and an upper Pt electrode having a thickness of 100 nm was formed so as to face a portion without the patterned alignment blocking layer. In order to evaluate a single PZT film having a high orientation of the laminated film thus obtained (X-ray diffraction has a (001) degree of orientation of 90%) as a PZT etching solution, water: concentrated nitric acid: concentrated hydrochloric acid = 2: When a portion having low crystallinity of PZT was wet-etched using a 2: 1 (volume ratio) mixed solution, it was found that etching was possible at an etching rate of 8 to 9 nm / min. During the study by the present inventors, the etching rate of PZT with high orientation formed on the buffer layer (90 degree of (001) orientation by X-ray diffraction) is as low as 3-4 nm / min. In addition, by forming PZT films with different crystallinity by patterning at least the orientation-blocking layer, the etching rate of the portions that are not necessary for the structure can be greatly improved, and the etching time can be greatly shortened. Also, the shape of the structure after the etching could be almost perpendicular to the substrate surface.

これより、配向阻止層等のパターニングによりこの上に配向して形成されるPZT等の圧電/電歪体の結晶性の異なるパターンを簡易に作ることにより、上述した積層膜界面での応力緩和効果とともに構造体化に対して大面積化、効率化を格段に高める有効な手段であることが判明した。次に大面積化に伴う積層膜界面での剥がれの問題を解決すべく、スパッタ装置内で、(111)単結晶Si基板の基板温度を800℃として、(111)配向した100nm厚みのYSZをバッファー層として配向成膜した。続いて図5(a)に示すような100μm□のパターンを持つ金属マスクを当接後、基板温度を600℃として、(100)配向した100nm厚みのPtの電極パターンを成膜した。続いて、金属マスクを外した後、基板温度を650℃として、この上にPZTを3000nmの厚みで成膜したところ、膜剥がれが見られた。上述したような結晶性の評価をおこなったところ、パターニングされたPt電極層上のPZT膜は(001)配向度が90%でPt電極層が形成されていないバッファー層上に直接成膜されたPZT膜の(001)配向度92%よりも悪くなっていた。これはYSZバッファー層とPZT層の格子マッチングが、YSZバッファー層上に配向させたPt層とPZT層の格子マッチングよりも良いためと考えられる。このためバッファー層上に直接成膜されたPZT膜及びPt電極層上のPZT膜がともに結晶性が高く、それぞれの界面の応力が高くなり、基板全体でみても応力が分散せず膜剥がれが発生したと考えられる。また成膜されたこのPZT膜上に上述した金属マスクを再度当接させ、パターニングされたPt電極層に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜のPt電極層上に形成された配向したPZT膜とバッファー層上直接配向したPZT膜の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いてバッファー層上に形成された部分のPZTをウエットエッチングしたところ、3〜4nm/minのエッチングレートでエッチングできることがわかった。   As a result, the stress relaxation effect at the interface of the laminated film described above can be easily made by easily creating a pattern with different crystallinity of a piezoelectric / electrostrictive body such as PZT formed by orientation on the orientation blocking layer. At the same time, it has been found that this is an effective means for significantly increasing the area and efficiency of the structure. Next, in order to solve the problem of peeling at the laminated film interface due to the increase in area, the substrate temperature of the (111) single crystal Si substrate is set to 800 ° C. in the sputtering apparatus, and (111) oriented 100 nm thick YSZ is formed. An alignment film was formed as a buffer layer. Subsequently, a metal mask having a 100 μm square pattern as shown in FIG. 5A was contacted, and a substrate temperature was set to 600 ° C. to form a (100) -oriented 100 nm-thick Pt electrode pattern. Subsequently, after removing the metal mask, when the substrate temperature was set to 650 ° C. and PZT was formed thereon with a thickness of 3000 nm, peeling of the film was observed. When the crystallinity was evaluated as described above, the PZT film on the patterned Pt electrode layer was directly formed on the buffer layer in which the (001) orientation degree was 90% and the Pt electrode layer was not formed. The (001) orientation degree of the PZT film was worse than 92%. This is presumably because the lattice matching between the YSZ buffer layer and the PZT layer is better than the lattice matching between the Pt layer and the PZT layer oriented on the YSZ buffer layer. For this reason, both the PZT film directly formed on the buffer layer and the PZT film on the Pt electrode layer have high crystallinity, the stress at each interface becomes high, and the stress does not disperse even in the whole substrate, and the film peels off. It is thought that it occurred. Further, the above-described metal mask was brought into contact with the formed PZT film again, and the Pt upper electrode was formed with a thickness of 100 nm so as to face the patterned Pt electrode layer. In order to evaluate the oriented PZT film formed on the Pt electrode layer of the laminated film thus obtained and the PZT film directly oriented on the buffer layer, water: concentrated nitric acid: concentrated hydrochloric acid = 2: 2 as an etching solution for PZT. When a portion of PZT formed on the buffer layer was wet-etched using a mixed solution of 1 (volume ratio), it was found that etching could be performed at an etching rate of 3 to 4 nm / min.

本発明者らの検討によれば、Pt電極層上に形成されたPZTのエッチングレートは3〜4nm/minであり、バッファー層上と同等であり、エッチングレートに差が見られなかった。そこで、スパッタ装置内で、(111)単結晶Si基板の基板温度を800℃として、(111)配向した100nm厚みのYSZをバッファー層として配向成膜した。続いて図5(a)に示すような100μm□のパターンを持つ金属マスクを当接後、基板温度を600℃として、(100)配向した100nm厚みのペロブスカイト型酸化物導電材料であるSROの電極パターンを成膜し、上記同様金属マスクを外した後、基板温度を650℃として、この上にPZTを3000nmの厚みで成膜したところ、膜剥がれが上述したようなPt電極を用いたときよりも少なくできた。これらの結晶性の評価をおこなったところ、SRO電極層がパターニング形成された部分上のPZT膜の配向性は(001)配向度が94%でSRO電極層が形成されていないバッファー層上に直接成膜されたPZT膜の(001)配向度92%よりも良くなっていた。これらはYSZバッファー層とPZT層の格子マッチングが、SRO層を介在させることにより更に良くなっているとともに、SRO層がPZT膜との界面の応力を緩和し基板全体でみると応力を分散させ、膜剥がれを減少させたためと考えられる。このような大面積基板上への薄膜形成による応力の分散のためには、パターニングされるSROのようなペロブスカイト型酸化物導電材料による電極層部分が基板に対して一様に広範囲に分散して配置されることがより好ましい。次に成膜されたこのPZT膜上に上述した金属マスクを再度当接させ、パターニングされたSRO電極層に対向するようにPt上電極を100nmの厚みで形成した。こうして出来上がった積層膜のSRO電極層上に形成されたPZT膜単体の評価をするためにPZTのエッチング液として、水:濃硝酸:濃塩酸=2:2:1(容量比)の混合液を用いて結晶性の低い部分をウエットエッチングしたところ、3〜4nm/minのエッチングレートでエッチングしており、SRO電極層上に形成されるPZTのエッチングレートとほぼ同等であった。ただし、基板上に結晶性の異なるPZT膜が作り分けられるため、エッチング後の構造体(SRO/PZT/Ptの積層構造体)の側面は基板面に対して直角に近いものとすることができた。   According to the study by the present inventors, the etching rate of PZT formed on the Pt electrode layer is 3 to 4 nm / min, which is the same as that on the buffer layer, and there is no difference in the etching rate. Therefore, in the sputtering apparatus, the substrate temperature of the (111) single crystal Si substrate was set to 800 ° C., and (111) oriented 100 nm thick YSZ was used as the buffer layer for orientation film formation. Subsequently, after contacting a metal mask having a 100 μm square pattern as shown in FIG. 5A, the substrate temperature was set to 600 ° C., and the (100) -oriented 100 nm-thick perovskite oxide conductive material SRO electrode. After forming the pattern and removing the metal mask as described above, the substrate temperature was set to 650 ° C., and PZT was formed thereon to a thickness of 3000 nm. When the Pt electrode as described above was used, film peeling occurred. I was able to reduce it. When the crystallinity was evaluated, the orientation of the PZT film on the portion where the SRO electrode layer was patterned was found to be (001) with a degree of orientation of 94% directly on the buffer layer where the SRO electrode layer was not formed. The (001) orientation degree of the deposited PZT film was better than 92%. In these, the lattice matching between the YSZ buffer layer and the PZT layer is further improved by interposing the SRO layer, and the SRO layer relaxes the stress at the interface with the PZT film and disperses the stress when viewed from the entire substrate. This is probably because the film peeling was reduced. In order to disperse stress due to the formation of a thin film on such a large-area substrate, the electrode layer portion made of a perovskite oxide conductive material such as SRO to be patterned is uniformly dispersed over a wide area. More preferably, it is arranged. Next, the above-described metal mask was again brought into contact with the formed PZT film, and an upper Pt electrode having a thickness of 100 nm was formed so as to face the patterned SRO electrode layer. In order to evaluate the single PZT film formed on the SRO electrode layer of the laminated film thus completed, a mixed solution of water: concentrated nitric acid: concentrated hydrochloric acid = 2: 2: 1 (capacity ratio) was used as an etching solution for PZT. When the portion having low crystallinity was wet-etched using the etching method, it was etched at an etching rate of 3 to 4 nm / min, which was almost the same as the etching rate of PZT formed on the SRO electrode layer. However, since PZT films with different crystallinity are formed on the substrate, the side surface of the structure after etching (laminated structure of SRO / PZT / Pt) can be close to a right angle to the substrate surface. It was.

これより、配向したペロブスカイト型酸化物導電体であるSRO電極層等のパターニングによりこの上に配向して形成されるPZT等の圧電/電歪体の結晶性の異なるパターンを簡易に作ることにより、上述した積層膜界面での応力緩和効果とともに構造体化に対して大面積化、加工性を高める有効な手段であることが判明した。   From this, by easily making patterns with different crystallinity of piezoelectric / electrostrictive bodies such as PZT formed by orientation on the SRO electrode layer etc. which are oriented perovskite type oxide conductors, It has been found that this is an effective means for increasing the area and improving the workability with respect to the structure, together with the stress relaxation effect at the laminated film interface described above.

本発明に用いられる単結晶基板としては、Si、MgO、サファイア、ダイアモンド、ガリウムヒ素等を挙げることができ、これらの基板に対しても、バッファー層、電極層の格子マッチングをすることにより本発明は有効であった。また、SOI(Si on Insulator)のような単結晶表面を有する積層基板においても、有効である。例えば量産品として高い実績のあるSi単結晶基板においては基板方位(100)、(111)、(110)等の全種類の基板方位を用いることもできる。ここでSi基板表面若しくはバッファー層とSi基板の界面にはSiO2が存在する可能性があるが、その厚みが20nm以下であれば問題ないが、10nm以下が好ましい。 Examples of the single crystal substrate used in the present invention include Si, MgO, sapphire, diamond, gallium arsenide, and the like. Was effective. It is also effective in a laminated substrate having a single crystal surface such as SOI (Si on Insulator). For example, in a Si single crystal substrate that has a proven track record as a mass-produced product, all types of substrate orientations such as substrate orientations (100), (111), and (110) can be used. Here, SiO 2 may exist at the Si substrate surface or at the interface between the buffer layer and the Si substrate, but there is no problem if the thickness is 20 nm or less, but 10 nm or less is preferable.

また、本発明で使用するバッファー層の構成材料としては、前述したYSZのような安定化ジルコニア、蛍石型酸化物、ペロブスカイト型酸化物導電材料、金属材料等を挙げることができる。   Examples of the constituent material of the buffer layer used in the present invention include the above-mentioned stabilized zirconia such as YSZ, fluorite oxide, perovskite oxide conductive material, metal material, and the like.

蛍石型酸化物としては、例えば、AmO2、CeO2、CmO2、K2O、Li2O、Na2O、NpO2、PaO2、PuO2、RbO2、TbO2、ThO2、UO2、ZrO2であるが、好ましくはCeO2、ZrO2を挙げることができる。金属材料としては、例えば、Ni、Pt、Pb、Ir、Cu、Al、Ag、γ-Fe、Ir23、MgO、MgAl24等であり、好ましくは、Pt、Irである。ペロブスカイト型酸化物導電材料としては、(Srx,Cay,Baz)RuO3(但しx+y+z=1)系酸化物、La等をドープしたSTO(チタン酸ストロンチウム)、CNiO3系酸化物(CはLa、Pr、Nd、Sm及びEuから選ばれた少なくとも1種の元素)でLaMoO3、LaCoO3、LaCrO3、LaAlO3、LaSrCoO3、LaCuO3、LaSrMnO3、CaLaMnO3、LaCaRhO3、LaSrRhO3、LaBaRhO3などが挙げられる。これらの膜厚は5nm〜300nm、好ましくは20nm〜200nmである。これらのバッファー層は上述した基板方位や製法により(100)、(111)、(110)等の配向を適宜選択することができ、複数層を形成することにより基板、電極層、圧電/電歪体層それぞれとの格子マッチングをとることもでき、例えば上述したペロブスカイト型構造をとる単結晶酸化物導電体を用いることにより下電極との兼用を図れ、素子化の工程を短縮することが可能となる。このような単結晶酸化物導電体は、Loresta-GP(MCP-600)(三菱化学製)の4端針法によって測定したところ、1×10-1から1×10-5W・cmの導電性を示す酸化物であることが好ましかった。 The fluorite type oxide, for example, AmO 2, CeO 2, CmO 2, K 2 O, Li 2 O, Na 2 O, NpO 2, PaO 2, PuO 2, RbO 2, TbO 2, ThO 2, UO 2 and ZrO 2 , preferably CeO 2 and ZrO 2 . Examples of the metal material include Ni, Pt, Pb, Ir, Cu, Al, Ag, γ-Fe, Ir 2 O 3 , MgO, MgAl 2 O 4 , and preferably Pt and Ir. Perovskite oxide conductive materials include (Sr x , Ca y , Ba z ) RuO 3 (where x + y + z = 1) oxide, STO doped with La, etc., strontium titanate, CNiO 3 oxide (C is La, Pr, Nd, at least one element selected from Sm and Eu) LaMoO 3 in, LaCoO 3, LaCrO 3, LaAlO 3, LaSrCoO 3, LaCuO 3, LaSrMnO 3, CaLaMnO 3, LaCaRhO 3 , LaSrRhO 3 , LaBaRhO 3 and the like. Their film thickness is 5 nm to 300 nm, preferably 20 nm to 200 nm. These buffer layers can be appropriately selected from (100), (111), (110) and other orientations according to the substrate orientation and manufacturing method described above, and by forming a plurality of layers, the substrate, electrode layer, piezoelectric / electrostrictive Lattice matching with each of the body layers can also be performed.For example, by using the above-described single crystal oxide conductor having a perovskite structure, it is possible to share the lower electrode and to shorten the process of device fabrication. Become. Such single-crystal oxide conductors have a conductivity of 1 × 10 -1 to 1 × 10 -5 W · cm as measured by the four-point needle method of Loresta-GP (MCP-600) (Mitsubishi Chemical). It was preferable to be an oxide exhibiting properties.

本発明で使用する上下の電極材料は、Pt、Ir、Pd、Rh、Au、Ag、Ru、及び上記したペロブスカイト型構造をとる単結晶酸化物導電体の少なくとも1種を主成分とすることが好ましく、これらの金属の単体若しくはこれらを含む合金から構成されても良く、更に複数層用いることもできる。膜厚は5nm〜300nm、好ましくは20nm〜200nmである。本発明で使用する配向阻止層材料としては、Ti、Pd、Rh、Au、Ag、Ru、Si等の金属、若しくはこれらを含む金属酸化物、シリコン窒化膜等の金属窒化物があげられる。また、電子線描画、イオン打ち込み(注入)等により単結晶基板を表面改質して形成される層によるものでも良い。打ち込みに使用するイオン種としては、周期律表の元素の多くを用いることができ、使用する単結晶基板のイオン打ち込み部の結晶性を変化させるものが適宜選択できる。配向阻止層の膜厚若しくは層厚(注入深さ)は、配向阻止層としての機能を果たせばよいため、100nm以下、好ましくは30nm以下である。   The upper and lower electrode materials used in the present invention are mainly composed of at least one of Pt, Ir, Pd, Rh, Au, Ag, Ru, and the single crystal oxide conductor having the above-described perovskite structure. Preferably, these metals may be composed of a simple substance or an alloy containing them, and a plurality of layers may be used. The film thickness is 5 nm to 300 nm, preferably 20 nm to 200 nm. Examples of the orientation blocking layer material used in the present invention include metals such as Ti, Pd, Rh, Au, Ag, Ru, and Si, metal oxides containing these, and metal nitrides such as a silicon nitride film. Alternatively, a layer formed by surface modification of a single crystal substrate by electron beam drawing, ion implantation (implantation), or the like may be used. As the ion species used for implantation, many elements of the periodic table can be used, and those that change the crystallinity of the ion implantation portion of the single crystal substrate to be used can be selected as appropriate. The film thickness or layer thickness (implantation depth) of the alignment blocking layer is 100 nm or less, preferably 30 nm or less, as long as it functions as an alignment blocking layer.

単結晶基板上でのバッファー層、配向阻止層、電極のパターニング手段としては、
(1)所望のパターンを有する金属マスクを単結晶基板上へ当接させ、バッファー層をスパッタ法等の成膜手段で配向若しくはエピタキシャル成長させて形成する方法、
(2)単結晶基板のほぼ全面にバッファー層を配向若しくはエピタキシャル成膜後、所望のパターンを有するレジスト層をフォトリソグラフィー法により形成し、その後ICP、リーガプロセス、ボッシュプロセス、イオンミリング等のドライエッチング若しくは弗酸系溶液、もしくは水酸化カリウム溶液などの酸、アルカリによるウエットエッチングしてパターン形成し、最後にレジスト層を除去する方法、
(3)電子線描画、イオン打ち込み等による単結晶基板の表面改質
等がある。
As patterning means for buffer layer, orientation blocking layer, and electrode on single crystal substrate,
(1) A method in which a metal mask having a desired pattern is brought into contact with a single crystal substrate, and a buffer layer is formed by orientation or epitaxial growth by a film forming means such as a sputtering method,
(2) After a buffer layer is oriented or epitaxially formed on almost the entire surface of the single crystal substrate, a resist layer having a desired pattern is formed by photolithography, and then dry etching such as ICP, Liga process, Bosch process, ion milling or the like A method of forming a pattern by wet etching with acid or alkali such as hydrofluoric acid solution or potassium hydroxide solution, and finally removing the resist layer,
(3) Surface modification of a single crystal substrate by electron beam drawing, ion implantation, or the like.

本発明の単結晶基板上へのバッファー層、配向阻止層、電極層は、これらの複数層をパターニングしても良い。   The buffer layer, the orientation blocking layer, and the electrode layer on the single crystal substrate of the present invention may be patterned in multiple layers.

例えば、パターニングされたバッファー層上に、パターニングされた下電極を形成する場合、
(A)上記(1)と同様の方法、
(B)上記(2)と同様の方法、
(C)単結晶基板のほぼ全面にバッファー層を配向若しくはエピタキシャル成膜後、上記 (1)と同様の方法で下電極パターンを形成し、この下電極パターンをマスクとして ウエットまたはドライエッチング等の方法でバッファー層と下電極のパターンがほぼ 同形状のパターンとなるようパターニングする方法、
などを用いることができる。
For example, when forming a patterned lower electrode on a patterned buffer layer,
(A) A method similar to (1) above,
(B) A method similar to (2) above,
(C) After orienting or epitaxially forming a buffer layer on almost the entire surface of the single crystal substrate, a lower electrode pattern is formed by the same method as in (1) above, and this lower electrode pattern is used as a mask by a method such as wet or dry etching. A patterning method in which the pattern of the buffer layer and the lower electrode is substantially the same pattern,
Etc. can be used.

ここで、バッファー層と下電極のパターンの関係は下電極のリード部等は除いた部分で少なくとも一方向の幅が、バッファー層≧下電極となることが望ましい。すなわち、バッファー層の端部よりも下電極の端部がオーバーハングしてはみ出さないようにこれらが積層されている状態を得ることが好ましい。これはバッファー層からはみ出して積層された下電極上に形成される圧電/電歪体層の結晶性は、バッファー層上に積層された下電極上に形成される圧電/電歪体層の結晶性に比べて劣るので、下電極層をマスクとして、バッファー層及び圧電/電歪体層をエッチングする場合には、エッチング方向においてバッファー層からはみ出して積層された下電極下に位置する圧電/電歪体層はオーバーエッチングされ易く、電極サイズより圧電/電歪体層が細り、電極がひさし状に張り出すため、電圧印加時短絡の原因となる(図8(b)参照)。更にオーバーエッチングする前にエッチングを終了した場合、電極のフリンジ部に結晶性が悪い圧電/電歪体層が残留するため、素子としての特性が低下する。   Here, as for the relationship between the pattern of the buffer layer and the lower electrode, it is desirable that the width of at least one direction is such that the buffer layer ≧ the lower electrode in the portion excluding the lead portion of the lower electrode. That is, it is preferable to obtain a state in which these are stacked so that the end of the lower electrode does not overhang and protrude beyond the end of the buffer layer. This is because the crystallinity of the piezoelectric / electrostrictive layer formed on the lower electrode stacked out of the buffer layer is the crystal of the piezoelectric / electrostrictive layer formed on the lower electrode stacked on the buffer layer. Therefore, when etching the buffer layer and the piezoelectric / electrostrictive layer using the lower electrode layer as a mask, the piezoelectric / electrostrictive layer that protrudes from the buffer layer in the etching direction and is located below the stacked lower electrode is used. The strained body layer is easily over-etched, the piezoelectric / electrostrictive body layer is thinner than the electrode size, and the electrode protrudes in an eaves shape, which causes a short circuit when a voltage is applied (see FIG. 8B). Further, when the etching is finished before over-etching, the piezoelectric / electrostrictive layer having poor crystallinity remains in the fringe portion of the electrode, so that the characteristics as an element are deteriorated.

本発明で使用する圧電/電歪体材料としては例えば以下の物が選択出来る。
PZT [Pb(ZrxTi1-x)O3]、
PMN [Pb(MgxNb1-x)O3]、
PNN [Pb(NbxNi1-x)O3]、
PSN [Pb(ScxNb1-x)O3]、
PZN [Pb(ZnxNb1-x)O3]、
PMN-PT [(1-y)[Pb(MgxNb1-x)O3]-y[PbTiO3]]、
PSN-PT [(1-y)[Pb(ScxNb1-x)O3]-y[PbTiO3]]、及び
PZN-PT [(1-y)[Pb(ZnxNb1-x)O3]-y[PbTiO3]]
ここで、xおよびyは1以下、0以上の数である。例えば、PMNの場合xは0.2〜0.5で、PSNではxは0.4〜0.7が好ましく、PMN-PTのyは0.2〜0.4、PSN-PTのyは0.35〜0.5、PZN-PTのyは0.03〜0.35が好ましい。
As the piezoelectric / electrostrictive material used in the present invention, for example, the following can be selected.
PZT [Pb (Zr x Ti 1-x ) O 3 ],
PMN [Pb (Mg x Nb 1-x ) O 3 ],
PNN [Pb (Nb x Ni 1-x ) O 3 ],
PSN [Pb (Sc x Nb 1-x ) O 3 ],
PZN [Pb (Zn x Nb 1-x ) O 3 ],
PMN-PT [(1-y) [Pb (Mg x Nb 1-x ) O 3 ] -y [PbTiO 3 ]],
PSN-PT [(1-y) [Pb (Sc x Nb 1-x ) O 3 ] -y [PbTiO 3 ]], and
PZN-PT [(1-y) [Pb (Zn x Nb 1-x ) O 3 ] -y [PbTiO 3 ]]
Here, x and y are numbers of 1 or less and 0 or more. For example, in the case of PMN, x is 0.2 to 0.5, and in PSN, x is preferably 0.4 to 0.7, y of PMN-PT is 0.2 to 0.4, y of PSN-PT is 0.35 to 0.5, and y of PZN-PT is 0.03 to 0.35 is preferred.

これらの圧電/電歪体層は単一組成であっても良いし、2種類以上の材料の組み合わせでも良い。又、上記主成分に微量の元素をドーピングした組成物であっても良い。本発明が適用できる圧電/電歪体材料としては上述したペロブスカイト型圧電/電歪体材料に限定されるものでなく従来公知の圧電/電歪体材料についても有効である。   These piezoelectric / electrostrictive layers may have a single composition or a combination of two or more materials. Moreover, the composition which doped the trace amount element to the said main component may be sufficient. The piezoelectric / electrostrictive material to which the present invention can be applied is not limited to the above-described perovskite type piezoelectric / electrostrictive material, but is also effective for conventionally known piezoelectric / electrostrictive materials.

次に、本発明を適用した液体噴射ヘッドにおけるアクチュエーター部の具体的な層構成の一例を列挙する。層構成の表示は、上部電極//(圧電/電歪体)薄膜//下部電極//バッファー層//基板(振動板)となっている。(//:エピタキシャル成長をしている関係、/:エピタキシャル成長をしていない関係)つまり、(圧電/電歪体)薄膜//下部電極はエピタキシャル成長である。
例1 Pt/Ti/PZT(001)//SrRuO3(100)//Si(110)
例2 Pt/Ti/PZT(001)//La-SrTiO3(100)//Si(110)
例3 Pt/Ti/PZT(001)//Nb-SrTiO3(100)//Si(110)
例4 Pt/Ti/PZT(001)//SrRuO3(100)//LaNiO3(100)//CeO2(100)//YSZ(100)//Si(100)
例5 Pt/Ti/PZT(001)//SrRuO3(100)/SiO2/Si(110)
例6 Pt/Ti/PZT(001)//La-SrTiO3(100)/SiO2/Si(110)
例7 Pt/Ti/PZT(001)//Nb-SrTiO3(100)/SiO2/Si(110)
例8 Pt/Ti/PMN(001)//SrRuO3(100)//Si(110)
例9 Pt/Ti/PMN(001)//La-SrTiO3(100)//Si(110)
例10 Pt/Ti/PMN(001)//Nb-SrTiO3(100)//Si(110)
例11 Pt/Ti/PMN(001)//SrRuO3(100)/SiO2/Si(110)
例12 Pt/Ti/PMN(001)//La-SrTiO3(100)/SiO2/Si(110)
例13 Pt/Ti/PMN(001)//Nb-SrTiO3(100)/SiO2/Si(110)
例14 Pt/Ti/PZT(001)/Pt(100)/YSZ(111)//Si(111)
上記具体例としては圧電/電歪体薄膜をPZT、PMNで例示したが、これらが前述のPZN,PSN,PNN、PMN-PT,PSN-PT,PZN-PTに適宜変更させた層構成でも良く、さらに上記主成分に例えばLaドープPZT:PLZT [(Pb,La)(Z,Ti,)O3]のように、Laなどの微量の元素をドーピングした組成物であっても良い。ここで用いられる圧電/電歪体薄膜の膜厚は、駆動可能な膜厚として300nm〜10000nmが好ましい、さらに好ましくは500nm〜5000nmである。
Next, examples of specific layer configurations of the actuator unit in the liquid jet head to which the present invention is applied will be listed. The display of the layer structure is upper electrode // (piezoelectric / electrostrictive body) thin film // lower electrode // buffer layer // substrate (vibration plate). (//: Epitaxial growth relationship, /: Epitaxial growth relationship) That is, the (piezoelectric / electrostrictive body) thin film // lower electrode is epitaxial growth.
Example 1 Pt / Ti / PZT (001) // SrRuO 3 (100) // Si (110)
Example 2 Pt / Ti / PZT (001) // La-SrTiO 3 (100) // Si (110)
Example 3 Pt / Ti / PZT (001) // Nb-SrTiO 3 (100) // Si (110)
Example 4 Pt / Ti / PZT (001) // SrRuO 3 (100) // LaNiO 3 (100) // CeO 2 (100) // YSZ (100) // Si (100)
Example 5 Pt / Ti / PZT (001) // SrRuO 3 (100) / SiO 2 / Si (110)
Example 6 Pt / Ti / PZT (001) // La-SrTiO 3 (100) / SiO 2 / Si (110)
Example 7 Pt / Ti / PZT (001) // Nb-SrTiO 3 (100) / SiO 2 / Si (110)
Example 8 Pt / Ti / PMN (001) // SrRuO 3 (100) // Si (110)
Example 9 Pt / Ti / PMN (001) // La-SrTiO 3 (100) // Si (110)
Example 10 Pt / Ti / PMN (001) // Nb-SrTiO 3 (100) // Si (110)
Example 11 Pt / Ti / PMN (001) // SrRuO 3 (100) / SiO 2 / Si (110)
Example 12 Pt / Ti / PMN (001) // La-SrTiO 3 (100) / SiO 2 / Si (110)
Example 13 Pt / Ti / PMN (001) // Nb-SrTiO 3 (100) / SiO 2 / Si (110)
Example 14 Pt / Ti / PZT (001) / Pt (100) / YSZ (111) // Si (111)
As the above specific examples, the piezoelectric / electrostrictive thin film is exemplified by PZT and PMN, but these may have a layer configuration appropriately changed to the aforementioned PZN, PSN, PNN, PMN-PT, PSN-PT, PZN-PT. Further, a composition obtained by doping the main component with a trace element such as La such as La-doped PZT: PLZT [(Pb, La) (Z, Ti,) O 3 ] may be used. The film thickness of the piezoelectric / electrostrictive thin film used here is preferably 300 nm to 10000 nm, more preferably 500 nm to 5000 nm as a drivable film thickness.

本発明において、単結晶基板上へのバッファー層の成膜、バッファー層上への下電極の成膜、圧電/電歪体の成膜、上電極の成膜には、スパッタ法、MOCVD法、Sol-Gel法、MBE法、水熱合成法、蒸着法等の方法で行われる。   In the present invention, the formation of a buffer layer on a single crystal substrate, the formation of a lower electrode on the buffer layer, the formation of a piezoelectric / electrostrictive body, and the formation of an upper electrode include sputtering, MOCVD, Sol-Gel method, MBE method, hydrothermal synthesis method, vapor deposition method, etc. are used.

必要に応じて行われる圧電/電歪体層上での上電極のパターニングは、上述した下電極と同様の方法により行なうことができるが、上電極層は必ずしも下電極のように配向若しくはエピタキシャル成長させる必要はない。但し、次に説明するように、圧電/電歪体層のパターニングにおけるマスクとして上電極を機能させる場合には、上電極は、圧電/電歪体層を介して下電極のパターンに対向した位置に下電極に対応した形状で配置されることが必要になる。   The patterning of the upper electrode on the piezoelectric / electrostrictive layer performed as necessary can be performed by the same method as that of the lower electrode described above, but the upper electrode layer is not necessarily oriented or epitaxially grown like the lower electrode. There is no need. However, as described below, when the upper electrode functions as a mask in patterning of the piezoelectric / electrostrictive layer, the upper electrode is located at a position facing the pattern of the lower electrode through the piezoelectric / electrostrictive layer. It is necessary to arrange in a shape corresponding to the lower electrode.

本発明の圧電/電歪体層のパターニング方法としては、上電極もしくは下電極のパターンをマスクとしてICP、リーガプロセス、ボッシュプロセス、イオンミリング等のドライエッチングによる方法、あるいは、従来公知のレジストパターンを形成後若しくは上電極もしくは下電極のパターンを直接マスクとして弗酸系溶液、水酸化カリウム溶液などの酸、アルカリによるウエットエッチングによる方法が利用できる。ここで本発明は上述してきたように同一バッファー層内のパターンを形成する部分と除去されるべき部分との結晶性の違いによるエッチングレートの差を利用しているため、ウエットエッチングにおいて特に効果的である。但し、上述した各層のパターニング法はこれに限定されるものではない。   As a patterning method of the piezoelectric / electrostrictive body layer of the present invention, a method using dry etching such as ICP, Liga process, Bosch process, ion milling or the like using a pattern of the upper electrode or the lower electrode as a mask, or a conventionally known resist pattern is used. A method by wet etching with an acid or alkali such as a hydrofluoric acid solution or a potassium hydroxide solution can be used after formation or with the pattern of the upper electrode or lower electrode as a direct mask. Here, the present invention uses the difference in etching rate due to the difference in crystallinity between the portion where the pattern in the same buffer layer is formed and the portion to be removed as described above, and thus is particularly effective in wet etching. It is. However, the patterning method of each layer mentioned above is not limited to this.

以上説明してきたように本発明を用いることにより、半導体プロセスで一般に用いられている微細加工や大面積化が可能で耐久性や圧電/電歪特性に優れた素子ならびにそれらの製造方法を提供することができる。更に耐久性や圧電/電歪特性にも優れた圧電/電歪素子構造体および長尺でかつ高密度に形成された液吐出口を有し、安定した信頼性が高い液体噴射ヘッドならびにそれらの製造方法を提供することができる。   As described above, by using the present invention, it is possible to provide elements that can be finely processed and have a large area and are excellent in durability and piezoelectric / electrostrictive characteristics, and manufacturing methods thereof, which are generally used in semiconductor processes. be able to. Furthermore, it has a piezoelectric / electrostrictive element structure that is excellent in durability and piezoelectric / electrostrictive characteristics, and a liquid ejection head that is long and densely formed, and has a stable and high reliability. A manufacturing method can be provided.

以下、本発明に係る圧電/電歪素子構造体を用いた液体噴射ヘッド(以下プリンタヘッドと記載)について、図面を参照して詳細に説明する。   Hereinafter, a liquid ejecting head (hereinafter referred to as a printer head) using a piezoelectric / electrostrictive element structure according to the present invention will be described in detail with reference to the drawings.

(実施例1)
図1(a)は、本実施例の圧電/電歪素子構造体を用いたプリンタヘッドを振動板116の長手方向で、かつ振動板116に対して主直な面での断面拡大図であり、図1(b)は、プリンタヘッドを上部から見たときの一部拡大図である。本プリンタヘッドは、厚さ200μmのシリコン基板からなる基体101をその上下方向からドライエッチングして吐出口103の配列ピッチ200dpiで吐出口103を含む複数の凹部を設け、ここを後述する本発明の圧電/電歪素子構造体上に形成した振動板116で覆って基体101と振動板116を接合することにより個別液室102を形成した構成を有する。個別液室102は、幅65μm、長さ3000μm、深さ100μmで形成され、長手方向先後端は絞られ、後端側には共通液室104が連通する。また、個別液室102の振動板116で覆われた面の対向面には15μmφの吐出口103が形成されている。振動板116は個別液室102の少なくともひとつの面を形成し圧電/電歪素子の変形により撓みが発生する部分であり、基体101に直接接合される部分は振動板116とは呼ばない。
(Example 1)
FIG. 1A is an enlarged cross-sectional view of the printer head using the piezoelectric / electrostrictive element structure according to the present embodiment in the longitudinal direction of the diaphragm 116 and in a plane that is straight with respect to the diaphragm 116. FIG. 1B is a partially enlarged view of the printer head as viewed from above. In this printer head, a base 101 made of a silicon substrate having a thickness of 200 μm is dry-etched from above and below to provide a plurality of concave portions including the discharge ports 103 at an arrangement pitch of the discharge ports 103 of 200 dpi, which will be described later. The individual liquid chamber 102 is formed by covering the base plate 101 and the diaphragm 116 by covering with the diaphragm 116 formed on the piezoelectric / electrostrictive element structure. The individual liquid chamber 102 is formed with a width of 65 μm, a length of 3000 μm, and a depth of 100 μm. The front and rear ends in the longitudinal direction are narrowed, and the common liquid chamber 104 communicates with the rear end side. A discharge port 103 having a diameter of 15 μm is formed on the surface of the individual liquid chamber 102 facing the surface covered with the diaphragm 116. The diaphragm 116 is a portion that forms at least one surface of the individual liquid chamber 102 and is bent by deformation of the piezoelectric / electrostrictive element. A portion that is directly joined to the base 101 is not called the diaphragm 116.

次に上述した本発明の圧電/電歪素子構造体の製造工程について図2〜図4を用いて詳細に説明する。図2〜図4はプリンタヘッド製造工程において本発明の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。まず、図2(a)に示すように6inchサイズの(111)単結晶Si基板111上に図1(b)の複数の個別液室102に対応するようパターンを形成したバッファー層用金属マスクを当接させ、単結晶Si基板111を800℃に加熱しながらスパッタ法でバッファー層112として単結晶酸化物材料であるYSZをエピタキシャル成長させ、100nmの厚みを持つ(111)配向したYSZ薄膜をパターニングする。   Next, the manufacturing process of the piezoelectric / electrostrictive element structure of the present invention described above will be described in detail with reference to FIGS. 2 to 4 are diagrams for explaining mainly the method for manufacturing the piezoelectric / electrostrictive element structure of the present invention in the printer head manufacturing process, when viewed from the direction perpendicular to the arrangement pitch of the discharge ports 103. FIG. FIG. First, as shown in FIG. 2A, a buffer layer metal mask having a pattern formed on the 6-inch (111) single crystal Si substrate 111 so as to correspond to the plurality of individual liquid chambers 102 in FIG. The YSZ, which is a single crystal oxide material, is epitaxially grown as the buffer layer 112 by sputtering while heating the single crystal Si substrate 111 at 800 ° C. while patterning the (111) -oriented YSZ thin film having a thickness of 100 nm. .

次に、バッファー層用金属マスクを外した後、パターニングされたYSZバッファー層112上に、バッファー層のパターンとほぼ同サイズでこれに電極引出し用のパターン(図示せず)が加えられた下電極用金属マスクを当接させ、単結晶Si基板111は600℃に加熱しながら図2(b)に示すようなエピタキシャル成長したSRO下電極113をパターニング形成する。   Next, after removing the metal mask for the buffer layer, on the patterned YSZ buffer layer 112, a lower electrode in which an electrode drawing pattern (not shown) is added to the same size as the buffer layer pattern. The metal mask for contact is brought into contact, and the single crystal Si substrate 111 is heated to 600 ° C., and an epitaxially grown SRO lower electrode 113 as shown in FIG.

次に、下電極用金属マスクを外した後、図2(c)に示すようにこの上に圧電/電歪体層であるPZTをスパッタ法により基板温度650℃で成膜した。バッファー層112及び下電極113がパターニングされた位置にはエピタキシャル成長がおき、3000nmの厚みの(001)PZT膜114が成膜できた。また、バッファー層112及び下電極113が設けられていない領域においては多結晶膜となっていた。次に、図3(a)に示すように、PZT膜114上にスパッタ法で下地層としてTi(4nm)を持つPt上電極115を150nmの厚みで成膜した。本実施例では上電極115を共通電極としたが、これは上電極115に後述するエッチングストップ層としての機能も持たせたためであり、個別電極とした場合はこのあとにエッチングストップ層として絶縁性を有する例えば、SiO2を形成する必要がある。 Next, after removing the metal mask for the lower electrode, a piezoelectric / electrostrictive layer PZT was formed thereon at a substrate temperature of 650 ° C. by sputtering as shown in FIG. Epitaxial growth occurred at the position where the buffer layer 112 and the lower electrode 113 were patterned, and a (001) PZT film 114 having a thickness of 3000 nm could be formed. Further, a polycrystalline film was formed in a region where the buffer layer 112 and the lower electrode 113 were not provided. Next, as shown in FIG. 3A, a Pt upper electrode 115 having Ti (4 nm) as a base layer was formed on the PZT film 114 by sputtering to a thickness of 150 nm. In this embodiment, the upper electrode 115 is used as a common electrode. This is because the upper electrode 115 is also provided with a function as an etching stop layer to be described later. For example, SiO 2 needs to be formed.

次に、図3(b)に示すように、振動板材料としてSiO2をスパッタ法により3000nmで成膜して振動板116を形成し、この上に基体101とのAu-Au接合のためのAu層117(100nm)を設ける。この振動板116の材料としては、圧電/電歪体膜114の電歪により弾性変形可能なセラミック材料、もしくは金属材料若しくは金属酸化物材料、窒素酸化物材料である例えば、ジルコニア、シリコン、クロム、ステンレス材、酸化シリコン、窒化シリコン等の1〜30μm好ましくは1〜15μmの薄層で構成されることが望ましい。こうして作製された圧電/電歪体素子構造体は図4(a)に示すように、個別液室102、吐出口103、共通液室(不図示)等が別途形成された基体101に位置合わせされ、Au-Au接合される。ここで、基体101と振動板116の接合は本実施例のAu-Au接合の他、陽極接合、共晶接合、接着剤接合等を用いてもよい。 Next, as shown in FIG. 3B, SiO 2 is formed as a vibration plate material at a thickness of 3000 nm by sputtering to form the vibration plate 116, and an Au—Au bond with the base 101 is formed thereon. An Au layer 117 (100 nm) is provided. Examples of the material of the diaphragm 116 include a ceramic material that can be elastically deformed by the electrostriction of the piezoelectric / electrostrictive film 114, or a metal material, a metal oxide material, or a nitrogen oxide material such as zirconia, silicon, chromium, It is desirable to be composed of a thin layer of 1-30 μm, preferably 1-15 μm, such as stainless steel, silicon oxide, silicon nitride. As shown in FIG. 4A, the piezoelectric / electrostrictive element structure manufactured in this way is aligned with a substrate 101 on which an individual liquid chamber 102, a discharge port 103, a common liquid chamber (not shown), etc. are separately formed. And Au-Au bonded. Here, the base 101 and the diaphragm 116 may be joined by anodic bonding, eutectic bonding, adhesive bonding, or the like in addition to the Au-Au bonding of this embodiment.

次に、基体101等の残すべき部分を保護するためにレジストを所望の場所に形成した後、弗酸系溶液により、単結晶基板111及び圧電/電歪体層114の所定部をウエットエッチングして除去し、さらにレジストを剥離してプリンタヘッドを完成させた。本ウエットエッチング工程において圧電/電歪体層114のエッチングレートは120nm/minでエッチング後の圧電/電歪体層114の形状も基板面に対して直角に近いねらいどおりのものとなった。   Next, after a resist is formed at a desired location in order to protect the portion to be left such as the base 101, predetermined portions of the single crystal substrate 111 and the piezoelectric / electrostrictive layer 114 are wet-etched with a hydrofluoric acid solution. Then, the resist was peeled off to complete the printer head. In this wet etching process, the etching rate of the piezoelectric / electrostrictive layer 114 was 120 nm / min, and the shape of the etched piezoelectric / electrostrictive layer 114 was as close to a right angle as possible with respect to the substrate surface.

次に、上記構成のプリンタヘッドの吐出実験を行った。このプリンタヘッドの吐出原理を図1(a)を用いて説明する。インクカートリッジ(不図示)からインクを共通液室104から、絞り105を通して個別液室102に充填し、任意の駆動電源Sから信号を上下電極113、115に印加すると振動板116が撓み、これが個別液室102の体積を変化させ、個別液室102内に充填されたインクを加圧し、この圧力によって吐出口103からインク液滴Dが吐出する。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量9pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。   Next, a discharge experiment of the printer head having the above configuration was performed. The discharge principle of this printer head will be described with reference to FIG. When ink is supplied from an ink cartridge (not shown) from the common liquid chamber 104 to the individual liquid chamber 102 through the diaphragm 105, and a signal is applied to the upper and lower electrodes 113 and 115 from an arbitrary driving power source S, the diaphragm 116 bends. The volume of the liquid chamber 102 is changed, the ink filled in the individual liquid chamber 102 is pressurized, and the ink droplet D is ejected from the ejection port 103 by this pressure. In the printer head of this embodiment, a discharge amount of 9 pl and a discharge speed of 9 m / sec can be obtained by applying a 20 V, 10 kHz sine wave, and there is no problem in durability, and the printer head is excellent.

(比較例1)
図6〜図8はプリンタヘッド製造工程において本発明の圧電/電歪素子構造体の作製方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成は実施例1と同様である。
(Comparative Example 1)
6 to 8 are views for explaining mainly the method for manufacturing the piezoelectric / electrostrictive element structure of the present invention in the printer head manufacturing process, when viewed from the direction perpendicular to the arrangement pitch of the discharge ports 103. FIG. FIG. Here, the configuration of the printer head is the same as that of the first embodiment.

まず、図6(a)に示すように6inchサイズの(111)単結晶Si基板211を850℃に加熱しながらスパッタ法でバッファー層212として単結晶酸化物材料であるYSZをエピタキシャル成長させ、100nmの厚みを持つ(111)配向したYSZ薄膜を成膜する。次に、図6(b)に示すように、YSZバッファー層212上に、下電極用金属マスクを当接させ、600℃に加熱しながらスパッタ法により下電極213としてPtをエピタキシャル成長させ、100nmの厚みを持つ(100)配向したPt下電極213をパターニングする。次に、下電極用金属マスクを外した後、図6(c)に示すようにこの上に圧電/電歪体であるPZTをスパッタ法により基板温度650℃で成膜した。バッファー層212上にはエピタキシャル成長がおき、3000nmの厚みの(001)PZT膜214が成膜できたが、積層膜を含む基板211に反りが見られた。   First, as shown in FIG. 6 (a), a 6-inch size (111) single crystal Si substrate 211 is heated to 850 ° C., and YSZ, which is a single crystal oxide material, is epitaxially grown as a buffer layer 212 by sputtering. A (111) -oriented YSZ thin film having a thickness is formed. Next, as shown in FIG. 6B, a lower electrode metal mask is brought into contact with the YSZ buffer layer 212, and Pt is epitaxially grown as the lower electrode 213 by sputtering while heating at 600 ° C. The (100) -oriented Pt lower electrode 213 having a thickness is patterned. Next, after removing the metal mask for the lower electrode, as shown in FIG. 6C, a piezoelectric / electrostrictive PZT film was formed thereon at a substrate temperature of 650 ° C. by sputtering. Epitaxial growth occurred on the buffer layer 212, and a (001) PZT film 214 having a thickness of 3000 nm could be formed. However, the substrate 211 including the laminated film was warped.

次に、図7(a)に示すように、PZT膜214上にスパッタ法で下地層としてTi(4nm)を持つPt上電極215を150nmの厚みで成膜した。次に、図7(b)に示すように、振動板材料としてSiO2をスパッタ法により3000nmで成膜して振動板216を形成し、この上に基体201とのAu-Au接合のためのAu層217(層厚:100nm)を設ける。こうして作製された圧電/電歪体素子構造体は図8(a)に示すように、個別液室202、吐出口203、共通液室(不図示)等が形成された基体201に位置合わせされ、Au-Au接合したが、基板の反りのため接合ができなかった。そこで反りを矯正するために基板加熱をおこない、矯正した後接着剤により基体201への接合を行った。 Next, as shown in FIG. 7A, a Pt upper electrode 215 having Ti (4 nm) as a base layer was formed on the PZT film 214 by sputtering to a thickness of 150 nm. Next, as shown in FIG. 7B, SiO 2 is formed into a film at 3000 nm by a sputtering method as a vibration plate material to form a vibration plate 216, on which an Au—Au bonding with the base 201 is performed. An Au layer 217 (layer thickness: 100 nm) is provided. As shown in FIG. 8A, the piezoelectric / electrostrictive element structure manufactured in this way is aligned with a base 201 on which an individual liquid chamber 202, a discharge port 203, a common liquid chamber (not shown), and the like are formed. Although Au-Au bonding was performed, bonding was not possible due to warpage of the substrate. Therefore, the substrate was heated in order to correct the warp, and after correction, the substrate 201 was bonded to the substrate 201 with an adhesive.

次に、基体201等を保護するためにレジストを所望の場所に形成した後、弗酸系溶液により、単結晶基板211、バッファー層213及び圧電/電歪体層214をウエットエッチングして除去し、さらにレジストを剥離してプリンタヘッドを完成させた。本ウエットエッチング工程において圧電/電歪体層214のエッチングレートは70nm/minでエッチング後の圧電/電歪体層214の形状も一部オーバーエッチングのため変形し、ねらいどおりのものにならなかった。   Next, after forming a resist at a desired location to protect the base 201 and the like, the single crystal substrate 211, the buffer layer 213 and the piezoelectric / electrostrictive layer 214 are removed by wet etching with a hydrofluoric acid solution. Further, the resist was removed to complete the printer head. In this wet etching process, the etching rate of the piezoelectric / electrostrictive layer 214 was 70 nm / min, and the shape of the piezoelectric / electrostrictive layer 214 after etching was partially deformed due to overetching, and did not become the intended one. .

次に、上記構成のプリンタヘッドの吐出実験を行った。実施例1と同様に20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得る部分もあったが、まったく吐出が見られない部分があった。また、耐久試験を継続していくと、やはり吐出しなくなる部分がみられた。   Next, a discharge experiment of the printer head having the above configuration was performed. As in Example 1, there was a part where a discharge amount of 10 pl and a discharge speed of 9 m / sec were obtained by applying a sine wave of 20 V and 10 kHz, but there was a part where no discharge was observed. In addition, as the durability test was continued, there was a portion where the discharge was not possible.

(実施例2)
図9〜図10はプリンタヘッド製造工程において本発明第2の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口103の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)320を用いて作製した。このELTRANはSi層321上にSiO2層322及び単結晶Si層323が形成されており、Si層321が個別液室を形成する基体の役割、SiO2層322はエッチングストップ層兼振動板、単結晶Si層323が圧電/電歪体構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層321が500μm、SiO2層322が3μm、(111)単結晶Si層323が0.3μmの3層構成とした。
(Example 2)
FIGS. 9 to 10 are views for explaining mainly the manufacturing method of the second piezoelectric / electrostrictive element structure according to the present invention in the printer head manufacturing process, as viewed from the direction perpendicular to the arrangement pitch of the discharge ports 103. FIGS. FIG. Here, the configuration of the printer head is substantially the same as that of the first embodiment. This printer head was manufactured using SOI-Epi wafer / ELTRAN (manufactured by Canon Inc.) 320 having a thickness of about 500 μm. In this ELTRAN, a SiO 2 layer 322 and a single crystal Si layer 323 are formed on a Si layer 321. The Si layer 321 serves as a substrate for forming an individual liquid chamber, and the SiO 2 layer 322 is an etching stop layer / vibration plate. The single crystal Si layer 323 serves as a single crystal substrate for manufacturing the piezoelectric / electrostrictive structure. The ELTRAN in this embodiment has a three-layer structure in which the Si layer 321 is 500 μm, the SiO 2 layer 322 is 3 μm, and the (111) single crystal Si layer 323 is 0.3 μm.

まず、図9(a)に示すように前述した6inchサイズのELTRAN基板320上に図1(b)の複数の個別液室102に対応するようパターンを形成したバッファー層用金属マスクを当接させ、基板を850℃に加熱しながらスパッタ法でバッファー層312として単結晶酸化物材料であるYSZをエピタキシャル成長させ、100nmの厚みを持つ(111)配向したYSZ薄膜をパターニングする。次に、バッファー層用金属マスクを外した後、図9(b)に示すように、パターニングされたYSZバッファー層312上に、基板を600℃に加熱しながらスパッタ法により下電極313としてPtをエピタキシャル成長させ、100nmの厚みを持つ(100)配向したPt下電極313を成膜する。次に、図9(c)に示すようにこの上に圧電/電歪体であるPZTを650℃に基板加熱しながらスパッタ法により成膜した。ここでバッファー層312上の位置ではPZT層はエピタキシャル成長しており、3000nmの厚みの(001)PZT膜314が成膜できた。また、バッファー層312が設けられていない領域においては多結晶膜となっていた。続いて、PZT膜314上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極315を150nmの厚みでパターン成膜した。   First, as shown in FIG. 9A, a buffer layer metal mask formed with a pattern corresponding to the plurality of individual liquid chambers 102 in FIG. Then, while heating the substrate to 850 ° C., YSZ, which is a single crystal oxide material, is epitaxially grown as a buffer layer 312 by sputtering, and a (111) -oriented YSZ thin film having a thickness of 100 nm is patterned. Next, after removing the metal mask for the buffer layer, as shown in FIG. 9B, Pt is formed on the patterned YSZ buffer layer 312 as the lower electrode 313 by sputtering while heating the substrate to 600 ° C. Epitaxial growth is performed to form a (100) -oriented Pt lower electrode 313 having a thickness of 100 nm. Next, as shown in FIG. 9C, a piezoelectric / electrostrictive PZT film was formed thereon by sputtering while heating the substrate to 650.degree. Here, the PZT layer was epitaxially grown at a position on the buffer layer 312, and a (001) PZT film 314 having a thickness of 3000 nm could be formed. In the region where the buffer layer 312 is not provided, it is a polycrystalline film. Subsequently, a Pt upper electrode 315 having Ti (4 nm) as a base layer was formed by patterning at a position corresponding to the individual liquid chamber on the PZT film 314 with a thickness of 150 nm.

次に、図10(a)に示すように、弗酸系溶液により、不要部分のPZT層314をウエットエッチングして除去する。このときPt下電極313がエッチングストップ層となる。続いて、図10(b)に示すように、弗酸系溶液により、ELTRANのSi層をウエットエッチングして個別液室や共通液室を形成する。この工程においてSiO2層322はエッチングストップ層の役割を果たし、更に振動板の役割を果たす。最後にSUS基板に複数の吐出口が形成されたノズルプレートを接着剤により接合し、本発明のプリンタヘッドを完成させた。 Next, as shown in FIG. 10A, unnecessary portions of the PZT layer 314 are removed by wet etching with a hydrofluoric acid solution. At this time, the Pt lower electrode 313 becomes an etching stop layer. Subsequently, as shown in FIG. 10B, the ELTRAN Si layer is wet-etched with a hydrofluoric acid solution to form individual liquid chambers and common liquid chambers. In this step, the SiO 2 layer 322 serves as an etching stop layer and further serves as a diaphragm. Finally, a nozzle plate having a plurality of discharge ports formed on the SUS substrate was joined with an adhesive to complete the printer head of the present invention.

本ウエットエッチング工程においてエッチングレートは120nm/minでエッチング後のPZT層314の形状も基板面に対して直角に近いねらいどおりのものとなった。   In this wet etching process, the etching rate was 120 nm / min, and the shape of the etched PZT layer 314 was also as intended to be close to a right angle to the substrate surface.

次に上記構成のプリンタヘッドの吐出実験を行った。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。   Next, a discharge experiment of the printer head having the above configuration was performed. In the printer head of this embodiment, a discharge amount of 10 pl and a discharge speed of 9 m / sec can be obtained by applying a sine wave of 20 V and 10 kHz, and there is no problem in durability, and the printer head is excellent.

(実施例3)
図11〜図12はプリンタヘッド製造工程において本発明第3の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)420を用いて作製した。このELTRANはSi層421上にSiO2層422及び単結晶Si層423が形成されており、Si層421が個別液室を形成する基体の役割、SiO2層422はエッチングストップ層兼振動板、単結晶Si層423が圧電/電素子構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層421が500μm、SiO2層422が3μm、(111)単結晶Si層423が0.3μmの3層構成とした。まず、図11(a)に示すように前述した6inchサイズのELTRAN基板420上に図1(b)の複数の個別液室102部分をほぼ隠す形で形成されたパターンを持つ金属マスクを当接させ配向阻止層416としてTiを50nmの厚みで成膜する。次に基板を850℃に加熱しながら図11(b)に示すように前述したパターニングされた配向阻止層416を覆うようにスパッタ法でバッファー層412として単結晶酸化物材料であるYSZを成膜し、続いてYSZバッファー層412上に、基板を600℃に加熱しながらスパッタ法により下電極413としてPtを100nmの厚みで成膜する。このときパターニングされた配向阻止層416以外の部分でYSZ、Ptはそれぞれ(111)、(100)にエピタキシャル成長し、配向阻止層416上に形成されるYSZ、Ptはエピタキシャル成長しない。次に、図11(c)に示すようにこの上に圧電/電歪体であるPZTを650℃に基板加熱しながらスパッタ法により成膜した。ここでエピタキシャル成長したPt上ではPZT層はエピタキシャル成長しており、3000nmの厚みの(001)PZT膜414が成膜できた。同様にPtがエピタキシャル成長していない領域においてはPZTもエピタキシャル成長していない。続いて、PZT膜414上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極415を150nmの厚みでパターン成膜した。
(Example 3)
FIGS. 11 to 12 are diagrams for explaining mainly the method of manufacturing the third piezoelectric / electrostrictive element structure according to the present invention in the printer head manufacturing process, as viewed from the direction perpendicular to the arrangement pitch of the discharge ports. FIG. Here, the configuration of the printer head is substantially the same as that of the first embodiment. This printer head was manufactured using SOI-Epi wafer / ELTRAN (manufactured by Canon Inc.) 420 having a thickness of about 500 μm. In this ELTRAN, a SiO 2 layer 422 and a single crystal Si layer 423 are formed on a Si layer 421, and the Si layer 421 serves as a substrate for forming an individual liquid chamber, and the SiO 2 layer 422 is an etching stop layer / vibration plate, The single crystal Si layer 423 serves as a single crystal substrate for manufacturing the piezoelectric / electric element structure. The ELTRAN in this embodiment has a three-layer structure in which the Si layer 421 is 500 μm, the SiO 2 layer 422 is 3 μm, and the (111) single crystal Si layer 423 is 0.3 μm. First, as shown in FIG. 11A, a metal mask having a pattern formed so as to substantially hide the plurality of individual liquid chambers 102 shown in FIG. 1B is abutted on the 6-inch ELTRAN substrate 420 described above. Then, Ti is deposited to a thickness of 50 nm as the orientation blocking layer 416. Next, while heating the substrate to 850 ° C., as shown in FIG. 11B, YSZ, which is a single crystal oxide material, is formed as the buffer layer 412 by sputtering so as to cover the above-described patterned orientation blocking layer 416. Subsequently, a Pt film having a thickness of 100 nm is formed as the lower electrode 413 on the YSZ buffer layer 412 by sputtering while heating the substrate to 600 ° C. At this time, YSZ and Pt are epitaxially grown at (111) and (100) at portions other than the patterned alignment blocking layer 416, and YSZ and Pt formed on the alignment blocking layer 416 are not epitaxially grown. Next, as shown in FIG. 11C, a piezoelectric / electrostrictive PZT film was formed thereon by sputtering while heating the substrate to 650.degree. Here, the PZT layer was epitaxially grown on the epitaxially grown Pt, and a (001) PZT film 414 having a thickness of 3000 nm could be formed. Similarly, PZT is not epitaxially grown in a region where Pt is not epitaxially grown. Subsequently, a Pt upper electrode 415 having a Ti (4 nm) layer as a base layer was formed by patterning at a position corresponding to the individual liquid chamber on the PZT film 414 with a thickness of 150 nm.

次に、図12(a)に示すように、弗酸系溶液により、不要なPZT層414をウエットエッチングして除去する。このとき下電極層413がエッチングストップ層となる。続いて、図12(b)に示すように、弗酸系溶液により、ELTRANのSi層をウエットエッチングして個別液室や共通液室を形成する。この工程においてSiO2層422はエッチングストップ層の役割を果たし、更に振動板の役割を果たす。最後にSUS基板に複数の吐出口が形成されたノズルプレート424を接着剤により接合し、本発明のプリンタヘッドを完成させた。 Next, as shown in FIG. 12A, unnecessary PZT layer 414 is removed by wet etching with a hydrofluoric acid solution. At this time, the lower electrode layer 413 becomes an etching stop layer. Subsequently, as shown in FIG. 12B, the ELTRAN Si layer is wet-etched with a hydrofluoric acid solution to form individual liquid chambers and a common liquid chamber. In this step, the SiO 2 layer 422 serves as an etching stop layer and further serves as a diaphragm. Finally, the nozzle plate 424 having a plurality of discharge ports formed on the SUS substrate was joined with an adhesive to complete the printer head of the present invention.

本ウエットエッチング工程においてエッチングレートは150nm/minでエッチング後のPZT層414の形状も基板面に対して直角に近いねらいどおりのものとなった。   In this wet etching step, the etching rate was 150 nm / min, and the shape of the etched PZT layer 414 was also as intended to be close to a right angle to the substrate surface.

次に上記構成のプリンタヘッドの吐出実験を行った。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。   Next, a discharge experiment of the printer head having the above configuration was performed. In the printer head of this embodiment, a discharge amount of 10 pl and a discharge speed of 9 m / sec can be obtained by applying a sine wave of 20 V and 10 kHz, and there is no problem in durability, and the printer head is excellent.

(実施例4)
図13〜図14はプリンタヘッド製造工程において本発明第4の圧電/電歪素子構造体の製造方法を中心に説明するための図であり、吐出口の配列ピッチに対して垂直方向から見たときの断面図である。ここでプリンタヘッドとしての構成等は実施例1とほぼ同様である。本プリンタヘッドは厚さが約500μmのSOI-Epiウエハー/ELTRAN(キヤノン社製)520を用いて作製した。このELTRANはSi層521上にSiO2層522及び単結晶Si層523が形成されており、Si層521が個別液室を形成する基体の役割、SiO2層522はエッチングストップ層兼振動板、単結晶Si層523が圧電/電素子構造体製造の為の単結晶基板の役割を果たす。本実施例におけるELTRANは、Si層521が500μm、SiO2層522が3μm、(100)単結晶Si層523が0.3μmの3層構成とした。まず、図13(a)に示すように前述した6inchサイズのELTRAN基板520上に基板を850℃に加熱しながらスパッタ法でバッファー層として単結晶酸化物材料であるYSZとCeO2を連続してエピタキシャル成長させ、それぞれ100nm、5nmの厚みを持つ(100)配向したYSZ層531及びCeO2層532を成膜する。次に、図1(b)の複数の個別液室102に対応するようパターンを形成した下電極用金属マスクを当接させ、図13(b)に示すようにペロブスカイト型単結晶酸化物導電体であるLaNiO3とSrRuO3を下電極層として600℃基板加熱で連続して成膜し、パターニングされた(100)LaNiO3層533と(100)SrRuO3層534を形成する。次に、図13(c)に示すようにこの上に圧電/電歪体であるPZT膜535を650℃に基板加熱しながらスパッタ法により3000nmの厚みで成膜した。ここでパターニングされた(100)LaNiO3層533と(100)SrRuO3層534上ではPZT層535はエピタキシャル成長している。また、電極領域以外においては電極領域に比較して結晶性が低い。続いて、PZT層535上の個別液室に対応した位置にスパッタ法で下地層としてTi(4nm)を持つPt上電極536を150nmの厚みでパターン成膜した。
Example 4
FIGS. 13 to 14 are views for explaining mainly the fourth piezoelectric / electrostrictive element structure manufacturing method of the present invention in the printer head manufacturing process, as viewed from the direction perpendicular to the arrangement pitch of the discharge ports. FIG. Here, the configuration of the printer head is substantially the same as that of the first embodiment. This printer head was manufactured using SOI-Epi wafer / ELTRAN (manufactured by Canon Inc.) 520 having a thickness of about 500 μm. In this ELTRAN, a SiO 2 layer 522 and a single crystal Si layer 523 are formed on a Si layer 521, and the Si layer 521 serves as a substrate for forming an individual liquid chamber. The SiO 2 layer 522 is an etching stop layer / vibration plate, The single crystal Si layer 523 serves as a single crystal substrate for manufacturing the piezoelectric / electric element structure. The ELTRAN in this example has a three-layer structure in which the Si layer 521 is 500 μm, the SiO 2 layer 522 is 3 μm, and the (100) single crystal Si layer 523 is 0.3 μm. First, as shown in FIG. 13A, a single crystal oxide material YSZ and CeO 2 are continuously formed as a buffer layer by a sputtering method while heating the substrate to the above-described 6 inch size ELTRAN substrate 520 at 850 ° C. Epitaxial growth is performed to form a (100) -oriented YSZ layer 531 and a CeO 2 layer 532 having a thickness of 100 nm and 5 nm, respectively. Next, a lower electrode metal mask having a pattern corresponding to the plurality of individual liquid chambers 102 in FIG. 1B is brought into contact with the perovskite type single crystal oxide conductor as shown in FIG. 13B. LaNiO 3 and SrRuO 3 as the lower electrode layers are continuously formed by heating the substrate at 600 ° C., and patterned (100) LaNiO 3 layer 533 and (100) SrRuO 3 layer 534 are formed. Next, as shown in FIG. 13 (c), a PZT film 535, which is a piezoelectric / electrostrictive body, was formed thereon with a thickness of 3000 nm by sputtering while heating the substrate to 650 ° C. On the (100) LaNiO 3 layer 533 and the (100) SrRuO 3 layer 534 patterned here, the PZT layer 535 is epitaxially grown. Further, the crystallinity is lower in the region other than the electrode region as compared with the electrode region. Subsequently, a Pt upper electrode 536 having Ti (4 nm) as a base layer was formed by patterning at a position corresponding to the individual liquid chamber on the PZT layer 535 with a thickness of 150 nm.

次に、図14(a)に示すように、弗酸系溶液により、PZT層535をウエットエッチングして除去する。このときバッファー層となるYSZ層531及びCeO2層532がエッチングストップ層となる。続いて、図14(b)に示すように、弗酸系溶液により、ELTRANのSi層をウエットエッチングして個別液室や共通液室を形成する。この工程においてSiO2層522はエッチングストップ層の役割を果たし、更に振動板の役割を果たす。最後に、図14(c)に示すように、SUS基板に複数の吐出口が形成されたノズルプレート524を接着剤により接合し、本発明のプリンタヘッドを完成させた。 Next, as shown in FIG. 14A, the PZT layer 535 is removed by wet etching with a hydrofluoric acid solution. At this time, the YSZ layer 531 and the CeO 2 layer 532 serving as a buffer layer serve as an etching stop layer. Subsequently, as shown in FIG. 14B, the ELTRAN Si layer is wet-etched with a hydrofluoric acid solution to form individual liquid chambers and common liquid chambers. In this step, the SiO 2 layer 522 serves as an etching stop layer and further serves as a diaphragm. Finally, as shown in FIG. 14C, a nozzle plate 524 having a plurality of discharge ports formed on a SUS substrate was joined with an adhesive to complete the printer head of the present invention.

本ウエットエッチング工程においてエッチングレートは90nm/minでエッチング後のPZT層535の形状も基板面に対して直角に近いねらいどおりのものとなった。   In this wet etching process, the etching rate was 90 nm / min, and the shape of the etched PZT layer 535 was also as intended to be close to a right angle to the substrate surface.

次に上記構成のプリンタヘッドの吐出実験を行った。本実施例のプリンタヘッドにおいて20V、10kHzの正弦波印加で吐出量10pl、吐出速度9m/secを得ることができ、耐久性にも問題がなく、プリンタヘッドとして優れたものとなった。   Next, a discharge experiment of the printer head having the above configuration was performed. In the printer head of this embodiment, a discharge amount of 10 pl and a discharge speed of 9 m / sec can be obtained by applying a sine wave of 20 V and 10 kHz, and there is no problem in durability, and the printer head is excellent.

本発明の実施例1に係るプリンタヘッドの断面拡大図(a)と上部から見たときの一部拡大図(b)である。FIG. 2 is an enlarged cross-sectional view (a) of the printer head according to the first embodiment of the present invention and a partially enlarged view (b) when viewed from above. 本発明の実施例1に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 1 of this invention. 本発明の実施例1に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 1 of this invention. 本発明の実施例1に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 1 of this invention. 課題を解決するために用いたマスクパターンの一例を示す図である。It is a figure which shows an example of the mask pattern used in order to solve a subject. 比較例の製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the discharge outlet which shows the manufacturing process of a comparative example. 比較例の製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the discharge outlet which shows the manufacturing process of a comparative example. 比較例の製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the discharge outlet which shows the manufacturing process of a comparative example. 本発明の実施例2に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 2 of this invention. 本発明の実施例2に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 2 of this invention. 本発明の実施例3に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 3 of this invention. 本発明の実施例3に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 3 of this invention. 本発明の実施例4に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 4 of this invention. 本発明の実施例4に係るプリンタヘッドの製造工程を示す吐出口の配列方向の断面図である。It is sectional drawing of the arrangement direction of the ejection opening which shows the manufacturing process of the printer head which concerns on Example 4 of this invention.

符号の説明Explanation of symbols

101 基体
102 個別液室
103 吐出口
111 単結晶基板
112 バッファー層
113 下電極
114 圧電/電歪体膜
115 上電極
116 振動板
117 Au膜
101 Substrate 102 Individual liquid chamber 103 Discharge port 111 Single crystal substrate 112 Buffer layer 113 Lower electrode 114 Piezoelectric / electrostrictive film 115 Upper electrode 116 Diaphragm 117 Au film

Claims (18)

圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法。
A method for manufacturing a piezoelectric / electrostrictive element structure having a piezoelectric / electrostrictive film, a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film,
Forming a buffer layer oriented and grown in a pattern on a single crystal substrate;
Aligning and growing the lower electrode layer on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the buffer layer by an etching process;
A method for manufacturing a piezoelectric / electrostrictive element structure, comprising:
前記配向成長は、エピタキシャル成長であることを特徴とする請求項1に記載の圧電/電歪体素子構造体の製造方法。   The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 1, wherein the orientation growth is epitaxial growth. 前記圧電/電歪体膜を配向成長させる工程と前記エッチング処理により除去する工程との間に、前記圧電/電歪体膜の上に前記上電極層を形成する工程を更に有することを特徴とする請求項1または2に記載の圧電/電歪体素子構造体の製造方法。   The method further comprises the step of forming the upper electrode layer on the piezoelectric / electrostrictive film between the step of orientation-growing the piezoelectric / electrostrictive film and the step of removing by the etching process. A method for manufacturing a piezoelectric / electrostrictive element structure according to claim 1 or 2. 前記エッチング処理がウェットエッチングであることを特徴とする請求項1〜3のいずれかに記載の圧電/電歪体素子構造体の製造方法。   The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 1, wherein the etching treatment is wet etching. 前記エッチング処理がドライエッチングであることを特徴とする請求項1〜3のいずれかに記載の圧電/電歪体素子構造体の製造方法。   4. The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 1, wherein the etching process is dry etching. 前記単結晶基板の上にパターン状の配向阻止層を形成し、前記単結晶基板の前記配向阻止層が形成された部分以外の部分の上で前記バッファー層を配向成長させることにより、前記パターン状に配向成長したバッファー層を形成することを特徴とする請求項1〜5のいずれかに記載の圧電/電歪体素子構造体の製造方法。   A patterned orientation blocking layer is formed on the single crystal substrate, and the buffer layer is oriented and grown on a portion of the single crystal substrate other than the portion where the orientation blocking layer is formed, thereby forming the patterned shape. A method for producing a piezoelectric / electrostrictive element structure according to claim 1, wherein a buffer layer oriented and grown is formed. 前記下電極がペロブスカイト型酸化物導電材料からなることを特徴とする請求項1〜6のいずれかに記載の圧電/電歪体素子構造体の製造方法。   7. The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 1, wherein the lower electrode is made of a perovskite oxide conductive material. 前記下電極が、(Srx,Cay,Baz)RuO3(但しx+y+z=1)系酸化物からなることを特徴とする請求項7に記載の圧電/電歪体素子構造体の製造方法。 The lower electrode, (Sr x, Ca y, Ba z) RuO 3 ( where x + y + z = 1) based piezoelectric / electrostrictive element structure according to claim 7, characterized in that an oxide Body manufacturing method. 前記下電極が、CNiO3系酸化物からなり、CはLa、Pr、Nd、Sm及びEuから選ばれた少なくとも1種の元素であることを特徴とする請求項1に記載の圧電/電歪体素子構造体の製造方法。 2. The piezoelectric / electrostrictive according to claim 1, wherein the lower electrode is made of a CNiO 3 -based oxide, and C is at least one element selected from La, Pr, Nd, Sm, and Eu. Manufacturing method of body element structure. 請求項1〜9のいずれかに記載の圧電/電歪体素子構造体の製造方法によって製造された圧電/電歪体素子構造体。   A piezoelectric / electrostrictive element structure manufactured by the method for manufacturing a piezoelectric / electrostrictive element structure according to claim 1. 圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体の製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする圧電/電歪体素子構造体の製造方法。
A method for manufacturing a piezoelectric / electrostrictive element structure having a piezoelectric / electrostrictive film, a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film,
Forming a buffer layer oriented and grown on a single crystal substrate;
Forming the lower electrode layer oriented and grown in a pattern on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the lower electrode layer by an etching process;
A method for manufacturing a piezoelectric / electrostrictive element structure, comprising:
前記配向成長は、エピタキシャル成長であることを特徴とする請求項11に記載の圧電/電歪体素子構造体の製造方法。   12. The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 11, wherein the orientation growth is epitaxial growth. 前記圧電/電歪体膜を配向成長させる工程と前記エッチング処理により除去する工程との間に、前記圧電/電歪体膜の上に前記上電極層を形成する工程を更に有することを特徴とする請求項11または12に記載の圧電/電歪体素子構造体の製造方法。   The method further comprises the step of forming the upper electrode layer on the piezoelectric / electrostrictive film between the step of orientation-growing the piezoelectric / electrostrictive film and the step of removing by the etching process. A method for manufacturing a piezoelectric / electrostrictive element structure according to claim 11 or 12. 前記エッチング処理がウエットエッチングであることを特徴とする請求項11〜13のいずれかに記載の圧電/電歪体素子構造体の製造方法。   The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 11, wherein the etching treatment is wet etching. 前記エッチング処理がドライエッチングであることを特徴とする請求項11〜13のいずれかに記載の圧電/電歪体素子構造体の製造方法。   The method for manufacturing a piezoelectric / electrostrictive element structure according to claim 11, wherein the etching treatment is dry etching. 請求項11〜15のいずれかに記載の圧電/電歪体素子構造体の製造方法によって製造された圧電/電歪体素子構造体。   A piezoelectric / electrostrictive element structure manufactured by the method for manufacturing a piezoelectric / electrostrictive element structure according to claim 11. 液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上にパターン状に配向成長したバッファー層を形成する工程と、
前記バッファー層の上に前記下電極層を配向成長させる工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記バッファー層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法。
A piezoelectric / electrostrictive film provided in correspondence with the liquid chamber, the piezoelectric / electrostrictive film, and a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film; An electrostrictive element structure, and a manufacturing method of a liquid jet head comprising:
Forming a buffer layer oriented and grown in a pattern on a single crystal substrate;
Aligning and growing the lower electrode layer on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the buffer layer by an etching process;
A method for manufacturing a liquid jet head, comprising:
液体を吐出する吐出口に連通する液室と、該液室に対応して設けられ、圧電/電歪体膜と該圧電/電歪体膜を挟持する下電極及び上電極とを有する圧電/電歪体素子構造体と、を具備する液体噴射ヘッドの製造方法であって、
単結晶基板の上に配向成長したバッファー層を形成する工程と、
前記バッファー層の上にパターン状に配向成長した前記下電極層を形成する工程と、
前記バッファー層及び前記下電極層を覆う様に、前記圧電/電歪体膜を配向成長させる工程と、
前記圧電/電歪体膜の、前記下電極層のパターンに倣って配向成長した部分以外の部分をエッチング処理により除去する工程と、
を有することを特徴とする液体噴射ヘッドの製造方法。
A piezoelectric / electrostrictive film provided in correspondence with the liquid chamber, the piezoelectric / electrostrictive film, and a lower electrode and an upper electrode sandwiching the piezoelectric / electrostrictive film; An electrostrictive element structure, and a manufacturing method of a liquid jet head comprising:
Forming a buffer layer oriented and grown on a single crystal substrate;
Forming the lower electrode layer oriented and grown in a pattern on the buffer layer;
A step of orientationally growing the piezoelectric / electrostrictive film so as to cover the buffer layer and the lower electrode layer;
Removing a portion of the piezoelectric / electrostrictive film other than the portion grown by orientation following the pattern of the lower electrode layer by an etching process;
A method for manufacturing a liquid jet head, comprising:
JP2005252375A 2004-08-31 2005-08-31 Piezoelectric / electrostrictive element structure, manufacturing method of piezoelectric / electrostrictive element structure, and manufacturing method of liquid jet head Expired - Fee Related JP4290151B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005252375A JP4290151B2 (en) 2004-08-31 2005-08-31 Piezoelectric / electrostrictive element structure, manufacturing method of piezoelectric / electrostrictive element structure, and manufacturing method of liquid jet head

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004253540 2004-08-31
JP2005252375A JP4290151B2 (en) 2004-08-31 2005-08-31 Piezoelectric / electrostrictive element structure, manufacturing method of piezoelectric / electrostrictive element structure, and manufacturing method of liquid jet head

Publications (2)

Publication Number Publication Date
JP2006100814A true JP2006100814A (en) 2006-04-13
JP4290151B2 JP4290151B2 (en) 2009-07-01

Family

ID=36240277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252375A Expired - Fee Related JP4290151B2 (en) 2004-08-31 2005-08-31 Piezoelectric / electrostrictive element structure, manufacturing method of piezoelectric / electrostrictive element structure, and manufacturing method of liquid jet head

Country Status (1)

Country Link
JP (1) JP4290151B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147088A (en) * 2008-12-16 2010-07-01 Tdk Corp Method of manufacturing piezoelectric element
WO2011086645A1 (en) * 2010-01-12 2011-07-21 コニカミノルタホールディングス株式会社 Method for manufacturing piezoelectric element, and piezoelectric element manufactured by the method
JP2011236121A (en) * 2010-04-30 2011-11-24 Commissariat A L'energie Atomique & Aux Energies Alternatives METHOD FOR OBTAINING AlN LAYER HAVING SUBSTANTIALLY VERTICAL SIDE
JP2011243632A (en) * 2010-05-14 2011-12-01 National Institute Of Advanced Industrial & Technology Field effect transistor having channel layer of perovskite-type complex oxide, manufacturing method thereof, and memory element using this
CN103072378A (en) * 2011-10-25 2013-05-01 珠海纳思达电子科技有限公司 Liquid nozzle and manufacturing method thereof
JP2014067808A (en) * 2012-09-25 2014-04-17 Fujifilm Corp Etchant, method for manufacturing piezoelectric element, and etching method
JP2015032587A (en) * 2013-07-31 2015-02-16 株式会社デンソー Piezoelectric element and method of manufacturing the same
JP2018020510A (en) * 2016-08-04 2018-02-08 ローム株式会社 Piezoelectric element utilization device and method for manufacturing the same
WO2022070524A1 (en) * 2020-09-30 2022-04-07 富士フイルム株式会社 Piezoelectric laminate and piezoelectric element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4665025B2 (en) * 2008-12-16 2011-04-06 Tdk株式会社 Method for manufacturing piezoelectric element
JP2010147088A (en) * 2008-12-16 2010-07-01 Tdk Corp Method of manufacturing piezoelectric element
EP2525423A4 (en) * 2010-01-12 2014-01-22 Konica Minolta Holdings Inc Method for manufacturing piezoelectric element, and piezoelectric element manufactured by the method
WO2011086645A1 (en) * 2010-01-12 2011-07-21 コニカミノルタホールディングス株式会社 Method for manufacturing piezoelectric element, and piezoelectric element manufactured by the method
US9157378B2 (en) 2010-01-12 2015-10-13 Konica Minolta Holdings, Inc. Method for manufacturing piezoelectric element and piezoelectric element manufactured using same
EP2525423A1 (en) * 2010-01-12 2012-11-21 Konica Minolta Holdings, Inc. Method for manufacturing piezoelectric element, and piezoelectric element manufactured by the method
JP5549680B2 (en) * 2010-01-12 2014-07-16 コニカミノルタ株式会社 Piezoelectric element manufacturing method and piezoelectric element manufactured by the manufacturing method
JP2011236121A (en) * 2010-04-30 2011-11-24 Commissariat A L'energie Atomique & Aux Energies Alternatives METHOD FOR OBTAINING AlN LAYER HAVING SUBSTANTIALLY VERTICAL SIDE
JP2011243632A (en) * 2010-05-14 2011-12-01 National Institute Of Advanced Industrial & Technology Field effect transistor having channel layer of perovskite-type complex oxide, manufacturing method thereof, and memory element using this
CN103072378A (en) * 2011-10-25 2013-05-01 珠海纳思达电子科技有限公司 Liquid nozzle and manufacturing method thereof
JP2014067808A (en) * 2012-09-25 2014-04-17 Fujifilm Corp Etchant, method for manufacturing piezoelectric element, and etching method
JP2015032587A (en) * 2013-07-31 2015-02-16 株式会社デンソー Piezoelectric element and method of manufacturing the same
JP2018020510A (en) * 2016-08-04 2018-02-08 ローム株式会社 Piezoelectric element utilization device and method for manufacturing the same
WO2022070524A1 (en) * 2020-09-30 2022-04-07 富士フイルム株式会社 Piezoelectric laminate and piezoelectric element

Also Published As

Publication number Publication date
JP4290151B2 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US8082640B2 (en) Method for manufacturing a ferroelectric member element structure
JP4290151B2 (en) Piezoelectric / electrostrictive element structure, manufacturing method of piezoelectric / electrostrictive element structure, and manufacturing method of liquid jet head
KR100978145B1 (en) Epitaxial oxide film, piezoelectric film, piezoelectric film element, and liquid delivery head and liquid delivery apparatus using piezoelectric element
KR100777468B1 (en) Dielectric, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for dielectric
JP5300184B2 (en) Piezoelectric body, piezoelectric element, liquid discharge head and liquid discharge apparatus using the piezoelectric element
KR100581257B1 (en) Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink-jet type recording apparatus
CN100457458C (en) Dielectrics element, piezoelectrics element, ink jet head and producing method thereof
US7517063B2 (en) Piezoelectric element
JP5164052B2 (en) Piezoelectric element, liquid discharge head, and liquid discharge apparatus
US7521845B2 (en) Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, and liquid discharge apparatus
JP5127268B2 (en) Piezoelectric body, piezoelectric element, liquid discharge head and liquid discharge apparatus using the piezoelectric element
JP5241087B2 (en) Piezoelectric body, piezoelectric element, liquid discharge head using the piezoelectric element, liquid discharge apparatus, and method for manufacturing the piezoelectric element
JP5241086B2 (en) Piezoelectric body, piezoelectric element, liquid ejection head and liquid ejection apparatus using the piezoelectric element
JP2003309299A (en) MULTILAYER HAVING SINGLE CRYSTAL OXIDE CONDUCTOR ON Si SUBSTRATE, ACTUATOR AND INK JET HEAD EMPLOYING IT, AND ITS MANUFACTURING METHOD
JP4250593B2 (en) Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof
JP2004249729A (en) Piezoelectric element
JP3907628B2 (en) Piezoelectric actuator, manufacturing method thereof, and liquid discharge head
JP4282079B2 (en) Piezoelectric element and liquid discharge head including the element
JP2005119166A (en) Piezoelectric element, inkjet head, method of manufacturing the same, and inkjet recorder
JP2007088441A (en) Piezoelectric, piezoelectric element, liquid ejection head, liquid ejector and process for producing piezoelectric
JP4086864B2 (en) Method for manufacturing liquid discharge head and method for manufacturing substrate for liquid discharge head
JP4689482B2 (en) Piezoelectric actuator, method for manufacturing piezoelectric actuator, and liquid discharge head

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees