JP2006094509A - Terminal adaptor apparatus capable of ieee 1394 ethernet conversion - Google Patents

Terminal adaptor apparatus capable of ieee 1394 ethernet conversion Download PDF

Info

Publication number
JP2006094509A
JP2006094509A JP2005273032A JP2005273032A JP2006094509A JP 2006094509 A JP2006094509 A JP 2006094509A JP 2005273032 A JP2005273032 A JP 2005273032A JP 2005273032 A JP2005273032 A JP 2005273032A JP 2006094509 A JP2006094509 A JP 2006094509A
Authority
JP
Japan
Prior art keywords
unit
ethernet
ieee
packet
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005273032A
Other languages
Japanese (ja)
Inventor
Doe-In Choi
道 仁 崔
Young-Seok Kim
栄 錫 金
Yun-Je Oh
潤 済 呉
Shokun Ri
鍾 勲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006094509A publication Critical patent/JP2006094509A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803Home automation networks
    • H04L12/283Processing of data at an internetworking point of a home automation network
    • H04L12/2836Protocol conversion between an external network and a home network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803Home automation networks
    • H04L12/283Processing of data at an internetworking point of a home automation network
    • H04L12/2834Switching of information between an external network and a home network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/09Mapping addresses
    • H04L61/10Mapping addresses of different types
    • H04L61/103Mapping addresses of different types across network layers, e.g. resolution of network layer into physical layer addresses or address resolution protocol [ARP]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a protocol converting apparatus to support both IEEE 1394 and Ethernet (R). <P>SOLUTION: A terminal adaptor apparatus (22) includes a 1394 Link/PHY portion (221) to be connected to a wide area network (WAN: Wide Area Network) and to achieve an IEEE 1394 connection between a home gateway unit to process an upstream/downstream data of a network system and an external IEEE 1394 client; an Ethernet PHY/Link portion (223) for an Ethernet connection to the external Ethernet client; an Ethernet/1394 conversion portion (222) to be connected to the 1394 Link/PHY portion and the Ethernet PHY/Link portion (221) and to execute the protocol conversion; and a control portion (224) to be connected to the 1394 Link/PHY portion (223), the Ethernet PHY/Link portion (221) and the Ethernet/1394 conversion portion (222) and to execute a control for the protocol conversion. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ホームネットワークシステムに関し、特に、IEEE1394とイーサネット(Ethernet(登録商標))との両方を支援するためのプロトコル変換装置に関する。   The present invention relates to a home network system, and more particularly to a protocol converter for supporting both IEEE 1394 and Ethernet (Ethernet (registered trademark)).

イーサネットは、1976年にXerox PARCのメットカルフ(Metcalf)とボッグス(Boggs)が発表したネットワークであって、近距離に位置したユーザー器機及びコンピュータ間でのデータ伝送を可能とする通信機能を提供することから、インターネットの発展により広く使われるようになった。   Ethernet is a network announced by Metcalf and Boggs of Xerox PARC in 1976 to provide communication functions that enable data transmission between user equipment and computers located at a short distance Since then, it has become widely used due to the development of the Internet.

一方、IEEE1394は、放送データのような実時間データとインターネットデータのような非等時性データとを同時に伝送することができるため、広く使われているプロトコルであって、最大速度は400Mbps、最大距離は100mまで伝送が可能である。特に、最近では、IP(Internet Protocol)over1394技術を活用することにより、IPデータをイーサネットリンク階層の代わりにIEEE1394リンク層制御部(LLC)と物理層(PHY)を通じて伝送することが出来るので、IEEE1394は、インターネットデータ伝送にも広く活用されている。   On the other hand, IEEE 1394 is a widely used protocol because it can simultaneously transmit real-time data such as broadcast data and non-isochronous data such as Internet data, and has a maximum speed of 400 Mbps. The distance can be transmitted up to 100m. In particular, recently, by utilizing IP (Internet Protocol) over 1394 technology, IP data can be transmitted through the IEEE 1394 link layer control unit (LLC) and the physical layer (PHY) instead of the Ethernet link layer. Is widely used for Internet data transmission.

IEEE1394でIPデータを伝送するためのIP over1394技術は、1999年にRFC2734標準プロトコルとして登録され、そこでは、IEEE1394を物理階層(Physical Layer)とするシステムにおいて、IPv4(IP version 4)データグラム(datagram)の伝送のために必要なプロトコル変換方法と、データ構造及びARP(Address Resolution Protocol)方法などを提供する。   The IP over 1394 technology for transmitting IP data in IEEE 1394 was registered as an RFC 2734 standard protocol in 1999, and there is an IPv4 (IP version 4) datagram (datagram) in a system in which IEEE 1394 is a physical layer. ) Provides a protocol conversion method, a data structure, an ARP (Address Resolution Protocol) method, and the like necessary for transmission.

図1は、一般的なIEEE1394のソフトウェアスタックを示す説明図である。   FIG. 1 is an explanatory diagram showing a general IEEE 1394 software stack.

図1に示したように、IEEE1394ソフトウェアスタックは、IEEE1394アプリケーション階層のためのIEEE1394アプリケーション(applications)と、トランザクション階層を含むRTOS(Real-Time Operating System)と、リンク階層及び物理階層を含むエンベッドCPU(Embedded CPU)と、からなる。   As shown in FIG. 1, the IEEE 1394 software stack includes an IEEE 1394 application (applications) for the IEEE 1394 application layer, an RTOS (Real-Time Operating System) including a transaction layer, and an embedded CPU (including a link layer and a physical layer). Embedded CPU).

より詳しく説明すると、IEEE1394アプリケーション階層のためのIEEE1394アプリケーションは、CD-ROM,HDD,プリンター,スキャナなどの応用装置のためのソフトウェア101の構成を有する。RTOSは、指定された時間制限内に確実な出力を保証するためのものであり、IPデータとの接続のためのIP over 1394(102)と、シリアルバス接続のためのSBP-2(Serial Bus Protocol-2)103と、IEEE1394のシリアルバス管理のためのIEEE1394シリアルバスマネージャ104と、リンク階層との接続のためのIEEE1394リンクドライバー105と、で構成される。エンベッドCPU(Embedded CPU)は、IEEE1394リンクコア106と、IEEE1394物理コア107と、を有する。   More specifically, the IEEE 1394 application for the IEEE 1394 application layer has a configuration of software 101 for application devices such as a CD-ROM, HDD, printer, and scanner. The RTOS guarantees a reliable output within a specified time limit. The IP over 1394 (102) for connection with IP data and the SBP-2 (Serial Bus for serial bus connection) are used. Protocol-2) 103, an IEEE 1394 serial bus manager 104 for managing an IEEE 1394 serial bus, and an IEEE 1394 link driver 105 for connecting to a link layer. The embedded CPU has an IEEE 1394 link core 106 and an IEEE 1394 physical core 107.

上述のようなIEEE1394のソフトウェアスタックは、IPプロトコルに最適化されたイーサネットと比較すると、IP over 1394の処理過程で、IPパケットのフラグメンテーション(Fragmentation)及び結合(assemble)過程などを含むいくつの過程(process)がさらに追加される。したがって、IEEE1394のソフトウェアスタックでは、単にイーサネットプロトコルを使用することに比べて、たとえ同一のマイクロプロセッサシステムが使用される場合であっても、同一のプロセス出力(process power)下では、そのソフトウェア的な動作性能が低下する、という問題点があった。   The IEEE 1394 software stack as described above has a number of processes including IP packet fragmentation and fragmentation processes in the IP over 1394 processing process compared to the Ethernet optimized for the IP protocol (see FIG. process) is further added. Therefore, in the IEEE 1394 software stack, even when the same microprocessor system is used, the software-like operation is performed under the same process power, compared to simply using the Ethernet protocol. There was a problem that the operating performance deteriorated.

本発明は、上述したような従来技術の問題点を解決するためになされたものであり、その目的は、IEEE1394基盤のホームネットワークシステムにおいて、イーサネット規格のデータの入出力時に、これをハードウェア的に処理することによって、IEEE1394−イーサネット変換を可能とした端末用アダプダ装置を提供することにある。   The present invention has been made in order to solve the above-described problems of the prior art. The purpose of the present invention is to implement this in a hardware network in an IEEE 1394-based home network system when inputting / outputting Ethernet standard data. It is an object of the present invention to provide an adapter device for a terminal that enables IEEE 1394-Ethernet conversion.

本発明の他の目的は、ソフトウェア的に処理されるIEEE1394のIP処理機能の一部をハードウェアで構成することにより、性能の向上とCPU(Central Processing Unit)の負担の軽減が図られた、IEEE1394−イーサネット変換が可能な端末用アダプダ装置を提供することにある。   Another object of the present invention is to improve performance and reduce the burden on the CPU (Central Processing Unit) by configuring a part of the IEEE 1394 IP processing function processed in software with hardware. An object of the present invention is to provide a terminal adapter device capable of IEEE1394-Ethernet conversion.

上記目的を達成するために本発明は、IEEE1394基盤のネットワークシステムの端末用アダプダ装置であって、広域通信網(WAN:Wide Area Network)と接続され、前記ネットワークシステムの上向/下向データを処理するホームゲートウェイユニット及び外部のIEEE1394クライアントとIEEE1394接続を遂行する1394Link/PHY部と、外部のイーサネットクライアントとのイーサネット接続のためのイーサネットPHY/Link部と、前記1394Link/PHY部及び前記イーサネットPHY/Link部と接続され、プロトコル変換を実行するイーサネット/1394変換部と、前記1394Link/PHY部、前記イーサネットPHY/Link部及び前記イーサネット/1394変換部と接続され、前記プロトコル変換のための制御を実行する制御部と、を含む。   In order to achieve the above object, the present invention provides an adapter device for a terminal of an IEEE 1394-based network system, which is connected to a wide area network (WAN) and transmits upward / downward data of the network system. 1394 Link / PHY unit for performing IEEE 1394 connection with home gateway unit to be processed and external IEEE 1394 client, Ethernet PHY / Link unit for Ethernet connection with external Ethernet client, 1394 Link / PHY unit, and Ethernet PHY / An Ethernet / 1394 conversion unit that is connected to the Link unit and performs protocol conversion; the 1394 Link / PHY unit, the Ethernet PHY / Link unit, and the Ethernet / 1394 conversion unit; A control unit that is connected and executes control for the protocol conversion.

本発明によれば、IP over 1394のようなソフトウェアスタック上での動作をハードウェア装置化することにより、中央処理装置の負荷の減少を図ることが可能となる。   According to the present invention, the load on the central processing unit can be reduced by converting the operation on the software stack such as IP over 1394 into a hardware device.

さらに、中央処理装置の負荷減少が図られることにより、低価の中央処理装置を使用してシステムを実現することができる。   Furthermore, by reducing the load on the central processing unit, a system can be realized using a low-priced central processing unit.

以下、本発明の望ましい実施形態を添付図面を参照して詳細に説明する。以下の説明において、同一の構成要素については出来るだけ同一の参照番号及び参照符号を使用する。また、明瞭性と簡潔性の観点より、本発明に関連した公知機能や構成に関する具体的な説明が本発明の要旨を不明瞭にすると判断される場合には、その詳細な説明を省略する。   Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the same reference numerals and reference signs are used as much as possible for the same components. Further, from the viewpoints of clarity and conciseness, when it is determined that a specific description related to known functions and configurations related to the present invention obscures the gist of the present invention, detailed description thereof is omitted.

本発明は、A/V(Audio/Video)データのような等時性データとIPパケットのような非等時性データの同時伝送が可能な長所を有するIEEE1394基盤のホームネットワークシステムにおいて、IEEE1394ではない他の形式のプロトコルを有する端末を支援するための端末用アダプダ装置を提供する。   The present invention is an IEEE 1394-based home network system having an advantage capable of simultaneously transmitting isochronous data such as A / V (Audio / Video) data and non-isochronous data such as IP packets. Provided is a terminal adapter device for supporting a terminal having no other type of protocol.

一般に、IP端末にはイーサネットポート(port)が装着されており、A/V器機にはIEEE1394ポートが装着されている。したがって、本発明の実施形態による端末用アダプダ装置は、ホームネットワークシステムのIEEE1394プロトコルによってデータを受信し、該データを、イーサネットプロトコルとIEEE1394プロトコルの2種の規格で供給する。   Generally, an Ethernet port is attached to an IP terminal, and an IEEE 1394 port is attached to an A / V device. Therefore, the adapter device for a terminal according to the embodiment of the present invention receives data according to the IEEE 1394 protocol of the home network system, and supplies the data according to two kinds of standards of the Ethernet protocol and the IEEE 1394 protocol.

図2は、本発明を適用した端末用アダプダ装置を含むIEEE1394ホームネットワークシステムを示すブロック構成図である。   FIG. 2 is a block diagram showing an IEEE 1394 home network system including a terminal adapter device to which the present invention is applied.

図2に示すように、本実施形態による端末用アダプダ装置を含むIEEE1394ホームネットワークシステムは、広域通信網(WAN : Wide Area Network)と接続され、ホームネットワークシステムの上向及び下向データを処理するためのホームゲートウェイネットワークユニット21と、ホームゲートウェイネットワークユニット21とIEEE1394方式により接続され、IEEE1394クライアント(端末)またはイーサネットクライアント(端末)とのデータ処理を遂行するための端末用アダプダ装置22と、を含む。   As shown in FIG. 2, an IEEE 1394 home network system including a terminal adapter device according to the present embodiment is connected to a wide area network (WAN) and processes upward and downward data of the home network system. A home gateway network unit 21 for connecting to the home gateway network unit 21 in accordance with the IEEE 1394 system, and a terminal adapter device 22 for performing data processing with an IEEE 1394 client (terminal) or an Ethernet client (terminal). .

ここで、ホームゲートウェイネットワークユニット21は、広域通信網(WAN)とのイーサネット接続を行うためのイーサネットPHY/Link部211と、ホームネットワークシステム内でのIEEE1394接続を行うための1394Link/PHY部212と、イーサネットPHY/Link部211と1394Link/PHY部212とに接続された制御部213と、を含む。この制御部213は、IEEE1394−イーサネット接続のためのIP over 1394機能のための1394スタックと、イーサネットを通じたネットワークの構築(networking)のためのネットワークソフトウェアと、を備えており、各々のプロトコルによる動作を実行するように、イーサネットPHY/Link部211と1394Link/PHY部212とを制御する。   Here, the home gateway network unit 21 includes an Ethernet PHY / Link unit 211 for performing Ethernet connection with a wide area network (WAN), and a 1394 Link / PHY unit 212 for performing IEEE 1394 connection in the home network system. A control unit 213 connected to the Ethernet PHY / Link unit 211 and the 1394 Link / PHY unit 212. The control unit 213 includes a 1394 stack for an IP over 1394 function for IEEE 1394-Ethernet connection, and network software for networking via Ethernet, and operates according to each protocol. The PHY / Link unit 211 and the 1394 Link / PHY unit 212 are controlled so as to execute the above.

そして、端末用アダプダ装置22は、1394Link/PHY部223と、イーサネット/1394変換部222と、イーサネットPHY/Link部221と、これらを制御する制御部224と、を有している。ここで、1394Link/PHY部223は、ホームゲートウェイネットワークユニット21及び外部のIEEE1394クライアントとIEEE1394接続を行い、また、制御部224の制御により、(外部の)イーサネットクライアントへのデータ(すなわちイーサネットクライアントへ伝送されるべきデータ)を、イーサネット/1394変換部222に伝達する。   The terminal adapter device 22 includes a 1394 Link / PHY unit 223, an Ethernet / 1394 conversion unit 222, an Ethernet PHY / Link unit 221, and a control unit 224 that controls them. Here, the 1394 Link / PHY unit 223 establishes IEEE 1394 connection with the home gateway network unit 21 and an external IEEE 1394 client, and also transmits data to the (external) Ethernet client (ie, transmits to the Ethernet client) under the control of the control unit 224. Data to be processed) is transmitted to the Ethernet / 1394 conversion unit 222.

イーサネットPHY/Link部221は、イーサネットクライアントとのイーサネット接続を行う。イーサネット/1394変換部222は、1394Link/PHY部223及びイーサネットPHY/Link部221と接続され、制御部224の制御によってプロトコル変換を実行する。制御部224は、端末用アダプダ装置22内部のこれら機能ブロックを制御する。   The Ethernet PHY / Link unit 221 performs Ethernet connection with an Ethernet client. The Ethernet / 1394 conversion unit 222 is connected to the 1394 Link / PHY unit 223 and the Ethernet PHY / Link unit 221, and executes protocol conversion under the control of the control unit 224. The control unit 224 controls these functional blocks in the terminal adapter device 22.

特に、制御部224は、1394Link/PHY部223と、イーサネットPHY/Link部221と、イーサネット/1394変換部222とを、これらが相互に連動するように制御する。   In particular, the control unit 224 controls the 1394 Link / PHY unit 223, the Ethernet PHY / Link unit 221 and the Ethernet / 1394 conversion unit 222 so that they are linked to each other.

図3は、本実施形態の端末用アダプダ装置22におけるイーサネット/1394変換部222の詳細を示すブロック構成図である。   FIG. 3 is a block configuration diagram showing details of the Ethernet / 1394 conversion unit 222 in the terminal adapter device 22 of the present embodiment.

図3を参照すると、イーサネット/1394変換部222は、イーサネット−1394変換部と、1394−イーサネット変換部と、ARP(Address Resolution Protocol)テーブルレジスター306と、PCI制御部301と、を含む。   Referring to FIG. 3, the Ethernet / 1394 conversion unit 222 includes an Ethernet-1394 conversion unit, a 1394-Ethernet conversion unit, an ARP (Address Resolution Protocol) table register 306, and a PCI control unit 301.

ここで、イーサネット−1394変換部は、FPGA(field-programmable gate array)で構成でき、入力されたIPパケットのIEEE1394パケット化を遂行するために、イーサネットPHY/Link部221から入力されたIPパケットをバッファして転送(出力)するIP Ingress FIFO(First In First Out)バッファー302と、IP Ingress FIFO(First In First Out)バッファー302から伝達されたIPパケットの解析(パーシング)を行うIPパーシング(Parsing)部303と、IPパーシング部303により解析された宛先IPアドレス(IP destination address)とIPサイズ情報とを受信し、対応するIPパケットをIEEE1394形式に合わせて分割するように制御するための1394ブローカー304と、1394ブローカー304の制御によって、IPパーシング部303から伝達されたIPパケットを分割するIPフラグメンテーション部305と、1394ブローカー304とPCI制御部301の制御によって、分割されたIPパケットの出力のためのアクセスタイミングを制御する状態レジスター307と、IPフラグメンテーション部305からの分割されたIPパケットを受信し、該受信したIPパケットを、状態レジスター307の制御によって1394Link/PHY部223に出力する第1のFIFO308と、を含む。   Here, the Ethernet-1394 conversion unit can be configured by a field-programmable gate array (FPGA), and the IP packet input from the Ethernet PHY / Link unit 221 is used to perform IEEE 1394 packetization of the input IP packet. IP Ingress FIFO (First In First Out) buffer 302 to be transferred (output) after buffering and IP parsing for parsing the IP packets transmitted from IP Ingress FIFO (First In First Out) buffer 302 Unit 303, and the destination IP address (IP destination address) and IP size information analyzed by IP parsing unit 303 are received, and the corresponding IP packet is converted into IEEE 1394 type. 1394 broker 304 for controlling to divide in accordance with the above, IP fragmentation unit 305 for dividing the IP packet transmitted from IP parsing unit 303 under the control of 1394 broker 304, 1394 broker 304 and PCI control unit 301 The state register 307 for controlling the access timing for outputting the divided IP packet and the divided IP packet from the IP fragmentation unit 305 are received and the received IP packet is received by the state register 307. And a first FIFO 308 that outputs to the 1394 Link / PHY unit 223 under control.

1394−イーサネット変換部は、1394Link/PHY部223から伝達を受けたIEEE1394パケットを格納する第2のFIFO309と、第2のFIFO309と接続され、伝送されたIEEE1394パケットのIPパケット化を遂行するための制御信号を出力する制御レジスター310と、第2のFIFO309から伝達された(複数の)IEEE1394パケットを、制御レジスター310の制御によって(一の)IPパケットへと結合するIP結合部311と、該結合されたIPパケットを一旦格納して、イーサネットPHY/Link部221に出力するためのIP Egress FIFO312と、を含む。   The 1394-Ethernet conversion unit is connected to the second FIFO 309 that stores the IEEE 1394 packet received from the 1394 Link / PHY unit 223 and the second FIFO 309, and performs the IP packetization of the transmitted IEEE 1394 packet. A control register 310 that outputs a control signal; an IP combining unit 311 that combines the IEEE 1394 packets transmitted from the second FIFO 309 into a (single) IP packet under the control of the control register 310; An IP Egress FIFO 312 for temporarily storing the received IP packet and outputting it to the Ethernet PHY / Link unit 221.

ARPテーブルレジスター306は、1394ブローカー304及び制御レジスター310に接続され、IEEE1394パケットのノードIDとイーサネットパケットのIPアドレスとの間のマッピングのためのARP(Address Resolution Protocol)テーブルを構築する。   The ARP table register 306 is connected to the 1394 broker 304 and the control register 310, and constructs an ARP (Address Resolution Protocol) table for mapping between the node ID of the IEEE 1394 packet and the IP address of the Ethernet packet.

PCI 制御部301は、制御部224、イーサネットPHY/Link部221及び1394Link/PHY部223と接続され、外部とのインターフェースのためのデータ伝送経路を提供する。   The PCI control unit 301 is connected to the control unit 224, the Ethernet PHY / Link unit 221 and the 1394 Link / PHY unit 223, and provides a data transmission path for an interface with the outside.

以下に、上述の構成により遂行される、イーサネットパケット及びIEEE1394パケット間の処理のための動作について説明する。   Hereinafter, an operation for processing between the Ethernet packet and the IEEE 1394 packet performed by the above configuration will be described.

本実施形態では、まず、ARPテーブルが構築される。すなわち、一般には、IEEE1394ARP テーブルは、IEEE1394ポートを通じてIPパケットの伝達を受けようとする器機が接続されるときに、IEEE1394バスリセット(bus reset)が発生することで生成される。一方で、本発明の実施形態では、IPパケットのイーサネットへのシームレス(seamless)変換/伝送を目的とするので、端末用アダプダ装置22はIPアドレスを持たない。したがって、本実施形態では、端末用アダプダ装置22のイーサネットポートであるイーサネットPHY/Link221にIPクライアントが接続されると、IPクライアントのIPアドレスをホームゲートウェイネットワークユニット21に伝達する処理が行われる。この処理は、制御部224の制御によって遂行される。ホームゲートウェイネットワークユニット21は、このようなIP情報に基づいて下位クラスタ(cluster)にIP器機が接続されたか否かを認識し、ARPテーブルを順次更新する。そして、更新された情報は、再び端末用アダプダ装置22に伝達され、イーサネット/1394変換部222を通じて共有される。   In this embodiment, first, an ARP table is constructed. That is, generally, the IEEE 1394 ARP table is generated by generating an IEEE 1394 bus reset (bus reset) when a device that is to receive an IP packet is connected through the IEEE 1394 port. On the other hand, the embodiment of the present invention aims at seamless conversion / transmission of IP packets to Ethernet, and therefore the terminal adapter device 22 does not have an IP address. Therefore, in the present embodiment, when an IP client is connected to the Ethernet PHY / Link 221 that is the Ethernet port of the terminal adapter device 22, a process of transmitting the IP address of the IP client to the home gateway network unit 21 is performed. This process is performed under the control of the control unit 224. The home gateway network unit 21 recognizes whether or not an IP device is connected to the lower cluster based on such IP information, and sequentially updates the ARP table. The updated information is transmitted again to the terminal adapter device 22 and shared through the Ethernet / 1394 conversion unit 222.

次に、IPパケットのIEEE1394パケット化動作について説明する。   Next, the operation of converting IP packets into IEEE 1394 packets will be described.

本実施形態では、ARPテーブルが生成または更新されると、該生成または更新されたARPテーブルをイーサネット/1394変換部222内に格納する要求及び処理が実行される。そして、ARPテーブルが格納されると、IPパケットのIEEE1394パケット化動作が可能なイネーブルモード(enable mode)になる。   In the present embodiment, when the ARP table is generated or updated, a request and a process for storing the generated or updated ARP table in the Ethernet / 1394 conversion unit 222 are executed. When the ARP table is stored, an enable mode is enabled in which an IP packet can be converted into an IEEE 1394 packet.

そして、イーサネットクライアントから伝達されたIPパケットは、イーサネットPHY/Link221を経てイーサネット/1394変換部222に入力され、IP Ingress FIFO302に格納される。   The IP packet transmitted from the Ethernet client is input to the Ethernet / 1394 conversion unit 222 via the Ethernet PHY / Link 221 and stored in the IP Ingress FIFO 302.

当該格納されたIPパケットは、IPパーシング部303に入力され、IPパーシング部303によって必要なIP情報がパース(解析)される。ここでは、必要なIP情報として、IPパケットの宛先アドレスとIPパケットのサイズが含まれ、これらの情報がIPパーシング部303から得られる。   The stored IP packet is input to the IP parsing unit 303, and necessary IP information is parsed (analyzed) by the IP parsing unit 303. Here, the necessary IP information includes the destination address of the IP packet and the size of the IP packet, and these pieces of information are obtained from the IP parsing unit 303.

このようにIPパーシング部303によって得られたIP情報は、1394ブローカー(broker)304に入力される。1394ブローカー304は、現在セッティングされたIEEE1394伝送ラインの速度情報をIPサイズと比較することで、IPパケットを幾つに分割するかを決定し、該決定結果(すなわち分割数)によりIPパケットを分割するように、IPフラグメンテーション部305に命令を出す。また、1394ブローカー304は、ARPテーブル内にマッピングされている1394ノードIDを抽出し、当該抽出した1394ノードIDを状態レジスター307に登録し、これにより該1394ノードIDを制御部224が参照できるようにする。さらに、1394ブローカー304は、IEEE1394バス内でのブロードキャスティング(broadcasting)及びユニキャスト(unicasting)を実行したか否かを、宛先IPアドレス(IP destination address)を通じて認識することができるので、生成されたIEEE1394パケットを、ユニキャストのための非等時性ブロック(Asynchronous Block)として伝送するか、或いはブロードキャスティングのための非等時性ストリーム(Asynchronous Stream)として伝送するか、を決定し、該決定された情報(状態情報)を状態レジスター307に登録する。   The IP information obtained by the IP parsing unit 303 in this way is input to a 1394 broker 304. The 1394 broker 304 determines how many IP packets are divided by comparing the speed information of the currently set IEEE 1394 transmission line with the IP size, and divides the IP packet according to the determination result (ie, the number of divisions). Thus, an instruction is issued to the IP fragmentation unit 305. Further, the 1394 broker 304 extracts the 1394 node ID mapped in the ARP table, registers the extracted 1394 node ID in the status register 307, and thus the control unit 224 can refer to the 1394 node ID. To. Furthermore, since the 1394 broker 304 can recognize whether or not the broadcasting and unicasting in the IEEE 1394 bus has been performed through the destination IP address (IP destination address). It is determined whether the IEEE 1394 packet is transmitted as an asynchronous block for unicast (Asynchronous Block) or an asynchronous stream for broadcasting (Asynchronous Stream). Information (status information) is registered in the status register 307.

そして、IPフラグメンテーション部305を通じて分割されたIPパケットは、IPフラグメンテーション部305により各々ナンバリング(番号付け)され、順次に第1のFIFO308に伝達されて格納される。番号付けされた複数のIPパケットの格納が一旦完了すると、これらIPパケットは、状態レジスター307に転送される。続いて、状態レジスター307は、かかるIPパケットの転送を制御部224に通知する。そして、制御部224の制御により、1394Link/PHY223は、PCI制御部301を通じて、第1のFIFO308から順次にIEEE1394パケットを受信する。   The IP packets divided through the IP fragmentation unit 305 are each numbered (numbered) by the IP fragmentation unit 305, and are sequentially transmitted to the first FIFO 308 and stored therein. Once storage of the numbered IP packets is complete, these IP packets are transferred to the status register 307. Subsequently, the status register 307 notifies the control unit 224 of the transfer of the IP packet. Under the control of the control unit 224, the 1394 Link / PHY 223 sequentially receives IEEE 1394 packets from the first FIFO 308 through the PCI control unit 301.

一方、IEEE1394パケットのIPパケット化動作について説明すると、次の通りである。   On the other hand, the IP packetization operation of the IEEE 1394 packet will be described as follows.

まず、1394Link/PHY部223からの分割されたIPパケットが第2のFIFO309により受信されると、第2のFIFO309は、この情報を制御レジスター310に伝達する。制御レジスター310は、第2のFIFO309内に格納されたIPパケットを再組み立て(reassemble)するように、IP結合部311を制御する。より詳しくは、制御レジスター310は、順番に伝送され分割されたIPパケットが一つの完全なIPパケットになるように、具体的には、一つの完全なIPパケットの中で一番最後の番号を意味するノードIDに同期されるようにして第2のFIFO309に格納されたIPパケットを、フラグメンテーション(すなわち分割)された時点でナンバリングされた手順に合わせて再組み立てするように、IP結合部311を制御する。   First, when the divided IP packet from the 1394 Link / PHY unit 223 is received by the second FIFO 309, the second FIFO 309 transmits this information to the control register 310. The control register 310 controls the IP combining unit 311 so as to reassemble the IP packet stored in the second FIFO 309. More specifically, the control register 310 sets the last number in one complete IP packet so that an IP packet transmitted and divided in order becomes one complete IP packet. The IP coupling unit 311 is configured to reassemble the IP packet stored in the second FIFO 309 so as to be synchronized with the meaning of the node ID in accordance with the numbered procedure at the time of fragmentation (ie, division). Control.

そして、IP結合部311内での再組み立てが完了すると、当該再組み立てされたIPパケットは、IP Egress FIFO312に格納される。かかる再組み立て完了及び格納の事実は制御部224に通知され、これにより、完成されたIPパケットをイーサネットPHY/Link部221で読み取ることが可能になる。   When the reassembly in the IP combining unit 311 is completed, the reassembled IP packet is stored in the IP Egress FIFO 312. The fact of completion and storage of the reassembly is notified to the control unit 224, and thus the completed IP packet can be read by the Ethernet PHY / Link unit 221.

以上、本発明を具体的な実施形態を参照して詳細に説明したが、本発明の範囲は前述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で様々な変形が可能なことは、当該技術分野における通常の知識を持つ者には明らかである。   The present invention has been described in detail with reference to specific embodiments. However, the scope of the present invention should not be limited to the above-described embodiments, but the scope of the description of the claims and the equivalents thereof. It will be apparent to those skilled in the art that various modifications are possible.

一般的なIEEE1394のソフトウェアスタックを示す説明図である。It is explanatory drawing which shows the software stack of general IEEE1394. 本発明の一実施形態による端末用アダプダ装置を含むIEEE1394ホームネットワークシステムを示すブロック構成図である。1 is a block diagram illustrating an IEEE 1394 home network system including a terminal adapter device according to an embodiment of the present invention. FIG. 本実施形態の端末用アダプダ装置におけるイーサネット/1394変換部の詳細を示すブロック構成図である。It is a block block diagram which shows the detail of the Ethernet / 1394 conversion part in the adapter device for terminals of this embodiment.

符号の説明Explanation of symbols

22・・・端末用アダプダ装置
221・・・1394Link/PHY部
222・・・イーサネット/1394変換部
223・・・イーサネットPHY/Link部
224・・・制御部
22 ... Adapter device for terminal 221 ... 1394 Link / PHY unit 222 ... Ethernet / 1394 conversion unit 223 ... Ethernet PHY / Link unit 224 ... Control unit

Claims (6)

IEEE1394基盤のネットワークシステムの端末用アダプダ装置であって、
広域通信網(WAN:Wide Area Network)と接続され、前記ネットワークシステムの上向/下向データを処理するホームゲートウェイユニット及び外部のIEEE1394クライアントとIEEE1394接続を遂行する1394Link/PHY部と、
外部のイーサネットクライアントとのイーサネット接続のためのイーサネットPHY/Link部と、
前記1394Link/PHY部及び前記イーサネットPHY/Link部と接続され、プロトコル変換を実行するイーサネット/1394変換部と、
前記1394Link/PHY部、前記イーサネットPHY/Link部及び前記イーサネット/1394変換部と接続され、前記プロトコル変換のための制御を実行する制御部と、を含むこと
を特徴とするIEEE1394−イーサネット変換が可能な端末用アダプダ装置。
An adapter device for a terminal of an IEEE 1394-based network system,
A 1394 Link / PHY unit connected to a wide area network (WAN), a home gateway unit for processing upward / downward data of the network system, and an external IEEE 1394 client to perform an IEEE 1394 connection;
An Ethernet PHY / Link unit for Ethernet connection with an external Ethernet client;
An Ethernet / 1394 conversion unit connected to the 1394 Link / PHY unit and the Ethernet PHY / Link unit to perform protocol conversion;
IEEE1394-Ethernet conversion characterized in that it includes a control unit that is connected to the 1394 Link / PHY unit, the Ethernet PHY / Link unit, and the Ethernet / 1394 conversion unit and executes control for the protocol conversion Adapter device for a simple terminal.
前記イーサネット/1394変換部は、IPパケットを受信し、該受信したIPパケットのIEEE1394パケット化を遂行して出力するためのIEEE1394パケット化部と、
該IEEE1394パケット化されて分割された複数のIPパケットを受信し、一の完結されたIPパケットとして出力するためのイーサネットパケット化部と、
ARP(Address Resolution Protocol)テーブルを構築するためのARPテーブルレジスターと、
前記制御部、前記イーサネットPHY/Link部及び前記1394Link/PHY部と接続され、外部とのインターフェースのためのデータ伝送経路を提供するPCI制御部と、を含むこと
を特徴とする請求項1記載のIEEE1394−イーサネット変換が可能な端末用アダプダ装置。
The Ethernet / 1394 conversion unit receives an IP packet, performs IEEE 1394 packetization of the received IP packet, and outputs the packet.
An Ethernet packetizing unit for receiving a plurality of IP packets divided into IEEE 1394 packets and outputting them as one complete IP packet;
An ARP table register for constructing an ARP (Address Resolution Protocol) table;
The PCI control unit connected to the control unit, the Ethernet PHY / Link unit, and the 1394 Link / PHY unit and providing a data transmission path for an interface with the outside. IEEE 1394-Adapter device for terminal capable of Ethernet conversion.
前記ARPテーブルは、IEEE1394パケットのノードIDとイーサネットパケットのIPアドレスとの間のマッピングのためのものであること
を特徴とする請求項2記載のIEEE1394−イーサネット変換が可能な端末用アダプダ装置。
3. The adapter device for a terminal capable of IEEE 1394-Ethernet conversion according to claim 2, wherein the ARP table is for mapping between a node ID of an IEEE 1394 packet and an IP address of an Ethernet packet.
前記IEEE1394パケット化部は、前記イーサネットPHY/Link部から入力されたIPパケットをバッファして転送するIP Ingress FIFO(First In First Out)バッファーと、
前記IP Ingress FIFO(First In First Out)バッファーから伝達されたIPパケットの解析(パーシング)を行うIPパーシング(Parsing)部と、
前記IPパーシング部で解析された宛先IPアドレス(IP destination address)とIPサイズ情報とを受信し、対応するIPパケットをIEEE1394形式に合わせて分割するように制御する1394ブローカーと、
前記1394ブローカーの制御によって、前記IPパーシング部から伝達された前記IPパケットを分割するIPフラグメンテーション部と、
前記1394ブローカーと前記制御部の制御によって、前記分割されたIPパケットを出力するためのアクセスタイミングを制御する状態レジスターと、
前記IPフラグメンテーション部で分割されたIPパケットを受信し、該受信したIPパケットを、前記状態レジスターの制御によって前記1394Link/PHY部に出力する第1のFIFOと、を含むこと
を特徴とする請求項2又は3に記載のIEEE1394−イーサネット変換が可能な端末用アダプダ装置。
The IEEE 1394 packetization unit buffers an IP packet input from the Ethernet PHY / Link unit and transfers an IP Ingress FIFO (First In First Out) buffer;
An IP parsing unit for analyzing (parsing) an IP packet transmitted from the IP Ingress FIFO (First In First Out) buffer;
A 1394 broker that receives a destination IP address (IP destination address) and IP size information analyzed by the IP parsing unit, and controls to divide the corresponding IP packet according to the IEEE 1394 format;
An IP fragmentation unit that divides the IP packet transmitted from the IP parsing unit under the control of the 1394 broker;
A state register that controls access timing for outputting the divided IP packets under the control of the 1394 broker and the control unit;
And a first FIFO that receives the IP packet divided by the IP fragmentation unit and outputs the received IP packet to the 1394 Link / PHY unit under the control of the status register. An adapter device for a terminal capable of IEEE1394-Ethernet conversion according to 2 or 3.
前記1394ブローカーは、前記IEEE1394システムのIEEE1394バス内でブロードキャスティング(broadcasting)及びユニキャスト(unicasting)するか否かを前記入力された宛先IPアドレス(IP destination address)により認識し、
前記生成されたIEEE1394パケットを、ユニキャストのための非等時性ブロック(Asynchronous Block)として伝送するか、ブロードキャスティングのための非等時性ストリーム(Asynchronous Stream)として伝送するか、を決定し、該決定された情報(状態情報)を前記状態レジスターに登録すること
を特徴とする請求項4記載のIEEE1394−イーサネット変換が可能な端末用アダプダ装置。
The 1394 broker recognizes whether to perform broadcasting and unicasting in the IEEE 1394 bus of the IEEE 1394 system based on the input destination IP address (IP destination address).
Determining whether the generated IEEE 1394 packet is transmitted as an asynchronous block for unicast or an asynchronous stream for broadcasting (Asynchronous Stream); 5. The terminal adapter apparatus capable of IEEE1394-Ethernet conversion according to claim 4, wherein the determined information (status information) is registered in the status register.
前記イーサネットパケット化部は、前記分割されたIPパケットを格納するための第2のFIFOと、
前記第2のFIFOと接続され、前記分割されたIPパケットを結合させるための制御信号を出力する制御レジスターと、
前記第2のFIFOから伝達された前記分割されたIPパケットを、前記制御レジスターの制御によって一つのIPパケットへと結合するIP結合部と、
該結合されたIPパケットを格納し、前記イーサネットPHY/Link部に出力するIP Egress FIFOと、を含むこと
を特徴とする請求項2又は3に記載のIEEE1394−イーサネット変換が可能な端末用アダプダ装置。
The Ethernet packetization unit includes a second FIFO for storing the divided IP packets;
A control register connected to the second FIFO and outputting a control signal for combining the divided IP packets;
An IP combining unit that combines the divided IP packets transmitted from the second FIFO into one IP packet under the control of the control register;
4. An adapter for a terminal capable of IEEE 1394-Ethernet conversion according to claim 2, further comprising: an IP Egress FIFO that stores the combined IP packet and outputs the IP packet to the Ethernet PHY / Link unit. .
JP2005273032A 2004-09-21 2005-09-21 Terminal adaptor apparatus capable of ieee 1394 ethernet conversion Pending JP2006094509A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075528A KR100605948B1 (en) 2004-09-21 2004-09-21 Terminal Adapter Capable of IEEE 1394-Ethernet Conversion

Publications (1)

Publication Number Publication Date
JP2006094509A true JP2006094509A (en) 2006-04-06

Family

ID=36234962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005273032A Pending JP2006094509A (en) 2004-09-21 2005-09-21 Terminal adaptor apparatus capable of ieee 1394 ethernet conversion

Country Status (2)

Country Link
JP (1) JP2006094509A (en)
KR (1) KR100605948B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087894A (en) * 2008-09-30 2010-04-15 Sony Corp Transfer device, transfer method, and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087894A (en) * 2008-09-30 2010-04-15 Sony Corp Transfer device, transfer method, and program
JP4743250B2 (en) * 2008-09-30 2011-08-10 ソニー株式会社 Transmission apparatus, transmission method and program
US8955023B2 (en) 2008-09-30 2015-02-10 Sony Corporation Transfer device, transfer method, and program

Also Published As

Publication number Publication date
KR20060026695A (en) 2006-03-24
KR100605948B1 (en) 2006-08-02

Similar Documents

Publication Publication Date Title
KR100477513B1 (en) Architecture and method of a common protocol for transferring data between different network protocols and a common protocol packet
US8571045B2 (en) Data stream router
JP4486902B2 (en) Network system and gateway device
AU2009200973B2 (en) Device with Ethernet switch function and single Ethernet connector
EP1952592B1 (en) Communication apparatus and method
US20060062229A1 (en) Terminal adapter device capable of performing IEEE1394-to-Ethernet conversion
US20130227161A1 (en) Transmit scaling using multiple queues
US7251703B1 (en) Method of time stamping to enable device bridging over dissimilar buses
JP2002111704A (en) Data transmission/reception device and method therefor
US7853706B2 (en) Method, interface and network for cyclical sending of Ethernet telegrams
JP2006094509A (en) Terminal adaptor apparatus capable of ieee 1394 ethernet conversion
US20030152162A1 (en) Transmitter, receiver, and methods
JP2006262474A (en) Configuration method of superframe for transmitting isochronous data and asynchronous data in residential ethernet (r) system
CN110943896B (en) PPPoE data message transmission method, device, equipment and storage medium
JP2012049883A (en) Communication device and packet processing method
JP2004056759A (en) Packet communication device
JP4519090B2 (en) Transmitting apparatus, receiving apparatus and methods thereof
JP2010153944A (en) Communication system, receiver, transmitter and communication method
JP2001333088A (en) Data transfer control method and its device
JPH1051499A (en) Satellite channel connection device
JP5350927B2 (en) Communication device and received data acquisition method from communication chip
JP2910171B2 (en) Token bus controller
Mbaye et al. Performance of a firewire-Ethernet protocols conversion on an ARM7 embedded processor
JP2005005863A (en) Device and method for transmitting/receiving information data
JP2004328221A (en) Communication control system, communication device, and recording medium

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708