JP4519090B2 - Transmitting apparatus, receiving apparatus and methods thereof - Google Patents
Transmitting apparatus, receiving apparatus and methods thereof Download PDFInfo
- Publication number
- JP4519090B2 JP4519090B2 JP2006068352A JP2006068352A JP4519090B2 JP 4519090 B2 JP4519090 B2 JP 4519090B2 JP 2006068352 A JP2006068352 A JP 2006068352A JP 2006068352 A JP2006068352 A JP 2006068352A JP 4519090 B2 JP4519090 B2 JP 4519090B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- content data
- processing
- tcp
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
本発明は、TCP/IPなどの通信プロトコルを基に通信を行う送信装置、受信装置およびそれらの方法に関する。 The present invention relates to a transmission apparatus, a reception apparatus, and a method thereof that perform communication based on a communication protocol such as TCP / IP.
インタフェース通信を行うためのプロトコルとして、TCP/IP(Transmission Control Protocol/Internet Protocol) がある。
TCP/IPは、元々UNIX(登録商標)においてソフトウェアで実装されていた経緯があり、現在でもソフトウェアによる処理が主を占めている。
近年、データ量の大きなAV(Audio Visual)データが、TCP/IPを用いてネットワーク上を転送されるようになり、TCP/IP処理を高速化したいという要請がある。
従来では、高速処理可能なCPU(Central Processing Unit) を用いることで、このような要請に応えている。
As a protocol for performing interface communication, there is TCP / IP (Transmission Control Protocol / Internet Protocol).
TCP / IP was originally implemented in software in UNIX (registered trademark), and processing by software dominates even today.
In recent years, AV (Audio Visual) data having a large amount of data has been transferred over a network using TCP / IP, and there is a demand for speeding up TCP / IP processing.
Conventionally, such a request is met by using a CPU (Central Processing Unit) capable of high-speed processing.
しかしながら、高速処理可能なCPUは、高価であるという問題がある。
また、現在、NIC(Network Interface Card)へのインタフェースは、汎用性を考慮して、PCI(Peripheral Component Interconnect) バスに接続されている。
PCIバスは、殆どPC(Personal Computer) で採用されている32ビット/33M規格のものであるが、この場合、CPUによるTCP/IPの処理能力が向上しても、転送速度がボトルネックになり、パーフォーマンスを向上することが困難となる。しかしながら、より高速なPCIバス(64ビット/64M規格等)を採用すると、現状では非常に高価なものになる、という問題がある。
同様の問題は、UDP(User Datagram Protocol) などのその他の通信プロトコルを用いる場合にもある。
However, a CPU capable of high-speed processing has a problem that it is expensive.
Currently, an interface to a NIC (Network Interface Card) is connected to a PCI (Peripheral Component Interconnect) bus in consideration of versatility.
The PCI bus is based on the 32-bit / 33M standard that is mostly used in PCs (Personal Computers), but in this case, even if the CPU's TCP / IP processing capability is improved, the transfer speed becomes a bottleneck. It becomes difficult to improve performance. However, there is a problem that if a higher speed PCI bus (64-bit / 64M standard, etc.) is adopted, it is very expensive at present.
A similar problem may occur when other communication protocols such as UDP (User Datagram Protocol) are used.
本発明は、上述した従来技術の問題点を解決するために、通信プロトコルを基に通信を行う際の通信処理を簡単かつ安価な構成で高速化できる送信装置、受信装置およびそれらの方法を提供することを目的とする。 The present invention provides a transmission device, a reception device, and a method thereof capable of speeding up communication processing when performing communication based on a communication protocol with a simple and inexpensive configuration in order to solve the above-described problems of the prior art. The purpose is to do.
本発明によれば、TCP/IPによりネットワーク上にコンテンツデータを送信するため、画像音声(AV)処理装置から入力されたコンテンツデータを記憶するAVバッファ回路と、TCP/IP処理を行う演算回路に上記コンテンツデータの送信処理に必要なデータを出力するインターフェースと、上記コンテンツデータを分割して複数の分割コンテンツデータを生成する処理部とを有し、
上記コンテンツデータの送信処理において、上記TCP/IP処理を行う演算回路と上記複数の分割コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、送信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、送信装置が提供される。
According to the present invention, in order to transmit content data over a network by TCP / IP, an AV buffer circuit that stores content data input from an audio / video (AV) processing device and an arithmetic circuit that performs TCP / IP processing are provided. An interface that outputs data necessary for the content data transmission process, and a processing unit that divides the content data to generate a plurality of divided content data .
In the content data transmission processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the plurality of divided content data includes header data, and content corresponding to the header data data is stored in the AV buffer circuit, computation circuit for performing the TCP / IP processing in the transmission processing, the processing of the content data itself is not performed, transmit device is provided.
また本発明によれば、TCP/IPによりネットワーク上のコンテンツデータを受信するため、受信した上記コンテンツデータを記憶するAVバッファ回路と、TCP/IP処理を行う演算回路に上記コンテンツデータの受信処理に必要なデータを出力するインターフェースと、複数の分割されたデータを合成して上記コンテンツデータを生成する処理部とを有し、
上記コンテンツデータの受信処理において、上記TCP/IP処理を行う演算回路と上記コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、受信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、受信装置が提供される。
According to the present invention, the TCP / IP for receiving content data on a network, the AV buffer circuit for storing the content data received, the receiving process of the content data to the arithmetic circuit for performing TCP / IP processing An interface for outputting necessary data, and a processing unit for generating the content data by combining a plurality of divided data,
In the content data reception processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the content data includes header data, and the content data corresponding to the header data is the above-described content data. be stored in the AV buffer circuit, computation circuit for performing the TCP / IP processing in the reception processing, the processing of the content data itself is not performed, receiving device is provided.
また本発明によれば、TCP/IPによりネットワーク上にコンテンツデータを送信するため、画像音声(AV)処理装置から入力されたコンテンツデータをAVバッファ回路に記憶するステップと、TCP/IP処理を行う演算回路に上記コンテンツデータの送信処理に必要なデータを出力するステップと、複数の分割コンテンツデータを生成する処理部で上記コンテンツデータを分割して複数の分割コンテンツデータを生成するステップとを有し、
上記コンテンツデータの送信処理において、上記TCP/IP処理を行う演算回路と上記複数の分割コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、送信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、送信方法が提供される。
According to the present invention, in order to transmit content data over the network by TCP / IP, the step of storing the content data input from the audio / video (AV) processing device in the AV buffer circuit and the TCP / IP processing are performed. A step of outputting data necessary for the transmission processing of the content data to an arithmetic circuit; and a step of generating a plurality of divided content data by dividing the content data by a processing unit that generates the plurality of divided content data. ,
In the content data transmission processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the plurality of divided content data includes header data, and content corresponding to the header data data is stored in the AV buffer circuit, computation circuit for performing the TCP / IP processing in the transmission processing, the processing of the content data itself is not performed, transmit method is provided.
また本発明によれば、TCP/IPによりネットワーク上のコンテンツデータを受信するため、受信した上記コンテンツデータをAVバッファ回路に記憶するステップと、
TCP/IP処理を行う演算回路に上記コンテンツデータの受信処理に必要なデータを出力するステップと、コンテンツデータを生成する処理部で複数の分割されたコンテンツデータを合成して上記コンテンツデータを生成するステップとを有し、
上記コンテンツデータの受信処理において、上記TCP/IP処理を行う演算回路と上記コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、受信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、受信方法が提供される。
According to the invention, in order to receive content data on the network by TCP / IP, storing the received content data in an AV buffer circuit;
A step of outputting the data necessary for the reception processing of the content data to an arithmetic circuit that performs TCP / IP processing, and a processing unit that generates the content data combine the plurality of divided content data to generate the content data. And having steps
In the content data reception processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the content data includes header data, and the content data corresponding to the header data is the above-described content data. be stored in the AV buffer circuit, computation circuit for performing the TCP / IP processing in the reception processing, the processing of the content data itself is not performed, receiving method is provided.
以上説明したように、本発明によれば、通信プロトコルを基に通信を行う際の通信処理を簡単かつ安価な構成で高速化できる送信装置、受信装置およびそれらの方法を提供することができる。 As described above, according to the present invention, it is possible to provide a transmission device, a reception device, and a method thereof that can speed up communication processing when performing communication based on a communication protocol with a simple and inexpensive configuration.
以下、本発明の実施の形態を添付図面を参照して説明する。
図1は、本実施形態の通信システム1の全体構成図である。
図1に示すように、通信システム1では、ネットワーク3にコンピュータ2が接続されている。
コンピュータ2は、ネットワーク3を介して、他のコンピュータと、AVデータなどのデータをTCP/IPなどの通信プロトコルを基に送受信する。
ここで、コンピュータ2またはその一部が本発明の送信装置および受信装置に対応している。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 is an overall configuration diagram of a
As shown in FIG. 1, in the
The
Here, the
図1に示すように、コンピュータ2は、例えば、コネクタ15、パルストランス16、物理層回路17、AVバッファ回路18、送受信バッファ回路19、PCIバスコントローラ回路20、CPU21およびデータ処理回路22を有する。
ここで、AVバッファ回路18が本発明の入出力用記憶回路、送受信バッファ回路19が本発明の送信用記憶回路および受信用記憶回路、CPU21が本発明の演算回路に対応している。
As shown in FIG. 1, the
Here, the
コネクタ15は、例えば、RJ−45型であり、ネットワーク3に接続された通信線に接続されている。
ネットワーク3を介してコンピュータ2が送受信するパケットデータは、パルストランス16を経由してコネクタ15から出力される。
物理層回路17は、例えば、イーサネット(登録商標)規格に基づいて、ネットワーク3を介してコンピュータ2が送受信するパケットデータ(イーサネットパケット)の信号の変調および復調などの処理を行う。
AVバッファ回路18は、コンピュータ2の外部の画像・音声再生装置などの画像・音声処理装置との間で入出力するAVデータを記憶するSD−RAM(Synchronous Dynamic-Random Access Memory) である。
The
Packet data transmitted and received by the
The
The
送受信バッファ回路19は、物理層回路17からネットワーク3に対して送受信するパケットデータ(イーサネットパケット)を記憶するRAMである。
PCIバスコントローラ回路20は、CPU21とデータ処理回路22との間に配設されたPCIバスを介したデータ伝送を制御する。
The transmission /
The PCI
CPU21は、アプリケーションを実行すると共に、所定の通信プログラムを基に、パケットデータの送受信に係わるTCP/IP処理を行う。
CPU21は、パケットデータに含まれるAVデータ自体の処理は行わず、パケットデータに含まれるヘッダデータ(制御データ)に係わる処理を行う。
具体的には、CPU21は、ネットワーク3を介して通信先のコンピュータにパケットデータを配送するためのIP処理、パケット伝送中に異常が発生した場合に異常を知らせるICMP(Internet Control Message Protocol) 処理、IPアドレスとMAC(Media Access Control)アドレスの変換を行うARP(Address Resolution Protocol) 処理、通信を行っているプログラムを識別してポートを割り当てるコネクション型のTCP処理などを行う。
The
The
Specifically, the
データ処理回路22は、コンピュータ2が送受信するパケットデータの合成および分割処理、並びに、コンピュータ2によるパケットデータの送受信処理のうちCPU21によってプログラムを基に行われる処理以外の処理を行うハードウェアである。
The
図1に示すように、データ処理回路22は、例えば、SD−RAMコントローラ30、MAC回路31、PCIバスインタフェース32、レジスタ33、AVインタフェース34およびパケット処理部35を有する。
ここで、PCIバスインタフェース32が本発明の演算回路入出力用インタフェースに対応し、パケット処理部35が本発明のデータ生成回路、データ分割回路、データ合成分割回路に対応し、MAC回路31、物理層回路17、パルストランス16およびコネクタ15が本発明の送信用インタフェースに対応している。
As shown in FIG. 1, the
Here, the
SD−RAMコントローラ30は、AVバッファ回路18および送受信バッファ回路19と、パルストランス31、AVインタフェース34およびパケット処理部との間のデータ転送を制御する。
MAC回路31は、物理層回路17との間で入出力するパケットデータのMAC処理を行う。
PCIバスインタフェース32は、レジスタ33およびパケット処理部35と、PCIバスコントローラ回路20との間で入出力するデータのインタフェースを行う。
The SD-RAM controller 30 controls data transfer between the
The
The
レジスタ33は、PCIバスインタフェース32を介して入出力するデータ、並びに、MAC回路31およびパケット処理部35による処理対象データおよび処理結果データを記憶する。
AVインタフェース34は、コンピュータ2の外部の画像・音声処理装置との間でAVデータの入出力を行うインタフェースである。
The
The
パケット処理部35は、送信時に、AVバッファ回路18からAVデータを読み出して、当該AVデータ(本発明の第1のコンテンツデータ)をデータ部に格納した図2(A)に示す例えば32Kバイトのサイズのジャンボパケットデータ(本発明の第1のモジュールデータ)を生成する。
また、パケット処理部35は、送信時に、ジャンボパケットデータJPDの送信処理に必要なデータを、PCIバスインタフェース32からCPU21に出力する。
パケット処理部35は、送信時に、CPU21から入力したヘッダデータHD1(本発明の第1の制御データ)を基に、後述するように生成されたパケットデータPDの送信に用いるヘッダデータHD2(本発明の第2の制御データ)を生成する。
The
Further, the
The
このとき、パケット処理部35は、例えば、図3に示すように、ヘッダデータHD1のIPヘッダデータのサービスタイプ、生存時間データ、送信元アドレスおよび宛先アドレスをそのまま用いて(コピーして)ヘッダデータHD2のIPヘッダデータを生成する。
また、パケット処理部35は、例えば、図4に示すように、ヘッダデータHD1のTCPヘッダデータの送信元ポート番号データ、宛先ポート番号データおよび、ウインドウデータをそのまま用いてヘッダデータHD2のTCPヘッダデータを生成する。
また、パケット処理部35は、送信時に、ジャンボパケットデータJPDに含まれるAVデータを分割し、当該分割によって得られたAVデータ(本発明の第2のコンテンツデータ)とヘッダデータHD2とを各々が含む図2(B)に示すパケット長最大1518バイトのパケットデータPD(イーサネットパケットデータ、本発明の第2のモジュールデータ)を生成する。
また、パケット処理部35は、送信時に、ヘッダデータHD1,HD2のIPヘッダのチェックサムデータ、並びにTCPヘッダのチェックサムデータ、シーケンス番号および確認応答番号の生成処理を行う。
At this time, for example, as shown in FIG. 3, the
Further, for example, as illustrated in FIG. 4, the
Further, the
Further, the
また、パケット処理部35は、受信時に、送受信バッファ回路19から読み出した受信された複数のパケットデータPDを合成してジャンボパケットデータJPDを生成する。
このとき、パケット処理部35は、例えば、図3に示すように、ヘッダデータHD2のIPヘッダデータのサービスタイプ、生存時間データ、送信元アドレスおよび宛先アドレスをそのまま用いてヘッダデータHD1のIPヘッダデータを生成する。
また、パケット処理部35は、例えば、図4に示すように、ヘッダデータHD2のTCPヘッダデータの送信元ポート番号データ、宛先ポート番号データおよび、ウインドウデータをそのまま用いてヘッダデータHD1のTCPヘッダデータを生成する。
また、パケット処理部35は、受信時に、ヘッダデータHD1のIPヘッダデータのチェックサムデータ、並びにTCPヘッダのチェックサムデータ、シーケンス番号および確認応答番号の生成処理を行う。
また、パケット処理部35は、受信時に、パケットデータPDに含まれるヘッダデータHD2のIPヘッダデータおよびTCPヘッダデータ内のチェックサムデータ、並びにAVデータを用いたチェックサム演算を行う。
Further, the
At this time, for example, as shown in FIG. 3, the
Further, for example, as shown in FIG. 4, the
Further, the
Further, the
また、パケット処理部35は、受信時に、ジャンボパケットデータJPDの受信処理に必要なデータ、例えば、パケットデータPDのヘッダデータHD2から取得された送信元アドレス、宛先アドレスおよびサイズデータなどを、PCIバスインタフェース32からPCIバスコントローラ回路20を介してCPU21に出力する。
また、パケット処理部35は、受信時に、CPU21から入力したTCP/IP処理の結果基に、ジャンボパケットデータJPDを分割してパケットデータPDを生成する。
Further, the
The
以下、図1に示すコンピュータ2の動作例を説明する。
〔第1の動作例〕
当該動作例では、コンピュータ2が、ネットワーク3を介してパケットデータを送信する場合を説明する。
図5は、当該動作例を説明するためのフローチャートである。
以下、図5に示す各ステップについて説明する。
ステップST1:
SD−RAMコントローラ30の制御に基づいて、画像・音声処理装置から出力されたAVデータが、AVインタフェース34を介して、AVバッファ回路18に書き込まれる。
Hereinafter, an operation example of the
[First operation example]
In this operation example, a case where the
FIG. 5 is a flowchart for explaining the operation example.
Hereinafter, each step shown in FIG. 5 will be described.
Step ST1:
Under the control of the SD-RAM controller 30, AV data output from the image / sound processor is written to the
ステップST2:
パケット処理部35が、AVバッファ回路18からステップST1で書き込まれたAVデータを読み出して、当該AVデータを格納した図2(A)に示すジャンボパケットデータJPDを生成する。
Step ST2:
The
ステップST3:
パケット処理部35が、ステップST2で生成したジャンボパケットデータJPDの送信処理に必要なデータを、PCIバスインタフェース32からPCIバスコントローラ回路20を介してCPU21に出力する。また、必要に応じて、レジスタ33に記憶されたデータも、PCIバスインタフェース32を介してCPU21に出力される。
CPU21は、パケット処理部35から入力したデータを用いて、ジャンボパケットデータJPDを送信するためのTCP/IP処理を行い、ヘッダデータHD1を生成する。
そして、CPU21は、PCIバスコントローラ回路20を介して、ヘッダデータHD1をPCIバスインタフェース32に出力する。
Step ST3:
The
The
Then, the
ステップST4:
パケット処理部35が、CPU21から入力したヘッダデータHD1を基に、パケットデータPDの送信に用いるヘッダデータHD2を生成する。
そして、パケット処理部35が、ジャンボパケットデータJPDに含まれるAVデータを分割し、当該分割によって得られたAVデータとヘッダデータHD2とを各々が含むパケットデータPDを生成する。
Step ST4:
The
Then, the
ステップST5:
パケット処理部35が、ステップST4で生成したパケットデータPDを、SD−RAMコントローラ30の制御に従って、送受信バッファ回路19に書き込む。
Step ST5:
The
ステップST6:
SD−RAMコントローラ30の制御に従って、送受信バッファ回路19から、パケットデータPDが読み出される。
そして、当該パケットデータPDが、MAC回路31によるMAC処理、物理層回路17に物理層処理、並びにパルストランス16を経由して、コネクタ15からネットワーク3に送信される。
Step ST6:
Packet data PD is read from the transmission /
Then, the packet data PD is transmitted from the
〔第2の動作例〕
当該動作例では、コンピュータ2が、ネットワーク3を介してパケットデータを受信する場合を説明する。
図6は、当該動作例を説明するためのフローチャートである。
以下、図6に示す各ステップについて説明する。
ステップST11:
ネットワーク3を伝送するパケットデータPDが、コネクタ15で受信され、パルストランス16、並びに物理層回路17による物理層処理を経て、MAC回路31に入力される。
そして、当該パケットデータPDが、MAC回路31によるMAC処理を経て、送受信バッファ回路19に書き込まれる。
[Second operation example]
In this operation example, a case where the
FIG. 6 is a flowchart for explaining the operation example.
Hereinafter, each step shown in FIG. 6 will be described.
Step ST11:
Packet data PD transmitted through the
Then, the packet data PD is written in the transmission /
ステップST12:
SD−RAMコントローラ30の制御に従って、送受信バッファ回路19から、複数のパケットデータPDが読み出されてパケット処理部35に出力される。
Step ST12:
A plurality of packet data PD are read from the transmission /
ステップST13:
パケット処理部35が、ステップST12で読み出された複数のパケットデータPDを合成してジャンボパケットデータJPDを生成する。
そして、パケット処理部35が、ジャンボパケットデータJPDの受信処理に必要なデータ、例えば、パケットデータPDのヘッダデータHD2から取得された送信元アドレス、宛先アドレスおよびサイズデータなどを、PCIバスインタフェース32からPCIバスコントローラ回路20を介してCPU21に出力する。また、必要に応じて、レジスタ33に記憶されたデータも、PCIバスインタフェース32を介してCPU21に出力される。
そして、CPU21が、パケット処理部35から入力したデータを基に、ジャンボパケットデータJPDの受信するためのTCP/IP処理を行い、その結果をPCIバスコントローラ回路20およびPCIバスインタフェース32を介してパケット処理部35に出力する。
Step ST13:
The
Then, the
Then, the
ステップST14:
パケット処理部35が、ステップST13で入力したCPU21の処理結果を基に、ジャンボパケットデータJPDを分割してパケットデータPDを生成する。
Step ST14:
The
ステップST15:
パケット処理部35が、SD−RAMコントローラ30の制御に従って、ステップST14で生成したパケットデータPDをAVバッファ回路18に書き込む。
当該パケットデータPDは、SD−RAMコントローラ30の制御に従って、AVバッファ回路18から読み出され、AVインタフェース34を介して画像・音声処理装置に出力される。
Step ST15:
The
The packet data PD is read from the
以上説明したように、コンピュータ2では、コンピュータ2にデータ処理回路22を組み込み、データ処理回路22において、複数のパケットデータPDからなるジャンボパケットデータJPDの生成を行い、当該ジャンパケットデータJPDの送受信処理(TCP/IP処理)をCPU21に行わせる。そのため、上記複数のパケットデータPDの送受信処理をCPU21で行う場合に比べて、CPU21の処理負担を軽減できる。
また、このとき、CPU21とデータ処理回路22との間ではヘッダデータやレジスタデータなどのデータ量の小さなデータのみを伝送し、データ処理回路22においてハードウェアによりTCP/IP処理の一部を高速に行うことで、従来のPCIバスをそのまま用いると共にCPU21を高速化することなく、TCP/IP処理を高速化できる。
その結果、コンピュータ2の構成を、簡単かつ安価なものにできる。
As described above, in the
At this time, only data with a small amount of data such as header data and register data is transmitted between the
As a result, the configuration of the
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、コンピュータ2が通信プロトコルとしてTCP/IPを用いた場合を例示したが、UDPなどのその他の通信プロトコルを用いた場合にも本発明は適用できる。
The present invention is not limited to the embodiment described above.
For example, in the above-described embodiment, the case where the
1…通信システム、2…コンピュータ、3…ネットワーク、15…コネクタ、16…パルストランス、17…物理層回路、18…AVバッファ回路、19…送受信バッファ回路、20…PCIバスコントローラ回路、21…CPU、30…SD−RAMコントローラ、31…MAC回路、32…PCIバスインタフェース、33…レジスタ、34…AVインタフェース、35…パケット処理部
DESCRIPTION OF
Claims (4)
画像音声(AV)処理装置から入力されたコンテンツデータを記憶するAVバッファ回路と、
TCP/IP処理を行う演算回路に上記コンテンツデータの送信処理に必要なデータを出力するインターフェースと、
上記コンテンツデータを分割して複数の分割コンテンツデータを生成する処理部と
を有し、
上記コンテンツデータの送信処理において、上記TCP/IP処理を行う演算回路と上記複数の分割コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、
上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、
送信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、
送信装置。 In order to send content data over the network by TCP / IP ,
An AV buffer circuit for storing content data input from an audio / video (AV) processing device;
An interface that outputs data necessary for the transmission processing of the content data to an arithmetic circuit that performs TCP / IP processing;
A processing unit that divides the content data and generates a plurality of divided content data ,
In the content data transmission processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the plurality of divided content data includes header data,
Content data corresponding to the header data is stored in the AV buffer circuit,
In the transmission process, the arithmetic circuit that performs the TCP / IP process does not process the content data itself .
Send apparatus.
受信した上記コンテンツデータを記憶するAVバッファ回路と、
TCP/IP処理を行う演算回路に上記コンテンツデータの受信処理に必要なデータを出力するインターフェースと、
複数の分割されたコンテンツデータを合成して上記コンテンツデータを生成する処理部と
を有し、
上記コンテンツデータの受信処理において、上記TCP/IP処理を行う演算回路と上記コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、
上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、
受信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、
受信装置。 In order to receive content data on the network by TCP / IP ,
An AV buffer circuit for storing the received content data;
An interface for outputting data necessary for the reception processing of the content data to an arithmetic circuit for performing TCP / IP processing;
A processing unit that generates the content data by combining a plurality of divided content data ,
In the content data reception processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the content data includes header data,
Content data corresponding to the header data is stored in the AV buffer circuit,
In the reception process, the arithmetic circuit that performs the TCP / IP process does not process the content data itself .
RECEIVER.
画像音声(AV)処理装置から入力されたコンテンツデータをAVバッファ回路に記憶するステップと、
TCP/IP処理を行う演算回路に上記コンテンツデータの送信処理に必要なデータを出力するステップと、
複数の分割コンテンツデータを生成する処理部で上記コンテンツデータを分割して複数の分割コンテンツデータを生成するステップと
を有し、
上記コンテンツデータの送信処理において、上記TCP/IP処理を行う演算回路と上記複数の分割コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、
上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、
送信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、
送信方法。 In order to send content data over the network by TCP / IP ,
Storing content data input from an audio / video (AV) processing device in an AV buffer circuit;
Outputting data necessary for the transmission processing of the content data to an arithmetic circuit that performs TCP / IP processing;
A step of generating a plurality of divided content data by dividing the content data in a processing unit that generates a plurality of divided content data ,
In the content data transmission processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the plurality of divided content data includes header data,
Content data corresponding to the header data is stored in the AV buffer circuit,
In the transmission process, the arithmetic circuit that performs the TCP / IP process does not process the content data itself .
Send method.
受信した上記コンテンツデータをAVバッファ回路に記憶するステップと、
TCP/IP処理を行う演算回路に上記コンテンツデータの受信処理に必要なデータを出力するステップと、
コンテンツデータを生成する処理部で複数の分割されたコンテンツデータを合成して上記コンテンツデータを生成するステップと
を有し、
上記コンテンツデータの受信処理において、上記TCP/IP処理を行う演算回路と上記コンテンツデータを生成する処理部との間で伝送されるデータはヘッダーデータを含み、
上記ヘッダーデータに対応するコンテンツデータは上記AVバッファ回路に格納されていて、
受信処理においては上記TCP/IP処理を行う演算回路は、上記コンテンツデータ自体の処理は行わない、
受信方法。 In order to receive content data on the network by TCP / IP ,
Storing the received content data in an AV buffer circuit;
Outputting the data necessary for receiving the content data to an arithmetic circuit that performs TCP / IP processing;
A step of generating a content data by synthesizing a plurality of divided content data, and generating the content data.
In the content data reception processing, data transmitted between the arithmetic circuit that performs the TCP / IP processing and the processing unit that generates the content data includes header data,
Content data corresponding to the header data is stored in the AV buffer circuit,
In the reception process, the arithmetic circuit that performs the TCP / IP process does not process the content data itself .
Receive method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006068352A JP4519090B2 (en) | 2006-03-13 | 2006-03-13 | Transmitting apparatus, receiving apparatus and methods thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006068352A JP4519090B2 (en) | 2006-03-13 | 2006-03-13 | Transmitting apparatus, receiving apparatus and methods thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002028702A Division JP3988475B2 (en) | 2002-02-05 | 2002-02-05 | Transmitting apparatus, receiving apparatus and methods thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006203935A JP2006203935A (en) | 2006-08-03 |
JP4519090B2 true JP4519090B2 (en) | 2010-08-04 |
Family
ID=36961453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006068352A Expired - Fee Related JP4519090B2 (en) | 2006-03-13 | 2006-03-13 | Transmitting apparatus, receiving apparatus and methods thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4519090B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101480995B1 (en) * | 2008-04-17 | 2015-01-09 | 에스케이플래닛 주식회사 | Apparatus and Method for transmitting/receiving Massive Contents in Broadcast Multicast Service system |
-
2006
- 2006-03-13 JP JP2006068352A patent/JP4519090B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006203935A (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7634650B1 (en) | Virtualized shared security engine and creation of a protected zone | |
US8671152B2 (en) | Network processor system and network protocol processing method | |
TWI374636B (en) | Method, apparatus, host computer system and machine-readable recording medium for distributing traffic across a plurality of trasmitting queues | |
US20150365506A1 (en) | Roce packet sequence acceleration | |
US20080002578A1 (en) | Network with a constrained usage model supporting remote direct memory access | |
EP1791060A1 (en) | Apparatus performing network processing functions | |
JP2000151664A (en) | Data transmission method | |
JP2005102037A (en) | Packet communication device | |
US7269661B2 (en) | Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet | |
JP3988475B2 (en) | Transmitting apparatus, receiving apparatus and methods thereof | |
JP5091121B2 (en) | High speed data processing / communication method and apparatus for embedded system | |
KR100738339B1 (en) | Packet Transmission on IP Offload | |
US20090086729A1 (en) | User datagram protocol (UDP) transmit acceleration and pacing | |
JP4519090B2 (en) | Transmitting apparatus, receiving apparatus and methods thereof | |
JP3618277B2 (en) | Communication protocol processing method and communication protocol processing apparatus | |
US20080162756A1 (en) | Method and apparatus for communication between universal serial bus (usb) host and usb device | |
CN101312412B (en) | Ethernet transmission system based on embedded technique | |
US7213074B2 (en) | Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet | |
WO2009125664A1 (en) | Communication protocol processing circuit, communication protocol processing method, and communication terminal | |
JP3557201B2 (en) | Packet processing device, packet processing method, and telephone device that can use the method | |
JP4809679B2 (en) | Stream data communication method and stream data communication apparatus | |
JP5906078B2 (en) | Data transfer apparatus and data transfer method | |
JP2004013634A (en) | Data transfer method | |
US20230179545A1 (en) | Packet forwarding apparatus with buffer recycling and associated packet forwarding method | |
JP2012049883A (en) | Communication device and packet processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100518 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |