JP2006094303A - Variable phase shifter - Google Patents

Variable phase shifter Download PDF

Info

Publication number
JP2006094303A
JP2006094303A JP2004279410A JP2004279410A JP2006094303A JP 2006094303 A JP2006094303 A JP 2006094303A JP 2004279410 A JP2004279410 A JP 2004279410A JP 2004279410 A JP2004279410 A JP 2004279410A JP 2006094303 A JP2006094303 A JP 2006094303A
Authority
JP
Japan
Prior art keywords
terminal
variable
phase shifter
electrically connected
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004279410A
Other languages
Japanese (ja)
Inventor
Koji Miyazawa
孝治 宮沢
Atsuo Mizuma
厚夫 水間
Takami Hirai
隆己 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soshin Electric Co Ltd
Original Assignee
Soshin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soshin Electric Co Ltd filed Critical Soshin Electric Co Ltd
Priority to JP2004279410A priority Critical patent/JP2006094303A/en
Publication of JP2006094303A publication Critical patent/JP2006094303A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable phase shifter having a large amount of phase shift in output voltage and a high stability during phase shift. <P>SOLUTION: At a variable phase shifter 10, a variable reactance circuit made of capacitors 30, 36, variable capacity diodes 32, 38, and inductors 34, 40 is connected electrically among a 0° terminal 14 and a 90° terminal 16 of a 90° hybrid coupler 20 and earth (GND). When a high frequency input signal Si is supplied to an input terminal 12, a high frequency output signal St is outputted from an output terminal 18. On this occasion, a control voltage Vc is impressed from a voltage control terminal 52 via the coils 46, 48 to variable capacity diodes 32, 38 to change the phase θ of the high frequency output signal St. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、90°ハイブリッドカプラを有する可変位相器に関し、該90°ハイブリッドカプラから出力される出力信号の位相の変化量を増加させることができ、且つ、該位相を安定して変化させることができる可変位相器に関する。   The present invention relates to a variable phase shifter having a 90 ° hybrid coupler, which can increase the amount of change in the phase of an output signal output from the 90 ° hybrid coupler and stably change the phase. The present invention relates to a variable phase shifter.

従来より、高周波無線機器では、電力増幅器の前段に可変位相器を配置することにより、前記電力増幅器の出力信号における歪みを補償している(特許文献1参照)。   Conventionally, in a high-frequency wireless device, a distortion in an output signal of the power amplifier is compensated by arranging a variable phase shifter in front of the power amplifier (see Patent Document 1).

従来の可変位相器100は、図10に示すように、4つの端子(入力端子110、90°端子112、0°端子118及び出力端子126)を備えた90°ハイブリッドカプラ108を有する。   As shown in FIG. 10, the conventional variable phase shifter 100 includes a 90 ° hybrid coupler 108 having four terminals (an input terminal 110, a 90 ° terminal 112, a 0 ° terminal 118, and an output terminal 126).

入力端子110と90°ハイブリッドカプラ108間にコンデンサ106が電気的に接続され、出力端子126と90°ハイブリッドカプラ108間にコンデンサ128が電気的に接続されている。   A capacitor 106 is electrically connected between the input terminal 110 and the 90 ° hybrid coupler 108, and a capacitor 128 is electrically connected between the output terminal 126 and the 90 ° hybrid coupler 108.

また、可変容量ダイオード116のカソードK1及び可変容量ダイオード122のカソードK2は、2つのコイル134、136を介して、電気的に接続されている。また、コイル134、136間には電圧制御端子132が電気的に接続され、該電圧制御端子132とアース(GND)との間には、コンデンサ138が電気的に接続されている。   The cathode K1 of the variable capacitance diode 116 and the cathode K2 of the variable capacitance diode 122 are electrically connected via two coils 134 and 136. A voltage control terminal 132 is electrically connected between the coils 134 and 136, and a capacitor 138 is electrically connected between the voltage control terminal 132 and ground (GND).

この場合、コンデンサ114、120は略同一の容量値を有するコンデンサを用いる。また、コイル134、136も略同一のインダクタンスを有するコイルを用いる。さらに、可変容量ダイオード116、122も略同一の電気的特性を有するダイオードを用いる。これにより、90°端子112及び0°端子118と前記アースとの間には、略同一のインピーダンスを有する位相制御回路が電気的に接続される。   In this case, the capacitors 114 and 120 are capacitors having substantially the same capacitance value. The coils 134 and 136 are also coils having substantially the same inductance. Further, the variable capacitance diodes 116 and 122 are diodes having substantially the same electrical characteristics. Accordingly, a phase control circuit having substantially the same impedance is electrically connected between the 90 ° terminal 112 and the 0 ° terminal 118 and the ground.

次に、可変位相器100の動作について説明する。   Next, the operation of the variable phase shifter 100 will be described.

入力端子110に高周波入力信号Siが供給されると、高周波入力信号Siに対して異なる位相θを有する高周波出力信号Stが出力端子126から出力される。この位相θは、90°端子112及び0°端子118と前記アースとの間に電気的に接続されている前記位相制御回路の位相θである。   When the high frequency input signal Si is supplied to the input terminal 110, a high frequency output signal St having a phase θ different from that of the high frequency input signal Si is output from the output terminal 126. This phase θ is the phase θ of the phase control circuit electrically connected between the 90 ° terminal 112 and the 0 ° terminal 118 and the ground.

この場合、電圧制御端子132から可変容量ダイオード116、122に低周波の制御電圧Vcを印加すると、該制御電圧Vcの電圧値の変化に伴って、可変容量ダイオード116、122の接合容量Cが変化するので、前記位相制御回路のインピーダンス及び位相θが変化する。従って、前記制御電圧Vcを変化させることによって、高周波出力信号Stの位相θを所定の値に制御することができる。   In this case, when a low-frequency control voltage Vc is applied from the voltage control terminal 132 to the variable capacitance diodes 116 and 122, the junction capacitance C of the variable capacitance diodes 116 and 122 changes as the voltage value of the control voltage Vc changes. Therefore, the impedance and phase θ of the phase control circuit change. Therefore, the phase θ of the high frequency output signal St can be controlled to a predetermined value by changing the control voltage Vc.

特開2001−285006号公報JP 2001-285006 A

制御電圧Vcによって可変容量ダイオード116、122の接合容量Cを変化させる場合、接合容量Cの理想的な可変範囲は、コイル134、136と可変容量ダイオード116、122との共振が発生して、前記位相制御回路がショート状態になるときの可変容量ダイオード116、122の容量値から、前記位相制御回路がオープン状態となるときの可変容量ダイオード116、122の容量値である0pFまでの範囲である。つまり、位相θの理想的な位相変化量は、前記位相制御回路のインピーダンスが抵抗分のみとなる位相(0°)から、前記位相制御回路のインピーダンスが最大となる位相(180°)までの範囲である。   When the junction capacitance C of the variable capacitance diodes 116 and 122 is changed by the control voltage Vc, the ideal variable range of the junction capacitance C is that the resonance between the coils 134 and 136 and the variable capacitance diodes 116 and 122 occurs. The range is from the capacitance value of the variable capacitance diodes 116 and 122 when the phase control circuit is in a short state to 0 pF which is the capacitance value of the variable capacitance diodes 116 and 122 when the phase control circuit is in an open state. That is, the ideal phase change amount of the phase θ ranges from a phase (0 °) where the impedance of the phase control circuit is only a resistance component to a phase (180 °) where the impedance of the phase control circuit is maximum. It is.

しかしながら、実際の高周波無線機器では、可変位相器100が収容されるパッケージや、可変位相器100で構成されるチップに浮遊容量が存在し、この浮遊容量のリアクタンス分が前記インピーダンスに含まれる。これにより、位相θの位相変化量が減少するおそれがある。   However, in an actual high-frequency wireless device, a stray capacitance exists in a package in which the variable phase shifter 100 is accommodated or a chip configured with the variable phase shifter 100, and the reactance of this stray capacitance is included in the impedance. As a result, the phase change amount of the phase θ may be reduced.

そこで、実際の無線機器では、可変位相器100を複数個接続して、位相θの位相変化量を増加することにより、該位相変化量の減少を補償するようにしている。例えば、90°の位相変化量を有する可変位相器100を4個縦列接続すれば、当該無線機器は360°の位相変化量を確保することができる。しかしながら、複数個の可変位相器100を無線機器に実装すれば、該無線機器が大型化するという問題がある。   Therefore, in an actual wireless device, a plurality of variable phase shifters 100 are connected to increase the phase change amount of the phase θ to compensate for the decrease in the phase change amount. For example, if four variable phase shifters 100 having a phase change amount of 90 ° are connected in cascade, the wireless device can secure a phase change amount of 360 °. However, if a plurality of variable phase shifters 100 are mounted on a wireless device, there is a problem that the wireless device is increased in size.

また、高周波出力信号Stの位相θを変化させても、上述した浮遊容量によって、位相θを安定して変化させることができないという問題もある。   There is also a problem that even if the phase θ of the high-frequency output signal St is changed, the phase θ cannot be changed stably due to the stray capacitance described above.

本発明はこのような課題を考慮してなされたものであり、出力信号の位相変化量を増加させることができ、しかも、出力信号の位相を安定して変化させることができる可変位相器を提供することを目的とする。   The present invention has been made in consideration of such problems, and provides a variable phase shifter capable of increasing the amount of phase change of an output signal and stably changing the phase of the output signal. The purpose is to do.

本発明に係る可変位相器は、少なくとも1つの可変容量素子を有する可変位相器において、前記可変容量素子にインダクタンス成分が接続されていることを特徴とする。可変容量素子による容量変化と、インダクタンス成分が有する位相量がプラスされるため、変化量を大きくとることができる。   A variable phase shifter according to the present invention is a variable phase shifter having at least one variable capacitance element, wherein an inductance component is connected to the variable capacitance element. Since the capacitance change due to the variable capacitance element and the phase amount of the inductance component are added, the change amount can be increased.

そして、入力端子と出力端子と0°端子と90°端子とを備えた90°ハイブリッドカプラを具備する場合においては、前記0°端子とアースとの間に、第1の位相制御回路が電気的に接続され、前記90°端子と前記アースとの間に、前記第1の位相制御回路と略同一のインピーダンスを有する第2の位相制御回路が電気的に接続され、前記第1の位相制御回路は、第1の可変容量素子と、該第1の可変容量素子に電気的に接続された第1のインダクタとを有し、前記第2の位相制御回路は、第2の可変容量素子と、該第2の可変容量素子に電気的に接続された第2のインダクタとを有するようにしてもよい。   When the 90 ° hybrid coupler having the input terminal, the output terminal, the 0 ° terminal, and the 90 ° terminal is provided, the first phase control circuit is electrically connected between the 0 ° terminal and the ground. And a second phase control circuit having substantially the same impedance as the first phase control circuit is electrically connected between the 90 ° terminal and the ground, and the first phase control circuit Includes a first variable capacitance element and a first inductor electrically connected to the first variable capacitance element, and the second phase control circuit includes a second variable capacitance element, You may make it have the 2nd inductor electrically connected to this 2nd variable capacitance element.

この場合、前記第1及び第2の可変容量素子に供給される制御電圧によって、該第1及び第2の可変容量素子の静電容量が変化し、前記静電容量の変化によって、前記出力端子から出力される出力信号の位相が変化する。   In this case, the capacitances of the first and second variable capacitance elements are changed by the control voltage supplied to the first and second variable capacitance elements, and the output terminal is changed by the change in the capacitance. The phase of the output signal that is output from is changed.

このように、前記第1及び第2の位相制御回路が可変のリアクタンス回路で構成され、該第1及び第2の位相制御回路の位相が、前記第1及び第2の可変容量素子の位相と前記第1及び第2のインダクタの位相とから構成されるので、該第1及び第2の位相制御回路の位相の変化範囲が拡張され、前記出力信号の位相変化量を増加させることができる。   As described above, the first and second phase control circuits are configured by variable reactance circuits, and the phases of the first and second phase control circuits are the same as the phases of the first and second variable capacitance elements. The phase change range of the first and second phase control circuits is expanded, and the phase change amount of the output signal can be increased.

前記第1及び第2の可変容量素子に第1及び第2の可変容量ダイオードを用いて、該第1及び第2の可変容量ダイオードの第1及び第2のカソード端子に前記制御電圧を供給することが好ましい。この場合、前記制御電圧は前記第1及び第2の可変容量ダイオードの逆バイアス電圧となる。前記逆バイアス電圧が変化することにより、前記第1及び第2の可変容量ダイオードの接合容量を変化させることができる。   Using the first and second variable capacitance diodes for the first and second variable capacitance elements, the control voltage is supplied to the first and second cathode terminals of the first and second variable capacitance diodes. It is preferable. In this case, the control voltage is a reverse bias voltage of the first and second variable capacitance diodes. By changing the reverse bias voltage, the junction capacitance of the first and second variable capacitance diodes can be changed.

前記第1の位相制御回路の具体的な回路構成は、前記0°端子に前記第1のカソード端子が電気的に接続され、前記第1の可変容量ダイオードの第1のアノード端子と前記アースとの間に、前記第1のインダクタが電気的に接続されるという回路構成であり、前記第2の位相制御回路の具体的な回路構成は、前記90°端子に前記第2のカソード端子が電気的に接続され、前記第2の可変容量ダイオードの第2のアノード端子と前記アースとの間に、前記第2のインダクタが電気的に接続されるという回路構成である。   A specific circuit configuration of the first phase control circuit is that the first cathode terminal is electrically connected to the 0 ° terminal, the first anode terminal of the first variable capacitance diode, and the ground. The first inductor is electrically connected between the 90 ° terminal and the second cathode terminal is electrically connected to the 90 ° terminal. The second inductor is electrically connected, and the second inductor is electrically connected between the second anode terminal of the second variable capacitance diode and the ground.

この場合、前記0°端子と前記第1のカソード端子の間に、さらに、第1のカップリングコンデンサを電気的に接続し、前記90°端子と前記第2のカソード端子の間に、さらに、第2のカップリングコンデンサを電気的に接続するようにしてもよい。これにより、前記制御電圧が前記0°端子及び90°端子を介して前記90°ハイブリッドカプラに進入することが阻止されて、前記出力信号に対する前記制御電圧の影響が抑制される。前記入力端子に供給される入力信号を前記制御電圧よりも高周波の信号とすれば、上述した抑制効果が顕著となる。また、90°ハイブリッドカプラと第1の可変容量素子とのマッチング並びに90°ハイブリッドカプラと第2の可変容量素子とのマッチングをとることができる。   In this case, a first coupling capacitor is further electrically connected between the 0 ° terminal and the first cathode terminal, and further between the 90 ° terminal and the second cathode terminal. The second coupling capacitor may be electrically connected. Accordingly, the control voltage is prevented from entering the 90 ° hybrid coupler via the 0 ° terminal and the 90 ° terminal, and the influence of the control voltage on the output signal is suppressed. If the input signal supplied to the input terminal is a signal having a frequency higher than that of the control voltage, the above-described suppression effect becomes significant. Further, matching between the 90 ° hybrid coupler and the first variable capacitance element and matching between the 90 ° hybrid coupler and the second variable capacitance element can be achieved.

また、前記制御電圧を前記第1及び第2のカソード端子に供給するための具体的な回路構成は、前記第1のカソード端子に第1のコイルの一端を電気的に接続し、前記第2のカソード端子に第2のコイルの一端を電気的に接続し、前記第1及び第2のコイルの他端に電圧制御端子を電気的に接続し、前記制御電圧を、前記電圧制御端子から前記第1及び第2のコイルを介して前記第1及び第2のカソード端子に供給するという回路構成にしてもよい。これにより、浮遊容量による高周波信号が前記第1及び第2の位相制御回路に進入しても、前記第1及び第2のコイルは前記高周波信号に対して高抵抗として機能するので、該高周波信号は前記第1及び第2のコイルにおいて減衰する。つまり、高周波ノイズに対して強く、前記出力信号の位相を安定して変化させることができる可変位相器を実現することができる。   Further, a specific circuit configuration for supplying the control voltage to the first and second cathode terminals is such that one end of a first coil is electrically connected to the first cathode terminal, and the second One end of a second coil is electrically connected to the cathode terminal of the first, and a voltage control terminal is electrically connected to the other end of the first and second coils, and the control voltage is supplied from the voltage control terminal to the cathode terminal. A circuit configuration may be adopted in which the first and second cathode terminals are supplied via the first and second coils. As a result, even if a high-frequency signal due to stray capacitance enters the first and second phase control circuits, the first and second coils function as a high resistance to the high-frequency signal. Is attenuated in the first and second coils. That is, it is possible to realize a variable phase shifter that is strong against high frequency noise and can stably change the phase of the output signal.

また、前記電圧制御端子と前記アースとの間に、バイパスコンデンサを電気的に接続すれば、上述した高周波信号をアースにバイパスすることができるので、前記高周波信号の前記電圧制御端子への進入を回避することができる。   Further, if a bypass capacitor is electrically connected between the voltage control terminal and the ground, the above-described high-frequency signal can be bypassed to the ground, so that the high-frequency signal can enter the voltage control terminal. It can be avoided.

また、前記入力端子に第3のカップリングコンデンサが電気的に接続され、前記出力端子に第4のカップリングコンデンサが電気的に接続され、前記入力信号が、前記第3のカップリングコンデンサを介して供給され、前記出力信号が、前記第4のカップリングコンデンサを介して出力させるようにしてもよい。この場合、前記入力信号とは異なる直流信号又は低周波信号の通過を阻止することができる。また、入力端子と該入力端子に接続される外部回路とのマッチング並びに出力端子と該出力端子に接続される外部回路とのマッチングをとることができる。   Further, a third coupling capacitor is electrically connected to the input terminal, a fourth coupling capacitor is electrically connected to the output terminal, and the input signal is passed through the third coupling capacitor. And the output signal may be output via the fourth coupling capacitor. In this case, it is possible to prevent a DC signal or a low frequency signal different from the input signal from passing. Further, matching between the input terminal and the external circuit connected to the input terminal and matching between the output terminal and the external circuit connected to the output terminal can be performed.

また、本発明に係る可変位相器の具体的な構造は、複数の誘電体層から構成された誘電体基板内に、入力端子と出力端子と0°端子と90°端子とを備えた90°ハイブリッドカプラと、第1及び第2のインダクタと、第1及び第2のカップリングコンデンサとが形成され、前記誘電体基板表面に形成される配線パターン上に、前記第1及び第2の可変容量ダイオードが実装され、前記0°端子とアースとの間には、前記第1のインダクタと前記第1の可変容量ダイオードと前記第1のカップリングコンデンサとを含む第1の位相制御回路が電気的に接続され、前記90°端子と前記アースとの間には、前記第2のインダクタと前記第2の可変容量ダイオードと前記第2のカップリングコンデンサとを含み、且つ、前記第1の位相制御回路と略同一のインピーダンスを有する第2の位相制御回路が電気的に接続されていてもよい。   In addition, a specific structure of the variable phase shifter according to the present invention is a 90 ° including an input terminal, an output terminal, a 0 ° terminal, and a 90 ° terminal in a dielectric substrate composed of a plurality of dielectric layers. A hybrid coupler, first and second inductors, and first and second coupling capacitors are formed, and the first and second variable capacitors are formed on a wiring pattern formed on the surface of the dielectric substrate. A diode is mounted, and a first phase control circuit including the first inductor, the first variable capacitance diode, and the first coupling capacitor is electrically connected between the 0 ° terminal and the ground. The second inductor, the second variable capacitance diode, and the second coupling capacitor between the 90 ° terminal and the ground, and the first phase control. Almost same as circuit A second phase control circuit having one impedance may be electrically connected.

また、本発明に係る可変位相器の他の具体的な構造は、複数の誘電体層から構成された回路基板の配線パターン上に、入力端子と出力端子と0°端子と90°端子とを備えた90°ハイブリッドカプラと、第1及び第2の可変容量ダイオードと、第1及び第2のカップリングコンデンサとが実装され、前記配線パターンによって、第1及び第2のインダクタが形成され、前記0°端子とアースとの間には、前記第1のインダクタと前記第1の可変容量ダイオードと前記第1のカップリングコンデンサとを含む第1の位相制御回路が電気的に接続され、前記90°端子と前記アースとの間には、前記第2のインダクタと前記第2の可変容量ダイオードと前記第2のカップリングコンデンサとを含み、且つ、前記第1の位相制御回路と略同一のインピーダンスを有する第2の位相制御回路が電気的に接続されていてもよい。   Another specific structure of the variable phase shifter according to the present invention includes an input terminal, an output terminal, a 0 ° terminal, and a 90 ° terminal on a wiring pattern of a circuit board constituted by a plurality of dielectric layers. The 90 ° hybrid coupler provided, the first and second variable capacitance diodes, and the first and second coupling capacitors are mounted, and the wiring pattern forms the first and second inductors, A first phase control circuit including the first inductor, the first variable capacitance diode, and the first coupling capacitor is electrically connected between the 0 ° terminal and the ground. Between the terminal and the ground, includes the second inductor, the second variable capacitance diode, and the second coupling capacitor, and substantially the same impedance as the first phase control circuit. A second phase control circuit having impedance may be electrically connected.

さらに、前記第1及び第2のインダクタをそれぞれ可変インダクタとしてもよい。これにより、第1及び第2のインダクタの各インダクタンス長をスタブ等により調整することによって、出力信号の位相変化量を所望の特性に合わせ込むことができ、デバイス間のばらつき吸収や、同種のデバイスで違う規格(位相変化量)に調整する等を実現させることができる。   Furthermore, each of the first and second inductors may be a variable inductor. Thereby, by adjusting the inductance length of each of the first and second inductors with a stub or the like, the phase change amount of the output signal can be adjusted to a desired characteristic, and variations between devices can be absorbed. Can be adjusted to a different standard (phase change amount).

上述のように、本発明に係る可変位相器によれば、出力信号の位相変化量を増加させることができ、しかも、出力信号の位相を安定して変化させることができる。   As described above, according to the variable phase shifter according to the present invention, the phase change amount of the output signal can be increased, and the phase of the output signal can be changed stably.

以下、本発明に係る可変位相器の実施の形態例を、図1〜図9を参照しながら説明する。   Hereinafter, embodiments of a variable phase shifter according to the present invention will be described with reference to FIGS.

本実施の形態に係る可変位相器10は、図1に示すように、4つの端子(入力端子12、0°端子14、90°端子16及び出力端子18)を具備する90°ハイブリッドカプラ20を有する。90°ハイブリッドカプラ20は、上述した4つの端子12、14、16、18の入出力インピーダンスが、例えば50Ωであるようなハイブリッドカプラである。   As shown in FIG. 1, the variable phase shifter 10 according to the present embodiment includes a 90 ° hybrid coupler 20 having four terminals (an input terminal 12, a 0 ° terminal 14, a 90 ° terminal 16, and an output terminal 18). Have. The 90 ° hybrid coupler 20 is a hybrid coupler in which the input / output impedances of the four terminals 12, 14, 16, 18 described above are, for example, 50Ω.

入力端子12と90°ハイブリッドカプラ20間にコンデンサ22が電気的に接続され、出力端子18と90°ハイブリッドカプラ20間にコンデンサ26が電気的に接続されている。0°端子14とアース(GND)との間には、コンデンサ30と可変容量ダイオード32とインダクタ34とが電気的に接続されている。90°端子16とアース(GND)との間には、コンデンサ36と可変容量ダイオード38とインダクタ40とが電気的に接続されている。   A capacitor 22 is electrically connected between the input terminal 12 and the 90 ° hybrid coupler 20, and a capacitor 26 is electrically connected between the output terminal 18 and the 90 ° hybrid coupler 20. A capacitor 30, a variable capacitance diode 32, and an inductor 34 are electrically connected between the 0 ° terminal 14 and ground (GND). A capacitor 36, a variable capacitance diode 38, and an inductor 40 are electrically connected between the 90 ° terminal 16 and ground (GND).

また、コンデンサ30と可変容量ダイオード32との接続点42と、コンデンサ36と可変容量ダイオード38との接続点44との間は、コイル46、48が直列に接続されている。   In addition, coils 46 and 48 are connected in series between a connection point 42 between the capacitor 30 and the variable capacitance diode 32 and a connection point 44 between the capacitor 36 and the variable capacitance diode 38.

さらに、コイル46とコイル48との接続点50と電圧制御端子52とが電気的に接続されている。また、電圧制御端子52とアース(GND)との間には、コンデンサ54が電気的に接続されている。   Further, the connection point 50 between the coil 46 and the coil 48 and the voltage control terminal 52 are electrically connected. A capacitor 54 is electrically connected between the voltage control terminal 52 and the ground (GND).

この場合、コンデンサ30、36は略同一の容量値を有する。また、コイル46、48も略同一のインダクタンスを有する。さらに、可変容量ダイオード32、38は略同一の電気的特性を有するダイオードを用いる。さらにまた、インダクタ34、40も略同一のインダクタンスを有する。これにより、0°端子14及び90°端子16とアース(GND)との間には、略同一の反射係数とリアクタンスとを有する可変リアクタンス回路が電気的に接続されることになる。   In this case, the capacitors 30 and 36 have substantially the same capacitance value. The coils 46 and 48 also have substantially the same inductance. Furthermore, the variable capacitance diodes 32 and 38 are diodes having substantially the same electrical characteristics. Furthermore, the inductors 34 and 40 also have substantially the same inductance. Thus, a variable reactance circuit having substantially the same reflection coefficient and reactance is electrically connected between the 0 ° terminal 14 and the 90 ° terminal 16 and the ground (GND).

次に、本実施の形態に係る可変位相器10の動作について説明する。   Next, the operation of the variable phase shifter 10 according to the present embodiment will be described.

入力端子12に高周波入力信号Siを供給すると、出力端子18には高周波出力信号Stが出力される。また、上述した反射係数によって、0°端子14には高周波信号S01、S02が生成され、90°端子16には高周波信号S901、S902が生成される。   When a high frequency input signal Si is supplied to the input terminal 12, a high frequency output signal St is output to the output terminal 18. Further, the high-frequency signals S01 and S02 are generated at the 0 ° terminal 14 and the high-frequency signals S901 and S902 are generated at the 90 ° terminal 16 by the reflection coefficient described above.

この場合、高周波信号S01は、0°端子14から出力される高周波信号であり、高周波信号S02は、0°端子14から90°ハイブリッドカプラ20に入力される高周波信号である。また、高周波信号S901は、90°端子16から出力される高周波信号であり、高周波信号S902は、90°端子16から90°ハイブリッドカプラ20に入力される高周波信号である。   In this case, the high frequency signal S01 is a high frequency signal output from the 0 ° terminal 14, and the high frequency signal S02 is a high frequency signal input from the 0 ° terminal 14 to the 90 ° hybrid coupler 20. The high frequency signal S901 is a high frequency signal output from the 90 ° terminal 16, and the high frequency signal S902 is a high frequency signal input from the 90 ° terminal 16 to the 90 ° hybrid coupler 20.

高周波信号S01の電圧値V01は、高周波入力信号Siの電圧値Viに対し1/√2倍の電圧値である。また、高周波信号S01の位相は、高周波入力信号Siの位相から−180°遅れた位相である。   The voltage value V01 of the high frequency signal S01 is a voltage value that is 1 / √2 times the voltage value Vi of the high frequency input signal Si. The phase of the high frequency signal S01 is a phase delayed by -180 ° from the phase of the high frequency input signal Si.

また、高周波信号S02の電圧値V02は、高周波入力信号Siの電圧値Viに対し1/√2倍の電圧値である。また、高周波信号S02の位相は、可変容量ダイオード32とインダクタ34とコイル46とから構成される直列回路の位相θから−180°遅れた位相である。   The voltage value V02 of the high-frequency signal S02 is a voltage value that is 1 / √2 times the voltage value Vi of the high-frequency input signal Si. The phase of the high-frequency signal S02 is a phase delayed by −180 ° from the phase θ of the series circuit composed of the variable capacitance diode 32, the inductor 34, and the coil 46.

一方、高周波信号S901の電圧値V901は、高周波入力信号Siの電圧値Viに対し1/√2倍の電圧値である。また、高周波信号S901の位相は、高周波入力信号Siの位相から−90°遅れた位相である。   On the other hand, the voltage value V901 of the high-frequency signal S901 is a voltage value that is 1 / √2 times the voltage value Vi of the high-frequency input signal Si. The phase of the high frequency signal S901 is a phase delayed by −90 ° from the phase of the high frequency input signal Si.

また、高周波信号S902の電圧値V902は、高周波入力信号Siの電圧値に対し1/√2倍の電圧値である。また、高周波信号S902の位相は、可変容量ダイオード38とインダクタ40とコイル48とから構成される直列回路の位相θから−90°遅れた位相である。   The voltage value V902 of the high-frequency signal S902 is a voltage value that is 1 / √2 times the voltage value of the high-frequency input signal Si. The phase of the high-frequency signal S902 is a phase that is delayed by −90 ° from the phase θ of the series circuit including the variable capacitance diode 38, the inductor 40, and the coil 48.

従って、0°端子14及び90°端子16に生成される高周波信号S01、S02、S901、S902は、略同一の電圧値を有すると共に、高周波信号S01、S02と高周波信号S901、S902との位相差は90°であることが分かる。   Therefore, the high-frequency signals S01, S02, S901, and S902 generated at the 0 ° terminal 14 and the 90 ° terminal 16 have substantially the same voltage value, and the phase difference between the high-frequency signals S01 and S02 and the high-frequency signals S901 and S902. It can be seen that is 90 °.

出力端子18から出力される高周波出力信号Stは、高周波信号S02、S902を合成した高周波信号が出力端子18で全反射することによって生成される高周波信号であり、高周波入力信号Siの電圧値Viと略同一の電圧値と、位相θから90°進んだ位相とを有する。   The high-frequency output signal St output from the output terminal 18 is a high-frequency signal generated when the high-frequency signal obtained by synthesizing the high-frequency signals S02 and S902 is totally reflected at the output terminal 18, and the voltage value Vi of the high-frequency input signal Si is It has substantially the same voltage value and a phase advanced by 90 ° from the phase θ.

上述した可変位相器10において、コイル46、48を介して、電圧制御端子52から可変容量ダイオード32、38に制御電圧Vcを印加すると、可変容量ダイオード32、38の接合容量Cが変化する。   In the variable phase shifter 10 described above, when the control voltage Vc is applied from the voltage control terminal 52 to the variable capacitance diodes 32 and 38 via the coils 46 and 48, the junction capacitance C of the variable capacitance diodes 32 and 38 changes.

具体的には、図2に示すように、制御電圧Vcの電圧値を増加すると、接合容量Cが減少する。これにより、コイル46、48と可変容量ダイオード32、38とインダクタ34、40との可変リアクタンス回路のリアクタンス(インピーダンス)及び位相θが変化する。すなわち、制御電圧Vcを変化することにより位相θを変化させることができる。   Specifically, as shown in FIG. 2, when the voltage value of the control voltage Vc is increased, the junction capacitance C is decreased. As a result, the reactance (impedance) and phase θ of the variable reactance circuit including the coils 46 and 48, the variable capacitance diodes 32 and 38, and the inductors 34 and 40 change. That is, the phase θ can be changed by changing the control voltage Vc.

上述した制御電圧Vcの周波数は、高周波入力信号Si、高周波出力信号St及び高周波信号S01、S02、S901、S902の周波数よりも低い周波数とする。その際、コンデンサ54は、上述した高周波の信号をアースにバイパスさせることにより、該信号の電圧制御端子52への漏洩を阻止するバイパスコンデンサとして機能する。また、コンデンサ30、36は、制御電圧Vcが0°端子14及び90°端子16を介して、90°ハイブリッドカプラ20に流れることを阻止するカップリングコンデンサとして機能する。さらに、コンデンサ22、26は、制御電圧Vcのような低周波信号あるいは直流信号の通過を阻止するカップリングコンデンサとして機能する。   The frequency of the control voltage Vc described above is lower than the frequencies of the high-frequency input signal Si, the high-frequency output signal St, and the high-frequency signals S01, S02, S901, and S902. At this time, the capacitor 54 functions as a bypass capacitor that prevents the leakage of the signal to the voltage control terminal 52 by bypassing the above-described high-frequency signal to the ground. The capacitors 30 and 36 function as coupling capacitors that prevent the control voltage Vc from flowing into the 90 ° hybrid coupler 20 via the 0 ° terminal 14 and the 90 ° terminal 16. Furthermore, the capacitors 22 and 26 function as coupling capacitors that block the passage of low-frequency signals such as the control voltage Vc or DC signals.

次に、本実施の形態に係る可変位相器10(特性A)と従来の可変位相器100(特性B)とについて、制御電圧Vcの変化に対する高周波出力信号Stの位相θの変化を図3に示す。ここで、可変位相器10のインダクタ34、40は、高周波入力信号Siの波長λに対してその電気長LがL=λ/8(45°)であるような回路素子とした。   Next, with respect to the variable phase shifter 10 (characteristic A) according to the present embodiment and the conventional variable phase shifter 100 (characteristic B), the change in the phase θ of the high-frequency output signal St with respect to the change in the control voltage Vc is shown in FIG. Show. Here, the inductors 34 and 40 of the variable phase shifter 10 are circuit elements whose electrical length L is L = λ / 8 (45 °) with respect to the wavelength λ of the high-frequency input signal Si.

従来の可変位相器100(特性B)では、制御電圧Vcを0〜25Vまで変化させても、位相θは0°〜150°までしか変化しない。つまり、150°以上の位相変化(150°〜180°)を得たい場合には、可変位相器100の出力端子に別の可変位相器100を接続する必要がある。これでは、可変位相器100を実装している無線機器の大型化を招くおそれがある。   In the conventional variable phase shifter 100 (characteristic B), even when the control voltage Vc is changed from 0 to 25 V, the phase θ changes only from 0 ° to 150 °. That is, in order to obtain a phase change of 150 ° or more (150 ° to 180 °), it is necessary to connect another variable phase shifter 100 to the output terminal of the variable phase shifter 100. This may lead to an increase in the size of the wireless device in which the variable phase shifter 100 is mounted.

これに対して、本実施の形態に係る可変位相器10では、制御電圧Vcを0〜25Vまで変化させた際に、位相θは0°〜180°の範囲で変化させることができる。つまり、1個の可変位相器10でθ=0°〜180°の位相変化をカバーすることができる。このような位相変化量の増加は、図1に示す可変位相器10内にインダクタ34、40を設けることによって実現することができる。   On the other hand, in the variable phase shifter 10 according to the present embodiment, when the control voltage Vc is changed from 0 to 25 V, the phase θ can be changed in the range of 0 ° to 180 °. That is, one variable phase shifter 10 can cover a phase change of θ = 0 ° to 180 °. Such an increase in the phase change amount can be realized by providing the inductors 34 and 40 in the variable phase shifter 10 shown in FIG.

すなわち、Vc=0のときには、図2に示すように、可変容量ダイオード32、38の接合容量Cが最大となってそのリアクタンスが最小になると共に、インダクタ34、40には制御電圧Vcが印加されていないので、該インダクタ34、40のリアクタンスも最小となる。これにより、インダクタ34、40と可変容量ダイオード32、38とから構成される可変リアクタンス回路のリアクタンス(位相制御回路のインピーダンス)は最小となる。従って、Vc=0のときの可変位相器10における位相θは0となる。   That is, when Vc = 0, as shown in FIG. 2, the junction capacitance C of the variable capacitance diodes 32 and 38 is maximized and the reactance is minimized, and the control voltage Vc is applied to the inductors 34 and 40. Therefore, the reactance of the inductors 34 and 40 is also minimized. Thereby, the reactance (impedance of the phase control circuit) of the variable reactance circuit composed of the inductors 34 and 40 and the variable capacitance diodes 32 and 38 is minimized. Therefore, the phase θ in the variable phase shifter 10 when Vc = 0 is zero.

制御電圧Vcの電圧値を増加すると、可変容量ダイオード32、38の接合容量Cが減少して該可変容量ダイオード32、38のリアクタンスが増加する。これにより、可変容量ダイオード32、38とインダクタ34、40とコイル46、48との前記可変リアクタンス回路のリアクタンスが増加し、高周波出力信号Stの位相θが増加する。   When the voltage value of the control voltage Vc is increased, the junction capacitance C of the variable capacitance diodes 32 and 38 is decreased, and the reactance of the variable capacitance diodes 32 and 38 is increased. As a result, the reactance of the variable reactance circuit including the variable capacitance diodes 32 and 38, the inductors 34 and 40, and the coils 46 and 48 increases, and the phase θ of the high-frequency output signal St increases.

さらに、Vc=25Vでは、可変容量ダイオード32、38の接合容量Cが最小となって、そのリアクタンスが最大になる。これにより、前記可変リアクタンス回路のリアクタンスは最大となり、高周波出力信号Stの位相θも最大値(θ=180°)となる。   Further, when Vc = 25 V, the junction capacitance C of the variable capacitance diodes 32 and 38 is minimized, and the reactance is maximized. Thereby, the reactance of the variable reactance circuit is maximized, and the phase θ of the high-frequency output signal St is also maximized (θ = 180 °).

このように、本実施の形態に係る可変位相器10では、90°ハイブリッドカプラ20の0°端子14及び90°端子16とアース(GND)との間に、コンデンサ30、36と可変容量ダイオード32、38とインダクタ34、40とが電気的に接続されている。   Thus, in the variable phase shifter 10 according to the present embodiment, the capacitors 30 and 36 and the variable capacitance diode 32 are provided between the 0 ° terminal 14 and 90 ° terminal 16 of the 90 ° hybrid coupler 20 and the ground (GND). , 38 and the inductors 34, 40 are electrically connected.

この場合、コイル46、48を介して、制御電圧Vcを可変容量ダイオード32、38に供給すると、該可変容量ダイオード32、38の接合容量Cが変化して、高周波出力信号Stの位相θを変化させることができるが、インダクタ34、40を可変容量ダイオード32、38と直列に接続することにより、位相θの位相量を増加させることができる。   In this case, when the control voltage Vc is supplied to the variable capacitance diodes 32 and 38 via the coils 46 and 48, the junction capacitance C of the variable capacitance diodes 32 and 38 changes, and the phase θ of the high frequency output signal St changes. Although the inductors 34 and 40 are connected in series with the variable capacitance diodes 32 and 38, the phase amount of the phase θ can be increased.

また、コイル46、48を介して、制御電圧Vcが可変容量ダイオード32、38に供給されているので、例えば浮遊容量によって発生する高周波信号が可変位相器10に進入しても、該コイル46、48が前記高周波信号に対する高抵抗として機能する。これにより、前記高周波信号が減衰し、位相θの位相変化を安定して行うことができる。   Further, since the control voltage Vc is supplied to the variable capacitance diodes 32 and 38 via the coils 46 and 48, even if a high frequency signal generated by, for example, a stray capacitance enters the variable phase shifter 10, the coil 46, 48 functions as a high resistance to the high-frequency signal. Thereby, the high frequency signal is attenuated, and the phase change of the phase θ can be stably performed.

また、これらのインダクタ34、40が可変インダクタであれば、前記浮遊容量によって位相θの位相変化量が減少したとしても、該インダクタ34、40のインダクタンスを変化するだけで、前記位相変化量の減少を補償することができる。従って、位相θの特性(位相特性)を安定化させることができ、所望の位相特性を有する可変位相器10を実現することができる。   If these inductors 34 and 40 are variable inductors, even if the phase change amount of the phase θ is reduced by the stray capacitance, the phase change amount can be reduced only by changing the inductance of the inductors 34 and 40. Can be compensated. Therefore, the phase θ characteristic (phase characteristic) can be stabilized, and the variable phase shifter 10 having a desired phase characteristic can be realized.

次に、本実施の形態に係る可変位相器10の具体例(第1及び第2の具体例)について、図4〜図10を参照しながら説明する。なお、図1〜図3で説明した構成要素と同様の構成要素については、同一の参照符号を付して説明する。   Next, specific examples (first and second specific examples) of the variable phase shifter 10 according to the present embodiment will be described with reference to FIGS. Components similar to those described in FIGS. 1 to 3 are described with the same reference numerals.

第1の具体例に係る可変位相器10Aは、図4に示すように、誘電体基板60A上に複数の配線パターンが形成され、該配線パターン上に可変容量ダイオード32、38及びコイル46、48が実装されると共に、上述した素子以外の回路素子は誘電体基板60A内に形成されている。   In the variable phase shifter 10A according to the first specific example, as shown in FIG. 4, a plurality of wiring patterns are formed on a dielectric substrate 60A, and variable capacitance diodes 32 and 38 and coils 46 and 48 are formed on the wiring patterns. Is mounted, and circuit elements other than the elements described above are formed in the dielectric substrate 60A.

誘電体基板60Aの表面である第1〜第4の側面62a〜62dには、表面アース電極64a〜64dが形成されている。また、第1の側面62aには入力電極66及び出力電極68が形成され、第3の側面62cには制御電圧用電極70が表面アース電極64cを挟んで2箇所に形成されている。これらの表面アース電極64a〜64dと入力電極66と出力電極68と制御電圧用電極70とは、第1〜第4の側面62a〜62dから上面62e及び底面62fに延在している。底面62fでは、ほぼ全面にわたって表面アース電極64eが形成されている。   Surface ground electrodes 64a to 64d are formed on the first to fourth side surfaces 62a to 62d, which are the surfaces of the dielectric substrate 60A. Further, the input electrode 66 and the output electrode 68 are formed on the first side face 62a, and the control voltage electrodes 70 are formed on the third side face 62c at two positions with the surface ground electrode 64c interposed therebetween. The surface ground electrodes 64a to 64d, the input electrode 66, the output electrode 68, and the control voltage electrode 70 extend from the first to fourth side surfaces 62a to 62d to the upper surface 62e and the bottom surface 62f. A surface ground electrode 64e is formed on the entire bottom surface 62f.

また、上面62eには端子72a〜72hが、表面アース電極64a〜64d、入力電極66、出力電極68及び制御電圧用電極70と直接接触することなく、所定の間隔で並行して形成されている。そして、端子72a〜72hを有する前記上面62eには、上述したように可変容量ダイオード32、38及びコイル46、48が実装されている。この場合、可変容量ダイオード32、38のカソードK1、K2(図1参照)が端子72a、72dに接続され、アノードA1、A2(図1参照)が端子72e、72hに接続されている。また、コイル46、48は端子72b、72c、72f、72gに接続されている。   Terminals 72a to 72h are formed in parallel on the upper surface 62e at predetermined intervals without directly contacting the surface ground electrodes 64a to 64d, the input electrode 66, the output electrode 68, and the control voltage electrode 70. . The variable capacitance diodes 32 and 38 and the coils 46 and 48 are mounted on the upper surface 62e having the terminals 72a to 72h as described above. In this case, the cathodes K1 and K2 (see FIG. 1) of the variable capacitance diodes 32 and 38 are connected to the terminals 72a and 72d, and the anodes A1 and A2 (see FIG. 1) are connected to the terminals 72e and 72h. The coils 46 and 48 are connected to terminals 72b, 72c, 72f and 72g.

そして、第1の具体例に係る可変位相器10Aは、図5に示すように、複数の誘電体層(S1〜S10)が積層、焼成一体化されて前記誘電体基板60Aを形成している。   In the variable phase shifter 10A according to the first specific example, as shown in FIG. 5, a plurality of dielectric layers (S1 to S10) are stacked and baked and integrated to form the dielectric substrate 60A. .

誘電体基板60Aは、上から順に、第1の誘電体層S1〜第10の誘電体層S10が積み重ねられて構成されている。これら第1〜第10の誘電体層S1〜S10は1枚あるいは複数枚の層にて構成される。   The dielectric substrate 60A is configured by stacking a first dielectric layer S1 to a tenth dielectric layer S10 in order from the top. These first to tenth dielectric layers S1 to S10 are composed of one or a plurality of layers.

誘電体基板60A内には、第4の誘電体層S4において第1のパターン74aが形成され、第5の誘電体層S5において第2のパターン74bが形成されている。これらの第1及び第2のパターン74a、74bは、いずれも、第1の側面62a寄りに配線パターンの始点及び終点が設けられた略コ字状の形状を有する。これらの第1及び第2のパターン74a、74bにより90°ハイブリッドカプラ20が構成される。   In the dielectric substrate 60A, a first pattern 74a is formed in the fourth dielectric layer S4, and a second pattern 74b is formed in the fifth dielectric layer S5. Each of the first and second patterns 74a and 74b has a substantially U-shaped shape in which the start point and the end point of the wiring pattern are provided near the first side face 62a. The 90 ° hybrid coupler 20 is configured by the first and second patterns 74a and 74b.

なお、第1及び第2のパターン74a、74bに関し、始点とは第2の側面62b寄りにおける配線パターンの先端をいう。また、終点とは第4の側面62d寄りにおける配線ラインの先端をいう。   Regarding the first and second patterns 74a and 74b, the starting point refers to the tip of the wiring pattern near the second side surface 62b. The end point is the end of the wiring line near the fourth side surface 62d.

第5及び第7の誘電体層S5、S7には、第1の側面62aに近接し、且つ第2の側面62bに近接する位置から入力電極66に向い、該入力電極66に電気的に接続されるコンデンサ用電極76a、76bが形成されている。なお、コンデンサ用電極76aは第2のパターン74bと直接接触しないように形成されている。   The fifth and seventh dielectric layers S5 and S7 are electrically connected to the input electrode 66 from the position close to the first side surface 62a and from the position close to the second side surface 62b. Capacitor electrodes 76a and 76b are formed. The capacitor electrode 76a is formed so as not to be in direct contact with the second pattern 74b.

一方、第4及び第6の誘電体層S4、S6には、第1の側面62aに近接し、且つ第2の側面62bに近接する位置から第3の側面62cに向い、コンデンサ用電極76c、76dが、コンデンサ用電極76a、76bと対向して形成されている。なお、コンデンサ用電極76cは第1のパターン74aと直接接触しないように形成されている。   On the other hand, in the fourth and sixth dielectric layers S4, S6, a capacitor electrode 76c, which is close to the first side surface 62a and from the position close to the second side surface 62b toward the third side surface 62c, 76d is formed to face the capacitor electrodes 76a and 76b. The capacitor electrode 76c is formed so as not to be in direct contact with the first pattern 74a.

コンデンサ用電極76c、76d間は、図5及び図6に示すように、ビアホール78aを介して電気的に接続されている。また、コンデンサ用電極76cと第2のパターン74bの始点である入力端子12との間は、ビアホール78bを介して電気的に接続されている。そのため、コンデンサ用電極76a、76c間に形成される静電容量と、コンデンサ用電極76b、76d間に形成される静電容量とにより、コンデンサ22が構成される。   As shown in FIGS. 5 and 6, the capacitor electrodes 76c and 76d are electrically connected via a via hole 78a. Further, the capacitor electrode 76c and the input terminal 12 which is the starting point of the second pattern 74b are electrically connected through a via hole 78b. Therefore, the capacitor 22 is constituted by the capacitance formed between the capacitor electrodes 76a and 76c and the capacitance formed between the capacitor electrodes 76b and 76d.

また、第5及び第7の誘電体層S5、S7には、第1の側面62aに近接し、且つ第4の側面62dに近接する位置から出力電極68に向って、該出力電極68に電気的に接続されるコンデンサ用電極76e、76fが形成されている。なお、コンデンサ用電極76eは第2のパターン74bと直接接触しないように形成されている。   Further, the fifth and seventh dielectric layers S5 and S7 are electrically connected to the output electrode 68 from the position close to the first side face 62a and close to the fourth side face 62d toward the output electrode 68. Capacitor electrodes 76e and 76f that are electrically connected are formed. The capacitor electrode 76e is formed so as not to be in direct contact with the second pattern 74b.

一方、第4及び第6の誘電体層S4、S6には、第1の側面62aに近接し、且つ第4の側面62dに近接する位置から第3の側面62cに向ってコンデンサ用電極76g、76hが、コンデンサ用電極76e、76fと対向して形成されている。さらに、コンデンサ用電極76gは、第2のパターン74bの終点である出力端子18に電気的に接続されている。コンデンサ用電極76g、76h間は、ビアホール78cを介して電気的に接続されている。そのため、コンデンサ用電極76e、76g間に形成される静電容量と、コンデンサ用電極76f、76h間に形成される静電容量とにより、コンデンサ26が構成される。   On the other hand, the fourth and sixth dielectric layers S4 and S6 are provided with capacitor electrodes 76g from the position close to the first side face 62a and close to the fourth side face 62d toward the third side face 62c, 76h is formed to face the capacitor electrodes 76e and 76f. Further, the capacitor electrode 76g is electrically connected to the output terminal 18 which is the end point of the second pattern 74b. The capacitor electrodes 76g and 76h are electrically connected via a via hole 78c. Therefore, the capacitor 26 is constituted by the capacitance formed between the capacitor electrodes 76e and 76g and the capacitance formed between the capacitor electrodes 76f and 76h.

第8の誘電体層S8には、内層アース電極64fが形成されている。内層アース電極64fは略十字状に形成され、その中心部には電極が形成されていない部分を備えている。そして、内層アース電極64fと表面アース電極64a、64cとは直接接続されている。また、内層アース電極64fと表面アース電極64b、64dとの間では、4個のビアホール78d〜78gを介して電気的に接続されている。   An inner layer ground electrode 64f is formed on the eighth dielectric layer S8. The inner layer ground electrode 64f is formed in a substantially cross shape, and has a portion where no electrode is formed at the center thereof. The inner layer ground electrode 64f and the surface ground electrodes 64a and 64c are directly connected. The inner layer ground electrode 64f and the surface ground electrodes 64b and 64d are electrically connected through four via holes 78d to 78g.

第9の誘電体層S9には、コンデンサ用電極76iが形成されている。このコンデンサ用電極76iは、表面アース電極64a〜64dと接触しないように、内層アース電極64fに対向した略十字状に形成され、且つ、一部の配線パターンが第3の側面62cに向って形成され、2個の制御電圧用電極70と電気的に接続されている。これにより、電圧制御端子52が形成されている。そして、コンデンサ用電極76iと内層アース電極64fとの間及びコンデンサ用電極76iと表面アース電極64eとの間で静電容量が形成され、これにより、コンデンサ54が構成される。   Capacitor electrodes 76i are formed on the ninth dielectric layer S9. The capacitor electrode 76i is formed in a substantially cross shape facing the inner-layer ground electrode 64f so as not to contact the surface ground electrodes 64a to 64d, and a part of the wiring pattern is formed toward the third side surface 62c. The two control voltage electrodes 70 are electrically connected. Thereby, the voltage control terminal 52 is formed. Capacitance is formed between the capacitor electrode 76 i and the inner layer ground electrode 64 f and between the capacitor electrode 76 i and the surface ground electrode 64 e, thereby forming the capacitor 54.

第2の誘電体層S2には、その中央部において接続用電極80が形成されている。そして、接続用電極80とコンデンサ用電極76iとの間は、内層アース電極64fの中で電極が形成されていない部分を通過するビアホール78hを介して電気的に接続されている。また、接続用電極80と端子72fとの間はビアホール78iを介して電気的に接続され、接続用電極80と端子72gとの間はビアホール78jを介して電気的に接続されている。これにより、接続用電極80は接続点50を構成する。   A connection electrode 80 is formed in the center of the second dielectric layer S2. The connection electrode 80 and the capacitor electrode 76i are electrically connected via a via hole 78h that passes through a portion of the inner layer ground electrode 64f where no electrode is formed. The connection electrode 80 and the terminal 72f are electrically connected through a via hole 78i, and the connection electrode 80 and the terminal 72g are electrically connected through a via hole 78j. As a result, the connection electrode 80 forms the connection point 50.

また、第2の誘電体層S2には、第1の側面62a寄りであって、第2の側面62bよりもやや中央部寄りにおいて、コンデンサ用電極76jが形成されている。一方、第3の誘電体層S3には、第1の側面62a寄りであって、第2の側面62bよりもやや中央部寄りにおいて、コンデンサ用電極76kが形成されている。このコンデンサ用電極76jとコンデンサ用電極76kとの間でコンデンサ30が構成される。   In the second dielectric layer S2, a capacitor electrode 76j is formed near the first side face 62a and slightly closer to the center than the second side face 62b. On the other hand, in the third dielectric layer S3, a capacitor electrode 76k is formed closer to the first side face 62a and slightly closer to the center than the second side face 62b. A capacitor 30 is formed between the capacitor electrode 76j and the capacitor electrode 76k.

そして、コンデンサ用電極76jと端子72aとの間はビアホール78kで電気的に接続され、コンデンサ用電極76jと端子72bとの間はビアホール78lで電気的に接続されている。また、コンデンサ用電極76kと第1のパターン74aの始点である0°端子14との間はビアホール78mで電気的に接続されている。   The capacitor electrode 76j and the terminal 72a are electrically connected by a via hole 78k, and the capacitor electrode 76j and the terminal 72b are electrically connected by a via hole 78l. The capacitor electrode 76k and the 0 ° terminal 14 that is the starting point of the first pattern 74a are electrically connected by a via hole 78m.

さらに、第2の誘電体層S2には、第1の側面62a寄りであって、第4の側面62dよりもやや中央部寄りにおいて、コンデンサ用電極76lが形成されている。一方、第3の誘電体層S3には、第1の側面62a寄りであって、第4の側面62dよりもやや中央部寄りにおいて、コンデンサ用電極76mが形成されている。このコンデンサ用電極76lとコンデンサ用電極76mとの間でコンデンサ36が構成される。   Further, a capacitor electrode 76l is formed in the second dielectric layer S2 near the first side face 62a and slightly closer to the center than the fourth side face 62d. On the other hand, in the third dielectric layer S3, a capacitor electrode 76m is formed near the first side face 62a and slightly closer to the center than the fourth side face 62d. A capacitor 36 is formed between the capacitor electrode 76l and the capacitor electrode 76m.

そして、コンデンサ用電極76lと端子72cとの間はビアホール78nで電気的に接続され、コンデンサ用電極76lと端子72dとの間はビアホール78oで電気的に接続されている。また、コンデンサ用電極76mと第2のパターン74bの終点である90°端子16との間はビアホール78pで電気的に接続されている。   The capacitor electrode 76l and the terminal 72c are electrically connected by a via hole 78n, and the capacitor electrode 76l and the terminal 72d are electrically connected by a via hole 78o. Further, the capacitor electrode 76m and the 90 ° terminal 16 which is the end point of the second pattern 74b are electrically connected by a via hole 78p.

さらにまた、第2の誘電体層S2には、第3の側面62cに形成された表面アース電極64cから該第2の誘電体層S2の中心部に向うインダクタ34、40の配線パターンが形成されている。このインダクタ34、40の配線パターンは、その先端が第2及び第4の側面62b、62dに向かい湾曲した略J字状の形状を有している。前記インダクタ34の先端と端子72eとの間はビアホール78qを介して電気的に接続され、前記インダクタ40の先端と端子72hとの間はビアホール78rを介して電気的に接続されている。   Furthermore, the wiring pattern of the inductors 34 and 40 is formed on the second dielectric layer S2 from the surface ground electrode 64c formed on the third side surface 62c toward the center of the second dielectric layer S2. ing. The wiring patterns of the inductors 34 and 40 have a substantially J-shape with the tips curved toward the second and fourth side faces 62b and 62d. The tip of the inductor 34 and the terminal 72e are electrically connected via a via hole 78q, and the tip of the inductor 40 and the terminal 72h are electrically connected via a via hole 78r.

第1の具体例に係る可変位相器10Aでは、誘電体基板60Aの第1〜第9の誘電体層S1〜S9において、各配線パターンを公知のパターン処理方法により形成すれば、各回路素子の回路定数(静電容量、インダクタンス)を精度よく構成することができる。これにより、高周波出力信号Stの位相θの位相変化範囲及び位相変化量をより精度よく設定することができる。   In the variable phase shifter 10A according to the first specific example, if each wiring pattern is formed by a known pattern processing method in the first to ninth dielectric layers S1 to S9 of the dielectric substrate 60A, Circuit constants (capacitance, inductance) can be configured with high accuracy. Thereby, the phase change range and phase change amount of the phase θ of the high-frequency output signal St can be set with higher accuracy.

また、可変容量ダイオード32、38及びコイル46、48を誘電体基板60A上に実装しているので、設計変更の際に交換が容易となる。   In addition, since the variable capacitance diodes 32 and 38 and the coils 46 and 48 are mounted on the dielectric substrate 60A, replacement is easy when the design is changed.

次に、第2の具体例に係る可変位相器10Bは、図7及び図8に示すように、誘電体基板60B上に配線パターンが形成され、該配線パターン上に図1の回路図で示した回路素子が実装されている点で、第1の具体例に係る可変位相器10Aと異なる。   Next, in the variable phase shifter 10B according to the second specific example, as shown in FIGS. 7 and 8, a wiring pattern is formed on the dielectric substrate 60B, and the circuit diagram of FIG. The circuit element is different from the variable phase shifter 10A according to the first specific example in that the circuit element is mounted.

具体的には、図9に示すように、誘電体基板60Bは第1〜第4の側面82a〜82dを有し、その上面82の全体をほぼ覆うように略H字状の表面アース電極64gが形成されている。   Specifically, as shown in FIG. 9, the dielectric substrate 60B has first to fourth side surfaces 82a to 82d, and a surface ground electrode 64g having a substantially H shape so as to substantially cover the entire upper surface 82. Is formed.

すなわち、誘電体基板60Bの上面84の中央部において、該誘電体基板60Bの第2の側面82bから第4の側面82dにかけて表面アース電極64gの配線パターン86aが形成され、該配線パターン86aの両端から第1及び第3の側面82a、82cに向けて4個の配線パターン86b〜86eが形成されている。前記配線パターン86b〜86eの先端では、第1及び第3の側面82a、82cから外方に突出して1以上の接地用端子88aが設けられている。   That is, the wiring pattern 86a of the surface ground electrode 64g is formed from the second side surface 82b to the fourth side surface 82d of the dielectric substrate 60B at the center of the upper surface 84 of the dielectric substrate 60B, and both ends of the wiring pattern 86a. Four wiring patterns 86b to 86e are formed from the first to the third and second side surfaces 82a and 82c. At the tips of the wiring patterns 86b to 86e, one or more grounding terminals 88a are provided so as to protrude outward from the first and third side surfaces 82a and 82c.

さらに、配線パターン86aから、第3の側面82cに向けて1個の配線パターン86fが形成され、その先端では第3の側面82cから外方に突出して3個の接地用端子88aが設けられている。一方、配線パターン86fの反対側では、配線パターン86aから第1の側面82aに向けてわずかに突出した1個の配線パターン86gが形成されている。   Further, one wiring pattern 86f is formed from the wiring pattern 86a toward the third side surface 82c, and three tips for grounding 88a are provided protruding from the third side surface 82c at the tip thereof. Yes. On the other hand, one wiring pattern 86g slightly protruding from the wiring pattern 86a toward the first side surface 82a is formed on the opposite side of the wiring pattern 86f.

また、配線パターン86aのうち、第2及び第4の側面82b、82d寄りから第1の側面82aに向けて配線パターン86h、86iが延在して形成されている。この配線パターン86h、86iは、その先端が対向するように湾曲された略J字状の形状を有する。   Of the wiring pattern 86a, wiring patterns 86h and 86i extend from the second and fourth side surfaces 82b and 82d toward the first side surface 82a. The wiring patterns 86h and 86i have a substantially J-shape that is curved so that the tips thereof face each other.

また、配線パターン86hの側部には、配線パターン86bと配線パターン86aから延在して形成された配線パターン86jとが並行して配置されている。この配線パターン86b、86jは、インダクタ34となる配線パターン86hのシールド電極として機能する。   A wiring pattern 86b and a wiring pattern 86j formed extending from the wiring pattern 86a are arranged in parallel on the side of the wiring pattern 86h. The wiring patterns 86b and 86j function as shield electrodes for the wiring pattern 86h serving as the inductor 34.

一方、配線パターン86iの側部には、配線パターン86cと配線パターン86aから延在して形成された配線パターン86kとが並行して配置されている。この配線パターン86c、86kは、インダクタ40となる配線パターン86iのシールド電極として機能する。   On the other hand, on the side of the wiring pattern 86i, a wiring pattern 86c and a wiring pattern 86k formed extending from the wiring pattern 86a are arranged in parallel. The wiring patterns 86c and 86k function as shield electrodes of the wiring pattern 86i that becomes the inductor 40.

誘電体基板60Bの上面84には、配線パターン86d、86fに挟まれるようにして、配線パターン86l、86mが形成されている。配線パターン86lは第3の側面82cに向かい形成され、その先端には外方に突出する端子88bが設けられている。一方、配線パターン86mは配線パターン86f寄りに形成されている。   Wiring patterns 86l and 86m are formed on the upper surface 84 of the dielectric substrate 60B so as to be sandwiched between the wiring patterns 86d and 86f. The wiring pattern 86l is formed toward the third side surface 82c, and a terminal 88b protruding outward is provided at the tip. On the other hand, the wiring pattern 86m is formed closer to the wiring pattern 86f.

また、誘電体基板60Bの上面84には、配線パターン86e、86fに挟まれるようにして、配線パターン86n、86oが形成されている。配線パターン86nは第3の側面82cに向かい形成され、その先端には外方に突出する端子88が設けられている。一方、配線パターン86oは配線パターン86f寄りに形成されている。   Further, wiring patterns 86n and 86o are formed on the upper surface 84 of the dielectric substrate 60B so as to be sandwiched between the wiring patterns 86e and 86f. The wiring pattern 86n is formed toward the third side surface 82c, and a terminal 88 protruding outward is provided at the tip. On the other hand, the wiring pattern 86o is formed closer to the wiring pattern 86f.

さらに、誘電体基板60Bの上面84には、配線パターン86b、86cに挟まれるようにして、配線パターン86p〜86tが形成されている。配線パターン86pは、アースである配線パターン86gと直接接触しないようにして第1の側面82aに向かい形成された略T字状の配線パターンであり、その先端には外方に突出する端子88が設けられている。配線パターン86qは、配線パターン86g、86jで挟まれるようにして形成されている。配線パターン86rは、配線パターン86g、86kで挟まれるようにして形成されている。配線パターン86s、86tは、配線パターン86pを挟むようにして形成されている。   Furthermore, wiring patterns 86p to 86t are formed on the upper surface 84 of the dielectric substrate 60B so as to be sandwiched between the wiring patterns 86b and 86c. The wiring pattern 86p is a substantially T-shaped wiring pattern formed to face the first side surface 82a so as not to directly contact the grounding wiring pattern 86g, and a terminal 88 protruding outward is formed at the tip of the wiring pattern 86p. Is provided. The wiring pattern 86q is formed so as to be sandwiched between the wiring patterns 86g and 86j. The wiring pattern 86r is formed so as to be sandwiched between the wiring patterns 86g and 86k. The wiring patterns 86s and 86t are formed so as to sandwich the wiring pattern 86p.

さらに、配線パターン86s、86tよりも第1の側面82a寄りの箇所には、アースとなる配線パターン86u、86vが形成され、該配線パターン86u、86vから外方に向って接地用端子88aが形成されている。   Further, wiring patterns 86u and 86v serving as grounds are formed at positions closer to the first side surface 82a than the wiring patterns 86s and 86t, and a grounding terminal 88a is formed outward from the wiring patterns 86u and 86v. Has been.

そして、上述した可変位相器10Bでは、図7及び図8に示すように、誘電体基板60B上に図1で示された回路素子が実装されている。   In the variable phase shifter 10B described above, as shown in FIGS. 7 and 8, the circuit element shown in FIG. 1 is mounted on the dielectric substrate 60B.

すなわち、90°ハイブリッドカプラ20の入力端子12と配線パターン86m、0°端子14と配線パターン86q、90°端子16と配線パターン86r及び出力端子18と配線パターン86oが接合することにより、該90°ハイブリッドカプラ20が誘電体基板60B上に実装される。なお、実装方法としては、例えば半田付けのように公知の実装方法を用いることができる。   That is, the 90 ° hybrid coupler 20 is joined to the input terminal 12 and the wiring pattern 86m, the 0 ° terminal 14 and the wiring pattern 86q, the 90 ° terminal 16 and the wiring pattern 86r, and the output terminal 18 and the wiring pattern 86o. The hybrid coupler 20 is mounted on the dielectric substrate 60B. As a mounting method, a known mounting method such as soldering can be used.

配線パターン86l、86m間にはコンデンサ22が実装され、配線パターン86n、86o間にはコンデンサ26が実装される。配線パターン86q、86s間にはコンデンサ30が実装され、配線パターン86q、86p間にはコイル46が実装される。配線パターン86g、86p間にはコンデンサ54が実装される。配線パターン86r、86p間にはコイル48が実装され、配線パターン86r、86t間にはコンデンサ36が実装される。配線パターン86h、86s間には可変容量ダイオード32が実装され、配線パターン86i、86t間には可変容量ダイオード38が実装される。   The capacitor 22 is mounted between the wiring patterns 86l and 86m, and the capacitor 26 is mounted between the wiring patterns 86n and 86o. The capacitor 30 is mounted between the wiring patterns 86q and 86s, and the coil 46 is mounted between the wiring patterns 86q and 86p. A capacitor 54 is mounted between the wiring patterns 86g and 86p. A coil 48 is mounted between the wiring patterns 86r and 86p, and a capacitor 36 is mounted between the wiring patterns 86r and 86t. The variable capacitance diode 32 is mounted between the wiring patterns 86h and 86s, and the variable capacitance diode 38 is mounted between the wiring patterns 86i and 86t.

上記した実装により、配線パターン86lの端子88bから高周波入力信号Siを入力すると、配線パターン86nの端子88bからは、位相θを有する高周波出力信号Stが出力される。そして、位相θを変化するには、配線パターン86pの端子88bから制御電圧Vcを印加すればよい。   With the mounting described above, when the high frequency input signal Si is input from the terminal 88b of the wiring pattern 86l, the high frequency output signal St having the phase θ is output from the terminal 88b of the wiring pattern 86n. In order to change the phase θ, the control voltage Vc may be applied from the terminal 88b of the wiring pattern 86p.

この第2の具体例に係る可変位相器10Bでは、第1の具体例に係る可変位相器10Aと同様に、全ての回路素子が集中定数の回路素子で構成されているので、回路設計が容易であり、位相θの位相変化量の拡張を容易に行うことができる。   In the variable phase shifter 10B according to the second specific example, as in the variable phase shifter 10A according to the first specific example, all circuit elements are configured by lumped constant circuit elements, so that circuit design is easy. Thus, the phase change amount of the phase θ can be easily expanded.

特に、1枚の誘電体基板60Bに全ての回路素子が実装されているので、該回路素子の交換を容易に行うことができ、設計変更が容易である。また、第1の具体例に係る可変位相器10Aと比較して、第2の具体例に係る可変位相器10Bでは、インダクタ34、40である配線パターン86h、86iが誘電体基板60Bの上面84に露出している。そのため、位相θの変化範囲を変更したい場合には、前記配線パターン86h、86iの幅及び長さを変更してインダクタンスを変化させることにより実現できる。   In particular, since all the circuit elements are mounted on one dielectric substrate 60B, the circuit elements can be easily replaced and the design can be easily changed. Also, compared to the variable phase shifter 10A according to the first specific example, in the variable phase shifter 10B according to the second specific example, the wiring patterns 86h and 86i which are the inductors 34 and 40 are provided on the upper surface 84 of the dielectric substrate 60B. Is exposed. Therefore, when it is desired to change the change range of the phase θ, it can be realized by changing the inductance by changing the width and length of the wiring patterns 86h and 86i.

例えば、配線パターン86h、86iの側部を削って前記幅を減少すれば、インダクタ34、40のインダクタンスが減少する。これにより、インダクタ34、40のインピーダンスが変化するので、図2に示す位相θの変化範囲を容易に変更することができる。さらに、当該可変位相器10Bを無線機器に搭載した結果、パッケージの静電容量等の浮遊容量が発生し、それにより位相θの変化範囲に影響が及んだとしても、インダクタ34、40の配線パターン86h、86iの形状を適宜変更することにより、該位相θの位相変化量を補償することができる。   For example, if the width is reduced by cutting the side portions of the wiring patterns 86h and 86i, the inductances of the inductors 34 and 40 are reduced. Thereby, since the impedance of the inductors 34 and 40 changes, the change range of the phase θ shown in FIG. 2 can be easily changed. Further, as a result of mounting the variable phase shifter 10B on the wireless device, even if stray capacitance such as the electrostatic capacitance of the package is generated, thereby affecting the change range of the phase θ, the wiring of the inductors 34 and 40 The phase change amount of the phase θ can be compensated by appropriately changing the shapes of the patterns 86h and 86i.

なお、本発明に係る可変位相器は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。   Of course, the variable phase shifter according to the present invention is not limited to the above-described embodiment, and various configurations can be adopted without departing from the gist of the present invention.

第1の実施の形態に係る可変位相器を示す回路図である。1 is a circuit diagram showing a variable phase shifter according to a first embodiment. FIG. 可変容量ダイオードの接合容量の変化を示す特性図である。It is a characteristic view which shows the change of the junction capacitance of a variable capacitance diode. 制御電圧を変化した際における出力電圧の位相変化を示す特性図である。It is a characteristic view which shows the phase change of the output voltage when a control voltage is changed. 第1の具体例に係る可変位相器の全体斜視図である。It is a whole perspective view of the variable phase shifter concerning the 1st example. 第1の具体例に係る可変位相器の分解斜視図である。It is a disassembled perspective view of the variable phase shifter which concerns on a 1st specific example. 第1の具体例に係る可変位相器の断面図である。It is sectional drawing of the variable phase shifter which concerns on a 1st specific example. 第2の具体例に係る可変位相器の全体斜視図である。It is a whole perspective view of the variable phase shifter which concerns on a 2nd example. 第2の具体例に係る可変位相器の平面図である。It is a top view of the variable phase shifter which concerns on a 2nd specific example. 第2の具体例に係る可変位相器の誘電体基板を示す平面図である。It is a top view which shows the dielectric material board of the variable phase shifter which concerns on a 2nd example. 従来の可変位相器を示す回路図である。It is a circuit diagram which shows the conventional variable phase shifter.

符号の説明Explanation of symbols

10…可変位相器 12…入力端子
14…0°端子 16…90°端子
18…出力端子 20…ハイブリッドカプラ
22、26、30、36、54…コンデンサ
32、38…可変容量ダイオード 34、40…インダクタ
42、44、50…接続点 46、48…コイル
52…電圧制御端子
DESCRIPTION OF SYMBOLS 10 ... Variable phase shifter 12 ... Input terminal 14 ... 0 degree terminal 16 ... 90 degree terminal 18 ... Output terminal 20 ... Hybrid coupler 22, 26, 30, 36, 54 ... Capacitor 32, 38 ... Variable capacity diode 34, 40 ... Inductor 42, 44, 50 ... connection point 46, 48 ... coil 52 ... voltage control terminal

Claims (13)

少なくとも1つの可変容量素子を有する可変位相器において、
前記可変容量素子にインダクタンス成分が接続されている
ことを特徴とする可変位相器。
In a variable phase shifter having at least one variable capacitance element,
An inductance component is connected to the variable capacitor. A variable phase shifter.
請求項1記載の可変位相器において、
入力端子と出力端子と0°端子と90°端子とを備えた90°ハイブリッドカプラを具備し、
前記0°端子とアースとの間には、第1の位相制御回路が電気的に接続され、
前記90°端子と前記アースとの間には、前記第1の位相制御回路と略同一のインピーダンスを有する第2の位相制御回路が電気的に接続され、
前記第1の位相制御回路は、第1の可変容量素子と、該第1の可変容量素子に電気的に接続された第1のインダクタとを有し、
前記第2の位相制御回路は、第2の可変容量素子と、該第2の可変容量素子に電気的に接続された第2のインダクタとを有する
ことを特徴とする可変位相器。
The variable phase shifter according to claim 1, wherein
A 90 ° hybrid coupler with an input terminal, an output terminal, a 0 ° terminal and a 90 ° terminal;
A first phase control circuit is electrically connected between the 0 ° terminal and the ground,
A second phase control circuit having substantially the same impedance as that of the first phase control circuit is electrically connected between the 90 ° terminal and the ground.
The first phase control circuit has a first variable capacitance element and a first inductor electrically connected to the first variable capacitance element,
The second phase control circuit includes a second variable capacitance element and a second inductor electrically connected to the second variable capacitance element.
請求項2記載の可変位相器において、
前記第1及び第2の可変容量素子に供給される制御電圧によって、該第1及び第2の可変容量素子の静電容量が変化し、
前記静電容量の変化によって、前記出力端子から出力される出力信号の位相が変化する
ことを特徴とする可変位相器。
The variable phase shifter according to claim 2, wherein
The capacitances of the first and second variable capacitance elements change according to the control voltage supplied to the first and second variable capacitance elements,
The variable phase shifter characterized in that the phase of the output signal output from the output terminal changes due to the change in the capacitance.
請求項2又は3記載の可変位相器において、
前記第1及び第2の可変容量素子は第1及び第2の可変容量ダイオードであり、
前記制御電圧は、該第1及び第2の可変容量ダイオードの第1及び第2のカソード端子に供給される
ことを特徴とする可変位相器。
The variable phase shifter according to claim 2 or 3,
The first and second variable capacitance elements are first and second variable capacitance diodes;
The variable phase shifter, wherein the control voltage is supplied to first and second cathode terminals of the first and second variable capacitance diodes.
請求項4記載の可変位相器において、
前記0°端子には前記第1のカソード端子が電気的に接続され、前記第1の可変容量ダイオードの第1のアノード端子と前記アースとの間には、前記第1のインダクタが電気的に接続され、
前記90°端子には前記第2のカソード端子が電気的に接続され、前記第2の可変容量ダイオードの第2のアノード端子と前記アースとの間には、前記第2のインダクタが電気的に接続されている
ことを特徴とする可変位相器。
The variable phase shifter according to claim 4, wherein
The first cathode terminal is electrically connected to the 0 ° terminal, and the first inductor is electrically connected between the first anode terminal of the first variable capacitance diode and the ground. Connected,
The second cathode terminal is electrically connected to the 90 ° terminal, and the second inductor is electrically connected between the second anode terminal of the second variable capacitance diode and the ground. A variable phase shifter characterized by being connected.
請求項5記載の可変位相器において、
前記0°端子と前記第1のカソード端子の間には、さらに、第1のカップリングコンデンサが電気的に接続され、
前記90°端子と前記第2のカソード端子の間には、さらに、第2のカップリングコンデンサが電気的に接続されている
ことを特徴とする可変位相器。
The variable phase shifter according to claim 5, wherein
A first coupling capacitor is further electrically connected between the 0 ° terminal and the first cathode terminal,
A variable phase shifter characterized in that a second coupling capacitor is further electrically connected between the 90 ° terminal and the second cathode terminal.
請求項4〜6のいずれか1項に記載の可変位相器において、
前記第1のカソード端子に第1のコイルの一端が電気的に接続され、
前記第2のカソード端子に第2のコイルの一端が電気的に接続され、
前記第1及び第2のコイルの他端には電圧制御端子が電気的に接続され、
前記制御電圧は、前記電圧制御端子から前記第1及び第2のコイルを介して前記第1及び第2のカソード端子に供給される
ことを特徴とする可変位相器。
The variable phase shifter according to any one of claims 4 to 6,
One end of a first coil is electrically connected to the first cathode terminal;
One end of a second coil is electrically connected to the second cathode terminal;
A voltage control terminal is electrically connected to the other ends of the first and second coils,
The variable phase shifter, wherein the control voltage is supplied from the voltage control terminal to the first and second cathode terminals via the first and second coils.
請求項7記載の可変位相器において、
前記電圧制御端子と前記アースとの間には、バイパスコンデンサが電気的に接続されている
ことを特徴とする可変位相器。
The variable phase shifter according to claim 7, wherein
A variable phase shifter, wherein a bypass capacitor is electrically connected between the voltage control terminal and the ground.
請求項3〜8のいずれか1項に記載の可変位相器において、
前記入力端子に供給される入力信号は、前記制御電圧よりも高周波の信号である
ことを特徴とする可変位相器。
The variable phase shifter according to any one of claims 3 to 8,
The variable phase shifter, wherein the input signal supplied to the input terminal is a signal having a frequency higher than that of the control voltage.
請求項9記載の可変位相器において、
前記入力端子には第3のカップリングコンデンサが電気的に接続され、
前記出力端子には第4のカップリングコンデンサが電気的に接続され、
前記入力信号は前記第3のカップリングコンデンサを介して供給され、
前記出力信号は前記第4のカップリングコンデンサを介して出力される
ことを特徴とする可変位相器。
The variable phase shifter according to claim 9, wherein
A third coupling capacitor is electrically connected to the input terminal,
A fourth coupling capacitor is electrically connected to the output terminal,
The input signal is supplied via the third coupling capacitor;
The variable phase shifter, wherein the output signal is output through the fourth coupling capacitor.
請求項1記載の可変位相器において、
複数の誘電体層から構成された誘電体基板を有し、
前記誘電体基板内に、入力端子と出力端子と0°端子と90°端子とを備えた90°ハイブリッドカプラと、第1及び第2のインダクタと、第1及び第2のカップリングコンデンサとが形成され、
前記誘電体基板表面に形成される配線パターン上に、前記第1及び第2の可変容量ダイオードが実装され、
前記0°端子とアースとの間には、前記第1のインダクタと前記第1の可変容量ダイオードと前記第1のカップリングコンデンサとを含む第1の位相制御回路が電気的に接続され、
前記90°端子と前記アースとの間には、前記第2のインダクタと前記第2の可変容量ダイオードと前記第2のカップリングコンデンサとを含み、且つ、前記第1の位相制御回路と略同一のインピーダンスを有する第2の位相制御回路が電気的に接続されている
ことを特徴とする可変位相器。
The variable phase shifter according to claim 1, wherein
Having a dielectric substrate composed of a plurality of dielectric layers;
A 90 ° hybrid coupler having an input terminal, an output terminal, a 0 ° terminal and a 90 ° terminal, a first and a second inductor, and a first and a second coupling capacitor in the dielectric substrate. Formed,
The first and second variable capacitance diodes are mounted on a wiring pattern formed on the dielectric substrate surface,
A first phase control circuit including the first inductor, the first variable capacitance diode, and the first coupling capacitor is electrically connected between the 0 ° terminal and the ground,
Between the 90 ° terminal and the ground, includes the second inductor, the second variable capacitance diode, and the second coupling capacitor, and is substantially the same as the first phase control circuit. A variable phase shifter characterized in that a second phase control circuit having the following impedance is electrically connected.
請求項1記載の可変位相器において、
複数の誘電体層から構成された回路基板を有し、
前記回路基板の配線パターン上に、入力端子と出力端子と0°端子と90°端子とを備えた90°ハイブリッドカプラと、第1及び第2の可変容量ダイオードと、第1及び第2のカップリングコンデンサとが実装され、
前記配線パターンによって、第1及び第2のインダクタが形成され、
前記0°端子とアースとの間には、前記第1のインダクタと前記第1の可変容量ダイオードと前記第1のカップリングコンデンサとを含む第1の位相制御回路が電気的に接続され、
前記90°端子と前記アースとの間には、前記第2のインダクタと前記第2の可変容量ダイオードと前記第2のカップリングコンデンサとを含み、且つ、前記第1の位相制御回路と略同一のインピーダンスを有する第2の位相制御回路が電気的に接続されている
ことを特徴とする可変位相器。
The variable phase shifter according to claim 1, wherein
A circuit board composed of a plurality of dielectric layers;
A 90 ° hybrid coupler having an input terminal, an output terminal, a 0 ° terminal, and a 90 ° terminal, a first and a second variable capacitance diode, and a first and a second cup on the wiring pattern of the circuit board; Ring capacitor is mounted,
First and second inductors are formed by the wiring pattern,
A first phase control circuit including the first inductor, the first variable capacitance diode, and the first coupling capacitor is electrically connected between the 0 ° terminal and the ground,
Between the 90 ° terminal and the ground, includes the second inductor, the second variable capacitance diode, and the second coupling capacitor, and is substantially the same as the first phase control circuit. A variable phase shifter characterized in that a second phase control circuit having the following impedance is electrically connected.
請求項1〜12のいずれか1項に記載の可変位相器において、
前記第1及び第2のインダクタは可変インダクタである
ことを特徴とする可変位相器。

The variable phase shifter according to any one of claims 1 to 12,
The variable phase shifter, wherein the first and second inductors are variable inductors.

JP2004279410A 2004-09-27 2004-09-27 Variable phase shifter Pending JP2006094303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004279410A JP2006094303A (en) 2004-09-27 2004-09-27 Variable phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279410A JP2006094303A (en) 2004-09-27 2004-09-27 Variable phase shifter

Publications (1)

Publication Number Publication Date
JP2006094303A true JP2006094303A (en) 2006-04-06

Family

ID=36234821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279410A Pending JP2006094303A (en) 2004-09-27 2004-09-27 Variable phase shifter

Country Status (1)

Country Link
JP (1) JP2006094303A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152852A1 (en) * 2007-06-14 2008-12-18 Kyocera Corporation Current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
CN106450598A (en) * 2016-11-30 2017-02-22 中山大学 Reflective type adjustable phase shifter with wide bandwidth phase shift range and design method thereof
CN107565908A (en) * 2016-06-30 2018-01-09 恩智浦有限公司 Doherty amplifier circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152852A1 (en) * 2007-06-14 2008-12-18 Kyocera Corporation Current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
US8179304B2 (en) 2007-06-14 2012-05-15 Kyocera Corporation Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
CN107565908A (en) * 2016-06-30 2018-01-09 恩智浦有限公司 Doherty amplifier circuit
CN107565908B (en) * 2016-06-30 2024-03-05 恩智浦有限公司 Doherty amplifier circuit
CN106450598A (en) * 2016-11-30 2017-02-22 中山大学 Reflective type adjustable phase shifter with wide bandwidth phase shift range and design method thereof
CN106450598B (en) * 2016-11-30 2020-08-18 中山大学 Wide-bandwidth phase-shifting range reflection-type adjustable phase shifter and design method thereof

Similar Documents

Publication Publication Date Title
US9667215B2 (en) High-frequency switch module
KR102075284B1 (en) Time delay filter
KR20190067708A (en) Tunable resonator element, filter circuit and method
US9698749B2 (en) Impedance matching device with coupled resonator structure
US6828881B2 (en) Stacked dielectric filter
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US8922305B2 (en) Combline filter
US8143968B2 (en) Thin film balun
US8085111B2 (en) Thin film balun
JP2006094303A (en) Variable phase shifter
TWI599166B (en) Electronic parts
US9640530B2 (en) Semiconductor device
US9350316B1 (en) Wideband baluns and methods of their manufacture
WO2004034578A1 (en) Variable delay line
WO2022131113A1 (en) Chip-type electronic component
US7463120B2 (en) High frequency filter
US7548141B2 (en) High frequency filter
JP5360087B2 (en) Band elimination filter
JP2005184270A (en) Variable phase shift circuit
US10911014B2 (en) Electronic component
JP2004153815A (en) Variable delay line
US6906610B1 (en) Inductor element
US10742171B2 (en) Nested microstrip system and method
JP4869561B2 (en) Voltage controlled oscillator and its variable LC series resonator
JPS6033704A (en) Tuner

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070912

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100126