JP2006093400A - Semiconductor laminated structure and hemt element - Google Patents

Semiconductor laminated structure and hemt element Download PDF

Info

Publication number
JP2006093400A
JP2006093400A JP2004276894A JP2004276894A JP2006093400A JP 2006093400 A JP2006093400 A JP 2006093400A JP 2004276894 A JP2004276894 A JP 2004276894A JP 2004276894 A JP2004276894 A JP 2004276894A JP 2006093400 A JP2006093400 A JP 2006093400A
Authority
JP
Japan
Prior art keywords
layer
multilayer structure
semiconductor multilayer
band gap
wide band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004276894A
Other languages
Japanese (ja)
Other versions
JP5110762B2 (en
Inventor
Masahiro Sakai
正宏 坂井
Makoto Miyoshi
実人 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2004276894A priority Critical patent/JP5110762B2/en
Publication of JP2006093400A publication Critical patent/JP2006093400A/en
Application granted granted Critical
Publication of JP5110762B2 publication Critical patent/JP5110762B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a HEMT element having a high electron mobility regarding the HEMT element and a semiconductor laminated structure constituting the HEMT element. <P>SOLUTION: A foundation layer 2 is formed on a substrate 1 by AlGaN having a high Al composition of a high quality, and a channel layer 3 containing In and a wide-band gap layer 5 are formed on the foundation layer 2, thus obtaining the semiconductor laminated structure 10 and further the HEMT element 20. Accordingly, the HEMT element is obtained containing the channel layer 3 comprising In and having an excellent surface flatness and a superior crystal quality. The electron mobility of the HEMT element is made better in approximately 20 to 30% at a room temperature than the HEMT element having the same channel layer and wide-band gap layer on a conventional foundation structure, and made larger in approximately 2.5 to 2.6 times at 77 K than that. In the electron mobility, the values of approximately 2,000 cm<SP>2</SP>/Vs at the room temperature and 8,500 cm<SP>2</SP>/Vs at 77 K are obtained. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、III族窒化物を用いたHEMT素子とこれを構成する半導体積層構造に関する。   The present invention relates to a HEMT device using a group III nitride and a semiconductor multilayer structure constituting the HEMT device.

GaNをはじめとするIII族窒化物半導体は、バンドギャップが大きく、破壊電界強度が高く、飽和電子速度が速く、かつ高融点であることから、GaAs系材料に代わる、高出力、高周波、耐環境用の半導体デバイス材料として期待されており、特に、その物性を活かすデバイスであるHEMT(High Electron Mobility Transistor)などが研究、開発されている。   Group III nitride semiconductors such as GaN have a large band gap, high breakdown electric field strength, high saturation electron velocity, and high melting point. In particular, HEMT (High Electron Mobility Transistor), which is a device that takes advantage of its physical properties, has been researched and developed.

その1つとして、InNあるいはInGaNをチャネル層に用いる半導体デバイスが、すでに公知である(例えば特許文献1ないし特許文献3参照。)。特許文献1ないし特許文献3に開示されている半導体デバイスは、基材(基板)上にバッファ層を設けた上で、GaNあるいはGaリッチなAlGaNからなる障壁層を形成し、さらにその上にInNあるいはInGaNからなるチャネル層が形成されてなる構造を有する。または、基材(基板)上にバッファ層を設けた上で、GaNあるいはGaリッチなAlGaNからなる障壁層を形成し、さらにその上にAlNなどのバンドギャップの大きな層を形成した後、InNあるいはInGaNからなるチャネル層が形成されてなる構造を有する。   As one of them, a semiconductor device using InN or InGaN for a channel layer is already known (see, for example, Patent Documents 1 to 3). In the semiconductor devices disclosed in Patent Documents 1 to 3, a buffer layer is provided on a base material (substrate), a barrier layer made of GaN or Ga-rich AlGaN is formed, and an InN film is further formed thereon. Alternatively, it has a structure in which a channel layer made of InGaN is formed. Alternatively, after providing a buffer layer on the base material (substrate), a barrier layer made of GaN or Ga-rich AlGaN is formed, and a layer having a large band gap such as AlN is formed thereon, and then InN or It has a structure in which a channel layer made of InGaN is formed.

特開平11−204778号公報JP-A-11-204778 特開2000−196067号公報JP 2000-196067 A 特開平11−274474号公報Japanese Patent Laid-Open No. 11-274474

デバイス特性の優れたHEMT素子を得るためには、チャネル層の結晶品質が良好なものであることが求められる。また、チャネル層と障壁層とのバンドオフセットが大きい方が好ましいが、特許文献1ないし3に開示された技術は、これらの要求を必ずしも十分に満たしているとはいえない。   In order to obtain a HEMT device having excellent device characteristics, it is required that the channel layer has good crystal quality. Moreover, although it is preferable that the band offset between the channel layer and the barrier layer is large, the techniques disclosed in Patent Documents 1 to 3 do not necessarily satisfy these requirements sufficiently.

また、障壁層とチャネル層の間にAlNなどのバンドギャップの大きな層の形成を行う場合、当該層のクラックの生じない臨界膜厚は極めて小さいため、良好な結晶品質および表面平坦性を有するような層形成は困難である。   In addition, when a layer with a large band gap such as AlN is formed between the barrier layer and the channel layer, the critical film thickness that does not cause cracking of the layer is extremely small, so that it has good crystal quality and surface flatness. Layer formation is difficult.

本発明は、上記課題に鑑みてなされたものであり、電子移動度の高いHEMT素子を提供することを目的とする。   This invention is made | formed in view of the said subject, and it aims at providing the HEMT element with a high electron mobility.

上記課題を解決するため、請求項1の発明は、所定の基材と、前記基材の上に形成され、含有する全てのIII族元素に対するAl元素のモル分率が50%以上である第1のIII族窒化物からなる下地層と、前記下地層の上に形成され、少なくともInを含む第2のIII族窒化物からなるチャネル層と、前記チャネル層の上に形成され、第3のIII族窒化物からなるワイドバンドギャップ層と、を備えることを特徴とする。   In order to solve the above-mentioned problem, the invention of claim 1 is a first substrate in which the molar fraction of Al element with respect to all the Group III elements contained on the predetermined substrate and contained therein is 50% or more. A base layer made of one group III nitride, a channel layer made of at least a second group III nitride containing In and formed on the base layer, and formed on the channel layer; And a wide band gap layer made of group III nitride.

また、請求項2の発明は、請求項1に記載の半導体積層構造であって、前記下地層の転位密度が1×1011cm-2以下であり、(002)面におけるX線ロッキングカーブの半値幅が200秒以下であることを特徴とする。 The invention of claim 2 is the semiconductor multilayer structure according to claim 1, wherein the dislocation density of the underlayer is 1 × 10 11 cm −2 or less, and the X-ray rocking curve in the (002) plane is The full width at half maximum is 200 seconds or less.

また、請求項3の発明は、請求項1または請求項2に記載の半導体積層構造であって、前記チャネル層と前記ワイドバンドギャップ層との間に、第4のIII族窒化物からなる保護層、をさらに備えることを特徴とする。   A third aspect of the present invention is the semiconductor multilayer structure according to the first or second aspect, wherein the protection is made of a fourth group III nitride between the channel layer and the wide band gap layer. A layer.

また、請求項4の発明は、請求項3に記載の半導体積層構造であって、前記保護層の組成が前記ワイドバンドギャップ層と略同一である、ことを特徴とする。   According to a fourth aspect of the present invention, there is provided the semiconductor multilayer structure according to the third aspect, wherein the composition of the protective layer is substantially the same as that of the wide band gap layer.

また、請求項5の発明は、請求項1ないし請求項4のいずれかに記載の半導体積層構造であって、前記第1のIII族窒化物の含有する全てのIII族元素に対するAl元素のモル分率が80%以上であることを特徴とする。   The invention according to claim 5 is the semiconductor multilayer structure according to any one of claims 1 to 4, wherein the moles of Al element with respect to all group III elements contained in the first group III nitride. The fraction is 80% or more.

また、請求項6の発明は、請求項1ないし請求項5のいずれかに記載の半導体積層構造であって、前記第1のIII族窒化物がAlNであることを特徴とする。   A sixth aspect of the present invention is the semiconductor multilayer structure according to any one of the first to fifth aspects, wherein the first group III nitride is AlN.

また、請求項7の発明は、請求項1ないし請求項6のいずれかに記載の半導体積層構造であって、前記下地層が、1100℃以上の温度で形成されていることを特徴とする。   The invention according to claim 7 is the semiconductor multilayer structure according to any one of claims 1 to 6, wherein the underlayer is formed at a temperature of 1100 ° C. or higher.

また、請求項8の発明は、請求項1ないし請求項7のいずれかに記載の半導体積層構造であって、77Kにおいて8000cm2/Vs以上の電子移動度を有することを特徴とする。 The invention according to claim 8 is the semiconductor multilayer structure according to any one of claims 1 to 7, characterized by having an electron mobility of 8000 cm 2 / Vs or more at 77K.

また、請求項9の発明は、請求項8に記載の半導体積層構造であって、室温において1900cm2/Vs以上の電子移動度を有することを特徴とする。 The invention according to claim 9 is the semiconductor multilayer structure according to claim 8, which has an electron mobility of 1900 cm 2 / Vs or more at room temperature.

また、請求項10の発明は、請求項1ないし請求項9のいずれかに記載の半導体積層構造に、ソース電極、ドレイン電極、およびゲート電極を形成してなる。   According to a tenth aspect of the present invention, a source electrode, a drain electrode, and a gate electrode are formed on the semiconductor multilayer structure according to any one of the first to ninth aspects.

請求項1ないし請求項10の発明によれば、障壁層として作用する下地層とチャネル層とのバンドオフセットが大きい半導体積層構造さらにはHEMT素子を、得ることができる。また、AlリッチなIII族窒化物を用いることにより、下地層を高抵抗なものとすることができる。   According to the first to tenth aspects of the present invention, it is possible to obtain a semiconductor multilayer structure and a HEMT device having a large band offset between the base layer acting as a barrier layer and the channel layer. Further, by using Al-rich group III nitride, the underlayer can be made highly resistant.

特に請求項2の発明によれば、高結晶品質の下地層の上にチャネル層とワイドバンドギャップ層とを設けるので、Inを含み、かつ結晶品質の良いチャネル層を有し、バンドオフセットが大きく、電子移動度が高い半導体積層構造さらにはHEMT素子が、実現される。   In particular, according to the second aspect of the present invention, since the channel layer and the wide band gap layer are provided on the high crystal quality underlayer, the channel layer containing In and having a good crystal quality is provided, and the band offset is large. In addition, a semiconductor multilayer structure having a high electron mobility and a HEMT element are realized.

特に、請求項3および請求項4の発明によれば、チャネル層のうえに保護層を備えることによって、半導体積層構造およびHEMT素子の特性がより向上する。   In particular, according to the third and fourth aspects of the invention, by providing the protective layer on the channel layer, the characteristics of the semiconductor multilayer structure and the HEMT device are further improved.

<第1の実施の形態>
図1は、本発明の第1の実施の形態に係る半導体積層構造10、およびこれを用いて形成されたHEMT素子20の構成を示す概要図である。なお、図示の都合上、図1における各層の厚みの比率は、実際の比率を反映したものではない。
<First Embodiment>
FIG. 1 is a schematic diagram showing a configuration of a semiconductor multilayer structure 10 according to a first embodiment of the present invention and a HEMT element 20 formed using the same. For convenience of illustration, the ratio of the thickness of each layer in FIG. 1 does not reflect the actual ratio.

半導体積層構造10は、基板(基材)1の上に、下地層2と、チャネル層3と、ワイドバンドギャップ層5とを備える。これらの層はいずれも、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相成長法)法などの公知の成膜手法にて形成される。   The semiconductor multilayer structure 10 includes a base layer 2, a channel layer 3, and a wide band gap layer 5 on a substrate (base material) 1. All of these layers are formed by a known film formation method such as MOCVD (Metal Organic Chemical Vapor Deposition).

基板1は、その上に形成するチャネル層3やワイドバンドギャップ層5の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、サファイアやSiC(炭化ケイ素)などの基板を用いる。あるいは、ZnO,LiAlO2,LiGaO2,MgAl24,(LaSr)(AlTa)O3,NdGaO3,MgOといった各種酸化物材料,Si,Geといった各種IV族単結晶、SiGeといった各種IV−IV族化合物,GaAs,AlN,GaN,AlGaNといった各種III―V族化合物およびZrB2といった各種ホウ化物から適宜選択して用いてもよい。基板1の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μm〜数mmの厚みのものが好適である。 The substrate 1 is appropriately selected according to the composition and structure of the channel layer 3 and the wide band gap layer 5 formed thereon or the formation method of each layer. For example, a substrate such as sapphire or SiC (silicon carbide) is used. Alternatively, various oxide materials such as ZnO, LiAlO 2 , LiGaO 2 , MgAl 2 O 4 , (LaSr) (AlTa) O 3 , NdGaO 3 , MgO, various IV group single crystals such as Si and Ge, and various IV-IV such as SiGe. A group III-V compound such as GaAs, AlN, GaN, and AlGaN, and various borides such as ZrB 2 may be used. The thickness of the substrate 1 is not particularly limited in terms of material, but a thickness of several hundred μm to several mm is preferable for the convenience of handling.

下地層2は含有する全てのIII族元素に対するAl元素のモル分率が50%以上であるIII族窒化物、すなわちAlリッチなIII族窒化物にてにて形成される。下地層2は、チャネル層3に対し障壁層として作用する。AlリッチなIII族窒化物を用いることで、高抵抗の下地層2を容易に得ることができる。好ましくは、Al元素のモル分率が80%以上であるIII族窒化物を、より好ましくはAlNを用いることで、下地層2をさらに高抵抗なものとして形成することができる。なお、図1には、下地層がAlNである場合(w=1)を例示している。   The underlayer 2 is formed of a group III nitride having an Al element mole fraction of 50% or more with respect to all the group III elements contained, that is, an Al-rich group III nitride. The underlayer 2 functions as a barrier layer for the channel layer 3. By using Al-rich group III nitride, the high resistance underlayer 2 can be easily obtained. Preferably, the base layer 2 can be formed with a higher resistance by using a group III nitride having a molar fraction of Al element of 80% or more, more preferably AlN. FIG. 1 illustrates the case where the underlayer is AlN (w = 1).

MOCVD法を用いる場合、下地層2の形成は、1100℃以上の温度(基材温度)で行うことが好ましい。これより低い温度範囲では、結晶性のよい下地層2が得られないからである。より好ましくは、1150℃以上から1250℃の温度範囲で形成される。これにより、転位が減少し、結晶品質の良い下地層2が形成される。下地層2は、厚みの上限については、ピット発生の抑制の観点からは厚ければ厚いほど望ましいが、クラックの発生等、他の条件も考慮に入れて、その厚みが決定される。下地層2は、0.5μmから3μmの間の厚みに形成されるのが好適である。   When the MOCVD method is used, it is preferable to form the underlayer 2 at a temperature (base material temperature) of 1100 ° C. or higher. This is because the underlying layer 2 with good crystallinity cannot be obtained in a temperature range lower than this range. More preferably, it is formed in a temperature range of 1150 ° C. or higher to 1250 ° C. Thereby, dislocations are reduced, and the underlayer 2 with good crystal quality is formed. The upper limit of the thickness of the underlayer 2 is preferably as thick as possible from the viewpoint of suppressing the generation of pits, but the thickness is determined in consideration of other conditions such as the occurrence of cracks. The underlayer 2 is preferably formed to a thickness between 0.5 μm and 3 μm.

下地層2は、その上に形成するチャネル層3さらにはワイドバンドギャップ層5の高結晶品質化を目的として、それ自体が高い結晶品質を有するように形成されるのが好ましい。よって、下地層2の転位密度は低いほど好ましいが、少なくとも1×1011cm-2以下であればよい。1×1010cm-2以下であればより好適である。また、(002)面におけるX線ロッキングカーブの半値幅は200秒以下であればよいが、150秒以下であることが好ましく、100秒以下であれば更に好ましい。下地層2がこのような結晶品質を有することで、チャネル層3の結晶性がいっそう良好なものとなる。その結果、チャネル層3を、低転位密度であり、かつ高い結晶性を有する、高品質な状態に形成することができるため、極めて高い電子移動度がを実現される。 The underlayer 2 is preferably formed so as to have a high crystal quality for the purpose of improving the crystal quality of the channel layer 3 and the wide band gap layer 5 formed thereon. Therefore, the lower the dislocation density of the underlayer 2, the better. However, it should be at least 1 × 10 11 cm −2 or less. 1 × 10 10 cm −2 or less is more preferable. Further, the half width of the X-ray rocking curve on the (002) plane may be 200 seconds or less, preferably 150 seconds or less, and more preferably 100 seconds or less. Since the underlayer 2 has such a crystal quality, the crystallinity of the channel layer 3 becomes even better. As a result, the channel layer 3 can be formed in a high quality state having a low dislocation density and high crystallinity, so that extremely high electron mobility is realized.

チャネル層3は、In1-zGazN(0≦z<1)なる組成のIII族窒化物にて形成される。すなわち、チャネル層3は、単層のInN(z=0の場合)あるいはInGaN混晶にて形成される。チャネル層3は、5nmから50nm程度の厚みに形成されてなる。 The channel layer 3 is formed by In 1-z Ga z N ( 0 ≦ z <1) having a composition of the group III nitride. That is, the channel layer 3 is formed of a single layer of InN (when z = 0) or InGaN mixed crystal. The channel layer 3 is formed to a thickness of about 5 nm to 50 nm.

MOCVD法を用いる場合、チャネル層3の形成は、400℃〜900℃の温度範囲で行う。単層のInNの場合、600℃前後ないしはそれ以下で形成するのがより好ましく、Gaの含有比率が高いほど、高い温度にて形成するのが好ましい。例えば、In0.1Ga0.9N(z=0.9の場合)であれば、780℃前後で形成するのがより好ましい。このような温度範囲で形成するのが好適であるのは、これ以上に温度が高すぎるとInNの分解が生じ、チャネル層3を良好に形成することができないことがその理由である。 When the MOCVD method is used, the channel layer 3 is formed in a temperature range of 400 ° C. to 900 ° C. In the case of a single layer of InN, it is more preferably formed at around 600 ° C. or lower, and the higher the Ga content ratio, the higher the temperature. For example, if In 0.1 Ga 0.9 N (when z = 0.9), it is more preferable to form the film at around 780 ° C. The reason why it is formed in such a temperature range is that if the temperature is too high, the decomposition of InN occurs and the channel layer 3 cannot be formed satisfactorily.

本実施の形態においては、このように、障壁層として作用する下地層2をAlNにて形成し、チャネル層3をInを含むIII族窒化物にて形成することによって、チャネル層と障壁層の間で、大きなバンドオフセット量が実現されている。   In the present embodiment, the base layer 2 acting as a barrier layer is formed of AlN, and the channel layer 3 is formed of a group III nitride containing In, thereby forming the channel layer and the barrier layer. A large amount of band offset is realized.

ワイドバンドギャップ層5は、AlxInyGa1-x-yN(0≦x<1、0≦y<1、0≦x+y<1)なる組成のIII族窒化物にて形成されてなる。すなわち、GaN(x=y=0の場合)あるいは混晶のIII族窒化物にて形成される。ワイドバンドギャップ層5は、2次元電子ガスの濃度を確保する観点から、全体として20nmから30nm程度の厚みに形成されるのが好ましい。 The wide band gap layer 5 is formed of a group III nitride having a composition of Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <1). That is, it is formed of GaN (when x = y = 0) or a mixed crystal group III nitride. The wide band gap layer 5 is preferably formed to a thickness of about 20 nm to 30 nm as a whole from the viewpoint of securing the concentration of the two-dimensional electron gas.

MOCVD法を用いる場合、ワイドバンドギャップ層5の形成は、800℃以上の温度範囲で行う。単層のGaNの場合、900℃前後で形成するのがより好ましく、Alの含有比率が高いほど、高い温度で形成するのが好ましい。例えば、Al0.25Ga0.75N(x=0.25、y=0の場合)であれば、1080℃前後で形成するのが好ましい。 When the MOCVD method is used, the wide band gap layer 5 is formed in a temperature range of 800 ° C. or higher. In the case of a single layer of GaN, it is more preferably formed at around 900 ° C., and the higher the Al content ratio, the higher the temperature. For example, if it is Al 0.25 Ga 0.75 N (when x = 0.25, y = 0), it is preferably formed at around 1080 ° C.

以上のように形成される半導体積層構造10の特性は、以下の通りである。   The characteristics of the semiconductor multilayer structure 10 formed as described above are as follows.

チャネル層3が単層のInN(z=0)であり、ワイドバンドギャップ層5が単層のGaN(x=y=0)の場合(図3(A)参照)、電子移動度については、室温においておよそ2000cm2/Vs、77Kにおいてはおよそ8500cm2/Vsという値が得られる。また、この場合に、AFM(原子間力顕微鏡)にて測定したワイドバンドギャップ層の表面粗さRMSの値は2nm以下である。 When the channel layer 3 is a single layer of InN (z = 0) and the wide band gap layer 5 is a single layer of GaN (x = y = 0) (see FIG. 3A), the electron mobility is approximately 2000 cm 2 / Vs at room temperature, a value of approximately 8500cm 2 / Vs in the 77K is obtained. In this case, the value of the surface roughness RMS of the wide band gap layer measured by AFM (atomic force microscope) is 2 nm or less.

一方、チャネル層3がIn0.1Ga0.9N(z=0.9)であり、ワイドバンドギャップ層5が単層のAl0.25Ga0.75N(x=0.25、y=0)の場合(図4(A)参照)、電子移動度は、室温においておよそ1000cm2/Vs、77Kにおいては5500cm2/Vsという値が得られる。また、この場合に、ワイドバンドギャップ層の表面粗さRMSの値は0.3nm程度である。 On the other hand, when the channel layer 3 is In 0.1 Ga 0.9 N (z = 0.9) and the wide band gap layer 5 is a single layer of Al 0.25 Ga 0.75 N (x = 0.25, y = 0) (FIG. 4 (A) refer), the electron mobility is about 1000 cm 2 / Vs at room temperature, in the 77K obtained a value of 5500cm 2 / Vs. In this case, the value of the surface roughness RMS of the wide band gap layer is about 0.3 nm.

表面粗さの値は、ワイドバンドギャップ層5が優れた表面平坦性を有することを示しているが、この値より、下地層2とワイドバンドギャップ層5との間に介在するチャネル層3も、良好な表面平坦性を有すると判断される。そして、チャネル層3が良好な結晶品質を有することに由来して、高い電子移動度が実現されると考えられる。   The surface roughness value indicates that the wide band gap layer 5 has excellent surface flatness. From this value, the channel layer 3 interposed between the underlayer 2 and the wide band gap layer 5 also Therefore, it is judged to have good surface flatness. And it is thought that high electron mobility is implement | achieved from the channel layer 3 having favorable crystal quality.

HEMT素子20は、係る半導体積層構造10の表面、つまりはワイドバンドギャップ層5の表面にソース電極6sおよびドレイン電極6dをオーミック接合により形成し、ゲート電極6gをショットキー接合により形成されてなる。ソース電極6sおよびドレイン電極6dは、例えばTi/Al、Ti/Al/Ti/Au、Ti/Al/Ni/Auといった多層構造にて形成されるのが望ましい。ゲート電極6gとしては、例えばNi/Au、Pd/Au、Pt/Auといった多層構造にて形成されるのが望ましい。また、半導体積層構造10の最表層には、例えばSiO2あるいは窒化珪素などからなる図示しない保護膜が設けられてもよい。 The HEMT element 20 is formed by forming the source electrode 6s and the drain electrode 6d by ohmic junction on the surface of the semiconductor multilayer structure 10, that is, the surface of the wide band gap layer 5, and the gate electrode 6g by Schottky junction. The source electrode 6s and the drain electrode 6d are preferably formed in a multilayer structure such as Ti / Al, Ti / Al / Ti / Au, and Ti / Al / Ni / Au. The gate electrode 6g is preferably formed of a multilayer structure such as Ni / Au, Pd / Au, and Pt / Au. Further, a protective film (not shown) made of, for example, SiO 2 or silicon nitride may be provided on the outermost layer of the semiconductor multilayer structure 10.

以上、説明したように、本実施の形態においては、高結晶品質のAlNからなる下地層2の上にInを含むチャネル層3を形成することにより、Inを含み、かつ結晶品質の良いチャネル層3を有し、バンドオフセットが大きく、電子移動度が高いHEMT素子が実現されてなる。   As described above, in this embodiment, the channel layer 3 containing In is formed on the base layer 2 made of AlN having a high crystal quality, so that the channel layer containing In and having a good crystal quality is formed. 3, a HEMT device having a large band offset and a high electron mobility is realized.

<第2の実施の形態>
図2は、本発明の第2の実施の形態に係る半導体積層構造110、およびこれを用いて形成されたHEMT素子120の構成を示す概要図である。なお、図示の都合上、図2における各層の厚みの比率は、実際の比率を反映したものではない。
<Second Embodiment>
FIG. 2 is a schematic diagram showing the configuration of the semiconductor multilayer structure 110 according to the second embodiment of the present invention and the HEMT element 120 formed using the same. For convenience of illustration, the ratio of the thickness of each layer in FIG. 2 does not reflect the actual ratio.

半導体積層構造110においては、第1の実施の形態に係る半導体積層構造10と同様に、基板(基材)1の上に、下地層2と、チャネル層3とが備わる。しかし、その上に、保護層104が設けられたうえで、ワイドバンドギャップ層105が形成されてなる点で、第1の実施の形態に係る半導体積層構造10と相違する。なお、図2には、下地層がAlNである場合を例示している。   In the semiconductor multilayer structure 110, the base layer 2 and the channel layer 3 are provided on the substrate (base material) 1 as in the semiconductor multilayer structure 10 according to the first embodiment. However, it differs from the semiconductor multilayer structure 10 according to the first embodiment in that the protective layer 104 is provided thereon and the wide band gap layer 105 is formed. FIG. 2 illustrates the case where the underlayer is AlN.

下地層2とチャネル層3の形成については、第1の実施の形態と同様である。従って、その詳細な説明は省略する。また、ワイドバンドギャップ層105は、保護層104の上に形成する点が、チャネル層3の上に形成される第1の実施の形態に係るワイドバンドギャップ層5と相違するが、その組成や形成方法などはワイドバンドギャップ層5と同様である。従って、その説明についても省略する。   The formation of the foundation layer 2 and the channel layer 3 is the same as in the first embodiment. Therefore, the detailed description is abbreviate | omitted. The wide band gap layer 105 is different from the wide band gap layer 5 according to the first embodiment formed on the channel layer 3 in that it is formed on the protective layer 104. The formation method is the same as that of the wide band gap layer 5. Therefore, the description thereof is also omitted.

なお、半導体積層構造110を構成する各層はいずれも、例えばMOCVD(MetalOrganic Chemical Vapor Deposition:有機金属化学気相成長法)法などの公知の成膜手法にて形成される。   Each layer constituting the semiconductor multilayer structure 110 is formed by a known film formation method such as MOCVD (Metal Organic Chemical Vapor Deposition).

また、HEMT素子120は、ソース電極6s、ドレイン電極6dおよびゲート電極6gを半導体積層構造110の表面に形成することによって得られる。各電極の形成は、第1の実施の形態において半導体積層構造10の表面に形成する態様と同様である。よってその説明は省略する。   The HEMT element 120 is obtained by forming the source electrode 6s, the drain electrode 6d, and the gate electrode 6g on the surface of the semiconductor multilayer structure 110. Each electrode is formed in the same manner as that formed on the surface of the semiconductor multilayer structure 10 in the first embodiment. Therefore, the description is omitted.

保護層104は、チャネル層3の形成後、ワイドバンドギャップ層105を形成するにあたって、チャネル層3の表面の結晶品質が劣化することを防ぐ目的で設けられる層である。また、ワイドバンドギャップ層105に不純物をドープされた層が含まれる場合に、チャネル層3とワイドバンドギャップ層105とを隔てるために設けるスペーサー層としての役割をも備える。保護層104は、好ましくは、ワイドバンドギャップ層105と同じ組成のIII族窒化物にて形成される。保護層4は、0.5〜10nm程度の厚みに形成されるのが好ましい。0.5〜5nm程度の厚みに形成されるのがより好ましい。保護層4の形成は、好ましくはチャネル層3の形成方法と同一の方法で、チャネル層3の形成後速やかに、チャネル層3の形成温度と同じ温度で行う。あるいは、チャネル層3の形成温度からワイドバンドギャップ層105の形成温度にまで、徐々に温度を上げつつ行ってもよい。   The protective layer 104 is a layer provided for the purpose of preventing the crystal quality of the surface of the channel layer 3 from being deteriorated when the wide band gap layer 105 is formed after the channel layer 3 is formed. Further, when the wide band gap layer 105 includes a layer doped with an impurity, the wide band gap layer 105 also serves as a spacer layer provided to separate the channel layer 3 and the wide band gap layer 105. The protective layer 104 is preferably formed of a group III nitride having the same composition as the wide band gap layer 105. The protective layer 4 is preferably formed to a thickness of about 0.5 to 10 nm. More preferably, the thickness is about 0.5 to 5 nm. The formation of the protective layer 4 is preferably performed by the same method as the method for forming the channel layer 3 and immediately after the formation of the channel layer 3 at the same temperature as the temperature for forming the channel layer 3. Alternatively, the temperature may be gradually increased from the formation temperature of the channel layer 3 to the formation temperature of the wide band gap layer 105.

以上のように形成される半導体積層構造110の特性は、以下の通りである。   The characteristics of the semiconductor multilayer structure 110 formed as described above are as follows.

チャネル層3が単層のInN(z=0)であり、保護層104およびワイドバンドギャップ層105が単層のGaN(x=y=0)の場合(図3(B)参照)、電子移動度については、室温においておよそ2100cm2/Vs、77Kにおいてはおよそ9100cm2/Vsという値が得られる。また、この場合に、AFM(原子間力顕微鏡)にて測定したワイドバンドギャップ層の表面粗さRMSの値は2nm以下である。 When the channel layer 3 is a single layer of InN (z = 0) and the protective layer 104 and the wide band gap layer 105 are a single layer of GaN (x = y = 0) (see FIG. 3B), electron transfer the degree, approximately 2100 cm 2 / Vs, a value of approximately 9100cm 2 / Vs in 77K obtained at room temperature. In this case, the value of the surface roughness RMS of the wide band gap layer measured by AFM (atomic force microscope) is 2 nm or less.

一方、チャネル層3がIn0.1Ga0.9N(z=0.9)であり、保護層104およびワイドバンドギャップ層105が単層のAl0.25Ga0.75N(x=0.25、y=0)の場合(図4(B)参照)、電子移動度は、室温においておよそ1100cm2/Vs、77Kにおいては6000cm2/Vsという値が得られる。また、この場合に、ワイドバンドギャップ層の表面粗さRMSの値は0.3nm程度である。 On the other hand, the channel layer 3 is In 0.1 Ga 0.9 N (z = 0.9), and the protective layer 104 and the wide band gap layer 105 are single layers of Al 0.25 Ga 0.75 N (x = 0.25, y = 0). for (see FIG. 4 (B)), the electron mobility is about 1100 cm 2 / Vs at room temperature, in the 77K obtained a value of 6000 cm 2 / Vs. In this case, the value of the surface roughness RMS of the wide band gap layer is about 0.3 nm.

すなわち、本実施の形態においても、ワイドバンドギャップ層105が優れた表面平坦性を有することを示していることから、チャネル層3も、良好な表面平坦性を有すると判断される。また、保護層104の有無のみが異なる、第1の実施の形態に係る半導体積層構造10についての特性値と比較すると、表面粗さは同程度であるにもかかわらず、電子移動度は、本実施の形態に係る半導体積層構造110の方が、高い値が得られていることが分かる。これは、保護層104を備えることによって、チャネル層3の結晶品質の劣化が抑制され、チャネル層3とワイドバンドギャップ層105との間で良好な界面平坦性が得られていることの効果であると考えられる。   That is, also in the present embodiment, since the wide band gap layer 105 has excellent surface flatness, the channel layer 3 is also determined to have good surface flatness. In addition, when compared with the characteristic values of the semiconductor multilayer structure 10 according to the first embodiment, which differs only in the presence or absence of the protective layer 104, the electron mobility is as high as the surface roughness although the surface roughness is similar. It can be seen that the semiconductor laminated structure 110 according to the embodiment has a higher value. This is because the deterioration of the crystal quality of the channel layer 3 is suppressed by providing the protective layer 104, and good interface flatness is obtained between the channel layer 3 and the wide band gap layer 105. It is believed that there is.

以上、説明したように、本実施の形態においては、Inを含み、かつ結晶品質の良いチャネル層3を有し、バンドオフセットが大きく、電子移動度が高いHEMT素子が実現されてなる。チャネル層3のうえに保護層104を備えることによって、さらにその特性の向上が実現されてなる。   As described above, in the present embodiment, a HEMT device including In and having a channel layer 3 with good crystal quality, a large band offset, and a high electron mobility is realized. By providing the protective layer 104 on the channel layer 3, the characteristics are further improved.

第1の実施の形態に係るHEMT素子20の実施例として、チャネル層3とワイドバンドギャップ層5の組成が異なる2種類のHEMT素子を作製した。これらを実施例1aおよび実施例1bとして以下に示す。第2の実施の形態に係るHEMT素子120の実施例として、チャネル層3とワイドバンドギャップ層105の組成が異なる2種類のHEMT素子を作製した。これらを実施例2aおよび実施例2bとして以下に示す。   As examples of the HEMT element 20 according to the first embodiment, two types of HEMT elements having different compositions of the channel layer 3 and the wide band gap layer 5 were produced. These are shown below as Example 1a and Example 1b. As examples of the HEMT device 120 according to the second embodiment, two types of HEMT devices having different compositions of the channel layer 3 and the wide band gap layer 105 were manufactured. These are shown below as Example 2a and Example 2b.

図3および図4は、後述する各実施例および各比較例に係るHEMT素子におけるチャネル層の室温および77Kにおける電子移動度と、AFM(原子間力顕微鏡)にて測定したワイドバンドギャップ層の表面粗さRMSとを、一覧として例示する図である。   3 and FIG. 4 show the surface of the wide band gap layer measured with an AFM (atomic force microscope) and the electron mobility at room temperature and 77 K of the channel layer in the HEMT devices according to Examples and Comparative Examples described later. It is a figure which illustrates roughness RMS as a list.

また、実施例1a、1b、2a、および2bに対する比較例となる4つのHEMT素子を作製した。図5は比較例1aおよび1bに係る半導体積層構造の構成を示す概要図であり、図6は、比較例2aおよび2bに係る半導体積層構造の構成を示す概要図である。   In addition, four HEMT elements serving as comparative examples for Examples 1a, 1b, 2a, and 2b were fabricated. FIG. 5 is a schematic diagram showing the configuration of the semiconductor multilayer structure according to Comparative Examples 1a and 1b, and FIG. 6 is a schematic diagram showing the configuration of the semiconductor multilayer structure according to Comparative Examples 2a and 2b.

(実施例1a)
実施例1aにおいては、第1の実施の形態に係る半導体積層構造10を作製し、これを用いたHEMT素子20を作製した。
Example 1a
In Example 1a, the semiconductor multilayer structure 10 according to the first embodiment was manufactured, and the HEMT device 20 using the same was manufactured.

まず、半導体積層構造10の作製においては、基板1として2インチ径の厚さ330μmのC面サファイア単結晶を用い、これを所定のMOCVD装置の反応菅内に設置した。MOCVD装置は、原料ガスあるいはキャリアガスとして、少なくともH2、N2、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMA(トリメチルインジウム)、n型ドーパントとして用いるSiの供給源であるシランガス、およびNH3が、反応管内に供給可能とされている。反応管内の圧力を大気圧とし、H2を平均流速1m/secで流しながら、基板1を1200℃まで昇温しサーマルクリーニングをした。 First, in the production of the semiconductor laminated structure 10, a C-plane sapphire single crystal having a 2 inch diameter and a thickness of 330 μm was used as the substrate 1, and this was placed in a reaction vessel of a predetermined MOCVD apparatus. The MOCVD apparatus has at least H 2 , N 2 , TMG (trimethylgallium), TMA (trimethylaluminum), TMA (trimethylindium), a silane gas which is a supply source of Si used as an n-type dopant, and a source gas or a carrier gas; NH 3 can be supplied into the reaction tube. The substrate 1 was heated to 1200 ° C. and subjected to thermal cleaning while the pressure in the reaction tube was set to atmospheric pressure and H 2 was allowed to flow at an average flow rate of 1 m / sec.

サーマルクリーニング終了後、基板1の温度を1200℃として、NH3とTMAとH2とを供給して、下地層2としてのAlN層を1μmの厚みに形成した。 After completion of the thermal cleaning, the temperature of the substrate 1 was set to 1200 ° C., NH 3 , TMA, and H 2 were supplied to form an AlN layer as the underlayer 2 with a thickness of 1 μm.

その後、600℃に降温し、TMIとN2とを供給して、チャネル層3としてのInN層を10nmの厚さに形成した。 Thereafter, the temperature was lowered to 600 ° C., TMI and N 2 were supplied, and an InN layer as the channel layer 3 was formed to a thickness of 10 nm.

InN層の形成後、900℃に昇温し、TMGとH2とN2とを供給することにより、ワイドバンドギャップ層5としてのGaN層を厚さ25nmに形成した。これにより、半導体積層構造10が得られた。 After forming the InN layer, the temperature was raised to 900 ° C., and TMG, H 2, and N 2 were supplied to form a GaN layer having a thickness of 25 nm as the wide band gap layer 5. Thereby, the semiconductor multilayer structure 10 was obtained.

引き続いて、Ti/Al/Ni/Auからなるソース電極6sおよびドレイン電極6dをオーミック接合にて形成し、Ni/Auからなるゲート電極6gをショットキー接合にて形成し、HEMT素子20を得た。これらの電極形成は、いずれも公知のEB蒸着にて行った。   Subsequently, a source electrode 6s and a drain electrode 6d made of Ti / Al / Ni / Au were formed by ohmic junction, and a gate electrode 6g made of Ni / Au was formed by Schottky junction, whereby the HEMT device 20 was obtained. . These electrodes were formed by known EB vapor deposition.

図3(A)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 3A shows data indicating characteristics of the HEMT element obtained in this way.

(実施例1b)
実施例1bにおいては、実施例1aと、チャネル層3およびワイドバンドギャップ層5の組成が異なるHEMT素子20を作製した。
(Example 1b)
In Example 1b, a HEMT device 20 having a different composition from that of Example 1a in the channel layer 3 and the wide band gap layer 5 was produced.

チャネル層3としてのIn0.1Ga0.9N層を、TMIとTMGとN2とを供給して780℃にて5nmの厚さに形成した点と、ワイドバンドギャップ層5としてのAl0.25Ga0.75Nを、TMAとTMGとN2とH2とを供給して1080℃にて形成した点とを除いては、実施例1aと同様に形成した。 The In 0.1 Ga 0.9 N layer as the channel layer 3 was formed to a thickness of 5 nm at 780 ° C. by supplying TMI, TMG and N 2, and Al 0.25 Ga 0.75 N as the wide band gap layer 5 Was formed in the same manner as in Example 1a except that TMA, TMG, N 2 and H 2 were supplied and formed at 1080 ° C.

図4(A)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 4A is data showing characteristics of the HEMT element obtained in this way.

(実施例2a)
実施例2aにおいては、第2の実施の形態に係る半導体積層構造110を作製し、これを用いたHEMT素子120を作製した。
Example 2a
In Example 2a, the semiconductor multilayer structure 110 according to the second embodiment was manufactured, and the HEMT device 120 using the same was manufactured.

半導体積層構造110の作製においては、チャネル層3としてのInN層の形成までは、実施例1aと同様に行った。   The fabrication of the semiconductor multilayer structure 110 was performed in the same manner as in Example 1a until the formation of the InN layer as the channel layer 3.

InN層の形成後、600℃に保ったまま、TMGとH2とN2とを供給することにより、保護層104としてのGaN層を、厚さ2nmに形成した。 After the formation of the InN layer, TMG, H 2, and N 2 were supplied while maintaining the temperature at 600 ° C., thereby forming a GaN layer as the protective layer 104 with a thickness of 2 nm.

その後、900℃に昇温し、 TMGとH2とN2とを供給することにより、ワイドバンドギャップ層105としてのGaN層を、厚さ23nmに形成した。これにより、半導体積層構造10が得られた。 Thereafter, the temperature was raised to 900 ° C., and TMG, H 2, and N 2 were supplied, thereby forming a GaN layer as the wide band gap layer 105 to a thickness of 23 nm. Thereby, the semiconductor multilayer structure 10 was obtained.

その後、実施例1aと同様に、各種電極を形成して、HEMT素子120を得た。   Thereafter, various electrodes were formed in the same manner as in Example 1a to obtain a HEMT device 120.

図3(B)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 3B is data showing characteristics of the HEMT element obtained in this way.

(実施例2b)
実施例2bにおいては、実施例2aと、チャネル層3およびワイドバンドギャップ層105の組成が異なるHEMT素子120を作製した。
(Example 2b)
In Example 2b, a HEMT device 120 having a different composition from that of Example 2a in the channel layer 3 and the wide band gap layer 105 was produced.

チャネル層3としてのIn0.1Ga0.9N層を、TMIとTMGとN2とを供給して780℃にて5nmの厚さに形成した点と、保護層104としてのAl0.25Ga0.75Nを、TMAとTMGとH2とN2とを供給して780℃にて形成した点と、ワイドバンドギャップ層105としてのAl0.25Ga0.75Nを、TMAとTMGとN2とH2とを供給して1080℃にて形成した点とを除いては、実施例2aと同様に形成した。 An In 0.1 Ga 0.9 N layer as the channel layer 3 was formed to a thickness of 5 nm at 780 ° C. by supplying TMI, TMG and N 2, and Al 0.25 Ga 0.75 N as the protective layer 104, TMA, TMG, H 2 and N 2 were supplied and formed at 780 ° C., Al 0.25 Ga 0.75 N as the wide band gap layer 105 was supplied, and TMA, TMG, N 2 and H 2 were supplied. The film was formed in the same manner as in Example 2a except that the film was formed at 1080 ° C.

図4(B)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 4B shows data indicating characteristics of the HEMT element obtained in this way.

(比較例1a)
比較例1aにおいては、図5に示す半導体積層構造210においてx=y=z=0の場合の半導体積層構造と、これを用いた図示しないHEMT素子を作製した。
(Comparative Example 1a)
In Comparative Example 1a, a semiconductor multilayer structure in the case of x = y = z = 0 in the semiconductor multilayer structure 210 shown in FIG. 5 and a HEMT element (not shown) using the semiconductor multilayer structure were manufactured.

基板201としては、実施例1aと同様にC面サファイア単結晶を用いた。基板201に実施例1と同様にサーマルクリーニングを施した。   As the substrate 201, a C-plane sapphire single crystal was used as in Example 1a. The substrate 201 was subjected to thermal cleaning in the same manner as in Example 1.

その後、いったん500℃に降温した後、TMGとNH3とH2とN2を供給して、バッファ層202としてのGaN層を30nmの厚さに形成したうえで、1180℃に昇温し、TMGとNH3とを供給して、障壁層として作用する下地層203としてのGaN層を厚さ3μmに形成した。 Thereafter, after the temperature is lowered to 500 ° C., TMG, NH 3 , H 2, and N 2 are supplied to form a GaN layer as the buffer layer 202 with a thickness of 30 nm, and then the temperature is raised to 1180 ° C. TMG and NH 3 were supplied to form a GaN layer having a thickness of 3 μm as the base layer 203 that acts as a barrier layer.

GaN層の形成後、実施例1aと同様に、チャネル層204としてのInN層を10nmの厚さに形成し、ワイドバンドギャップ層205としてのGaN層を25nmの厚さに形成した。これにより、半導体積層構造210が得られた。   After the formation of the GaN layer, the InN layer as the channel layer 204 was formed to a thickness of 10 nm, and the GaN layer as the wide band gap layer 205 was formed to a thickness of 25 nm, as in Example 1a. Thereby, the semiconductor laminated structure 210 was obtained.

その後、実施例1aと同様に、各種電極を形成して、HEMT素子を得た。すなわち、本比較例において得られたHEMT素子は、チャネル層より上部の構造が実施例1aと同じ構造で、下地構造のみが実施例1aとは異なるものである。   Thereafter, in the same manner as in Example 1a, various electrodes were formed to obtain a HEMT device. That is, the HEMT device obtained in this comparative example has the same structure as that of Example 1a above the channel layer, and only the underlying structure is different from Example 1a.

図3(C)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 3C is data showing characteristics of the HEMT element obtained in this way.

(比較例1b)
比較例1bにおいては、図5に示す半導体積層構造210においてx=25、y=0、z=0.9の場合の半導体積層構造と、これを用いた図示しないHEMT素子を作製した。
(Comparative Example 1b)
In Comparative Example 1b, a semiconductor multilayer structure in which x = 25, y = 0, and z = 0.9 in the semiconductor multilayer structure 210 shown in FIG. 5 and a HEMT element (not shown) using the semiconductor multilayer structure were manufactured.

下地層203の形成までは、比較例1aと同様に行い、その後、実施例1bと同様に、チャネル層204としてのIn0.1Ga0.9N層を5nmの厚さに形成し、ワイドバンドギャップ層205としてのAl0.25Ga0.75N層を25nmの厚さに形成した。これにより、半導体積層構造210が得られた。 The formation of the base layer 203 is performed in the same manner as in Comparative Example 1a, and then, as in Example 1b, an In 0.1 Ga 0.9 N layer as the channel layer 204 is formed to a thickness of 5 nm, and the wide band gap layer 205 is formed. The Al 0.25 Ga 0.75 N layer was formed to a thickness of 25 nm. Thereby, the semiconductor laminated structure 210 was obtained.

その後、実施例1aと同様に、各種電極を形成して、HEMT素子を得た。すなわち、本比較例において得られたHEMT素子は、チャネル層より上部の構造が実施例1bと同じ構造で、下地構造のみが実施例1bとは異なるものである。   Thereafter, in the same manner as in Example 1a, various electrodes were formed to obtain a HEMT device. That is, the HEMT device obtained in this comparative example has the same structure as that of Example 1b above the channel layer, and only the underlying structure is different from Example 1b.

図4(C)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 4C shows data indicating characteristics of the HEMT element obtained in this way.

(比較例2a)
比較例2aにおいては、図6に示す半導体積層構造310においてx=y=z=0の場合の半導体積層構造と、これを用いた図示しないHEMT素子を作製した。
(Comparative Example 2a)
In Comparative Example 2a, a semiconductor multilayer structure in which x = y = z = 0 in the semiconductor multilayer structure 310 shown in FIG. 6 and a HEMT element (not shown) using the semiconductor multilayer structure were manufactured.

基板301としては、実施例1aと同様にC面サファイア単結晶を用いた。基板301上に、バッファ層302としてのGaN層、および障壁層として作用する下地層303としてのGaN層の形成は、比較例1aと同様に行った。   As the substrate 301, a C-plane sapphire single crystal was used as in Example 1a. Formation of the GaN layer as the buffer layer 302 and the GaN layer as the base layer 303 acting as a barrier layer on the substrate 301 was performed in the same manner as in Comparative Example 1a.

下地層303の形成後、TMAとNH3とH2とを供給して、1080℃にて障壁層304としてのAlN層を厚さ5nmに形成した。 After the formation of the base layer 303, TMA, NH 3 and H 2 were supplied to form an AlN layer as a barrier layer 304 with a thickness of 5 nm at 1080 ° C.

その後、比較例1aと同様にチャネル層305としてのInN層と、ワイドバンドギャップ層306としてのGaN層を形成した。これにより、半導体積層構造310が得られた。   Thereafter, an InN layer as a channel layer 305 and a GaN layer as a wide band gap layer 306 were formed in the same manner as in Comparative Example 1a. Thereby, the semiconductor laminated structure 310 was obtained.

その後、実施例1aと同様に、各種電極を形成して、HEMT素子を得た。すなわち、本比較例において得られたHEMT素子は、チャネル層より上部の構造が実施例2aと同じ構造で、下地構造のみが実施例2aとは異なるものである。   Thereafter, in the same manner as in Example 1a, various electrodes were formed to obtain a HEMT device. That is, the HEMT device obtained in this comparative example has the same structure as that of Example 2a above the channel layer, and only the underlying structure is different from Example 2a.

図3(D)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 3D shows data indicating characteristics of the HEMT element obtained in this way.

(比較例2b)
比較例2bにおいては、図6に示す半導体積層構造310においてx=0.25、y=0、z=0.9の場合の半導体積層構造と、これを用いた図示しないHEMT素子を作製した。
(Comparative Example 2b)
In Comparative Example 2b, a semiconductor multilayer structure in the case of x = 0.25, y = 0, z = 0.9 in the semiconductor multilayer structure 310 shown in FIG. 6 and a HEMT element (not shown) using the semiconductor multilayer structure were manufactured.

障壁層304の形成までは、比較例2aと同様に行い、その後、実施例1bと同様に、チャネル層305としてのIn0.1Ga0.9N層を5nmの厚さに形成し、ワイドバンドギャップ層306してのAl0.25Ga0.75N層を25nmの厚さに形成した。これにより、半導体積層構造310が得られた。 The formation of the barrier layer 304 is performed in the same manner as in Comparative Example 2a, and then, as in Example 1b, an In 0.1 Ga 0.9 N layer as the channel layer 305 is formed to a thickness of 5 nm, and the wide band gap layer 306 is formed. Then, an Al 0.25 Ga 0.75 N layer having a thickness of 25 nm was formed. Thereby, the semiconductor laminated structure 310 was obtained.

その後、実施例1aと同様に、各種電極を形成して、HEMT素子を得た。すなわち、本比較例において得られたHEMT素子は、チャネル層より上部の構造が実施例2bと同じ構造で、下地構造のみが実施例2bとは異なるものである。   Thereafter, in the same manner as in Example 1a, various electrodes were formed to obtain a HEMT device. That is, the HEMT device obtained in this comparative example has the same structure as that of Example 2b above the channel layer, and only the underlying structure is different from Example 2b.

図4(D)は、このようにして得られたHEMT素子に係る特性を示すデータである。   FIG. 4D is data showing characteristics of the HEMT element obtained in this way.

(実施例と比較例の比較)
図3および図4に示すように、各実施例に係るHEMT素子における電子移動度は、対応する比較例に係るHEMT素子の移動度よりも、室温においては20〜30%程度向上しており、77Kにおいては2.5〜2.6倍程度に増加している。すなわち、基板上に高品質のAlNによって下地層を形成した下地構造の上に、Inを含むチャネル層と、ワイドバンドギャップ層とを形成することによって得られるHEMT素子は、従来の下地構造の上に、Inを含むチャネル層と、ワイドバンドギャップ層とを形成するものよりも、デバイス特性が向上してなるものであるといえる。
(Comparison of Example and Comparative Example)
As shown in FIGS. 3 and 4, the electron mobility in the HEMT device according to each example is improved by about 20 to 30% at room temperature as compared with the mobility of the HEMT device according to the corresponding comparative example. At 77K, it increases to about 2.5 to 2.6 times. That is, a HEMT device obtained by forming a channel layer containing In and a wide band gap layer on a base structure in which a base layer is formed of high-quality AlN on a substrate has a conventional base structure. In addition, it can be said that the device characteristics are improved as compared with the case of forming the channel layer containing In and the wide band gap layer.

また、半導体積層構造の最上面を構成するワイドバンドギャップ層における表面粗さRMSについてみると、各実施例に係るHEMT素子における値は、対応する比較例に係るHEMT素子の値に比して、1/4程度になっている。このように、最上面において平坦性が向上しているということは、チャネル層およびワイドバンドギャップ層における平坦性が向上していることを示していると推察され、これにより、上述した良好なデバイス特性が実現されてなるものと考えられる。   Further, regarding the surface roughness RMS in the wide band gap layer constituting the uppermost surface of the semiconductor multilayer structure, the value in the HEMT element according to each example is larger than the value of the HEMT element according to the corresponding comparative example, It is about 1/4. Thus, it is surmised that the improvement in flatness on the uppermost surface indicates that the flatness in the channel layer and the wide band gap layer is improved. It is considered that the characteristics are realized.

77Kにおいて各実施例に係るHEMT素子の移動度が比較例に係るHEMT素子に比して大きく向上しているのは、GaNよりもバンドギャップの大きなAlNを下地層に用いてその上にチャネル層を形成しているため、キャリアの閉じこめ効果が格段に向上していることがその理由であると考えられる。また、膜厚を十分に大きくすることでAlN層の結晶品質が高められていることや、AlNを用いることでGaNと比較して高い抵抗値が得られていることも、その理由であると考えられる。   At 77K, the mobility of the HEMT device according to each example is greatly improved as compared with the HEMT device according to the comparative example. AlN having a band gap larger than that of GaN is used for the base layer and the channel layer It is considered that the reason is that the carrier confinement effect is remarkably improved. In addition, the reason is that the crystal quality of the AlN layer is improved by sufficiently increasing the film thickness, and that a high resistance value is obtained compared to GaN by using AlN. Conceivable.

また、保護層を備える、実施例1bおよび2bに係るHEMT素子の方が、これを備えない実施例1aおよび2aに係るHEMT素子よりも高い電子移動度の値が得られている。一方、表面粗さは同程度であることから、保護層を備えることによって、チャネル層3の結晶品質の劣化が抑制されたことの効果であると考えられる。   In addition, the HEMT elements according to Examples 1b and 2b including the protective layer have higher electron mobility values than the HEMT elements according to Examples 1a and 2a that do not include the HEMT element. On the other hand, since the surface roughness is comparable, it is considered that the provision of the protective layer is an effect of suppressing the deterioration of the crystal quality of the channel layer 3.

なお、比較例2a、2bにおいてはAlNからなる障壁層304を設けている。比較例2a、2bに係るHEMT素子においては、比較例1a、1bに係るHEMT素子よりも移動度が若干向上しているが、これは、GaNよりもAlNのバンドギャップの方が大きいため、チャネル層における電子の閉じこめ効果が向上したことによると考えられる。比較例2a、2bにおけるワイドバンドギャップ層の表面粗さは比較例1a、1bよりも悪化していること、およびGaN上にAlNを成膜した場合のクラックの生じない臨界膜厚は一般に5nm程度と極めて薄いことにより、障壁層304の障壁層としての役割は限定的であるといえる。加えて、障壁層304の膜厚が極めて薄いため、結晶品質も不十分と考えられる。   In Comparative Examples 2a and 2b, a barrier layer 304 made of AlN is provided. In the HEMT device according to Comparative Examples 2a and 2b, the mobility is slightly improved as compared with the HEMT device according to Comparative Examples 1a and 1b, but this is because the band gap of AlN is larger than that of GaN. This is thought to be due to the improved confinement effect of electrons in the layer. The surface roughness of the wide band gap layer in Comparative Examples 2a and 2b is worse than that of Comparative Examples 1a and 1b, and the critical film thickness at which cracks do not occur when AlN is formed on GaN is generally about 5 nm. Therefore, it can be said that the role of the barrier layer 304 as a barrier layer is limited. In addition, since the barrier layer 304 is extremely thin, the crystal quality is considered to be insufficient.

<変形例>
上述の実施の形態においては、ワイドバンドギャップ層5および105は一様にノンドープである態様のみを示しているが、一部にSiがドープされて態様であってもよい。図7は、半導体積層構造10において、ワイドバンドギャップ層5がSiドープされてなる態様を模式的に示す図である。図7(a)は、ワイドバンドギャップ層5の中央部分にSiドープワイドバンドギャップ層51を備える態様を示している。図7(b)は、ワイドバンドギャップ層5の上方部分にSiドープワイドバンドギャップ層52を備える態様を示している。図7(c)は、ワイドバンドギャップ層5の下方部分にSiドープワイドバンドギャップ層53を備える態様を示している。係るSiのドープは、ワイドバンドギャップ層5の形成時に、SiH4ガスを所定のタイミングで所定の時間、所定の供給条件で供給することによって実現される。図示は省略するが、ワイドバンドギャップ層105についても、図7と同様のSiのドープが可能である。
<Modification>
In the above-described embodiment, the wide band gap layers 5 and 105 are shown only in a mode in which they are uniformly non-doped, but may be a mode in which Si is partially doped. FIG. 7 is a diagram schematically showing an aspect in which the wide band gap layer 5 is doped with Si in the semiconductor multilayer structure 10. FIG. 7A shows a mode in which a Si-doped wide band gap layer 51 is provided at the center of the wide band gap layer 5. FIG. 7B shows a mode in which a Si-doped wide band gap layer 52 is provided in the upper part of the wide band gap layer 5. FIG. 7C shows a mode in which a Si-doped wide band gap layer 53 is provided in a lower portion of the wide band gap layer 5. Such Si doping is realized by supplying SiH 4 gas at a predetermined timing for a predetermined time under a predetermined supply condition when the wide band gap layer 5 is formed. Although illustration is omitted, the wide band gap layer 105 can be doped with Si as in FIG.

あるいは、チャネル層に対しても、Siをドープする態様であってもよい。   Alternatively, the channel layer may be doped with Si.

チャネル層3のInの含有比率が高い場合、チャネル層3の形成に先立って、チャネル層と同じ組成の緩衝層を、チャネル層の形成温度よりも100〜150℃低い温度、例えば350〜550℃の温度範囲にて形成する態様であってもよい。   When the In content ratio of the channel layer 3 is high, the buffer layer having the same composition as the channel layer is formed at a temperature lower by 100 to 150 ° C. than the formation temperature of the channel layer, for example, 350 to 550 ° C. It is also possible to form in a temperature range of

第1の実施の形態に係る半導体積層構造10とHEMT素子20の構成を示す概要図である。1 is a schematic diagram showing a configuration of a semiconductor multilayer structure 10 and a HEMT element 20 according to a first embodiment. 第2の実施の形態に係る半導体積層構造110とHEMT素子120の構成を示す概要図である。It is a schematic diagram which shows the structure of the semiconductor laminated structure 110 and the HEMT element 120 which concern on 2nd Embodiment. 各実施例および各比較例に係るHEMT素子におけるデバイス特性を例示する図である。It is a figure which illustrates the device characteristic in the HEMT element concerning each example and each comparative example. 各実施例および各比較例に係るHEMT素子におけるデバイス特性を例示する図である。It is a figure which illustrates the device characteristic in the HEMT element concerning each example and each comparative example. 比較例1aおよび1bに係る半導体積層構造の構成を示す概要図である。It is a schematic diagram which shows the structure of the semiconductor laminated structure which concerns on the comparative examples 1a and 1b. 比較例2aおよび2bに係る半導体積層構造の構成を示す概要図である。It is a schematic diagram which shows the structure of the semiconductor laminated structure which concerns on the comparative examples 2a and 2b. 半導体積層構造10においてワイドバンドギャップ層5がSiドープされてなる態様を模式的に示す図である。FIG. 3 is a diagram schematically showing an aspect in which a wide band gap layer 5 is doped with Si in a semiconductor laminated structure 10.

符号の説明Explanation of symbols

1 基板
2 下地層
3 チャネル層
4 保護層
5 ワイドバンドギャップ層
6d ドレイン電極
6g ゲート電極
6s ソース電極
10、110 半導体積層構造
20,120 HEMT素子
51〜53 Siドープワイドバンドギャップ層
104 保護層
105 ワイドバンドギャップ層
DESCRIPTION OF SYMBOLS 1 Substrate 2 Base layer 3 Channel layer 4 Protective layer 5 Wide band gap layer 6d Drain electrode 6g Gate electrode 6s Source electrode 10, 110 Semiconductor laminated structure 20, 120 HEMT element 51-53 Si doped wide band gap layer 104 Protective layer 105 Wide Band gap layer

Claims (10)

所定の基材と、
前記基材の上に形成され、含有する全てのIII族元素に対するAl元素のモル分率が50%以上である第1のIII族窒化物からなる下地層と、
前記下地層の上に形成され、少なくともInを含む第2のIII族窒化物からなるチャネル層と、
前記チャネル層の上に形成され、第3のIII族窒化物からなるワイドバンドギャップ層と、
を備えることを特徴とする半導体積層構造。
A predetermined substrate;
An underlayer composed of a first group III nitride formed on the base material and having a mole fraction of Al element with respect to all the group III elements contained in the substrate is 50% or more;
A channel layer formed on the underlayer and made of a second group III nitride containing at least In;
A wide band gap layer formed on the channel layer and made of a third group III nitride;
A semiconductor multilayer structure comprising:
請求項1に記載の半導体積層構造であって、
前記下地層の転位密度が1×1011cm-2以下であり、(002)面におけるX線ロッキングカーブの半値幅が200秒以下であることを特徴とする半導体積層構造。
The semiconductor multilayer structure according to claim 1,
A semiconductor multilayer structure, wherein the dislocation density of the underlayer is 1 × 10 11 cm −2 or less, and the half width of the X-ray rocking curve on the (002) plane is 200 seconds or less.
請求項1または請求項2に記載の半導体積層構造であって、
前記チャネル層と前記ワイドバンドギャップ層との間に、第4のIII族窒化物からなる保護層、
をさらに備えることを特徴とする半導体積層構造。
The semiconductor multilayer structure according to claim 1 or 2, wherein
A protective layer made of a fourth group III nitride between the channel layer and the wide band gap layer;
A semiconductor multilayer structure, further comprising:
請求項3に記載の半導体積層構造であって、
前記保護層の組成が前記ワイドバンドギャップ層と略同一である、
ことを特徴とする半導体積層構造。
The semiconductor multilayer structure according to claim 3,
The composition of the protective layer is substantially the same as the wide band gap layer,
A semiconductor laminated structure characterized by that.
請求項1ないし請求項4のいずれかに記載の半導体積層構造であって、
前記第1のIII族窒化物の含有する全てのIII族元素に対するAl元素のモル分率が80%以上であることを特徴とする半導体積層構造。
A semiconductor multilayer structure according to any one of claims 1 to 4,
A semiconductor multilayer structure, wherein a mole fraction of Al element with respect to all group III elements contained in the first group III nitride is 80% or more.
請求項1ないし請求項5のいずれかに記載の半導体積層構造であって、
前記第1のIII族窒化物がAlNであることを特徴とする半導体積層構造。
A semiconductor multilayer structure according to any one of claims 1 to 5,
A semiconductor multilayer structure, wherein the first group III nitride is AlN.
請求項1ないし請求項6のいずれかに記載の半導体積層構造であって、
前記下地層が、1100℃以上の温度で形成されていることを特徴とする半導体積層構造。
A semiconductor multilayer structure according to any one of claims 1 to 6,
A semiconductor multilayer structure, wherein the underlayer is formed at a temperature of 1100 ° C. or higher.
請求項1ないし請求項7のいずれかに記載の半導体積層構造であって、
77Kにおいて8000cm2/Vs以上の電子移動度を有することを特徴とする半導体積層構造。
A semiconductor multilayer structure according to any one of claims 1 to 7,
A semiconductor stacked structure having an electron mobility of 8000 cm 2 / Vs or higher at 77K.
請求項8に記載の半導体積層構造であって、
室温において1900cm2/Vs以上の電子移動度を有することを特徴とする半導体積層構造。
The semiconductor multilayer structure according to claim 8,
A semiconductor stacked structure having an electron mobility of 1900 cm 2 / Vs or higher at room temperature.
請求項1ないし請求項9のいずれかに記載の半導体積層構造に、ソース電極、ドレイン電極、およびゲート電極を形成してなるHEMT素子。
A HEMT device comprising a semiconductor stacked structure according to claim 1, wherein a source electrode, a drain electrode, and a gate electrode are formed.
JP2004276894A 2004-09-24 2004-09-24 Semiconductor laminated structure and HEMT element Active JP5110762B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004276894A JP5110762B2 (en) 2004-09-24 2004-09-24 Semiconductor laminated structure and HEMT element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004276894A JP5110762B2 (en) 2004-09-24 2004-09-24 Semiconductor laminated structure and HEMT element

Publications (2)

Publication Number Publication Date
JP2006093400A true JP2006093400A (en) 2006-04-06
JP5110762B2 JP5110762B2 (en) 2012-12-26

Family

ID=36234077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004276894A Active JP5110762B2 (en) 2004-09-24 2004-09-24 Semiconductor laminated structure and HEMT element

Country Status (1)

Country Link
JP (1) JP5110762B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232364A (en) * 2009-03-26 2010-10-14 Tokuyama Corp Group-iii nitride laminate and method of manufacturing the same, and group-iii nitride semiconductor element
JP2011049486A (en) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
JP2012015302A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor device
JP2012015304A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor device
JP2012015303A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor substrate and semiconductor device
JP2012064977A (en) * 2011-12-15 2012-03-29 Sumitomo Electric Ind Ltd Group iii nitride semiconductor stacked wafer and group iii nitride semiconductor device
US8178884B2 (en) 2008-07-08 2012-05-15 Samsung Mobile Display Co., Ltd. Thin film transistor including compound semiconductor oxide, method of manufacturing the same and flat panel display device having the same
JP2012235131A (en) * 2012-06-15 2012-11-29 Hitachi Cable Ltd Nitride semiconductor epitaxial wafer for field effect transistor, nitride semiconductor-based field effect transistor, and method of manufacturing nitride semiconductor epitaxial wafer for field effect transistor
JP2016520992A (en) * 2013-03-14 2016-07-14 ヘクサテック,インコーポレイテッド Power semiconductor device incorporating an aluminum nitride single crystal substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274375A (en) * 2000-03-28 2001-10-05 Nec Corp Heterojunction field effect transistor
WO2002093650A1 (en) * 2001-05-11 2002-11-21 Cree, Inc. Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2003229439A (en) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd Compound semiconductor device
JP2004006461A (en) * 2002-05-31 2004-01-08 Nec Corp Semiconductor device
JP2004022577A (en) * 2002-06-12 2004-01-22 Ngk Insulators Ltd Epitaxial substrate and semiconductor device
WO2006001369A1 (en) * 2004-06-24 2006-01-05 Nec Corporation Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274375A (en) * 2000-03-28 2001-10-05 Nec Corp Heterojunction field effect transistor
WO2002093650A1 (en) * 2001-05-11 2002-11-21 Cree, Inc. Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2005509274A (en) * 2001-05-11 2005-04-07 クリー インコーポレイテッド III-nitride high electron mobility transistor (HEMT) with barrier / spacer layer
JP2003229439A (en) * 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd Compound semiconductor device
JP2004006461A (en) * 2002-05-31 2004-01-08 Nec Corp Semiconductor device
JP2004022577A (en) * 2002-06-12 2004-01-22 Ngk Insulators Ltd Epitaxial substrate and semiconductor device
WO2006001369A1 (en) * 2004-06-24 2006-01-05 Nec Corporation Semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178884B2 (en) 2008-07-08 2012-05-15 Samsung Mobile Display Co., Ltd. Thin film transistor including compound semiconductor oxide, method of manufacturing the same and flat panel display device having the same
US8728862B2 (en) 2008-07-08 2014-05-20 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
US8193535B2 (en) 2008-07-08 2012-06-05 Samsung Mobile Display Co., Ltd. Thin film transistor, including compound semiconductor oxide, method of manufacturing the same and flat panel display device having the same
JP2010232364A (en) * 2009-03-26 2010-10-14 Tokuyama Corp Group-iii nitride laminate and method of manufacturing the same, and group-iii nitride semiconductor element
JP2011049486A (en) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
US8633514B2 (en) 2009-08-28 2014-01-21 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor wafer and group III nitride semiconductor device
US8148751B2 (en) 2009-08-28 2012-04-03 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor wafer and group III nitride semiconductor device
JP2012015304A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor device
JP2012015303A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Semiconductor substrate and semiconductor device
JP2012015302A (en) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor device
US8754419B2 (en) 2010-06-30 2014-06-17 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2012064977A (en) * 2011-12-15 2012-03-29 Sumitomo Electric Ind Ltd Group iii nitride semiconductor stacked wafer and group iii nitride semiconductor device
JP2012235131A (en) * 2012-06-15 2012-11-29 Hitachi Cable Ltd Nitride semiconductor epitaxial wafer for field effect transistor, nitride semiconductor-based field effect transistor, and method of manufacturing nitride semiconductor epitaxial wafer for field effect transistor
JP2016520992A (en) * 2013-03-14 2016-07-14 ヘクサテック,インコーポレイテッド Power semiconductor device incorporating an aluminum nitride single crystal substrate

Also Published As

Publication number Publication date
JP5110762B2 (en) 2012-12-26

Similar Documents

Publication Publication Date Title
JP6170893B2 (en) Method for producing epitaxial substrate for semiconductor device
JP5099008B2 (en) Compound semiconductor device using SiC substrate and manufacturing method thereof
US9355843B2 (en) Semiconductor device and method of manufacturing the same
JP5634681B2 (en) Semiconductor element
JP5758880B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
EP2538434A1 (en) Epitaxial substrate and method for producing same
JP5782033B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, PN junction diode element, and method for manufacturing epitaxial substrate for semiconductor element
KR101933230B1 (en) Semiconductor device, hemt device, and method of manufacturing semiconductor device
JP5580009B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
JP5562579B2 (en) Method for producing epitaxial substrate for semiconductor device
JP2006032911A (en) Semiconductor laminated structure, semiconductor device, and hemt element
WO2009119357A1 (en) Epitaxial substrate for semiconductor element, semiconductor element, and process for producing epitaxial substrate for semiconductor element
EP2581929A1 (en) Epitaxial substrate and method for producing epitaxial substrate
JP2011049488A (en) Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
JP4642366B2 (en) Semiconductor stacked structure, transistor element, and method of manufacturing transistor element
JP2010278199A (en) Field-effect transistor and method of manufacturing the same
JP4832722B2 (en) Semiconductor laminated structure and transistor element
JP5110762B2 (en) Semiconductor laminated structure and HEMT element
WO2012014675A1 (en) Semiconductor element, hemt element, and production method for semiconductor element
JP4748945B2 (en) Method for manufacturing transistor element
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
JP5806545B2 (en) Semiconductor device, HEMT device, and method for manufacturing semiconductor device
JP7220647B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP7162580B2 (en) Nitride semiconductor substrate and nitride semiconductor device
JP7201571B2 (en) Nitride semiconductor substrate and nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350