JP2006093244A - Semiconductor package and its design method - Google Patents
Semiconductor package and its design method Download PDFInfo
- Publication number
- JP2006093244A JP2006093244A JP2004274027A JP2004274027A JP2006093244A JP 2006093244 A JP2006093244 A JP 2006093244A JP 2004274027 A JP2004274027 A JP 2004274027A JP 2004274027 A JP2004274027 A JP 2004274027A JP 2006093244 A JP2006093244 A JP 2006093244A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- center
- semiconductor package
- semiconductor chip
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体パッケージ及びその設計方法に関し、更に詳細には、BGA方式の半導体パッケージの電気的特性を向上させる技術に関する。 The present invention relates to a semiconductor package and a design method thereof, and more particularly to a technique for improving electrical characteristics of a BGA type semiconductor package.
半導体チップを収容した半導体パッケージの実装基板への取り付け方法の一つに、接続ピンを金属のボールで構成し、これをアレイ状に配設したBGA方式がある。BGA方式は、多ピン化が容易で、且つ実装基板に取り付ける半導体パッケージをチップサイズと同程度に小型化できるなどの特長を有する。このため、高密度実装が特に要請される、携帯電話などの携帯型電子機器に多用されている。 One method for attaching a semiconductor package containing a semiconductor chip to a mounting board is a BGA system in which connection pins are made of metal balls and arranged in an array. The BGA method has features such that it is easy to increase the number of pins, and the semiconductor package attached to the mounting substrate can be made as small as the chip size. For this reason, it is frequently used in portable electronic devices such as cellular phones, for which high-density mounting is particularly required.
BGA方式の半導体パッケージにおけるボールアレイは、信号配線を介して半導体チップのパッドに接続される信号ボールのみで構成される場合と、このような信号ボールに加えてサポートボールを有する場合とがある。サポートボールは、半導体パッケージの抗折強度を確保するために、信号ボールが配設されていない半導体パッケージの周辺領域等に配設される。 A ball array in a BGA type semiconductor package may be composed of only a signal ball connected to a pad of a semiconductor chip via a signal wiring, or may have a support ball in addition to such a signal ball. The support balls are disposed in a peripheral region of the semiconductor package where no signal ball is disposed in order to ensure the bending strength of the semiconductor package.
図11(a)、(b)に、ボールアレイが信号ボールのみで構成されたBGA方式の半導体パッケージについて、半導体パッケージの表面及び実装基板への接続面(裏面)をそれぞれ示す。また、図12に、ボールアレイが信号ボール及びサポートボールで構成されたBGA方式の半導体パッケージについて、半導体パッケージの裏面を示す。半導体パッケージ51,52では、一般に、その強度上の観点などから、半導体チップ11の中心31と、パッケージ基板12の中心32と、ボールアレイの配列の中心33とが一致させてある。図11、12に示した半導体パッケージは、特に小型化されたBGA方式の半導体パッケージであって、μBGA方式の半導体パッケージとも言われる。
FIGS. 11A and 11B show the front surface of the semiconductor package and the connection surface (rear surface) to the mounting substrate, respectively, for the BGA type semiconductor package in which the ball array is composed only of signal balls. FIG. 12 shows a back surface of a semiconductor package of a BGA type semiconductor package in which a ball array is composed of signal balls and support balls. In general, in the
サポートボール20bの配設位置は、JEDEC(Joint Electron Device Engineering Council)のDDR2規格に規定されている。同規格では、例えば標準のボール間隔(ピッチ)が0.8mmで、同規格の半導体チップが有するデータ信号のビット長が4ビット(x4)及び8ビット(x8)の場合には、隣接する信号ボール20aから3.2mm、即ち4ピッチの位置に、16ビット(x16)の場合には、隣接する信号ボール20aから2.4mm、即ち3ピッチの位置にそれぞれ配置するものとされている。
本発明者は、BGA方式の半導体パッケージの電気的特性を向上させる研究の過程において、アドレス信号線や、データ信号線などの特定の信号配線のグループの信号遅延時間が半導体装置のタイミング設計に与える制約に着目し、特に設計上でタイミング制約が厳しい信号配線グループにおける最長の信号配線の長さを短くすることによって、タイミング制約が緩和されることに着目した。 The present inventor gives a signal delay time of a specific signal wiring group such as an address signal line and a data signal line to the timing design of the semiconductor device in the process of improving the electrical characteristics of the BGA type semiconductor package. Focusing on the constraints, we focused on reducing the timing constraints by shortening the length of the longest signal wiring in the signal wiring group, which has particularly severe timing constraints in design.
本発明は、上記に鑑み、BGA方式の半導体パッケージにおいて、信号のタイミング制約を緩和することで、高速作動が可能な半導体パッケージを提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor package capable of high-speed operation by relaxing signal timing constraints in a BGA semiconductor package.
上記目的を達成するため、本発明に係る半導体パッケージは、列状に配設された複数のパッドを備える半導体チップと、
前記パッドにそれぞれ信号配線を介して接続されアレイ状に配設された複数の信号ボールを含む信号ボールアレイを有するパッケージ基板とを備える半導体パッケージにおいて、
前記信号ボールアレイの中心が前記半導体チップの中心から、前記パッドの配列方向に沿って又は該配列方向と直交方向に所定のずれ量(L)だけずれて配設されており、
前記信号配線に含まれる特定の信号配線グループの内で、前記半導体チップの中心と信号ボールアレイの中心とがずれていないと仮想した際に最長となる最長信号配線の長さが、前記信号ボールアレイの中心が前記半導体チップの中心からずれていることによって、ずれていないと仮想した場合よりも短くなっていることを特徴としている。
In order to achieve the above object, a semiconductor package according to the present invention includes a semiconductor chip including a plurality of pads arranged in a row,
In a semiconductor package comprising a package substrate having a signal ball array including a plurality of signal balls connected to the pads via signal wirings and arranged in an array,
The center of the signal ball array is displaced from the center of the semiconductor chip by a predetermined shift amount (L) along the arrangement direction of the pads or in a direction orthogonal to the arrangement direction,
Of the specific signal wiring group included in the signal wiring, the length of the longest signal wiring that is the longest when it is assumed that the center of the semiconductor chip and the center of the signal ball array are not shifted is the signal ball. Since the center of the array is deviated from the center of the semiconductor chip, it is shorter than a case where it is assumed that it is not deviated.
また、本発明に係る半導体パッケージの設計方法は、列状に配設された複数のパッドを備える半導体チップと、前記パッドにそれぞれ信号配線を介して接続されアレイ状に配設された複数の信号ボールを含む信号ボールアレイを有するパッケージ基板とを備える半導体パッケージを設計する方法において、
前記半導体チップと前記パッケージ基板とを配置するにあたり、
前記信号ボールアレイの中心と前記半導体チップの中心とを一致させた状態で、前記信号配線に含まれる特定の信号配線グループの内で最長となる最長信号配線を抽出し、
前記最長信号配線の長さが短くなるように、前記信号ボールアレイの中心を前記半導体チップの中心から所定のずれ量(L)だけずらすことを特徴としている。
The semiconductor package designing method according to the present invention includes a semiconductor chip having a plurality of pads arranged in a row, and a plurality of signals connected to the pads via signal wirings and arranged in an array. In a method of designing a semiconductor package comprising a package substrate having a signal ball array including balls,
In arranging the semiconductor chip and the package substrate,
In a state where the center of the signal ball array and the center of the semiconductor chip are matched, the longest signal wiring that is the longest among the specific signal wiring groups included in the signal wiring is extracted,
The center of the signal ball array is shifted from the center of the semiconductor chip by a predetermined shift amount (L) so that the length of the longest signal wiring is shortened.
本発明の半導体パッケージによれば、信号ボールアレイの中心が半導体チップの中心からずれていない場合に比して、特定の信号配線グループに属する最長信号配線の長さを短くし、信号遅延の最大値を抑えることが出来る。これによって、タイミング制約の緩和を図ることができ、高速作動の半導体パッケージを得ることが出来る。 According to the semiconductor package of the present invention, compared to the case where the center of the signal ball array is not shifted from the center of the semiconductor chip, the length of the longest signal wiring belonging to the specific signal wiring group is shortened, and the maximum signal delay is achieved. The value can be suppressed. As a result, the timing constraint can be relaxed, and a semiconductor package that operates at high speed can be obtained.
本発明の半導体パッケージの好適な実施態様では、前記ずれ量Lは、信号ボールの配列ピッチの整数倍、又は、配列ピッチの1/2の整数倍である。サポートボールを配設する場合に、サポートボールの配列を信号ボールの配列に合わせることが出来る。この場合、前記ずれ量Lが、信号ボールの配列ピッチの0.5、1、又は、1.5倍である場合に、特に、配線グループにおける最長信号配線の長さを短くすることが出来る。また、好ましくは、前記ずれ量Lは、前記最長信号配線が最も短くなるように選定されるものとすることによって、配線グループに属する信号遅延の最大値を更に抑えることが出来る。 In a preferred embodiment of the semiconductor package of the present invention, the shift amount L is an integral multiple of the arrangement pitch of the signal balls or an integral multiple of 1/2 of the arrangement pitch. When the support balls are provided, the support ball arrangement can be matched with the signal ball arrangement. In this case, when the shift amount L is 0.5, 1, or 1.5 times the arrangement pitch of the signal balls, the length of the longest signal wiring in the wiring group can be shortened. Preferably, the shift amount L is selected so that the longest signal wiring is the shortest, so that the maximum value of the signal delay belonging to the wiring group can be further suppressed.
本発明の半導体パッケージの好適な実施態様では、前記パッケージ基板は、前記信号ボールに加えてサポートボールを有しており、該サポートボールは、前記ボールアレイから、前記ボールアレイの中心が前記半導体チップの中心からずれた方向とは逆方向に離れた位置に配設され、且つ、前記ボールアレイの端部に配設された信号ボールから距離2Lだけ離れて配設されている。信号ボールが配設されていない半導体パッケージの領域において、半導体パッケージの抗折強度を高めることが出来る。これによって、半導体パッケージの実装信頼性を高めることが出来る。 In a preferred embodiment of the semiconductor package of the present invention, the package substrate has a support ball in addition to the signal ball. The support ball is separated from the ball array, and the center of the ball array is the semiconductor chip. Is disposed at a position opposite to the direction deviated from the center of the ball array, and is separated from the signal ball disposed at the end of the ball array by a distance of 2L. In the region of the semiconductor package where the signal ball is not disposed, the bending strength of the semiconductor package can be increased. As a result, the mounting reliability of the semiconductor package can be improved.
本発明の半導体パッケージの好適な実施態様では、前記半導体チップの端面と、前記パッケージ基板の端面との間の距離が0.1mm以上である。半導体チップとパッケージ基板の寸法について適当なマージンを確保することによって、半導体パッケージの実装信頼性を高めることが出来る。 In a preferred embodiment of the semiconductor package of the present invention, the distance between the end face of the semiconductor chip and the end face of the package substrate is 0.1 mm or more. By securing an appropriate margin for the dimensions of the semiconductor chip and the package substrate, the mounting reliability of the semiconductor package can be improved.
本発明の半導体パッケージでは、前記半導体パッケージがDRAMであり、前記信号配線グループが、データ信号線グループ、クロック信号線グループ、アドレス信号線グループ、制御信号線グループの何れかであるものとすることが出来る。例えば、DRAMにおいて、特にデータ信号の遅延時間が設計上で問題となっている場合には、データ信号線グループに着目し、データ信号線に属する最長信号配線の長さが最も短くなるように、半導体チップの中心をずらす。このようにすることで、タイミング制約の緩和が可能となり、高速な半導体装置の設計が容易になる。 In the semiconductor package of the present invention, the semiconductor package is a DRAM, and the signal wiring group is any one of a data signal line group, a clock signal line group, an address signal line group, and a control signal line group. I can do it. For example, in a DRAM, particularly when the delay time of a data signal is a problem in design, paying attention to the data signal line group, the length of the longest signal wiring belonging to the data signal line is minimized. Shift the center of the semiconductor chip. In this way, timing constraints can be relaxed, and high-speed semiconductor device design is facilitated.
本発明の半導体パッケージの設計方法によれば、上記効果を奏する本発明の半導体パッケージを設計することが出来る。本発明で、信号ボールとは、電気信号の伝送に利用される信号配線に接続される金属等のボールであって、強度上の観点から配置され信号配線に接続されないサポートボールに対比する概念である。従って、信号ボールには、電源線やグランド線に接続されるボールも含まれる。また、信号配線には電源線やグランド線も含まれる。 According to the semiconductor package design method of the present invention, it is possible to design the semiconductor package of the present invention that exhibits the above effects. In the present invention, the signal ball is a ball made of metal or the like connected to a signal wiring used for transmission of an electrical signal, and is a concept compared with a support ball that is arranged from the viewpoint of strength and is not connected to the signal wiring. is there. Therefore, the signal ball includes a ball connected to a power supply line or a ground line. The signal wiring includes a power supply line and a ground line.
本発明者は、本発明に先立って下記の考察を行った。本発明者は、先ず、BGA方式の半導体パッケージにおいて、信号ボールアレイの中心を半導体チップの中心からパッドの配列方向に又はこれと直交方向に適当にずらすことによって、信号配線の長さを最適化できることに想到した。ここで、JEDECのDDR2規格に従い、信号ボールアレイの中心をずらすと共にサポートボールを配設し、信号ボール及びサポートボールを含むボールアレイの中心が半導体チップ及びパッケージ基板の中心と一致するように設定することが考えられる。 Prior to the present invention, the present inventor has considered the following. The inventor first optimizes the length of the signal wiring in the BGA type semiconductor package by appropriately shifting the center of the signal ball array from the center of the semiconductor chip in the direction of pad arrangement or in the direction orthogonal thereto. I came up with what I can do. Here, according to JEDEC's DDR2 standard, the center of the signal ball array is shifted and the support ball is disposed, and the center of the ball array including the signal ball and the support ball is set to coincide with the center of the semiconductor chip and the package substrate. It is possible.
しかし、本発明者が、多くのBGA方式の半導体パッケージについて、信号ボールアレイの中心のずれ量Lと信号配線の長さとの関係を調べるシミュレーションを行ったところ、信号配線の最適化を行った場合の信号ボールアレイの中心のずれ量Lは、JEDECのDDR2規格によるずれ量Lに一致しなかった。信号配線の最適化は、例えば、特定の信号配線グループのうちで最長となる最長信号配線の長さをこのずれ量Lによって最も短かくすることによって得られる。この最長信号配線の長さが最も短くなる場合の信号ボールのずれ量Lは、例えば信号ボール数が60個で信号のビット長が4ビット(x4)及び8ビット(x8)の場合には、0ピッチよりも大きく2ピッチよりも小さく、信号ボール数が84個で信号のビット長が16ビット(x16)の場合には、0ピッチよりも大きく1.5ピッチよりも小さいものであった。 However, when the present inventor conducted a simulation to examine the relationship between the amount L of the center of the signal ball array and the length of the signal wiring for many BGA semiconductor packages, the signal wiring was optimized. The deviation L at the center of the signal ball array did not match the deviation L according to the JEDEC DDR2 standard. The optimization of the signal wiring can be obtained, for example, by shortening the length of the longest signal wiring that is the longest in a specific signal wiring group by this shift amount L. For example, when the number of signal balls is 60 and the bit length of the signal is 4 bits (x4) and 8 bits (x8), the signal ball shift amount L when the length of the longest signal wiring is the shortest is as follows. When the pitch was larger than 0 pitch and smaller than 2 pitch, the number of signal balls was 84, and the signal bit length was 16 bits (x16), the pitch was larger than 0 pitch and smaller than 1.5 pitch.
上記シミュレーションの結果に基づいて、本発明者は、BGA方式の半導体パッケージを以下のように決定することとした。即ち、半導体チップの中心に対して信号ボールアレイの中心をパッドの配列方向又はその直交方向に様々な位置にずらし、その際の配線パターンを求めるシミュレーションを行う。そして、データ信号線グループ、クロック信号線グループ、アドレス信号線グループ、制御信号線グループなどの配線グループのうち、設計上で最も信号遅延を減らしたいと考える特定の配線グループに属する最長信号配線の長さが最も短くなるような、信号ボールとパッドとの位置関係を決定する。 Based on the result of the simulation, the present inventor decided to determine the BGA type semiconductor package as follows. That is, a simulation for obtaining the wiring pattern at that time is performed by shifting the center of the signal ball array to the center of the semiconductor chip at various positions in the pad arrangement direction or the orthogonal direction thereof. The length of the longest signal wiring belonging to a specific wiring group for which the signal delay is most desired to be reduced among the wiring groups such as the data signal line group, the clock signal line group, the address signal line group, and the control signal line group. The positional relationship between the signal ball and the pad is determined so that the length becomes the shortest.
信号ボールアレイの中心を半導体チップの中心からパッドの配列方向又はその直交方向に適当にずらすことによって、最長信号配線の長さが最も短くなるように信号ボールアレイの中心のずれ量Lを決定すると、多くの場合に、最長信号配線の長さと2番目に長い信号配線の長さとが殆ど等しくなる。従って、最長信号配線の長さと2番目に長い信号配線の長さとの差が所定範囲内に収まるずれ量として決定することが出来る。例えば、その差が、最長信号配線の長さの3%以内、好ましくは1.5%以内になる場合として決定することが出来る。 By appropriately shifting the center of the signal ball array from the center of the semiconductor chip in the pad arrangement direction or the direction orthogonal thereto, the shift amount L of the center of the signal ball array is determined so that the length of the longest signal wiring is minimized. In many cases, the length of the longest signal wiring is almost equal to the length of the second longest signal wiring. Therefore, the difference between the length of the longest signal wiring and the length of the second longest signal wiring can be determined as a deviation amount that falls within a predetermined range. For example, it can be determined that the difference is within 3%, preferably within 1.5% of the length of the longest signal wiring.
上記特定の配線グループに属する最長信号配線の長さを信号ボールアレイの中心のずれ量Lによって最も短くすることで、その信号種別の信号遅延の最大値を小さくすることが出来る。これによって、設計上で必要なタイミング制約を緩和することができ、高速作動が可能な半導体パッケージを得ることが出来る。 By making the length of the longest signal wiring belonging to the specific wiring group the shortest by the shift amount L of the center of the signal ball array, the maximum value of the signal delay of the signal type can be reduced. As a result, timing constraints necessary for design can be relaxed, and a semiconductor package capable of high-speed operation can be obtained.
また、サポートボールの配設位置について、信号ボールをずらした方向とは反対の側のパッケージ基板の端部近傍であって、且つ信号ボールから上記信号ボールアレイの中心のずれ量Lの2倍の位置とすることとした。これによって、信号ボール及びサポートボールを含むボールアレイの中心と半導体チップの中心とを一致させることができ、半導体パッケージの実装基板に対する良好な実装信頼性を得ることが出来る。 Further, the support ball is disposed in the vicinity of the end of the package substrate opposite to the direction in which the signal ball is shifted, and twice the shift amount L from the signal ball to the center of the signal ball array. The position was decided. Thereby, the center of the ball array including the signal ball and the support ball can be aligned with the center of the semiconductor chip, and good mounting reliability of the semiconductor package with respect to the mounting substrate can be obtained.
以下、図面を参照し、本発明に係る実施形態に基づいて本発明を更に詳細に説明する。図1に、本発明の第1実施形態に係る半導体パッケージを、一部破断した斜視図で示す。図2は、図1のII−II線に沿う断面で示す断面図である。半導体パッケージ10は、μBGA方式の半導体パッケージであって、アレイ状に配設された複数の金属ボール20から成るボールアレイを備えるパッケージ基板12と、パッケージ基板12上に配設された半導体チップ11と、半導体チップ11を全体的に覆うモールド樹脂19とを備える。半導体チップ11は、例えば容量が512Mバイトで信号のビット長が8ビット(x8)のDRAMであって、列状に配設されたパッド13を備える。半導体チップ11は、パッド13が配設された裏面がパッケージ基板12の上面に接し、且つパッド13の配列方向がボールアレイの長手方向に一致するように配設されている。
Hereinafter, with reference to the drawings, the present invention will be described in more detail based on embodiments according to the present invention. FIG. 1 shows a partially broken perspective view of a semiconductor package according to a first embodiment of the present invention. 2 is a cross-sectional view taken along the line II-II in FIG. The
パッケージ基板12は、パッド13を開口14a内で露出させるエラストマ層14とTABテープ17とを有し、TABテープ17上にアレイ状に配設されたランド部15とを備える。ランド部15は、信号ボール20aが配設される信号ランド部15aと、サポートボール20bが配設されるサポートランド部(15b)とから成る。TABテープ17上には、また、配線パターンとして構成される信号配線16が形成されている。ランド部15及び信号配線16はCuから成り、開口14a内では配線パターンからそのまま延在してインナーリード16aとして構成される。
The
信号配線16が形成されたTABテープ17上には、TABテープ17を支持するエラストマ層14が形成されている。TABテープ17から露出する信号ランド部15a及びサポートランド部15b上には、信号ボール20a及びサポートボール20bがそれぞれ配設されている。開口14a内には封止樹脂18が埋め込まれている。
On the
図3は、図1の半導体パッケージを裏面側から見た模式的平面図である。符号35でパッケージ基板12の各辺における中心線を示した。半導体パッケージ10では、半導体チップ11の中心31は、パッケージ基板12の中心32に一致している。信号ボールアレイの中心34は、パッド13の配列方向に平行な方向Aに、半導体チップ11及びパッケージ基板12の中心31,32よりも信号ボール20aの配列の1ピッチだけずれている。同図中に、信号ボールアレイの全体を囲む最小の長方形を符号34aに示した。信号ボールアレイの中心34は、この長方形34aの中心として定義される。
FIG. 3 is a schematic plan view of the semiconductor package of FIG. 1 viewed from the back side.
図の例では、信号配線16のうちのデータ信号線(DQ線)及びアドレス信号線を配線グループとすると、配線グループに属する最長のDQ6線の長さが3.47mmで、配線グループに属する2番目に長いDQ7線の長さが3.46mmであり、双方の長さが実質的に等しい。この場合、信号ボールアレイの中心34を信号ボール20aの配列の1ピッチ以外のピッチでずらした場合と比較して、配線グループに含まれる最長信号配線の長さが最も短い。同図中で、データ信号線及びアドレス信号線を点線で示している。
In the example of the figure, if the data signal line (DQ line) and the address signal line in the
サポートボール20bは、隣接する信号ボール20aから信号ボール20aの配列の2ピッチ分だけ、方向Aとは反対の方向に離れた位置に配設されている。信号ボール20a及びサポートボール20bを含むボールアレイの中心33は、半導体チップ11及びパッケージ基板12の中心31,32に一致している。同図中に、ボールアレイを囲む最小の長方形を符号33aに示した。ボールアレイの中心33は、この長方形33aの中心として定義される。本実施形態の半導体パッケージ10では、信号ボール20aの配列の1ピッチは0.8mmに設定されている。
The
本実施形態の半導体パッケージ10では、信号ボールアレイの中心34を半導体チップ11の中心31に対して1ピッチ以外のピッチでずらした場合と比較して、配線グループに属する最長信号配線の長さを最も短くし、信号遅延の最大値を抑えることが出来る。これによって、タイミング制約の緩和を図ることができ、高速作動の半導体パッケージを得ることができる。また、隣接する信号ボール20aから信号ボール20aの配列の2ピッチ分だけ、方向Aとは反対の方向に離れた位置にサポートボール20bが配設されることによって、半導体パッケージ10の抗折強度を確保して、実装基板に対する良好な実装信頼性を得ることが出来る。
In the
本発明の第2実施形態に係る半導体パッケージの設計方法について説明する。図4(a)〜(c)、及び、図5(d)、(e)に、第1実施形態の半導体パッケージ10を設計する手順をそれぞれ示す。先ず、半導体チップ11の中心31とパッケージ基板12の中心32とを一致させた半導体パッケージを想定する。次いで、半導体チップ11をパッド13の配列方向にずらして配線パターンを求めるシミュレーションを行い、データ信号線及びアドレス信号線から成る配線グループに属する最長信号配線の長さが最も短くなる位置を求める。この場合、サポートボール20bの配列を、信号ボール20aの配列に合わせるために、半導体チップ11のずれ量Lを、信号ボール20aの配列のピッチの1/2を単位とし、その整数倍として求める。シミュレーションの際には、配線グループに属する最長信号配線の長さと、配線グループに属する2番目に長い信号配線の長さとが実質的に等しくなる場合の位置として求めることが出来る。
A method for designing a semiconductor package according to a second embodiment of the present invention will be described. FIGS. 4A to 4C and FIGS. 5D and 5E show procedures for designing the
次いで、図4(a)に示すように、半導体チップ11をシミュレーションで得られた位置にずらす。同図中、符号36は、中心位置をずらす前の半導体チップ11の位置を示している。
Next, as shown in FIG. 4A, the
引き続き、半導体チップ11の各辺でパッケージ基板12の各辺に対する収まり具合を調べる。半導体チップ11の各辺がパッケージ基板12の各辺の内側に収まっており、且つパッケージ基板12の辺が半導体チップ11の辺から突出するマージンM1が実装信頼性の観点から十分な場合にはそのままとする。また、マージンM1が不十分な場合には、図4(b)に示すように、マージンM1が適当な値になるようにパッケージ基板12を拡張する。半導体チップ11がパッケージ基板12の外側に突出(オーバーハング)する場合には、図4(c)に示すように、パッケージ基板12のオーバーハングした側の端部21を、マージンM1が適当な値になるように拡張する。図4(b)、(c)中の符号37は拡張前の端部を、図4(b)中のM1’は拡張前のマージンをそれぞれ示している。
Subsequently, the degree of fit of each side of the
パッケージ基板12の他方の端部22において、半導体チップ11のパッケージ基板12に対するマージンM2が過剰な場合には、図5(d)に示すように、マージンM2が適当な値になるように縮小する。マージンM1,M2は、0.5mm以上に設定することが好ましい。同図中の符号38は縮小前の端部21を示している。
When the margin M 2 of the
引き続き、半導体チップ11をずらした方向Bと同じ方向の端部の信号ボール20aの外側にサポートボール20bを配設する。サポートボール20bは、隣接する信号ボール20aから半導体チップ11のずれ量Lの2倍の距離2Lの位置に配設する。上記によって、図5(e)(又は図3)に示す第1実施形態の半導体パッケージ10を設計することが出来る。なお、本実施形態では、半導体チップ11をパッド13の配列方向にずらすシミュレーションの際に、半導体チップ11のずれ量Lを、信号ボール20aの配列のピッチの1/2を単位として求めることとしたが、任意の値で求めることも出来る。この場合、配線グループに属する最長信号配線の長さが更に短くなるように最適化することが出来る。
Subsequently, the
本発明の第3実施形態に係る半導体パッケージの設計方法について説明する。図6(a)〜(c)に、第1実施形態に係る半導体パッケージを設計する手順をそれぞれ示す。先ず、半導体チップ11の中心31とパッケージ基板12の中心32とを一致させた半導体パッケージを想定する。次いで、信号ボールアレイの中心34をパッド13の配列方向にずらして配線パターンを求めるシミュレーションを行い、特定の配線グループに属する最長信号配線の長さが最も短くなる位置を求める。次いで、図6(a)に示すように、信号ボールアレイの中心をシミュレーションで得られた位置にずらす。同図中、符号39に位置をずらす前の信号ボールを示した。また、図6(b)に、ずらした後の信号ボールアレイの中心34と、パッケージ中心線35の相対的なずれの大きさを示す。
A method for designing a semiconductor package according to a third embodiment of the present invention will be described. FIGS. 6A to 6C show a procedure for designing the semiconductor package according to the first embodiment. First, a semiconductor package in which the center 31 of the
引き続き、図6(c)に示すように、信号ボールアレイの中心34をずらした方向Aとは反対の側の信号ボール20aの外側にサポートボール20bを配設する。サポートボール20bは、隣接する信号ボール20aから信号ボールアレイの中心34のずれ量Lの2倍の距離2Lの位置に配設する。本実施形態では、シミュレーションで得られたずれ量Lが信号ボール20aの配列の0.5ピッチであるものとし、サポートボール20bとそれに隣接する信号ボール20aとの間隔を信号ボール20aの配列の1ピッチとした。
Subsequently, as shown in FIG. 6C, the
第2実施形態及び第3実施形態では、パッケージ基板12の辺がボールアレイから突出するマージンM3についても、実装信頼性を確保するために必要量を確保することが望ましい。マージンM3は、例えば1.3mm以上に設定することが好ましい。なお、パッド13の配列方向で半導体チップ11の寸法がボールアレイの配列の寸法を大きく上回る場合には、パッド13の配列方向におけるパッケージ基板12の両端にサポートボール20bを配置することも出来る。この場合、例えば、第2実施形態及び第3実施形態におけるサポートボール20bの配設位置に代えて、半導体パッケージ10の実装信頼性を確保できる位置に適宜に配設することが出来る。
In the second and third embodiments, it is desirable to secure a necessary amount for ensuring the mounting reliability for the margin M 3 in which the side of the
本発明の効果を確認するために、μBGA方式の半導体パッケージにおいて、サポートボール20bを配設せず、且つ半導体チップ11の中心31と信号ボールアレイの中心34とを一致させた半導体パッケージ、及び、JEDECのDDR2規格に従って信号ボールアレイの中心34をずらした半導体パッケージを設計し、それぞれ比較例1及び比較例2の半導体パッケージとした。
In order to confirm the effect of the present invention, in the μBGA type semiconductor package, the
比較例1、2の半導体パッケージの構成を図7、8にそれぞれ模式的に示す。比較例2の半導体パッケージにおいて、信号ボールアレイの中心34は、パッド13の配列方向に平行な一方の方向Aに、半導体チップ11及びパッケージ基板12の中心31,32よりも信号ボール20aの配列の2ピッチ分だけずれている。また、サポートボール20bは、隣接する信号ボール20aから信号ボール20aの配列の4ピッチ分だけ、方向Aとは反対の方向に離れた位置に配設されている。
The configurations of the semiconductor packages of Comparative Examples 1 and 2 are schematically shown in FIGS. In the semiconductor package of the comparative example 2, the
比較例1の半導体パッケージにおいて、配線グループのうちDQ5線が最長であり、長さが3.97mmである。DQ7線が2番目に長く、長さが3.76mmである。比較例2の半導体パッケージにおいて、配線グループのうちDQ6線の長さが4.08mmである。DQ7線の長さが4.27mmである。 In the semiconductor package of Comparative Example 1, the DQ5 line is the longest in the wiring group, and the length is 3.97 mm. The DQ7 line is the second longest and has a length of 3.76 mm. In the semiconductor package of Comparative Example 2, the length of the DQ6 line in the wiring group is 4.08 mm. The length of the DQ7 line is 4.27 mm.
比較例1、第1実施形態、及び比較例2の半導体パッケージのDQ線及びA10線について、インダクタンス(L)、容量(C)、及び抵抗(R)を求めるシミュレーションを行った。DQ線における配線長、及び、シミュレーションによって得られた、インダクタンス、容量、抵抗について図9(a)〜(d)にそれぞれ示す。図中において、グラフ(i)〜(iii)は、それぞれ比較例1、第1実施形態、及び比較例2の半導体パッケージのデータを示している。これらの図より、第1実施形態の半導体パッケージでは、DQ線における配線長、インダクタンス、容量、及び抵抗が、比較例1の半導体パッケージと比較して何れも13%程度、比較例2の半導体パッケージと比較して何れも15%程度、それぞれ短縮又は低減されていることが判る。 A simulation for obtaining inductance (L), capacitance (C), and resistance (R) was performed on the DQ line and the A10 line of the semiconductor packages of Comparative Example 1, First Embodiment, and Comparative Example 2. 9A to 9D show the wiring length of the DQ line and the inductance, capacitance, and resistance obtained by simulation, respectively. In the figure, graphs (i) to (iii) show data of the semiconductor packages of Comparative Example 1, the first embodiment, and Comparative Example 2, respectively. From these figures, in the semiconductor package of the first embodiment, the wiring length, inductance, capacitance, and resistance in the DQ line are all about 13% as compared with the semiconductor package of the comparative example 1, and the semiconductor package of the comparative example 2 It can be seen that each is reduced or reduced by about 15%.
A10線における配線長、及び、シミュレーションによって得られた、インダクタンス、容量、抵抗について図10(a)〜(d)にそれぞれ示す。図中において、グラフ(i)〜(iii)は、それぞれ比較例1、第1実施形態、及び比較例2の半導体パッケージのデータを示している。これらの図より、第1実施形態の半導体パッケージでは、A10線における配線長、インダクタンス、容量、及び抵抗が、比較例1の半導体パッケージと比較して何れも12%程度、比較例2の半導体パッケージと比較して何れも14%程度、それぞれ短縮又は低減されていることが判る。 FIGS. 10A to 10D show the wiring length of the A10 line and the inductance, capacitance, and resistance obtained by simulation, respectively. In the figure, graphs (i) to (iii) show data of the semiconductor packages of Comparative Example 1, the first embodiment, and Comparative Example 2, respectively. From these figures, in the semiconductor package of the first embodiment, the wiring length, inductance, capacitance, and resistance in the A10 line are all about 12% as compared with the semiconductor package of the comparative example 1, and the semiconductor package of the comparative example 2 It can be seen that each of them is shortened or reduced by about 14%.
第1〜第3実施形態では、半導体チップ11の中央に1列のパッド13が配列されたセンターパッド配置の場合について説明したが、半導体チップの両端に2列のパッドが配列されたエッジパッド配置の場合にも同様に本発明を適用することが出来る。また、半導体チップの長辺方向に平行にパッドが配置された長辺配置の場合について説明したが、半導体チップの短辺方向に平行にパッドが配置された短辺配置の場合にも同様に本発明を適用することが出来る。
In the first to third embodiments, the case of the center pad arrangement in which one row of
第1〜第3実施形態では、信号ボールアレイの中心34をパッド13の配列方向にずらす場合について説明したが、その直交方向にずらしても構わない。好ましくは、パッドが半導体チップ上で一つの方向にのみ配列されている場合に、信号ボールアレイをパッド13の配列方向にずらすことによって、最長信号配線の長さを容易に最適化することが出来る。
In the first to third embodiments, the case where the
第1〜第3実施形態では、半導体チップ11のパッド形成面をパッケージ基板12に対向して配設した例について示したが、半導体チップ11の背面をパッケージ基板12に対向して配設した場合にも同様に適用できる。パッド13と信号ランド部15aとの間の接続については、配線パターン以外にも、ボンディングワイヤ、又は、ボンディングワイヤと配線パターンとの組合せ等のその他の信号配線を用いて接続する場合にも、本発明を同様に適用できる。
In the first to third embodiments, the example in which the pad forming surface of the
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体パッケージ及びその設計方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体パッケージ及びその設計方法も、本発明の範囲に含まれる。 As described above, the present invention has been described based on the preferred embodiment. However, the semiconductor package and the design method thereof according to the present invention are not limited to the configuration of the above-described embodiment, and various modifications can be made from the configuration of the above-described embodiment. The semiconductor package and the design method thereof modified and changed as described above are also included in the scope of the present invention.
10:半導体パッケージ
11:半導体チップ
12:パッケージ基板
13:パッド
14:エラストマ層
14a:開口
15:ランド部
15a:信号ランド部
15b:サポートランド部
16:信号配線
16a:インナーリード
17:TABテープ
18:封止樹脂
19:モールド樹脂
20:金属ボール
20a:信号ボール
20b:サポートボール
21,22:(パッケージ基板の)端部
31:半導体チップの中心
31a:半導体チップの長方形における対角線
32:パッケージ基板の中心
33:ボールアレイの中心
33a:金属ボールの全体を囲む最小の長方形
33b:金属ボールの全体を囲む最小の長方形における対角線
34:信号ボールアレイの中心
34a:信号ボールの全体を囲む最小の長方形
34b:信号ボールの全体を囲む最小の長方形における対角線
35:パッケージ基板の外形の各辺における中心線
35’:パッケージ基板の端面を変更する前のパッケージ基板の外形の各辺における中心線
36:中心位置をずらす前の半導体チップの位置
37:パッケージ基板を拡張する前のパッケージ基板の端面の位置
38:パッケージ基板を縮小する前のパッケージ基板の端面の位置
39:位置をずらす前の信号ボール
51,52:従来の半導体パッケージ
10: Semiconductor package 11: Semiconductor chip 12: Package substrate 13: Pad 14:
Claims (12)
前記パッドにそれぞれ信号配線を介して接続されアレイ状に配設された複数の信号ボールを含む信号ボールアレイを有するパッケージ基板とを備える半導体パッケージにおいて、
前記信号ボールアレイの中心が前記半導体チップの中心から、前記パッドの配列方向に沿って又は該配列方向と直交方向に所定のずれ量(L)だけずれて配設されており、
前記信号配線に含まれる特定の信号配線グループの内で、前記半導体チップの中心と信号ボールアレイの中心とがずれていないと仮想した際に最長となる最長信号配線の長さが、前記信号ボールアレイの中心が前記半導体チップの中心からずれていることによって、ずれていないと仮想した場合よりも短くなっていることを特徴とする半導体パッケージ。 A semiconductor chip comprising a plurality of pads arranged in rows;
In a semiconductor package comprising a package substrate having a signal ball array including a plurality of signal balls connected to the pads via signal wirings and arranged in an array,
The center of the signal ball array is displaced from the center of the semiconductor chip by a predetermined shift amount (L) along the arrangement direction of the pads or in a direction orthogonal to the arrangement direction,
Of the specific signal wiring group included in the signal wiring, the length of the longest signal wiring that is the longest when it is assumed that the center of the semiconductor chip and the center of the signal ball array are not shifted is the signal ball. A semiconductor package characterized in that the center of the array is deviated from the center of the semiconductor chip, so that the array is shorter than if it is not deviated.
前記半導体チップと前記パッケージ基板とを配置するにあたり、
前記信号ボールアレイの中心と前記半導体チップの中心とを一致させた状態で、前記信号配線に含まれる特定の信号配線グループの内で最長となる最長信号配線を抽出し、
前記最長信号配線の長さが短くなるように、前記信号ボールアレイの中心を前記半導体チップの中心から所定のずれ量(L)だけずらすことを特徴とする半導体パッケージの設計方法。 A semiconductor chip having a plurality of pads arranged in a row, and a package substrate having a signal ball array including a plurality of signal balls respectively connected to the pads via signal wirings and arranged in an array. In a method of designing a semiconductor package,
In arranging the semiconductor chip and the package substrate,
In a state where the center of the signal ball array and the center of the semiconductor chip are matched, the longest signal wiring that is the longest among the specific signal wiring groups included in the signal wiring is extracted,
A method of designing a semiconductor package, wherein the center of the signal ball array is shifted from the center of the semiconductor chip by a predetermined shift amount (L) so that the length of the longest signal wiring is shortened.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004274027A JP4025767B2 (en) | 2004-09-21 | 2004-09-21 | Semiconductor package design method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004274027A JP4025767B2 (en) | 2004-09-21 | 2004-09-21 | Semiconductor package design method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093244A true JP2006093244A (en) | 2006-04-06 |
JP4025767B2 JP4025767B2 (en) | 2007-12-26 |
Family
ID=36233946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004274027A Expired - Fee Related JP4025767B2 (en) | 2004-09-21 | 2004-09-21 | Semiconductor package design method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4025767B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102339899B1 (en) | 2014-12-12 | 2021-12-15 | 삼성전자주식회사 | Semiconductor package, module substrate and semiconductor package module having the same |
-
2004
- 2004-09-21 JP JP2004274027A patent/JP4025767B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4025767B2 (en) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4707446B2 (en) | Semiconductor device | |
US7616452B2 (en) | Flex circuit constructions for high capacity circuit module systems and methods | |
US7875986B2 (en) | Semiconductor device | |
US6583365B2 (en) | Conductive pads layout for BGA packaging structure | |
US20080278924A1 (en) | Die module system | |
WO2004109802A1 (en) | Memory expansion and integrated circuit stacking system and method | |
JP2007532004A (en) | Integrated circuit stacking system and method | |
JP2008541424A (en) | Large capacity thin module system and method | |
JP2008198841A (en) | Semiconductor device | |
US8766434B2 (en) | Semiconductor module with micro-buffers | |
US20080298034A1 (en) | Printed circuit board and semiconductor module having the same | |
JP2008182246A (en) | Structure of integrated circuit module that reduces handling damage | |
JP2010021449A (en) | Semiconductor device | |
US20090140424A1 (en) | Wafer level semiconductor package and method for manufacturing the same | |
US6242285B1 (en) | Stacked package of semiconductor package units via direct connection between leads and stacking method therefor | |
US7542304B2 (en) | Memory expansion and integrated circuit stacking system and method | |
JP4025767B2 (en) | Semiconductor package design method | |
JP2010267837A (en) | Semiconductor device | |
JP2010129842A (en) | Semiconductor memory device | |
JP2007294768A (en) | Semiconductor device | |
US6707142B2 (en) | Package stacked semiconductor device having pin linking means | |
US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
US9226398B1 (en) | Printed circuit board and package substrate having additional conductive pathway space | |
JP4921724B2 (en) | Wiring structure of pad part in semiconductor device | |
US6642554B2 (en) | Memory module structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |