JP2006079244A - Information processor - Google Patents

Information processor Download PDF

Info

Publication number
JP2006079244A
JP2006079244A JP2004260779A JP2004260779A JP2006079244A JP 2006079244 A JP2006079244 A JP 2006079244A JP 2004260779 A JP2004260779 A JP 2004260779A JP 2004260779 A JP2004260779 A JP 2004260779A JP 2006079244 A JP2006079244 A JP 2006079244A
Authority
JP
Japan
Prior art keywords
memory
cartridge
mode
karaoke
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004260779A
Other languages
Japanese (ja)
Inventor
Hiroshi Uejima
拓 上島
Yoshihiro Iijima
芳広 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SSD Co Ltd
Original Assignee
SSD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SSD Co Ltd filed Critical SSD Co Ltd
Priority to JP2004260779A priority Critical patent/JP2006079244A/en
Priority to PCT/JP2005/016867 priority patent/WO2006028255A1/en
Publication of JP2006079244A publication Critical patent/JP2006079244A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Stored Programmes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a microphone integrated KARAOKE device for starting different programs according as a memory cartridge is mounted or not mounted, and for starting the different programs according to an operation mode even when the memory cartridge is mounted. <P>SOLUTION: This processor 51 executes a boot program BP1 or BP2 mapped to a first region of an address space when a power is supplied. A ROM 53 and an OTPROM 77 store the boot program BP1 and BP2, respectively. When a cartridge 2 is not mounted, the ROM 53 is arranged in the first region. When the cartridge 2 is mounted, and a KARAOKE mode is selected, the OTPROM 77 is arranged in the first region. When the cartridge 2 is mounted, and a write mode is selected, the ROM 53 is arranged in the first region. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、装着されたメモリカートリッジに格納されたプログラムを処理する情報処理装置及びその関連技術に関する。   The present invention relates to an information processing apparatus that processes a program stored in a mounted memory cartridge and related technology.

特許文献１には、マイク一体型カラオケ装置が開示されている。このマイク一体型カラオケ装置に内蔵されたＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）には警告メッセージ表示プログラムが記憶され、マイク一体型カラオケ装置に着脱されるメモリカートリッジにはカラオケプログラムが記憶される。メモリカートリッジが装着されていないときは、警告メッセージ表示プログラムが第１の態様でアドレス空間にマッピングされ、電源投入時に、この警告メッセージ表示プログラムが起動される。一方、メモリカートリッジが装着されているときは、警告メッセージ表示プログラムおよびカラオケプログラムが第２の態様でアドレス空間にマッピングされ、電源投入時に、カラオケプログラムが起動される。以上のように、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動することができる。   Patent Document 1 discloses a microphone-integrated karaoke apparatus. A warning message display program is stored in a ROM (read only memory) built in the microphone-integrated karaoke apparatus, and a karaoke program is stored in a memory cartridge attached to and detached from the microphone-integrated karaoke apparatus. When the memory cartridge is not mounted, the warning message display program is mapped to the address space in the first mode, and this warning message display program is activated when the power is turned on. On the other hand, when the memory cartridge is mounted, the warning message display program and the karaoke program are mapped to the address space in the second mode, and the karaoke program is started when the power is turned on. As described above, different programs can be started when the memory cartridge is installed and when it is not installed.

特開２００２−１３２５０９号公報JP 2002-132509 A

この従来技術は、メモリカートリッジが装着された場合に、メモリカートリッジのＲＯＭからカラオケプログラムやカラオケデータを読み込むことだけを想定した技術である。このように、メモリカートリッジを装着したときの動作モードは１つ、つまり、メモリカートリッジからリードして実行するモードのみである。   This prior art is a technique that only assumes that a karaoke program or karaoke data is read from the ROM of the memory cartridge when the memory cartridge is mounted. Thus, there is only one operation mode when the memory cartridge is mounted, that is, a mode in which the memory cartridge is read and executed.

ところが、マイク一体型カラオケ装置により、メモリカートリッジにカラオケプログラムやカラオケデータを書き込むことを想定することもできる。この場合、動作モードは２つ、つまり、上記のモードに加えて、メモリカートリッジにライトするモードがある。   However, it can be assumed that a karaoke program and karaoke data are written in the memory cartridge by the microphone-integrated karaoke apparatus. In this case, there are two operation modes, that is, a mode for writing to the memory cartridge in addition to the above-described mode.

そこで、本発明の目的は、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できることに加えて、装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる情報処理装置及びその関連技術を提供することである。   In view of the above, an object of the present invention is to enable different programs to be activated depending on whether or not the memory cartridge is installed, and in addition to information processing that can activate different programs depending on the operation mode even when the memory cartridge is installed. It is to provide an apparatus and related technology.

本発明の第１の観点によれば、情報処理装置は、第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、前記第１ブートプログラムを格納した第１のメモリと、前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、を備え、前記メモリカートリッジが前記コネクタに装着されていない場合は、前記第１のメモリが前記第１領域に配置され、前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１のメモリが前記アドレス空間の第２領域に配置されるとともに、前記第２のメモリが前記第１領域に配置され、前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１のメモリが前記第１領域に配置されるとともに、前記第２のメモリが前記第２領域に配置される。   According to a first aspect of the present invention, an information processing apparatus includes: a processor that executes a program mapped to a first area of an address space among a first boot program and a second boot program; A first memory storing one boot program, and a connector to which a memory cartridge containing the second memory storing the second boot program is mounted; and the memory cartridge is not mounted to the connector If the first memory is disposed in the first area, the memory cartridge is attached to the connector, and the first operation mode is selected, the first memory is And the second memory is arranged in the first area and arranged in the second area of the address space. Is attached to the connector and the second operation mode is selected, the first memory is arranged in the first area, and the second memory is in the second area. Placed in.

この構成によれば、メモリカートリッジが未装着の場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。また、第１動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第２ブートプログラムが最初に実行される。以上のように、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できる。   According to this configuration, when the memory cartridge is not attached, the first boot program mapped to the first area is executed first. Further, when the memory cartridge is mounted in the first operation mode, the second boot program mapped to the first area is executed first. As described above, different programs can be started when the memory cartridge is installed and when it is not installed.

さらに、第２動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。従って、メモリカートリッジを装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる。   Further, when the memory cartridge is mounted in the second operation mode, the first boot program mapped to the first area is executed first. Therefore, even when a memory cartridge is mounted, different programs can be started according to the operation mode.

本発明の第２の観点によれば、情報処理装置は、第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、前記第１ブートプログラムを格納した第１のメモリと、前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、前記メモリカートリッジが前記コネクタに装着されていない場合は、前記プロセッサからの第１イネーブル信号を伝達する第１の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１の信号線を前記第２のメモリに接続するとともに、前記プロセッサからの第２イネーブル信号を伝達する第２の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１の信号線を前記第１のメモリに接続するとともに、前記第２の信号線を前記第２のメモリに接続する接続機構と、を備え、前記プロセッサは、アドレスが前記第１領域を示す場合に、前記第１イネーブル信号をアクティブにし、アドレスが前記アドレス空間の第２領域を示す場合に、前記第２イネーブル信号をアクティブにする。   According to a second aspect of the present invention, an information processing apparatus includes: a processor that executes a program mapped to a first area of an address space among a first boot program and a second boot program; A first memory storing one boot program, a connector in which a memory cartridge containing the second memory storing the second boot program is mounted, and a memory cartridge not mounted in the connector; A first signal line for transmitting a first enable signal from the processor is connected to the first memory, the memory cartridge is attached to the connector, and the first operation mode is selected. Connects the first signal line to the second memory and a second enable from the processor. When the second signal line for transmitting a signal is connected to the first memory, the memory cartridge is attached to the connector, and the second operation mode is selected, the first signal A connection mechanism for connecting a line to the first memory and connecting the second signal line to the second memory, and the processor, when an address indicates the first area, A first enable signal is activated and the second enable signal is activated when the address indicates a second region of the address space.

この構成によれば、メモリカートリッジが未装着の場合は、第１イネーブル信号を伝達する第１の信号線が第１のメモリに接続される。そして、第１イネーブル信号は、アドレスが第１領域を示す場合にアクティブにされる。このため、メモリカートリッジが未装着の場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。また、第１動作モードにおいてメモリカートリッジが装着されている場合は、第１イネーブル信号を伝達する第１の信号線が第２のメモリに接続される。そして、第１イネーブル信号は、アドレスが第１領域を示す場合にアクティブにされる。このため、第１動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第２ブートプログラムが最初に実行される。以上のように、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できる。   According to this configuration, when the memory cartridge is not attached, the first signal line for transmitting the first enable signal is connected to the first memory. The first enable signal is activated when the address indicates the first area. For this reason, when the memory cartridge is not loaded, the first boot program mapped to the first area is executed first. Further, when the memory cartridge is mounted in the first operation mode, the first signal line for transmitting the first enable signal is connected to the second memory. The first enable signal is activated when the address indicates the first area. Therefore, when the memory cartridge is mounted in the first operation mode, the second boot program mapped to the first area is executed first. As described above, different programs can be started when the memory cartridge is installed and when it is not installed.

さらに、第２動作モードにおいてメモリカートリッジが装着されている場合は、第１イネーブル信号を伝達する第１の信号線が第１のメモリに接続される。そして、第１イネーブル信号は、アドレスが第１領域を示す場合にアクティブにされる。このため、第２動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。従って、メモリカートリッジを装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる。   Further, when the memory cartridge is mounted in the second operation mode, the first signal line for transmitting the first enable signal is connected to the first memory. The first enable signal is activated when the address indicates the first area. Therefore, when the memory cartridge is mounted in the second operation mode, the first boot program mapped to the first area is executed first. Therefore, even when a memory cartridge is mounted, different programs can be started according to the operation mode.

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図中、同一または相当部分については同一の参照符号を付してその説明を援用する。また、１６進数の表現に関しては、１０進数と区別するために数字の末尾に「ｈ」を付けて表記する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof is incorporated. In addition, in order to distinguish hexadecimal numbers, “h” is added to the end of the numbers to distinguish them from decimal numbers.

図１（ａ）は、本発明の実施の形態による情報処理装置としてのマイク一体型カラオケ装置１によるライトモードにおけるパーソナルコンピュータ（以下、「ＰＣ」と呼ぶ。）３との接続状態を示す図である。図１（ｂ）は、マイク一体型カラオケ装置１によるカラオケモードにおけるテレビジョンモニタ７との接続状態を示す図である。   FIG. 1A is a diagram showing a connection state with a personal computer (hereinafter referred to as “PC”) 3 in a light mode by a microphone-integrated karaoke apparatus 1 as an information processing apparatus according to an embodiment of the present invention. is there. FIG. 1B is a diagram showing a connection state with the television monitor 7 in the karaoke mode by the microphone-integrated karaoke apparatus 1.

図１（ａ）に示すように、マイク一体型カラオケ装置１と、ＰＣ３と、をＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）ケーブル５で接続する。ライトモードでは、マイク一体型カラオケ装置１は、ＰＣ３からＵＳＢケーブル５を介して送信されたカラオケデータを、装着されたメモリカートリッジ２に書き込む。カラオケデータは、例えば、ＰＣ３が、後述のネットワーク４からダウンロードしたものである。   As shown in FIG. 1A, the microphone-integrated karaoke apparatus 1 and the PC 3 are connected by a USB (universal serial bus) cable 5. In the light mode, the microphone-integrated karaoke apparatus 1 writes the karaoke data transmitted from the PC 3 via the USB cable 5 to the attached memory cartridge 2. The karaoke data is, for example, downloaded from the network 4 described later by the PC 3.

図１（ｂ）に示すように、マイク一体型カラオケ装置１と、テレビジョンモニタ７と、をＡ／Ｖ（ａｕｄｉｏ／ｖｉｄｅｏ）ケーブル９で接続する。カラオケモードでは、マイク一体型カラオケ装置１は、装着されたメモリカートリッジ２に格納されたカラオケプログラムを実行して、カラオケデータに基づくビデオ信号及びオーディオ信号を生成して、Ａ／Ｖケーブル９により、テレビジョンモニタ７に与える。その結果、テレビジョンモニタ７には、カラオケのための映像（背景及び歌詞など）が表示され、テレビジョンモニタ７のスピーカ（図示せず）からは、音声（歌声及び伴奏など）が出力される。   As shown in FIG. 1 (b), the microphone-integrated karaoke apparatus 1 and the television monitor 7 are connected by an A / V (audio / video) cable 9. In the karaoke mode, the microphone-integrated karaoke apparatus 1 executes a karaoke program stored in the attached memory cartridge 2 to generate a video signal and an audio signal based on the karaoke data, and the A / V cable 9 This is given to the television monitor 7. As a result, video for karaoke (background, lyrics, etc.) is displayed on the television monitor 7, and sound (singing voice, accompaniment, etc.) is output from a speaker (not shown) of the television monitor 7. .

図２（ａ）はマイク一体型カラオケ装置１の正面図、図２（ｂ）は背面図、図２（ｃ）は右側面図である。図２（ａ）に示すように、マイク一体型カラオケ装置１の上端部にはマイクロフォン１１が設けられる。また、マイク一体型カラオケ装置１の正面には、リセットスイッチ１３、テンポ制御キー１７、ボリューム制御キー１５、キャンセルキー１９、エコーモード選択キー２１、曲選択／ピッチ制御キー２３、ボイスエフェクトモード選択キー２７、及び決定キー２５が設けられる。   2A is a front view of the microphone-integrated karaoke apparatus 1, FIG. 2B is a rear view, and FIG. 2C is a right side view. As shown in FIG. 2A, a microphone 11 is provided at the upper end of the microphone-integrated karaoke apparatus 1. Further, on the front of the microphone-integrated karaoke apparatus 1, there are a reset switch 13, a tempo control key 17, a volume control key 15, a cancel key 19, an echo mode selection key 21, a song selection / pitch control key 23, and a voice effect mode selection key. 27 and an enter key 25 are provided.

リセットスイッチ１３は、選択した曲番号を含むすべてをリセットするためのものである。テンポ制御キー１７は、２つのスイッチからなり、カラオケすなわち伴奏の再生速度（テンポ）を速くしまたは遅くするためのキーである。ボリューム制御キー１５は、２つのスイッチからなり、カラオケすなわち伴奏の再生音量（ボリューム）を大きくしまたは小さくするためのキーである。   The reset switch 13 is for resetting everything including the selected music number. The tempo control key 17 includes two switches, and is a key for increasing or decreasing the playback speed (tempo) of karaoke, that is, accompaniment. The volume control key 15 includes two switches, and is a key for increasing or decreasing the playback volume (volume) of karaoke, that is, accompaniment.

曲選択／ピッチ制御キー２３は、２つのスイッチからなり、曲番号をインクリメントしまたはデクリメントするために利用されるとともに、プレイヤの音程に合わせてカラオケのピッチ周波数すなわち音程をたとえば１度ずつ上下させるために利用される。エコーモード選択キー２１は、エコーモードにおいてエコー時間（遅延時間）を選択的に設定するために利用される。   The song selection / pitch control key 23 comprises two switches and is used for incrementing or decrementing the song number, and for raising and lowering the pitch frequency of the karaoke, that is, the pitch, for example, one by one according to the pitch of the player. Used for The echo mode selection key 21 is used for selectively setting an echo time (delay time) in the echo mode.

ボイスエフェクトモード選択キー２７は、ボイスエフェクトモード１、ボイスエフェクトモード２およびボイスエフェクトモード３を設定する。ボイスエフェクトモード１は、入力音声の周波数に対し出力音声の周波数が高くなるように音声を加工するモードであり、ボイスエフェクトモード２は、入力音声の周波数に対して出力音声の周波数が低くなるように音声を加工するモードである。さらに、ボイスエフェクトモード３は、上下に連続的にかつ繰り返し出力音声の周波数が変化（スイープ）するように音声を加工するモードである。   The voice effect mode selection key 27 sets voice effect mode 1, voice effect mode 2, and voice effect mode 3. The voice effect mode 1 is a mode for processing the sound so that the frequency of the output sound is higher than the frequency of the input sound, and the voice effect mode 2 is such that the frequency of the output sound is lower than the frequency of the input sound. This is a mode for processing audio. Furthermore, the voice effect mode 3 is a mode in which the sound is processed so that the frequency of the output sound changes (sweep) continuously up and down.

キャンセルキー１９は、テンポ制御キー１７で設定したテンポ、ボリューム制御キー１５で設定した伴奏ボリューム、曲選択／ピッチ制御キー２３で設定した曲番号およびピッチ、エコーモード選択キー２１で設定したエコーモード、またはボイスエフェクトモード選択キー２７で設定したボイスエフェクトモードをキャンセルするためのキーである。このキャンセルキー１９は、演奏中の曲を中断するためにも用いられる。   The cancel key 19 includes a tempo set by the tempo control key 17, an accompaniment volume set by the volume control key 15, a song number and pitch set by the song selection / pitch control key 23, an echo mode set by the echo mode selection key 21, Alternatively, it is a key for canceling the voice effect mode set by the voice effect mode selection key 27. The cancel key 19 is also used for interrupting a song being played.

決定キー２５は、テンポ制御キー１７で設定したテンポ、ボリューム制御キー１５で設定した伴奏ボリューム、曲選択／ピッチ制御キー２３で設定した曲番号およびピッチ、エコーモード選択キー２１で設定したエコーモード、またはボイスエフェクトモード選択キー２７で設定したボイスエフェクトモードを決定し有効化するためのキーである。   The enter key 25 includes a tempo set by the tempo control key 17, an accompaniment volume set by the volume control key 15, a song number and pitch set by the song selection / pitch control key 23, an echo mode set by the echo mode selection key 21, Alternatively, it is a key for determining and activating the voice effect mode set by the voice effect mode selection key 27.

マイク一体型カラオケ装置１には、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）１４が内蔵されており、電源がオンのときに点灯し、オフのとき消灯する。また、ライトモードにおいて、ＵＳＢケーブル５を介してＰＣ３と通信している時は、ＬＥＤ１４は点滅する。   The microphone-integrated karaoke apparatus 1 has a built-in LED (light emitting diode) 14 that is turned on when the power is on and turned off when the power is off. In the light mode, when communicating with the PC 3 via the USB cable 5, the LED 14 blinks.

図２（ｂ）に示すように、マイク一体型カラオケ装置１の背面には、スロット１６が形成され、このスロット１６に設けられた後述のコネクタ７６に、メモリカートリッジ２が着脱自在に装着される。マイク一体型カラオケ装置１は電池駆動のものであり、背面に電池ボックス２０が設けられる。   As shown in FIG. 2B, a slot 16 is formed on the back surface of the microphone-integrated karaoke apparatus 1, and the memory cartridge 2 is detachably attached to a connector 76 described later provided in the slot 16. . The microphone-integrated karaoke apparatus 1 is battery-driven, and a battery box 20 is provided on the back.

図２（ｃ）に示すように、マイク一体型カラオケ装置１の右側面には、スライド式のモード選択スイッチ２９、及びＵＳＢポート３１が設けられる。ＵＳＢポート３１には、ＵＳＢケーブル５が接続される。モード選択スイッチ２９は、電源スイッチを兼ねており、中央に位置したときが電源オフ、一方端に位置したときが電源オン及びカラオケモードへのエントリ、他方端に位置したときが電源オン及びライトモードへのエントリである。   As shown in FIG. 2C, a slide mode selection switch 29 and a USB port 31 are provided on the right side surface of the microphone-integrated karaoke apparatus 1. A USB cable 5 is connected to the USB port 31. The mode selection switch 29 also serves as a power switch. When it is located at the center, the power is turned off, when it is located at one end, it enters the power on and karaoke mode, and when it is located at the other end, the power on and light mode. Is an entry to

図３は、図１のマイク一体型カラオケ装置１の電気的構成を示す図である。図３に示すように、このマイク一体型カラオケ装置１は、プロセッサ５１、ＲＯＭ（以下、「本体ＲＯＭ」と呼ぶ。）５３、バス５５、マイクロフォン１１、モード選択スイッチ２９、セレクタ６１、キーマトリクス回路６３、ＵＳＢコントローラ６５、アンプ６７，７１、ミキサ６９、オーディオ信号出力端子７３、及びビデオ信号出力端子７５を含む。   FIG. 3 is a diagram showing an electrical configuration of the microphone-integrated karaoke apparatus 1 of FIG. As shown in FIG. 3, the karaoke apparatus 1 with a built-in microphone includes a processor 51, a ROM (hereinafter referred to as “main body ROM”) 53, a bus 55, a microphone 11, a mode selection switch 29, a selector 61, a key matrix circuit. 63, a USB controller 65, amplifiers 67 and 71, a mixer 69, an audio signal output terminal 73, and a video signal output terminal 75.

プロセッサ５１は、図示しないが、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、グラフィックプロセッサ、サウンドプロセッサ、およびＤＭＡプロセッサ等の各種プロセッサを含むとともに、アナログ信号を取り込むときに用いられるＡ／Ｄ変換器や、キー操作信号や赤外線信号のような入力信号を受けかつ出力信号を外部機器に与える入出力制御回路を含む。ＣＰＵは、入力信号に応じて必要な演算を実行し、その結果をグラフィックプロセッサやサウンドプロセッサ等に与える。したがって、グラフィックプロセッサやサウンドプロセッサはその演算結果に応じた画像処理や音声処理を実行する。   Although not shown, the processor 51 includes various processors such as a CPU (central processing unit), a graphic processor, a sound processor, and a DMA processor, and an A / D converter used when capturing an analog signal and a key operation signal. And an input / output control circuit that receives an input signal such as an infrared signal and provides an output signal to an external device. The CPU executes necessary calculations in accordance with the input signal and gives the result to a graphic processor, a sound processor, or the like. Therefore, the graphic processor and the sound processor execute image processing and sound processing according to the calculation result.

このプロセッサ５１にはバス５５が接続されていて、このバス５５には、プロセッサ５１とともに基板（図示せず）に設けられている本体ＲＯＭ５３およびメモリカートリッジ２に内蔵されるＯＴＰＲＯＭ（ｏｎｅ ｔｉｍｅ ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ：以下、「カートリッジＲＯＭ」と呼ぶ。）７７が結合される。したがって、プロセッサ５１は、バス５５を通して本体ＲＯＭ５３およびカートリッジＲＯＭ７７にアクセスでき、そこからプログラムやデータを取り出したり、カートリッジＲＯＭ７７に書き込むことができる。   A bus 55 is connected to the processor 51. The bus 55 is connected to a main body ROM 53 provided on a substrate (not shown) together with the processor 51 and an OTPROM (one time programmable ROM: built in the memory cartridge 2). Hereinafter referred to as "cartridge ROM") 77 is coupled. Therefore, the processor 51 can access the main body ROM 53 and the cartridge ROM 77 through the bus 55, and can extract programs and data from the main body ROM 53 and the cartridge ROM 77 and write them into the cartridge ROM 77.

モード選択スイッチ２９は、カラオケモードが選択されたときは、ハイ（ｈｉｇｈ）レベルのモード選択信号ＭＳをプロセッサ５１のＩ／Ｏポート（入出力ポート）及びセレクタ６１に与え、ライトモードが選択されたときは、ロー（ｌｏｗ）レベルのモード選択信号ＭＳをプロセッサ５１のＩ／Ｏポート及びセレクタ６１に与える。これにより、プロセッサ５１は、動作モードに応じたプログラムを実行する。   When the karaoke mode is selected, the mode selection switch 29 supplies a high level mode selection signal MS to the I / O port (input / output port) and the selector 61 of the processor 51, and the write mode is selected. In this case, a low level mode selection signal MS is supplied to the I / O port of the processor 51 and the selector 61. Thereby, the processor 51 executes a program corresponding to the operation mode.

セレクタ６１は、メモリカートリッジ２の装着／未装着および動作モードに応じて、信号線（ライン）の接続を切り替える。この点は、後で詳述する。キーマトリクス回路６３は、２つのスイッチからなるテンポ制御キー１７、２つのスイッチからなるボリューム制御キー１５、キャンセルキー１９、エコーモード選択キー２１、２つのスイッチからなる曲選択／ピッチ制御キー２３、ボイスエフェクトモード選択キー２７、及び決定キー２５、つまり、１０個のスイッチを含み、キーマトリクスを構成している。キースキャンのための５つの入力信号は、プロセッサ５１のＩ／Ｏポートからキーマトリクス回路６３に与えられ、２つの出力信号は、キーマトリクス回路６３からプロセッサ５１のＩ／Ｏポートに与えられる。   The selector 61 switches the connection of signal lines (lines) according to whether the memory cartridge 2 is mounted / not mounted and the operation mode. This point will be described later in detail. The key matrix circuit 63 includes a tempo control key 17 composed of two switches, a volume control key 15 composed of two switches, a cancel key 19, an echo mode selection key 21, a song selection / pitch control key 23 composed of two switches, a voice The effect mode selection key 27 and the decision key 25, that is, ten switches are included to constitute a key matrix. Five input signals for key scanning are supplied from the I / O port of the processor 51 to the key matrix circuit 63, and two output signals are supplied from the key matrix circuit 63 to the I / O port of the processor 51.

カラオケモードでは次の処理が実行される。マイクロフォン１１からの音声信号は、アンプ６７を通してプロセッサ５１のアナログ入力ポート及びミキサ６９に与えられる。プロセッサ５１のサウンドプロセッサで処理された結果であるアナログオーディオ信号は、ミキサ６２に与えられ、アンプ６７を介したマイクロフォン１１からの音声信号とミキシングされ、アンプ７１を介して、オーディオ信号出力端子７３に出力される。また、プロセッサ５１のグラフィックプロセッサで処理された結果であるアナログビデオ信号は、ビデオ信号出力端子７５に出力される。オーディオ信号出力端子７３及びビデオ信号出力端子７５に、Ａ／Ｖケーブル９が接続され、オーディオ信号及びビデオ信号がテレビジョンモニタ７に与えられる。   The following processing is executed in the karaoke mode. The audio signal from the microphone 11 is supplied to the analog input port of the processor 51 and the mixer 69 through the amplifier 67. An analog audio signal, which is a result processed by the sound processor of the processor 51, is given to the mixer 62, mixed with the audio signal from the microphone 11 via the amplifier 67, and sent to the audio signal output terminal 73 via the amplifier 71. Is output. The analog video signal that is the result of processing by the graphic processor of the processor 51 is output to the video signal output terminal 75. The A / V cable 9 is connected to the audio signal output terminal 73 and the video signal output terminal 75, and the audio signal and the video signal are given to the television monitor 7.

ライトモードでは次の処理が実行される。ＵＳＢコントローラ６５は、ＵＳＢケーブル５を介して、ＰＣ３と通信して、ＰＣ３からカラオケデータを取得する。ＵＳＢコントローラ５６は、Ｉ／Ｏポートを介して、プロセッサ５１により制御される。プロセッサ５１は、ＵＳＢコントローラ６５が取得したカラオケデータをＩ／Ｏポート介して受け取り、バス５５を介して、これらをカートリッジＲＯＭ７７に書き込む。なお、ＰＣ３は、ネットワーク４に接続され、ネットワーク４に接続されたサーバ（図示せず）から、カラオケデータをダウンロードする。   The following processing is executed in the write mode. The USB controller 65 communicates with the PC 3 via the USB cable 5 and acquires karaoke data from the PC 3. The USB controller 56 is controlled by the processor 51 via the I / O port. The processor 51 receives the karaoke data acquired by the USB controller 65 via the I / O port, and writes them into the cartridge ROM 77 via the bus 55. The PC 3 is connected to the network 4 and downloads karaoke data from a server (not shown) connected to the network 4.

ここで、本体ＲＯＭ５３およびカートリッジＲＯＭ７７に格納されたプログラムおよびデータについて説明する。本体ＲＯＭ５３には、ブートプログラムＢＰ１、警告メッセージ表示プログラムＮＰ１，ＮＰ２、カラオケ画像データ、カラオケ音楽データ、書き込み制御プログラム、及びＵＳＢ制御プログラムが記憶される。   Here, programs and data stored in the main body ROM 53 and the cartridge ROM 77 will be described. The main body ROM 53 stores a boot program BP1, warning message display programs NP1 and NP2, karaoke image data, karaoke music data, a write control program, and a USB control program.

ブートプログラムＢＰ１は、ライトモード時およびメモリカートリッジ２が装着されていないカラオケモード時に、システムのブートを行うプログラムである。警告メッセージ表示プログラムＮＰ１は、メモリカートリッジ２が装着されていない状態でカラオケモードが選択されているときに実行され、これによって警告メッセージがテレビジョンモニタ７に表示される。カラオケ画像データおよびカラオケ音楽データは、メモリカートリッジ２に記憶されたいずれの曲にも共通して用いられるデータである。カラオケ画像データは、タイトル画面データ、基本背景画面データ、フレームおよびアイコンデータならびにフォントデータからなり、カラオケ音楽データは、基本音源データからなる。   The boot program BP1 is a program for booting the system in the write mode and in the karaoke mode in which the memory cartridge 2 is not mounted. The warning message display program NP1 is executed when the karaoke mode is selected in a state where the memory cartridge 2 is not attached, and thereby a warning message is displayed on the television monitor 7. The karaoke image data and the karaoke music data are data used in common for any song stored in the memory cartridge 2. Karaoke image data includes title screen data, basic background screen data, frame and icon data, and font data, and karaoke music data includes basic sound source data.

警告メッセージ表示プログラムＮＰ２は、メモリカートリッジ２が装着されていない状態あるいはマイク一体型カラオケ装置１とＰＣ３とがＵＳＢケーブル５により接続されていない状態で、ライトモードが選択されているときに実行され、これによって警告メッセージがテレビジョンモニタ７に表示される。   The warning message display program NP2 is executed when the light mode is selected in a state where the memory cartridge 2 is not mounted or the microphone-integrated karaoke apparatus 1 and the PC 3 are not connected by the USB cable 5, As a result, a warning message is displayed on the television monitor 7.

ＵＳＢ制御プログラムは、ライトモードにおいて、コマンドを与えて、ＵＳＢコントローラ６５を制御するプログラムである。書き込み制御プログラムは、ライトモードにおいて、ＵＳＢコントローラ６５がＰＣ３から取得したカラオケデータをカートリッジＲＯＭ７７に書き込むためのプログラムである。   The USB control program is a program that gives commands to control the USB controller 65 in the write mode. The write control program is a program for writing the karaoke data acquired from the PC 3 by the USB controller 65 to the cartridge ROM 77 in the write mode.

なお、ブートプログラムＢＰ１は、動作モード（カラオケモード、ライトモード）に応じて、警告メッセージ表示プログラムＮＰ１、あるいは、警告メッセージ表示プログラムＮＰ１、ＵＳＢ制御プログラム、及び書き込み制御プログラムを起動する。   Note that the boot program BP1 activates the warning message display program NP1, or the warning message display program NP1, the USB control program, and the write control program in accordance with the operation mode (karaoke mode, light mode).

カートリッジＲＯＭ７７には、複数のバンクから構成されるブランクエリア及び既書込みエリアが存在する。   The cartridge ROM 77 has a blank area composed of a plurality of banks and an already written area.

ブランクエリアは、ユーザによるメモリカートリッジ２の購入時（工場からの出荷時）には、何もデータが書き込まれていない領域である。原則として、１つのバンクに、１曲分のカラオケデータが書き込まれる。ただし、所定数のバンクに、１曲分のカラオケデータを書き込むこともできる。このように、バンク単位で、カラオケデータが書き込まれる。また、カートリッジＲＯＭ７７は、ＯＴＰＲＯＭであるため、未格納状態のバンクにのみ、カラオケデータを書き込むことができる。つまり、一旦、あるバンクに、カラオケデータが書き込まれた後は、そのバンクへの再度の書込みはできない。さらに、言い換えると、一度限りの書き込みが可能である。   The blank area is an area where no data is written when the user purchases the memory cartridge 2 (when shipped from the factory). In principle, karaoke data for one song is written in one bank. However, karaoke data for one song can be written in a predetermined number of banks. In this way, karaoke data is written on a bank basis. In addition, since the cartridge ROM 77 is an OTPROM, karaoke data can be written only in an unstored bank. That is, once karaoke data is written in a certain bank, it cannot be written again in that bank. Furthermore, in other words, one-time writing is possible.

既書き込みエリアには、ユーザによるメモリカートリッジ２の購入時（出荷時）に既に、ブートプログラムＢＰ２、カラオケプログラム、共通データ、当該メモリカートリッジ２の識別情報（ＩＤ）、書き込み可能曲数の情報、状態テーブル、カートリッジ容量、及びカートリッジ名、が書き込まれている。   In the already written area, when the user purchases (ships) the memory cartridge 2, the boot program BP2, karaoke program, common data, identification information (ID) of the memory cartridge 2, information on the number of writable songs, state A table, cartridge capacity, and cartridge name are written.

ブートプログラムＢＰ２は、メモリカートリッジ２が装着されているカラオケモード時にシステムのブートを行うプログラムである。カラオケプログラムは、メモリカートリッジ２が装着されているカラオケモード時に実行され、シーケンス制御、映像表示制御、Ａ／Ｄ変換および音声加工、並びに音楽再生制御などの処理を行うプログラムである。共通データは、楽曲の種類に関係なく共通に使用される画像データ及び音楽データ等である。   The boot program BP2 is a program for booting the system in the karaoke mode in which the memory cartridge 2 is mounted. The karaoke program is a program that is executed in the karaoke mode in which the memory cartridge 2 is mounted, and performs processing such as sequence control, video display control, A / D conversion and sound processing, and music playback control. The common data is image data and music data that are used in common regardless of the type of music.

カートリッジ名は、メモリカートリッジ２の種別を判断するために付けられる。メモリカートリッジ２には、カラオケ用のものもあれば、ゲーム用のものもあり、その他の用途のものも存在しうる。これらを区別するために、メモリカートリッジ２には、カートリッジ名が格納される。状態テーブルは、複数の状態フラグを含み、この状態フラグは、バンクごとに設けられる。この状態フラグは、対応するバンクの書き込み状態を示す。書き込み状態としては、「未使用（空）」、「書き込み途中」、「書き込み正常」、及び、「書き込み不正常」の４つの状態がある。   The cartridge name is given to determine the type of the memory cartridge 2. The memory cartridge 2 may be used for karaoke, may be used for games, and may be used for other purposes. In order to distinguish these, the cartridge name is stored in the memory cartridge 2. The state table includes a plurality of state flags, and this state flag is provided for each bank. This status flag indicates the write status of the corresponding bank. There are four writing states: “unused (empty)”, “writing in progress”, “writing normal”, and “writing abnormal”.

ブランクエリアを構成する各バンクには、カラオケデータ及びインデックス情報が書き込まれる。カラオケデータは、背景画像データ、曲名画像データ、歌詞データ、及び、楽譜データなどからなる。インデックス情報は、バンクに書き込まれた背景画像データ、曲名画像データ、歌詞データ、及び、楽譜データ、の格納位置情報などである。なお、本実施の形態では、ブランクエリアなる名称を用いているが、カラオケデータ等が書き込まれた後は、もちろんブランクではない。   Karaoke data and index information are written in each bank constituting the blank area. Karaoke data includes background image data, song title image data, lyrics data, musical score data, and the like. The index information is storage position information of background image data, song title image data, lyrics data, and score data written in the bank. In the present embodiment, the name of a blank area is used, but it is not blank after karaoke data or the like is written.

カートリッジＲＯＭ７７に格納されたカラオケデータや共通データなど、及び本体ＲＯＭ５３に格納されたカラオケ画像データやカラオケ音楽データなどは、カラオケプログラムによる処理に用いられる。   Karaoke data and common data stored in the cartridge ROM 77 and karaoke image data and karaoke music data stored in the main body ROM 53 are used for processing by the karaoke program.

次に、セレクタ６１の詳細を説明する。   Next, details of the selector 61 will be described.

図４は、カラオケモードにおいてメモリカートリッジ２が装着されていないときのプロセッサ５１と本体ＲＯＭ５３との接続状態を示す図解図である。なお、破線で示したカートリッジＲＯＭ７７は、メモリカートリッジ２が装着されていない状態を示している。   FIG. 4 is an illustrative view showing a connection state between the processor 51 and the main body ROM 53 when the memory cartridge 2 is not mounted in the karaoke mode. The cartridge ROM 77 indicated by a broken line indicates a state where the memory cartridge 2 is not mounted.

図４に示すように、プロセッサ５１のＣＥ１出力ポートに接続されたラインＬ１は、セレクタ６１のポートａ２及びｂ２に接続される。プロセッサ５１のＣＥ２出力ポートに接続されたラインＬ２は、コネクタ側端子７６１ｂに接続される。   As shown in FIG. 4, the line L1 connected to the CE1 output port of the processor 51 is connected to the ports a2 and b2 of the selector 61. The line L2 connected to the CE2 output port of the processor 51 is connected to the connector side terminal 761b.

セレクタ６１のポートａ１及びｂ１に接続されたラインＬ３は、コネクタ側端子７６２ｂに接続される。セレクタ６１のポートＡ１及びＢ２に接続されたラインＬ４は、コネクタ側端子７６３ｂに接続される。セレクタ６１のポートＡ２及びＢ１に接続されたラインＬ５は、本体ＲＯＭ５３のＣＥ入力ポートに接続される。   The line L3 connected to the ports a1 and b1 of the selector 61 is connected to the connector side terminal 762b. The line L4 connected to the ports A1 and B2 of the selector 61 is connected to the connector side terminal 763b. The line L5 connected to the ports A2 and B1 of the selector 61 is connected to the CE input port of the main body ROM 53.

カートリッジＲＯＭ７７のＣＥ入力ポートに接続されたラインＬ８は、メモリカートリッジ２の装着時において、コネクタ側端子７６３ｂに接続される。プロセッサ５１のＷＥ出力ポートに接続されたラインＬ６は、本体ＲＯＭ５３のＷＥ入力ポート、及びメモリカートリッジ２装着時のカートリッジＲＯＭ７７のＷＥ入力ポートに接続される。プロセッサ５１のＯＥ出力ポートに接続されたラインＬ７は、本体ＲＯＭ５３のＯＥ入力ポート、及びメモリカートリッジ２装着時のカートリッジＲＯＭ７７のＯＥ入力ポートに接続される。   The line L8 connected to the CE input port of the cartridge ROM 77 is connected to the connector side terminal 763b when the memory cartridge 2 is mounted. The line L6 connected to the WE output port of the processor 51 is connected to the WE input port of the main body ROM 53 and the WE input port of the cartridge ROM 77 when the memory cartridge 2 is mounted. The line L7 connected to the OE output port of the processor 51 is connected to the OE input port of the main body ROM 53 and the OE input port of the cartridge ROM 77 when the memory cartridge 2 is mounted.

セレクタ６１は、モード選択スイッチ２９からのモード選択信号ＭＳがカラオケモードを示している場合は、ポートｂ１とＢ１、ポートｂ２とＢ２、ポートｂ３とＢ３、ポートｂ４とＢ４を接続し、ポートａ１とＡ１、ポートａ２とＡ２、ポートａ３とＡ３、ポートａ４とＡ４を切り離す（図４及び図５）。一方、セレクタ６１は、モード選択信号ＭＳがライトモードを示している場合は、ポートａ１とＡ１、ポートａ２とＡ２、ポートａ３とＡ３、ポートａ４とＡ４を接続し、ポートｂ１とＢ１、ポートｂ２とＢ２、ポートｂ３とＢ３、ポートｂ４とＢ４を切り離す（図６及び図７）。   When the mode selection signal MS from the mode selection switch 29 indicates the karaoke mode, the selector 61 connects the ports b1 and B1, the ports b2 and B2, the ports b3 and B3, the ports b4 and B4, and the port a1. A1, ports a2 and A2, ports a3 and A3, and ports a4 and A4 are disconnected (FIGS. 4 and 5). On the other hand, when the mode selection signal MS indicates the write mode, the selector 61 connects the ports a1 and A1, the ports a2 and A2, the ports a3 and A3, the ports a4 and A4, the ports b1 and B1, and the port b2. And B2, ports b3 and B3, and ports b4 and B4 are separated (FIGS. 6 and 7).

図４に示すように、カラオケモードにおいてメモリカートリッジ２が装着されていない場合は、スイッチＳＷ１がオフ、スイッチＳＷ２がオンになり、ラインＬ１とラインＬ４とラインＬ３とラインＬ５とが接続されるため、ＣＥ１出力ポートから出力されるチップイネーブル信号ＣＥ１は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が未装着のときは、モード選択スイッチ２９によりカラオケモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、ＯＥ出力ポートから出力するアウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からプログラムやデータを読み出し、ブートプログラムＢＰ１及び警告メッセージ表示プログラムＮＰ１を実行する。   As shown in FIG. 4, when the memory cartridge 2 is not mounted in the karaoke mode, the switch SW1 is turned off, the switch SW2 is turned on, and the lines L1, L4, L3, and L5 are connected. The chip enable signal CE1 output from the CE1 output port is applied to the CE input port of the main body ROM 53. Therefore, when the memory cartridge 2 is not loaded, when the karaoke mode is selected by the mode selection switch 29 and the power is turned on, the processor 51 activates the chip enable signal CE1 and outputs it from the OE output port. The active enable signal OE is activated, the program and data are read from the main body ROM 53, and the boot program BP1 and the warning message display program NP1 are executed.

図５は、カラオケモードにおいてメモリカートリッジ２が装着されているときのプロセッサ５１と本体ＲＯＭ５３とカートリッジＲＯＭ７７との接続状態を示す図解図である。図５に示すように、カラオケモードにおいてメモリカートリッジ２が装着されている場合は、スイッチＳＷ１がオン、スイッチＳＷ２がオフになり、ラインＬ１とラインＬ４とラインＬ８とが接続されるため、チップイネーブル信号ＣＥ１は、カートリッジＲＯＭ７７のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、モード選択スイッチ２９によりカラオケモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、カートリッジＲＯＭ７７からプログラムやデータを読み出し、ブートプログラムＢＰ２及びカラオケプログラムを実行する。   FIG. 5 is an illustrative view showing a connection state of the processor 51, the main body ROM 53, and the cartridge ROM 77 when the memory cartridge 2 is mounted in the karaoke mode. As shown in FIG. 5, when the memory cartridge 2 is mounted in the karaoke mode, the switch SW1 is turned on, the switch SW2 is turned off, and the line L1, the line L4, and the line L8 are connected. The signal CE1 is given to the CE input port of the cartridge ROM 77. Therefore, when the memory cartridge 2 is mounted, when the karaoke mode is selected by the mode selection switch 29 and the power is turned on, the processor 51 activates the chip enable signal CE1 and outputs the output enable signal OE. The program and data are read from the cartridge ROM 77, and the boot program BP2 and the karaoke program are executed.

一方、ラインＬ２とラインＬ３とラインＬ５とが接続されるため、ＣＥ２出力ポートから出力されるチップイネーブル信号ＣＥ２は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、プロセッサ５１は、チップイネーブル信号ＣＥ２をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からデータを読み出すことができる。   On the other hand, since the line L2, the line L3, and the line L5 are connected, the chip enable signal CE2 output from the CE2 output port is given to the CE input port of the main body ROM 53. Therefore, when the memory cartridge 2 is mounted, the processor 51 can read the data from the main body ROM 53 by activating the chip enable signal CE2 and activating the output enable signal OE.

図６は、ライトモードにおいてメモリカートリッジ２が装着されていないときのプロセッサ５１と本体ＲＯＭ５３との接続状態を示す図解図である。なお、破線で示したカートリッジＲＯＭ７７は、メモリカートリッジ２が装着されていない状態を示している。
図６に示すように、ライトモードにおいてメモリカートリッジ２が装着されていない場合は、スイッチＳＷ１がオフ、スイッチＳＷ２がオンになり、ラインＬ１とラインＬ５とが接続されるため、チップイネーブル信号ＣＥ１は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されていないときは、モード選択スイッチ２９によりライトモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からプログラムやデータを読み出し、ブートプログラムＢＰ１及び警告メッセージ表示プログラムＮＰ２を実行する。 FIG. 6 is an illustrative view showing a connection state between the processor 51 and the main body ROM 53 when the memory cartridge 2 is not mounted in the write mode. The cartridge ROM 77 indicated by a broken line indicates a state where the memory cartridge 2 is not mounted.
As shown in FIG. 6, when the memory cartridge 2 is not mounted in the write mode, the switch SW1 is turned off, the switch SW2 is turned on, and the line L1 and the line L5 are connected, so that the chip enable signal CE1 is , And given to the CE input port of the main body ROM 53. Therefore, when the memory cartridge 2 is not mounted, when the write mode is selected by the mode selection switch 29 and the power is turned on, the processor 51 activates the chip enable signal CE1 and outputs the output enable signal OE. The program and data are read from the main body ROM 53, and the boot program BP1 and warning message display program NP2 are executed.

図７は、ライトモードにおいてメモリカートリッジ２が装着されているときのプロセッサ５１と本体ＲＯＭ５３とカートリッジＲＯＭ７７との接続状態を示す図解図である。図７に示すように、ライトモードにおいてメモリカートリッジ２が装着されている場合は、スイッチＳＷ１がオン、スイッチＳＷ２がオフになり、ラインＬ１とラインＬ５とが接続されるため、チップイネーブル信号ＣＥ１は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、モード選択スイッチ２９によりライトモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からプログラムやデータを読み出し、ブートプログラムＢＰ１、書き込み制御プログラム、ＵＳＢ制御プログラム、及び警告メッセージ表示プログラムＮＰ２を実行する。   FIG. 7 is an illustrative view showing a connection state of the processor 51, the main body ROM 53, and the cartridge ROM 77 when the memory cartridge 2 is mounted in the write mode. As shown in FIG. 7, when the memory cartridge 2 is mounted in the write mode, the switch SW1 is turned on, the switch SW2 is turned off, and the line L1 and the line L5 are connected, so that the chip enable signal CE1 is , And given to the CE input port of the main body ROM 53. Therefore, when the memory cartridge 2 is mounted, when the write mode is selected by the mode selection switch 29 and the power is turned on, the processor 51 activates the chip enable signal CE1 and outputs the output enable signal OE. The program and data are read from the main body ROM 53, and the boot program BP1, the write control program, the USB control program, and the warning message display program NP2 are executed.

一方、ラインＬ２とラインＬ３とラインＬ４とラインＬ８とが接続されるため、ＣＥ２出力ポートから出力されるチップイネーブル信号ＣＥ２は、カートリッジＲＯＭ７７のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、プロセッサ５１は、チップイネーブル信号ＣＥ２をアクティブにし、かつ、ライトイネーブル信号ＷＥをアクティブにして、カートリッジＲＯＭ７７の空きバンクに、カラオケデータを書き込むことができる。   On the other hand, since the line L2, the line L3, the line L4, and the line L8 are connected, the chip enable signal CE2 output from the CE2 output port is given to the CE input port of the cartridge ROM 77. Accordingly, when the memory cartridge 2 is mounted, the processor 51 can activate the chip enable signal CE2 and activate the write enable signal WE to write the karaoke data into the empty bank of the cartridge ROM 77. .

図８は、マイク一体型カラオケ装置１のスロット１６に設けられたコネクタ７６及びメモリカートリッジ２の形状を示す外観図である。図９は、コネクタ７６及びメモリカートリッジ２の形状を示す図解図である。   FIG. 8 is an external view showing the shape of the connector 76 and the memory cartridge 2 provided in the slot 16 of the microphone-integrated karaoke apparatus 1. FIG. 9 is an illustrative view showing the shapes of the connector 76 and the memory cartridge 2.

図８及び図９に示すように、メモリカートリッジ２の下面側ハウジング８６ａには基板８６ｂが固着され、基板８６ｂの表面には、幅方向にわたって複数のカートリッジ側端子８６ｃ，８６ｃ，…が形成される。このうち、基板８６ｂの幅方向中央に位置する２つのカートリッジ側端子８６１ｃおよび８６２ｃは互いに接続され、スイッチＳＷ１をなす。   As shown in FIGS. 8 and 9, a substrate 86b is fixed to the lower surface side housing 86a of the memory cartridge 2, and a plurality of cartridge side terminals 86c, 86c,... Are formed on the surface of the substrate 86b in the width direction. . Among these, the two cartridge side terminals 861c and 862c located at the center in the width direction of the substrate 86b are connected to each other to form the switch SW1.

一方、コネクタ７６には、下側ハウジング８６ａおよび基板８６ｂの先端を挿入するための横長の挿入部７６ａが形成され、挿入部７６ａの内側には、幅方向にわたって複数のコネクタ側端子７６ｂ，７６ｂ，…が形成される。図９から分かるように、各々のコネクタ側端子７６ｂは、長さ方向の適宜の位置で上側ハウジング７６ｃに密着し、この位置で固定されている。コネクタ側端子７６ｂは上側ハウジング７６ｃから挿入部７６ａに向かって屈曲し、再度上側ハウジング７６ｃに向かって屈曲する。挿入部７６ａの上方には矩形状の開口部が幅方向にわたって複数形成され、各々のコネクタ側端子７６ｂの一方端は、これらの開口部から露出する。   On the other hand, the connector 76 is formed with a horizontally long insertion portion 76a for inserting the lower housing 86a and the tip of the substrate 86b. Inside the insertion portion 76a, a plurality of connector side terminals 76b, 76b, ... is formed. As can be seen from FIG. 9, each connector-side terminal 76b is in close contact with the upper housing 76c at an appropriate position in the length direction, and is fixed at this position. The connector-side terminal 76b is bent from the upper housing 76c toward the insertion portion 76a, and is bent again toward the upper housing 76c. A plurality of rectangular openings are formed in the width direction above the insertion portion 76a, and one end of each connector-side terminal 76b is exposed from these openings.

コネクタ７６の幅方向中央の適宜の位置には２つの開口部を跨ぐように金属片が設けられ、この金属片がスイッチＳＷ２をなす。この２つの開口部から露出する２つのコネクタ側端子７６２ｂおよび７６３ｂは、外力が与えられないとき（つまり、メモリカートリッジ２が装着されていないとき）、このスイッチＳＷ２によって電気的に接続される。   A metal piece is provided at an appropriate position in the center in the width direction of the connector 76 so as to straddle the two openings, and this metal piece forms the switch SW2. The two connector side terminals 762b and 763b exposed from the two openings are electrically connected by the switch SW2 when no external force is applied (that is, when the memory cartridge 2 is not attached).

下面側ハウジング８６ａおよび基板８６ｂの先端部が挿入部７６ａに挿入されると、各々のコネクタ側端子７６ｂが下側ハウジング８６ａおよび基板８６ｂによって持ち上げられ、基板８６ｂ上の各々のカートリッジ側端子８６ｃと接触する。このとき、コネクタ側端子７６１ｂおよび７６２ｂはスイッチＳＷ１と接触し、これによってコネクタ側端子７６１ｂおよび７６２ｂが短絡される。一方、コネクタ側端子７６２ｂおよび７６３ｂはスイッチＳＷ２から離れ、これによってコネクタ側端子７６２ｂおよび７６３ｂが開放される。なお、コネクタ側端子７６２ｂおよび７６３ｂにはカートリッジ側端子８６２ｃおよび８６３ｃが接触するが、カートリッジ側端子８６２ｃおよび８６３ｃはいずれも開放されており、コネクタ側端子７６２ｂおよび７６３ｂが短絡されることはない。   When the distal end portions of the lower surface side housing 86a and the substrate 86b are inserted into the insertion portion 76a, the respective connector side terminals 76b are lifted by the lower housing 86a and the substrate 86b, and contact the respective cartridge side terminals 86c on the substrate 86b. To do. At this time, the connector side terminals 761b and 762b are in contact with the switch SW1, thereby short-circuiting the connector side terminals 761b and 762b. On the other hand, the connector side terminals 762b and 763b are separated from the switch SW2, thereby opening the connector side terminals 762b and 763b. Although the cartridge side terminals 862c and 863c are in contact with the connector side terminals 762b and 763b, both the cartridge side terminals 862c and 863c are open, and the connector side terminals 762b and 763b are not short-circuited.

次に、アドレス空間のマッピング状態を説明する。   Next, the mapping state of the address space will be described.

図１０は、図３のプロセッサ５１から見たアドレス空間の図解図である。図１０に示すように、チップイネーブル信号ＣＥ１およびＣＥ２は、互いに異なるアドレス値に対応して出力される。つまり、上位８ビットのアドレス値が”００ｈ”〜”３Ｆｈ”のいずれかを示し、かつ下位１６ビットのアドレス値が”ＦＦＦＦｈ”〜”８０００ｈ”のいずれかを示すとき、あるいは上位８ビットのアドレス値が”８０ｈ”〜”ＢＦｈ”のいずれかを示すときは、チップイネーブル信号ＣＥ１がアクティブにされる。一方、上位８ビットのアドレス値が”６０ｈ”〜”７Ｆｈ”のいずれかを示し、かつ下位１６ビットのアドレス値が”ＦＦＦＦｈ”〜”８０００ｈ”のいずれかを示すとき、あるいは上位８ビットのアドレス値が”Ｅ０ｈ”〜”ＦＦｈ”のいずれかを示すときは、チップイネーブル信号ＣＥ２がアクティブにされる。   FIG. 10 is an illustrative view of the address space viewed from the processor 51 of FIG. As shown in FIG. 10, chip enable signals CE1 and CE2 are output corresponding to different address values. That is, when the address value of the upper 8 bits indicates any of “00h” to “3Fh” and the address value of the lower 16 bits indicates any of “FFFFh” to “8000h”, or the address of the upper 8 bits When the value indicates any of “80h” to “BFh”, the chip enable signal CE1 is activated. On the other hand, when the address value of the upper 8 bits indicates any of “60h” to “7Fh” and the address value of the lower 16 bits indicates any of “FFFFh” to “8000h”, or the address of the upper 8 bits When the value indicates any of “E0h” to “FFh”, the chip enable signal CE2 is activated.

図１１は、カラオケモードにおいてメモリカートリッジ２が装着されていないときのアドレス空間のマッピング状態を示す図解図である。図１１に示すように、カラオケモードにおいてメモリカートリッジ２が装着されていないときは、上位８ビットが”００ｈ”〜”３Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”８０ｈ”〜”ＢＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、本体ＲＯＭ５３が配置される。なぜなら、チップイネーブル信号ＣＥ１は、アドレスが上記した値のときにアクティブにされるところ、カラオケモードにおいてメモリカートリッジ２が装着されていないときは、プロセッサ５１のＣＥ１出力ポートは本体ＲＯＭ５３のＣＥ入力ポートに接続されるからである（図４参照）。つまり、この場合、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ１により活性化されるからである。   FIG. 11 is an illustrative view showing a mapping state of the address space when the memory cartridge 2 is not mounted in the karaoke mode. As shown in FIG. 11, when the memory cartridge 2 is not mounted in the karaoke mode, the upper 8 bits indicate “00h” to “3Fh” and the lower 16 bits indicate “FFFFh” to “8000h”. The main body ROM 53 is arranged in the space and the address space in which the upper 8 bits indicate “80h” to “BFh” and the lower 16 bits indicate “FFFFh” to “0000h”. This is because the chip enable signal CE1 is activated when the address has the above-mentioned value, but when the memory cartridge 2 is not mounted in the karaoke mode, the CE1 output port of the processor 51 is connected to the CE input port of the main body ROM 53. This is because they are connected (see FIG. 4). That is, in this case, the main body ROM 53 is activated by the chip enable signal CE1.

プロセッサ５１は、電源が投入されると、上位８ビットが”００ｈ”のアドレスからアクセスを開始する。具体的には、プロセッサ５１は、電源が投入されると、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”にアクセスして、その２バイトにより示される位置にマッピングされたプログラムを実行する。ブートプログラムＢＰ１は、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされているため、カラオケモードにおいてメモリカートリッジ２が装着されていない状態で電源が投入されたときは、ブートプログラムＢＰ１が最初に実行される。   When the power is turned on, the processor 51 starts access from an address whose upper 8 bits are “00h”. Specifically, when the power is turned on, the processor 51 accesses the addresses “00FFFC” and “00FFFD” and executes the program mapped to the position indicated by the two bytes. Since the boot program BP1 is mapped to the position indicated by the two bytes of the addresses “00FFFC” and “00FFFD”, when the power is turned on in the karaoke mode without the memory cartridge 2 mounted, the boot program BP1 BP1 is executed first.

図１２は、カラオケモードにおいてメモリカートリッジ２が装着されているときのアドレス空間のマッピング状態を示す図解図である。図１２に示すように、カラオケモードにおいてメモリカートリッジ２が装着されているときは、上位８ビットが”００ｈ”〜”３Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”８０ｈ”〜”ＢＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、カートリッジＲＯＭ７７が配置される。なぜなら、チップイネーブル信号ＣＥ１は、アドレスが上記した値のときにアクティブにされるところ、カラオケモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ１出力ポートはカートリッジＲＯＭ７７のＣＥ入力ポートに接続されるからである（図５参照）。つまり、この場合、カートリッジＲＯＭ７７は、チップイネーブル信号ＣＥ１により活性化されるからである。   FIG. 12 is an illustrative view showing a mapping state of the address space when the memory cartridge 2 is mounted in the karaoke mode. As shown in FIG. 12, when the memory cartridge 2 is mounted in the karaoke mode, the upper 8 bits indicate “00h” to “3Fh” and the lower 16 bits indicate “FFFFh” to “8000h”. The cartridge ROM 77 is arranged in the space and the address space in which the upper 8 bits indicate “80h” to “BFh” and the lower 16 bits indicate “FFFFh” to “0000h”. This is because the chip enable signal CE1 is activated when the address has the above-mentioned value. When the memory cartridge 2 is mounted in the karaoke mode, the CE1 output port of the processor 51 is connected to the CE input port of the cartridge ROM 77. This is because they are connected (see FIG. 5). That is, in this case, the cartridge ROM 77 is activated by the chip enable signal CE1.

また、上位８ビットが”６０ｈ”〜”７Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”Ｅ０ｈ”〜”ＦＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、本体ＲＯＭ５３が配置される。なぜなら、チップイネーブル信号ＣＥ２は、アドレスが上記した値のときにアクティブにされるところ、カラオケモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ２出力ポートは本体ＲＯＭ５３のＣＥ入力ポートに接続されるからである（図５参照）。つまり、この場合、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ２により活性化されるからである。   Further, the upper 8 bits indicate “60h” to “7Fh” and the lower 16 bits indicate “FFFFh” to “8000h”, and the upper 8 bits indicate “E0h” to “FFh”, and The main body ROM 53 is arranged in an address space in which the lower 16 bits indicate “FFFFh” to “0000h”. This is because the chip enable signal CE2 is activated when the address has the above-described value. When the memory cartridge 2 is mounted in the karaoke mode, the CE2 output port of the processor 51 is connected to the CE input port of the main body ROM 53. This is because they are connected (see FIG. 5). That is, in this case, the main body ROM 53 is activated by the chip enable signal CE2.

上記のように、プロセッサ５１は、電源が投入されると、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”にアクセスして、その２バイトにより示される位置にマッピングされたプログラムを実行する。ブートプログラムＢＰ２は、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされているため、カラオケモードにおいてメモリカートリッジ２が装着されている状態で電源が投入されたときは、ブートプログラムＢＰ２が最初に実行される。   As described above, when the power is turned on, the processor 51 accesses the addresses “00FFFC” and “00FFFD” and executes the program mapped to the position indicated by the two bytes. Since the boot program BP2 is mapped to the position indicated by the two bytes of the addresses “00FFFC” and “00FFFD”, when the power is turned on with the memory cartridge 2 mounted in the karaoke mode, the boot program BP2 BP2 is executed first.

以上のように、カラオケモードにおいて、メモリカートリッジ２が装着されていないときと装着されているときとでプロセッサ５１から見たアドレス空間のマッピング状態を異ならせるようにしたため、メモリカートリッジ２の着脱状態に応じて、本体ＲＯＭ５３およびカートリッジＲＯＭ７７に記憶された各々のプログラムを適切に起動させることができる。   As described above, in the karaoke mode, the address space mapping state as viewed from the processor 51 is different depending on whether the memory cartridge 2 is not installed or not. Accordingly, each program stored in the main body ROM 53 and the cartridge ROM 77 can be activated appropriately.

図１３は、ライトモードにおいてメモリカートリッジ２が装着されているときのアドレス空間のマッピング状態を示す図解図である。図１３に示すように、ライトモードにおいてメモリカートリッジ２が装着されているときは、上位８ビットが”００ｈ”〜”３Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”８０ｈ”〜”ＢＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、本体ＲＯＭ５３が配置される。なぜなら、チップイネーブル信号ＣＥ１は、アドレスが上記した値のときにアクティブにされるところ、ライトモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ１出力ポートは本体ＲＯＭ５３のＣＥ入力ポートに接続されるからである（図７参照）。つまり、この場合、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ１により活性化されるからである。   FIG. 13 is an illustrative view showing a mapping state of the address space when the memory cartridge 2 is mounted in the write mode. As shown in FIG. 13, when the memory cartridge 2 is mounted in the write mode, the upper 8 bits indicate “00h” to “3Fh” and the lower 16 bits indicate “FFFFh” to “8000h”. The main body ROM 53 is arranged in the space and the address space in which the upper 8 bits indicate “80h” to “BFh” and the lower 16 bits indicate “FFFFh” to “0000h”. This is because the chip enable signal CE1 is activated when the address has the above-mentioned value. When the memory cartridge 2 is mounted in the write mode, the CE1 output port of the processor 51 is connected to the CE input port of the main body ROM 53. This is because they are connected (see FIG. 7). That is, in this case, the main body ROM 53 is activated by the chip enable signal CE1.

また、上位８ビットが”６０ｈ”〜”７Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”Ｅ０ｈ”〜”ＦＦｈ”を示し、かつ下位１６ビットが狽eＦＦＦｈ煤`”００００ｈ”を示すアドレス空間に、カートリッジＲＯＭ７７が配置される。なぜなら、チップイネーブル信号ＣＥ２は、アドレスが上記した値のときにアクティブにされるところ、ライトモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ２出力ポートはカートリッジＲＯＭ７７のＣＥ入力ポートに接続されるからである（図７参照）。つまり、この場合、カートリッジＲＯＭ７７は、チップイネーブル信号ＣＥ２により活性化されるからである。   Further, the upper 8 bits indicate “60h” to “7Fh” and the lower 16 bits indicate “FFFFh” to “8000h”, and the upper 8 bits indicate “E0h” to “FFh”, and The cartridge ROM 77 is arranged in an address space in which the lower 16 bits indicate “eFFFh” `“ 0000h ”. This is because the chip enable signal CE2 is activated when the address has the above-described value. When the memory cartridge 2 is mounted in the write mode, the CE2 output port of the processor 51 is connected to the CE input port of the cartridge ROM 77. This is because they are connected (see FIG. 7). That is, in this case, the cartridge ROM 77 is activated by the chip enable signal CE2.

上記のように、プロセッサ５１は、電源が投入されると、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”にアクセスして、その２バイトにより示される位置にマッピングされたプログラムを実行する。ブートプログラムＢＰ１は、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされているため、ライトモードにおいてメモリカートリッジ２が装着されている状態で電源が投入されたときは、ブートプログラムＢＰ１が最初に実行される。   As described above, when the power is turned on, the processor 51 accesses the addresses “00FFFC” and “00FFFD” and executes the program mapped to the position indicated by the two bytes. Since the boot program BP1 is mapped to the position indicated by the two bytes of the addresses “00FFFC” and “00FFFD”, when the power is turned on with the memory cartridge 2 mounted in the write mode, the boot program BP1 BP1 is executed first.

以上のことから明らかなように、メモリカートリッジ２が装着されている場合でも、動作モード（カラオケモード、ライトモード）に応じて、本体ＲＯＭ５３およびカートリッジＲＯＭ７７に記憶された各々のプログラムを適切に起動させることができる。   As is clear from the above, even when the memory cartridge 2 is mounted, the respective programs stored in the main body ROM 53 and the cartridge ROM 77 are appropriately activated according to the operation mode (karaoke mode, light mode). be able to.

さて一方、ライトモードにおいてメモリカートリッジ２が装着されていないときは、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ１により活性化されるため（図６参照）、本体ＲＯＭ５３は、図１１と同じ配置となる。プロセッサ５１は上位８ビットが”００ｈ”のアドレスからアクセスを開始するため、ライトモードにおいてメモリカートリッジ２が装着されていない状態で電源が投入されたときは、ブートプログラムＢＰ１が最初に実行される。   On the other hand, when the memory cartridge 2 is not mounted in the write mode, the main body ROM 53 is activated by the chip enable signal CE1 (see FIG. 6), so the main body ROM 53 has the same arrangement as FIG. Since the processor 51 starts access from an address whose upper 8 bits are “00h”, the boot program BP1 is executed first when the power is turned on in the write mode without the memory cartridge 2 attached.

次に、プロセッサ５１のＩ／Ｏポートの数が不足した場合の対処方法を説明する。   Next, a coping method when the number of I / O ports of the processor 51 is insufficient will be described.

図１４は、カラオケモードにおけるプロセッサ５１とキーマトリクス回路６３とＵＳＢコントローラ６５との接続状態を示す図解図である。図１４に示すように、キーマトリクス回路６３の一方の出力信号を伝達するラインＬ９は、セレクタ６１のポートｂ３に接続される。キーマトリクス回路６３の他方の出力信号を伝達するラインＬ１０は、ポートｂ４に接続される。ポートＢ３に接続されたラインＬ１１は、プロセッサ５１のＩ／Ｏポート及びセレクタ６１のポートａ３に接続される。ポートＢ４に接続されたラインＬ１２は、プロセッサ５１のＩ／Ｏポートに接続される。ポートＡ３に接続されたラインＬ１３は、ＵＳＢコントローラ６５のＣＳ入力ポートに接続される。他のラインＬ１〜Ｌ８の接続関係及びセレクタ６１の動作は、図４と同じである。   FIG. 14 is an illustrative view showing a connection state of the processor 51, the key matrix circuit 63, and the USB controller 65 in the karaoke mode. As shown in FIG. 14, the line L 9 for transmitting one output signal of the key matrix circuit 63 is connected to the port b 3 of the selector 61. The line L10 for transmitting the other output signal of the key matrix circuit 63 is connected to the port b4. The line L11 connected to the port B3 is connected to the I / O port of the processor 51 and the port a3 of the selector 61. The line L12 connected to the port B4 is connected to the I / O port of the processor 51. The line L13 connected to the port A3 is connected to the CS input port of the USB controller 65. The connection relationship of the other lines L1 to L8 and the operation of the selector 61 are the same as those in FIG.

カラオケモードにおいてメモリカートリッジ２が装着されている場合、セレクタ６１により、ラインＬ９とラインＬ１１とが接続されるとともに、ラインｌ０とラインＬ１２とが接続される。従って、カラオケモードでは、プロセッサ５１は、Ｉ／Ｏポートを介して、キーマトリクス回路６３からの２つの出力信号を受け取ることができる。   When the memory cartridge 2 is mounted in the karaoke mode, the selector 61 connects the line L9 and the line L11, and connects the line l0 and the line L12. Therefore, in the karaoke mode, the processor 51 can receive two output signals from the key matrix circuit 63 via the I / O port.

図１５は、ライトモードにおけるプロセッサ５１とキーマトリクス回路６３とＵＳＢコントローラ６５との接続状態を示す図解図である。図１５に示すように、ライトモードにおいてメモリカートリッジ２が装着されている場合、セレクタ６１により、ラインＬ９とラインＬ１１とが非接続にされるとともに、ラインｌ０とラインＬ１２とが非接続状態にされる。従って、ライトモードでは、プロセッサ５１のＩ／Ｏポートには、キーマトリクス回路６３からの２つの出力信号は入力されない。一方、セレクタ６１により、ラインＬ１３とラインＬ１１とが接続される。従って、プロセッサ５１は、ラインＬ１１に接続されたＩ／Ｏポートを介して、ＵＳＢコントローラ６５に、チップセレクト信号ＣＳを与え、ＵＳＢコントローラ６５を活性化することができる。   FIG. 15 is an illustrative view showing a connection state of the processor 51, the key matrix circuit 63, and the USB controller 65 in the write mode. As shown in FIG. 15, when the memory cartridge 2 is mounted in the write mode, the selector 61 disconnects the line L9 and the line L11 and disconnects the line l0 and the line L12. The Accordingly, in the write mode, the two output signals from the key matrix circuit 63 are not input to the I / O port of the processor 51. On the other hand, the line L13 and the line L11 are connected by the selector 61. Therefore, the processor 51 can provide the chip select signal CS to the USB controller 65 via the I / O port connected to the line L11 to activate the USB controller 65.

以上のように、プロセッサ５１のＩ／Ｏポートに接続されるラインＬ１１の接続先を、カラオケモードとライトモードとで切り替えることにより、Ｉ／Ｏポートの不足を解消できる。つまり、ラインＬ１１が接続されたＩ／Ｏポートを、キーマトリクス回路６３の一方の出力信号と、ＵＳＢコントローラ６５に与えるチップセレクト信号ＣＳと、で共用することで、Ｉ／Ｏポートの不足を解消できる。   As described above, the shortage of the I / O port can be solved by switching the connection destination of the line L11 connected to the I / O port of the processor 51 between the karaoke mode and the light mode. That is, the I / O port connected to the line L11 is shared by one output signal of the key matrix circuit 63 and the chip select signal CS applied to the USB controller 65, thereby eliminating the shortage of I / O ports. it can.

さて、以上のように、本実施の形態によれば、メモリカートリッジ２が未装着の場合、本体ＲＯＭ５３は図１１のように配置され、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされたブートプログラムＢＰ１が最初に実行される。また、カラオケモードにおいてメモリカートリッジ２が装着されている場合、カートリッジＲＯＭ７７は図１２のように配置され、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされたブートプログラムＢＰ２が最初に実行される。以上のように、メモリカートリッジ２を装着したときと装着しないときとで異なるプログラムを起動できる。   As described above, according to the present embodiment, when the memory cartridge 2 is not mounted, the main body ROM 53 is arranged as shown in FIG. 11 and is a position indicated by two bytes of addresses “00FFFC” and “00FFFD”. The boot program BP1 mapped to is first executed. When the memory cartridge 2 is mounted in the karaoke mode, the cartridge ROM 77 is arranged as shown in FIG. 12, and the boot program BP2 mapped at the position indicated by the two bytes of the addresses “00FFFC” and “00FFFD” is the first. To be executed. As described above, different programs can be started when the memory cartridge 2 is attached and when it is not attached.

さらに、ライトモードにおいてメモリカートリッジ２が装着されている場合、本体ＲＯＭ５３は図１３のように配置され、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされたブートプログラムＢＰ１が最初に実行される。従って、メモリカートリッジ２を装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる。   Further, when the memory cartridge 2 is mounted in the write mode, the main body ROM 53 is arranged as shown in FIG. 13, and the boot program BP1 mapped to the position indicated by 2 bytes of the addresses “00FFFC” and “00FFFD” is the first. To be executed. Therefore, even when the memory cartridge 2 is mounted, different programs can be activated according to the operation mode.

なお、本発明は、上記の実施の形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば、以下のような変形も可能である。   The present invention is not limited to the above-described embodiment, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.

（１）上記では、メモリカートリッジ２にＯＴＰＲＯＭ７７を内蔵した。ただし、メモリカートリッジ２に内蔵するメモリは、ＯＴＰＲＯＭに限られない。例えば、フラッシュメモリを内蔵することもできる。   (1) In the above, the OTPROM 77 is built in the memory cartridge 2. However, the memory built in the memory cartridge 2 is not limited to the OTPROM. For example, a flash memory can be incorporated.

（２）マイク一体型カラオケ装置１は、オートパワーオフ機能（例えば、１５分間無操作で電源オフ）を有しているが、ＵＳＢコントローラ６５が、ＰＣ３の電源で動作しているときは、オートパワーオフ機能は実行されない。   (2) The microphone-integrated karaoke apparatus 1 has an auto power-off function (for example, power off for 15 minutes without operation), but when the USB controller 65 is operating with the power source of the PC 3, The power off function is not performed.

（３）上記では、カートリッジＲＯＭ７７には、カラオケプログラムが予め格納されており、カラオケデータだけを書き込んだが、書き込み対象は、データに限らずプログラムも含まれる。また、カートリッジＲＯＭ７７への書き込み対象は、カラオケに関するものに限らず、ゲームプログラムやゲームデータなど、特に限定されない。   (3) In the above description, the karaoke program is stored in advance in the cartridge ROM 77, and only the karaoke data is written. However, the writing target is not limited to the data but includes the program. Further, the object to be written in the cartridge ROM 77 is not limited to those relating to karaoke, and is not particularly limited to game programs and game data.

（４）上記では、ＵＳＢコントローラ６５、プロセッサ５１、及びバス５５を経由して、カラオケデータをカートリッジＲＯＭ７７に書き込んだ。このような経路ではなく、ＤＭＡコントローラを設け、ＤＭＡコントローラ及びＵＳＢコントローラ６５をバス５５に接続して、プロセッサ５１を介さずに、ＤＭＡコントローラにより、ＵＳＢコントローラ６５が取得したカラオケデータを、カートリッジＲＯＭ７７に書き込むこともできる。   (4) In the above description, the karaoke data is written in the cartridge ROM 77 via the USB controller 65, the processor 51, and the bus 55. Instead of such a path, a DMA controller is provided, the DMA controller and the USB controller 65 are connected to the bus 55, and the karaoke data acquired by the USB controller 65 is transferred to the cartridge ROM 77 by the DMA controller without using the processor 51. You can also write.

（５）上記では、本体ＲＯＭ５３に、警告メッセージ表示プログラムＮＰ２、書き込み制御プログラム、及びＵＳＢ制御プログラムを格納した。ただし、これらのプログラムを、カートリッジＲＯＭ７７の既書込みエリアに格納してもよい。この場合は、ライドモードにおいて、メモリカートリッジ２が装着されていないときは、図１１に示したように本体ＲＯＭ５３が配置される。従って、接続関係は図４のようになる。一方、ライドモードにおいて、メモリカートリッジ２が装着されているときは、図１２に示したように本体ＲＯＭ５３及びカートリッジＲＯＭ７７が配置される。従って、接続関係は図５のようになる。   (5) In the above description, the main body ROM 53 stores the warning message display program NP2, the write control program, and the USB control program. However, these programs may be stored in the already written area of the cartridge ROM 77. In this case, in the ride mode, when the memory cartridge 2 is not mounted, the main body ROM 53 is arranged as shown in FIG. Therefore, the connection relationship is as shown in FIG. On the other hand, when the memory cartridge 2 is mounted in the ride mode, the main body ROM 53 and the cartridge ROM 77 are arranged as shown in FIG. Therefore, the connection relationship is as shown in FIG.

（ａ）本発明の実施の形態による情報処理装置としてのマイク一体型カラオケ装置によるライトモードにおけるパーソナルコンピュータとの接続状態を示す図。（ｂ）同マイク一体型カラオケ装置によるカラオケモードにおけるテレビジョンモニタとの接続状態を示す図。(A) The figure which shows the connection state with the personal computer in the light mode by the microphone integrated karaoke apparatus as an information processing apparatus by embodiment of this invention. (B) The figure which shows the connection state with the television monitor in the karaoke mode by the microphone integrated karaoke apparatus. （ａ）同マイク一体型カラオケ装置の正面図。（ｂ）同マイク一体型カラオケ装置の背面図。（ｃ）同マイク一体型カラオケ装置の右側面図。(A) The front view of the microphone integrated karaoke apparatus. (B) The rear view of the microphone integrated karaoke apparatus. (C) The right view of the microphone integrated karaoke apparatus. 同マイク一体型カラオケ装置の電気的構成を示す図。The figure which shows the electrical structure of the microphone integrated karaoke apparatus. 同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されていないときのプロセッサと本体ＲＯＭとの接続状態を示す図解図。FIG. 3 is an illustrative view showing a connection state between a processor and a main body ROM when a memory cartridge is not mounted in the karaoke mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されているときのプロセッサと本体ＲＯＭとカートリッジＲＯＭとの接続状態を示す図解図。FIG. 3 is an illustrative view showing a connection state of a processor, a main body ROM, and a cartridge ROM when a memory cartridge is mounted in the karaoke mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のライトモードにおいてメモリカートリッジが装着されていないときのプロセッサと本体ＲＯＭとの接続状態を示す図解図。FIG. 3 is an illustrative view showing a connection state between a processor and a main body ROM when a memory cartridge is not mounted in the light mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のライトモードにおいてメモリカートリッジが装着されているときのプロセッサと本体ＲＯＭとカートリッジＲＯＭとの接続状態を示す図解図。FIG. 3 is an illustrative view showing a connection state of a processor, a main body ROM, and a cartridge ROM when a memory cartridge is mounted in the light mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のコネクタ及びメモリカートリッジの形状を示す外観図。The external view which shows the shape of the connector of the microphone integrated karaoke apparatus, and a memory cartridge. 同マイク一体型カラオケ装置のコネクタ及びメモリカートリッジの形状を示す図解図。An illustrative view showing the shape of the connector and the memory cartridge of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置に搭載されたプロセッサから見たアドレス空間の図解図。An illustration of the address space seen from the processor installed in the microphone-integrated karaoke device. 同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されていないときのアドレス空間のマッピング状態を示す図解図。FIG. 3 is an illustrative view showing a mapping state of an address space when a memory cartridge is not mounted in the karaoke mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図。FIG. 4 is an illustrative view showing a mapping state of an address space when a memory cartridge is mounted in the karaoke mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のライトモードにおいてメモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図。FIG. 4 is an illustrative view showing a mapping state of an address space when a memory cartridge is mounted in a write mode of the microphone-integrated karaoke apparatus. 同マイク一体型カラオケ装置のカラオケモードにおけるプロセッサとキーマトリクス回路とＵＳＢコントローラとの接続状態を示す図解図。The illustration figure which shows the connection state of the processor in the karaoke mode of the microphone integrated karaoke apparatus, a key matrix circuit, and a USB controller. 同マイク一体型カラオケ装置のライトモードにおけるプロセッサとキーマトリクス回路とＵＳＢコントローラとの接続状態を示す図解図。FIG. 3 is an illustrative view showing a connection state of a processor, a key matrix circuit, and a USB controller in a light mode of the microphone-integrated karaoke apparatus.

符号の説明Explanation of symbols

１…マイク一体型カラオケ装置、２…メモリカートリッジ、３…パーソナルコンピュータ、４…ネットワーク、５…ＵＳＢケーブル、７…テレビジョンモニタ、９…Ａ／Ｖケーブル、２９…モード選択スイッチ、５１…プロセッサ、５３…ＲＯＭ（本体ＲＯＭ）、６１…セレクタ、６３…キーマトリクス回路、６５…ＵＳＢコントローラ、７７…ＯＴＰＲＯＭ（カートリッジＲＯＭ）。
DESCRIPTION OF SYMBOLS 1 ... Microphone integrated karaoke apparatus, 2 ... Memory cartridge, 3 ... Personal computer, 4 ... Network, 5 ... USB cable, 7 ... Television monitor, 9 ... A / V cable, 29 ... Mode selection switch, 51 ... Processor, 53 ... ROM (main body ROM), 61 ... selector, 63 ... key matrix circuit, 65 ... USB controller, 77 ... OTPROM (cartridge ROM).

Claims (3)

第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、
前記第１ブートプログラムを格納した第１のメモリと、
前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、を備え、
前記メモリカートリッジが前記コネクタに装着されていない場合は、前記第１のメモリが前記第１領域に配置され、
前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１のメモリが前記アドレス空間の第２領域に配置されるとともに、前記第２のメモリが前記第１領域に配置され、
前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１のメモリが前記第１領域に配置されるとともに、前記第２のメモリが前記第２領域に配置される、情報処理装置。 A processor that executes a program mapped to the first area of the address space among the first boot program and the second boot program when the power is turned on;
A first memory storing the first boot program;
A connector to which a memory cartridge containing a second memory storing the second boot program is mounted;
When the memory cartridge is not attached to the connector, the first memory is disposed in the first area,
When the memory cartridge is attached to the connector and the first operation mode is selected, the first memory is arranged in the second area of the address space and the second memory Is disposed in the first region,
When the memory cartridge is attached to the connector and the second operation mode is selected, the first memory is disposed in the first area and the second memory is the first memory. An information processing apparatus arranged in two areas. 第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、
前記第１ブートプログラムを格納した第１のメモリと、
前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、
前記メモリカートリッジが前記コネクタに装着されていない場合は、前記プロセッサからの第１イネーブル信号を伝達する第１の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１の信号線を前記第２のメモリに接続するとともに、前記プロセッサからの第２イネーブル信号を伝達する第２の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１の信号線を前記第１のメモリに接続するとともに、前記第２の信号線を前記第２のメモリに接続する接続機構と、を備え、
前記プロセッサは、アドレスが前記第１領域を示す場合に、前記第１イネーブル信号をアクティブにし、アドレスが前記アドレス空間の第２領域を示す場合に、前記第２イネーブル信号をアクティブにする、情報処理装置。 A processor that executes a program mapped to the first area of the address space among the first boot program and the second boot program when the power is turned on;
A first memory storing the first boot program;
A connector in which a memory cartridge containing a second memory storing the second boot program is mounted;
When the memory cartridge is not attached to the connector, a first signal line for transmitting a first enable signal from the processor is connected to the first memory, and the memory cartridge is attached to the connector. And the first operation mode is selected, the first signal line is connected to the second memory, and a second signal line for transmitting a second enable signal from the processor is provided. The first signal line is connected to the first memory when connected to the first memory, the memory cartridge is attached to the connector, and the second operation mode is selected. And a connection mechanism for connecting the second signal line to the second memory,
The processor activates the first enable signal when an address indicates the first area, and activates the second enable signal when the address indicates a second area of the address space. apparatus. 前記第１動作モードは、前記第２のメモリからプログラム及び／又はデータをリードするモードであり、前記第２動作モードは、前記第２のメモリにプログラム及び／又はデータをライトするモードである、請求項１又は２記載の情報処理装置。
The first operation mode is a mode for reading a program and / or data from the second memory, and the second operation mode is a mode for writing a program and / or data to the second memory. The information processing apparatus according to claim 1 or 2.
JP2004260779A 2004-09-08 2004-09-08 Information processor Pending JP2006079244A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004260779A JP2006079244A (en) 2004-09-08 2004-09-08 Information processor
PCT/JP2005/016867 WO2006028255A1 (en) 2004-09-08 2005-09-07 Information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004260779A JP2006079244A (en) 2004-09-08 2004-09-08 Information processor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007006960U Continuation JP3137354U (en) 2007-09-07 2007-09-07 Information processing device

Publications (1)

Publication Number Publication Date
JP2006079244A true JP2006079244A (en) 2006-03-23

Family

ID=36036534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004260779A Pending JP2006079244A (en) 2004-09-08 2004-09-08 Information processor

Country Status (2)

Country Link
JP (1) JP2006079244A (en)
WO (1) WO2006028255A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122836A (en) * 2007-11-13 2009-06-04 Konica Minolta Business Technologies Inc Information processor and program

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331335A (en) * 2000-05-22 2001-11-30 Ricoh Co Ltd Method for rewriting program, computer-readable recording medium and electronic device
JP4775831B2 (en) * 2000-10-19 2011-09-21 新世代株式会社 Memory cartridge system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122836A (en) * 2007-11-13 2009-06-04 Konica Minolta Business Technologies Inc Information processor and program
JP4715834B2 (en) * 2007-11-13 2011-07-06 コニカミノルタビジネステクノロジーズ株式会社 Information processing apparatus and program

Also Published As

Publication number Publication date
WO2006028255A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP3075809U (en) Karaoke microphone
US6582311B1 (en) Memory card device, video game apparatus, and program providing medium
US20070223719A1 (en) Headphone for playing audio files
TW581704B (en) Entertainment device, information processing device, and mobile recording device
EP0976430A1 (en) Portable electronic device, entertainment system, and recording medium
US20060053238A1 (en) Data exchangeable usb device and method therewith
JP3345384B2 (en) GAME SYSTEM AND ITS PERIPHERAL DEVICE, GAME SYSTEM CONTROL METHOD
KR20010006433A (en) Portable Electronic Device and Entertainment System
JP3370978B2 (en) Entertainment apparatus and information processing apparatus
JP3137354U (en) Information processing device
JP2006079244A (en) Information processor
JP2000181875A (en) Portable information terminal and recording medium
JP4775831B2 (en) Memory cartridge system
JP4421080B2 (en) Information processing device
JP2013046842A (en) Game machine
JP2017104699A (en) Game machine
US20070005162A1 (en) Lighting audio playing apparatus
JP2008065549A (en) Microcomputer, information processing system, electronic equipment and start control method for microcomputer
US11361615B2 (en) Information management system and information processing device
CN201315151Y (en) Electronic-organ with built-in MP3 player
JP4077829B2 (en) Portable information terminal and recording medium
KR200371116Y1 (en) Duplication charging structure of MP3 Player
JP5049431B2 (en) Information processing apparatus, storage device used therefor, and information processing method
JP2010019869A (en) Compact karaoke machine and karaoke machine
JP2021137384A (en) Game machine