JP2006074099A - Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ - Google Patents

Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ Download PDF

Info

Publication number
JP2006074099A
JP2006074099A JP2004251527A JP2004251527A JP2006074099A JP 2006074099 A JP2006074099 A JP 2006074099A JP 2004251527 A JP2004251527 A JP 2004251527A JP 2004251527 A JP2004251527 A JP 2004251527A JP 2006074099 A JP2006074099 A JP 2006074099A
Authority
JP
Japan
Prior art keywords
circuit
pwm modulation
staircase wave
switches
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004251527A
Other languages
English (en)
Inventor
Hideo Yanai
秀生 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004251527A priority Critical patent/JP2006074099A/ja
Priority to US11/215,008 priority patent/US7161519B2/en
Publication of JP2006074099A publication Critical patent/JP2006074099A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】 本発明は、Ｄ級アンプの実装面積の増大を防ぐことができるＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプを提供することを目的とする。
【解決手段】 本発明のＰＷＭ変調回路は、アナログベースバンド信号を階段波を用いてＰＷＭ変調する。階段波生成回路１４は、複数の定電流源回路１０と、複数のスイッチ１６と、シリアル―パラレル変換回路１９と、前記複数の定電流源回路１０から入力される定電流を任意の値の定電圧に変換して出力する出力電圧制御回路と１２、１３、を有し、１９から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチ１６に接続された前記複数の定電流源回路１０から入力された定電流を前記出力電圧制御回路１２、１３が所定の比率の定電圧に変換して、階段波を生成することを特徴とする。
【選択図】 図１

Description

本発明は、携帯機器等に用いられる、階段波を用いたＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプに関するものである。
近年、アンプの小型化並びに高効率の要求から、いわゆるＤ級アンプを用いたアンプが普及している。
図１１は、従来のＤ級アンプの構成を示すブロック図である。従来のＤ級アンプは、アナログ信号入力端子１０１と、矩形波入力端子１０２と、ＰＷＭ変調回路１０３と、出力段アンプ１０４と、インダクタＬ１０８とコンデンサＣ１０９により構成されたＬ／Ｃフィルタ１０５と、スピーカー１０６と、被変調波出力端子１０７とを備えた構成となっている。
Ｄ級アンプは、ＰＷＭ変調回路１０３が、アナログ信号入力端子１０１より入力されたアナログ信号と矩形波入力端子１０２より入力された矩形波信号を変調処理してデジタル信号に変換した後、出力段アンプ１０４が、ＰＷＭ変調回路１０３で変調された変調波信号を増幅して出力段に接続されたＬ／Ｃフィルタ１０５に出力し、Ｌ／Ｃフィルタ１０５およびスピーカー１０６が、出力段アンプ１０４で増幅された変調波信号をＬＰＦ特性によりアナログ信号に戻すことにより、増幅を行う。
上述のような従来のＤ級アンプは、デジタル信号の増幅、すなわち信号のＯＮ／ＯＦＦ処理のみによって信号の増幅が行えるため、高い電力効率を実現することができる。
また、従来のＤ級アンプには、差動出力の電圧信号を３値にし、かつ無音時の差動出力の位相を同相にして、スピーカー出力に電流が流れないようにして、Ｌ／Ｃフィルタを除去するものも開示されている（例えば、特許文献１参照）。
米国特許６６１４２９７
しかしながら、図１１に示す従来のＤ級アンプは、ＰＷＭ変調波生成に矩形波を用いているため、図１２の従来の矩形波の周波数成分の特性に示すように高調波成分が大きくなってしまい、この高調波成分を除去するためにＬ／Ｃフィルタ１０５の定数を大きくする必要がある。その結果として、Ｄ級アンプの実装面積の増大を招き易い。
また、特許文献１記載の技術は、差動出力が必要なため出力端子を追加する必要があるため、結果としてＤ級アンプの実装面積増大を招き易く、また、単相出力では適用できない。
本発明は、上述の課題に鑑みてなされたもので、Ｄ級アンプの実装面積の増大を防ぐことができるＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプを提供することを目的とする。
本発明のＰＷＭ変調回路は、アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、前記階段波生成回路は、複数の定電流源回路と、前記複数の定電流源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、前記複数の定電流源回路から入力される定電流を任意の値の定電圧に変換して出力する出力電圧制御回路と、を有し、前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電流源回路から入力された定電流を前記出力電圧制御回路が所定の比率の定電圧に変換して、階段波を生成することを特徴とする。
この構成により、高調波成分が抑圧された階段波を生成し、ＰＷＭ変調回路の階段波信号入力端子に入力することにより、高調波成分が少ない階段波に対してＰＷＭ変調を行うことができる。
また、本発明のＰＷＭ変調回路は、アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、前記階段波生成回路は、複数の定電圧源回路と、前記複数の定電圧源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、を有し、前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電圧源回路が所定の比率の定電圧を出力して、階段波を生成することを特徴とする。
この構成により、定電圧源回路を使っても定電流源回路を使うときと同様に、高調波成分が少ない階段波に対してＰＷＭ変調を行うことができる。
また、本発明のＰＷＭ変調回路は、前記複数の定電圧源回路が、前記複数のスイッチのＯＮ／ＯＦＦ状態に応じて電圧値の異なる複数の電圧を出力可能なＤＣ―ＤＣコンバータ回路と、前記複数の電圧の電圧値を任意に設定する電圧制御回路を含んで構成され、前記階段波生成回路は、前記電圧制御回路により設定された所定の比率の電圧値により前記ＤＣ―ＤＣコンバータ回路が複数の電圧を出力して、階段波を生成するものを含む。
この構成により、電圧値が設定できるＤＣ―ＤＣコンバータ回路使っても定電流源回路を使うときと同様に、高調波成分が少ない階段波に対してＰＷＭ変調を行うことができる。
また、本発明のＰＷＭ変調回路は、前記シリアル―パラレル変換回路が、前記クロック信号入力端子から入力されたクロック信号を分周して出力する分周回路と、前記分周回路から入力された信号を遅延して出力する、遅延量が異なる複数の遅延回路とを含み、前記複数のスイッチは、前記複数の遅延回路にそれぞれ接続されたものを含む。
この構成により、前記複数のスイッチそれぞれに時間差を持たせてクロック信号を入力することができるため、複数のスイッチ毎に異なるタイミングでクロック信号を入力しなくても、一つのスイッチをＯＮ状態に切り替えれば、他のスイッチを全てＯＦＦ状態に切り替えることができる。
また、本発明のＰＷＭ変調回路は、前記所定の比率が、前記階段波生成回路により生成される階段波の振幅比を１：√２またはそれに近い値としたものを含む。
この構成により、高調波成分を十分抑圧することができる。
本発明のＤ級アンプは、本発明ののＰＷＭ変調回路と、前記ＰＷＭ変調回路から入力されたＰＷＭ変調信号を増幅して出力する出力段アンプと、前記出力段アンプから入力された信号を音声信号として出力するスピーカーと、を備えるものである。
この構成により、高調波成分が抑圧された階段波を生成し、ＰＷＭ変調回路の階段波信号入力端子に入力し、高調波成分が少ない階段波に対してＰＷＭ変調を行い、出力段アンプが変調された信号を増幅し、スピーカーから高調波成分が少ないもとの音声信号を復元する。これにより、Ｌ／Ｃフィルタが不要になるので、Ｄ級アンプの実装面積の増大を防ぐことがない。
本発明のＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプによれば、Ｄ級アンプの実装面積の増大をを防ぐことができる。
以下、本発明の実施形態のＤ級アンプについて、図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態のＰＷＭ変調回路を用いたＤ級アンプの構成を示すブロック図である。第１の実施形態のＰＷＭ変調回路を用いたＤ級アンプは、アナログベースバンド信号が入力されるアナログベースバンド信号入力端子１と、階段波信号が入力される階段波信号入力端子２と、アナログベースバンド信号入力端子１により入力されたアナログベースバンド信号と階段波信号入力端子２により入力された階段波信号を変調処理し、デジタル信号に変換するＰＷＭ変調回路３と、変調された信号を増幅するＤ級アンプである出力段アンプ４と、スピーカー５と、被変調波を出力する被変調波出力端子６と、階段波信号入力端子２に入力される階段波信号を生成する階段波信号生成回路１４とを有して構成される。
階段波信号生成回路１４は、８種類の定電流源回路１０と、電流源スイッチ回路１６と、電流源スイッチ回路１６の入力端子１７と、電流源スイッチ回路１６のスイッチをクロック信号でＯＮ／ＯＦＦさせるためのクロック信号入力端子１８と、前記クロック信号のシリアル―パラレル変換を行うシリアル―パラレル変換回路１９と、前記クロック信号に応じた定電流を定電圧に変換する出力電圧制御用抵抗１２と、基準電圧端子１１と、電圧ホロア回路１３と、階段波信号出力端子１５と、を有して構成される。前記階段波信号出力端子１５は階段波信号入力端子２に接続されている。また、前記定電流の値を０：±√２：±１とそれぞれ設定している。
以上のように構成された階段波信号生成回路１４について、図２及び図３を用いて説明する。
図２は、本発明の第１の実施形態に係る階段波生成回路の波形を示す図である。図２（ｂ）は電流源スイッチ回路１６を制御するクロック信号波形を示す図であり、その信号波形ａ，ｂ，ｃ，ｄ，ｅ，f，g，hは電流源スイッチ回路１６の電流源スイッチの入力端子１７ａ〜ｈにそれぞれ対応している。また、図２（ｂ）に示す波形がＨレベルのときには、その波形に対応する電流源スイッチはＯＮし、Ｌレベルのときには電流源スイッチはＯＦＦしている。例えば、図２（ｂ）において、時間１Ｈの時には、波形ａに対応する電流源スイッチ１６ａのみがＯＮ状態であり、他の電流源スイッチ１６ｂ〜１６ｈはＯＦＦしていることになる。
図３は、シリアル―パラレル変換を行うシリアル―パラレル変換回路１９の構成を示す。シリアル―パラレル変換を行うシリアル―パラレル変換回路１９のクロック信号入力端子１８に入力された周期２Ｈのクロック信号を、分周回路４０で４分周し、４１ａの遅延回路１で１Ｈ、４１ｂの遅延回路２で２Ｈ、４１cの遅延回路３で３Ｈ等それぞれ順々に遅延させる事により、１７ａ〜１７ｈの出力端子には図２（ｂ）の波形が得られる。
また、定電流回路１０の電流源１０ａ〜１０ｈの各電流値はＢ：Ａ＝１：√２になるように設定されており、また、電流源１０ｄ、１０ｈの電流値は零[Ａ]である。
これにより生成された電流源信号を電圧ホロア回路１３に入力することにより、階段波波形出力端子１５に、図２（ａ）に示すように基準電圧を中心とした波高値の比がＢ：Ａ＝１：√２になる階段波の電圧波形が生成される。また、このように生成された階段波形の周波数成分は、図４に示すように、３次および５次の高調波成分を含まない。
図５から８は、本実施形態のＰＷＭ変調回路に入力される階段波波形のシュミレーション結果である。図５〜８(ａ)は時間領域での波形であり、図５〜８(ｂ)は周波数領域での波形である。
図５は、階段波の波高値を０：±１：±√２の５値にした場合のものである。この図５に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次＋８×ｎ及び５次＋８×ｎ（ｎは整数）の高調波成分が３０ＤＢ以上抑圧されていることが分かる。
図６は、階段波の波高値を０：±１：±√２の５値で、且つ、階段波の波形立が上り時間を遅くした場合のものである。この図６に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次、及び５次の高調波成分が１５ＤＢ以上抑圧されていることが分かる。
図７は、階段波の波高値を０：±１：±√１．９の５値にした場合のものである。この図７に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次、及び５次の高調波成分が２０ＤＢ以上抑圧されていることが分かる。
図８は、階段波の波高値を０：±１の３値にした場合のものである。この図８に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次、及び５次の高調波成分が５ＤＢ以上抑圧されていることが分かる。
このような高調波成分が少ない階段波をＰＷＭ変調回路３の階段波形入力端子２に入力しＰＷＭ変調を生成して、出力段アンプ４を介してスピーカー５に接続することにより、スピーカーから高調波成分の少ないもとの信号を復元することができる。
このように、第１の実施形態によれば、高調波成分が抑圧された階段波を生成し、ＰＷＭ変調回路の階段波信号入力端子に入力し、高調波成分が少ない階段波に対してＰＷＭ変調を行い、出力段アンプが変調された信号を増幅し、スピーカーから高調波成分が少ないもとの信号を復元する。これにより、Ｌ／Ｃフィルタがなくなるので、Ｄ級アンプの実装面積の増大を防ぎ、かつ、ＥＭＩを低減したＤ級アンプを得ることができる。
（第２の実施形態）
図９は、本発明の第２の実施形態に係るＰＷＭ変調回路を用いたＤ級アンプの階段波生成回路の構成を示す。第２の実施形態の階段波生成回路は、第１の実施形態の構成と一部が異なり、階段波生成回路の構成を変更して複数の定電流源回路１０と、電流源スイッチ回路１６の代わりに複数の定電圧源回路３６と複数の電圧源スイッチ回路３１を設け、階段波を生成するものである。
定電圧源回路３６の定電圧の電圧比は１：√２またはそれに近い値に設定される。
クロック信号のシリアル―パラレル変換する回路１９の出力は電圧源スイッチ回路３１の入力端子１７に接続され、クロック信号で電圧源スイッチ回路３１のスイッチをＯＮ／ＯＦＦさせ、電圧源スイッチ回路３１は定電圧源回路３６の出力電圧を前記電圧ホロア回路１３の入力端子に電圧を伝達制御する。
これにより、階段波波形出力端子１５に、第１の実施形態の図２（ａ）に示すような基準電圧を中心とした波高値の比がＢ：Ａ＝１：√２になる階段波の電圧波形が生成される。
その他の構成は、第１の実施形態と同様であり、同様の構成要素には同一符号を付して説明を省略する。
このように、第２の実施形態によれば、定電圧源回路を使って階段波を生成する場合でも、第１の実施形態と同様に、Ｌ／Ｃフィルタがなくなるので、Ｄ級アンプの実装面積の増大を防ぎ、かつ、ＥＭＩを低減したＤ級アンプを得ることができる。
（第３の実施形態）
図１０は、本発明の第３の実施形態に係るＰＷＭ変調回路を用いたＤ級アンプの階段波生成回路の構成を示す。第３の実施形態の階段波生成回路は、第１の実施形態の構成と一部が異なり、階段波生成回路の構成を変更して複数の定電流源回路１０と、電流源スイッチ回路１６の代わりに複数の電圧値が設定できるＤＣ―ＤＣコンバータ回路５２と前記電圧値を設定する為の電圧制御回路５３を設け、階段波を生成するものである。
電圧制御回路５３の入力を可変し、ＤＣ―ＤＣコンバータ回路５２の出力を階段波とし、前記ＤＣ―ＤＣコンバータ回路５２の出力電圧値の比率を１：√２またはそれに近い値として、階段波を生成する。
その他の構成は、第１の実施形態と同様であり、同様の構成要素には同一符号を付して説明を省略する。
このように、第３の実施形態によれば、ＤＣ―ＤＣコンバータ回路を使って階段波を生成する場合でも、第１の実施形態と同様に、Ｌ／Ｃフィルタがなくなるので、Ｄ級アンプの実装面積の増大を防ぎ、かつ、ＥＭＩを低減したＤ級アンプを得ることができる。
本発明のＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプは、Ｄ級アンプの実装面積の増大を防ぐことができるという効果を有し、携帯機器等に用いられる階段波を用いたＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプ等として有用である。
本発明の第１の実施形態のＰＷＭ変調回路を用いたＤ級アンプの構成を示すブロック図 本発明の第１の実施形態に係る階段波生成回路の波形を示す図 （ａ）生成された階段波の電圧波形を示す図 （ｂ）電流源スイッチ回路を制御するクロック信号波形を示す図 本発明の第１の実施形態に係るシリアル―パラレル変換回路の構成を示す図 本発明の第１の実施形態に係る階段波生成回路に生成された階段波波形の周波数成分の特性を示す図 波高比：０：±１：±√２の５値のとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図 波高比：０：±１：±√２の５値で、立ち上がり時間遅いとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図 波高比：０：±１：±√１．９、の５値のとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図 波高比：０：±１、の３値のとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図 本発明の第２の実施形態に係る階段波生成回路の構成を示すブロック図 本発明の第３の実施形態に係る階段波生成回路の構成を示すブロック図 従来のＤ級アンプの構成を示す図 矩形波の周波数成分の特性を示す図 従来のＰＷＭ変調波に用いる矩形波のシュミレーション結果を示す図
符号の説明
１ アナログベースバンド信号入力端子
２ 階段波信号入力端子
３ ＰＷＭ変調回路
４ 出力段アンプ
５ スピーカー
６ 被変調波出力端子
１０ 定電流源回路
１１ 基準電圧端子
１２ 出力電圧制御用抵抗
１３ 電圧ホロア回路
１４ 階段波生成回路
１５ 階段波信号出力端子
１６ 電流源スイッチ回路
１７ 電流源スイッチ入力端子
１８ クロック信号入力端子
１９ シリアル―パラレル変換回路
３０ 電源端子
３１ スイッチ回路
３２，３３，３４ 抵抗
３５ ＮＰＮトランジスタ
３６ 定電圧源回路
４０ 分周回路
４１ 遅延回路
５２ 電圧可変型ＤＣ―ＤＣコンバータ
５３ 電圧制御回路
５４ 電圧制御入力端子

Claims (6)

  1. アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、
    前記階段波生成回路は、複数の定電流源回路と、前記複数の定電流源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、前記複数の定電流源回路から入力される定電流を任意の値の定電圧に変換して出力する出力電圧制御回路と、を有し、
    前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電流源回路から入力された定電流を前記出力電圧制御回路が所定の比率の定電圧に変換して、階段波を生成することを特徴とするＰＷＭ変調回路。
  2. アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、
    前記階段波生成回路は、複数の定電圧源回路と、前記複数の定電圧源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、を有し、
    前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電圧源回路が所定の比率の定電圧を出力して、階段波を生成することを特徴とするＰＷＭ変調回路。
  3. 請求項２記載のＰＷＭ変調回路であって、
    前記複数の定電圧源回路は、前記複数のスイッチのＯＮ／ＯＦＦ状態に応じて電圧値の異なる複数の電圧を出力可能なＤＣ―ＤＣコンバータ回路と、前記複数の電圧の電圧値を任意に設定する電圧制御回路を含んで構成され、
    前記階段波生成回路は、前記電圧制御回路により設定された所定の比率の電圧値により前記ＤＣ―ＤＣコンバータ回路が前記複数の電圧を出力して、階段波を生成するＰＷＭ変調回路。
  4. 請求項１から３いずれかに記載のＰＷＭ変調回路であって、
    前記シリアル―パラレル変換回路は、前記クロック信号入力端子から入力されたクロック信号を分周して出力する分周回路と、前記分周回路から入力された信号を遅延して出力する、遅延量が異なる複数の遅延回路とを含み、
    前記複数のスイッチは、前記複数の遅延回路にそれぞれ接続されたＰＷＭ変調回路。
  5. 請求項１から４項いずれかに記載のＰＷＭ変調回路であって、
    前記所定の比率は、前記階段波生成回路により生成される階段波の振幅比を１：√２またはそれに近い値としたＰＷＭ変調回路。
  6. 請求項１から５のいずれか１項記載のＰＷＭ変調回路と、
    前記ＰＷＭ変調回路から入力されたＰＷＭ変調信号を増幅して出力する出力段アンプと、
    前記出力段アンプから入力された信号を音声信号として出力するスピーカーと、
    を備えるＤ級アンプ。
JP2004251527A 2004-08-31 2004-08-31 Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ Withdrawn JP2006074099A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004251527A JP2006074099A (ja) 2004-08-31 2004-08-31 Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ
US11/215,008 US7161519B2 (en) 2004-08-31 2005-08-31 PWM modulation circuit and class D amplifier using such PWM modulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004251527A JP2006074099A (ja) 2004-08-31 2004-08-31 Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ

Publications (1)

Publication Number Publication Date
JP2006074099A true JP2006074099A (ja) 2006-03-16

Family

ID=35942317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004251527A Withdrawn JP2006074099A (ja) 2004-08-31 2004-08-31 Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ

Country Status (2)

Country Link
US (1) US7161519B2 (ja)
JP (1) JP2006074099A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136669A (ja) * 2015-01-23 2016-07-28 株式会社デンソー 電流ドライバ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415863A (en) * 1981-03-24 1983-11-15 Pioneer Electronic Corporation Pulse width modulation amplifier
CA1289666C (en) * 1983-10-25 1991-09-24 Masashi Takeda Digital-to-analog converting system
US6188261B1 (en) * 1998-01-26 2001-02-13 Nippon Telegraph And Telephone Corporation Programmable delay generator and application circuits having said delay generator
US6542097B1 (en) * 1998-04-16 2003-04-01 Rohm Co., Ltd. Adaptive delta modulation with step size variation responsive to sensed overload
US6208280B1 (en) * 1999-01-11 2001-03-27 Seagate Technology Llc Converting a pulse-width modulation signal to an analog voltage
JP3398113B2 (ja) * 2000-02-14 2003-04-21 ローム株式会社 ミュート回路およびデジタルオーディオ増幅回路
US6614297B2 (en) * 2001-07-06 2003-09-02 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers with reduced EMI

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136669A (ja) * 2015-01-23 2016-07-28 株式会社デンソー 電流ドライバ回路

Also Published As

Publication number Publication date
US20060044168A1 (en) 2006-03-02
US7161519B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
US10008994B2 (en) Audio amplifier system
JP5342599B2 (ja) デジタルｄ級オーディオ増幅器
JP4568572B2 (ja) 音声信号出力回路、および音声出力を発生する電子機器
JP4882353B2 (ja) パルス幅変調増幅器
JP4787742B2 (ja) 信号出力回路、それを用いたオーディオ信号出力装置、電子機器
KR20070064576A (ko) Ｄ급 증폭기
JP2006222852A (ja) デジタルアンプ
US11296685B2 (en) PWM modulator having quantizer calibratable for multi-non-ideal gain-affecting characteristics
Liu et al. A 100 W 5.1-channel digital class-D audio amplifier with single-chip design
US6307431B1 (en) PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator
US8299866B2 (en) Method and device including signal processing for pulse width modulation
US20060181346A1 (en) Constant frequency self-oscillating amplifier
US20030122605A1 (en) Current limiting circuit
JP5194663B2 (ja) 半導体装置
JP2007259456A (ja) 低歪のｄ級増幅器
JP2005109590A (ja) スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置
US20040183579A1 (en) Output control apparatus of pulse width modulator
JP2016111430A (ja) Ｐｗｍ変調装置および音声信号出力装置
JP2004088430A (ja) Ｄ級増幅器
JP2006074099A (ja) Ｐｗｍ変調回路およびそのｐｗｍ変調回路を用いたｄ級アンプ
KR100945683B1 (ko) 불요파 노이즈 감소회로를 구비한 오디오 앰프
JPH09130160A (ja) アナログ信号増幅装置及びオーディオ信号増幅装置
CN114041266A (zh) 合成器模块用数控振荡器、合成器模块、合成器及电子音频信号产生方法
JP5419792B2 (ja) 高周波増幅装置
JP2010124136A (ja) ディジタル電力増幅器及びスピーカユニット

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081020