JP2006073774A - Thin film transistor and its manufacturing method - Google Patents

Thin film transistor and its manufacturing method Download PDF

Info

Publication number
JP2006073774A
JP2006073774A JP2004255066A JP2004255066A JP2006073774A JP 2006073774 A JP2006073774 A JP 2006073774A JP 2004255066 A JP2004255066 A JP 2004255066A JP 2004255066 A JP2004255066 A JP 2004255066A JP 2006073774 A JP2006073774 A JP 2006073774A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
insulating substrate
main surface
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004255066A
Other languages
Japanese (ja)
Inventor
Takuma Asari
琢磨 浅利
Takeshi Harada
健史 原田
Takayuki Takeuchi
孝之 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004255066A priority Critical patent/JP2006073774A/en
Publication of JP2006073774A publication Critical patent/JP2006073774A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film transistor which is reduced in cost, improved in carrier mobility, has an improved ON/OFF ratio of a current, and is kept high in reliability; and to provide its manufacturing method. <P>SOLUTION: The thin film transistor is equipped with an insulating board 3 which is uniform in thickness and provided with a first and a second flat main surfaces, a gate electrode 4 formed on the first main surface of the insulating board 3, a channel layer 2 formed on the second main surface of the insulating board 3 and composed of an organic semiconductor, carbon nanotubes or an organic dispersing material containing, at least, carbon nanotubes, and a source electrode 1 and a drain electrode 5 which are formed on the channel layer 2 interposing the gate electrode 4 between them. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、薄膜トランジスタ及びその製造方法に関するものである。   The present invention relates to a thin film transistor and a method for manufacturing the same.

液晶ディスプレイや有機エレクトロールミネッセンスディスプレイに代表されるフラットパネルディスプレイの各画素の駆動には薄膜トランジスタを用いることが主流となっているが、従来の薄膜トランジスタの能動層はシリコンなどに代表される無機半導体からなっている。   Thin film transistors are mainly used to drive each pixel of flat panel displays typified by liquid crystal displays and organic electroluminescence displays, but the active layers of conventional thin film transistors are made of inorganic semiconductors such as silicon. It has become.

一般に、無機半導体としてアモルファスシリコン(a−Si:H)を用いているが、近年その代替材料として低分子系ではペンタセン、また高分子系ではチオフェン誘導体材料などの有機半導体の開発が著しく進展している。   In general, amorphous silicon (a-Si: H) is used as an inorganic semiconductor, but in recent years, organic semiconductors such as pentacene for low molecular weight materials and thiophene derivative materials for high molecular weight materials have made significant progress. Yes.

その背景には、従来の無機半導体は次の2つの課題を抱えていたことがある。1つ目の課題は、無機半導体は柔軟性に乏しいため、任意の形状を有するディスプレイを得ることが非常に困難であったことである。2つ目の課題は、無機半導体を用いた薄膜トランジスタの作製には、複雑な工程と高真空装置などの高コストで高度な装置が必要であったことである。   In the background, conventional inorganic semiconductors have the following two problems. The first problem is that it is very difficult to obtain a display having an arbitrary shape because inorganic semiconductors have poor flexibility. The second problem is that a thin film transistor using an inorganic semiconductor requires a complicated process and a high-cost and sophisticated device such as a high vacuum device.

そこで、有機半導体を薄膜トランジスタの能動層として採用することによって、インクジェットプリンティング、スピンコーティングなどの液相プロセスを用いることが出来るようになり低コスト化が可能になると同時に、プラスチック基板を用いることで薄膜トランジスタが柔軟性を持つことが出来るようになる。   Therefore, by adopting an organic semiconductor as an active layer of the thin film transistor, it becomes possible to use a liquid phase process such as ink jet printing and spin coating, and the cost can be reduced. Be flexible.

図14は、従来の薄膜トランジスタの断面視における構造を示す図である。この従来の薄膜トランジスタは、基板10上にゲート電極4が形成され、その上にゲート絶縁膜9が形成され、ゲート絶縁膜9上に有機半導体からなるチャネル層2が形成され、チャネル層2上にソース電極1及びドレイン電極5が形成されている。   FIG. 14 is a diagram showing a structure of a conventional thin film transistor in a sectional view. In this conventional thin film transistor, a gate electrode 4 is formed on a substrate 10, a gate insulating film 9 is formed thereon, a channel layer 2 made of an organic semiconductor is formed on the gate insulating film 9, and the channel layer 2 is formed on the channel layer 2. A source electrode 1 and a drain electrode 5 are formed.

また、低動作電圧で高い電界移動度を得るために、基板上に形成した絶縁材料に高誘電率なBST(チタン酸バリウムストロンチウム)を使用しているものがある(例えば、特許文献1参照)。この構成では、電界効果トランジスタ構造として、絶縁材料を保持するための基板を必要としていた。   In addition, in order to obtain a high electric field mobility at a low operating voltage, there is one that uses BST (barium strontium titanate) having a high dielectric constant as an insulating material formed on a substrate (see, for example, Patent Document 1). . In this configuration, a substrate for holding an insulating material is required as a field effect transistor structure.

また、トランジスタ構造を支持するために、シリコーン、セラミック、ガラスなどの無機材料、あるいは、ポリ塩化ビニレン、ポリオレフィンなどのプラスチック材料の基板を用いているものもあった(例えば、特許文献2参照)。
特許第3304299号公報 特開平09−232589号公報
In some cases, a substrate made of an inorganic material such as silicone, ceramic, glass, or a plastic material such as polyvinylene chloride or polyolefin is used to support the transistor structure (see, for example, Patent Document 2).
Japanese Patent No. 3304299 JP 09-232589 A

従来の一般的な薄膜トランジスタでは、ゲート電極と、ソース電極およびドレイン電極と、ゲート絶縁膜と、半導体を用いたチャネル層と、さらにそれらを保持する基板とを少なくとも必要としていた。このような構成では、例えば図14に示すように、基板10上に、ゲート電極4、ゲート絶縁膜9、チャネル層2、ソース電極1およびドレイン電極5が積み重ねられているため、それに伴う製造プロセスが必要であり、低コスト化の妨げになっていた。また、チャネル層2の形成までに、ゲート電極4の形成、ゲート絶縁膜9の形成というように多段階の製造プロセスが行われるため、それによりチャネル層2の下層のゲート絶縁膜9の表面が上下にうねってその高低差が大きくなり、その上に形成されるチャネル層2の表面も上下にうねり、チャネル層2を均一な膜厚に形成することができず、膜厚の厚い部分と薄い部分が生じる。その膜厚の薄い部分によってチャネル層2におけるキャリア移動度が律速されてキャリア移動度が低くなり、また、電流のON/OFF比も低くなるという問題があった。さらには、チャネル層2の膜厚が薄い部分において、水分による劣化、水以外のものとの化学反応による劣化、及び発熱による劣化が顕著となり、上記のキャリア移動度および電流のON/OFF比の特性の劣化が著しく進行し、寿命が短くなるという問題があった。これらの問題は、チャネル層2が、有機半導体、カーボンナノチューブ、あるいは、カーボンナノチューブを少なくとも含む有機分散材料により構成される場合に共通の問題である。   A conventional general thin film transistor requires at least a gate electrode, a source electrode and a drain electrode, a gate insulating film, a channel layer using a semiconductor, and a substrate for holding them. In such a configuration, for example, as shown in FIG. 14, the gate electrode 4, the gate insulating film 9, the channel layer 2, the source electrode 1 and the drain electrode 5 are stacked on the substrate 10. Is necessary, which has hindered cost reduction. In addition, since a multi-stage manufacturing process such as formation of the gate electrode 4 and formation of the gate insulating film 9 is performed before the formation of the channel layer 2, the surface of the gate insulating film 9 below the channel layer 2 is thereby formed. The difference in height between the top and bottom is increased, the surface of the channel layer 2 formed on the top and bottom is also swelled up and down, and the channel layer 2 cannot be formed with a uniform film thickness. A part arises. There is a problem in that the carrier mobility in the channel layer 2 is rate-limited by the thin portion, the carrier mobility is lowered, and the current ON / OFF ratio is also lowered. Further, in the portion where the channel layer 2 is thin, deterioration due to moisture, deterioration due to chemical reaction with other than water, and deterioration due to heat generation become significant, and the above-described carrier mobility and current ON / OFF ratio are reduced. There has been a problem that the deterioration of characteristics is remarkably advanced and the life is shortened. These problems are common when the channel layer 2 is composed of an organic semiconductor, a carbon nanotube, or an organic dispersion material containing at least a carbon nanotube.

そこで本発明は、低コスト化が図れ、キャリア移動度および電流のON/OFF比が改善された信頼性の高い薄膜トランジスタ及びその製造方法を提供することを第1の目的としている。   Therefore, a first object of the present invention is to provide a highly reliable thin film transistor and a method for manufacturing the same, which can reduce costs and have improved carrier mobility and current ON / OFF ratio.

又、本発明は、キャリア移動度と電流のON/OFF比が改善された薄膜トランジスタを複数個配置したアクティブマトリクス型のディスプレイや、前記キャリア移動度と電流のON/OFF比が改善された薄膜トランジスタを集積回路部に用いた無線IDタグや携行用機器を提供することを第2の目的としている。   The present invention also provides an active matrix type display in which a plurality of thin film transistors having improved carrier mobility and current ON / OFF ratio, and a thin film transistor having improved carrier mobility and current ON / OFF ratio. A second object is to provide a wireless ID tag and a portable device used in the integrated circuit portion.

上記課題を解決するために、本発明に係る薄膜トランジスタは、第1の主面および第2の主面が平坦であり、かつ、均一な厚みを有する絶縁基板と、前記絶縁基板の前記第1の主面上に形成されたゲート電極と、前記絶縁基板の前記第2の主面上に形成され、有機半導体、カーボンナノチューブ、あるいは、カーボンナノチューブを少なくとも含む有機分散材料により構成されるチャネル層と、前記チャネル層上または前記チャネル層と前記絶縁基板との間であって前記ゲート電極の両側に位置するように形成されたソース電極およびドレイン電極とを備えている。   In order to solve the above-described problem, a thin film transistor according to the present invention includes an insulating substrate having a flat first surface and a second main surface and a uniform thickness, and the first substrate of the insulating substrate. A gate electrode formed on a main surface, a channel layer formed on the second main surface of the insulating substrate and made of an organic semiconductor, a carbon nanotube, or an organic dispersion material containing at least a carbon nanotube; And a source electrode and a drain electrode formed on the channel layer or between the channel layer and the insulating substrate and on both sides of the gate electrode.

この構成によれば、ゲート絶縁層である絶縁基板は、その両主面が平坦であり、かつ、均一な厚みを有するため、容量成分が基板面内において均一となり、特性の安定した薄膜トランジスタを実現できる。また、絶縁基板がゲート絶縁層を兼ねており、ゲート電極が形成された絶縁基板の第1の主面とは反対側の平坦な第2の主面上にチャネル層が形成されているので、チャネル層の膜厚の均一性が向上し、チャネル層におけるキャリア移動度および電流のON/OFF比の特性が改善された信頼性の高い薄膜トランジスタを実現できる。また、絶縁基板がゲート絶縁層を兼ねているため、構成要素数の減少および製造プロセス数の減少による低コスト化を図ることができる。   According to this configuration, the insulating substrate, which is a gate insulating layer, is flat on both main surfaces and has a uniform thickness, so that the capacitance component is uniform in the substrate surface and a thin film transistor with stable characteristics is realized. it can. In addition, since the insulating substrate also serves as the gate insulating layer, and the channel layer is formed on the flat second main surface opposite to the first main surface of the insulating substrate on which the gate electrode is formed, A highly reliable thin film transistor with improved uniformity of channel layer thickness and improved carrier mobility and current ON / OFF ratio characteristics in the channel layer can be realized. In addition, since the insulating substrate also serves as the gate insulating layer, the cost can be reduced by reducing the number of components and the number of manufacturing processes.

また、本発明において、前記絶縁基板の前記ゲート電極が形成された前記第1の主面を覆う第1の絶縁保護層と、前記絶縁基板の前記チャネル層と前記ソース電極およびドレイン電極とが形成された前記第2の主面を覆う第2の絶縁保護層とのうち、少なくとも何れか一方の前記絶縁保護層が設けられていることが好ましい。このように絶縁保護層を設けることにより、絶縁保護層を設けた側からの水分等の浸入を防止でき、経時変化によるチャネル層の劣化を防止し、より信頼性を向上し長寿命化を図ることができる。   In the present invention, a first insulating protective layer covering the first main surface on which the gate electrode of the insulating substrate is formed, the channel layer of the insulating substrate, the source electrode and the drain electrode are formed. It is preferable that at least one of the insulating protective layers is provided with the second insulating protective layer covering the second main surface. By providing the insulating protective layer in this way, it is possible to prevent intrusion of moisture and the like from the side where the insulating protective layer is provided, prevent deterioration of the channel layer due to aging, and further improve the reliability and extend the life. be able to.

この場合、前記絶縁保護層は、アクリル、エポキシ、ウレタン、シリコーン、ポリイミド、アンドープポリアニリン、及びパリレンのうちの何れか、あるいは、これらのうちの何れかを含む高分子材料で構成されていることが好ましい。   In this case, the insulating protective layer may be made of any one of acrylic, epoxy, urethane, silicone, polyimide, undoped polyaniline, and parylene, or a polymer material containing any of these. preferable.

また、本発明において、前記絶縁基板は、ポリエステル、ポリビニル、ポリカーボネート、ポリプロピレン、ポリエチレン、ポリアセテート、及びポリイミドのうちの何れか、あるいは、これらのうちの何れかの誘導体からなる高分子材料、あるいは、酸化物材料で構成されていることが好ましい。   In the present invention, the insulating substrate is any one of polyester, polyvinyl, polycarbonate, polypropylene, polyethylene, polyacetate, and polyimide, or a polymer material made of any one of these, or It is preferable that it is made of an oxide material.

また、本発明において、前記ゲート電極、ソース電極ならびにドレイン電極は、クロム、チタン、銅、アルミニウム、モリブデン、タングステン、パラジウム、ニッケル、金、白金、導電性ポリアニリン、導電性ポリピロール、及び導電性ポリチオフェンのうちの少なくとも何れか1つを含む材料で構成されていることが好ましい。   In the present invention, the gate electrode, the source electrode, and the drain electrode are made of chromium, titanium, copper, aluminum, molybdenum, tungsten, palladium, nickel, gold, platinum, conductive polyaniline, conductive polypyrrole, and conductive polythiophene. It is preferable that it is comprised with the material containing at least any one of them.

また、本発明において、前記有機半導体は、ナフタレン、アントラセン、テトラセン、ペンタセン、及びヘキサセンのうちの何れか、あるいは、これらのうちの何れかの誘導体からなるアセン分子材料であることが好ましい。   In the present invention, the organic semiconductor is preferably an acene molecular material made of any one of naphthalene, anthracene, tetracene, pentacene, and hexacene, or any derivative thereof.

また、本発明において、前記有機半導体は、ポリアセチレン、ポリチオフェン、ポリピロール、ポリアニリン、及びフラーレンのうちの何れか、あるいは、これらのうちの何れかの誘導体からなる材料であることが好ましい。   In the present invention, the organic semiconductor is preferably a material made of any one of polyacetylene, polythiophene, polypyrrole, polyaniline, and fullerene, or any derivative thereof.

本発明に係る薄膜トランジスタの製造方法(第1の製造方法)は、絶縁基板の第1の主面にゲート電極を形成する工程と、前記絶縁基板の第2の主面にチャネル層を形成する工程と、前記チャネル層の上にソース電極およびドレイン電極を形成する工程とを含む。   The method of manufacturing a thin film transistor according to the present invention (first manufacturing method) includes a step of forming a gate electrode on a first main surface of an insulating substrate and a step of forming a channel layer on the second main surface of the insulating substrate. And forming a source electrode and a drain electrode on the channel layer.

本発明に係る薄膜トランジスタの製造方法(第2の製造方法)は、絶縁基板の第1の主面にゲート電極を形成する工程と、前記絶縁基板の第2の主面にソース電極およびドレイン電極を形成する工程と、前記ソース電極およびドレイン電極が形成された前記第2の主面にチャネル層を形成する工程とを含む。   A thin film transistor manufacturing method (second manufacturing method) according to the present invention includes a step of forming a gate electrode on a first main surface of an insulating substrate, and a source electrode and a drain electrode on the second main surface of the insulating substrate. Forming a channel layer on the second main surface on which the source electrode and the drain electrode are formed.

これら第1及び第2の製造方法によれば、絶縁基板がゲート絶縁層を兼ねており、ゲート電極が形成される絶縁基板の第1の主面とは反対側の第2の主面上にチャネル層が形成されるので、チャネル層の膜厚の均一性が向上し、チャネル層におけるキャリア移動度および電流のON/OFF比の特性が改善された信頼性の高い薄膜トランジスタを製造できる。また、絶縁基板がゲート絶縁層を兼ねているため、構成要素数の減少および製造プロセス数の減少による低コスト化を図ることができる。   According to the first and second manufacturing methods, the insulating substrate also serves as the gate insulating layer, and is formed on the second main surface opposite to the first main surface of the insulating substrate on which the gate electrode is formed. Since the channel layer is formed, it is possible to manufacture a highly reliable thin film transistor in which the uniformity of the thickness of the channel layer is improved and the characteristics of carrier mobility and current ON / OFF ratio in the channel layer are improved. In addition, since the insulating substrate also serves as the gate insulating layer, the cost can be reduced by reducing the number of components and the number of manufacturing processes.

また、第1及び第2の製造方法において、前記絶縁基板が巻かれたロールから前記絶縁基板を引き出して、引き出された部分の前記絶縁基板に前記ゲート電極と前記有機半導体層と前記ソース電極およびドレイン電極とのそれぞれを形成する各工程を行った後、前記各工程が施された部分の前記絶縁基板をロール状に巻き取るようにする。このようなロールツウロールプロセスを用いることにより、生産効率はバッチプロセスに比べ非常に高く、低コスト化を図る上で好ましい。   In the first and second manufacturing methods, the insulating substrate is pulled out from a roll around which the insulating substrate is wound, and the gate electrode, the organic semiconductor layer, the source electrode, After performing each step of forming each with the drain electrode, the portion of the insulating substrate subjected to each step is wound up in a roll shape. By using such a roll-to-roll process, the production efficiency is much higher than that of the batch process, which is preferable for cost reduction.

また、第1及び第2の製造方法において、前記絶縁基板の前記ゲート電極が形成された前記第1の主面を覆う第1の絶縁保護層と、前記絶縁基板の前記チャネル層と前記ソース電極およびドレイン電極とが形成された前記第2の主面を覆う第2の絶縁保護層とのうち、少なくとも何れか一方の前記絶縁保護層を形成する工程を有することが好ましい。このように絶縁保護層を形成することにより、絶縁保護層を設けた側からの水分等の浸入を防止でき、経時変化によるチャネル層の劣化を防止し、より信頼性を向上し長寿命化を図ることができる。   In the first and second manufacturing methods, the first insulating protective layer covering the first main surface on which the gate electrode of the insulating substrate is formed, the channel layer and the source electrode of the insulating substrate. It is preferable to include a step of forming at least one of the insulating protective layer among the second insulating protective layer covering the second main surface on which the drain electrode and the drain electrode are formed. By forming the insulating protective layer in this way, it is possible to prevent the intrusion of moisture and the like from the side where the insulating protective layer is provided, prevent deterioration of the channel layer due to aging, improve reliability, and extend the life. Can be planned.

この場合、前記絶縁保護層の表面を平坦化する工程を有することが好ましい。これにより絶縁保護層の表面での段差がなくなるため、柔軟性を持たせて曲げた場合の応力集中を緩和することが出来る。   In this case, it is preferable to have a step of flattening the surface of the insulating protective layer. As a result, there is no step on the surface of the insulating protective layer, so that stress concentration when bent with flexibility can be relaxed.

また、第1及び第2の製造方法において、前記チャネル層を形成する工程、前記ゲート電極を形成する工程、ならびに、前記ソース電極およびドレイン電極を形成する工程は、蒸着、スパッタリング、化学蒸着、電着、スピンコーティング、無電解メッキ、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、スクリーン印刷、および、スタンピングのうちの、少なくとも何れか1つのプロセスを含む。   In the first and second manufacturing methods, the step of forming the channel layer, the step of forming the gate electrode, and the step of forming the source electrode and the drain electrode include vapor deposition, sputtering, chemical vapor deposition, electrodeposition. Including at least one of deposition, spin coating, electroless plating, electropolymerization, molecular beam deposition, self assembly from solution, screen printing, and stamping.

本発明に係るアクティブマトリクス型ディスプレイは、上記の本発明に係る薄膜トランジスタが、画素を駆動するためのスイッチング素子として複数個配設されてなる構成を採る。この構成により、低コストで特性の良いシートライク、或いはペーパーライクなディスプレイを具現化することができる。   The active matrix display according to the present invention employs a configuration in which a plurality of thin film transistors according to the present invention are arranged as switching elements for driving pixels. With this configuration, a sheet-like or paper-like display with good characteristics can be realized at low cost.

本発明に係る無線IDタグは、上記の本発明に係る薄膜トランジスタが、集積回路を構成するための半導体素子として利用されてなる構成を採る。この構成により、無線IDタグを様々な形状の物体、或いは素材へ貼り付けることができる。又、任意の形状に形成可能な無線IDタグを具現化することができる。   The wireless ID tag according to the present invention adopts a configuration in which the thin film transistor according to the present invention is used as a semiconductor element for forming an integrated circuit. With this configuration, the wireless ID tag can be attached to objects or materials of various shapes. In addition, a wireless ID tag that can be formed into an arbitrary shape can be realized.

本発明に係る携行用機器は、上記の本発明に係る薄膜トランジスタが、集積回路を構成するための半導体素子として利用されてなる構成を採る。ここで、携行用機器としては、例えば、携帯テレビ、通信端末、PDA、携帯用医療機器等が挙げられる。しかし、これらの携行用機器に限定されることはなく、例えば、携帯用AV機器、携帯用コンピュータ等の如何なる携行用機器も含まれる。この構成により、携帯テレビ、通信端末、PDA、携帯用医療機器等の携行用機器に、低コスト、フレキシブル、耐衝撃性、任意形状に形成可能等の利点を付加することができる。   The portable device according to the present invention adopts a configuration in which the thin film transistor according to the present invention is used as a semiconductor element for forming an integrated circuit. Here, examples of the portable device include a portable television, a communication terminal, a PDA, and a portable medical device. However, the present invention is not limited to these portable devices, and includes any portable device such as a portable AV device and a portable computer. With this configuration, it is possible to add advantages such as low cost, flexibility, impact resistance, and ability to be formed into an arbitrary shape to portable devices such as portable televisions, communication terminals, PDAs, and portable medical devices.

本発明は、以上に説明した構成を有し、低コスト化が図れ、キャリア移動度および電流のON/OFF比が改善された信頼性の高い薄膜トランジスタ及びその製造方法を提供することができるという効果を奏する。   The present invention has the configuration described above, and can provide a highly reliable thin film transistor and a method for manufacturing the same that can reduce costs, have improved carrier mobility and ON / OFF ratio of current. Play.

又、キャリア移動度と電流のON/OFF比が改善された薄膜トランジスタを複数個配置したアクティブマトリクス型のディスプレイや、キャリア移動度と電流のON/OFF比が改善された薄膜トランジスタを集積回路部に用いた無線IDタグや携行用機器等を提供することができるという効果を奏する。   In addition, an active matrix type display in which a plurality of thin film transistors with improved carrier mobility and current ON / OFF ratio, and a thin film transistor with improved carrier mobility and current ON / OFF ratio are used for an integrated circuit portion. It is possible to provide a wireless ID tag, a portable device, and the like.

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、デバイス機能の寸法はマイクロメーター以下のレンジであることが多く、図面では、寸法の正確度よりむしろ見易さを重視した縮尺になっている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In many cases, the dimensions of the device function are in the range of a micrometer or less, and in the drawings, the scale is designed with emphasis placed on the legibility rather than the accuracy of the dimensions.

(実施の形態1)
図1は、本発明の実施の形態1における第1の構成例の薄膜トランジスタの断面視における構造を示す図である。この薄膜トランジスタは、絶縁基板3の第1の主面にゲート電極4が設けられ、第2の主面上にチャネル層2が設けられ、ゲート電極4と位置合わせされてチャネル層2上にソース電極1およびドレイン電極5が設けられている。なお、ゲート電極4は、平面視においてソース電極1とドレイン電極5との間に位置するように設けられている。また、絶縁基板3がゲート絶縁層を兼ねており、絶縁基板3は、第1の主面および第2の主面が平坦であり、かつ、均一な厚みを有している。したがって、第1の主面と第2の主面とが平行になっている。この薄膜トランジスタは、いわゆるボトムゲート型電界トランジスタ構造である。
(Embodiment 1)
FIG. 1 is a diagram showing a structure in a cross-sectional view of a thin film transistor of a first configuration example according to the first embodiment of the present invention. In this thin film transistor, the gate electrode 4 is provided on the first main surface of the insulating substrate 3, the channel layer 2 is provided on the second main surface, and the source electrode is formed on the channel layer 2 in alignment with the gate electrode 4. 1 and a drain electrode 5 are provided. The gate electrode 4 is provided between the source electrode 1 and the drain electrode 5 in plan view. The insulating substrate 3 also serves as a gate insulating layer, and the insulating substrate 3 has a flat first surface and a second main surface and a uniform thickness. Accordingly, the first main surface and the second main surface are parallel to each other. This thin film transistor has a so-called bottom gate type field transistor structure.

絶縁基板3は、ポリエステル、ポリビニル、ポリカーボネート、ポリプロピレン、ポリエチレン、ポリアセテート、ポリイミド、あるいはそれらの誘導体から選択される高分子材料、あるいは酸化物材料(例えば、酸化タンタル、酸化ニオブ、シリカ、チタン酸バリウム)から構成されており、それらの材料の誘電率と厚さからトランジスタ構成に最適なものを選択する必要がある。さらに好ましくは、吸水率、透湿度、酸素透過率はトランジスタの寿命に大きく作用するため、これらが低いものを用いる必要がある。具体的に材料を例示すると、ポリエチレンテレフタレートは誘電率3.2であり従来使用していたシリカの誘電率3.8とほぼ等しい特性を示していると同時に、厚みが10μm程度のフィルムが入手可能なため材料として望ましい。特に、より薄いフィルムを用いることで、ゲート電圧の低電圧化を達成できるためフィルムは薄いことが望ましい。また、絶縁基板3は、誘電率が高く、ヒステリシスが小さいことが望ましい。ただし、トランジスタにメモリ機能を持たせる場合は、ヒステリシスを大きくする必要がある。   The insulating substrate 3 is a polymer material selected from polyester, polyvinyl, polycarbonate, polypropylene, polyethylene, polyacetate, polyimide, or derivatives thereof, or an oxide material (for example, tantalum oxide, niobium oxide, silica, barium titanate). It is necessary to select the most suitable transistor configuration from the dielectric constant and thickness of these materials. More preferably, since the water absorption rate, moisture permeability, and oxygen permeability greatly affect the lifetime of the transistor, it is necessary to use those having low values. As a specific example, polyethylene terephthalate has a dielectric constant of 3.2 and exhibits characteristics almost equal to the dielectric constant of silica of 3.8, which is conventionally used, and at the same time, a film having a thickness of about 10 μm is available. Therefore, it is desirable as a material. In particular, it is desirable that the film be thin because a lower gate voltage can be achieved by using a thinner film. The insulating substrate 3 desirably has a high dielectric constant and low hysteresis. However, when a transistor has a memory function, it is necessary to increase hysteresis.

また、ゲート電極4、ソース電極1ならびにドレイン電極5は、クロム、チタン、銅、アルミニウム、モリブデン、タングステン、パラジウム、ニッケル、金、白金、導電性ポリアニリン、導電性ポリピロール、及び導電性ポリチオフェンのうちの何れか、あるいは、これらを組み合わせたもの等、これらのうちの少なくとも何れか1つを含む材料で構成されていることが望ましい。   The gate electrode 4, the source electrode 1 and the drain electrode 5 are made of chromium, titanium, copper, aluminum, molybdenum, tungsten, palladium, nickel, gold, platinum, conductive polyaniline, conductive polypyrrole, and conductive polythiophene. It is desirable that it is made of a material including at least one of them, such as any one or a combination thereof.

そして、チャネル層2としては、導電性高分子材料もしくは低分子材料の有機半導体を用いて構成できる。低分子材料の有機半導体としては、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、あるいはそれらの誘導体を少なくとも含むアセン分子材料を用いればよく、高分子材料の有機半導体としては、ポリアセチレン、ポリチオフェン、ポリピロール、ポリアニリン、フラーレン、あるいはそれらの誘導体を少なくとも含む材料を用いればよい。また、高電子移動度という観点からはナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フラーレン、あるいはそれらの誘導体を少なくとも含むアセン分子材料を用いるのが望ましい。   The channel layer 2 can be configured using a conductive polymer material or a low molecular material organic semiconductor. As an organic semiconductor of a low molecular material, an acene molecular material containing at least naphthalene, anthracene, tetracene, pentacene, hexacene, or a derivative thereof may be used, and as an organic semiconductor of a high molecular material, polyacetylene, polythiophene, polypyrrole, polyaniline , Fullerene, or a material containing at least a derivative thereof may be used. From the viewpoint of high electron mobility, it is desirable to use an acene molecular material containing at least naphthalene, anthracene, tetracene, pentacene, hexacene, fullerene, or a derivative thereof.

また、更なる高電子移動度という観点からは、チャネル層2として、カーボンナノチューブ、もしくはカーボンナノチューブを少なくとも含む有機分散材料を用いることが望ましい。有機分散材料の作製には、有機溶媒と分散助剤を必要とする。有機溶媒としてはテトラヒドロフラン(THF)、ジメチルフォルムアミド(DMF)、ベンゼン、ヂクロロメタン(DCM)、ドデシル硫酸ナトリウム(SDS)が望ましく、分散助剤としてはポリカーボネート(PC)、ポリスチレン(PS)、ポリメチルメタクリレート(PMMA)が望ましい。   From the viewpoint of further high electron mobility, it is desirable to use carbon nanotubes or an organic dispersion material containing at least carbon nanotubes as the channel layer 2. The production of the organic dispersion material requires an organic solvent and a dispersion aid. Desirable organic solvents are tetrahydrofuran (THF), dimethylformamide (DMF), benzene, dichloromethane (DCM), sodium dodecyl sulfate (SDS), and dispersion aids are polycarbonate (PC), polystyrene (PS), polymethyl methacrylate. (PMMA) is preferred.

図2は、図1に示す薄膜トランジスタの製造方法を示す工程断面図である。   FIG. 2 is a process cross-sectional view illustrating a method of manufacturing the thin film transistor shown in FIG.

図2(a)に示すように、絶縁基板3の第1の主面にゲート電極4をパターニング形成する。次に図2(b)に示すように、絶縁基板3の第2の主面にチャネル層2をパターニング形成する。次に図2(c)に示すように、チャネル層2の上にソース電極1とドレイン電極5をパターニング形成する。   As shown in FIG. 2A, the gate electrode 4 is formed by patterning on the first main surface of the insulating substrate 3. Next, as shown in FIG. 2B, the channel layer 2 is formed by patterning on the second main surface of the insulating substrate 3. Next, as shown in FIG. 2C, the source electrode 1 and the drain electrode 5 are formed by patterning on the channel layer 2.

チャネル層2、ゲート電極4、ソース電極1ならびにドレイン電極5は、蒸着、スパッタリング、化学蒸着、電着、スピンコーティング、無電解メッキ、ベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、マスクを介した付着、スクリーン印刷、スタンピング、ブランケット膜のパターニング、シャドウマスクによる付着、およびリソグラフィ・パターニング方法のうちのいずれか、もしくはそれらの方法を組み合わせて形成するのが望ましい。   The channel layer 2, the gate electrode 4, the source electrode 1 and the drain electrode 5 are formed by vapor deposition, sputtering, chemical vapor deposition, electrodeposition, spin coating, electroless plating, baking, electropolymerization, molecular beam deposition, self- Desirably, any one or a combination of assembly, deposition through a mask, screen printing, stamping, blanket film patterning, shadow mask deposition, and lithographic patterning methods may be formed.

また、図2(a),(b),(c)に示す一連の工程を、図3に示すロールツウロールプロセスを用いて行うことができる。この方法は、絶縁基板3をロール8aから巻き出して移送し、材料の供給源7から蒸着などの方法によってゲート電極4、チャネル層2、ソース電極1及びドレイン電極5を順にパターン形成し、ロール8bに巻き取る方法である。絶縁基板3に高分子材料を用いた場合は柔軟性を持っているため、このようなロールツウロールプロセスを用いることが出来る。この場合、生産効率はバッチプロセスに比べ非常に高く、低コスト化を図る上で好ましい。   Also, a series of steps shown in FIGS. 2A, 2B, and 2C can be performed using a roll-to-roll process shown in FIG. In this method, the insulating substrate 3 is unwound and transferred from the roll 8a, and the gate electrode 4, the channel layer 2, the source electrode 1 and the drain electrode 5 are sequentially patterned by a method such as vapor deposition from the material supply source 7, and the roll It is a method of winding up to 8b. When a polymer material is used for the insulating substrate 3, since it has flexibility, such a roll-to-roll process can be used. In this case, the production efficiency is very high as compared with the batch process, which is preferable in terms of cost reduction.

なお、上記説明では、ゲート電極4を最初に形成するようにしたが、ゲート電極4はいつ形成しても構わない。例えば、チャネル層2、ソース電極1及びドレイン電極5を形成した後にゲート電極4を形成するようにしてもよい。   In the above description, the gate electrode 4 is formed first, but the gate electrode 4 may be formed at any time. For example, the gate electrode 4 may be formed after the channel layer 2, the source electrode 1 and the drain electrode 5 are formed.

図4は、本発明の実施の形態1における第2の構成例の薄膜トランジスタの断面視における構造を示す図である。この図4の薄膜トランジスタは、図1の薄膜トランジスタにおいて、その両面に絶縁保護層6をさらに設けた構成である。絶縁保護層6の材料として、アクリル、エポキシ、ウレタン、シリコーン、ポリイミド、パリレン、あるいはアンドープポリアニリン等を用いることで水分等の浸入の防止を図ることができる。また、ポリイミド、パリレン、アンドープポリアニリンを用いると、さらなる後工程でのフォトリソグラフィの際の処理露光および、水や酸素などの外部雰囲気から薄膜トランジスタを保護する効果がある。   FIG. 4 is a diagram showing a structure in a cross-sectional view of the thin film transistor of the second configuration example according to the first embodiment of the present invention. The thin film transistor of FIG. 4 has a configuration in which an insulating protective layer 6 is further provided on both surfaces of the thin film transistor of FIG. By using acrylic, epoxy, urethane, silicone, polyimide, parylene, undoped polyaniline, or the like as the material of the insulating protective layer 6, it is possible to prevent intrusion of moisture or the like. In addition, when polyimide, parylene, or undoped polyaniline is used, there is an effect of protecting the thin film transistor from processing exposure at the time of further photolithography and an external atmosphere such as water and oxygen.

さらには、絶縁保護層6を絶縁基板3の両面に塗布後に、絶縁保護層6の表面を平坦化することにより絶縁保護層6を備えた薄膜トランジスタの膜厚が全面で均一になるように調整すると、絶縁保護層6の表面での段差がなくなるため、柔軟性を持たせて曲げた場合の応力集中を緩和することが出来る。   Further, after the insulating protective layer 6 is applied to both surfaces of the insulating substrate 3, the surface of the insulating protective layer 6 is flattened to adjust the film thickness of the thin film transistor including the insulating protective layer 6 to be uniform over the entire surface. Since there is no level difference on the surface of the insulating protective layer 6, the stress concentration when bent with flexibility can be relaxed.

この図4の場合、図1の構成の薄膜トランジスタを形成した後、最後に絶縁保護層6を形成する。この場合も絶縁保護層6を形成するまでの一連の工程を、図3に示すようなロールツウロールプロセスを用いて行うことができる。   In the case of FIG. 4, after the thin film transistor having the configuration shown in FIG. 1 is formed, the insulating protective layer 6 is finally formed. Also in this case, a series of steps until the insulating protective layer 6 is formed can be performed using a roll-to-roll process as shown in FIG.

また、図4では、絶縁保護層6を絶縁基板3の両面に設けているが、片面にのみ設けてあっても、その片面において薄膜トランジスタを保護する効果は得られる。この場合も、絶縁保護層6を絶縁基板3の片面に塗布後に、絶縁保護層6の表面を平坦化することにより、片面に設けた絶縁保護層6の表面での段差がなくなるため、柔軟性を持たせて曲げた場合の片面での応力集中を緩和することが出来る。なお、絶縁保護層6を片面にのみ設ける場合は、チャネル層2が保護されるようにチャネル層2の形成側に設けることがより望ましい。   In FIG. 4, the insulating protective layer 6 is provided on both surfaces of the insulating substrate 3. However, even if the insulating protective layer 6 is provided only on one surface, the effect of protecting the thin film transistor on one surface can be obtained. Also in this case, after applying the insulating protective layer 6 to one surface of the insulating substrate 3, the surface of the insulating protective layer 6 is flattened to eliminate the level difference on the surface of the insulating protective layer 6 provided on one surface. It is possible to alleviate stress concentration on one side when bent with a thickness. In addition, when providing the insulating protective layer 6 only on one side, it is more desirable to provide it on the formation side of the channel layer 2 so that the channel layer 2 may be protected.

以上のように本実施の形態1では、絶縁基板3がゲート絶縁層を兼ねており、ゲート電極4が形成される絶縁基板3の第1の主面とは反対側の平坦な第2の主面上にチャネル層2が形成されるので、チャネル層2の膜厚の均一性が向上し、チャネル層2におけるキャリア移動度および電流のON/OFF比の特性が改善された信頼性の高い薄膜トランジスタを実現できる。また、絶縁基板3がゲート絶縁層を兼ねているため、構成要素数の減少および製造プロセス数の減少による低コスト化を図ることができる。また、ゲート絶縁層である絶縁基板3は、その両主面が平坦であり、かつ、均一な厚みを有するため、容量成分が基板面内において均一となり、特性の安定した薄膜トランジスタを実現できる。   As described above, in the first embodiment, the insulating substrate 3 also serves as the gate insulating layer, and the flat second main surface opposite to the first main surface of the insulating substrate 3 on which the gate electrode 4 is formed. Since the channel layer 2 is formed on the surface, the uniformity of the film thickness of the channel layer 2 is improved, and the highly reliable thin film transistor with improved carrier mobility and current ON / OFF ratio characteristics in the channel layer 2 Can be realized. Further, since the insulating substrate 3 also serves as the gate insulating layer, the cost can be reduced by reducing the number of components and the number of manufacturing processes. Further, the insulating substrate 3 which is a gate insulating layer is flat on both main surfaces and has a uniform thickness, so that the capacitance component is uniform in the substrate surface, and a thin film transistor having stable characteristics can be realized.

さらに、第2の構成例のように、絶縁保護層6を設けることにより、水分等の浸入を防止でき、経時変化によるチャネル層2の劣化を防止し、より信頼性を向上し長寿命化を図ることができる。   Further, as in the second configuration example, by providing the insulating protective layer 6, it is possible to prevent intrusion of moisture and the like, prevent deterioration of the channel layer 2 due to aging, improve reliability, and extend the life. Can be planned.

上記に述べた本実施の形態1における効果を明らかにするため、以下、本実施の形態1における第1の構成例及び第2の構成例の具体例を、各々実施例1、実施例2として説明し、比較対象として図14に示した従来の薄膜トランジスタの具体例を比較例1として説明する。   In order to clarify the effects of the first embodiment described above, specific examples of the first configuration example and the second configuration example in the first embodiment will be referred to as Example 1 and Example 2, respectively. A specific example of the conventional thin film transistor shown in FIG.

〔実施例1〕
実施例1では、第1の構成例(図1)の薄膜トランジスタを、図3で示したようなロールツウロールプロセスを行って複数個形成した。ここでは、絶縁基板3として、ポリエチレンテレフタレート(PET)フィルム(膜厚12.5μm、誘電率3.2)を使用した。また、チャネル層2は、その材料として、ペンタセン(Aldrich製、純度98%)を精製し純度を向上させたものを使用し、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。また、ソース電極1、ドレイン電極5、ゲート電極4は、それぞれ材料として耐酸化性のAu(金)を用い、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。また、ソース電極1とドレイン電極5の最短距離は50nmとした。なお、各部分の形成順序は、図2と同じように、ゲート電極4、チャネル層2、ソース電極1およびドレイン電極5の順に形成した。
[Example 1]
In Example 1, a plurality of thin film transistors of the first configuration example (FIG. 1) were formed by performing a roll-to-roll process as shown in FIG. Here, a polyethylene terephthalate (PET) film (film thickness: 12.5 μm, dielectric constant: 3.2) was used as the insulating substrate 3. The channel layer 2 was formed to have a thickness of 100 nm by resistance heating vapor deposition using a material obtained by purifying pentacene (manufactured by Aldrich, purity 98%) and improving the purity as a material. The source electrode 1, the drain electrode 5, and the gate electrode 4 were formed to have a film thickness of 100 nm by resistance heating evaporation using masking patterning using oxidation-resistant Au (gold) as a material. The shortest distance between the source electrode 1 and the drain electrode 5 was 50 nm. In addition, the formation order of each part formed in order of the gate electrode 4, the channel layer 2, the source electrode 1, and the drain electrode 5 similarly to FIG.

以上のようにして薄膜トランジスタを複数個形成した。そして、この実施例1における薄膜トランジスタの特性を評価するため、ロールから10個の薄膜トランジスタの回路を切りだし、各薄膜トランジスタのソース電極1、ドレイン電極5、ゲート電極4上で絶縁層等で被覆されていない部分に0.1mmΦの銀線を銀ペーストで配線した。そして、作製直後の薄膜トランジスタのキャリア移動度及び電流のON/OFF比(ON電流/OFF電流)と、加湿試験機内に7日間放置した後のキャリア移動度及び電流のON/OFF比とを測定し比較した。加湿試験機での加湿条件は、温度65℃・湿度85%である。10個の薄膜トランジスタの測定結果の平均値を図5に示す。   A plurality of thin film transistors were formed as described above. Then, in order to evaluate the characteristics of the thin film transistor in Example 1, 10 thin film transistor circuits were cut out from the roll and covered with an insulating layer or the like on the source electrode 1, drain electrode 5 and gate electrode 4 of each thin film transistor. A silver wire having a diameter of 0.1 mmΦ was wired with a silver paste on the part that was not present. Then, the carrier mobility and current ON / OFF ratio (ON current / OFF current) of the thin film transistor immediately after fabrication and the carrier mobility and current ON / OFF ratio after being left in the humidification tester for 7 days are measured. Compared. Humidification conditions in the humidification tester are a temperature of 65 ° C. and a humidity of 85%. The average value of the measurement results of 10 thin film transistors is shown in FIG.

図5に示すように、この実施例1の薄膜トランジスタの作製直後のキャリア移動度は0.214cm/Vs(10個平均)、電流のON/OFF比は5.2×10(10個平均)が得られた。次に加湿試験機に放置後のキャリア移動度は0.108cm/Vs(10個平均)、電流のON/OFF比は2.8×10(10個平均)となり、作製直後に比べてキャリア移動度は49.5%低下し、電流のON/OFF比は3桁低下した。 As shown in FIG. 5, the carrier mobility immediately after the fabrication of the thin film transistor of Example 1 was 0.214 cm 2 / Vs (average of 10), and the current ON / OFF ratio was 5.2 × 10 7 (average of 10). )was gotten. Next, the carrier mobility after being left in the humidification tester was 0.108 cm 2 / Vs (average of 10), and the current ON / OFF ratio was 2.8 × 10 4 (average of 10), compared to immediately after fabrication. Carrier mobility decreased by 49.5%, and the current ON / OFF ratio decreased by three orders of magnitude.

〔実施例2〕
実施例2では、第2の構成例(図4)の薄膜トランジスタを、図3で示したようなロールツウロールプロセスを行って複数個形成した。この実施例2でも、実施例1と同様、絶縁基板3として、ポリエチレンテレフタレート(PET)フィルム(膜厚12.5μm、誘電率3.2)を使用した。また、チャネル層2は、その材料として、ペンタセン(Aldrich製、純度98%)を精製し純度を向上させたものを使用し、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。また、ソース電極1、ドレイン電極5、ゲート電極4は、それぞれ材料として耐酸化性のAu(金)を用い、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。また、ソース電極1とドレイン電極5の最短距離は50nmとした。さらに実施例2では、絶縁基板3の両面に設ける絶縁保護層6は、それぞれ、硬化剤とともにシリコーンをスクリーン塗布し、加圧加熱により10μm厚に平坦化させ、薄膜トランジスタの表面(両面)の凹凸を低減させた。なお、各部分の形成順序は、実施例1と同じように、ゲート電極4、チャネル層2、ソース電極1およびドレイン電極5を順に形成した後、絶縁保護層6を形成した。
[Example 2]
In Example 2, a plurality of thin film transistors of the second configuration example (FIG. 4) were formed by performing a roll-to-roll process as shown in FIG. Also in Example 2, as in Example 1, a polyethylene terephthalate (PET) film (film thickness 12.5 μm, dielectric constant 3.2) was used as the insulating substrate 3. The channel layer 2 was formed to have a thickness of 100 nm by resistance heating vapor deposition using a material obtained by purifying pentacene (manufactured by Aldrich, purity 98%) and improving the purity as a material. The source electrode 1, the drain electrode 5, and the gate electrode 4 were formed to have a film thickness of 100 nm by resistance heating evaporation using masking patterning using oxidation-resistant Au (gold) as a material. The shortest distance between the source electrode 1 and the drain electrode 5 was 50 nm. Furthermore, in Example 2, the insulating protective layers 6 provided on both surfaces of the insulating substrate 3 are respectively screen-coated with silicone together with a curing agent, flattened to a thickness of 10 μm by pressure heating, and unevenness on the surface (both surfaces) of the thin film transistor is obtained. Reduced. In addition, the formation order of each part formed the insulating protective layer 6 after forming the gate electrode 4, the channel layer 2, the source electrode 1, and the drain electrode 5 in order like the Example 1. FIG.

以上のようにして薄膜トランジスタを複数個形成した。そして、この実施例2における薄膜トランジスタの特性を評価するため、ロールから10個の薄膜トランジスタの回路を切りだし、各薄膜トランジスタのソース電極1、ドレイン電極5、ゲート電極4上で絶縁層等で被覆されていない部分に0.1mmΦの銀線を銀ペーストで配線した。そして、作製直後の薄膜トランジスタのキャリア移動度及び電流のON/OFF比(ON電流/OFF電流)と、加湿試験機内に7日間放置した後のキャリア移動度及び電流のON/OFF比とを測定し比較した。加湿試験機での加湿条件は、温度65℃・湿度85%である。10個の薄膜トランジスタの測定結果の平均値を図5に示す。   A plurality of thin film transistors were formed as described above. Then, in order to evaluate the characteristics of the thin film transistor in Example 2, 10 thin film transistor circuits were cut out from the roll and covered with an insulating layer or the like on the source electrode 1, drain electrode 5 and gate electrode 4 of each thin film transistor. A silver wire having a diameter of 0.1 mmΦ was wired with a silver paste on the part that was not present. Then, the carrier mobility and current ON / OFF ratio (ON current / OFF current) of the thin film transistor immediately after fabrication and the carrier mobility and current ON / OFF ratio after being left in the humidification tester for 7 days are measured. Compared. Humidification conditions in the humidification tester are a temperature of 65 ° C. and a humidity of 85%. The average value of the measurement results of 10 thin film transistors is shown in FIG.

図5に示すように、この実施例2の薄膜トランジスタの作製直後のキャリア移動度は0.208cm/Vs(10個平均)、電流のON/OFF比は4.9×10(10個平均)が得られた。次に加湿試験機に放置後のキャリア移動度は0.171cm/Vs(10個平均)、電流のON/OFF比は8.4×10(10個平均)となり、作製直後に比べてキャリア移動度は17.8%低下し、電流のON/OFF比は1桁低下した。 As shown in FIG. 5, the carrier mobility immediately after fabrication of the thin film transistor of Example 2 was 0.208 cm 2 / Vs (average of 10), and the current ON / OFF ratio was 4.9 × 10 7 (average of 10). )was gotten. Next, the carrier mobility after being left in the humidification tester is 0.171 cm 2 / Vs (average of 10 pieces), and the current ON / OFF ratio is 8.4 × 10 6 (average of 10 pieces), compared to immediately after the production. Carrier mobility decreased by 17.8%, and the current ON / OFF ratio decreased by an order of magnitude.

〔比較例1〕
この比較例1では、従来(図14)の薄膜トランジスタを、図3で示したようなロールツウロールプロセスを行って複数個形成した。図14に示す基板10の材料として、ポリエチレンテレフタレート(PET)フィルム(膜厚12.5μm、誘電率3.2)を使用し、図3で示したロール部に固定してロールツウロールプロセスを行った。
[Comparative Example 1]
In Comparative Example 1, a plurality of conventional (FIG. 14) thin film transistors were formed by performing a roll-to-roll process as shown in FIG. As a material of the substrate 10 shown in FIG. 14, a polyethylene terephthalate (PET) film (film thickness 12.5 μm, dielectric constant 3.2) is used and fixed to the roll part shown in FIG. It was.

まず、ロールから引き出された基板10上にゲート電極4を形成する。このゲート電極4は、材料として耐酸化性のAu(金)を用い、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。次にゲート絶縁膜9として、PVP(ポリビニルフェノール)をスクリーン印刷で50μm厚形成した。次にチャネル層2を形成する。このチャネル層2は、その材料として、ペンタセン(Aldrich製、純度98%)を精製し純度を向上させたものを使用し、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。次にソース電極1およびドレイン電極5を形成する。ソース電極1およびドレイン電極5は、材料として耐酸化性のAu(金)を用い、マスクパターニングを行い、抵抗加熱蒸着により膜厚100nmに形成した。また、ソース電極1とドレイン電極5の最短距離は50nmとした。   First, the gate electrode 4 is formed on the substrate 10 drawn from the roll. The gate electrode 4 was formed to a thickness of 100 nm by resistance heating vapor deposition using masking patterning using oxidation-resistant Au (gold) as a material. Next, as the gate insulating film 9, PVP (polyvinylphenol) was formed to a thickness of 50 μm by screen printing. Next, the channel layer 2 is formed. The channel layer 2 was made of pentacene (manufactured by Aldrich, purity 98%) with improved purity as a material, mask patterning was performed, and a thickness of 100 nm was formed by resistance heating vapor deposition. Next, the source electrode 1 and the drain electrode 5 are formed. The source electrode 1 and the drain electrode 5 were formed to a thickness of 100 nm by resistance heating vapor deposition using masking patterning using oxidation-resistant Au (gold) as a material. The shortest distance between the source electrode 1 and the drain electrode 5 was 50 nm.

以上のようにして薄膜トランジスタを複数個形成した。そして、この比較例1における薄膜トランジスタの特性を評価するため、ロールから10個の薄膜トランジスタの回路を切りだし、各薄膜トランジスタのソース電極1、ドレイン電極5、ゲート電極4上で絶縁層等で被覆されていない部分に0.1mmΦの銀線を銀ペーストで配線した。そして、作製直後の薄膜トランジスタのキャリア移動度及び電流のON/OFF比(ON電流/OFF電流)と、加湿試験機内に7日間放置した後のキャリア移動度及び電流のON/OFF比とを測定し比較した。加湿試験機での加湿条件は、温度65℃・湿度85%である。10個の薄膜トランジスタの測定結果の平均値を図5に示す。   A plurality of thin film transistors were formed as described above. Then, in order to evaluate the characteristics of the thin film transistor in Comparative Example 1, ten thin film transistor circuits were cut out from the roll and covered with an insulating layer or the like on the source electrode 1, drain electrode 5, and gate electrode 4 of each thin film transistor. A silver wire having a diameter of 0.1 mmΦ was wired with a silver paste on the part that was not present. Then, the carrier mobility and current ON / OFF ratio (ON current / OFF current) of the thin film transistor immediately after fabrication and the carrier mobility and current ON / OFF ratio after being left in the humidification tester for 7 days are measured. Compared. Humidification conditions in the humidification tester are a temperature of 65 ° C. and a humidity of 85%. The average value of the measurement results of 10 thin film transistors is shown in FIG.

図5に示すように、この比較例1の薄膜トランジスタの作製直後のキャリア移動度は0.155cm/Vs(10個平均)、電流のON/OFF比は1.6×10(10個平均)が得られた。次に加湿試験機に放置後のキャリア移動度は0.020cm/Vs(10個平均)、電流のON/OFF比は6.3×10(10個平均)となり、作製直後に比べてキャリア移動度は87.1%低下し、電流のON/OFF比は5桁低下した。 As shown in FIG. 5, the carrier mobility immediately after the fabrication of the thin film transistor of Comparative Example 1 was 0.155 cm 2 / Vs (average of 10), and the current ON / OFF ratio was 1.6 × 10 6 (average of 10). )was gotten. Next, the carrier mobility after being left in the humidification tester is 0.020 cm 2 / Vs (average of 10 pieces), and the current ON / OFF ratio is 6.3 × 10 1 (average of 10 pieces), which is compared with that immediately after fabrication. The carrier mobility decreased by 87.1%, and the current ON / OFF ratio decreased by 5 digits.

以上、実施例1、2および比較例1の評価結果より、比較例1の従来構造にくらべて実施例1、2の本発明の実施の形態における構造の方が作製直後かつ7日間加湿放置後ともにキャリア移動度及び電流のON/OFF比の点で高い性能と高い信頼性を示している。   As described above, from the evaluation results of Examples 1 and 2 and Comparative Example 1, the structure according to the embodiment of the present invention in Examples 1 and 2 is compared with the conventional structure in Comparative Example 1 immediately after the production and after being left for humidification for 7 days. Both show high performance and high reliability in terms of carrier mobility and current ON / OFF ratio.

また、実施例1と実施例2とでは作製直後の評価結果に大きな差異は見られないが、7日間加湿放置後の評価結果では実施例1より実施例2の方が高い信頼性を示している。これはチャネル層2を構成している有機半導体材料の劣化原因となる水分を、絶縁保護層6が遮断している結果と考えられる。また、本実験では言及していないが、比較例1に比べて実施例2の方が絶縁保護層6表面の平坦性から機械的強度の向上も見込まれる。   Moreover, although there is no big difference in the evaluation result immediately after production between Example 1 and Example 2, Example 2 shows higher reliability than Example 1 in the evaluation result after being left humidified for 7 days. Yes. This is considered to be a result of the insulating protective layer 6 blocking moisture that causes deterioration of the organic semiconductor material constituting the channel layer 2. Although not mentioned in this experiment, the mechanical strength of Example 2 is expected to be improved due to the flatness of the surface of the insulating protective layer 6 as compared with Comparative Example 1.

(実施の形態2)
図6は、本発明の実施の形態2における薄膜トランジスタの断面視における構造を示す図である。この薄膜トランジスタは、絶縁基板3の第1の主面にゲート電極4が設けられ、第2の主面上にゲート電極4と位置合わせされてソース電極1およびドレイン電極5が設けられ、ソース電極1、ドレイン電極5および絶縁基板3の第2の主面上にチャネル層2が設けられている。なお、ゲート電極4は、平面視においてソース電極1とドレイン電極5との間に位置するように設けられている。また、絶縁基板3がゲート絶縁層を兼ねており、絶縁基板3は、第1の主面および第2の主面が平坦であり、かつ、均一な厚みを有している。したがって、第1の主面と第2の主面とが平行になっている。本実施の形態2の薄膜トランジスタは、実施の形態1の第1の構成例(図1)の構成において、絶縁基板3の第2の主面上に形成されるソース電極1およびドレイン電極5と、チャネル層2との上下の配置を逆にしただけである。
(Embodiment 2)
FIG. 6 is a view showing a structure of the thin film transistor in the second embodiment of the present invention in a sectional view. In this thin film transistor, the gate electrode 4 is provided on the first main surface of the insulating substrate 3, the source electrode 1 and the drain electrode 5 are provided on the second main surface so as to be aligned with the gate electrode 4, and the source electrode 1 The channel layer 2 is provided on the drain electrode 5 and the second main surface of the insulating substrate 3. The gate electrode 4 is provided between the source electrode 1 and the drain electrode 5 in plan view. The insulating substrate 3 also serves as a gate insulating layer, and the insulating substrate 3 has a flat first surface and a second main surface and a uniform thickness. Accordingly, the first main surface and the second main surface are parallel to each other. The thin film transistor according to the second embodiment includes a source electrode 1 and a drain electrode 5 formed on the second main surface of the insulating substrate 3 in the configuration of the first configuration example (FIG. 1) of the first embodiment. The top and bottom arrangement with respect to the channel layer 2 is simply reversed.

図7は、図6に示す薄膜トランジスタの製造方法を示す工程断面図である。   7 is a process cross-sectional view illustrating a method of manufacturing the thin film transistor shown in FIG.

図7(a)に示すように、絶縁基板3の第1の主面にゲート電極4をパターニング形成する。次に図7(b)に示すように、絶縁基板3の第2の主面にソース電極1とドレイン電極5をパターニング形成する。次に図7(c)に示すように、ソース電極1、ドレイン電極5および絶縁基板3の第2の主面上にチャネル層2をパターニング形成する。   As shown in FIG. 7A, the gate electrode 4 is formed by patterning on the first main surface of the insulating substrate 3. Next, as shown in FIG. 7B, the source electrode 1 and the drain electrode 5 are formed by patterning on the second main surface of the insulating substrate 3. Next, as shown in FIG. 7C, the channel layer 2 is formed by patterning on the second main surface of the source electrode 1, the drain electrode 5 and the insulating substrate 3.

絶縁基板3、チャネル層2、ゲート電極4、ソース電極1ならびにドレイン電極5の材料は、実施の形態1の場合と同様の材料を用いることができ、チャネル層2、ゲート電極4、ソース電極1ならびにドレイン電極5の形成方法も、実施の形態1の場合と同様の方法を用いることができる。また、図7(a),(b),(c)に示す一連の工程を、図3に示すようなロールツウロールプロセスを用いて行うことができる。なお、上記説明では、ゲート電極4を最初に形成するようにしたが、ゲート電極4はいつ形成しても構わない。例えば、チャネル層2を形成した後にゲート電極4を形成するようにしてもよい。   The insulating substrate 3, channel layer 2, gate electrode 4, source electrode 1, and drain electrode 5 can be made of the same materials as in the first embodiment, and the channel layer 2, gate electrode 4, source electrode 1 can be used. In addition, the drain electrode 5 can be formed by the same method as in the first embodiment. Further, the series of steps shown in FIGS. 7A, 7B, and 7C can be performed using a roll-to-roll process as shown in FIG. In the above description, the gate electrode 4 is formed first, but the gate electrode 4 may be formed at any time. For example, the gate electrode 4 may be formed after the channel layer 2 is formed.

本実施の形態2では、ソース電極1およびドレイン電極5とチャネル層2との上下の配置が実施の形態1の第1の構成例の場合と逆になっているだけであり、チャネル層2においてソース電極1とドレイン電極5との間のチャネルとして機能する部分は、実施の形態1の第1の構成例の場合と同様、絶縁基板3の第2の主面と接して形成されているため、このチャネルとして機能する部分の膜厚の均一性の向上は図れる。したがって、実施の形態1の第1の構成例と同様の効果が得られる。   In the second embodiment, the upper and lower arrangements of the source electrode 1 and the drain electrode 5 and the channel layer 2 are merely opposite to those in the first configuration example of the first embodiment. Since the portion functioning as the channel between the source electrode 1 and the drain electrode 5 is formed in contact with the second main surface of the insulating substrate 3 as in the first configuration example of the first embodiment. Thus, the uniformity of the film thickness of the portion functioning as the channel can be improved. Therefore, the same effect as the first configuration example of the first embodiment can be obtained.

また、実施の形態1における第2の構成例と同様、絶縁保護層6(図4)を両面または片面に設けることにより、第2の構成例と同様の効果が得られる。   Further, similarly to the second configuration example in the first embodiment, by providing the insulating protective layer 6 (FIG. 4) on both sides or one side, the same effect as the second configuration example can be obtained.

(実施の形態3)
本発明の実施の形態3では、実施の形態1,2で説明した薄膜トランジスタ(以下、TFT)を用いたアプリケーション例として、シートライクなフレキシブルディスプレイ、無線IDタグ、及び、携帯テレビ、通信端末、携帯用医療機器等の携行用機器について説明する。
(Embodiment 3)
In Embodiment 3 of the present invention, as an application example using the thin film transistor (hereinafter referred to as TFT) described in Embodiments 1 and 2, a sheet-like flexible display, a wireless ID tag, a mobile TV, a communication terminal, a mobile phone A portable device such as a medical device will be described.

先ず、シートライクなフレキシブルディスプレイとして有機ELを表示部に用いたアクティブマトリクス型ディスプレイの構成例について説明する。   First, a configuration example of an active matrix display using an organic EL as a display unit as a sheet-like flexible display will be described.

図8は、本実施の形態3における有機ELを表示部に用いたアクティブマトリクス型ディスプレイの構成を模式的に示す斜視図である。   FIG. 8 is a perspective view schematically showing a configuration of an active matrix display using the organic EL in the third embodiment as a display unit.

図8に示すように、本実施の形態3におけるアクティブマトリクス型ディスプレイは、プラスチック基板101上に画素電極に接続されたTFT駆動回路110がアレイ状に配置されており、そのTFT駆動回路110の上に有機EL層102と保護フィルム104とが配設されている。尚、有機EL層102の上面には、透明電極103が設けられている。ここで、有機EL層102は、電子輸送層、発光層、正孔輸送層等の各層が積層され構成されている。そして、各々のTFTの所定の電極から延びるソース電極線105とゲート電極線106とは、各々ここでは図示しない制御回路へ接続されている。ここで、TFT駆動回路部110の一構成例の拡大図を図9に示す。図9(a)は、絶縁基板3の表面(第2の主面)側の平面図であり、図9(b)は、絶縁基板3の裏面(第1の主面)側を表面側から透視した平面図である。この例でのTFT自体の積層構成は、基本的に実施の形態1における図1で示した積層構造と同様であり、図1と対応する部分には同一符号を付している。図9(a)に示すように、絶縁基板3上に、有機ELの画素電極107とソース電極線105とTFTのチャネル層2とが形成され、チャネル層2上に形成されたドレイン電極5は画素電極107と電気的に接続され、チャネル層2上に形成されたソース電極1はソース電極線105と接続されて形成されている。また、図9(b)に示すように、絶縁基板3の裏面側にゲート電極線106が形成され、平面視においてソース電極1とドレイン電極5との間に位置するようにゲート電極4がゲート電極線106と接続されて形成されている。ここで、絶縁基板3は、図8のプラスチック基板101に相当するものである。   As shown in FIG. 8, in the active matrix display according to the third embodiment, TFT drive circuits 110 connected to pixel electrodes are arranged in an array on a plastic substrate 101. In addition, an organic EL layer 102 and a protective film 104 are disposed. A transparent electrode 103 is provided on the upper surface of the organic EL layer 102. Here, the organic EL layer 102 is formed by laminating layers such as an electron transport layer, a light emitting layer, and a hole transport layer. The source electrode line 105 and the gate electrode line 106 extending from predetermined electrodes of each TFT are each connected to a control circuit (not shown). Here, an enlarged view of one configuration example of the TFT drive circuit unit 110 is shown in FIG. FIG. 9A is a plan view of the surface (second main surface) side of the insulating substrate 3, and FIG. 9B shows the back surface (first main surface) side of the insulating substrate 3 from the surface side. It is the top view seen through. The laminated structure of the TFT itself in this example is basically the same as the laminated structure shown in FIG. 1 in the first embodiment, and the same reference numerals are given to portions corresponding to FIG. As shown in FIG. 9A, an organic EL pixel electrode 107, a source electrode line 105, and a TFT channel layer 2 are formed on an insulating substrate 3, and a drain electrode 5 formed on the channel layer 2 is The source electrode 1 electrically connected to the pixel electrode 107 and formed on the channel layer 2 is connected to the source electrode line 105. Further, as shown in FIG. 9B, a gate electrode line 106 is formed on the back side of the insulating substrate 3, and the gate electrode 4 is gated so as to be positioned between the source electrode 1 and the drain electrode 5 in plan view. It is connected to the electrode line 106. Here, the insulating substrate 3 corresponds to the plastic substrate 101 of FIG.

このように、実施の形態1,2で説明したTFTを用いてアクティブマトリクス型のディスプレイを構成することにより、TFT部分を低コストプロセスで作製できるため、ディスプレイ全体としても安価で、かつ機械的柔軟性及び耐衝撃性に優れたシートライクなディスプレイを実現することができる。又、TFTのキャリア移動度が改善されることにより、表示速度(反応速度)の速いアクティブマトリクス型のディスプレイを提供することが可能になる。   In this manner, by forming an active matrix type display using the TFTs described in Embodiments 1 and 2, the TFT portion can be manufactured by a low-cost process, so that the display as a whole is inexpensive and mechanically flexible. A sheet-like display excellent in heat resistance and impact resistance can be realized. Further, by improving the carrier mobility of the TFT, it is possible to provide an active matrix display having a high display speed (reaction speed).

尚、本実施の形態では、表示部に有機ELを用いた場合について説明したが、本発明の効果はこの構成を有するアクティブマトリクス型のディスプレイに限定されるものではない。つまり、TFT回路を必要とするアクティブマトリクス型のディスプレイであれば、その効果は同様に発揮される。   Note that although the case where an organic EL is used for the display portion has been described in this embodiment mode, the effect of the present invention is not limited to an active matrix display having this configuration. That is, the effect is similarly exhibited if the display is an active matrix type that requires a TFT circuit.

又、画素を駆動する駆動回路部の構成は、本実施の形態で示した構成に限定されるものではない。つまり、例えば、1つの画素を駆動するために電流駆動用のTFTとそれを制御するためのスイッチング用TFTとを組み合わせた構成としても良い。又、更に複数個のTFTを組み合わせた回路構成とすることも可能である。   Further, the structure of the driver circuit portion for driving the pixels is not limited to the structure shown in this embodiment mode. In other words, for example, a current driving TFT and a switching TFT for controlling the current driving TFT may be combined to drive one pixel. Further, it is possible to have a circuit configuration in which a plurality of TFTs are combined.

次に、本発明に係るTFTを無線IDタグに応用した場合について説明する。   Next, a case where the TFT according to the present invention is applied to a wireless ID tag will be described.

図10は、本実施の形態3におけるTFTを用いた無線IDタグの構成を模式的に示した斜視図である。   FIG. 10 is a perspective view schematically showing a configuration of a wireless ID tag using TFTs in the third embodiment.

図10に示すように、本実施の形態3における無線IDタグ120は、フィルム状のプラスチック基板121を基材として使用している。この基板121上には、アンテナ部122とメモリーIC部123とが設けられている。ここで、メモリーIC部123は、実施の形態1,2において説明したTFTを利用して構成することが可能であり、TFTの絶縁基板3としてプラスチック基板121を用いればよい。そして、この無線IDタグ120は、裏面に粘着効果を持たせることで、菓子袋やドリンク缶のような平坦でないものにも貼り付けて使用することが可能である。尚、無線IDタグ120の表面には、必要に応じて保護膜が設けられる。   As shown in FIG. 10, the wireless ID tag 120 in the third embodiment uses a film-like plastic substrate 121 as a base material. An antenna part 122 and a memory IC part 123 are provided on the substrate 121. Here, the memory IC portion 123 can be configured using the TFT described in the first and second embodiments, and a plastic substrate 121 may be used as the insulating substrate 3 of the TFT. The wireless ID tag 120 can be used by being attached to a non-flat item such as a candy bag or a drink can by giving an adhesive effect to the back surface. A protective film is provided on the surface of the wireless ID tag 120 as necessary.

このように、実施の形態1,2で説明したTFTを用いて無線IDタグを構成することにより、様々な形状、又は素材へ貼り付けることが可能な無線IDタグを具現化することが可能になる。又、TFTのキャリア移動度が改善されることにより、反応速度(処理速度)の速い無線IDタグを提供することが可能になる。   As described above, by configuring the wireless ID tag using the TFTs described in Embodiments 1 and 2, it is possible to realize wireless ID tags that can be attached to various shapes or materials. Become. Further, by improving the carrier mobility of the TFT, it is possible to provide a wireless ID tag having a high reaction speed (processing speed).

尚、本発明の効果は、図10に示した無線IDタグの構成に限定され得られるものではない。従って、アンテナ部、メモリーIC部の配置や構成方法は、任意に設定可能である。又、例えば、倫理回路部を無線IDタグに組み込むことも可能である。   The effects of the present invention are not limited to the configuration of the wireless ID tag shown in FIG. Therefore, the arrangement and configuration method of the antenna unit and the memory IC unit can be arbitrarily set. In addition, for example, the ethics circuit unit can be incorporated into a wireless ID tag.

又、本実施の形態では、プラスチック基板121上に予めアンテナ部122とメモリーIC部123とを形成しておく形態について説明したが、本発明はこの形態に限定されるものではなく、インクジェット印刷のような方法を用いて、直接対象物に無線IDタグを形成することも可能である。そして、その際も、本発明に係るTFTの構成を用いることにより、キャリア移動度と電流のON/OFF比の改善されたTFTを集積回路部に用いた高性能な無線IDタグを低コストで作製することが可能になる。   In this embodiment mode, the antenna portion 122 and the memory IC portion 123 are formed in advance on the plastic substrate 121. However, the present invention is not limited to this embodiment, and the inkjet printing is performed. It is also possible to directly form a wireless ID tag on an object using such a method. At this time, a high-performance wireless ID tag using a TFT with improved carrier mobility and current ON / OFF ratio in an integrated circuit portion can be obtained at low cost by using the TFT structure according to the present invention. It becomes possible to produce.

最後に、本発明に係るTFTを携行用機器に応用した場合について説明する。図11〜図13では、本発明に係るTFTを利用した携行用機器の幾つかの具体的な応用例を示している。   Finally, the case where the TFT according to the present invention is applied to a portable device will be described. 11 to 13 show some specific application examples of portable devices using TFTs according to the present invention.

先ず、本発明に係るTFTを携帯テレビに応用した場合について説明する。   First, the case where the TFT according to the present invention is applied to a portable television will be described.

図11は、本実施の形態3におけるTFTを用いた携帯テレビの構成を模式的に示した正面図である。   FIG. 11 is a front view schematically showing a configuration of a portable television using the TFT according to the third embodiment.

図11に示すように、本実施の形態3における携帯テレビ130は、テレビ映像を表示する液晶表示装置等からなる表示部131と、ここでは伸縮自在なロッドアンテナからなる放送電波を受信可能な受信部132と、携帯テレビ130の電源のON/OFFを制御する電源スイッチ133と、後述する音声出力装置135から出力される音声出力の音量の調整や受信するテレビ放送のチャンネルの切り換えを行うための操作スイッチ134と、テレビ音声を出力するスピーカ等からなる音声出力部135と、音声信号や映像信号を携帯テレビ130に入力又は携帯テレビ130から出力する入出力端子136と、受信したテレビ放送等に係る音声信号及び映像信号が必要に応じて記録される記録メディアを挿入する記録メディア挿入部137とを備えている。   As shown in FIG. 11, portable television 130 according to the third embodiment is capable of receiving a broadcast wave composed of a display unit 131 composed of a liquid crystal display device or the like that displays television images, and a telescopic rod antenna here. Unit 132, a power switch 133 for controlling the power on / off of the portable television 130, and a volume adjustment of an audio output output from an audio output device 135, which will be described later, and a channel of a television broadcast to be received. An operation switch 134, an audio output unit 135 including a speaker for outputting TV sound, an input / output terminal 136 for inputting or outputting an audio signal or a video signal to or from the portable TV 130, and a received TV broadcast or the like Recording medium insertion unit 13 for inserting a recording medium on which the audio signal and the video signal are recorded as necessary It is equipped with a door.

この携帯テレビ130は、図11では特に図示しないが、その内部にICやLSI等の集積回路を有している。そして、本発明に係るTFTを利用した集積回路が、携帯テレビ130を構成する演算素子、記憶素子、スイッチング素子等として適宜使用されている。これにより、携帯テレビ130は、携帯型のテレビ放送受信機として機能する。   Although not particularly shown in FIG. 11, the portable television 130 has an integrated circuit such as an IC or LSI therein. An integrated circuit using the TFT according to the present invention is appropriately used as an arithmetic element, a memory element, a switching element, or the like that constitutes the portable television 130. Thereby, the portable television 130 functions as a portable television broadcast receiver.

次に、本発明に係るTFTを通信端末に応用した場合について説明する。尚、ここでは、通信端末として、携帯電話を例示している。   Next, a case where the TFT according to the present invention is applied to a communication terminal will be described. Here, a mobile phone is illustrated as the communication terminal.

図12は、本実施の形態3におけるTFTを用いた携帯電話の構成を模式的に示した正面図である。   FIG. 12 is a front view schematically showing the configuration of a mobile phone using TFTs in the third embodiment.

図12に示すように、本実施の形態3における携帯電話140は、電話番号等を表示する液晶表示装置等からなる表示部141と、ここでは収納自在なホイップアンテナからなる通信電波を送受信可能な送受信部142と、通信音声を出力するスピーカ等からなる音声出力部143と、写真撮影可能なCCD素子等を有するカメラ部144と、携帯電話140を必要に応じて折り畳むための折り畳み用可動部145と、電話番号や文字を入力するための複数の操作スイッチ146と、通信音声を入力するコンデンサマイク等からなる音声入力部147とを備えている。   As shown in FIG. 12, the mobile phone 140 according to the third embodiment can transmit and receive communication radio waves including a display unit 141 including a liquid crystal display device that displays a telephone number and the like, and a retractable whip antenna here. Transmission / reception unit 142, audio output unit 143 including a speaker or the like for outputting communication audio, camera unit 144 having a CCD element capable of taking a photograph, and folding movable unit 145 for folding the mobile phone 140 as necessary. And a plurality of operation switches 146 for inputting telephone numbers and characters, and a voice input unit 147 composed of a condenser microphone or the like for inputting communication voice.

この携帯電話140は、図12では特に図示しないが、その内部にICやLSI等の集積回路を有している。そして、本発明に係るTFTを利用した集積回路が、携帯電話140を構成する演算素子、記憶素子、スイッチング素子等として適宜使用されている。これにより、携帯電話140は、携帯型の通信端末として機能する。   Although not particularly shown in FIG. 12, the mobile phone 140 has an integrated circuit such as an IC or LSI therein. An integrated circuit using the TFT according to the present invention is appropriately used as an arithmetic element, a memory element, a switching element, or the like that constitutes the mobile phone 140. Thereby, the mobile phone 140 functions as a mobile communication terminal.

次に、本発明に係るTFTを携帯用医療機器に応用した場合について説明する。   Next, the case where the TFT according to the present invention is applied to a portable medical device will be described.

図13は、本実施の形態3におけるTFTを用いた携帯用医療機器の構成を模式的に示した斜視図である。尚、ここでは、携帯用医療機器の一例として、取得された生体情報に基づいて患者に対し薬物投与等の医療的処置を自動的に行う携帯用医療機器を例示している。又、図13では、後述する患者の腕155を透視的に表している。   FIG. 13 is a perspective view schematically showing a configuration of a portable medical device using the TFT according to the third embodiment. Here, as an example of the portable medical device, a portable medical device that automatically performs medical treatment such as drug administration on the patient based on the acquired biological information is illustrated. In FIG. 13, a patient's arm 155, which will be described later, is shown in perspective.

図13に示すように、本実施の形態3における携帯用医療機器150は、機器の動作状態や取得された生体情報等を表示する液晶表示装置等からなる表示部151と、携帯用医療機器150の動作に係る設定等を行うための操作スイッチ152と、後述する経皮コンタクト部154によって取得された生体情報を処理しかつその処理の結果に基づいて経皮コンタクト部154を介した患者に対する薬物投与等の医療的処置を行う医療的処置部153と、医療的処置のための患者の生体情報を逐次収集すると共に患者に対する医療的処置を実質的に行う経皮コンタクト部154とを備えている。   As shown in FIG. 13, the portable medical device 150 according to the third embodiment includes a display unit 151 including a liquid crystal display device that displays an operation state of the device, acquired biological information, and the like, and a portable medical device 150. The operation switch 152 for performing settings related to the operation of the patient and the biological information acquired by the percutaneous contact unit 154 to be described later, and the drug for the patient via the percutaneous contact unit 154 based on the processing result A medical treatment unit 153 that performs medical treatment such as administration, and a percutaneous contact unit 154 that sequentially collects biological information of the patient for the medical treatment and substantially performs the medical treatment on the patient are provided. .

この携帯用医療機器150が用いられて患者に対する医療的処置が行われる場合、携帯用医療機器150は、例えば図13に示すように患者の腕155に巻き付けられて携行される。この図13に示す装着状態において、経皮コンタクト部154と患者の腕155の表面とは相互に密着している。そして、携帯用医療機器150は、この図13に示す装着状態において、経皮コンタクト部154を介して腕155から医療的処置のための生体情報を取得する。患者の生体情報が取得されると、この取得された生体情報は医療的処置部153に入力される。医療的処置部153では、取得された生体情報の医療的処置のための所定の処理が行われる。そして、その処理の結果に基づいて、医療的処置部153によって経皮コンタクト部154を介した患者に対する薬物投与等の医療的処置が行われる。   When a medical procedure is performed on a patient using the portable medical device 150, the portable medical device 150 is wound around the patient's arm 155 and carried as shown in FIG. In the wearing state shown in FIG. 13, the percutaneous contact portion 154 and the surface of the patient's arm 155 are in close contact with each other. And the portable medical device 150 acquires the biological information for medical treatment from the arm 155 via the percutaneous contact part 154 in the wearing state shown in FIG. When the biological information of the patient is acquired, the acquired biological information is input to the medical treatment unit 153. The medical treatment unit 153 performs predetermined processing for medical treatment of the acquired biological information. Based on the result of the processing, the medical treatment unit 153 performs medical treatment such as drug administration to the patient via the percutaneous contact unit 154.

この携帯用医療機器150は、図13では特に図示しないが、その内部にICやLSI等の集積回路を有している。そして、本発明に係るTFTを利用した集積回路が、携帯用医療機器150を構成する演算素子、記憶素子、スイッチング素子等として適宜使用されている。これにより、携帯用医療機器150は、携帯型の医療機器として機能する。   The portable medical device 150 has an integrated circuit such as an IC or LSI therein, although not particularly shown in FIG. An integrated circuit using the TFT according to the present invention is appropriately used as an arithmetic element, a memory element, a switching element, or the like that constitutes the portable medical device 150. Thereby, the portable medical device 150 functions as a portable medical device.

このように、実施の形態1,2で説明したTFTが利用された集積回路を用いて携行用機器を構成することにより、以下に記す効果が得られる。即ち、上述した携行用機器において利用される集積回路としては演算素子、記憶素子、及びスイッチング素子等の半導体特性を使った素子が種々考えられるが、前記携行用機器において、機械的柔軟性、耐衝撃性、廃却する際の対環境性や軽量、安価等の有機材料の利点として挙げられる性能が要求される際にその一部を本発明に係るTFTを利用して構成することにより、高性能な素子を安価に実現することが可能になる。又、その結果として、前記利点を備えた携行用機器を安価に製造することが可能になる。   In this way, by configuring the portable device using the integrated circuit using the TFT described in the first and second embodiments, the following effects can be obtained. In other words, various elements using semiconductor characteristics such as arithmetic elements, storage elements, and switching elements can be considered as integrated circuits used in the above-described portable equipment. When the performance mentioned as advantages of organic materials such as impact resistance, environmental resistance at the time of disposal, light weight, and low cost is required, a part of the performance is configured by using the TFT according to the present invention. A high-performance element can be realized at low cost. As a result, a portable device having the above-described advantages can be manufactured at low cost.

実施の形態3では、本発明に係るTFTを応用した携行用機器として幾つかの例を挙げて説明したが、これらの例示した機器の構成は上述した構成に限定されるものではない。又、本発明に係るTFTを応用可能な携行用機器についても、上述した機器に限定されるものではない。例えば、PDA端末、ウェアラブルなAV機器、ポータブルなコンピュータ、腕時計タイプの通信機器等、機械的柔軟性、耐衝撃性、廃却する際の対環境性、軽量、安価等が要求される携行用機器に対して本発明に係るTFTを好適に応用することが可能である。   In the third embodiment, some examples of portable devices to which the TFT according to the present invention is applied have been described. However, the configurations of these exemplified devices are not limited to the above-described configurations. Further, portable devices to which the TFT according to the present invention can be applied are not limited to the above-described devices. For example, PDA terminals, wearable AV devices, portable computers, wristwatch-type communication devices, etc., portable devices that require mechanical flexibility, impact resistance, environmental friendliness when discarded, light weight, low cost, etc. On the other hand, the TFT according to the present invention can be preferably applied.

本発明に係る薄膜トランジスタ及びその製造方法は、低コスト化が図れ、キャリア移動度および電流のON/OFF比が改善された薄膜トランジスタと、その薄膜トランジスタの製造方法として有用である。又、本発明に係る薄膜トランジスタは、シートライク又はペーパーライクなアクティブマトリクス型のディスプレイや、無線IDタグ、携帯テレビや携帯電話等の携行用機器等を構成するために有用である。   The thin film transistor and the method for manufacturing the thin film transistor according to the present invention are useful as a thin film transistor in which the cost can be reduced, the carrier mobility and the current ON / OFF ratio are improved, and the method for manufacturing the thin film transistor. The thin film transistor according to the present invention is useful for configuring a sheet-like or paper-like active matrix display, a portable device such as a wireless ID tag, a portable TV, and a cellular phone.

本発明の実施の形態1における第1の構成例の薄膜トランジスタの断面視における構造を示す図である。It is a figure which shows the structure in the cross sectional view of the thin-film transistor of the 1st structural example in Embodiment 1 of this invention. 本発明の実施の形態1における第1の構成例の薄膜トランジスタの製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the thin-film transistor of the 1st structural example in Embodiment 1 of this invention. 本発明の実施の形態1における第1の構成例の薄膜トランジスタの製造方法に用いるロールツウロールプロセスを示す模式図である。It is a schematic diagram which shows the roll-to-roll process used for the manufacturing method of the thin-film transistor of the 1st structural example in Embodiment 1 of this invention. 本発明の実施の形態1における第2の構成例の薄膜トランジスタの断面視における構造を示す図である。It is a figure which shows the structure in the cross sectional view of the thin-film transistor of the 2nd structural example in Embodiment 1 of this invention. 本発明の実施の形態1における薄膜トランジスタの評価結果を示す図である。It is a figure which shows the evaluation result of the thin-film transistor in Embodiment 1 of this invention. 本発明の実施の形態2における薄膜トランジスタの断面視における構造を示す図である。It is a figure which shows the structure in the cross sectional view of the thin-film transistor in Embodiment 2 of this invention. 本発明の実施の形態2における薄膜トランジスタの製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the thin-film transistor in Embodiment 2 of this invention. 本発明の実施の形態3における有機ELを表示部に用いたアクティブマトリクス型ディスプレイの構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of the active matrix type display which used organic EL in Embodiment 3 of this invention for the display part. 図8の薄膜トランジスタ駆動回路部の構成を拡大して示した平面図である。FIG. 9 is an enlarged plan view showing a configuration of a thin film transistor driving circuit unit in FIG. 8. 本発明の実施の形態3における薄膜トランジスタを用いた無線IDタグの構成を模式的に示した斜視図である。It is the perspective view which showed typically the structure of the radio | wireless ID tag using the thin-film transistor in Embodiment 3 of this invention. 本発明の実施の形態3における薄膜トランジスタを用いた携帯テレビの構成を模式的に示した正面図である。It is the front view which showed typically the structure of the portable television using the thin-film transistor in Embodiment 3 of this invention. 本発明の実施の形態3における薄膜トランジスタを用いた携帯電話の構成を模式的に示した正面図である。It is the front view which showed typically the structure of the mobile telephone using the thin-film transistor in Embodiment 3 of this invention. 本発明の実施の形態3における薄膜トランジスタを用いた携帯用医療機器の構成を模式的に示した斜視図である。It is the perspective view which showed typically the structure of the portable medical device using the thin-film transistor in Embodiment 3 of this invention. 従来の薄膜トランジスタの断面視における構造を示す図である。It is a figure which shows the structure in the cross sectional view of the conventional thin-film transistor.

符号の説明Explanation of symbols

1 ソース電極
2 チャネル層
3 絶縁基板
4 ゲート電極
5 ドレイン電極
6 絶縁保護層
7 材料の供給源
8a,8b ロール
9 ゲート絶縁膜
10 基板
110 薄膜トランジスタ駆動回路部
101 プラスチック基板
102 有機EL層
103 透明電極
104 保護フィルム
105 ソース電極線
106 ゲート電極線
107 画素電極
120 無線IDタグ
121 プラスチック基板
122 アンテナ部
123 メモリーIC部
130 携帯テレビ
131 表示部
132 受信部
133 電源スイッチ
134 操作スイッチ
135 音声出力部
136 入出力端子
137 記録メディア挿入部
140 携帯電話
141 表示部
142 送受信部
143 音声出力部
144 カメラ部
145 折り畳み用可動部
146 操作スイッチ
147 音声入力部
150 携帯用医療機器
151 表示部
152 操作スイッチ
153 医療的処置部
154 経皮コンタクト部
155 腕
DESCRIPTION OF SYMBOLS 1 Source electrode 2 Channel layer 3 Insulating substrate 4 Gate electrode 5 Drain electrode 6 Insulating protective layer 7 Material supply source 8a, 8b Roll 9 Gate insulating film 10 Substrate 110 Thin film transistor drive circuit part 101 Plastic substrate 102 Organic EL layer 103 Transparent electrode 104 Protective film 105 Source electrode line 106 Gate electrode line 107 Pixel electrode 120 Wireless ID tag 121 Plastic substrate 122 Antenna unit 123 Memory IC unit 130 Mobile TV 131 Display unit 132 Reception unit 133 Power switch 134 Operation switch 135 Audio output unit 136 Input / output terminal 137 Recording media insertion unit 140 Mobile phone 141 Display unit 142 Transmission / reception unit 143 Audio output unit 144 Camera unit 145 Folding movable unit 146 Operation switch 147 Audio input unit 150 Portable medical device 151 Display Unit 152 operation switch 153 medical treatment unit 154 transcutaneous contact unit 155 arm

Claims (16)

第1の主面および第2の主面が平坦であり、かつ、均一な厚みを有する絶縁基板と、
前記絶縁基板の前記第1の主面上に形成されたゲート電極と、
前記絶縁基板の前記第2の主面上に形成され、有機半導体、カーボンナノチューブ、あるいは、カーボンナノチューブを少なくとも含む有機分散材料により構成されるチャネル層と、
前記チャネル層上または前記チャネル層と前記絶縁基板との間であって前記ゲート電極の両側に位置するように形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタ。
An insulating substrate in which the first main surface and the second main surface are flat and have a uniform thickness;
A gate electrode formed on the first main surface of the insulating substrate;
A channel layer formed on the second main surface of the insulating substrate and made of an organic semiconductor, a carbon nanotube, or an organic dispersion material containing at least a carbon nanotube;
A thin film transistor comprising a source electrode and a drain electrode formed on the channel layer or between the channel layer and the insulating substrate and on both sides of the gate electrode.
前記絶縁基板の前記ゲート電極が形成された前記第1の主面を覆う第1の絶縁保護層と、前記絶縁基板の前記チャネル層と前記ソース電極およびドレイン電極とが形成された前記第2の主面を覆う第2の絶縁保護層とのうち、少なくとも何れか一方の前記絶縁保護層が設けられている請求項1記載の薄膜トランジスタ。   The first insulating protective layer covering the first main surface on which the gate electrode of the insulating substrate is formed, the second layer on which the channel layer, the source electrode and the drain electrode of the insulating substrate are formed. The thin film transistor according to claim 1, wherein at least one of the second insulating protective layers covering the main surface is provided. 前記絶縁保護層は、アクリル、エポキシ、ウレタン、シリコーン、ポリイミド、アンドープポリアニリン、及びパリレンのうちの何れか、あるいは、これらのうちの何れかを含む高分子材料で構成されている請求項2記載の薄膜トランジスタ。   3. The insulating protective layer according to claim 2, wherein the insulating protective layer is made of any one of acrylic, epoxy, urethane, silicone, polyimide, undoped polyaniline, and parylene, or a polymer material containing any one of these. Thin film transistor. 前記絶縁基板は、ポリエステル、ポリビニル、ポリカーボネート、ポリプロピレン、ポリエチレン、ポリアセテート、及びポリイミドのうちの何れか、あるいは、これらのうちの何れかの誘導体からなる高分子材料、あるいは、酸化物材料で構成されている請求項1記載の薄膜トランジスタ。   The insulating substrate is made of any one of polyester, polyvinyl, polycarbonate, polypropylene, polyethylene, polyacetate, and polyimide, or a polymer material or an oxide material made of any of these derivatives. The thin film transistor according to claim 1. 前記ゲート電極、ソース電極ならびにドレイン電極は、クロム、チタン、銅、アルミニウム、モリブデン、タングステン、パラジウム、ニッケル、金、白金、導電性ポリアニリン、導電性ポリピロール、及び導電性ポリチオフェンのうちの少なくとも何れか1つを含む材料で構成されている請求項1記載の薄膜トランジスタ。   The gate electrode, the source electrode, and the drain electrode are at least one of chromium, titanium, copper, aluminum, molybdenum, tungsten, palladium, nickel, gold, platinum, conductive polyaniline, conductive polypyrrole, and conductive polythiophene. The thin film transistor according to claim 1, wherein the thin film transistor is made of a material containing two. 前記有機半導体は、ナフタレン、アントラセン、テトラセン、ペンタセン、及びヘキサセンのうちの何れか、あるいは、これらのうちの何れかの誘導体からなるアセン分子材料である請求項1記載の薄膜トランジスタ。   2. The thin film transistor according to claim 1, wherein the organic semiconductor is an acene molecular material made of any one of naphthalene, anthracene, tetracene, pentacene, and hexacene, or a derivative of any of these. 前記有機半導体は、ポリアセチレン、ポリチオフェン、ポリピロール、ポリアニリン、及びフラーレンのうちの何れか、あるいは、これらのうちの何れかの誘導体からなる材料である請求項1記載の薄膜トランジスタ。   2. The thin film transistor according to claim 1, wherein the organic semiconductor is a material made of any one of polyacetylene, polythiophene, polypyrrole, polyaniline, and fullerene, or a derivative thereof. 絶縁基板の第1の主面にゲート電極を形成する工程と、
前記絶縁基板の第2の主面にチャネル層を形成する工程と、
前記チャネル層の上にソース電極およびドレイン電極を形成する工程とを含む薄膜トランジスタの製造方法。
Forming a gate electrode on the first main surface of the insulating substrate;
Forming a channel layer on the second main surface of the insulating substrate;
Forming a source electrode and a drain electrode on the channel layer.
絶縁基板の第1の主面にゲート電極を形成する工程と、
前記絶縁基板の第2の主面にソース電極およびドレイン電極を形成する工程と、
前記ソース電極およびドレイン電極が形成された前記第2の主面にチャネル層を形成する工程とを含む薄膜トランジスタの製造方法。
Forming a gate electrode on the first main surface of the insulating substrate;
Forming a source electrode and a drain electrode on the second main surface of the insulating substrate;
Forming a channel layer on the second main surface on which the source electrode and the drain electrode are formed.
前記絶縁基板が巻かれたロールから前記絶縁基板を引き出して、引き出された部分の前記絶縁基板に前記ゲート電極と前記有機半導体層と前記ソース電極およびドレイン電極とのそれぞれを形成する各工程を行った後、前記各工程が施された部分の前記絶縁基板をロール状に巻き取る請求項8または9記載の薄膜トランジスタの製造方法。   Each step of pulling out the insulating substrate from the roll around which the insulating substrate is wound and forming each of the gate electrode, the organic semiconductor layer, the source electrode, and the drain electrode on the extracted portion of the insulating substrate is performed. 10. The method of manufacturing a thin film transistor according to claim 8, wherein the insulating substrate in a portion subjected to each of the steps is wound up in a roll shape. 前記絶縁基板の前記ゲート電極が形成された前記第1の主面を覆う第1の絶縁保護層と、前記絶縁基板の前記チャネル層と前記ソース電極およびドレイン電極とが形成された前記第2の主面を覆う第2の絶縁保護層とのうち、少なくとも何れか一方の前記絶縁保護層を形成する工程を有する請求項8または9記載の薄膜トランジスタの製造方法。   The first insulating protective layer covering the first main surface on which the gate electrode of the insulating substrate is formed, the second layer on which the channel layer, the source electrode and the drain electrode of the insulating substrate are formed. 10. The method of manufacturing a thin film transistor according to claim 8, further comprising a step of forming at least one of the second insulating protective layers covering the main surface. 前記絶縁保護層の表面を平坦化する工程を有する請求項11記載の薄膜トランジスタの製造方法。   The method of manufacturing a thin film transistor according to claim 11, further comprising a step of planarizing a surface of the insulating protective layer. 前記チャネル層を形成する工程、前記ゲート電極を形成する工程、ならびに、前記ソース電極およびドレイン電極を形成する工程は、蒸着、スパッタリング、化学蒸着、電着、スピンコーティング、無電解メッキ、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、スクリーン印刷、および、スタンピングのうちの、少なくとも何れか1つのプロセスを含む請求項8または9記載の薄膜トランジスタの製造方法。   The step of forming the channel layer, the step of forming the gate electrode, and the step of forming the source electrode and the drain electrode include vapor deposition, sputtering, chemical vapor deposition, electrodeposition, spin coating, electroless plating, electropolymer line. The method of manufacturing a thin film transistor according to claim 8 or 9, comprising at least one of the following processes: zestation, molecular beam deposition, self-assembly from solution, screen printing, and stamping. 請求項1〜7のうち何れかに記載の薄膜トランジスタが、画素を駆動するためのスイッチング素子として複数個配設されてなる、アクティブマトリクス型ディスプレイ。   An active matrix display in which a plurality of thin film transistors according to claim 1 are arranged as switching elements for driving pixels. 請求項1〜7のうち何れかに記載の薄膜トランジスタが、集積回路を構成するための半導体素子として利用されてなる、無線IDタグ。   A wireless ID tag in which the thin film transistor according to claim 1 is used as a semiconductor element for constituting an integrated circuit. 請求項1〜7のうち何れかに記載の薄膜トランジスタが、集積回路を構成するための半導体素子として利用されてなる、携行用機器。   A portable device, wherein the thin film transistor according to claim 1 is used as a semiconductor element for constituting an integrated circuit.
JP2004255066A 2004-09-02 2004-09-02 Thin film transistor and its manufacturing method Withdrawn JP2006073774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004255066A JP2006073774A (en) 2004-09-02 2004-09-02 Thin film transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004255066A JP2006073774A (en) 2004-09-02 2004-09-02 Thin film transistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006073774A true JP2006073774A (en) 2006-03-16

Family

ID=36154068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004255066A Withdrawn JP2006073774A (en) 2004-09-02 2004-09-02 Thin film transistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006073774A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261493A (en) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd Thin film transistor and its manufacturing method
JP2007012665A (en) * 2005-06-28 2007-01-18 Fujitsu Ltd Method of manufacturing carbon nano thin-line transistor
WO2008153183A1 (en) * 2007-06-15 2008-12-18 Sumitomo Metal Industries, Ltd. Process for manufacturing shaped article
JP2011101030A (en) * 2008-08-04 2011-05-19 Panasonic Corp Flexible semiconductor device and method of manufacturing the same
US8101948B2 (en) 2007-06-20 2012-01-24 Nec Corporation Switching element
US8138501B2 (en) 2007-03-02 2012-03-20 Nec Corporation Switching element and manufacturing method thereof
KR101151096B1 (en) 2006-11-30 2012-06-01 삼성전자주식회사 Organic Thin Film Transistor Using Carbon nanotube introduced surface modification
US8389987B2 (en) 2008-11-10 2013-03-05 Nec Corporation Switching element and method for fabricating same
JP2013058637A (en) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ga2O3-based semiconductor element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261493A (en) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd Thin film transistor and its manufacturing method
JP2007012665A (en) * 2005-06-28 2007-01-18 Fujitsu Ltd Method of manufacturing carbon nano thin-line transistor
KR101151096B1 (en) 2006-11-30 2012-06-01 삼성전자주식회사 Organic Thin Film Transistor Using Carbon nanotube introduced surface modification
US8138501B2 (en) 2007-03-02 2012-03-20 Nec Corporation Switching element and manufacturing method thereof
WO2008153183A1 (en) * 2007-06-15 2008-12-18 Sumitomo Metal Industries, Ltd. Process for manufacturing shaped article
US8101948B2 (en) 2007-06-20 2012-01-24 Nec Corporation Switching element
JP2011101030A (en) * 2008-08-04 2011-05-19 Panasonic Corp Flexible semiconductor device and method of manufacturing the same
US8389987B2 (en) 2008-11-10 2013-03-05 Nec Corporation Switching element and method for fabricating same
JP2013058637A (en) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ga2O3-based semiconductor element

Similar Documents

Publication Publication Date Title
JP6977188B2 (en) Electronics
JP5412458B2 (en) Method for manufacturing semiconductor device
US9214496B2 (en) Transistor, display, and electric apparatus
JP4856900B2 (en) Method for manufacturing field effect transistor
US20150270324A1 (en) Semiconductor device, display unit, and electronic apparatus
JP2013105950A (en) Semiconductor device and electronic equipment
JP5197960B2 (en) ELECTRONIC DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING THE SAME
JP2007281188A (en) Transistor, pixel electrode substrate, electrooptical device, electronic equipment and process for fabricating semiconductor element
JP2006073774A (en) Thin film transistor and its manufacturing method
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
JP4836446B2 (en) Method for manufacturing semiconductor device
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP4354953B2 (en) Thin film transistor and manufacturing method thereof
WO2005045939A1 (en) Thin film transistor and process for fabricating the same
JP4877869B2 (en) Method for producing organic semiconductor element
JP2006165341A (en) Electronic circuit substrate, its manufacturing method, and display device using the same
JP2011119529A (en) Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106