JP2006071585A - Burn-in test board - Google Patents

Burn-in test board Download PDF

Info

Publication number
JP2006071585A
JP2006071585A JP2004258312A JP2004258312A JP2006071585A JP 2006071585 A JP2006071585 A JP 2006071585A JP 2004258312 A JP2004258312 A JP 2004258312A JP 2004258312 A JP2004258312 A JP 2004258312A JP 2006071585 A JP2006071585 A JP 2006071585A
Authority
JP
Japan
Prior art keywords
burn
voltage
semiconductor integrated
test
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004258312A
Other languages
Japanese (ja)
Inventor
Toshio Araki
敏夫 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2004258312A priority Critical patent/JP2006071585A/en
Publication of JP2006071585A publication Critical patent/JP2006071585A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem wherein a required power source voltage is not able to be supplied to an inspected semiconductor integrated circuit, when a burn-in board gets large, not to allow a proper burn-in test. <P>SOLUTION: This burn-in test board of the present invention comprising: an LC socket with a plurality of the inspected semiconductor integrated circuits mounted thereon; and a multilayer printed wiring board with an electronic component mounted thereon, has a voltage conversion part supplied with a voltage higher than the required power source voltage of the inspected semiconductor integrated circuit to be converted into the required power source voltage, and the voltage conversion part is provided in each of the inspected semiconductor integrated circuits. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体集積回路を高温環境下に置き電圧や信号を印
加し、この半導体集積回路の初期不良や製造工程での不具合を取り除くバーンイ
ンテストに使用されるボードに係り、特に低電圧で使用される半導体製品のバー
ンインテストに用いられるバーンインテストボードに関するものである。
The present invention relates to a board used for a burn-in test in which a semiconductor integrated circuit is placed in a high temperature environment and a voltage or a signal is applied to remove an initial failure of the semiconductor integrated circuit or a defect in a manufacturing process, particularly at a low voltage. The present invention relates to a burn-in test board used for a burn-in test of a semiconductor product.

半導体集積回路は他の製品と同様に、初期故障が非常に高い確率で発生する。
そこで半導体集積回路のバーンインテストは特にこの初期故障に注目して、これ
を除去しようとするテスト方法である。
一般的に半導体集積回路の初期故障、初期不良は0.1パーセントから5パー
セントの割合で発生し、25°C程度の常温で、通常の動作状態における最初の
数時間から1000時間ぐらいで発生することが判明している。
In the semiconductor integrated circuit, the initial failure occurs with a very high probability like other products.
Therefore, the burn-in test of a semiconductor integrated circuit is a test method that attempts to remove this initial failure, particularly.
In general, initial failure and initial failure of a semiconductor integrated circuit occur at a rate of 0.1% to 5%, and occur at a room temperature of about 25 ° C. from the first few hours to about 1000 hours in a normal operation state. It has been found.

初期故障は設計上あるいは製造上の欠陥に起因するするものであり、100時
間位で故障するものもあれば、その10倍の1000時間位まで故障しないもの
もある。そこで、出荷試験で初期故障の発生するものを除去する必要が生じるが
、使用状態を想定した環境下で1時間程度の短時間、半導体集積回路を動作させ
て出荷試験を行っても、全数合格する可能性が高く、また、そうであるからとい
って、初期故障が発生する可能性のある1000時間程度も出荷試験をし続ける
のは経済的でないばかりか、半導体集積回路の生産だけでなく、それを使用する
最終製品の生産に大きな影響を及ぼす。
The initial failure is caused by a design or manufacturing defect. Some failures occur in about 100 hours, while others do not fail until about 1000 hours, which is ten times as long. Therefore, it is necessary to remove those that cause initial failure in the shipping test. However, even if the shipping test is performed by operating the semiconductor integrated circuit for a short time of about 1 hour in an environment that assumes the usage state, all the products pass. In addition, it is not economical to continue the shipping test for about 1000 hours when the initial failure is likely to occur, not only for the production of semiconductor integrated circuits. , It will have a major impact on the production of the final product.

そこで、半導体集積回路の動作温度を常温ではなく、もっと高い温度に上昇さ
せることで、故障を加速させることができるということが考え出された。例えば
、50°Cにおける1000時間の試験は125°Cにおける約30時間の試験
に相当する。この考え方に基づき故障を加速試験し、できる限り効率的に試験を
実施し、初期故障を起こす半導体集積回路を使用前に除去しようとして考え出さ
れたものがバーンインテストである。
Thus, it has been devised that the failure can be accelerated by raising the operating temperature of the semiconductor integrated circuit to a higher temperature than normal temperature. For example, a 1000 hour test at 50 ° C corresponds to an approximately 30 hour test at 125 ° C. A burn-in test was devised to accelerate the failure test based on this concept, perform the test as efficiently as possible, and remove the semiconductor integrated circuit causing the initial failure before use.

このバーンインテストを行うものがバーンイン装置である。
図4に模式的にバーンイン装置を示し、この図を参照しながらバーンイン装置
について説明する。
The burn-in apparatus performs the burn-in test.
FIG. 4 schematically shows a burn-in apparatus, and the burn-in apparatus will be described with reference to this figure.

図4に示すバーンイン装置100は、バーンインチャンバ101と半導体集積
回路に入力するための検査信号を生成するパターンジェネレータ121を備えて
いる。また、図示しないが半導体集積回路に所要の電圧を印加する電源供給部も
備えている。
A burn-in apparatus 100 shown in FIG. 4 includes a burn-in chamber 101 and a pattern generator 121 that generates an inspection signal to be input to a semiconductor integrated circuit. Although not shown, a power supply unit that applies a required voltage to the semiconductor integrated circuit is also provided.

バーンインチャンバ101内には、複数のバーンインテストボード102がそ
れぞれコネクタ103に接続されて保持されている。ここでは、2枚のバーンイ
ンテストボード102を示したが、バーンインテストボード102同士の間には
上下方向に互いに間隔をおいて、さらに複数のバーンインテストボードが収納さ
れる。各バーンインテストボード102には多数の半導体集積回路104が検査
信号、電源電圧が入力可能に載置されている。
In the burn-in chamber 101, a plurality of burn-in test boards 102 are connected to and held by connectors 103, respectively. Here, two burn-in test boards 102 are shown, but a plurality of burn-in test boards are accommodated between the burn-in test boards 102 at intervals in the vertical direction. On each burn-in test board 102, a large number of semiconductor integrated circuits 104 are mounted so that test signals and power supply voltages can be input.

バーンインチャンバ101の外側には、パターンジェネレータ121と接続さ
れた信号線122とバーンインテストボード102との間にこのバーンインテス
トボード102とそれぞれ対応するドライバボード123がコネクタ103の外
側部分に接続され保持されている。同時に図示しない電源供給部からの電源線も
ドライバボード123を介して接続されている。
Outside the burn-in chamber 101, a driver board 123 corresponding to the burn-in test board 102 is connected to and held by the outer part of the connector 103 between the signal line 122 connected to the pattern generator 121 and the burn-in test board 102. ing. At the same time, a power line from a power supply unit (not shown) is also connected via the driver board 123.

ドライバボード123上には、パターンジェネレータ121からの検査信号を
駆動するドライバおよびバーンインテストボード102上の各半導体集積回路1
04に対する期待値信号とその出力信号とを比較して比較結果をパターンジェネ
レータ121に出力するコンパレータ等の、複数の能動素子124が載置されて
いる。
On the driver board 123, a driver for driving an inspection signal from the pattern generator 121 and each semiconductor integrated circuit 1 on the burn-in test board 102.
A plurality of active elements 124 such as a comparator for comparing the expected value signal for 04 and its output signal and outputting the comparison result to the pattern generator 121 are mounted.

このようなバーンイン装置を用いて、半導体集積回路はバーンインテストが実
行され、初期故障を起こす可能性のある半導体集積回路を市場に出荷されるのを
回避している。
ところで、最近の電子機器は、携帯電話、ノートパソコン、デジタルムービー
などに代表されるモバイル機器のように、機能や性能を高めながら小型化、低消
費電力化、軽量化が図られている。そのため、これらの電子機器に使用される半
導体集積回路も従来の半導体集積回路より低電圧で動作するものが製造されるよ
うになってきている。例えば、従来6V程度の電源電圧で動作していたものが3
.3Vとか1.8Vの電圧しか必要としなくなってきている。
By using such a burn-in apparatus, the semiconductor integrated circuit is subjected to a burn-in test to avoid shipping a semiconductor integrated circuit that may cause an initial failure to the market.
By the way, recent electronic devices, such as mobile devices represented by mobile phones, notebook computers, digital movies, and the like, have been reduced in size, reduced in power consumption, and reduced in weight while improving functions and performance. For this reason, semiconductor integrated circuits used in these electronic devices are also being manufactured that operate at a lower voltage than conventional semiconductor integrated circuits. For example, the conventional operation with a power supply voltage of about 6V is 3
. Only 3V or 1.8V voltage is required.

したがって、バーンイン装置も低電圧の半導体集積回路に対応できるようにす
る必要がある。本願出願人の知る限りにおいては、低電圧の半導体集積回路に対
応するバーンイン装置は印加する電圧を半導体集積回路が必要とする電圧に調整
するものであり、特に半導体集積回路の電源電圧が低電圧化されたからといって
バーンイン装置に工夫が施されているものではない。
Therefore, it is necessary to make the burn-in device compatible with a low-voltage semiconductor integrated circuit. As far as the applicant of the present application knows, the burn-in device corresponding to the low-voltage semiconductor integrated circuit adjusts the voltage to be applied to the voltage required by the semiconductor integrated circuit, and in particular, the power supply voltage of the semiconductor integrated circuit is low. However, the burn-in device is not devised just because it is made into a new one.

一方、半導体集積回路の複雑化、そして一度に多数の半導体集積回路のバーン
インテストを実行するために、バーンインテストボードは高多層化と基板サイズ
の大型化が進んでいる。
このような中で、半導体集積回路のバーンインテストは従来のバーンイン装置
を用い、かつ従来のバーンテストボードを大型化したものを使用して実施されて
いた。
On the other hand, in order to carry out complicated semiconductor integrated circuits and perform burn-in tests on a large number of semiconductor integrated circuits at a time, the number of burn-in test boards is increasing and the substrate size is increasing.
Under such circumstances, a burn-in test of a semiconductor integrated circuit has been carried out using a conventional burn-in apparatus and using a conventional burn-in test board having a larger size.

図3にこのような従来のバーンインテストボードの模式図を示す。
図3において、20はバーンインテストボード、21はバーンインテストに必
要な電源やテスト信号を入出力するコネクタ部、22はバーンインテストボード
に多数搭載される被検査半導体集積回路実装部である。そして、図3におけるバ
ーンテストボード20および被検査半導体集積回路実装部22がそれぞれ図4の
バーンインテストボード102および各半導体集積回路104に相当する。また
、図3のコネクタ部21が図4の符号を付していないコネクタ部に相当する。
FIG. 3 shows a schematic diagram of such a conventional burn-in test board.
In FIG. 3, 20 is a burn-in test board, 21 is a connector section for inputting / outputting a power source and test signals necessary for the burn-in test, and 22 is a semiconductor integrated circuit mounting section to be inspected mounted on the burn-in test board. The burn test board 20 and the semiconductor integrated circuit mounting portion 22 in FIG. 3 correspond to the burn-in test board 102 and each semiconductor integrated circuit 104 in FIG. 4, respectively. Moreover, the connector part 21 of FIG. 3 is corresponded to the connector part which does not attach | subject the code | symbol of FIG.

バーンインテストボード20は、図4に示すようなバーンインチャンバ101
に収納され、コネクタ103と勘合される。そしてこのコネクタ103を介して
パターンジェネレータ121や図示しない電源供給部からのテスト信号や電源電
圧をバーンインテストボード20に印加される。
The burn-in test board 20 includes a burn-in chamber 101 as shown in FIG.
And is mated with the connector 103. A test signal and power supply voltage from the pattern generator 121 and a power supply unit (not shown) are applied to the burn-in test board 20 via the connector 103.

以上のように、半導体集積回路のバーンインテストは従来のバーンイン装置を
使用し、かつ従来のバーンインテストボードを大型化したものを使用して実施さ
れており、低電圧の半導体集積回路への対応はバーンインテストボードに供給す
る電圧を所要の低電圧に低下させることで実現してした。
しかしながら、バーンインテストボードが大型化することと半導体集積回路の
電源電圧が低電圧化することにより次のような問題点が生じている。
As described above, the burn-in test of a semiconductor integrated circuit is performed using a conventional burn-in apparatus and a larger conventional burn-in test board. This was achieved by reducing the voltage supplied to the burn-in test board to the required low voltage.
However, as the burn-in test board increases in size and the power supply voltage of the semiconductor integrated circuit decreases, the following problems arise.

イ.従来から存在したが、所要の電圧が高かったために問題とならなかったバ
ーンインテストボード上での電圧降下により、電圧供給端子から遠い部分では所
定の電圧を割り込み半導体集積回路に適正な電圧が印加されず、適正なバーンイ
ンテストができない。
ロ.これも従来から存在したが、所要の電圧が高かったために問題とならなか
ったテストに必要な信号線間のクロストークノイズや被検査半導体集積回路自体
がテスト動作時に発生する半導体集積回路のセルの書き込み/読み出しに伴うス
イッチングノイズが電源に重畳され、電圧が低下したのに伴い、無視できないレ
ベルとなりバーンインテストに供される半導体集積回路の動作に影響を与え、最
悪はこの半導体集積回路を破壊することがある。
ハ.また、このようにして電源に重畳されたノイズは、電源パターンとグラン
ドパターンがベタパターンで形成され、その間にテストに必要な信号パターンが
形成されているため、テスト信号パターンにも重畳され、そのためテスト信号に
乱れが生じ、適正なバーンインテストができない。
I. An appropriate voltage is applied to the semiconductor integrated circuit by interrupting the predetermined voltage at the part far from the voltage supply terminal due to the voltage drop on the burn-in test board, which has existed in the past but was not a problem because the required voltage was high. The proper burn-in test cannot be performed.
B. This also existed in the past, but the crosstalk noise between the signal lines necessary for the test, which was not a problem because the required voltage was high, and the semiconductor integrated circuit cell generated during the test operation of the semiconductor integrated circuit to be tested itself. Switching noise accompanying writing / reading is superimposed on the power supply, and as the voltage drops, it becomes a level that cannot be ignored, affecting the operation of the semiconductor integrated circuit used for the burn-in test, and the worst is to destroy this semiconductor integrated circuit Sometimes.
C. The noise superimposed on the power supply in this way is also superimposed on the test signal pattern because the power supply pattern and the ground pattern are formed as a solid pattern and the signal pattern necessary for the test is formed between them. The test signal is disturbed and proper burn-in test cannot be performed.

本発明は、上記課題を解決するためになされたもので、被検査半導体集積回路
ごとに電圧変換部を設けることで電圧供給端子から遠い位置でも所要の電圧を印
加できるようにすることで適正なバーンインテストが実行可能なバーンインテス
トボードを提供することを目的とする。
The present invention has been made in order to solve the above-described problem. By providing a voltage conversion unit for each semiconductor integrated circuit to be inspected, it is possible to apply a required voltage even at a position far from the voltage supply terminal. An object is to provide a burn-in test board capable of performing a burn-in test.

本発明になるバーンインテストボードは、複数の被検査半導体集積回路を実装
するICソケットと電子部品を搭載する多層プリント配線板でなるバーンインテ
ストボードにおいて、前記被検査半導体集積回路の所要の電源電圧より高い電圧
の供給を受けて、この所要の電源電圧に変換する電圧変換部を有することを特徴
とするものである。
The burn-in test board according to the present invention is a burn-in test board composed of an IC socket for mounting a plurality of semiconductor integrated circuits to be inspected and a multilayer printed wiring board on which electronic components are mounted. It is characterized by having a voltage converter that receives a high voltage and converts it to the required power supply voltage.

また、本発明になるバーンインテストボードにおける電圧変換部は被検査半導
体集積回路ごとに設けることを特徴とするものである。
In addition, the voltage converter in the burn-in test board according to the present invention is provided for each semiconductor integrated circuit to be inspected.

また、本発明になるバーンインテストボードにおける前記電圧変換部の電圧変
換には3端子レギュレータを用いることを特徴とするものである。
そして、この電圧変換部を構成する電圧変換回路が二重化されていることを特徴
とするものである。
In the burn-in test board according to the present invention, a three-terminal regulator is used for voltage conversion of the voltage conversion unit.
And the voltage conversion circuit which comprises this voltage conversion part is duplicated, It is characterized by the above-mentioned.

請求項1〜2に係る発明によれば、課題を解決するための手段に述べたような
構成を採用することとしたので、バーンインテストボードが大型化した場合でも
、バーンインテストボード上の搭載位置にかかわらず、被検査半導体集積回路に
所要の電圧を印加することが可能になる。
According to the first and second aspects of the invention, since the configuration as described in the means for solving the problem is adopted, even when the burn-in test board is enlarged, the mounting position on the burn-in test board Regardless of this, a required voltage can be applied to the semiconductor integrated circuit to be inspected.

請求項3に係る発明によれば、課題を解決するための手段に述べたような構成
を採用することとしたので、バーンインテストボードに供給される電源にノイズ
が重畳されていても、電圧変換部でこのノイズを低減することが可能になる。ま
た、電圧変換素子である3端子レギュレータには過電流保護回路が内蔵されてい
るので、バーンインテスト中に被検査半導体集積回路が故障して過電流時のバー
ンインテストボード焼損を防止することが可能となる。
According to the invention of claim 3, since the configuration as described in the means for solving the problem is adopted, even if noise is superimposed on the power supplied to the burn-in test board, voltage conversion is performed. This noise can be reduced at the part. In addition, the three-terminal regulator, which is a voltage conversion element, has a built-in overcurrent protection circuit, so it is possible to prevent burn-in test board burnout during an overcurrent due to failure of the semiconductor integrated circuit under test during the burn-in test. It becomes.

請求項4に係る発明によれば、課題を解決するための手段に述べたような構成
を採用することとしたので、バーンインテスト中に2系統ある電圧変換回路のう
ち一方が故障した場合でも、バーンインテストを続行することが可能となる。
これらのことから、長寿命で信頼性の高いバーンインテストボードを提供でき
る。
According to the invention according to claim 4, since the configuration as described in the means for solving the problem is adopted, even when one of the two voltage conversion circuits fails during the burn-in test, It becomes possible to continue the burn-in test.
For these reasons, a long-life and highly reliable burn-in test board can be provided.

本発明を実施するための最良の形態について図面を参照して説明する。
図1は、本発明になるバーンインボードを模式的に示す図、図2は、本発明に
なるバーンインテストボードに実装される電圧変換部の概略回路図である。
The best mode for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a diagram schematically showing a burn-in board according to the present invention, and FIG. 2 is a schematic circuit diagram of a voltage conversion unit mounted on the burn-in test board according to the present invention.

図1において、10はバーンインテストボード、11は被検査半導体集積回路
の電源電圧のもとになる電圧やテスト信号を入出力するコネクタ部、12はバー
ンインテストボードに多数搭載される被検査半導体集積回路実装部、13は前記
被検査半導体集積回路の所要の電源電圧より高い電圧の供給を受けて、この所要
の電源電圧に変換する電圧変換部である。そして、1つの被検査半導体集積回路
実装部12には対応する1つの電圧変換部13が割り当てられるようになってい
る。なお、コネクタ部11および被検査半導体集積回路実装部12はそれぞれコ
ネクタ部21および被検査半導体集積回路実装部22と同様なものである。
In FIG. 1, 10 is a burn-in test board, 11 is a connector part for inputting / outputting a voltage and a test signal that are the source of the power supply voltage of the semiconductor integrated circuit to be inspected, and 12 is a semiconductor integrated device to be inspected mounted on the burn-in test board The circuit mounting unit 13 is a voltage conversion unit that receives supply of a voltage higher than the required power supply voltage of the semiconductor integrated circuit to be tested and converts it to the required power supply voltage. A corresponding voltage conversion unit 13 is assigned to one semiconductor integrated circuit mounting unit 12 to be inspected. The connector portion 11 and the semiconductor integrated circuit mounting portion 12 to be inspected are the same as the connector portion 21 and the semiconductor integrated circuit mounting portion 22 to be inspected, respectively.

前述のように、図2は本発明に用いられる電圧変換部の概略回路図であるが、
バーンインテストの信頼性向上のために電圧変換回路を二重化している。この電
圧変換部は被検査半導体集積回路の所要電圧より高い電圧が供給されるとこの所
要の電圧に変換する機能を有するものであり、その構成は次のとおりである。
As described above, FIG. 2 is a schematic circuit diagram of the voltage conversion unit used in the present invention.
In order to improve the reliability of the burn-in test, the voltage conversion circuit is duplicated. This voltage conversion unit has a function of converting to a required voltage when a voltage higher than the required voltage of the semiconductor integrated circuit to be inspected is supplied, and its configuration is as follows.

図2において、Q1は出力電圧より高い電圧の供給を受けて所定の電圧に変換
する電圧変換素子である3端子レギュレータ、C1〜C3は電圧変換過程におけ
るノイズおよび発振を防止するコンデンサ、R1およびR2は所定の電圧を得る
ためにばらつきを調整する抵抗器、D1は保護用のダイオード、D2は二重化し
たときの逆流防止用ダイオードであり、これらで1系統の電圧変換回路を構成す
る。
In FIG. 2, Q1 is a three-terminal regulator that is a voltage conversion element that receives a voltage higher than the output voltage and converts it to a predetermined voltage, C1 to C3 are capacitors that prevent noise and oscillation in the voltage conversion process, and R1 and R2 Is a resistor for adjusting variation to obtain a predetermined voltage, D1 is a protection diode, and D2 is a backflow prevention diode when doubled. These constitute a single voltage conversion circuit.

一方、3端子レギュレータQ2、ノイズおよび発振防止用コンデンサC4〜C
6、出力電圧ばらつき調整用抵抗器R3およびR4、保護用のダイオードD3、
逆流防止用ダイオードD4で、他の1系統の電圧変換回路する。
そして、所定の電圧より高い電圧の供給線と所定の電圧供給線がそれぞれ接続
され、電圧変換回路が二重化されている。この所定の電圧供給線が対応する被検
査半導体集積回路の電源端子に接続され、こうしてバーンインテストボード10
には所定の電圧より高い電圧を供給しているにもかかわらず、被検査半導体集積
回路には所定の電源が供給可能となっている。
On the other hand, a three-terminal regulator Q2, noise and oscillation prevention capacitors C4 to C
6, output voltage variation adjusting resistors R3 and R4, protective diode D3,
The other current system voltage conversion circuit is formed by the backflow prevention diode D4.
A voltage supply line higher than a predetermined voltage and a predetermined voltage supply line are connected to each other, and the voltage conversion circuit is duplicated. This predetermined voltage supply line is connected to the power supply terminal of the corresponding semiconductor integrated circuit to be inspected, thus the burn-in test board 10.
Although a voltage higher than a predetermined voltage is supplied to the semiconductor integrated circuit, a predetermined power can be supplied to the semiconductor integrated circuit to be inspected.

ここで、電圧変換素子として3端子レギュレータを使用する理由は3端子レギ
ュレータには次のような特徴があり、使い勝手がよいからである。
すなわち、所定の電圧を供給することで、予め設定された定電圧出力が簡単に
得られる集積回路であること;シンプルな構造であり、簡単に目的の性能を引き
出せること;制御方式がリニア直列制御であるから電圧変換時にノイズが発生し
ないこと;低価格であり、得られる出力電圧の種類も豊富で、しかも入手しやす
いこと;過熱保護や過電流保護回路が内蔵されているので安心して使用できるこ
と、である。
Here, the reason why the three-terminal regulator is used as the voltage conversion element is that the three-terminal regulator has the following characteristics and is easy to use.
In other words, it is an integrated circuit that can easily obtain a preset constant voltage output by supplying a predetermined voltage; it has a simple structure and can easily achieve the desired performance; the control method is linear series control Therefore, noise is not generated at the time of voltage conversion; low price, a wide variety of output voltages that can be obtained, and easy availability; built-in overheat protection and overcurrent protection circuit, so that it can be used with peace of mind. .

次に、本発明になるバーンインテストボードの動作について説明する。
バーンインテストボード10は、図4に示すようなバーンインチャンバ101
に収納され、コネクタ103と勘合される。そしてこのコネクタ103を介して
パターンジェネレータ121や図示しない電源供給部からのテスト信号や電源電
圧をバーンインテストボード10に印加する。そしてバーンインチャンバ101
を125°Cまたは150°Cに保持しつつ、電圧とテスト信号をバーンインテ
ストボード10に供給し、バーンインテストを実行する。
Next, the operation of the burn-in test board according to the present invention will be described.
The burn-in test board 10 includes a burn-in chamber 101 as shown in FIG.
And is mated with the connector 103. A test signal and a power supply voltage from the pattern generator 121 and a power supply unit (not shown) are applied to the burn-in test board 10 via the connector 103. And burn-in chamber 101
Is maintained at 125 ° C. or 150 ° C., a voltage and a test signal are supplied to the burn-in test board 10 to execute a burn-in test.

ここで、所要の電源電圧が1.8Vの被検査半導体集積回路をバーンインテス
トをする場合を例にとり、本発明の特徴とするところの電圧変換動作により、所
要の電圧より高い電圧をバーンインテストボードに入力しても被検査半導体集積
回路には所要の電圧が供給されることについて説明する。
電圧変換部13は前述のように電圧変換回路を二重化して構成されているので
、それぞれの動作は同様なものであるから、1系統の電圧変換動作について説明
する。
ここでは、3端子レギュレータとして、3V〜5.5Vの範囲の電圧を入力す
ることで、1.8Vの出力電圧が得られるものを使用することとする。
Here, taking as an example a case where a semiconductor integrated circuit to be inspected having a required power supply voltage of 1.8 V is subjected to a burn-in test, a voltage higher than the required voltage is set to a burn-in test board by the voltage conversion operation as a feature of the present invention. It will be explained that a required voltage is supplied to the semiconductor integrated circuit to be inspected even if it is input to the circuit.
Since the voltage conversion unit 13 is configured by duplicating the voltage conversion circuit as described above, each operation is the same, and therefore one voltage conversion operation will be described.
Here, as the three-terminal regulator, one that can obtain an output voltage of 1.8 V by inputting a voltage in the range of 3 V to 5.5 V is used.

図示しない電源供給部からは所要の電源電圧より高い電圧である5Vを供給す
るものとする。ここで、5Vとしたのは、これより低い場合は、電圧変換前後の
電位差が少なすぎると電圧変換素子である3端子レギュレータの定電圧出力の安
定性が低下するので、この問題点を考慮したためであり、またこれより高い場合
は、この3端子レギュレータの入力電圧と出力電圧との差が大きくなり、この差
に応じて熱が発生するので、この発熱を可能な限り小さくするためである。発熱
は放熱フィンによって3端子レギュレータから逃がすことは可能であるが、発熱
量に応じて大きな放熱フィンが必要となり、実装上不利になるばかりでなく、3
端子レギュレータの寿命を低下させ、最終的にはバーンインテストボードの寿命
を低下させる原因となるからである。
特に最近ロードロップアウト仕様の3端子レギュレータが入手可能となり、入
力電圧と出力電圧差を更に少なくできるので3端子レギュレータの発熱を更に少
なくできるようになっている。
It is assumed that 5 V, which is higher than a required power supply voltage, is supplied from a power supply unit (not shown). Here, the reason why the voltage is set to 5 V is that if it is lower than this, if the potential difference before and after voltage conversion is too small, the stability of the constant voltage output of the three-terminal regulator, which is a voltage conversion element, deteriorates. If it is higher than this, the difference between the input voltage and the output voltage of the three-terminal regulator becomes large, and heat is generated according to this difference, so that this heat generation is made as small as possible. Although heat generation can be released from the three-terminal regulator by means of the heat dissipation fin, a large heat dissipation fin is required depending on the amount of heat generation, which is not only disadvantageous in mounting, but also 3
This is because the life of the terminal regulator is reduced, and eventually the life of the burn-in test board is reduced.
In particular, a low dropout three-terminal regulator has recently become available, and the difference between the input voltage and the output voltage can be further reduced, so that the heat generation of the three-terminal regulator can be further reduced.

この供給された5Vの電圧3端子レギュレータQ1の入力端子とコンデンサC
1の一方に接続される。コンデンサC1の他の一方はグランドに接続されており
、コンデンサC1により、5Vの電源線に重畳されているノイズを除去すると共
に発振を防止する。3端子レギュレータQ1はADJ端子が抵抗器R1を介して
グランドに接続されているので、所定の電圧が入力されると出力端子から所要の
電圧である1.8Vの電圧を出力する。このとき3端子レギュレータQ1の出力
端子とグランド間に直列接続された抵抗器R1とR2はこの出力電圧のばらつき
を調整し、1.8Vの電圧が出力されるようにする。
The input terminal of the supplied 5V voltage 3-terminal regulator Q1 and the capacitor C
1 connected to one. The other side of the capacitor C1 is connected to the ground, and the capacitor C1 removes noise superimposed on the 5V power line and prevents oscillation. Since the ADJ terminal of the three-terminal regulator Q1 is connected to the ground via the resistor R1, when a predetermined voltage is input, a required voltage of 1.8V is output from the output terminal. At this time, the resistors R1 and R2 connected in series between the output terminal of the three-terminal regulator Q1 and the ground adjust the variation of the output voltage so that a voltage of 1.8V is output.

そして、抵抗器R1とR2の接続点とグランド間に挿入されたコンデンサC2
はノイズの除去と発振の防止の役割を果たす。また3端子レギュレータQ1の出
力端子にカソード側が、抵抗器R1とR2の接続点にアノード側が接続されたダ
イオードD1はこの電圧変換回路の保護の役割を果たす。また、3端子レギュレ
ータQ1の出力端子とグランド間にはコンデンサC3が接続され、このコンデン
サC3によって、出力電圧1.8Vの電源上に重畳されるノイズを除去すると共
に電圧変換回路の発振を防止する。こうして5Vの供給電圧から安定したノイズ
の少ない所要の1.8Vの電圧が出力される。
The capacitor C2 inserted between the connection point of the resistors R1 and R2 and the ground
Plays a role in removing noise and preventing oscillation. The diode D1 whose cathode side is connected to the output terminal of the three-terminal regulator Q1 and whose anode side is connected to the connection point between the resistors R1 and R2 serves to protect the voltage conversion circuit. Further, a capacitor C3 is connected between the output terminal of the three-terminal regulator Q1 and the ground, and this capacitor C3 removes noise superimposed on the power supply of the output voltage 1.8V and prevents oscillation of the voltage conversion circuit. . Thus, the required 1.8 V voltage with less noise is output from the 5 V supply voltage.

以上のような電圧変換回路を二重化するので、それぞれの電源出力は接続しな
ければならないが、そのまま接続したのでは、それぞれの電圧変換回路に少しで
も電位差があると、電位の高い方の電圧変換回路の出力が低い方の電圧変換回路
の出力端子に流れ込み、二重化電源としての機能を果たせなくなるという欠陥が
生じる。そのため、周知のようにそれぞれの電圧変換回路の出力端子間に逆流防
止用のダイドードを接続し、そのダイオードの出力端子を接続し、そこから所要
の出力電圧を得るようにしている。つまり、3端子レギュレータQ1およびQ2
の出力端子にそれぞれダイオードD2とD4のアノード側を接続し、この2つの
ダイオードD2とD4のカソード側を接続し、所要の電圧を出力し、所定の被検
査半導体集積回路実装部に供給する。
このようにして被検査半導体集積回路の所要の電源電圧が得られる。
Since the voltage conversion circuit as described above is duplicated, each power supply output must be connected, but if it is connected as it is, if there is any potential difference in each voltage conversion circuit, the voltage conversion with the higher potential will be performed The defect is that the output of the circuit flows into the output terminal of the lower voltage conversion circuit and cannot function as a dual power supply. Therefore, as is well known, a diode for preventing backflow is connected between the output terminals of the respective voltage conversion circuits, the output terminals of the diodes are connected, and the required output voltage is obtained therefrom. That is, the three-terminal regulators Q1 and Q2
Are connected to the anode sides of the diodes D2 and D4, respectively, and the cathode sides of the two diodes D2 and D4 are connected to output a required voltage to be supplied to a predetermined semiconductor integrated circuit mounting portion.
In this way, a required power supply voltage of the semiconductor integrated circuit to be inspected can be obtained.

前述したように、1つの被検査半導体集積回路実装部12には1つの電圧変換
部13が設けられ、それぞれ所要の電源電圧が生成されるようになっている。
このため、それぞれの被検査半導体集積回路実装部12の近傍までは、バーン
インテストボード10のコネクタ部11の端子に供給された電圧である5Vが供
給されることになる。したがって、コネクタ部11から遠い位置にある被検査半
導体集積回路実装部12に対応する電圧変換部12へ供給される電圧は従来どお
り、一定の電圧降下が生じ、おおよそ4.7V程度の電圧に低下する。
しかしながら、前述したように、電圧変換回路12で使用する3端子レギュレ
ータQ1、Q2は3V〜5.5Vの入力電圧のもとで安定した1.8Vの電圧を出
力するものであるから、電圧変換部13に供給される電圧が4.7V程度に低下
したとしても、被検査半導体集積回路実装部12に実装される半導体集積回路に
は所要の電圧である1.8Vが供給されることになる。そして、3端子レギュレ
ータの特徴である制御方式がリニア直列制御であるから電圧変換時にノイズが発
生しない。
As described above, one voltage conversion unit 13 is provided in one semiconductor integrated circuit mounting unit 12 to be tested, and a required power supply voltage is generated for each voltage conversion unit 13.
For this reason, 5 V, which is the voltage supplied to the terminal of the connector part 11 of the burn-in test board 10, is supplied to the vicinity of each semiconductor integrated circuit mounting part 12 to be inspected. Therefore, the voltage supplied to the voltage conversion unit 12 corresponding to the semiconductor integrated circuit mounting unit 12 to be inspected far from the connector unit 11 has a constant voltage drop as usual and drops to a voltage of about 4.7V. To do.
However, as described above, the three-terminal regulators Q1 and Q2 used in the voltage conversion circuit 12 output a stable voltage of 1.8V under an input voltage of 3V to 5.5V. Even if the voltage supplied to the section 13 drops to about 4.7 V, the required voltage of 1.8 V is supplied to the semiconductor integrated circuit mounted on the semiconductor integrated circuit mounting section 12 to be inspected. . And since the control system which is the feature of the three-terminal regulator is linear series control, no noise is generated during voltage conversion.

本発明になるバーンインボードを模式的に示す図である。It is a figure which shows typically the burn-in board which becomes this invention. 本発明になるバーンインテストボードに実装される電圧変換部の概Outline of voltage converter mounted on burn-in test board according to the present invention 従来のバーンインテストボードを模式的に示した図である。It is the figure which showed the conventional burn-in test board typically. バーンイン装置を模式的に示した図である。It is the figure which showed the burn-in apparatus typically.

符号の説明Explanation of symbols

10 バーンインテストボード
11 コネクタ部
12 被検査半導体集積回路実装部
13 電圧変換部
DESCRIPTION OF SYMBOLS 10 Burn-in test board 11 Connector part 12 Tested semiconductor integrated circuit mounting part 13 Voltage conversion part

Claims (4)

複数の被検査半導体集積回路を実装するICソケットと電子部品を搭載する多
層プリント配線板でなるバーンインテストボードにおいて、
前記被検査半導体集積回路の所要の電源電圧より高い電圧の供給を受けて、こ
の所要の電源電圧に変換する電圧変換部を有することを特徴とするバーンインテ
ストボード。
In a burn-in test board consisting of an IC socket for mounting a plurality of semiconductor integrated circuits to be inspected and a multilayer printed wiring board for mounting electronic components,
A burn-in test board, comprising: a voltage conversion unit which receives a voltage higher than a required power supply voltage of the semiconductor integrated circuit to be inspected and converts it to the required power supply voltage.
前記電圧変換部は前記被検査半導体集積回路ごとに設けることを特徴とする請
求項1記載のバーンインテストボード。
2. The burn-in test board according to claim 1, wherein the voltage converter is provided for each semiconductor integrated circuit to be inspected.
前記電圧変換部の電圧変換には3端子レギュレータを用いることを特徴とする
請求項1または2記載のバーンインテストボード。
3. The burn-in test board according to claim 1, wherein a three-terminal regulator is used for voltage conversion of the voltage converter.
前記電圧変換部は所要の電圧変換回路が二重化されていることを特徴とする請
求項1または2記載のバーンインテストボード。
The burn-in test board according to claim 1 or 2, wherein the voltage conversion unit has a required voltage conversion circuit duplexed.
JP2004258312A 2004-09-06 2004-09-06 Burn-in test board Pending JP2006071585A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004258312A JP2006071585A (en) 2004-09-06 2004-09-06 Burn-in test board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004258312A JP2006071585A (en) 2004-09-06 2004-09-06 Burn-in test board

Publications (1)

Publication Number Publication Date
JP2006071585A true JP2006071585A (en) 2006-03-16

Family

ID=36152361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004258312A Pending JP2006071585A (en) 2004-09-06 2004-09-06 Burn-in test board

Country Status (1)

Country Link
JP (1) JP2006071585A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168484A (en) * 2008-01-11 2009-07-30 Renesas Technology Corp Method for supplying burn-in power, burn-in board and semiconductor device
KR101279524B1 (en) * 2006-05-09 2013-06-28 오끼 덴끼 고오교 가부시끼가이샤 Semiconductor integrated circuit and testing method thereof
CN111474455A (en) * 2019-01-23 2020-07-31 新贺科技股份有限公司 Burn-in board mechanism with independent large current supply layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279524B1 (en) * 2006-05-09 2013-06-28 오끼 덴끼 고오교 가부시끼가이샤 Semiconductor integrated circuit and testing method thereof
JP2009168484A (en) * 2008-01-11 2009-07-30 Renesas Technology Corp Method for supplying burn-in power, burn-in board and semiconductor device
CN111474455A (en) * 2019-01-23 2020-07-31 新贺科技股份有限公司 Burn-in board mechanism with independent large current supply layer

Similar Documents

Publication Publication Date Title
US8996943B2 (en) Voltage regulator with by-pass capability for test purposes
US20170300077A1 (en) Power management circuit and associated power management method
WO2007032795A2 (en) Circuit and method for monitoring the integrity of a power supply
JP2010147979A (en) Semiconductor device and adjustment method of power-on resetting circuit
CN107086862B (en) Apparatus and method for generating internal reset signal
US7710089B2 (en) Automatic configuration for linear mode of switching power supply
JP2009219176A (en) Backup power circuit for electronic circuit
JP2001258240A (en) Dc power supply circuit and electronic device
KR20090080035A (en) Detecting circuit and electronic apparatus using detecting circuit
US8217660B2 (en) Open terminal detection device and semiconductor device
JP2006115594A (en) Malfunction preventing circuit
US9304524B2 (en) Voltage regulation system for integrated circuit
JP6638068B2 (en) System power supply circuit, electronic device, and protection method for electronic device
JP2006071585A (en) Burn-in test board
US7619940B2 (en) Apparatus and method of generating power up signal of semiconductor integrated circuit
KR20110006518A (en) Overvoltage protection circuit
KR100218621B1 (en) Semiconductor device with reduced power consumption and thin film transistor used in semiconductor memory device for achieving reduction in power consumption
JP2006129073A (en) Hysteresis comparator and reset signal generating circuit using the same
US8704410B2 (en) Semiconductor device
JP5000536B2 (en) Burn-in power supply method and burn-in board
US9312691B2 (en) ESD protection circuit and ESD protection method thereof
JP2012119946A (en) Constant current circuit
US10394298B1 (en) Electronic device and hot-plug protection circuit
JP3848265B2 (en) Electronic equipment
US8030958B2 (en) System for providing a reference voltage to a semiconductor integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408