JP2006067221A - Laminated dielectric filter - Google Patents

Laminated dielectric filter Download PDF

Info

Publication number
JP2006067221A
JP2006067221A JP2004246975A JP2004246975A JP2006067221A JP 2006067221 A JP2006067221 A JP 2006067221A JP 2004246975 A JP2004246975 A JP 2004246975A JP 2004246975 A JP2004246975 A JP 2004246975A JP 2006067221 A JP2006067221 A JP 2006067221A
Authority
JP
Japan
Prior art keywords
dielectric filter
plate electrode
plate electrodes
plane
multilayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004246975A
Other languages
Japanese (ja)
Inventor
Keiji Takagi
桂二 高木
Kazunori Fukunaga
一範 福永
Junichi Ichikawa
順一 市川
Katsuhisa Murakami
勝久 村上
Takeshi Mitsuoka
健 光岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004246975A priority Critical patent/JP2006067221A/en
Publication of JP2006067221A publication Critical patent/JP2006067221A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated dielectric filter in which attenuation characteristics near a pass band are improved. <P>SOLUTION: The laminated dielectric filter is provided with first and second planar electrode arranged on a first plane; a first strip line resonator arranged on a second plane in approximately parallel and capacitively coupled to the first planar electrode; a second strip line resonator capacitively coupled to both the first and second planar electrodes; a third strip line resonator capacitively coupled to the second planar electrodes; a third planar electrode arranged on a third plane and capacitively coupled to the first, second, and third strip line resonators; and fourth and fifth planar electrodes arranged on a fourth plane, each opposing the third planar electrode and arranged so as to have a gap exceeding the width of the second strip line resonator. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、フィルタ、特に積層型誘電体フィルタに関する。   The present invention relates to a filter, and more particularly to a multilayer dielectric filter.

携帯電話、無線LAN等の通信機器において誘電体セラミックス等の誘電体を積層した積層型誘電体フィルタが用いられている。この積層型誘電体フィルタは、例えば、ストリップライン型の伝送線路が配置された誘電体基板を積層することで形成することができる(特許文献1,2参照)。
特許第2851966号明細書 特許第2963835号明細書
2. Description of the Related Art Multilayer dielectric filters in which dielectric materials such as dielectric ceramics are laminated are used in communication devices such as cellular phones and wireless LANs. This multilayer dielectric filter can be formed, for example, by laminating dielectric substrates on which stripline transmission lines are arranged (see Patent Documents 1 and 2).
Japanese Patent No. 2551966 Japanese Patent No. 2963835

しかしながら、積層型誘電体フィルタに所望の特性を付与するのは必ずしも容易ではない。例えば、広い通過帯域を確保することは困難である。
上記に鑑み、本発明は通過帯域の広域化を図った積層型誘電体フィルタを提供することを目的とする。
However, it is not always easy to impart desired characteristics to the multilayer dielectric filter. For example, it is difficult to ensure a wide passband.
In view of the above, an object of the present invention is to provide a multilayer dielectric filter having a wide passband.

上記目的を達成するために、本発明に係る積層型誘電体フィルタは、第1の平面上に配置される第1、第2の平板電極と、前記第1の平面に積層的に配置される第2の平面上に互いに略並列に配置される、前記第1の平板電極と容量結合する第1のストリップライン共振器と、前記第1、第2の平板電極の双方と容量結合する第2のストリップライン共振器と、前記第2の平板電極と容量結合する第3のストリップライン共振器と、前記第2の平面に積層的に配置される第3の平面上に配置され、かつ前記第1、第2、第3のストリップライン共振器と容量結合する第3の平板電極と、前記第3の平面に積層的に配置される第4の平面上に、前記第3の平板電極とそれぞれ対向し、かつ前記第2のストリップライン共振器の幅を越える間隙を有して配置される第4,第5の平板電極と、を具備することを特徴とする。   In order to achieve the above object, a multilayer dielectric filter according to the present invention is disposed in a stacked manner on the first plane and the first and second flat plate electrodes disposed on the first plane. A first stripline resonator that is capacitively coupled to the first plate electrode and disposed in parallel with each other on the second plane, and a second that is capacitively coupled to both the first and second plate electrodes. A stripline resonator, a third stripline resonator capacitively coupled to the second plate electrode, a third plane disposed in a stack on the second plane, and the first plane A third plate electrode capacitively coupled to the first, second, and third stripline resonators; and a third plate electrode on a fourth plane that is stacked on the third plane. A gap that is opposite and exceeds the width of the second stripline resonator 4 which is arranged, characterized by comprising a fifth flat plate electrode.

本発明によれば通過帯域の広域化を図った積層型誘電体フィルタを提供できる。   According to the present invention, it is possible to provide a multilayer dielectric filter having a wide pass band.

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
(第1の実施の形態)
図1は本発明の第1の実施形態に係る積層型誘電体フィルタ100の回路構成を表す回路図である。
図1に示すように積層型誘電体フィルタ100は、入力端子Pi,出力端子Po、キャパシタ(コンデンサ:容量素子)C1,C2、C3,Ci、Co、共振素子L1〜L3を備える。このうち、キャパシタC1,C2、C3、共振素子L1〜L3は、積層型誘電体フィルタ10の特性を規定するためのものである。また、キャパシタCi、Coはそれぞれ入力端子Pi,出力端子Poへの容量結合のためのものであり、積層型誘電体フィルタ10の特性への影響は小さい。
共振素子L1〜L3は接地のための接地端子(「グランド端子」ともいう)Gを介して接地される。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a circuit diagram showing a circuit configuration of a multilayer dielectric filter 100 according to the first embodiment of the present invention.
As shown in FIG. 1, the multilayer dielectric filter 100 includes an input terminal Pi, an output terminal Po, capacitors (capacitors: capacitive elements) C1, C2, C3, Ci, Co, and resonant elements L1 to L3. Among these, the capacitors C 1, C 2, C 3 and the resonant elements L 1 to L 3 are for defining the characteristics of the multilayer dielectric filter 10. The capacitors Ci and Co are for capacitive coupling to the input terminal Pi and the output terminal Po, respectively, and have little influence on the characteristics of the multilayer dielectric filter 10.
The resonant elements L1 to L3 are grounded via a ground terminal (also referred to as “ground terminal”) G for grounding.

入力端子Piは、例えばアンテナに接続され、信号が入力される。入力端子Piから入力された信号は周波数に応じて出力端子Poへと出力される。即ち、通過帯域内の周波数(例えば、4.9〜5.9GHz)の信号は入力端子Piから出力端子Poへと出力され、通過帯域外の周波数の信号は積層型誘電体フィルタ100内で減衰され、出力端子Poから出力されなくなる。   The input terminal Pi is connected to, for example, an antenna and receives a signal. A signal input from the input terminal Pi is output to the output terminal Po according to the frequency. That is, a signal having a frequency within the pass band (for example, 4.9 to 5.9 GHz) is output from the input terminal Pi to the output terminal Po, and a signal having a frequency outside the pass band is attenuated within the multilayer dielectric filter 100. And is not output from the output terminal Po.

図2は、積層型誘電体フィルタ100の外観を表す斜視図である。
積層型誘電体フィルタ100は、基板110〜180を重ね合わせて構成される。基板110〜180に、例えば、ガラスセラミック(比誘電率εr=54、tanδ=1.6×10-3)からなる2012(2.0mm×1.25mm)タイプの基板を用い、厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。
なお、基板110〜180は、ガラスセラミック以外のセラミック素材であっても良い。
FIG. 2 is a perspective view showing the appearance of the multilayer dielectric filter 100.
The multilayer dielectric filter 100 is configured by stacking substrates 110 to 180. As the substrates 110 to 180, for example, a 2012 (2.0 mm × 1.25 mm) type substrate made of glass ceramic (relative permittivity εr = 54, tan δ = 1.6 × 10 −3 ) is used, and thick film printing is performed. An electrode pattern printed with silver paste or the like is formed.
The substrates 110 to 180 may be made of a ceramic material other than glass ceramic.

各基板110〜180の側辺には所定の端子となる切り欠き部11〜18が形成されている。この切り欠き部11〜18は、積層時に基板110〜180の積層方向で一致し、積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで、入力端子Pi,出力端子Po、および接地端子Gとして機能することになる。   Notches 11 to 18 serving as predetermined terminals are formed on the sides of each of the substrates 110 to 180. The notches 11 to 18 are aligned in the stacking direction of the substrates 110 to 180 at the time of stacking and constitute a groove extending in the stacking direction. By printing the silver paste in the groove, it functions as the input terminal Pi, the output terminal Po, and the ground terminal G.

図3は、積層型誘電体フィルタ100を構成する基板110〜180を分離した状態を表す分解斜視図である。
基板110は、厚さ90〜100μm(95±5μm)であり、それぞれ切り欠き部11〜18に接続されるランドパターン(実装用の電極のパターン)111a〜111h(図示せず)を下面に有する。ランドパターン111a、111bはそれぞれ、入力端子Pi、出力端子Poに,ランドパターン111c〜111hは接地端子Gにそれぞれ対応する。
基板110は、上面に接地(グランド)用の平板電極112および接続部113〜115の電極パターンを有する。平板電極112は、接続部113〜115によって、接地端子Gに接続され、後述する平板電極121、122を外部から遮蔽し、積層型誘電体フィルタ100の動作の安定化を図ると共に、後述の平板電極131〜133のストリップライン共振器としての特性を規定する。平板電極112は、縦(X方向)横(Y方向)750μm×1500μmの矩形をなす。
FIG. 3 is an exploded perspective view illustrating a state in which the substrates 110 to 180 constituting the multilayer dielectric filter 100 are separated.
The substrate 110 has a thickness of 90 to 100 μm (95 ± 5 μm), and has land patterns (mounting electrode patterns) 111a to 111h (not shown) connected to the notches 11 to 18 on the lower surface, respectively. . The land patterns 111a and 111b correspond to the input terminal Pi and the output terminal Po, respectively, and the land patterns 111c to 111h correspond to the ground terminal G, respectively.
The substrate 110 has a grounding (ground) plate electrode 112 and electrode patterns of connection portions 113 to 115 on the upper surface. The flat plate electrode 112 is connected to the ground terminal G through the connecting portions 113 to 115, shields flat plate electrodes 121 and 122, which will be described later, from the outside, stabilizes the operation of the multilayer dielectric filter 100, and is described below. The characteristics of the electrodes 131 to 133 as stripline resonators are defined. The plate electrode 112 has a rectangular shape of 750 μm × 1500 μm in the vertical direction (X direction) and the horizontal direction (Y direction).

基板120は、厚さ270〜300μm(280±10μm)であり、上面にキャパシタC1,C2用の平板電極121,122を有する。平板電極121,122は、後述の平板電極131〜133と容量結合することでキャパシタC1,C2として機能する。平板電極121は、平板電極131、132それぞれと容量結合することで、平板電極131、132間のキャパシタC1として機能する。平板電極122は、平板電極132、133それぞれと容量結合することで、平板電極132、133間のキャパシタC2として機能する。
平板電極121,122はそれぞれ、縦(X方向)横(Y方向)350μm×675μmの矩形をなし、互いの長手方向(Y方向)に直列に配置されている。
The substrate 120 has a thickness of 270 to 300 μm (280 ± 10 μm), and has plate electrodes 121 and 122 for the capacitors C1 and C2 on the upper surface. The plate electrodes 121 and 122 function as capacitors C1 and C2 by capacitively coupling with plate electrodes 131 to 133 described later. The plate electrode 121 functions as a capacitor C1 between the plate electrodes 131 and 132 by capacitively coupling with the plate electrodes 131 and 132, respectively. The plate electrode 122 functions as a capacitor C <b> 2 between the plate electrodes 132 and 133 by capacitively coupling with the plate electrodes 132 and 133, respectively.
Each of the plate electrodes 121 and 122 has a rectangular shape of vertical (X direction) and horizontal (Y direction) 350 μm × 675 μm, and is arranged in series in the longitudinal direction (Y direction) of each other.

基板130は、厚さ40〜50μm(45±5μm)であり、上面に共振器L1〜L3用の平板電極131〜133を有する。平板電極131〜133はそれぞれ、一端近傍で後述のビア143〜145の下面と、他端で接地端子Gと接続される。平板電極131〜133はそれぞれ、縦(X方向)横(Y方向)900μm×250μm、900μm×250μm、900μm×250μmの矩形をなし、互いの幅方向(Y方向)に375μmの間隔をおいて並列に配置されている。   The substrate 130 has a thickness of 40 to 50 μm (45 ± 5 μm), and has plate electrodes 131 to 133 for the resonators L1 to L3 on the upper surface. Each of the plate electrodes 131 to 133 is connected to a lower surface of vias 143 to 145 described later in the vicinity of one end and a ground terminal G at the other end. The plate electrodes 131 to 133 each have a rectangular shape of 900 μm × 250 μm, 900 μm × 250 μm, and 900 μm × 250 μm in the vertical direction (X direction) and the horizontal direction (Y direction), and are arranged in parallel in the width direction (Y direction) with a spacing of 375 μm. Is arranged.

この平板電極131〜133は、接地用の平板電極112との配置関係に基づいてストリップライン共振器として機能する。
ここで、平板電極131〜133はそれぞれ、ストリップライン共振器として機能する平板電極151〜153に電気的に接続されていることから、共振器L1〜L3それぞれの特性は、平板電極131〜133,平板電極151〜153の双方により規定される。即ち、共振器L1〜L3は平板電極131〜133と,平板電極151〜153とに分割されている。これは、基板130の面積を増やさずに平板電極131〜133の配線長を実質的に大きくするためである。共振器L1〜L3を平板電極131〜133と、平板電極151〜153とに分割しないで構成することも可能である。
The plate electrodes 131 to 133 function as stripline resonators based on the positional relationship with the plate electrode 112 for grounding.
Here, since the plate electrodes 131 to 133 are electrically connected to the plate electrodes 151 to 153 that function as stripline resonators, the characteristics of the resonators L1 to L3 are as follows. It is defined by both plate electrodes 151-153. That is, the resonators L1 to L3 are divided into plate electrodes 131 to 133 and plate electrodes 151 to 153. This is because the wiring length of the plate electrodes 131 to 133 is substantially increased without increasing the area of the substrate 130. It is also possible to configure the resonators L1 to L3 without dividing them into the plate electrodes 131 to 133 and the plate electrodes 151 to 153.

基板140は、厚さ60〜70μm(65±5μm)であり、上面に配置されるキャパシタCi,Co用の平板電極141、142と、基板140の上下に貫通する層間接続用のビア143〜145とを有する。平板電極141、142はそれぞれ、平板電極131、133と容量結合し、キャパシタCi、Coとして機能する。平板電極141、142はそれぞれ、接続部146,147で入力端子Pi、出力端子Poと接続される。平板電極141、142は、それぞれ、縦(X方向)横(Y方向)500μm×500μmの矩形をなす。   The substrate 140 has a thickness of 60 to 70 μm (65 ± 5 μm), plate electrodes 141 and 142 for capacitors Ci and Co disposed on the upper surface, and vias 143 to 145 for interlayer connection penetrating vertically on the substrate 140. And have. The plate electrodes 141 and 142 are capacitively coupled to the plate electrodes 131 and 133, respectively, and function as capacitors Ci and Co. The plate electrodes 141 and 142 are connected to the input terminal Pi and the output terminal Po at the connection portions 146 and 147, respectively. The plate electrodes 141 and 142 each have a rectangular shape with a length (X direction) and a width (Y direction) of 500 μm × 500 μm.

基板150は、厚さ40〜50μm(45±5μm)であり、上面に共振器L1〜L3用の平板電極151〜153を有する。平板電極151〜153はそれぞれ、その一端近傍に層間接続用のビア154〜156が配置される。平板電極151〜153はそれぞれ、縦(X方向)横(Y方向)600μm×250μm、700μm×250μm、600μm×250μmの矩形をなし、互いの幅方向(Y方向)に375μmの間隔をおいて並列に配置されている。
平板電極151〜153はそれぞれ、ビア154〜156、ビア143〜145によって、平板電極131〜133と電気的に接続される。即ち、平板電極151は平板電極131と電気的に接続され、平板電極112、171aとの間に1/4波長のストリップ線路からなる共振器L1を構成する。平板電極152は平板電極132と電気的に接続され、平板電極112、171a,171bとの間に1/4波長のストリップ線路からなる共振器L2を構成する。平板電極153は平板電極133と電気的に接続され、平板電極112、117bとの間に1/4波長のストリップ線路からなる共振器L3を構成する。
The substrate 150 has a thickness of 40 to 50 μm (45 ± 5 μm) and has plate electrodes 151 to 153 for the resonators L1 to L3 on the upper surface. The plate electrodes 151 to 153 are provided with vias 154 to 156 for interlayer connection in the vicinity of one end thereof. Each of the plate electrodes 151 to 153 has a rectangular shape of 600 μm × 250 μm, 700 μm × 250 μm, and 600 μm × 250 μm in the vertical direction (X direction) and the horizontal direction (Y direction), and is arranged in parallel at an interval of 375 μm in the width direction (Y direction). Is arranged.
The plate electrodes 151 to 153 are electrically connected to the plate electrodes 131 to 133 by vias 154 to 156 and vias 143 to 145, respectively. That is, the plate electrode 151 is electrically connected to the plate electrode 131, and constitutes a resonator L1 formed of a 1/4 wavelength strip line between the plate electrodes 112 and 171a. The plate electrode 152 is electrically connected to the plate electrode 132, and constitutes a resonator L2 composed of a 1/4 wavelength strip line between the plate electrodes 112, 171a and 171b. The plate electrode 153 is electrically connected to the plate electrode 133, and constitutes a resonator L3 composed of a 1/4 wavelength strip line between the plate electrodes 112 and 117b.

この平板電極151〜153のストリップラインとしての特性は、接地用の平板電極1171a、171bとの配置関係に基づいて規定される。即ち、平板電極151のストリップラインとしての特性は、主として平板電極171aとの配置によって規定される。平板電極153のストリップラインとしての特性は、主として平板電極171bとの配置によって規定される。平板電極152のストリップラインとしての特性は、主として平板電極171a、171bとの配置によって規定される。平板電極152は、平板電極171a、171bの双方と上下に配置されることから、この双方に特性が影響されることになり、例えば、平板電極171a、171b間の間隙の幅に影響される。   The characteristics of the flat plate electrodes 151 to 153 as strip lines are defined based on the arrangement relationship with the flat plate electrodes 1171a and 171b for grounding. That is, the characteristics of the plate electrode 151 as a strip line are mainly defined by the arrangement with the plate electrode 171a. The characteristics of the plate electrode 153 as a strip line are mainly defined by the arrangement with the plate electrode 171b. The characteristics of the plate electrode 152 as a strip line are mainly defined by the arrangement with the plate electrodes 171a and 171b. Since the plate electrode 152 is disposed above and below both of the plate electrodes 171a and 171b, the characteristics are affected by both, for example, the width of the gap between the plate electrodes 171a and 171b.

基板160は、厚さ90〜100μm(95±5μm)であり、上面にキャパシタC3用の平板電極161を有する。平板電極161は、平板電極151〜153それぞれと容量結合し、キャパシタC3として機能する。平板電極161は、縦(X方向)横(Y方向)100μm×1200μmの矩形をなす。
なお、平板電極161は、平板電極151〜153に対して、平板電極171a、171bよりも接近しているが、平板電極151〜153と重なる領域の面積がそれほど大きくないことから、平板電極151〜153のストリップライン共振器としての特性に与える影響は限定され、キャパシタC3として考慮すれば足りる。
The substrate 160 has a thickness of 90 to 100 μm (95 ± 5 μm), and has a plate electrode 161 for the capacitor C3 on the upper surface. The plate electrode 161 is capacitively coupled to each of the plate electrodes 151 to 153 and functions as a capacitor C3. The plate electrode 161 has a rectangular shape with a length (X direction) and a width (Y direction) of 100 μm × 1200 μm.
The plate electrode 161 is closer to the plate electrodes 151 to 153 than the plate electrodes 171a and 171b, but the area of the region overlapping the plate electrodes 151 to 153 is not so large. The influence on the characteristics of the 153 stripline resonator is limited, and it is sufficient to consider it as the capacitor C3.

基板170は、上面に接地(アース)用の平板電極171a,171bおよび接続部172,173の電極パターンを有する。平板電極171a、171bはそれぞれ、接続部172,173によって、接地端子Gに接続される。平板電極171a,171bは、平板電極161を外部から遮蔽し、積層型誘電体フィルタ100の動作の安定化を図ると共に、平板電極151〜153のストリップライン共振器としての特性を規定する。平板電極171a,171bはそれぞれ、縦(X方向)横(Y方向)750μm×650μmの矩形をなし、間隔Dg=100μmを隔てて配置されている。即ち、平板電極171a、171bは、平板電極171を中央付近で分割したものと観念することができる。後述するように、この分割によって積層型誘電体フィルタ100の通過帯域近傍での特性を向上することができる。   The substrate 170 has electrode patterns of grounding plate electrodes 171a and 171b and connection portions 172 and 173 on the upper surface. The plate electrodes 171a and 171b are connected to the ground terminal G by connection portions 172 and 173, respectively. The plate electrodes 171a and 171b shield the plate electrode 161 from the outside, stabilize the operation of the multilayer dielectric filter 100, and define the characteristics of the plate electrodes 151 to 153 as stripline resonators. The plate electrodes 171a and 171b each have a rectangular shape of 750 μm × 650 μm in the vertical direction (X direction) and the horizontal direction (Y direction), and are arranged with an interval Dg = 100 μm. That is, it can be considered that the plate electrodes 171a and 171b are obtained by dividing the plate electrode 171 near the center. As will be described later, this division can improve the characteristics of the multilayer dielectric filter 100 in the vicinity of the pass band.

基板180は、積層型誘電体フィルタ100の内部、特に、平板電極171a,171bを外界から保護するために配置される。   The substrate 180 is arranged to protect the inside of the multilayer dielectric filter 100, particularly the plate electrodes 171a and 171b from the outside.

(平板電極171a,171bの形状、寸法と積層型誘電体フィルタ100の特性との関係)
以下、平板電極171a,171bの形状、寸法と積層型誘電体フィルタ100の特性との関係につき説明する。
まず、図4〜6に平板電極171a,171bの形状、寸法を表す。
図4は、縦(X方向)横(Y方向)の長さがLx、Lyの平板電極171のY方向中央に間隔Dgの間隙を形成したものとして、平板電極171a,171bを表した平面図である。即ち、縦横それぞれLx、(Ly−Dg)/2の平板電極171a,171bを間隔DgでY方向に並べたと考えてもよい。なお、接続部172,173は、縦横Dx,Dyとしている。
なお、図4には、平板電極151〜153、161の配置を破線で表している。
(Relationship between shape and size of flat plate electrodes 171a and 171b and characteristics of multilayer dielectric filter 100)
Hereinafter, the relationship between the shape and size of the plate electrodes 171a and 171b and the characteristics of the multilayer dielectric filter 100 will be described.
First, the shapes and dimensions of the plate electrodes 171a and 171b are shown in FIGS.
FIG. 4 is a plan view showing the plate electrodes 171a and 171b, assuming that a gap having a distance Dg is formed at the center in the Y direction of the plate electrodes 171 having a length (X direction) and a width (Y direction) of Lx and Ly. It is. That is, it may be considered that the plate electrodes 171a and 171b of Lx and (Ly−Dg) / 2 are arranged in the Y direction at intervals of Dg. Note that the connecting portions 172 and 173 have vertical and horizontal Dx and Dy.
In FIG. 4, the arrangement of the plate electrodes 151 to 153 and 161 is indicated by a broken line.

図5は、図4において間隙の幅Dgが0、即ち、平板電極171a,171bが接続、一体化されて平板電極171となった場合を表す平面図である。また、図6は、図4において間隙の幅Dgが(Ly−2×Dy)、即ち、平板電極171a,171bそれぞれの幅が接続部172,173の幅Dyと同一となった場合を表す平面図である。   FIG. 5 is a plan view showing the case where the gap width Dg in FIG. 4 is 0, that is, the plate electrodes 171a and 171b are connected and integrated to form the plate electrode 171. 6 is a plane showing a case where the gap width Dg in FIG. 4 is (Ly−2 × Dy), that is, the widths of the plate electrodes 171a and 171b are the same as the width Dy of the connection portions 172 and 173, respectively. FIG.

A.間隙の幅Dgと積層型誘電体フィルタ100の特性との関係
図7は、間隔Dgを0〜1000μmまで変化させた(具体的には、間隔Dgを0,5,10,20,30,60,90,120,180,250,300,400,600,800,1000μmとした)場合の積層型誘電体フィルタ100の周波数特性のシミュレーション結果を表すグラフである。このグラフの横軸は入力端子Piに入力される信号の周波数[GHz]、縦軸は出力端子Poから出力される信号の入力端子Piから入力される信号に対する減衰(透過率)[dB]を表す。
ここで、平板電極171の縦(X方向)横(Y方向)の長さをLx=750μm、Ly=1400μm、接続部172,173の縦横の長さをDx=150μm、Dy=200μmとしている。また、平板電極151〜153それぞれの横幅(Y方向)を250μm、間隙の幅を375μmとした。図5,6はそれぞれ、間隔Dg=0、1000μmの場合に対応する。
A. FIG. 7 shows that the distance Dg is changed from 0 to 1000 μm (specifically, the distance Dg is changed to 0, 5, 10, 20, 30, 60). , 90, 120, 180, 250, 300, 400, 600, 800, 1000 μm) are graphs showing simulation results of frequency characteristics of the multilayer dielectric filter 100. In this graph, the horizontal axis represents the frequency [GHz] of the signal input to the input terminal Pi, and the vertical axis represents the attenuation (transmittance) [dB] of the signal output from the output terminal Po with respect to the signal input from the input terminal Pi. To express.
Here, the vertical (X direction) and horizontal (Y direction) lengths of the plate electrode 171 are Lx = 750 μm and Ly = 1400 μm, and the vertical and horizontal lengths of the connecting portions 172 and 173 are Dx = 150 μm and Dy = 200 μm. Further, the horizontal width (Y direction) of each of the plate electrodes 151 to 153 was 250 μm, and the width of the gap was 375 μm. 5 and 6 correspond to the cases where the distance Dg = 0 and 1000 μm, respectively.

間隔Dgが0の場合(平板電極171a,171bが平板電極171として一体的に接続されている場合)には、周波数3GHzから透過率が上昇し、周波数4.7GHz付近に山(ピーク)を有する。周波数4.7GHzから5.8GHzの間は多少の波打ちはあるもののほぼ一定(平坦)である(通過帯域)。その後、5.8GHzから透過率が下降し7.7GHz付近で谷を有する。その後、周波数8.5GHz付近の山(極大)R0に向かって上昇しその後下降している。   When the distance Dg is 0 (when the flat plate electrodes 171a and 171b are integrally connected as the flat plate electrode 171), the transmittance increases from a frequency of 3 GHz and has a peak (peak) near the frequency of 4.7 GHz. . The frequency between 4.7 GHz and 5.8 GHz is almost constant (flat) with some undulations (pass band). Thereafter, the transmittance decreases from 5.8 GHz and has a valley in the vicinity of 7.7 GHz. Then, it rises toward a mountain (local maximum) R0 near a frequency of 8.5 GHz and then descends.

間隔Dgが0でない場合(平板電極171a,171b間に間隙がある場合)には、この山と谷との間に減衰極Pが生じることで積層型誘電体フィルタ100の特性が変化する。この減衰極Pを白丸で間隔Dgの値と対応して表している。例えば、P120は間隔Dgが120μmの場合の減衰極Pを表す。
図8は、図7の減衰極Pの位置(周波数)と間隔Dgとの対応関係を表すグラフである。グラフの横軸が間隔Dgであり、縦軸が減衰極の周波数を表す。
When the distance Dg is not 0 (when there is a gap between the flat plate electrodes 171a and 171b), the attenuation pole P is generated between the peaks and valleys, thereby changing the characteristics of the multilayer dielectric filter 100. The attenuation pole P is represented by a white circle corresponding to the value of the interval Dg. For example, P120 represents the attenuation pole P when the distance Dg is 120 μm.
FIG. 8 is a graph showing the correspondence between the position (frequency) of the attenuation pole P in FIG. 7 and the interval Dg. The horizontal axis of the graph is the interval Dg, and the vertical axis represents the frequency of the attenuation pole.

また、間隔Dgがある程度大きくなると、透過率に新たな山(極大)Qが生じている。この極大Qを白丸で間隔Dgの値と対応して表している。例えば、Q120は間隔Dgが120μmの場合の極大Qを表す。
間隔Dgが0のときの極大Rは、間隔Dgに対応して移動する。このため、極大Rを白丸で間隔Dgの値と対応して表している。例えば、R120は間隔Dgが120μmの場合の極大Rを表す。
Further, when the interval Dg is increased to some extent, a new peak (maximum) Q is generated in the transmittance. This maximum Q is represented by a white circle corresponding to the value of the interval Dg. For example, Q120 represents the maximum Q when the interval Dg is 120 μm.
The maximum R when the interval Dg is 0 moves corresponding to the interval Dg. For this reason, the maximum R is represented by a white circle corresponding to the value of the interval Dg. For example, R120 represents the maximum R when the distance Dg is 120 μm.

ここで、間隔Dgは平板電極152の幅Dとの関係において相対化することができる。即ち、間隔Dgに替えて、相対幅Fg=(Dg/D)で表すことができる。このため、以下に間隔Dgと相対幅Fgを併記する。   Here, the distance Dg can be relativized in relation to the width D of the plate electrode 152. That is, the relative width Fg = (Dg / D) can be expressed instead of the interval Dg. For this reason, the space | interval Dg and relative width Fg are written together below.

図7,8に示すように、減衰極Pの位置は間隔Dgが大きくなるほど高周波側に移動し、間隔Dgが300μm(相対幅Fgで1.2)程度で7.7GHz付近の谷とほぼ一致し、その後は一体となって高周波側に移動している。
また、間隔Dgが40μm(相対幅Fgで.16)以下、好ましくは30μm(相対幅Fgで.12)以下では、間隔Dgが0の場合よりも通過帯域が狭くなっている。即ち、積層型誘電体フィルタ100の通過帯域を狭くしたい場合に有用である。
一方、間隔Dgが50μm(相対幅Fgで.2)以上、好ましくは60μm(相対幅Fgで.24)以上では、間隔Dgが0の場合よりも通過帯域が広くなり、しかも通過帯域を越えたときの透過(減衰)の変化が大きくなっている。即ち、積層型誘電体フィルタ100の通過帯域を広くしたい場合に有用であり、しかも通過帯域から非通過帯域への切替が速やかである(通過帯域内から外れた場合の減衰の変化が大きい)。
As shown in FIGS. 7 and 8, the position of the attenuation pole P moves to the high frequency side as the distance Dg increases, and is almost equal to the valley near 7.7 GHz when the distance Dg is about 300 μm (relative width Fg is 1.2). After that, it has moved to the high frequency side as a unit.
In addition, when the distance Dg is 40 μm (relative width Fg is .16) or less, preferably 30 μm (relative width Fg is .12) or less, the passband is narrower than when the distance Dg is 0. That is, it is useful when it is desired to narrow the pass band of the multilayer dielectric filter 100.
On the other hand, when the distance Dg is 50 μm (relative width Fg is .2) or more, preferably 60 μm (relative width Fg is .24) or more, the pass band becomes wider than the case where the distance Dg is 0 and exceeds the pass band. The change in transmission (attenuation) is large. In other words, it is useful when it is desired to widen the pass band of the multilayer dielectric filter 100, and the switching from the pass band to the non-pass band is quick (the change in attenuation is large when the pass is out of the pass band).

極大Qは、Dgが100μm程度(相対幅Fgで.4)で発生し、Dgが400μm程度(相対幅Fgで1.6)まで存在するが、その後、存在が明確には確認できなくなる。
極大Rは、Dgの増加と共に、高周波側に移動している。
The local maximum Q occurs when Dg is about 100 μm (relative width Fg is 0.4) and Dg is present up to about 400 μm (relative width Fg is 1.6), but the presence cannot be clearly confirmed thereafter.
The maximum R moves to the high frequency side as Dg increases.

B.平板電極171の分割の状態と積層型誘電体フィルタ100の特性との関係
次に平板電極171の分割の状態と積層型誘電体フィルタ100の特性との関係につき説明する。
図9は、図4に示した平板電極171a,171bを接続部171cで接続した状態を表す平板図である。平板電極171a,171bがX方向の両端付近で2つの接続部171cで接続されている(平板電極171が開口部を有する)。図10は、平板電極171の分割の方向を変えた状態を表す平面図である。平板電極171がX方向に幅がDgxの間隙で分割され(平板電極152の長さ方向と直交する方向に分割)、平板電極171e,171fに区分されている。図9,10は、分割の状態以外は図4と大きく異なるところがないのでこれ以上の詳細な説明を省略する。これら図9,10に示す平板電極171は、本実施形態の比較例と考えることができる。
B. The relationship between the division state of the plate electrode 171 and the characteristics of the multilayer dielectric filter 100 Next, the relationship between the division state of the plate electrode 171 and the characteristics of the multilayer dielectric filter 100 will be described.
FIG. 9 is a plan view showing a state in which the plate electrodes 171a and 171b shown in FIG. 4 are connected by the connecting portion 171c. The plate electrodes 171a and 171b are connected by two connection portions 171c near both ends in the X direction (the plate electrode 171 has an opening). FIG. 10 is a plan view showing a state in which the direction of division of the plate electrode 171 is changed. The plate electrode 171 is divided in the X direction by a gap having a width of Dgx (divided in a direction perpendicular to the length direction of the plate electrode 152), and is divided into plate electrodes 171e and 171f. 9 and 10 are not significantly different from FIG. 4 except for the divided state, and thus detailed description thereof is omitted. These flat plate electrodes 171 shown in FIGS. 9 and 10 can be considered as comparative examples of the present embodiment.

図11は、平板電極171の分割の状態と積層型誘電体フィルタ100の周波数特性のシミュレーション結果との対応関係を表すグラフである。このグラフの横軸は入力端子Piに入力される信号の周波数[GHz]、縦軸は出力端子Poから出力される信号の入力端子Piから入力される信号に対する減衰(透過率)[dB]を表す。
図11上に、(1)平板電極171を分割した間隙が平板電極152の長さ方向に沿っている場合(図4)、(2)分割された平板電極171a,171bが結合部171cで接続されている場合(図9)、(3)平板電極171を分割した間隙が平板電極152の長さ方向に直交する場合(図10)のグラフを表している。
ここで、(1)、(2)の場合の平板電極171a,171b間の間隙の幅Dgを60μmとしている。(2)の場合の結合部171cの幅L1xを100μmとしている。また、(3)の場合の平板電極171d,171e間の間隙の幅Dgxをグラフ(3)−1では50μm、グラフ(3)−2では100μmとしている。
FIG. 11 is a graph showing the correspondence between the division state of the plate electrode 171 and the simulation result of the frequency characteristics of the multilayer dielectric filter 100. In this graph, the horizontal axis represents the frequency [GHz] of the signal input to the input terminal Pi, and the vertical axis represents the attenuation (transmittance) [dB] of the signal output from the output terminal Po with respect to the signal input from the input terminal Pi. To express.
In FIG. 11, (1) when the gap obtained by dividing the plate electrode 171 is along the length direction of the plate electrode 152 (FIG. 4), (2) the divided plate electrodes 171 a and 171 b are connected by the coupling portion 171 c. 9 is a graph in the case where the gap is divided between the flat plate electrodes 171 (FIG. 9), and (3) is perpendicular to the length direction of the flat plate electrode 152 (FIG. 10).
Here, the width Dg of the gap between the plate electrodes 171a and 171b in the cases (1) and (2) is 60 μm. In the case (2), the width L1x of the coupling portion 171c is set to 100 μm. In the case of (3), the width Dgx of the gap between the plate electrodes 171d and 171e is 50 μm in the graph (3) -1 and 100 μm in the graph (3) -2.

図11に示されるように、(1)の場合には周波数が6.3GHz付近に減衰極(図7の減衰極P60と同一)が発生しているが、(2)、(3)の場合にはこれと対応するような減衰極は発生しておらず、積層型誘電体フィルタ100の通過帯域の調節を行いにくいことが判る。
(2)の場合には、平板電極152上に平板電極171の開口部が存在しているにも拘わらず、開口部がない場合(間隙Dgが0である場合)とほぼ同一の特性であった。これから、平板電極152上で平板電極171a,171bが接続されていない方が減衰極を発生させる上で好ましいことが判る。平板電極152上での平板電極171a,171bの接続の有無がストリップラインとしての平板電極152の特性に影響を与えるものと考えられる。
As shown in FIG. 11, in the case of (1), an attenuation pole (same as the attenuation pole P60 in FIG. 7) is generated near a frequency of 6.3 GHz. However, in the cases of (2) and (3) Therefore, it can be seen that there is no attenuation pole corresponding to this, and it is difficult to adjust the pass band of the multilayer dielectric filter 100.
In the case of (2), although the opening of the flat plate electrode 171 exists on the flat plate electrode 152, the characteristic is almost the same as that in the case of no opening (when the gap Dg is 0). It was. From this, it can be seen that it is preferable that the flat plate electrodes 171a and 171b are not connected on the flat plate electrode 152 in order to generate the attenuation pole. The presence or absence of connection of the flat plate electrodes 171a and 171b on the flat plate electrode 152 is considered to affect the characteristics of the flat plate electrode 152 as a strip line.

(3)の場合に減衰極が現れなかったのは、減衰極の発生が平板電極171の間隙の方向と対応していることを示している。平板電極152上の長さ方向(X方向)に沿って間隙が配置されているか否かが、ストリップラインとしての平板電極152の特性に影響を与えるものと考えられる。   The fact that the attenuation pole did not appear in the case of (3) indicates that the generation of the attenuation pole corresponds to the direction of the gap between the plate electrodes 171. It is considered that whether or not the gap is arranged along the length direction (X direction) on the plate electrode 152 affects the characteristics of the plate electrode 152 as a strip line.

C.共振器が2つの場合
本実施形態では3つの共振器L1〜L3の中央の共振器L2に対応する位置に平板電極171a,171bの間隙が位置していた。
ここで、参考例として、共振器が2つの積層型誘電体フィルタ500を考える。この積層型誘電体フィルタ500は、図3に示す積層型誘電体フィルタ100において、基板130の平板電極132,基板150の平板電極152を除外して構成される。
即ち、積層型誘電体フィルタ500は、基板130に替えて、2つの平板電極531,532が配置された平板電極530を、基板150に替えて、2つの平板電極551,552が配置された平板電極550を配置したものとする。また、基板170に替えて、平板電極571が配置された平板電極570を配置したものとする。
C. When there are two resonators In the present embodiment, the gap between the plate electrodes 171a and 171b is located at a position corresponding to the resonator L2 at the center of the three resonators L1 to L3.
Here, as a reference example, a multilayer dielectric filter 500 having two resonators is considered. The multilayer dielectric filter 500 is configured by excluding the plate electrode 132 of the substrate 130 and the plate electrode 152 of the substrate 150 in the multilayer dielectric filter 100 shown in FIG.
That is, the multilayer dielectric filter 500 includes a flat plate electrode 530 in which two flat plate electrodes 531 and 532 are arranged instead of the substrate 130, and a flat plate in which two flat plate electrodes 551 and 552 are arranged in place of the substrate 150. Assume that the electrode 550 is disposed. Moreover, it replaces with the board | substrate 170 and the plate electrode 570 in which the plate electrode 571 is arrange | positioned shall be arrange | positioned.

図12〜14は、積層型誘電体フィルタ500の基板570上の平板電極571と基板550上の平板電極551,552との対応関係を表す平面図である。平板電極551,552は、グランドに接続される平板電極571との間にそれぞれストリップライン共振器を構成する。
図12では平板電極571が分割されておらず、矩形をなしている。なお、接続部572は平板電極571とグランドGとを接続する。図13では平板電極571が電極551,552の中間で平板電極571a,571bに分割されている。図14では平板電極571が電極551,552それぞれの上で平板電極571c,571d,571eに分割されている。
12 to 14 are plan views showing the correspondence between the flat plate electrode 571 on the substrate 570 and the flat plate electrodes 551 and 552 on the substrate 550 of the multilayer dielectric filter 500. The plate electrodes 551 and 552 constitute stripline resonators between the plate electrodes 571 connected to the ground.
In FIG. 12, the flat plate electrode 571 is not divided and has a rectangular shape. The connecting portion 572 connects the flat plate electrode 571 and the ground G. In FIG. 13, the flat plate electrode 571 is divided into flat plate electrodes 571 a and 571 b between the electrodes 551 and 552. In FIG. 14, the plate electrode 571 is divided into plate electrodes 571c, 571d, and 571e on the electrodes 551 and 552, respectively.

図15は、共振器が2つの場合に、平板電極571の分割の状態と積層型誘電体フィルタ500の周波数特性のシミュレーション結果との対応関係を表すグラフである。このグラフの横軸は入力端子Piに入力される信号の周波数[GHz]、縦軸は出力端子Poから出力される信号の入力端子Piから入力される信号に対する減衰(透過率)[dB]を表す。   FIG. 15 is a graph showing a correspondence relationship between the division state of the plate electrode 571 and the simulation result of the frequency characteristics of the multilayer dielectric filter 500 when there are two resonators. In this graph, the horizontal axis represents the frequency [GHz] of the signal input to the input terminal Pi, and the vertical axis represents the attenuation (transmittance) [dB] of the signal output from the output terminal Po with respect to the signal input from the input terminal Pi. To express.

図15上に、(4)平板電極571を分割しない場合(図12)、(5)平板電極571を共振器の中間で分割した場合(図13)、(6)平板電極571を共振器上で分割した場合(図14)のグラフを表している。
平板電極571を分割しない(4)の場合の透過率特性は、周波数2.4GHz付近の山(極大)、4.5GHz付近の谷(極小)を有する。平板電極571を分割した(5)、(6)の場合の透過率特性もこれらの山谷に対応する山谷を有し、この山谷の間に減衰極は発生していない。即ち、共振器が2つの場合には平板電極571を分割しても、山谷の位置は変化するものの、透過率特性(グラフの形状)に本質的な相違が生じず、これは分割の位置を変えても同様であることが判る。
In FIG. 15, (4) when the flat plate electrode 571 is not divided (FIG. 12), (5) when the flat plate electrode 571 is divided in the middle of the resonator (FIG. 13), and (6) the flat plate electrode 571 is on the resonator. FIG. 14 shows a graph when divided by (FIG. 14).
In the case of (4) where the flat plate electrode 571 is not divided, the transmittance characteristic has a peak (maximum) near a frequency of 2.4 GHz and a valley (minimum) near 4.5 GHz. The transmittance characteristics in the case of (5) and (6) in which the plate electrode 571 is divided also have peaks and valleys corresponding to these peaks and valleys, and no attenuation pole is generated between these peaks and valleys. That is, in the case of two resonators, even if the flat plate electrode 571 is divided, the position of the peaks and valleys changes, but there is no substantial difference in the transmittance characteristics (the shape of the graph). It turns out that it is the same even if it changes.

D.平板電極171a、171b間の間隙Dgと積層型誘電体フィルタ100の特性との関係(実測)
上述のA〜Cは、シミュレーションによって平板電極171の分割と積層型誘電体フィルタの透過率特性を求めていた。ここでは、積層型誘電体フィルタ100を実際に作成し、測定した結果について説明する。
図16は、平板電極171a、171b間の間隙Dgと積層型誘電体フィルタ100の周波数特性との関係を表すグラフである。
図16上に、平板電極171a,171b間の間隙Dgを100、250,300μmとした場合のグラフを表している。
これらの場合の平板電極171a,171b、およびその他の条件は図3で説明した通りである。即ち、平板電極171a,171bはそれぞれ、縦(X方向)横(Y方向)750μm×650μmの矩形をなし、間隔Dg=100μmを隔てて配置されている。また、平板電極151〜153はそれぞれ、縦(X方向)横(Y方向)600μm×250μm、700μm×250μm、600μm×250μmの矩形をなし、互いの幅方向(Y方向)に375μmの間隔をおいて並列に配置されている。
D. Relationship between the gap Dg between the plate electrodes 171a and 171b and the characteristics of the multilayer dielectric filter 100 (actual measurement)
The above-mentioned AC have calculated | required the transmittance | permeability characteristic of the division | segmentation of the plate electrode 171 and a laminated dielectric filter by simulation. Here, the results of actually producing and measuring the multilayer dielectric filter 100 will be described.
FIG. 16 is a graph showing the relationship between the gap Dg between the plate electrodes 171 a and 171 b and the frequency characteristics of the multilayer dielectric filter 100.
FIG. 16 shows a graph when the gap Dg between the plate electrodes 171a and 171b is 100, 250, and 300 μm.
The plate electrodes 171a and 171b and other conditions in these cases are as described in FIG. That is, the flat plate electrodes 171a and 171b each have a vertical (X direction) and horizontal (Y direction) rectangular shape of 750 μm × 650 μm, and are arranged with an interval Dg = 100 μm. The plate electrodes 151 to 153 have rectangular shapes of 600 μm × 250 μm, 700 μm × 250 μm, and 600 μm × 250 μm in the vertical direction (X direction) and the horizontal direction (Y direction), and are spaced apart from each other by 375 μm in the width direction (Y direction). And are arranged in parallel.

実測結果を表す図16と、シミュレーション結果を表す図7とを比較すると、シミュレーションと実測が極めて良く対応することが判る。間隙Dgが100μm(相対幅Fg=.4))、250μm(相対幅Fg=1.0)),300μm(相対幅Fg=1.2))において、シミュレーション、実測のいずれでも極大Qが発生し、間隙Dgの増大と共に高周波側に移動している。また、シミュレーション、実測のいずれでも、間隙Dgの増大と共に極大Rが高周波側に移動している。   Comparing FIG. 16 showing the actual measurement result with FIG. 7 showing the simulation result, it can be seen that the simulation and the actual measurement correspond very well. When the gap Dg is 100 μm (relative width Fg = 0.4)), 250 μm (relative width Fg = 1.0)), 300 μm (relative width Fg = 1.2)), the maximum Q is generated in both simulation and measurement. As the gap Dg increases, the gap moves to the high frequency side. In both simulation and actual measurement, the maximum R moves to the high frequency side as the gap Dg increases.

このように、間隙Dgによって、積層型誘電体フィルタ100の周波数特性、例えば、通過帯域の幅を調節することができる。
減衰極Pは、間隙Dgが100μmのときに確認され、間隙Dgが300μmでは確認されていない。これは透過率の谷と減衰極が一体化したため、減衰極P単独では現れないためと考えられる。
As described above, the frequency characteristic of the multilayer dielectric filter 100, for example, the width of the pass band can be adjusted by the gap Dg.
The attenuation pole P is confirmed when the gap Dg is 100 μm, and is not confirmed when the gap Dg is 300 μm. This is probably because the valley of the transmittance and the attenuation pole are integrated, and thus the attenuation pole P alone does not appear.

以上のA〜D(図7,11,15,17)の結果を纏めると次のようなことが言える。
(1)共振器が略並列に3つ並んで配置されているフィルタで中央の共振器に相当する平板電極152に対応する位置で平板電極171を分割すると、減衰極が発生する。この減衰極によって、フィルタ特性を調節することが可能となる。
なお、共振器が略並列に2つ並んで配置されているフィルタでは、平板電極の分割は減衰極の発生に有効とはいえない。
(2)分割の切れ目の方向は、平板電極152の長さ方向に沿った方向が有効であり、これと直交する方向では減衰極を有効に発生することが困難となる。また、平板電極152上で、平板電極171a,171bが接続されていると減衰極が有効に発生しない。なお、平板電極171a,171bが互いに接続されること自体は差し支えない。上記実施形態では平板電極171a,171bがいずれもグランドGに接続される。
Summarizing the results of the above A to D (FIGS. 7, 11, 15, and 17), the following can be said.
(1) When the flat plate electrode 171 is divided at a position corresponding to the flat plate electrode 152 corresponding to the central resonator with a filter in which three resonators are arranged substantially in parallel, an attenuation pole is generated. This attenuation pole makes it possible to adjust the filter characteristics.
In a filter in which two resonators are arranged substantially in parallel, the division of the plate electrode is not effective for generating an attenuation pole.
(2) A direction along the length direction of the plate electrode 152 is effective as the direction of the divisional break, and it is difficult to effectively generate an attenuation pole in a direction orthogonal to the direction. Further, if the plate electrodes 171a and 171b are connected on the plate electrode 152, the attenuation pole is not effectively generated. Note that the plate electrodes 171a and 171b may be connected to each other. In the above embodiment, both the plate electrodes 171a and 171b are connected to the ground G.

(3)平板電極171a,171b間の距離(間隙Dg)を大きくすると減衰極が低周波側から高周波側へと移動する。間隙Dgが平板電極152の幅の1.2倍程度で透過率の谷と減衰極の位置(周波数)が一致し、その後は一致したまま高周波側に移動する。
(4)間隔Dgが40μm(相対幅Fgで.16)以下、好ましくは30μm(相対幅Fgで.12)以下で、間隔Dgが0の場合よりも通過帯域が狭くなり、間隔Dgが50μm(相対幅Fgで.2)以上、好ましくは60μm(相対幅Fgで.24)以上で間隔Dgが0の場合よりも通過帯域が広くなる。
(3) When the distance (gap Dg) between the plate electrodes 171a and 171b is increased, the attenuation pole moves from the low frequency side to the high frequency side. When the gap Dg is about 1.2 times the width of the plate electrode 152, the valley of transmittance matches the position (frequency) of the attenuation pole, and thereafter moves to the high frequency side while keeping the same.
(4) The interval Dg is 40 μm (relative width Fg is .16) or less, preferably 30 μm (relative width Fg is .12) or less, and the pass band is narrower than when the interval Dg is 0, and the interval Dg is 50 μm ( The relative bandwidth Fg is 2) or more, preferably 60 μm (relative width Fg is .24) or more, and the passband is wider than when the distance Dg is zero.

(5)間隔Dgが250μm(相対幅Fgで1.0)、即ち、電極152の幅を越えたあたりで、平板電極171を分割することで発生した減衰極Pが確認されなくなる。これは間隔Dgと平板電極152の幅との対応関係に起因するものと考えられる。 (5) The attenuation pole P generated by dividing the plate electrode 171 is not confirmed when the distance Dg is 250 μm (the relative width Fg is 1.0), that is, the width of the electrode 152 is exceeded. This is considered due to the correspondence between the distance Dg and the width of the plate electrode 152.

(6)また、間隔Dgが100μm(相対幅Fgで0.4)程度で透過率の極大Qが現れ、間隔Dgが増大するにつれて高周波側に移動する。
(7)極大Rは間隔Dgの増大に伴い、高周波側に移動する。
(8)以上から、例えば、間隔Dgを60〜100μmで調整することにより、減衰極Pを発生させたまま(言い換えれば良好な減衰特性を保持したまま)、Dg=0の場合より通過帯域を広くできると考えられる。
(6) Further, when the distance Dg is about 100 μm (0.4 in terms of relative width Fg), the maximum transmittance Q appears, and the distance Dg increases and moves to the high frequency side.
(7) The maximum R moves to the high frequency side as the interval Dg increases.
(8) From the above, for example, by adjusting the interval Dg by 60 to 100 μm, the passband can be set more than when Dg = 0 while the attenuation pole P is generated (in other words, the good attenuation characteristic is maintained). It can be widely used.

(第2の実施の形態)
本発明の第2の実施形態を説明する。
図17は、本発明の第2の実施形態に係る積層型誘電体フィルタ200の回路構成を表す回路図である。
図17に示すように積層型誘電体フィルタ200は、入力端子Pi,出力端子Po、キャパシタ(コンデンサ:容量素子)C1,C2、C3,インダクタLi,L0、共振素子L1〜L3を備える。積層型誘電体フィルタ200は、積層型誘電体フィルタ100のキャパシタCi,CoをインダクタLi,L0に替えたものである。即ち、積層型誘電体フィルタ100がC(容量)結合型であるのに対して、積層型誘電体フィルタ200はL(インダクタ)結合型である。
(Second Embodiment)
A second embodiment of the present invention will be described.
FIG. 17 is a circuit diagram showing a circuit configuration of a multilayer dielectric filter 200 according to the second embodiment of the present invention.
As shown in FIG. 17, the multilayer dielectric filter 200 includes an input terminal Pi, an output terminal Po, capacitors (capacitors: capacitor elements) C1, C2, C3, inductors Li, L0, and resonant elements L1 to L3. The multilayer dielectric filter 200 is obtained by replacing the capacitors Ci and Co of the multilayer dielectric filter 100 with inductors Li and L0. That is, the multilayer dielectric filter 100 is a C (capacitance) coupling type, whereas the multilayer dielectric filter 200 is an L (inductor) coupling type.

図18は、積層型誘電体フィルタ200を構成する基板110〜130,240,150〜180を分離した状態を表す分解斜視図である。なお、積層型誘電体フィルタ200の外観は積層型誘電体フィルタ100と同様、図2で表される。
積層型誘電体フィルタ200は、積層型誘電体フィルタ100の基板140を基板240と置き換えることで構成される。
FIG. 18 is an exploded perspective view showing a state in which the substrates 110 to 130, 240, and 150 to 180 constituting the multilayer dielectric filter 200 are separated. The appearance of the multilayer dielectric filter 200 is shown in FIG.
The multilayer dielectric filter 200 is configured by replacing the substrate 140 of the multilayer dielectric filter 100 with a substrate 240.

基板240は、厚さ60〜70μm(65±5μm)であり、上面に配置されるインダクタLi,Lo用の平板電極241、243と、その間に配置される平板電極242、および平板電極241,242,243の1端近傍にあって基板240の上下に貫通する層間接続用のビア154〜156とを有する。平板電極241、243はそれぞれ、インダクタLi、Loとして機能し、接続部246,247で入力端子Pi、出力端子Poと接続される。平板電極242は、共振素子L2の共振周波数を調整するために配置される。なお、第1の実施形態でも、図3の基板140上の平板電極141、142の間にこの平板電極242と対応する平板電極を配置して、共振素子L2の共振周波数を調整することができる。
平板電極241、242,243はそれぞれ、縦(X方向)横(Y方向)750μm×250μm、750μm×250μm、750μm×250μmの矩形をなし、間隔375μmで並列に配置される。
The substrate 240 has a thickness of 60 to 70 μm (65 ± 5 μm), the plate electrodes 241 and 243 for the inductors Li and Lo disposed on the upper surface, the plate electrode 242 disposed between them, and the plate electrodes 241 and 242. , 243, and vias 154 to 156 for interlayer connection penetrating up and down the substrate 240. The plate electrodes 241 and 243 function as inductors Li and Lo, respectively, and are connected to the input terminal Pi and the output terminal Po through the connection portions 246 and 247, respectively. The plate electrode 242 is disposed to adjust the resonance frequency of the resonance element L2. In the first embodiment as well, the plate electrode corresponding to the plate electrode 242 is arranged between the plate electrodes 141 and 142 on the substrate 140 in FIG. 3, and the resonance frequency of the resonance element L2 can be adjusted. .
The plate electrodes 241, 242, and 243 each have a rectangular shape of 750 μm × 250 μm, 750 μm × 250 μm, and 750 μm × 250 μm in the vertical (X direction) and horizontal (Y direction), and is arranged in parallel at an interval of 375 μm.

本実施形態に係る積層型誘電体フィルタ200においても、電極171を分割することで、減衰極Pが発生することが確認された。即ち、入出力がC結合、L結合のいずれであるかは、積層型誘電体フィルタの本質的な特性を左右してはいない。   Also in the multilayer dielectric filter 200 according to the present embodiment, it has been confirmed that the attenuation pole P is generated by dividing the electrode 171. That is, whether the input / output is C-coupling or L-coupling does not influence the essential characteristics of the multilayer dielectric filter.

(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
(Other embodiments)
Embodiments of the present invention are not limited to the above-described embodiments, and can be expanded and modified. The expanded and modified embodiments are also included in the technical scope of the present invention.

本発明の第1の実施形態に係る積層型誘電体フィルタの回路構成を表す回路図である。1 is a circuit diagram illustrating a circuit configuration of a multilayer dielectric filter according to a first embodiment of the present invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの外観を表す斜視図である。1 is a perspective view illustrating an appearance of a multilayer dielectric filter according to a first embodiment of the present invention. 本発明の第1の実施形態に係る積層型誘電体フィルタを構成する基板を分離した状態を表す分解斜視図である。It is a disassembled perspective view showing the state which isolate | separated the board | substrate which comprises the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタを構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprises the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 間隙の幅と積層型誘電体フィルタの周波数特性との対応関係を表すグラフである。It is a graph showing the correspondence between the width of the gap and the frequency characteristics of the multilayer dielectric filter. 図7の減衰極Pの位置(周波数)と間隔との対応関係を表すグラフである。It is a graph showing the correspondence of the position (frequency) of the attenuation pole P of FIG. 7, and a space | interval. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 平板電極の分割の状態と積層型誘電体フィルタの周波数特性との対応関係を表すグラフである。It is a graph showing the correspondence of the division | segmentation state of a flat electrode and the frequency characteristic of a laminated dielectric filter. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの比較例を構成する平板電極の形状、寸法を表す平面図である。It is a top view showing the shape and dimension of the flat electrode which comprise the comparative example of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る積層型誘電体フィルタの周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the laminated dielectric filter which concerns on the 1st Embodiment of this invention. 平板電極間の間隙と積層型誘電体フィルタの周波数特性との関係を表すグラフである。It is a graph showing the relationship between the gap | interval between flat plate electrodes, and the frequency characteristic of a laminated dielectric filter. 本発明の第2の実施形態に係る積層型誘電体フィルタの回路構成を表す回路図である。It is a circuit diagram showing the circuit structure of the laminated dielectric filter which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る積層型誘電体フィルタを構成する基板を分離した状態を表す分解斜視図である。It is a disassembled perspective view showing the state which isolate | separated the board | substrate which comprises the laminated dielectric filter which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

100 積層型誘電体フィルタ
11〜18 切り欠き部
110〜180 基板
121 平板電極
131〜133 平板電極
141、142 平板電極
143〜145 ビア
151〜153 平板電極
154〜156 ビア
161 平板電極
171a、171b 平板電極
DESCRIPTION OF SYMBOLS 100 Laminated dielectric filter 11-18 Notch 110-180 Board | substrate 121 Flat plate electrode 131-133 Flat plate electrode 141, 142 Flat plate electrode 143-145 Via 151-153 Flat plate electrode 154-156 Via 161 Flat plate electrode 171a, 171b Flat plate electrode

Claims (7)

第1の平面上に配置される第1、第2の平板電極と、
前記第1の平面に積層的に配置される第2の平面上に互いに略並列に配置される、前記第1の平板電極と容量結合する第1のストリップライン共振器と、前記第1、第2の平板電極の双方と容量結合する第2のストリップライン共振器と、前記第2の平板電極と容量結合する第3のストリップライン共振器と、
前記第2の平面に積層的に配置される第3の平面上に配置され、かつ前記第1、第2、第3のストリップライン共振器と容量結合する第3の平板電極と、
前記第3の平面に積層的に配置される第4の平面上に、前記第3の平板電極とそれぞれ対向し、かつ前記第2のストリップライン共振器の幅を越える間隙を有して配置される第4,第5の平板電極と、
を具備することを特徴とする積層型誘電体フィルタ。
First and second flat plate electrodes disposed on a first plane;
A first stripline resonator that is capacitively coupled to the first plate electrode and arranged in parallel with each other on a second plane that is stacked on the first plane; A second stripline resonator capacitively coupled to both of the two plate electrodes; a third stripline resonator capacitively coupled to the second plate electrode;
A third plate electrode disposed on a third plane stacked on the second plane and capacitively coupled to the first, second, and third stripline resonators;
On the fourth plane arranged in a stack on the third plane, each is opposed to the third plate electrode and has a gap exceeding the width of the second stripline resonator. 4th and 5th flat plate electrodes,
A multilayer dielectric filter comprising:
前記第4,第5の平板電極が接地される
ことを特徴とする請求項1記載の積層型誘電体フィルタ。
2. The multilayer dielectric filter according to claim 1, wherein the fourth and fifth plate electrodes are grounded.
前記間隙が、前記第2のストリップライン共振器に対応して配置される
ことを特徴とする請求項1記載の積層型誘電体フィルタ。
The multilayer dielectric filter according to claim 1, wherein the gap is disposed corresponding to the second stripline resonator.
前記第4,第5の平板電極それぞれの1辺が、互いに略平行に配置される
ことを特徴とする請求項1記載の積層型誘電体フィルタ。
2. The multilayer dielectric filter according to claim 1, wherein one side of each of the fourth and fifth plate electrodes is disposed substantially parallel to each other.
前記第1の平面と前記2の平面との間に積層的に配置される第5の平面上に互いに略並列に配置される、前記第1のストリップライン共振器と電気的に接続される第4のストリップライン共振器と、前記第2のストリップライン共振器と電気的に接続される第5のストリップライン共振器と、前記第3のストリップライン共振器と電気的に接続される第6のストリップライン共振器と、
をさらに具備することを特徴とする請求項1記載の積層型誘電体フィルタ。
A first electrically connected to the first stripline resonator disposed substantially parallel to each other on a fifth plane disposed in a stacked manner between the first plane and the second plane. 4 stripline resonators, a fifth stripline resonator electrically connected to the second stripline resonator, and a sixth stripline resonator electrically connected to the third stripline resonator. Stripline resonators,
The multilayer dielectric filter according to claim 1, further comprising:
前記第1の平面と前記2の平面との間に積層的に配置される第6の平面上に配置される、前記第1のストリップライン共振器と容量結合する第6の平板電極と、前記第3のストリップライン共振器と容量結合する第7の平板電極と、
をさらに具備することを特徴とする請求項1記載の積層型誘電体フィルタ。
A sixth plate electrode capacitively coupled to the first stripline resonator, disposed on a sixth plane disposed in a stacked manner between the first plane and the second plane; A seventh plate electrode capacitively coupled to the third stripline resonator;
The multilayer dielectric filter according to claim 1, further comprising:
前記第1の平面と前記2の平面との間に積層的に配置される第6の平面上に配置される、前記第1のストリップライン共振器と電気的に接続される第6の平板電極と、前記第3のストリップライン共振器と電気的に接続される第7の平板電極と、
をさらに具備することを特徴とする請求項1記載の積層型誘電体フィルタ。
A sixth plate electrode electrically connected to the first stripline resonator, disposed on a sixth plane disposed in a stacked manner between the first plane and the second plane; And a seventh plate electrode electrically connected to the third stripline resonator,
The multilayer dielectric filter according to claim 1, further comprising:
JP2004246975A 2004-08-26 2004-08-26 Laminated dielectric filter Withdrawn JP2006067221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004246975A JP2006067221A (en) 2004-08-26 2004-08-26 Laminated dielectric filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004246975A JP2006067221A (en) 2004-08-26 2004-08-26 Laminated dielectric filter

Publications (1)

Publication Number Publication Date
JP2006067221A true JP2006067221A (en) 2006-03-09

Family

ID=36113300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004246975A Withdrawn JP2006067221A (en) 2004-08-26 2004-08-26 Laminated dielectric filter

Country Status (1)

Country Link
JP (1) JP2006067221A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754726B2 (en) 2010-11-11 2014-06-17 Murata Manufacturing Co., Ltd. Multilayer band-pass filter
US8760242B2 (en) 2010-11-16 2014-06-24 Murata Manufacturing Co., Ltd. Multilayer bandpass filter
US9035724B2 (en) 2010-12-06 2015-05-19 Murata Manufacturing Co., Ltd. Multilayer band pass filter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754726B2 (en) 2010-11-11 2014-06-17 Murata Manufacturing Co., Ltd. Multilayer band-pass filter
US8760242B2 (en) 2010-11-16 2014-06-24 Murata Manufacturing Co., Ltd. Multilayer bandpass filter
US9035724B2 (en) 2010-12-06 2015-05-19 Murata Manufacturing Co., Ltd. Multilayer band pass filter

Similar Documents

Publication Publication Date Title
US7327207B2 (en) Lamination type electronic component
JP3115149B2 (en) Multilayer dielectric filter
US8283990B2 (en) Signal transmission communication unit and coupler
US6608538B2 (en) Small size cross-coupled trisection filter
KR0148749B1 (en) Filter and method for its manufacture
KR100956665B1 (en) Coupler with inner ground layer
JPH07263908A (en) Chip type high frequency low pass filter
KR20030084127A (en) Dielectric laminated filter
JP2006067221A (en) Laminated dielectric filter
JPH0697705A (en) Dielectric filter
JP2006067220A (en) Laminated dielectric filter
JP2006067222A (en) Laminated dielectric filter
JP2710904B2 (en) Multilayer dielectric filter
JP2715350B2 (en) Dielectric filter
JP2860010B2 (en) Multilayer dielectric filter
US8130062B2 (en) Microstripline filter
JP2006238195A (en) Laminated dielectrics filter
JPH0514007A (en) Strip line filter
JP2737062B2 (en) Stripline filter
JP3469339B2 (en) High frequency filter
JP4490611B2 (en) Band pass filter
KR100577742B1 (en) Stack filter for use in signal transmitting and receiving part of mobile phone
JPH05267909A (en) Antenna shared device
JP2022138074A (en) Laminate filter device
JPH05283907A (en) Strip line type filter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106