JP2006066935A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2006066935A JP2006066935A JP2005332613A JP2005332613A JP2006066935A JP 2006066935 A JP2006066935 A JP 2006066935A JP 2005332613 A JP2005332613 A JP 2005332613A JP 2005332613 A JP2005332613 A JP 2005332613A JP 2006066935 A JP2006066935 A JP 2006066935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- gaas
- inganas
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、通信用光源などに利用される半導体レーザ等の半導体素子に関する。 The present invention relates to a semiconductor element such as a semiconductor laser used for a communication light source.
従来、光ファイバーを用いた光通信システムは、主に幹線系で用いられているが、将来は各家庭を含めた加入者系での利用が考えられている。これを実現するためにはシステムの小型化,低消費電力化,低コスト化が必要であり、このためには、光源としての半導体レーザには、低しきい値動作とペルチェフリーが必要である。 Conventionally, an optical communication system using an optical fiber is mainly used in a trunk system, but in the future, it is considered to be used in a subscriber system including each home. In order to realize this, it is necessary to reduce the size of the system, reduce the power consumption, and reduce the cost. For this purpose, the semiconductor laser as the light source requires low threshold operation and Peltier-free. .
しかしながら、現在の1.3μm波長帯,1.5μm波長帯の半導体レーザにはInGaAsP/InP系材料が用いられており、この材料系を用いた半導体レーザは材料的に伝導帯のバンド不連続(ΔEc)が小さく電子のオーバーフローが多いことが主たる原因で、しきい値電流が大きく、また、温度特性が悪く、光出力が環境温度によって大きく変化するという問題がある。このため温度制御をする必要があり、この種の半導体レーザでは、温度制御用のペルチェ素子を用いていた。 However, InGaAsP / InP-based materials are used for the current semiconductor lasers of 1.3 μm and 1.5 μm wavelength bands, and semiconductor lasers using this material system are band discontinuities in the conduction band in terms of materials ( Mainly because ΔE c ) is small and the number of electron overflows is large, there is a problem that the threshold current is large, the temperature characteristics are poor, and the light output varies greatly depending on the environmental temperature. Therefore, it is necessary to control the temperature, and this type of semiconductor laser uses a Peltier element for temperature control.
このような問題をInGaAsP/InP系材料を用いて改善することは困難であるため、伝導帯のバンド不連続(ΔEc)が大きくなるようにGaAs基板上に半導体レーザを形成することが試みられている。GaAs基板上のInGaAsはIn組成が大きくなるほどバンドギャップエネルギーは小さくなるが、格子定数がGaAsよりも大きくなり、1.3μm,1.5μm程度の長波長化を図ることが難かしいという問題があった。すなわち、圧縮歪量の増大により長波長化を図ることができるものの、1.1μm程度が限界であった。 Since it is difficult to improve such problems using InGaAsP / InP-based materials, it has been attempted to form a semiconductor laser on a GaAs substrate so that the band discontinuity (ΔE c ) of the conduction band is increased. ing. The band gap energy of InGaAs on a GaAs substrate decreases as the In composition increases, but the lattice constant becomes larger than that of GaAs, and it is difficult to increase the wavelength to about 1.3 μm and 1.5 μm. It was. That is, although the wavelength can be increased by increasing the amount of compressive strain, the limit is about 1.1 μm.
そこで、特許文献1では、1.3μmまたは1.5μm帯の波長を与えるInGaAs活性層と、該活性層を挟んで形成され、かつGaAsの格子定数に近い格子定数を与える半導体層とを有し、伝導帯のバンド不連続(ΔEc)を大きくした素子が提案されている。 Therefore, Patent Document 1 includes an InGaAs active layer that provides a wavelength of 1.3 μm or 1.5 μm band, and a semiconductor layer that is formed with the active layer interposed therebetween and that provides a lattice constant close to the lattice constant of GaAs. An element having a large band discontinuity (ΔE c ) of the conduction band has been proposed.
すなわち、特許文献1で提案されている素子は、1.3μmまたは1.5μm帯の波長を与えるため、GaAs基板よりも格子定数の大きいInGaAs活性層を用い、また、活性層にInGaAsを用いているため、緩和バッファ層を用いている。しかしながら、緩和バッファ層を用いても基本的には格子不整合系なので、素子の寿命の点で問題がある。また、格子整合を図るため、基板をInGaAsとすることも考えられるが、基板にInGaAsのような多元材料を用いることは困難である。すなわち、InGaAsのような多元材料基板は現実には作製が困難である。 That is, the device proposed in Patent Document 1 uses an InGaAs active layer having a lattice constant larger than that of a GaAs substrate and provides InGaAs for the active layer in order to provide a wavelength of 1.3 μm or 1.5 μm band. Therefore, a relaxation buffer layer is used. However, even if a relaxation buffer layer is used, there is a problem in terms of the lifetime of the device because it is basically a lattice mismatch system. In order to achieve lattice matching, the substrate may be made of InGaAs, but it is difficult to use a multi-element material such as InGaAs for the substrate. That is, it is difficult to actually manufacture a multi-material substrate such as InGaAs.
そこで、特許文献2では、GaAs基板上にInGaNAs系材料を用いることが提案されており、GaAsよりも格子定数が大きいInGaAsにNを添加して、格子定数を低下させたInGaNAs系材料を用いることで、格子定数をGaAsの格子定数に近づけ、GaAsと格子整合させることが可能であり、更にバンドギャップエネルギーを小さくすることができる。すなわち、InGaNAs系材料は、1.3μmまたは1.5μm帯の波長が可能となる材料系であり、GaAs格子整合系なので、AlGaAsをクラッド層に用いることで伝導帯のバンド不連続(ΔEc)を大きくすることができる。 Therefore, Patent Document 2 proposes to use an InGaNAs-based material on a GaAs substrate, and use an InGaNAs-based material in which N is added to InGaAs having a larger lattice constant than GaAs to lower the lattice constant. Thus, the lattice constant can be brought close to the lattice constant of GaAs and lattice-matched with GaAs, and the band gap energy can be further reduced. In other words, the InGaNAs-based material is a material system that enables a wavelength of 1.3 μm or 1.5 μm band, and is a GaAs lattice matching system. Therefore, by using AlGaAs for the cladding layer, band discontinuity (ΔE c ) in the conduction band. Can be increased.
さらに特許文献3には、GaAs基板上のInGaNAs系材料の半導体レーザとして、図3に示すような、リッジストライプ部(電流ブロック層6)をMOCVDの選択成長で埋め込んだSBR(SelectivelyBuried Ridge Waveguide)構造の素子が示されている。図3において、1は半導体レーザ素子、2は化合物半導体基板、3は活性層、4は下部クラッド層、5は上部クラッド層、6は電流ブロック層、7はコンタクト層、8はp側電極、9はn側電極である。ここで、下部クラッド層4,活性層3,上部クラッド層5によってダブルヘテロ接合が形成され、また、電流ブロック層6によってストライプ領域を画定するようになっている。また、図3において、基板2はGaAsで構成され、また、活性層3はGaInAsNで構成されている。また、この素子の電流ブロック層6には、SiドープGaAsが用いられている。 Further, Patent Document 3 discloses a SBR (Selectively Buried Ridge Waveguide) structure in which a ridge stripe portion (current blocking layer 6) is buried by MOCVD selective growth as shown in FIG. 3 as a semiconductor laser of an InGaNAs material on a GaAs substrate. The elements are shown. In FIG. 3, 1 is a semiconductor laser device, 2 is a compound semiconductor substrate, 3 is an active layer, 4 is a lower cladding layer, 5 is an upper cladding layer, 6 is a current blocking layer, 7 is a contact layer, 8 is a p-side electrode, 9 is an n-side electrode. Here, a double heterojunction is formed by the lower clad layer 4, the active layer 3, and the upper clad layer 5, and a stripe region is defined by the current blocking layer 6. In FIG. 3, the substrate 2 is made of GaAs, and the active layer 3 is made of GaInAsN. Further, Si-doped GaAs is used for the current blocking layer 6 of this element.
図3のような構成の半導体レーザでは、下部クラッド層4,活性層3,上部クラッド層5のダブルヘテロ接合によって、光を垂直方向に閉じ込めることができる。また、この種の半導体レーザにおいて、基板に対して水平方向に注入キャリア(図3の例では、p側電極8から活性層3に向けて注入される電流)と光とを閉じ込めることは、低しきい値化するために重要である。InGaNAs系材料は、1.3μmまたは1.5μm帯の波長で発光させることができるが、GaAsとのバンドギャップエネルギーがInGaNAs系材料よりも大きく、長波長の光に対して透明であり、反導波層とはならない。 In the semiconductor laser configured as shown in FIG. 3, the light can be confined in the vertical direction by the double heterojunction of the lower cladding layer 4, the active layer 3, and the upper cladding layer 5. Further, in this type of semiconductor laser, confinement of injected carriers (current injected from the p-side electrode 8 toward the active layer 3 in the example of FIG. 3) and light in the horizontal direction with respect to the substrate is low. It is important for thresholding. InGaNAs-based materials can emit light at a wavelength of 1.3 μm or 1.5 μm band, but the band gap energy with GaAs is larger than that of InGaNAs-based materials and is transparent to long-wavelength light. It does not become a wave layer.
また、この場合、電流ブロック層6が設けられていることによって、ストライプ領域(電流ブロック層6が設けられていない領域)がストライプ領域外(電流ブロック層6下部の領域)よりも厚いために、ストライプ領域とストライプ領域外との間に、光の屈折率差が生じ、ストライプ領域に光を閉じ込めることができる。
しかしながら、図3のような素子では、活性層3は電流ブロック層6の下部にも存在するので、p側電極8,コンタクト層7の電流ブロック層6間の領域から注入された電流は、ストライプ領域外である電流ブロック層6下部にも拡がってしまい、ストライプ領域に完全には閉じ込めることができず、しきい値電流が大きくなるという問題があった。 However, in the element as shown in FIG. 3, since the active layer 3 is also present below the current blocking layer 6, the current injected from the region between the p-side electrode 8 and the contact blocking layer 7 between the current blocking layers 6 is striped. There is a problem that the current blocking layer 6 extends outside the region, and cannot be completely confined in the stripe region, resulting in a large threshold current.
このような問題点を解決するには、ダブルヘテロ接合(下部クラッド層,活性層,上部クラッド層)を成長させた後に、エッチングによりストライプ領域以外を除去し、この除去した部分に、活性層よりもバンドギャップエネルギーが大きく、屈折率の小さい別の結晶を再度成長する埋め込み型構造にすることがInGaAsP/InP系材料等の他の材料系では一般に行なわれている。このような構造にすることで、垂直方向(積層方向)と同様に、基板に対して水平方向にも注入キャリアと光を閉じ込めることができる。しかしながら、この場合、ダブルヘテロ接合成長後のエッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流が、デバイスの特性を劣化させる(しきい値電流を高めるなどの)要因となっていた。 In order to solve such problems, after growing a double heterojunction (lower cladding layer, active layer, upper cladding layer), other than the stripe region is removed by etching. However, other material systems such as InGaAsP / InP-based materials are generally used to form a buried structure in which another crystal having a large band gap energy and a low refractive index is regrown. With such a structure, injected carriers and light can be confined in the horizontal direction with respect to the substrate as in the vertical direction (stacking direction). However, in this case, the reactive current due to non-radiative recombination generated on the processed surface of the element processed by etching after double heterojunction growth becomes a factor that degrades the device characteristics (e.g., increases the threshold current). It was.
すなわち、従来では、InGaNAs系材料を用いた長波長半導体レーザにおいて、良好な温度特性をもち、かつ、低しきい値電流の素子を実現するために埋め込み型構造のものにする場合、ダブルヘテロ接合成長後のエッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流によって、しきい値電流を低下させるには限界があった。 That is, in the past, when a long-wavelength semiconductor laser using an InGaNAs-based material has a good temperature characteristic and has a buried structure in order to realize an element with a low threshold current, a double heterojunction is used. There is a limit to lowering the threshold current due to reactive current due to non-radiative recombination that occurs on the processed surface of the element processed by etching after growth or the like.
本発明は、AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層を少なくとも一層含んだ半導体素子において、低しきい値電流で温度特性が良好な構造のものにするために素子の表面をエッチング等により加工する場合にも、エッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流を低減し、デバイスの特性劣化を低減(しきい値電流などが高くなるのを防止)することの可能な半導体素子を提供することを目的としている。 The present invention provides a semiconductor device including at least one group III-V mixed crystal semiconductor layer composed of a plurality of group V elements simultaneously containing As and N, and having a structure having a low threshold current and good temperature characteristics. Therefore, even when the surface of an element is processed by etching, etc., reactive current due to non-radiative recombination that occurs on the processed surface of the element processed by etching or the like is reduced, and device characteristic deterioration is reduced (such as threshold current An object of the present invention is to provide a semiconductor device capable of preventing the increase in the thickness of the semiconductor device.
上記目的を達成するために、請求項1記載の発明は、AsとNを含んだ複数のV族元素からなるIII-V族混晶半導体層を少なくとも一層含んだ半導体素子において、前記半導体層は、ストライプ領域以外が除去されて露出された状態となり、露出した前記半導体層の表面部分は、少なくとも一部のN原子がAs原子に置き換えられていることを特徴としている。 In order to achieve the above object, the invention described in claim 1 is a semiconductor device including at least one group III-V mixed crystal semiconductor layer composed of a plurality of group V elements including As and N. A region other than the stripe region is removed and exposed, and the exposed surface portion of the semiconductor layer is characterized in that at least some N atoms are replaced with As atoms.
また、請求項2記載の発明は、請求項1記載の半導体素子において、表面が露出した前記半導体層上には、埋め込み層が埋め込み成長されていることを特徴としている。 According to a second aspect of the present invention, in the semiconductor element according to the first aspect, a buried layer is buried and grown on the semiconductor layer whose surface is exposed.
また、請求項3記載の発明は、請求項1または請求項2記載の半導体素子において、上記AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層は、InGaNAs層であることを特徴としている。 According to a third aspect of the present invention, there is provided the semiconductor device according to the first or second aspect, wherein the III-V mixed crystal semiconductor layer composed of a plurality of group V elements simultaneously containing As and N is an InGaNAs layer. It is characterized by being.
請求項1乃至請求項3記載の発明によれば、AsとNを含んだ複数のV族元素からなるIII-V族混晶半導体層を少なくとも一層含んだ半導体素子において、前記半導体層は、ストライプ領域以外が除去されて露出された状態となり、露出した前記半導体層の表面部分は、少なくとも一部のN原子がAs原子に置き換えられているので、この半導体層とその加工表面との間のバンドギャップ差によるポテンシャル障壁により、この半導体層の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合を減少させ、素子の無効電流を低減することができる。これにより、しきい値電流が小さく、しかも温度特性の良好な半導体素子を提供できる。
According to the first to third aspects of the present invention, in the semiconductor element including at least one group III-V mixed crystal semiconductor layer composed of a plurality of group V elements including As and N, the semiconductor layer has a stripe shape. Since the region other than the region is removed and exposed, and at least a part of the N atoms are replaced with As atoms in the exposed surface portion of the semiconductor layer, a band between the semiconductor layer and the processed surface is obtained. The potential barrier due to the gap difference prevents carriers from diffusing near the processed surface of the semiconductor layer, thereby reducing non-radiative recombination on the processed surface and reducing the reactive current of the device. As a result, a semiconductor element having a small threshold current and excellent temperature characteristics can be provided.
以下、本発明を実施するための最良の形態を図面に基づいて説明する。図1は本発明に係る半導体素子の構成例を示す図である。図1を参照すると、この半導体素子は、MOCVD法により、n−GaAs基板101上に、n−GaAsバッファ層102,n−AlGaAs下部クラッド層103,GaAs光ガイド層104,InGaNAs活性層105,GaAs光ガイド層106,p−AlGaAsの第1の上部クラッド層107が形成されている。InGaNAs活性層は、Nの原料としてDMHy(ジメチルヒドラジン)等の窒素化合物を用いることで形成できる。
Hereinafter, the best mode for carrying out the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration example of a semiconductor element according to the present invention. Referring to FIG. 1, this semiconductor device is formed by an MOCVD method on an n-
ここで、n−AlGaAs下部クラッド層103,GaAs光ガイド層104,InGaNAs活性層105,GaAs光ガイド層106,p−AlGaAsの第1の上部クラッド層107は、この半導体素子の作製過程で、ストライプ領域以外を除去されて露出された状態となり、露出したInGaNAs活性層105の表面部分は、N原子がAs原子に置き換えられ、InGaAs層108になっている。
Here, the n-AlGaAs
また、図1の半導体素子において、表面が露出した上記各層上には、p−AlGaAs電流ブロック層109,n−AlGaAs電流ブロック層110が埋め込み成長されており、その上層に、p−AlGaAs第2の上部クラッド層111,p−GaAsコンタクト層112が形成されている。すなわち、この素子全体は、層構造としてはSCH−SQW構造となっている。
In the semiconductor element of FIG. 1, a p-AlGaAs
また、図1の半導体素子では、素子の表面にp側電極113であるAuZn/Auが形成され、また、素子の裏面にn側電極114であるAuGe/Ni/Auが形成されている。
Further, in the semiconductor element of FIG. 1, AuZn / Au that is the p-
図1の半導体素子は、次のような手順によって作製される。すなわち、まず、MOCVD法により、n−GaAs基板101上に、n−GaAsバッファ層102,n−AlGaAs下部クラッド層103,GaAs光ガイド層104,InGaNAs活性層105,GaAs光ガイド層106,p−AlGaAs第1の上部クラッド層107を形成する(1回目の成長を行なう)。そして、ウェットエッチング等によりストライプ領域以外を除去する。
The semiconductor element of FIG. 1 is manufactured by the following procedure. That is, first, an n-
次いで、MOCVD装置により、AsH3雰囲気中で630℃で30分間、加熱処理する。この加熱処理工程により、InGaNAs活性層105の表面に露出した部分のN原子がAs原子に置き換えられ、InGaAs層108になる。
Next, heat treatment is performed at 630 ° C. for 30 minutes in an AsH 3 atmosphere using an MOCVD apparatus. Through this heat treatment step, the portion of the N atoms exposed on the surface of the InGaNAs
続いて、p−AlGaAs電流ブロック層109,n−AlGaAs電流ブロック層110を埋め込み成長させる(2回目の成長を行なう)。しかる後、p−AlGaAsの第2の上部クラッド層111,p−GaAsコンタクト層112を成長させる(3回目の成長を行なう)。
Subsequently, the p-AlGaAs
次いで、p側電極113であるAuZn/Auを形成し、また、素子の裏面にn側電極114であるAuGe/Ni/Auを形成して、図1の半導体素子を作製できる。
Next, AuZn / Au as the p-
次に、図1の半導体素子(半導体レーザ)の特性,動作原理について説明する。一般に、InGaAsにNを数%添加すると格子定数が小さくなり、バンドギャップエネルギーが小さくなる。すなわち、InGaAsにNを数%添加すると、GaAs基板に格子整合する1.3μm,1.5μm等の長波長に対応する結晶が形成できる。逆に、InGaNAsのNをAsに置換したInGaAsはInGaNAsよりもバンドギャップエネルギーが大きくなる。 Next, characteristics and operating principles of the semiconductor element (semiconductor laser) shown in FIG. 1 will be described. In general, when N is added to InGaAs by several percent, the lattice constant becomes small and the band gap energy becomes small. That is, when N is added to InGaAs by several percent, a crystal corresponding to a long wavelength such as 1.3 μm or 1.5 μm that is lattice-matched to the GaAs substrate can be formed. On the other hand, InGaAs in which N in InGaNAs is replaced with As has a larger band gap energy than InGaNAs.
図1の半導体素子では、活性層105にInGaNAsを用いているので、活性層105は、GaAs基板101に格子整合しており、GaAs基板101上に形成でき、また、バンドギャップエネルギーが大きいAlGaAs層をクラッド層に用いることができる。このため伝導帯のバンド不連続(ΔEc)が大きくなり、注入キャリアのオーバーフローを減らすことができ、しきい値電流を小さくすることができ、さらに、その温度依存性を小さくすることができる。
In the semiconductor device of FIG. 1, since InGaNAs is used for the
ところで、図1の半導体素子は、ダブルヘテロ接合(下部クラッド層103,光ガイド層104,活性層105,光ガイド層106,上部クラッド層107)を成長後に、エッチングによりストライプ領域以外を除去し、この除去した部分に、活性層105よりもバンドギャップエネルギーが大きく屈折率の小さい別の結晶を再度成長する埋め込み型構造となっている。このような構造にすることで、垂直方向(積層方向)と同様に基板に対して水平方向にも注入キャリアと光を閉じ込めることができる。
By the way, in the semiconductor device of FIG. 1, after growing a double heterojunction (lower clad
しかしながら、この場合、ダブルヘテロ接合成長後のエッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流が、デバイスの特性を劣化させる(しきい値電流を高めるなどの)原因となっていた。すなわち、加工表面に埋め込み成長しても、その界面は損傷や不純物の付着等により良好ではなく、非発光再結合センターが多くなり、無効電流が増加してしまう。 However, in this case, the reactive current due to non-radiative recombination that occurs on the processed surface of the element processed by etching after double heterojunction growth causes the device characteristics to deteriorate (e.g., increase the threshold current). It was. That is, even if the growth is embedded in the processed surface, the interface is not good due to damage, adhesion of impurities, etc., non-radiative recombination centers increase, and reactive current increases.
このような問題を回避するため、図1の半導体素子では、2回目の成長の前に、MOCVD装置により、AsH3雰囲気中で630℃で30分間加熱処理する。この工程により、InGaNAs活性層105の表面に露出した部分のN原子がAs原子に置き換えられ、InGaAs層108となる。すなわち、AsH3雰囲気中で加熱処理して形成されたInGaAs層108は、NがAsに置き換わっており、バンドギャップエネルギーがInGaNAs活性層105よりも大きく、InGaNAs活性層105とInGaAs層108との間のバンドギャップ差によるポテンシャル障壁により、活性層105の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合が減少し、素子の無効電流を減少させることができる。これにより、しきい値電流を低減することができる。
In order to avoid such a problem, the semiconductor element of FIG. 1 is heat-treated at 630 ° C. for 30 minutes in an AsH 3 atmosphere by an MOCVD apparatus before the second growth. Through this process, the portion of the N atoms exposed on the surface of the InGaNAs
上述の例では、InGaNAs活性層105の表面のNを全てAsに置換しているが、InGaNAs活性層105の表面の全てのNをAsに置換せずとも良い。但し、NのAsへの置換率は、100%に近い方が、InGaNAs活性層105との間のバンドギャップ差が大きくなり、加工表面近傍へのキャリアの拡散をより一層防止できるので望ましい。
In the above example, all N on the surface of the InGaNAs
また、露出した半導体層表面のNをAsに置換する工程(置換)は、埋込成長用の装置(例えばMOCVD装置)を用いて、埋め込み成長処理を行なう直前に、AsH3雰囲気中で加熱処理することで行なわれ、従って、加熱処理後の埋め込み成長処理と置換処理とを同じ装置で連続して行なうことができるので、置換工程に特別な装置を用いる必要がなく、しかも簡単な工程により、加工表面における非発光再結合を有効に低減することができる。 Also, the step of replacing N on the exposed semiconductor layer surface with As (replacement) is performed in an AsH 3 atmosphere immediately before performing the burying growth process using a burying growth apparatus (for example, MOCVD apparatus). Therefore, since the burying growth process after the heat treatment and the replacement process can be performed continuously in the same apparatus, it is not necessary to use a special apparatus for the replacement process, and a simple process, Non-radiative recombination at the processed surface can be effectively reduced.
また、上述の例では、活性層105にはInGaNAsを用いたが、活性層105としては、NとAsを同時に含んだIII-V族混晶半導体であれば任意の材料を用いることができる。ただし、N組成を大きくするほど良好な結晶を得るのが困難になるので、長波長レーザ等に用いるのであれば、N組成を小さくできるInGaNAsを用いるのが好ましい。
In the above example, InGaNAs is used for the
また、上述の例では、活性層105に隣接する光ガイド層104,106にはGaAsを用いており、光ガイド層104,106にGaAsを用いる場合には、酸素等を取り込んで非発光再結合センターを形成しやすいAlを含んだAlGaAsを用いる場合に比べて、光ガイド層の加工表面での非発光再結合が減少するので、素子の無効電流をさらに減少させることができる。
In the above-described example, GaAs is used for the light guide layers 104 and 106 adjacent to the
また、上述の例では、埋め込み層(図1の例では、電流ブロック層109,110)には、GaAs基板に格子整合するAlGaAsを用いたが、この他に、GaAs基板に格子整合するInGaP等のInGaAsP系材料を用いることもできる。InGaAsP系材料は、活性なAlを含んでいないので、AlGaAsと同様に好ましい。なお、InGaPを用いる場合は、AsH3雰囲気中で加熱処理した後、V族原料をPH3に切り替える。また、InGaAsPを用いる場合は、AsH3雰囲気中で加熱処理した後、AsH3+PH3にするなどして成長を行なえば良い。もちろん結晶成長および加熱処理は、MOCVD法以外にもMBE法などでも可能である。 In the above example, AlGaAs that is lattice-matched to the GaAs substrate is used for the buried layer (the current blocking layers 109 and 110 in the example of FIG. 1). InGaAsP-based materials can also be used. An InGaAsP-based material is preferable in the same manner as AlGaAs because it does not contain active Al. When InGaP is used, the heat treatment is performed in an AsH 3 atmosphere, and then the group V material is switched to PH 3 . In the case of using InGaAsP, after the heat treatment in an AsH 3 atmosphere, the growth may be performed by using AsH 3 + PH 3 . Of course, the crystal growth and heat treatment can be performed by the MBE method in addition to the MOCVD method.
また、デバイス構造は、ダブルヘテロ接合成長後にエッチングによりストライプ領域以外を除去し、この除去した部分に、活性層よりもバンドギャップエネルギーが大きく屈折率の小さい別の結晶を再度成長する埋め込み型構造のものであれば、本発明を適応できる。もちろん、エッチングによりストライプ領域以外を除去した後、埋め込みを行なわない構造のものでも、本発明を適用することができ、この場合にも、前述したと同様の効果(すなわち、表面の非発光再結合を減少させ、素子の無効電流を低減させるという効果)を得ることができる。 In addition, the device structure has a buried structure in which after the double heterojunction growth, other than the stripe region is removed by etching, and another crystal having a higher band gap energy and a lower refractive index than that of the active layer is grown again on the removed portion. The present invention can be applied to any device. Of course, the present invention can be applied even to a structure in which, except for the stripe region is removed by etching and no embedding is performed, the same effect as described above (that is, non-radiative recombination of the surface) Can be obtained, and the reactive current of the element can be reduced.
図2は本発明に係る半導体素子の他の構成例を示す図である。図2を参照すると、この半導体素子は、n−GaAs基板201上に、n−AlAs/GaAsからなる第一の多層膜反射鏡202と、n−AlGaAsクラッド層203と、GaAs光ガイド層204と、InGaNAs活性層205と、GaAs光ガイド層206と、p−AlGaAsクラッド層207と、p−GaAsコンタクト層208と、p−AlAs/GaAsからなる第二の多層膜反射鏡209とが順次に形成されたものとなっている。
FIG. 2 is a diagram showing another configuration example of the semiconductor element according to the present invention. Referring to FIG. 2, this semiconductor device includes an n-AlAs / GaAs
図2の半導体素子では、さらに、InGaNAs活性層205の表面に露出した部分のN原子がAs原子に置き換えられInGaAs層210になっている。
In the semiconductor device of FIG. 2, the portion of N atoms exposed on the surface of the InGaNAs
また、図2の半導体素子では、第一の多層膜反射鏡202の上面にn側電極211であるAuGe/Ni/Auが形成され、また、p−GaAsコンタクト層208の上面にp側電極212であるCr/Auが形成されており、図2の半導体素子は、面発光型半導体レーザとして構成されている。
2, AuGe / Ni / Au as the n-
このような構成の半導体素子は、次のように作製される。すなわち、先ず、n−GaAs基板201上に、n−AlAs/GaAsからなる第一の多層膜反射鏡202と、n−AlGaAsクラッド層203と、GaAs光ガイド層204と、InGaNAs活性層205と、GaAs光ガイド層206と、p−AlGaAsクラッド層207と、p−GaAsコンタクト層208と、p−AlAs/GaAsからなる第二の多層膜反射鏡209とを順次に形成する。
The semiconductor element having such a configuration is manufactured as follows. That is, first, on the n-
次いで、ドライエッチング等により、第一の多層膜反射鏡202の上面までの一部と、p−GaAsコンタクト層208の上面までの一部とを除去し、その後、AsH3雰囲気中で630℃で30分間加熱処理する。この加熱処理工程により、InGaNAs活性層205の表面に露出した部分のN原子がAs原子に置き換えられ、InGaAs層210になる。
Next, a part up to the upper surface of the first multilayer-film
そして、第一の多層膜反射鏡202の上面にn側電極211であるAuGe/Ni/Auを形成し、p−GaAsコンタクト層208の上面にp側電極212であるCr/Auを形成して、図2の半導体素子を作製できる。
Then, AuGe / Ni / Au as the n-
次に、図2の半導体素子(面発光型半導体レーザ)の特性,動作原理について説明する。従来のInGaAsP/InP系材料の素子では、半導体多層膜ミラーの材料は屈折率差が小さく、例えばInP/InGaAsP(1.3μmに対応する組成)の屈折率差は0.25程度であり、従って、高反射率を得るためにはペア数(多層膜ミラーを構成するInPとInGaAsPとの対の個数(積層個数))を多くする必要があったが、図2の半導体素子では、GaAs基板上に形成できるため、多層膜ミラー202,209に屈折率差の大きいAlAs/GaAs等のAlGaAs系材料を用いることができる。これにより、高反射率を得る場合にも、ペア数(多層膜ミラーを構成するAlAsとGaAsとの対の個数(積層個数))を少なくできる。具体的には、InP/InGaAsP系の半分以下にすることができる。これにより、多層膜ミラーを短かい成長時間で形成することができ、また、多層膜ミラーの厚みも薄くなって段差が小さくなり、作製プロセスも容易になる。また、長波長帯面発光型レーザは、従来、高温では良好なレーザ特性が得られなかったが、図2の半導体素子によれば、伝導帯のバンド不連続(ΔEc)が大きいので、注入キャリアのオーバーフローを減らすことができ、しきい値電流の温度依存性が減少し、高温でも良好なレーザ特性が得られる。 Next, characteristics and operating principles of the semiconductor element (surface emitting semiconductor laser) shown in FIG. 2 will be described. In the conventional InGaAsP / InP-based material element, the semiconductor multilayer mirror material has a small refractive index difference, for example, the refractive index difference of InP / InGaAsP (composition corresponding to 1.3 μm) is about 0.25. In order to obtain a high reflectivity, it is necessary to increase the number of pairs (the number of pairs of InP and InGaAsP constituting the multilayer mirror (number of stacked layers)), but in the semiconductor device of FIG. Therefore, AlGaAs-based materials such as AlAs / GaAs having a large refractive index difference can be used for the multilayer mirrors 202 and 209. Thereby, even when high reflectivity is obtained, the number of pairs (the number of pairs of AlAs and GaAs constituting the multilayer mirror (number of stacked layers)) can be reduced. Specifically, it can be made half or less of the InP / InGaAsP system. As a result, the multilayer mirror can be formed with a short growth time, and the thickness of the multilayer mirror is reduced and the level difference is reduced, facilitating the manufacturing process. In addition, long-wavelength surface-emitting lasers have conventionally not been able to obtain good laser characteristics at high temperatures. However, according to the semiconductor element of FIG. 2, the band discontinuity (ΔE c ) of the conduction band is large. Carrier overflow can be reduced, the temperature dependence of the threshold current is reduced, and good laser characteristics can be obtained even at high temperatures.
ところで、図2の半導体素子は、その作製工程中、ダブルヘテロ接合成長後にエッチングにより活性層の一部も除去するようにしており、この場合、活性層の加工表面は損傷や不純物等により一般に良好ではなく、非発光再結合センターが多くなり、素子の無効電流が増加するという問題が生ずる。 By the way, in the semiconductor device shown in FIG. 2, a part of the active layer is also removed by etching after the double heterojunction growth. In this case, the processed surface of the active layer is generally good due to damage, impurities, and the like. However, the problem is that the number of non-radiative recombination centers increases and the reactive current of the device increases.
このような問題を回避するため、図2の半導体素子では、AsH3雰囲気中で630℃で30分間加熱処理する。この工程により、InGaNAs活性層205の表面に露出した部分のN原子がAs原子に置き換えられ、InGaAs層210になる。すなわち、AsH3雰囲気中で加熱処理して形成されたInGaAs層210は、NがAsに置き換わっており、InGaNAs活性層205よりもバンドギャップエネルギーが大きくなっている。
In order to avoid such a problem, the semiconductor element of FIG. 2 is heat-treated at 630 ° C. for 30 minutes in an AsH 3 atmosphere. By this step, the portion of the N atoms exposed on the surface of the InGaNAs
図2の半導体素子では、このバンドギャップ差によるポテンシャル障壁により、活性層205の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合が減少し、素子の無効電流を減少させることができる。これにより、この半導体素子のしきい値電流を低減することができる。
In the semiconductor device of FIG. 2, this potential barrier due to the band gap difference prevents carriers from diffusing near the processed surface of the
なお、図1または図2の半導体素子の作製工程において、露出した半導体層表面のNをAsに置換する工程は、As(砒素)雰囲気中で加熱処理することによってなされ、このような処理は、Asの原料と清浄な雰囲気と加熱源さえあれば簡単に処理することができ、加工表面における非発光再結合を有効に低減することができる。 In the manufacturing process of the semiconductor element of FIG. 1 or FIG. 2, the step of replacing N on the exposed semiconductor layer surface with As is performed by heat treatment in an As (arsenic) atmosphere. If there is an As raw material, a clean atmosphere, and a heating source, it can be processed easily, and non-radiative recombination on the processed surface can be effectively reduced.
この場合、加工表面は酸化や汚染が進む前に処理することが望ましいので、As雰囲気中での加熱処理はエッチング後、大気にさらす前に行なう方が良い。この場合、MOCVD,MBE法等を用いる結晶成長室とドライエッチング法を用いるエッチング加工室とが真空搬送路等で連結された作製装置を用いることが望ましい。 In this case, since it is desirable to process the processed surface before the oxidation or contamination proceeds, it is better to perform the heat treatment in the As atmosphere before the exposure to the air after the etching. In this case, it is desirable to use a manufacturing apparatus in which a crystal growth chamber using MOCVD, MBE, or the like and an etching chamber using dry etching are connected by a vacuum transfer path or the like.
また、上述の例では、本発明を長波長半導体レーザ等の発光素子に適用した場合について述べたが、発光素子のみならず、受光素子や電子素子などの半導体素子においても、AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層をエッチング等により除去した構造のものである場合には、本発明を適用することができ、この場合にも、前述したと同様の効果(すなわち、表面の非発光再結合を減少させ、素子の無効電流を低減させるという効果)が得られる。 In the above-described example, the case where the present invention is applied to a light emitting element such as a long wavelength semiconductor laser has been described. However, As and N are simultaneously applied not only to a light emitting element but also to a semiconductor element such as a light receiving element and an electronic element. The present invention can be applied to a structure in which a group III-V mixed crystal semiconductor layer comprising a plurality of group V elements is removed by etching or the like, and in this case as well, as described above (That is, the effect of reducing the non-radiative recombination of the surface and reducing the reactive current of the device).
換言すれば、本発明は、AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層を少なくとも一層含んだ半導体素子において、露出した半導体層表面のNがAsに置換されていることを特徴としている。この際、露出した前記半導体層表面のNのAsへの置換は、As雰囲気中で加熱処理することによって行なわれる。 In other words, according to the present invention, in a semiconductor element including at least one group III-V mixed crystal semiconductor layer composed of a plurality of group V elements including both As and N, N on the exposed semiconductor layer surface is replaced with As. It is characterized by being. At this time, substitution of N on the exposed surface of the semiconductor layer with As is performed by heat treatment in an As atmosphere.
また、本発明は、AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層を少なくとも一層含み、半導体層の表面をエッチング等により露出させ、その周囲を埋め込み成長させた構造を有する半導体素子において、埋め込み成長がなされる前に、エッチング等により周囲を除去し露出した半導体層加工面のNがAsに置換されていることを特徴としている。この際、露出した前記半導体層表面のNのAsへの置換は、埋込成長用の装置を用いて、埋め込み成長処理を行なう直前に、As雰囲気中で加熱処理することで行なわれる。 In addition, the present invention includes at least one group III-V mixed crystal semiconductor layer composed of a plurality of group V elements simultaneously containing As and N, and the surface of the semiconductor layer is exposed by etching or the like, and the periphery thereof is buried and grown. The semiconductor device having the above structure is characterized in that N is replaced with As on the processed surface of the semiconductor layer exposed by removing the periphery by etching or the like before the embedded growth. At this time, the substitution of N on the exposed semiconductor layer surface with As is performed by performing a heat treatment in an As atmosphere immediately before performing the burying growth process using a burying growth apparatus.
上記各半導体素子において、上記AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層は、GaAs基板上にエピタキシャル成長されたInGaNAs層である。 In each of the semiconductor elements, the III-V mixed crystal semiconductor layer composed of a plurality of group V elements containing both As and N at the same time is an InGaNAs layer epitaxially grown on a GaAs substrate.
また、上記各半導体素子において、少なくとも活性層と該活性層に隣接する層には、Alが含有されていない。 In each of the above semiconductor elements, at least the active layer and the layer adjacent to the active layer do not contain Al.
本発明では、上記のように、AsとNを同時に含んだ複数のV族元素からなるIII-V族混晶半導体層を少なくとも一層含んだ半導体素子において、露出した前記半導体層表面のNがAsに置換されているので、この半導体層とその加工表面との間のバンドギャップ差によるポテンシャル障壁により、この半導体層の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合を減少させ、素子の無効電流を低減することができる。
In the present invention, as described above, in a semiconductor element including at least one group III-V mixed crystal semiconductor layer composed of a plurality of group V elements including both As and N, N on the exposed surface of the semiconductor layer is As. Therefore, the potential barrier due to the band gap difference between the semiconductor layer and the processed surface prevents carriers from diffusing near the processed surface of the semiconductor layer, thereby reducing non-radiative recombination on the processed surface. The reactive current of the element can be reduced.
101 n−GaAs基板
102 n−GaAsバッファ層
103 n−AlGaAs下部クラッド層
104 GaAs光ガイド層
105 InGaNAs活性層
106 GaAs光ガイド層
107 p−AlGaAs第1の上部クラッド層
108 InGaAs層
109 p−AlGaAs電流ブロック層
110 n−AlGaAs電流ブロック層
111 p−AlGaAs第2の上部クラッド層
112 p−GaAsコンタクト層
113 p側電極
114 n側電極
201 n−GaAs基板
202 第一の多層膜反射鏡
203 n−AlGaAsクラッド層
204 GaAs光ガイド層
205 InGaNAs活性層
206 GaAs光ガイド層
207 p−AlGaAsクラッド層
208 p−GaAsコンタクト層
209 第二の多層膜反射鏡
210 InGaAs層
211 n側電極
212 p側電極
101 n-GaAs substrate 102 n-GaAs buffer layer 103 n-AlGaAs
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332613A JP2006066935A (en) | 2005-11-17 | 2005-11-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332613A JP2006066935A (en) | 2005-11-17 | 2005-11-17 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24892596A Division JP3788831B2 (en) | 1996-08-30 | 1996-08-30 | Semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006066935A true JP2006066935A (en) | 2006-03-09 |
Family
ID=36113064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005332613A Pending JP2006066935A (en) | 2005-11-17 | 2005-11-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006066935A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176045B2 (en) * | 1996-08-30 | 2007-02-13 | Ricoh Company, Ltd. | Laser diode operable in 1.3 μm or 1.5 μm wavelength band with improved efficiency |
-
2005
- 2005-11-17 JP JP2005332613A patent/JP2006066935A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176045B2 (en) * | 1996-08-30 | 2007-02-13 | Ricoh Company, Ltd. | Laser diode operable in 1.3 μm or 1.5 μm wavelength band with improved efficiency |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3788831B2 (en) | Semiconductor device and manufacturing method thereof | |
EP1182756B1 (en) | Semiconductor laser device having lower threshold current | |
JP4663964B2 (en) | Long wavelength photonics device comprising a GaAsSb quantum well layer | |
JPH10233557A (en) | Semiconductor light emitting element | |
JP2553731B2 (en) | Semiconductor optical device | |
US6697404B1 (en) | Laser diode operable in 1.3μm or 1.5μm wavelength band with improved efficiency | |
JP2001223433A (en) | Vertical cavity semiconductor surface emission laser element and optical system using the same | |
JP4084506B2 (en) | Manufacturing method of semiconductor light emitting device | |
JPH11186665A (en) | Semiconductor light emitting element | |
JP3828962B2 (en) | Semiconductor light emitting device | |
JP2006066935A (en) | Semiconductor device | |
JP4204166B2 (en) | Semiconductor device manufacturing method, semiconductor device manufactured by the manufacturing method, and optical system using the semiconductor device | |
US7579630B2 (en) | Semiconductor optical device | |
JP4722404B2 (en) | Long wavelength surface emitting semiconductor laser | |
Zou et al. | Very-low-threshold, strained In/sub y/Ga/sub 1-y/As-GaAs quantum-well lasers defined by impurity-induced disordering | |
JP2002124738A (en) | Semiconductor optical device and manufacturing method thereof | |
JP2004179640A (en) | Semiconductor laser, module for optical transmission, and optical communication system | |
JP2003092456A (en) | Semiconductor light-emitting device and its manufacturing method | |
JP2004289112A (en) | Semiconductor light emitting element, its manufacturing method, optical transmitting module, optical transmitting/receiving module, and optical communication system | |
JP2001251021A (en) | GaInNAs SEMICONDUCTOR ELEMENT AND ITS MANUFACTURING METHOD | |
JP2001345518A (en) | Semiconductor laser element | |
JP2780625B2 (en) | Manufacturing method of semiconductor laser | |
JP2005011995A (en) | Semiconductor light emitting element, optical transmitting module, optical transmitting/receiving module, and optical communication system | |
JP2008098682A (en) | Semiconductor light emitting element | |
JP2005150139A (en) | Semiconductor light emitting element, optical transmission module, optical transmission/reception module, and optical communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Effective date: 20070131 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20081209 Free format text: JAPANESE INTERMEDIATE CODE: A02 |