JP2006066507A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2006066507A JP2006066507A JP2004245148A JP2004245148A JP2006066507A JP 2006066507 A JP2006066507 A JP 2006066507A JP 2004245148 A JP2004245148 A JP 2004245148A JP 2004245148 A JP2004245148 A JP 2004245148A JP 2006066507 A JP2006066507 A JP 2006066507A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- printed wiring
- wiring board
- speed transmission
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は抵抗器を内蔵したプリント配線板に係わり、特に、信号多重反射による誤作動や送受信デバイスの破損を防止し、高速伝送及び機器の小型化を実現させるためのプリント配線板に関する。 The present invention relates to a printed wiring board with a built-in resistor, and more particularly to a printed wiring board for preventing malfunction due to signal multiple reflection and breakage of a transmission / reception device, realizing high-speed transmission and miniaturization of equipment.
このようなプリント配線板に関する従来例としては、下記の特許文献1〜3などが知られている。即ち、特許文献1は高周波プリント配線板及びその製造方法に関するものであって、同軸ケーブルや高周波コネクタを用いることなく複数のプリント配線板間を伝送する信号の反射や損失を低減できるようにした技術を開示している。 The following Patent Documents 1 to 3 and the like are known as conventional examples related to such a printed wiring board. That is, Patent Document 1 relates to a high-frequency printed wiring board and a method for manufacturing the same, and a technique that can reduce reflection and loss of signals transmitted between a plurality of printed wiring boards without using a coaxial cable or a high-frequency connector. Is disclosed.
また、特許文献2は配線用補助パッケージ及び該パッケージを備えたプリント配線板構造に関するものであって、内部回路配線に対しインピーダンス整合を取り高速信号伝送ができると共に高密度配線も可能にした技術を開示している。更に、特許文献3はプリント配線板及びその製造方法に関するものであって、機械的強度の低下を招くことなく補強材なしで単一の低誘電率樹脂の厚膜積層構造を実現するようにした技術を開示している。 Patent Document 2 relates to an auxiliary package for wiring and a printed wiring board structure provided with the package, and is a technique capable of high-speed signal transmission and impedance matching with internal circuit wiring and high-density wiring. Disclosure. Further, Patent Document 3 relates to a printed wiring board and a manufacturing method thereof, and realizes a single low dielectric constant resin thick film laminated structure without reinforcing material without causing a decrease in mechanical strength. The technology is disclosed.
しかしながら、これら技術でも伝送線路にダンピングや終端処理の抵抗器を実装する時に従来通り表面実装やはんだ接触が必要となり、信号多重反射による誤作動や送受信デバイスの破損が起こり易いという問題があった。 However, even in these techniques, when mounting a resistor for damping or terminating treatment on a transmission line, surface mounting or solder contact is required as before, and there is a problem that malfunction due to multiple signal reflection and damage to a transmission / reception device are likely to occur.
図6は従来の一般的なプリント配線板の要部平面説明図である。この図において、100は信号送信部であり、200は信号受信部である。また、マイクロストリップライン301〜303はそれぞれチップ抵抗器401〜403を介してマイクロストリップライン301’〜303’に接続されている。
FIG. 6 is an explanatory plan view of an essential part of a conventional general printed wiring board. In this figure, 100 is a signal transmission unit, and 200 is a signal reception unit. The
このような構成からなる従来例においては、マイクロストリップライン301〜303やマイクロストリップライン301’〜303’からなる伝送線路にダンピング処理を目的としてチップ抵抗器401〜403が挿入接続されている。このため、線路を太らせるように形成したランド部分やチップ部品をロウ付けしたはんだ接続部において、伝送線路として不連続な部位が発生してしまい、ランダムな信号の反射や減衰が発生して高速伝送では問題となっていた。
In the conventional example having such a configuration,
また、プリント配線板上でマイクロストリップラインなどの伝送線路を実現した製品においては、終端処理を行なうための抵抗器を接続することが知られている。これは、機器の誤作動を防止するために線路の入出力端へ接続するデバイスの入出力インピーダンスを整合して有害な信号反射を防止するために行なわれるものである。 In addition, it is known that a resistor for performing a termination process is connected to a product that realizes a transmission line such as a microstrip line on a printed wiring board. This is performed in order to prevent harmful signal reflection by matching the input / output impedance of the device connected to the input / output end of the line in order to prevent malfunction of the equipment.
更に、反射信号波の多重反射を防止するために伝送線路途中へダンピング処理を目的とした抵抗器が挿入接続される。これらの抵抗器は、伝送線路の端部や途中に予め部品を接続するためのランドを形成しておき、該ランド部分を介し実装して用いられたり、或いはチップ部品をロウ付けしたはんだ接続部などを介し実装して用いられる。 Further, a resistor for the purpose of damping processing is inserted and connected in the middle of the transmission line in order to prevent multiple reflection of reflected signal waves. These resistors are pre-formed lands for connecting parts at the end of the transmission line or in the middle, and are used by being mounted via the land parts, or soldered connection parts where the chip parts are brazed It is used by mounting via
また、一般に抵抗器等の電子部品は、プリント配線板の表層にしか配置することができない。しかし、多層プリント配線板の場合、伝送線路は複数の内層に形成される事が多く、これらの抵抗器を接続する為にスルーホールを介して表層へ配線引き出しを行ない端部にランドを設けて設置する必要がある。 In general, electronic components such as resistors can be arranged only on the surface layer of a printed wiring board. However, in the case of a multilayer printed wiring board, the transmission line is often formed in a plurality of inner layers, and in order to connect these resistors, the wiring is drawn out to the surface layer through a through hole, and a land is provided at the end. It is necessary to install.
上述のような高速伝送路では、複数の同期した信号をバスラインとして取り扱うことが一般的であるが、終端処理やダンピング目的の抵抗器はスルーホールを介して配線されランド上にはんだなどを用いて接続することが一般的であり、無駄な配線による信号のタイミング不整合、或いは、スルーホールや部品を実装したランド部分での信号の反射や減衰が発生してしまい、シグナルインテグリティーの観点から問題となっていた。 In high-speed transmission lines such as those described above, it is common to handle multiple synchronized signals as bus lines, but resistors for termination and damping purposes are wired through through-holes and solder is used on the lands. From the viewpoint of signal integrity, signal timing mismatch due to wasted wiring, or reflection and attenuation of signals at the land where through-holes and components are mounted, occur. It was a problem.
また、昨今の高密度化した電子機器に用いられるプリント配線板では、伝送される信号量が増大しており、バス幅増加による伝送線路の過密配置や高周波化による電気的特性による影響が増大していた。このため、機器の誤作動や物理的な寸法の増大により機器全体が小型化できなかったり、仮に小型化できたとしても上述の抵抗器が配置できないという問題もあった。 In addition, the amount of transmitted signals is increasing in printed wiring boards used in recent high-density electronic equipment, which increases the influence of electrical characteristics due to over-concentration of transmission lines due to increased bus width and higher frequencies. It was. For this reason, there existed a problem that the above-mentioned resistor could not be arranged even if the whole device could not be reduced in size due to a malfunction of the device or an increase in physical dimensions, even if it could be downsized.
更に、プリント配線板で高速伝送路を実現した製品において、伝送信号の終端処理を行なうための終端抵抗器の挿入や多重反射を防止する為にダンピング処理を目的として抵抗器を配線の途中に挿入する必要があった。このため、ギガ帯などの高速伝送路においては、その抵抗器を実装する為のランドや接合に用いる導電性物質はんだの形状が配線との間で不連続となってしまうため、そこでの特性インピーダンスの不整合等による伝送信号の反射や減衰が発生するという問題もあった。
本発明は上述のような問題などに鑑みてなされたものであり、その課題は、プリント配線板上に形成した高速信号を伝送するマイクロストリップラインなどの伝送線路において、信号多重反射による誤作動や送受信デバイスの破損を防止する為の終端抵抗器やダンピング抵抗器を配線板内に内蔵し、高速伝送および機器の小型化を実現させるようなプリント配線板を提供することにある。 The present invention has been made in view of the above-mentioned problems, and the problem is that a transmission line such as a microstrip line that transmits a high-speed signal formed on a printed wiring board has malfunctioned due to signal multiple reflection. It is an object of the present invention to provide a printed wiring board that incorporates a termination resistor and a damping resistor for preventing breakage of a transmission / reception device in the wiring board, thereby realizing high-speed transmission and downsizing of the device.
上記課題を解決すべく請求項1に係る本発明は、プリント配線板において、複数の内層に渡って高速伝送路を設けると共に、当該高速伝送路に該伝送路の配線幅と略同一幅を有する抵抗器を設けたことを特徴とするものである。これにより、信号多重反射による誤作動や送受信デバイスの破損を防止する為の終端抵抗器やダンピング抵抗器を配線板内に内蔵し、高速伝送及び機器の小型化を実現させるようなプリント配線板が実現する。 In order to solve the above-mentioned problem, the present invention according to claim 1 provides a high-speed transmission path over a plurality of inner layers in a printed wiring board, and the high-speed transmission path has substantially the same width as the wiring width of the transmission path. A resistor is provided. As a result, a printed circuit board that incorporates termination resistors and damping resistors to prevent malfunctions due to multiple signal reflections and damage to transmission / reception devices is realized in the circuit board, enabling high-speed transmission and miniaturization of equipment. Realize.
また、請求項2に係る本発明は、上記伝送路をマイクロストリップラインとしたものである。
また、請求項3に係る本発明は、上記抵抗器を伝送路と一体的に形成したものである。
According to a second aspect of the present invention, the transmission line is a microstrip line.
According to a third aspect of the present invention, the resistor is formed integrally with a transmission line.
また、請求項4に係る本発明は、上記抵抗器を金属薄膜抵抗器としたものである。 According to a fourth aspect of the present invention, the resistor is a metal thin film resistor.
また、請求項5に係る本発明は、上記抵抗器を有機樹脂製厚膜抵抗器としたものである。
また、請求項6に係る本発明は、上記有機樹脂製厚膜抵抗器をポリマーペースト印刷抵抗器としたものである。
In the present invention according to claim 5, the resistor is an organic resin thick film resistor.
According to a sixth aspect of the present invention, the organic resin thick film resistor is a polymer paste printing resistor.
また、請求項7に係る本発明は、上記抵抗器を無機材料製厚膜抵抗器としたものである。
また、請求項8に係る本発明は、上記無機材料製厚膜抵抗器をセラミック系厚膜抵抗器としたものである。
In the present invention according to claim 7, the resistor is a thick film resistor made of an inorganic material.
In the present invention according to claim 8, the thick film resistor made of an inorganic material is a ceramic thick film resistor.
また、上記課題を解決すべく請求項9に係る本発明は、プリント配線板において、複数の内層に渡って複数の高速伝送路を設けると共に、当該複数の高速伝送路の一部にスルーホールを介して抵抗器を途中接続せしめたことを特徴とするものである。
また、請求項10に係る本発明は、上記抵抗器をチップ抵抗器としたものである。
According to a ninth aspect of the present invention, in order to solve the above problem, in the printed wiring board, a plurality of high-speed transmission paths are provided across a plurality of inner layers, and through holes are formed in a part of the plurality of high-speed transmission paths. This is characterized in that a resistor is connected halfway through.
In the present invention according to claim 10, the resistor is a chip resistor.
本発明によれば、抵抗器が高速伝送路の配線幅と略同一の幅で形成されている結果、伝送線路上で部分的な特性インピーダンスの不整合による信号反射や減衰の影響を受けない為、理想的な信号処理が可能となる。 According to the present invention, since the resistor is formed with the same width as that of the high-speed transmission line, it is not affected by signal reflection or attenuation due to partial characteristic impedance mismatch on the transmission line. Ideal signal processing becomes possible.
また、多層プリント配線板の複数の内層へ抵抗器を配置する事が可能である為、無駄な配線引き回しが不要となると共に、スルーホールでの配線不連続が生じず、また等長配線ルールが崩れない。従って、信号の反射や減衰が生じないうえ等長配線の原則が貫かれ、信号のタイミング不整合による信号の信頼性低下なども生じない。 In addition, since it is possible to place resistors on multiple inner layers of a multilayer printed wiring board, unnecessary wiring routing is not necessary, wiring discontinuity does not occur in the through-hole, and isometric wiring rules are It will not collapse. Therefore, no reflection or attenuation of the signal occurs, and the principle of equal-length wiring is maintained, and the reliability of the signal does not deteriorate due to timing mismatch of signals.
更に、複数の内層に渡って複数の高速伝送路を設け、その一部の伝送路にスルーホールを介して抵抗器を途中に接続させた場合には、抵抗器の配置の自由度が増大するという利点がある。 Furthermore, when a plurality of high-speed transmission lines are provided across a plurality of inner layers and a resistor is connected to a part of the transmission line through a through hole, the degree of freedom in arranging the resistors increases. There is an advantage.
以下、本発明の実施の形態について図を用いて説明する。なお、本発明は以下に詳述する実施の形態により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, this invention is not restrict | limited at all by embodiment described in detail below, A various change is possible within the scope of the present invention.
図1は本発明の第1の実施の形態を示す要部平面説明図であり、図1中、100は信号送信部、200は信号受信部、311〜313,311’〜313’は高速伝送路たるマイクロストリップライン、501〜503は抵抗器である。
ここに抵抗器501〜503としては、例えば金属薄膜抵抗器、ポリマーペースト印刷抵抗器などの有機樹脂製厚膜抵抗器、セラミックなどの無機材料製厚膜抵抗器等が挙げられる。この抵抗器501〜503はマイクロストリップライン311〜313,311’〜313’と一体的に形成し、例えば形成抵抗を構成するのが好ましい。
FIG. 1 is an explanatory plan view of a main part showing a first embodiment of the present invention. In FIG. 1, 100 is a signal transmitting unit, 200 is a signal receiving unit, 311 to 313, 311 ′ to 313 ′ are high-speed transmissions.
Examples of the
図2は、図1のA−A’断面説明図であり、図中、図1と同一記号は同一意味を持たせて使用しここでの重複説明は省略する。 2 is a cross-sectional explanatory view taken along the line A-A 'of FIG. 1. In FIG. 2, the same symbols as those in FIG.
図2中、500,510はソルダーレジスト、600,610は例えば60μmの厚さに積層されたガラスエポキシ樹脂などから成る第1絶縁層、701〜703,711〜713は配線ライン、800,810は例えば60μmの厚さに積層されたガラスエポキシ樹脂などから成る第2絶縁層、900,910はグラウンド層、1000は例えば400μmの厚さに積層されたガラスエポキシ樹脂などから成るコア基材である。なお、L1〜L6は多層プリント配線板の各層を示している。 In FIG. 2, 500 and 510 are solder resists, 600 and 610 are first insulating layers made of, for example, glass epoxy resin laminated to a thickness of 60 μm, 701 to 703 and 711 to 713 are wiring lines, and 800 and 810 are For example, a second insulating layer made of glass epoxy resin or the like laminated to a thickness of 60 μm, 900 and 910 are ground layers, and 1000 is a core substrate made of glass epoxy resin or the like laminated to a thickness of 400 μm, for example. In addition, L1-L6 has shown each layer of the multilayer printed wiring board.
以上のような構成からなる本発明の第1の実施の形態において、図1の抵抗器501〜503の各幅は、マイクロストリップライン311〜313及び311’〜313’の各配線幅とそれぞれ略等しくなっている。
In the first embodiment of the present invention configured as described above, the widths of the
本発明において、抵抗器501〜503は上述のように金属薄膜抵抗器や有機樹脂製厚膜抵抗器等が使用されるが、伝送路のダンピング処理及び信号の終端処理目的であるため、100Ω以下の低抵抗のものが好ましい。また、温度特性が良好であることが要求される場合には、金属薄膜抵抗器が好ましい。
In the present invention, the
本発明において、伝送路の配線幅としては、通常0.07mmから0.20mm程度が好ましい。また、信号のクロストークを防止するために配線のスペースとしては当該伝送線路の配線幅の2〜3倍、特に0.20〜0.30mm程度に設定するのが好ましい。 In the present invention, the wiring width of the transmission line is usually preferably about 0.07 mm to 0.20 mm. In order to prevent signal crosstalk, the wiring space is preferably set to 2-3 times the wiring width of the transmission line, particularly about 0.20 to 0.30 mm.
このデザインルールを維持して伝送路の一部に例えば金属薄膜を用いた抵抗体を形成し配置できる。これにより、伝送特性を阻害するスルーホールやビアランド及び部品配置上必要となる無駄な配線引き回しを一切行なわず、理想的な信号伝送形態が取れるようになる。 Maintaining this design rule, a resistor using, for example, a metal thin film can be formed and arranged on a part of the transmission line. As a result, an ideal signal transmission form can be obtained without performing any unnecessary wiring routing required for placement of through-holes and via lands and components that impede transmission characteristics.
一方、図3は本発明の第2の実施の形態を示す要部平面説明図であり、図3中、図1と同一記号は同一意味を持たせて使用しここでの重複説明は省略する。図3中、331〜333,331’〜333’はマイクロストリップライン、411はチップ抵抗器から成る抵抗器である。 On the other hand, FIG. 3 is an explanatory plan view showing the main part of the second embodiment of the present invention. In FIG. 3, the same symbols as those in FIG. . In FIG. 3, 331 to 333, 331 'to 333' are microstrip lines, and 411 is a resistor composed of a chip resistor.
図4は図3のB−B’断面説明図であり、図5は図3のC−C’断面説明図である。これらの図において、図1〜図3と同一記号は同一意味を持たせて使用しここでの重複説明は省略する。図5中、412はチップ抵抗器から成る抵抗器、1100及び1110は導通性のスルーホールである。 4 is a cross-sectional view taken along the line B-B 'of FIG. 3, and FIG. 5 is a cross-sectional view taken along the line C-C' of FIG. In these figures, the same symbols as those in FIGS. 1 to 3 are used with the same meanings, and redundant explanations are omitted here. In FIG. 5, 412 is a resistor composed of a chip resistor, and 1100 and 1110 are conductive through holes.
以上のような構成からなる本発明の第2の実施の形態において、図5のスルーホール1100,1110を介してマイクロストリップライン331,331’が抵抗器412に電気的に接続されている。
In the second embodiment of the present invention configured as described above, the
すなわち、図3〜図5のような構成からなる本発明の第2の実施の形態は、図1及び図2で示した第1の実施の形態とは異なり、複数の内層に渡って複数の高速伝送路(例えばマイクロストリップライン331〜333,331’〜333’)が設けられ、その一部の伝送路(例えばマイクロストリップライン332,332’)にスルーホール(例えばスルーホール1100,1110)を介して抵抗器(例えば抵抗器411)が途中に接続された構成になっている。
That is, the second embodiment of the present invention configured as shown in FIGS. 3 to 5 differs from the first embodiment shown in FIGS. 1 and 2 in that a plurality of inner layers are divided into a plurality of layers. High-speed transmission lines (for example,
このため、図1及び図2で示した第1の実施の形態の場合に比較すると信号の反射や損失を低減させる効果が少ないものの、図6で示した従来例の場合に比較すると、プリント配線板上の信号ラインを流れる信号は、特性インピーダンスの変化が小さくなり信号の反射や損失を低減することができるようになる。
また、図6で示した従来例の場合に比して、抵抗器の配置の自由度が増大するという利点もある。
Therefore, compared with the case of the first embodiment shown in FIG. 1 and FIG. 2, the effect of reducing signal reflection and loss is small, but compared with the case of the conventional example shown in FIG. The signal flowing through the signal line on the board has a small change in characteristic impedance, and can reduce signal reflection and loss.
In addition, there is an advantage that the degree of freedom in arranging the resistors is increased as compared with the conventional example shown in FIG.
なお、本発明は上述の実施形態に限定されることなく種々の変形が可能であり、例えば、高速伝送路を設けた多層プリント配線板において、その内層の複数層に渡って高速伝送路を設け、その配線の一部で且つ電気的に都合の良い位置へ当該配線の幅と略同一の大きさの抵抗器を形成するようにしても良い。 The present invention is not limited to the above-described embodiment, and various modifications are possible. For example, in a multilayer printed wiring board provided with a high-speed transmission path, a high-speed transmission path is provided across a plurality of inner layers. A resistor having a size substantially the same as the width of the wiring may be formed in a part of the wiring and at an electrically convenient position.
100:信号送信部
200:信号受信部
301〜303,301’〜303’:マイクロストリップライン(高速伝送路)
401〜403,501〜503:抵抗器
411,412:抵抗器(チップ抵抗器)
500,510:ソルダーレジスト
600,610:第1絶縁層
701〜703,711〜713:配線パターン
800,810:第2絶縁層
900,910:グラウンド層
1000:コア基材
1100,1110:スルーホール
100: signal transmission unit 200:
401-403, 501-503:
500, 510: Solder resist 600, 610:
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245148A JP2006066507A (en) | 2004-08-25 | 2004-08-25 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245148A JP2006066507A (en) | 2004-08-25 | 2004-08-25 | Printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006066507A true JP2006066507A (en) | 2006-03-09 |
Family
ID=36112738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245148A Pending JP2006066507A (en) | 2004-08-25 | 2004-08-25 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006066507A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317716A (en) * | 2006-05-23 | 2007-12-06 | Ricoh Co Ltd | Printed wiring board |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
-
2004
- 2004-08-25 JP JP2004245148A patent/JP2006066507A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317716A (en) * | 2006-05-23 | 2007-12-06 | Ricoh Co Ltd | Printed wiring board |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5506737B2 (en) | Signal transmission circuit | |
JP4371065B2 (en) | Transmission line, communication apparatus, and wiring formation method | |
KR100726458B1 (en) | Printed circuit board assembly | |
US20070152771A1 (en) | Apparatus and method of via-stub resonance extinction | |
JP2005183649A (en) | Multilayer wiring board | |
JP6570976B2 (en) | Optical module | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP5323435B2 (en) | Multi-layer wiring board for differential transmission | |
US7291916B2 (en) | Signal transmission structure and circuit substrate thereof | |
JP4659087B2 (en) | Differential balanced signal transmission board | |
JP2005533366A (en) | Electronic device carrier suitable for high-frequency signal transmission | |
JP4927993B2 (en) | Composite wiring board | |
US20230369257A1 (en) | Semiconductor device | |
JP2013239511A (en) | Multi-layer board, print circuit board, semiconductor package board, semiconductor package, semiconductor chip, semiconductor device, information processing apparatus, and communication device | |
US6812576B1 (en) | Fanned out interconnect via structure for electronic package substrates | |
JP2006066507A (en) | Printed wiring board | |
KR100814375B1 (en) | Signal termination apparatus and multi-layer printed circuit board | |
JP2007035799A (en) | Printed wiring board | |
TWM540453U (en) | Soldering structure of flexible and hard printed circuit boards | |
EP3937596A1 (en) | Common mode suppression packaging apparatus, and printed circuit board | |
JP4377725B2 (en) | High frequency wiring board | |
JP5739363B2 (en) | Wiring board | |
JP2006269627A (en) | Via structure for printed wiring board | |
JP2005286436A (en) | Wiring board for high frequency | |
GB2462014A (en) | Landing pad structure to reduce impedance mismatch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |