JP2006065336A - 液晶表示装置 - Google Patents

Abstract

【課題】待機時に一定の表示を確保しつつ消費電力を低減する。
【解決手段】電圧制御部６は、複数の階調表示用電圧を生成する。信号駆動回路は１、インタフェース回路７を介して入力する画像データが指定する階調に応じた振幅の信号電圧を、前記電圧制御部が発生した階調表示用電圧を用いて生成し液晶マトリクスパネル２に印加する。インタフェース回路７を介して待機を指示されると、電圧制御部６は、生成する階調表示用電圧の値を小さくする。
【効果】待機時、液晶マトリクスパネル２に印加される信号電圧の振幅を小さくなり消費電力が低減されると共に、表示を品質が劣化した状態ながら確保することができる。
【選択図】図３

Description

本発明は、液晶表示装置に関し、特に、待機状態における消費電力を低減する技術に関するものである。

液晶表示装置は、ＣＲＴ等と比較して薄く軽量であって、かつ、消費電力が小さいためにバッテリーの供給電力で動作する携帯型の情報機器等に幅広く用いられている。

しかし、このような携帯型情報機器の、バッテリーによる動作可能時間の長時間化が望まれている。また、一方では、携帯型情報機器の、よりいっそうの小型化がのぞまれており、このためにはバッテリーも小型化する必要がある。

そして、このような命題を実現する上では、情報機器に用いられる液晶表示装置の低消費電力化を図ることが望ましい。

ここで、液晶表示装置の低消費電力化を図る従来の技術としては、たとえばパーソナルコンピュータでキーボード等を長時間操作しないとき、すなわち、待機状態にある場合に、装置の電源を遮断する技術が知られている。

また、液晶表示装置に関するものではないが、NIKKEI ELECTRONICS NO590号 (1993年9月13日 発行）に記載されているように、ＣＲＴを用いた表示装置において、待機状態にある場合に、偏向回路や高圧回路への電力の供給を遮断して装置の低消費電力化を図る技術が知られている。

前記待機の消費電力の低減を図る各技術によれば、待機状態時には、表示装置の表示が行われなくなるので、その時点における情報機器の状態を視認できないという問題点ある。

そこで、本発明は、待機状態にある場合に低消費電力で、表示を行うことのできる液晶表示装置を提供することを目的とする。

前記目的達成のために、本発明は、待機を指示された期間中、信号駆動部において、複数の走査期間毎に、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該複数の走査期間において前記走査電圧が印加される複数のラインの複数の液晶セルに共通に表示する内容に応じた信号電圧を印加し保持することを特徴とする液晶表示装置の消費電力の低減方法を提供する。

また、前記目的達成のために、本発明は、待機を指示された期間中、信号駆動部において、非待機状態時における振幅より小さな振幅の信号電圧であって、表示する階調に応じて定まる振幅の振動電圧を印加し保持することを特徴とする液晶表示装置の消費電力低減方法を提供する。

本発明に係る消費電力低減方法によれば、液晶マトリクスパネルに印加する信号電圧の変化周期を長くしたり、信号電圧の電圧レベルを小さくすることにより液晶マトリクスパネルへ流出入する電流を低減することにより、消費電力を低減する。また、このように、信号電圧の変化周期を長くしたり、信号電圧の電圧レベルを小さくしても、利用者が視認可能な程度の表示は確保されるので、利用者は、この表示より情報機器の状態を視認できる。なお、このようにすると、表示の品質は、待機状態期間において劣化するが、待機状態は、利用者が利用していない期間であるので、使用上問題が生じることはない。

以上のように、本発明によれば、本発明は、待機状態にある場合に低消費電力で、表示を行うことのできる液晶表示装置を提供することができる。

以下、本発明に係る情報機器の実施例について説明する。

まず、以下に提示する各実施例について共通する情報機器、液晶表示装置の構成および動作について説明する。

図１に、本実施例に係る情報機器の外観を示す。

図中、１０００は情報機器、２は液晶表示装置の表示部、３０００はフロッピー（登録商標）ディスクドライバのフロッピーディスク挿入口、４０００は入力ペン、５０００はキースイッチ群、６０００はパワーセーブスイッチ、７０００はパワースイッチである。図示するように、液晶表示装置は情報機器１０００内に組み込まれている。

図２に、情報機器１の内部構成を示す。

図中、１００１はＣＰＵ、１００２はＣＰＵ１が実行するプログラムを記憶したＲＯＭ、１００３はプログラムの実行に用いるＲＡＭ、１００４はバッテリー、１０は液晶表示装置、１００５は液晶表示装置の表示を制御する液晶表示装置、１００６は表示装置に表示する表示内容を規定するデータを格納するＶ−ＲＡＭ、１００７はパワーセーブスイッチ６０００やキースイッチ群５０００等との間のインタフェース回路、１００８はフロッピーディスクドライブとの間のインタフェース回路、１００９は表示制御装置１０との間の制御信号２００３のインタフェース回路、１０１０は入力ペン４０００との間のインタフェース回路である。

また、液晶表示装置１０は、表示部２と光源４と駆動制御回路２００５とを備えている。

さて、このような構成において、入力ペン４０００は、表示部２上に置かれたときに、表示部２上の座標を、たとえば、表示部２に印加される電圧を検知すること等により検出する。

また、ＣＰＵ１００１は、入力ペン４０００の検出した座標やキースイッチ群５０００のキーの入力に応じてプログラムを実行し、その実行結果に応じて液晶表示装置１０の表示部２に表示する内容を決定し、表示内容を規定する画像データをＶ−ＲＡＭ１００６に書き込む。表示制御装置１００５は、Ｖ−ＲＡＭ１００６に格納され画像データ２００２を、液晶表示装置１０における表示に必要な同期信号群２００１と共に、液晶表示装置１０に送る。

また、ＣＰＵ１００１は、インタフェース回路１００７を介してパワーセーブスイッチ６がオンされたことを検出した場合や、一定期間以上、入力ペン４の座標の検出やキースイッチ群５０００のキーの入力が無かったことを検出した場合に、パワーセーブモードへの移行を指示するパワーセーブ制御信号２００３をインタフェース回路１００９を介して、液晶表示装置１０に送る。

さて、バッテリ１００４はパワースイッチがオンにセットされると液晶表示装置１０を含む情報機器１０００の各部に所定の電圧の電力を供給する。

次に、図３に、液晶表示装置１０の内部構成を示す。

図示するように、信号駆動回路１、走査駆動回路３、表示制御回路５、電圧制御回路６、光源４、インターフェイス回路７、表示部２で構成されている。信号駆動回路１、走査駆動回路３、表示制御回路５、電圧制御回路６、インターフェイス回路７が、図２に示した駆動制御回路２００５に相当する。

ここで、本実施例では、表示部２として液晶マトリクスパネルを想定する。液晶マトリクスパネル２は、図４に示するように、１画素がＴＦＴ（薄膜トランジスター）１３と液晶１４とで構成される。また、ＴＦＴ１３のゲート電極には、走査線１２ａ〜１２ｄが接続され、ドレイン電極には、信号線１１ａ〜１１ｃが接続される。

さて、インタフェース回路７には、表示制御装置１００５より、表示部２に表示する画像データ２００２が入力される。また、同期信号群２００１に含まれる同期信号として、垂直同期信号、水平同期信号、画像データ２００２に同期したクロック信号が入力され、パワーセーブ制御信号２００３がインタフェース回路１００９を介してＣＰＵ１００１より入力される。ここで、画像データ２００２は、ラスタスキャン方式に従った順番で入力される。垂直同期信号は、表示する画像の１フレーム周期毎に出力されるパルス信号であり、水平同期信号は１ライン走査期間毎に出力されるパルス信号である。

インタフェース回路７は、これらの信号を、表示制御回路５に渡す。

表示制御回路５は、画像データ２００２、同期信号２００１、パワーセーブ制御信号２００３より、これらに相当する装置内部用の信号である画像データＤＡＴＡ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、パワーセーブ制御信号ＰＳを生成し、信号駆動回路１に、生成した垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、クロック信号ＤＣＬＫ、画像データＤＡＴＡを送り、走査駆動回路３に、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣを送り、電圧制御回路６に、後述する極性反転駆動法の実現に必要となる同期信号（ＶＳＹＮＣ、ＨＳＹＮＣの一方または両方）とクロック信号ＤＣＬＫを送り、電圧制御回路６、信号駆動回路１、走査駆動回路３、光源４にパワー制御信号ＰＳを送る。

ただし、以下に示す実施例によっては、一部の信号を送る必要のない場合もある。

ここで、図５に、通常モード時（非パワーセーブ動作モード時）の垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、クロック信号ＤＣＬＫ、画像データＤＡＴＡのタイミング（図５ａ）と、これによって規定される表示画面（図５ｂ）の対応を示しておく。図５ａに示すタイミングは、インタフェース回路７に入力する垂直同期信号、水平同期信号、クロック信号、画像データのタイミングに一致する。

さて、電圧制御回路６は、バッテリ１００４より供給される電源を用いて、走査駆動用電圧を発生し走査駆動回路３に送る。また、信号駆動用電圧を発生し信号駆動回路１に送る。

走査駆動回路３は、図６に示すように、水平同期信号ＨＳＹＮＣに同期して、順次、その並びの順に異なる走査線１２ａ〜１２ｄに、電圧制御回路６から送られた走査駆動用電圧に応じた走査電圧Ｖｇ１〜Ｖｇｎを印加する。また、垂直同期信号ＶＳＹＮＣが入力する毎に、初めの走査線１２ａより以上の動作を繰り返す。すなわち、走査電圧は、ライン毎に、順次、値ＶｇｈになりＴＦＴは１ライン毎にオン状態になる。

一方、信号駆動回路１は、１ライン分の画像データを格納可能なラッチ群を２群備えている。また、信号線１１ａ〜１１ｃに、それぞれ接続した、１ライン分の画像データ数と同数の出力回路を備えている。初めのラッチ群は、画像データＤＡＴＡをクロック信号ＤＣＬＫに同期して順次１ライン分ラッチし、水平同期信号ＨＳＹＮＣに同期して、ラッチした１ライン分の画像データＤＡＴＡを第２のラッチ群に１ライン分並列に転送し、転送された１ライン分の画像データを次のラインの画像データの転送を受けるまでの間保持し、それぞれ異なる出力回路に並列に出力する。この間、第１のラッチ群は、次のラインの画像データを、前のラインと同様に順次取り込む。結果、図６に示すように、信号電圧Ｖｄ１〜Ｖｄｍが印加される。

各出力回路は、受け取った画像データの値と、電圧制御回路６から送られた信号駆動用電圧に応じて、信号電圧Ｖｄ１〜Ｖｄｍを接続した信号線に印加する。

以上、本実施例で提示する各実施例について共通する情報機器、液晶表示装置の構成および動作について説明した。以下、このような構成の液晶表示装置１０において、表示を確保しながら、消費電力を低減するための各実施例について説明する。

まず、第１の実施例について説明する。

本第１実施例では、表示制御装置５は、インタフェース回路７よりパワーセーブ信号を受けとると、出力する水平同期信号ＨＳＹＮＣの周期を通常モード時の２倍とすると共に、パワーセーブ信号ＰＳによりパワーセーブ動作モードを走査駆動回路３と信号駆動回路１に指示する。なお、このような水平同期信号ＨＳＹＮＣの周期の変更は、後述するように表示制御回路８に、パワーセーブ信号ＰＳがオンを示す場合に、出力する水平同期信号ＨＳＹＮＣの周波数を、インタフェース回路７より入力する水平同期信号の周波数の１／２に分周する分周回路を設けることにより実現することができる。または、パワーセーブ信号ＰＳがオンを示す場合に、インタフェース回路７より入力する水平同期信号に位相同期して、これの１／２の周波数の信号を水平同期信号ＨＳＹＮＣとして出力する発振器を備えるようにしてもよい。

走査駆動回路３は、図７に示すように、表示制御回路３の出力する水平同期信号ＨＳＹＮＣの周期毎に、順次、Ｖｇ１とＶｇ２、Ｖｇ３とＶｇ４といったように、２本の走査信号づつ走査電圧値Ｖｇｈを印加する。このような２本の走査信号毎の走査電圧の印加は、たとえば、走査駆動回路３に、それぞれが異なる走査信号線に接続した走査信号本数分の出力回路と、ＨＳＹＮＣを計数し、ＶＳＹＮＣによってリセットされるカウンタと、カウンタのカウント値を、パワーセーブ信号ＰＳの値に応じてデコードするデコーダとを備え、デコーダのデコード値に従い、出力回路を順番に有効化すること等により実現することができる。ここで出力回路は、有効化された場合に、電圧制御回路６より供給される走査電圧を対応する走査信号線に出力する回路である。

さて、一方、信号駆動回路１では、第１のラッチ群が奇数番目のラインの画像データを取り込むことにより満杯の状態になると、入力する偶数番目のラインの画像データを廃棄する動作を繰り返す。第１のラッチ群に取り込まれた奇数番目のラインの画像データは、次の偶数番目のラインの画像データの入力の終了時に入力する水平同期信号ＨＳＹＮＣによって第２のラッチ群に取り込まれ、次の水平同期信号ＨＳＹＮＣ入力まで保持され、出力回路に出力される。結果、各信号線に印加される電圧は、通常モードの２倍の周期で更新されることになる。

このようにすることにより、液晶マトリクス２のＴＦＴをオン状態にする期間が２倍になる。また、これに合わせて信号電圧Ｖｄ１〜Ｖｄｍのレベルが変化する周期も２倍になる。したがい、液晶マトリクス２、信号駆動回路、電圧制御回路６等の消費電力を低減することができる。

一方、液晶マトリクス２に表示される画像の解像度は、垂直方向について通常モード時の１／２となるが、パワーセーブモード時は、利用者が作業を行っていない期間であるので実用上問題となることはない。

なお、表示制御回路８は、垂直同期信号ＶＳＹＮＣ、動作クロックＤＣＬＫ、画像データＤＡＴＡについては、インタフェース回路７から入力信号を、そのまま出力する。

ところで、図８に示すように、パワーセーブモード時にも、走査電圧Ｖｇ１、Ｖｇ２．．は通常モードと同様に印加し、表示制御回路５が、信号駆動回路１に与える水平同期信号ＨＳＹＮＣの周期のみを２倍にすることにより、信号電圧のみを２ライン毎にレベルが変化させるようにしてもよい。このようにしても、信号電圧のレベルが変化する周期を２倍化でき、第１の実施例と、ほぼ同様の効果を達することができる。

なお、さらに、クロック信号ＤＣＬＫの周期を２倍とし、信号駆動回路１において、１画素データおきに画像データを第１のラッチ群に取り込み、第１のラッチ群のｎ番目のラッチから第２のラッチ群の２ｎ−１番目と、２ｎ番目のラッチに並列にデータを、水平同期信号ＨＳＹＮＣに同期して転送するようにしてもよい。このようなクロック信号ＤＣＬＫの周期の周期の変更は、表示制御回路８に、パワーセーブ信号ＰＳがオンを示す場合に、出力するクロック信号ＤＣＬＫの周波数を、インタフェース回路７より入力する動作クロック信号の周波数の１／２に分周する分周回路を設けることにより実現することができる。もちろん、インタフェース回路７より入力する動作クロック信号の周波数の１／２の周波数のクロックを、インタフェース回路７より入力する動作クロック信号に位相同期して生成する発振器を備えるようにしてもよい。

このようにすると、表示の水平方向の解像度も１／２となるが、前述したようにパワーセーブモード時は、利用者が作業を行っていない期間であるので実用上問題となることはない。また、信号駆動回路１の第１のラッチ群の動作周波数が、通常モード時の１／２となるので消費電力を低減することができる。

なお、本実施例では、パワーセーブモード時、走査駆動回路３、信号駆動回路１の駆動／動作周波数を１／２に変更したが、これは、１／４等の他の比率とするようにしてもよい。

以下、第２の実施例について説明する。

前記第１の実施例では、走査駆動回路３、信号駆動回路１の駆動／動作周波数を落し、インタフェース回路７に入力した画像データによって表示される画像の解像度を落して表示することにより消費電力を低減した。本実施例では、パワーセーブモード時、インタフェース回路７に入力した画像データを用いずに、内蔵したパターンジェネレータによって所定の画像を生成し、これを表示する。

図９に、本第２実施例に係る表示制御回路５の構成を示す。

図示するように、本第２実施例では、表示制御回路５に、選択回路１９ａ〜１９ｄからなる選択回路群１９、発振回路２２、パターンジェネレータ２０、コントロール回路２１を備える。

コントロール回路２１は、発振回路２２の出力する基本クロックを用いて、インタフェース回路から入力する直同期信号、水平同期信号、動作クロックの周波数比と、周波数比が等しい３つの信号ＶＳＹＮＣ（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）を生成する。パターンジェネレータ２０は、実際には、画像データを記憶したメモリであり、ＤＣＬＫ（ＩＮ）に同期して、たとえば、図１０に示すような所定の画像パターンを示す画像データを出力する。

選択回路１９ａ〜１９ｄは、通常モード時、インタフェース回路７から入力する垂直同期信号、水平同期信号、動作クロック、画像データを、そのまま、ＶＳＹＮＣ、ＨＳＹＮＣ、ＤＣＬＫ、ＤＡＴＡとして出力し、パワーセーブモード時には、コントロール回路２１から入力するタイミング信号ＶＳＹＮＣ（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）を、ＶＳＹＮＣ、ＨＳＹＮＣ、ＤＣＬＫとして出力し、パターンジェネレータ２０から入力するＤＡＴＡ（ＩＮ）をＤＡＴＡとして出力する。

ここで、コントロール回路２１の出力するＶＳＹＮＣ（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）の周波数は、インタフェース回路から入力する直同期信号、水平同期信号、動作クロックの周波数より、液晶マトリクス２の表示の視認性を大きく損なわない程度に小さい周波数を用いることができる。したがい、各部の駆動／動作周波数を通常モード時に比べ小さくすることができるので、消費電力を低減することができる。

なお、コントロール回路２１の出力するＶＳＹＮＣ（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）のうち、ＨＳＹＮＣ（ＩＮ）とＤＣＬＫ（ＩＮ）のインタフェース回路７から入力する水平同期信号、動作クロックに対する周波数比を、ＶＳＹＮＣ（ＩＮ）のインタフェース回路７から入力する垂直同期信号に対する周波数比の、たとえば１／２とし、走査駆動回路３で前記第１実施例（図７参照）と同様に２走査信号線づつ駆動するようにすれば、垂直方向の解像度は通常モード時に比べ１／２となるが、図７に示したものと同様に、走査駆動回路３、信号駆動回路１の駆動／動作周波数をさらに遅くすることができ、さらに消費電力を低減できる。なお、この場合は、パターンジェネレータ２０には、あらかじめ表示する画像を垂直方向について１／２に縮小した画像データを記憶しておくようにする。

または、パワーセーブモード時に、信号駆動回路１に与えるＨＳＹＮＣ（ＩＮ）とＤＣＬＫ（ＩＮ）のインタフェース回路７から入力する水平同期信号、動作クロックに対する周波数比を、ＶＳＹＮＣ（ＩＮ）のインタフェース回路７から入力する垂直同期信号に対する周波数比の、たとえば１／２とすれば、前記第１実施例において図８に示したものと同様に、信号駆動回路１の駆動／動作周波数を遅くすることができ、さらに消費電力を低減できる。この場合も、パターンジェネレータ２０には、あらかじめ表示する画像を垂直方向について１／２も縮小した画像データを記憶しておくようにする。

また、さらに、ＤＣＬＫ（ＩＮ）のインタフェース回路７から入力する動作クロックに対する周波数比を、ＨＳＹＮＣ（ＩＮ）のインタフェース回路７から入力する水平同期信号に対する周波数比の、たとえば１／２とし、先に説明したように信号駆動回路１において、１画素データおきに画像データを第１のラッチ群に取り込み、第１のラッチ群のｎ番目のラッチから第２のラッチ群の２ｎ−１番目と、２ｎ番目のラッチに並列にデータを、水平同期信号ＨＳＹＮＣ（ＩＮ）に同期して転送するようにすれば、水平方向も解像度も通常モード時の１／２となるが、信号駆動回路１の駆動／動作周波数を、さらに遅くすることができ、さらに消費電力を低減できる。この場合は、パターンジェネレータ２０には、あらかじめ表示する画像を垂水平方向についても１／２に縮小した画像データを記憶しておくようにする。

さて、以上のように、本第２実施例では、パワーセーブ動作モード時には、図１０に示したような所定の画像パターンを表示するが、パターンジェネレータ２０よりの画像パターンの読み出しタイミングに対する、タイミング信号ＨＳＹＮＣ（ＩＮ）、ＶＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）の発生タイミングを逐次ずらしていくことによって、画像パターンが表示画面上を移動するようにしてもよい、このようにすることにより、利用者が、パワーセーブ状態をたやすく認識できる。また、同一位置に長時間に渡り表示することによって引き起こされるＴＦＴを構成する膜の特性変化や液晶材料の特性変化に起因する明るさの変化、残像等の画質の劣化を低減できる。

なお、本第２実施例では、図９に示した表示制御回路において、通常モード時とパワーセーブ動作モード時のＶＳＹＮＣ、ＨＳＹＮＣ、ＤＣＬＫの切り替えを、発振器とコントロール回路２１と選択回路群１９を設けることにより実現したが、これは、図１１に示すように通常モード時に分周を行わずに、パワーセーブモード時に、インタフェース回路７から入力する水平同期信号、動作クロックを、それぞれ、あらかじめ定めた分周比で分周する分周回路２３ａ、２３ｂ、２３ｃよりなる分周回路群２３を設けることにより実現するようにしてもよい。

以下、液晶表示装置の第３の実施例について説明する。

本第３実施例では、液晶マトリクスパネル２を、ライン毎極性反転駆動法によっての駆動する。すなわち、図１２に示すように、水平ライン毎に、信号電圧の極性を反転して液晶マトリクスパネルの画素に印加する。このような信号電圧の印加は、電圧制御回路６において、入力するＨＳＹＮＣ、ＤＣＬＫを用いて、信号駆動回路に供給する電圧の極性を水平ライン毎に反転することにより実現する。

また、本第３実施例では、液晶マトリクスパネル２として、階調表示可能なものを用いる。各画素の表示階調は、信号駆動回路１より与えられる信号電圧の値によって制御される。液晶マトリクスパネル２の構成は、図４に示したものと同様である。

図１３には、ライン毎極性反転駆動法によって信号線に印加される各階調に対応する信号電圧Ｖｄと、共通電極に印加される電圧Ｖｃｏｍの波形を示したものである。図示するように、共通電極に印加される電圧Ｖｃｏｍは、ラインごとに極性が反転し、信号電圧Ｖｄも、電圧Ｖｃｏｍとの間の電圧差の絶対値を保ように、極性が反転する。なお、走査電圧のＯＦＦ電圧は、共通電圧Ｖｃｏｍと同相で同一振幅値である。また、黒から白へ到る５階調に対応する信号電圧は、中間調２を境として極性が反転する。

さて、図４に示した液晶マトリクスパネル２では、信号電極（ドレイン電極）と共通電極間の電位差が最小、信号電極と走査電極（ゲート電極）間の電位差が最小で、さらに、共通電極と信号電極の電位差が最小になる３つの条件を満足した場合に最も消費電力が低くなる。これは、各電極間に寄生容量があるためにこの寄生容量を介して過渡電流が流れるためである。

ここで、図１３より理解されるように、このような過渡電流が最小になるのは白表示の場合である。したがい、パワーセーブ動作モード時には画面の全面を白表示にするのが望ましい。しかし、これでは、装置の動作状態を視認できなくなってしまう。そこで、本実施例では、パワーセーブ動作モード時には図１４に示すように、所定のパターンを表示する。そして、その上で、背景の明るさを白色もしくは白に近い中間調表示、パターン部は背景部より暗い階調の中間調表示にするようにする。このようなパターンの表示は、前記第２実施例と同様にして行うことができる。

なお、このようにすると、背景が明るく見えるために、光源４に与える電圧を低減、あるいは、光源を流れる電流を制限し輝度を低くするようにしてもよい。これによって、表示装置の消費電力をさらに低減することがきる。また、特に、液晶マトリクスパネル２が反射型、透過型兼用の場合は、光源４の電源を遮断してしまうようにしても良い。

また、本第３実施例は、液晶に電圧が印加されていない時に最も明るくなるノーマリホワイトモードの液晶マトリクスパネル２についてのものであるが、液晶に電圧が印加されていない時に最も暗くなるノーマリブラックモードの液晶マトリクスパネル２を用いる場合は、逆に背景の明るさを黒色もしくは黒に近い中間調表示、パターン部は背景部より明るい階調の中間調表示にするようにすればよい。

また、カラー表示可能な液晶マトリクスパネル２を用いる場合は、パターンはＲＧＢ３色のうちの１色についての背景部より明るい中間調表示にするようにしてもよい。

また、本第３実施例は、ライン毎極性反転駆動法のみならず、図１５に示したような画素毎に極性を反転する駆動法、図１６に示したような極性を反転し、さらにライン毎に極性を反転する駆動法、フレーム毎に極性を反転する駆動法、もしくは、これらを組み合わせた駆動法についても同様に適用することができる。 また、液晶マトリクスパネル２の階調数は５階調でなくとも、同様に適用することができる。

以下、本発明の第４の実施例について説明する。

本第４実施例では、前記第３実施例と同様に、液晶マトリクスパネル２として、階調表示可能なものを用いる。

図１７に、本実施例に係る電圧制御回路６の構成を示す、
図示するように、電圧制御回路６は、選択回路２４、２５、階調回路２６を備えている。

パワーセーブモード動作時、選択回路２４は、表示制御回路５よりパワーセーブ制御信号ＰＳが入力されると、階調回路２６へ供給する電源ＶＤＲの電源電圧をＶＮ１からＶＳ１に切り替える。同様に、選択回路２５は、信号駆動回路１へ供給する電源をＶＮ２からＶＳ２にきり替える。電源電圧の大小の関係は、ＶＮ１＞ＶＳ１，ＶＮ２＞ＶＳ２である。すなわち、パワーセーブモード動作時は、階調回路２６及び信号駆動回路１に与える電圧を低下させる。なお、階調回路２６及び信号回路１の電源を同時に低下させないで何れか一方のみを低下させるようにしても良い。

階調回路２６は、選択回路より与えられた電源電圧を所定の比率で分圧し、電圧Ｖ１〜Ｖｋを出力する。ＶＮ１＞ＶＳ１であるから、電圧Ｖ１〜Ｖｋは、パワーセーブモード動作時、ＶＳ１／ＶＮ１の比率で小さくなることになる。なお、階調電圧Ｖ１〜Ｖｋは、前述した液晶マトリクスパネル２の駆動法（ライン毎極性反転駆動法、画素毎極性反転駆動法、フレーム毎極性反転駆動法）に合わせて、一定周期毎に極性が反転するようにしてもよい。

次に、図１８に、本第４実施例に係る信号回路１の構成を示す。

図示するように、信号回路１は、前述したように、画像データＤＡＴＡをクロック信号ＤＣＬＫに同期して順次１ライン分ラッチするラッチ群と、転送された１ライン分の画像データを次のラインの画像データの転送を受けるまでの間保持し、出力回路２８に並列に出力する第２のラッチ群を含んだ論理回路部２７と、出力回路２８を有している。

また、図１９（ａ）に示すように、各出力回路２８は、論理回路部２７からおくられた画像データの値をデコードするデコーダ２８１０と、デコード値に応じて、階調回路２６より送られた電圧Ｖ１〜Ｖｋの、いずれかを選択するアナログセレクタを備えたセレクタ部２８００と、アナログセレクタ２８００で選択された電圧を、選択回路２４より供給された電源電圧ＶＤＲ（ＶＮ２またはＶＳ２）用いて増幅し、対応する信号電極に与えるドライバ回路２８０１を有している。

なお、信号回路１の出力回路２８のセレクタ部は、図１９（ｂ）に示すように、論理回路部２７からおくられた画像データの値をデコードするデコーダ２８１０と、デコード値に応じて、階調回路２６より送られた電圧Ｖ１〜Ｖｋを分圧する分圧回路２８９０と、分圧された電圧の、いずれかを選択するアナログセレクタ２８００を備えた構成としてもよい。

また、出力回路２８は、さまざまな構成法が可能であり、図１９（ｃ）に示すように論理回路部２７からおくられた画像データの値をデコードするデコーダ２８１０と、デコード値に応じて、毎クロック信号ＤＣＬＫのタイミングで電源電圧ＶＤＲをホールドするサンプルホールド回路２８２０と、ホールドした電源電圧ＶＤＲを制御入力（たとえば、ゲート電圧）として、階調回路２６より送られた電圧Ｖ１〜Ｖｋの、いずれかを選択出力するトランジスタ（たとえば、ＦＥＴ）２８３０などによって構成することもできる。

いずれの場合も、画像データ値が同じであれば、出力回路２８の出力電圧は、階調回路２６より送られた電圧Ｖ１〜Ｖｋと電源電圧ＶＤＲによって決定されることになる。

さて、以上のような構成によって、信号電極に印加される信号電圧Ｖｄと信号回路１に与えられる電源電圧ＶＤＲの波形は、非パワーセーブ動作モード時と、パワーセーブ動作モード時で、図２０に示すように変化する。

図中、（ａ）が非パワーセーブ動作モード時を、（ｂ）がパワーセーブ動作モード時を表している。

図示するように、パワーセーブ動作モード時は、非パワーセーブ動作モード時に比べ低下させられた、階調電圧Ｖ１〜Ｖｋ、電源電圧ＶＤＲの影響で、低い信号電圧が信号電極に与えられる。したがい、消費電力も非パワーセーブ動作モード時に比べ低下する。

なお、この場合には、パワーセーブ動作モード時は、非パワーセーブ動作モード時に比べ輝度が低いもしくは高い表示が行なわれることになるが、パワーセーブ動作モード時は、利用者が作業を行なっていない期間であるので問題となることはない。

なお、通常、走査駆動回路３は走査線を順次、供給された電源を用いて駆動するドライバ回路を備えているので、パワーセーブモード動作時は、このドライバ回路に供給する電源電圧を低下させるようにしても、本第４実施例と同様に消費電力の低減を図ることができる。

以下、本発明に係る液晶表示装置の第５の実施例について説明する。

図１７に、本第５実施例に係る電圧制御回路６の構成を示す、
図示するように、電圧制御回路６は、階調回路２６を備え、階調回路２６階調電圧発生回路２６ａから２６ｅを備えている。

各階調電圧発生回路２６ａ〜２６ｅは、非パワーセーブ動作モード時、図２２（ａ）に示すＶ１〜Ｖｋの階調電圧を発生する。また、パワーセーブ動作モード時には図２２（ｂ）に示すＶ１〜Ｖｋの階調電圧を発生する。

すなわち、Ｖ１とＶ２のみを変化させ、他の出力電圧は、変化しないように一定電圧（Ｖｃ）とする。

なお、図には、ライン毎極性反転駆動法によって、水平走査時間ｔａ毎に電圧の極性を変化する場合について示した。

また、本第５実施例では、図９に示した、パターンジェネレータ２０を備えた表示制御回路５によって、液晶マトリクスパネルに所定のパターンを表示する。

そして、たとえば図１９（ａ）に示した出力回路２８において、パターンを表示する部分は、Ｖ１、Ｖ２の電圧が選択され、その他の部分は、Ｖ３〜Ｖｋの何れかの電圧が選択されるように、あらかじめパターンジェネレータ２０の出力する画像データの値を与えておく。

これによって、図２３に示すパターンを表示すると、図２４に示すように、背景部２３００は、一定電圧のレベルで駆動され、パターンを表示する部分２３０１は、Ｖ１とＶ２の電圧で駆動される。

なお、本第５実施例に係る電圧制御回路６は、図２５に示すように構成してもよい。

図示するように、電圧制御回路６は、階調回路２６、階調回路４１、階調制御回路４２、スイッチ回路３５を備えている。

階調回路２６は、供給される電源電圧と水平同期信号ＨＳＹＮＣより図２２（ａ）に示す、水平走査期間毎に極性の反転するＶ１〜Ｖｋの階調電圧を発生し、階調回路４１は、供給される電源電圧と水平同期信号ＨＳＹＮＣより図２２（ｂ）に示す水平走査期間毎に極性の反転するＶ１〜Ｖｋの階調電圧を発生する。

階調制御回路４２は、スイッチ回路３５を制御し、非パワーセーブモード動作時には、階調回路２６の出力電圧を選択して信号駆動回路１に与え、パワーセーブモード動作時には、階調回路４１の出力電圧を選択して信号駆動回路１に与える。

また、階調制御回路４２は、非パワーセーブモード動作時には、階調回路４１の動作を停止し、パワーセーブモード動作時には、階調回路２６の動作を停止する。動作の停止は、たとえば、電源の供給の停止もしくは、生成する電圧の極性の反転に用いている水平同期信号ＨＳＹＮＣやクロック信号ＤＣＬＫの供給の停止等により行なうことができる。

なお、本第５実施例において、Ｖ１とＶ２のみを変化させ、他の出力電圧はＶ１とＶ２より小さな振幅の電圧とするようにしてもよい。

また、Ｖ１のみを変化させ、他の出力電圧は一定、もしくはＶ１より小さな振幅の電圧とし、単純に文字などをＶ１で駆動され、背景をその他の電圧で駆動するようにしてもよい。

このようにすることにより、一般的に差動増幅器や抵抗及びコンデンサーなどで構成される階調回路の消費電力を低減できる。さらに、信号駆動回路１に入力する電圧を一定にもしくは振幅を小さくすることによって、信号駆動回路１や液晶マトリクスパネル２における浮遊容量等による電流を低減でき消費電力を低減できる。

以上のように本発明に係る液晶表示装置の各実施例によれば、一定の表示を行ないがらパワーセーブ動作モード時の消費電力を低減することができる。

なお、以上の実施例では、デジタルデータである画像データに応じて信号駆動回路１が液晶マトリクスパネルを駆動する液晶表示装置について示したが、直接アナログ画像信号に応じて信号駆動回路１が液晶マトリクスパネルを駆動するような装置においては、第４実施例における信号駆動回路１を、図２６に示すように構成してもよい。

すなわち、入力するアナログ画像信号２８５０を、データクロックに相当するサンプルクロック信号２８０４に同期してサンプルホールドする信号電極数分のサンプルホールド回路２８０３と、サンプルクロック信号に基づいて、順次循環的に各サンプルホールド回路２８０３のサンプリング動作許可信号を与える論理回路部２８０５と、それぞれサンプルホールド回路毎に設けられ、サンプルホールドされた電圧を選択回路２４より供給された電源電圧（ＶＮ２またはＶＳ２）用いて増幅し、対応する信号電極に与えるドライバ回路２８０１より構成するようにしてもよい。なお、このように直接アナログ画像信号に応じて信号駆動回路１が液晶マトリクスパネルを駆動する場合において、ライン毎やフレーム毎に極性を反転して駆動する場合には、この極性の反転のタイミングに同期して、駆動法信号駆動回路１に与えるアナログ画像信号の極性を反転すると共にアナログ画像信号電圧を共通電圧相当分シフトする回路を設けるようにすればよい。

また、前記第６実施例において、図２６に示した信号駆動回路１を用いて直接アナログ画像信号に応じて信号駆動回路１が液晶マトリクスパネルを駆動する場合は、図２４に示した信号電圧を信号駆動回路１が出力するような、アナログ画像信号を生成するようにパターンジェネレータ２０を構成すればよい。

なお、以上の実施例では、液晶表示装置１０は、ＣＰＵ１００１よりパワーセーブ制御信号２００３を受け取ったとき、パワーセーブ動作モードに移行したが、液晶表示装置自身が、情報機器１０００の利用状況を判断して、自動的にパワーセーブ動作モードに移行するようにしてもよい。これは、たとえば、液晶表示装置１０内に画像データを１フレーム分格納するフレームバッファを設け、フレームバッファの画像データと入力する画像データの一致判定をすることにより、連続する２フレーム間の変化を逐次求めていき、所定のフレーム数変化がない場合には、現在利用者によって利用されていないものと判断して自動的にパワーセーブ動作モードに移行するようにすること等により実現できる。また、パワースイッチの状態を直接読み込んでパワーセーブ動作モードに移行するようにしてもよい。

本発明の実施例に係る情報機器の外観を示す図である。 本発明の実施例に係る情報機器の構成を示すブロック図である。 本発明の実施例に係る液晶表示装置の構成を示すブロック図である。 液晶マトリクスパネルの構成を示すブロック図である。 本発明の実施例に係る液晶表示装置の通常モード時の動作を示す図である。 本発明の実施例に係る液晶表示装置の通常モード時の駆動電圧波形を示すタイミング図である。 本発明の実施例に係る液晶表示装置のパワーセーブモード時の第１の駆動電圧波形を示すタイミング図である。 本発明の第１実施例に係る液晶表示装置のパワーセーブモード時の第２の駆動電圧波形を示すタイミング図である。 本発明の第２実施例に係る第１の表示制御回路の構成を示すブロック図である。 本発明の第２実施例に係るパワーセーブモード時のパターン表示のようすを示した図である。 本発明の第２実施例に係る第２の表示制御回路の構成を示すブロック図である。 ライン毎極性反転駆動法によって画素に印加される電圧の極性を示す図である。 ライン毎極性反転駆動法によって信号線に印加される各階調に対応する信号電圧を示すタイミング図である。 本発明の第３実施例に係るパワーセーブモード時のパターン表示のようすを示した図である。 画素毎極性反転駆動法によって画素に印加される電圧の極性を示す図である。 画素毎極性反転駆動法とライン毎極性反転駆動法を組み合わせた駆動法によって画素に印加される電圧の極性を示す図である。 本発明の第４実施例に係る電圧制御回路の構成を示すブロック図である。 本発明の第４実施例に係る信号駆動回路の構成を示すブロック図である。 本発明の第４実施例に係る出力回路の構成を示すブロック図である。 本発明の第４実施例に係る信号駆動電圧波形を示すタイミング図である。 本発明の第５実施例に係る電圧制御回路の第１の構成を示すブロック図である。 本発明の第５実施例に係る電圧制御回路の出力電圧波形を示すタイミング図である。 本発明の第５実施例に係るパワーセーブモード時のパターン表示のようすを示した図である。 本発明の第５実施例に係る液晶表示装置のパワーセーブモード時の駆動電圧波形を示すタイミング図である。 本発明の第５実施例に係る電圧制御回路の第２の構成を示すブロック図である。 本発明の実施例に係る出力回路の他の構成を示すブロック図である。

符号の説明

１ 信号駆動回路
２ 液晶マトリクスパネル
３ 走査駆動回路
４ 光源
５ 表示制御回路
６ 電圧制御回路
７ インタフェース回路

Claims (10)

1. 走査電圧を印加された場合に印加された信号電圧の振幅に応じた表示を行なう液晶セルを、マトリクス状に配置した液晶マトリクスパネルと、所定の走査期間毎に、前記マトリクス上の各ラインに属する液晶セルに、ライン毎に、順次、走査電圧を印加し保持する走査駆動部と、各走査期間において、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該走査期間において前記走査電圧が印加されているラインの液晶セルに表示する内容に応じた信号電圧を印加し保持する信号駆動部とを有する液晶表示装置において待機状態時に消費電力を低減する方法であって、
   待機を指示された期間中、前記信号駆動部より、複数の走査期間毎に、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該複数の走査期間において前記走査電圧が印加される複数のラインの複数の液晶セルに共通に表示する内容に応じた信号電圧を印加し保持することを特徴とする液晶表示装置の消費電力の低減方法。
2. 走査電圧を印加された場合に印加された信号電圧の振幅に応じた表示を行なう液晶セルを、マトリクス状に配置した液晶マトリクスパネルと、所定の走査期間毎に、前記マトリクス上の各ラインに属する液晶セルに、ライン毎に、順次、走査電圧を印加し保持する走査駆動部と、各走査期間において、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該走査期間において前記走査電圧が印加されているラインの液晶セルに表示する階調に応じた振幅の信号電圧を印加し保持する信号駆動部とを有する液晶表示装置において待機時に消費電力を低減する方法であって、
   待機を指示された期間中、前記信号駆動部は、前記表示する階調に応じた振幅より小さな振幅の信号電圧であって、表示する階調に応じて定まる振幅の振動電圧を印加し保持することを特徴とする液晶表示装置の消費電力低減方法。
3. 走査電圧を印加された場合に印加された信号電圧の振幅に応じた表示を行なう液晶セルを、マトリクス状に配置した液晶マトリクスパネルと、入力する水平同期信号によって定まる走査期間毎に、前記マトリクス上の各ラインに属する液晶セルに、ライン毎に、順次、走査電圧を印加し保持する走査駆動部と、各走査期間において、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該走査期間において前記走査電圧が印加されているラインの液晶セルに表示する内容に応じた振幅の信号電圧を印加し保持する信号駆動部とを有する液晶表示装置であって、
   前記信号駆動部は、待機を指示された期間中、複数の走査期間毎に、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該複数の走査期間において前記走査電圧が印加される複数のラインの複数の液晶セルに共通に表示する内容に応じた振幅の信号電圧を印加し保持する手段を有することを特徴とする液晶表示装置。
4. 請求項３記載の液晶表示装置の消費電力の低減方法であって、
   前記走査駆動部は、待機を指示された期間中、順次、複数のライン毎に、当該複数のラインに属する液晶セルに、当該複数のラインに対応する複数の走査期間中、走査電圧を同時に印加し保持する手段を有することを特徴とする液晶表示装置。
5. 走査電圧を印加された場合に印加された信号電圧の振幅に応じた表示を行なう液晶セルを、マトリクス状に配置した液晶マトリクスパネルと、所定の走査期間毎に、前記マトリクス上の各ラインに属する液晶セルに、ライン毎に、順次、走査電圧を印加し保持する走査駆動部と、複数の階調表示用電圧を発生する電圧制御部と、各走査期間において、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該走査期間において前記走査電圧が印加されているラインの液晶セルに表示する階調に応じた振幅の信号電圧を、前記電圧制御部が発生した複数の階調表示用電圧を用いて生成して印加し保持する信号駆動部とを有する液晶表示装置において待機時に消費電力を低減する方法であって、
   前記電圧制御部は、待機を指示された期間中、前記信号駆動部が、前記表示する階調に応じた振幅より小さな振幅の信号電圧を、表示する階調に応じて生成して、印加し保持するように、生成する階調表示用電圧の値を変更する手段を有することを特徴とする液晶表示装置。
6. 走査電圧を印加された場合に印加された信号電圧の振幅に応じた表示を行なう液晶セルを、マトリクス状に配置した液晶マトリクスパネルと、所定の走査期間毎に、前記マトリクス上の各ラインに属する液晶セルに、ライン毎に、順次、供給された電源電圧を用いて生成した走査電圧を印加し保持する走査駆動部と、各走査期間において、各液晶セルに、当該液晶セルが属する列の液晶セルのうち、当該走査期間において前記走査電圧が印加されているラインの液晶セルに表示する内容に応じた振幅の信号電圧を、供給された電源電圧を用いて生成して印加し保持する信号駆動部とを有する液晶表示装置であって、
   待機を指示された期間中、前記走査駆動回路に供給する電源電圧と前記信号駆動回路に供給する電源電圧とのうちの少なくとも一方の値を、待機を指示される以前の値より小さな値に変更する手段を有することを特徴とする液晶表示装置。
7. 請求項３、４または６記載の液晶表示装置と、データを処理し、処理結果に応じて前記液晶マトリクスパネルの各液晶セルに表示する内容を指定する画像データを生成して前記液晶表示に送ると共に、利用者の利用状態に応じて、待機を前記液晶表示装置に指示するデータ処理部とを有し、
   前記液晶表示装置の前記信号駆動回路は、データ処理部より送られた画像データを入力し、入力した画像データによって指定される内容を、前記液晶セルに表示する内容とすることを特徴とする情報機器。
8. 請求項５記載の液晶表示装置と、データを処理し、処理結果に応じて前記液晶マトリクスパネルの各液晶セルに表示する階調を指定する画像データを生成して前記液晶表示に送ると共に、利用者の利用状態に応じて、待機を前記液晶表示装置に指示するデータ処理部とを有し、
   前記液晶表示装置の信号駆動回路は、データ処理部より送られた画像データを入力し、入力した画像データによって指定される階調を、前記液晶セルに表示する階調とすることを特徴とする情報機器。
9. 請求項７または８記載の情報機器であって、
   前記液晶表示装置は、少なくとも待機を指示された期間中、所定の画像を表す画像データを生成するパターン生成部を有し、
   前記液晶表示装置は、待機を指示された期間中、データ処理部より送られた画像データに代えて、前記パターン生成部が生成した画像データを前記信号駆動回路に入力する手段を有することを特徴とする液晶表示装置。
10. 請求項７、８、９記載の情報機器であって、
    前記データ処理部は、ペン型入力装置と、前記液晶マトリックスパネル上の前記ペン型入力装置の載置位置を前記データとして検出する座標検出手段とを有することを特徴とする情報機器。