JP2006049874A - Function element and manufacturing method therefor - Google Patents

Function element and manufacturing method therefor Download PDF

Info

Publication number
JP2006049874A
JP2006049874A JP2005197532A JP2005197532A JP2006049874A JP 2006049874 A JP2006049874 A JP 2006049874A JP 2005197532 A JP2005197532 A JP 2005197532A JP 2005197532 A JP2005197532 A JP 2005197532A JP 2006049874 A JP2006049874 A JP 2006049874A
Authority
JP
Japan
Prior art keywords
film
electrode
functional element
electrode film
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005197532A
Other languages
Japanese (ja)
Inventor
Yasushi Araki
康 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2005197532A priority Critical patent/JP2006049874A/en
Publication of JP2006049874A publication Critical patent/JP2006049874A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a function element with a sufficient photoelectric conversion characteristic and emission efficiency and to provide a manufacturing method for the element. <P>SOLUTION: The function element has a first electrode film 214, second electrode films 205 and 206, which are confronted with the first electrode film 214, function films 207, 208, 209 and 210 arranged between the first electrode film 214 and the second electrode films 205 and 206, and wiring 218 giving potential to the first electrode film 214 and the second electrode films 205 and 206 on a substrate 213. The element is also provided with a first insulating film 204 formed on the second electrode film 205 so that it covers a side wall of a function layer and a contact hole which is formed in the first insulating film 204 so that it penetrates to the second electrode films and in inside of which wiring 218 for second electrode film connection is installed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、光電変換膜や発光膜を基板上に積層した機能素子及びその製造方法に関する。   The present invention relates to a functional element in which a photoelectric conversion film and a light emitting film are laminated on a substrate, and a method for manufacturing the functional element.

有機材料を用いた素子は、有機発光素子を代表として近年目覚しい進歩を遂げており、有機発光素子の代表例である有機ELディスプレイなどは、製造化に成功している。また、有機半導体を用いた光電変換素子は、製造化には成功していないものの、近年著しく進歩を遂げており、以下に述べる従来の撮像素子の問題を克服する可能性を秘めている。従来のCCD型固体撮像素子やCMOS型固体撮像素子では、半導体基板の表面に、受光部となる多数の光電変換素子(フォトダイオード)と、各光電変換素子で得られた光電変換信号を外部に読み出す信号読出回路が形成されている。信号読出回路は、CCD型であれば電荷転送回路と転送電極、CMOS型であればMOSトランジスタ回路と信号配線で構成される。
従って従来の固体撮像素子では、多数の受光部と信号読出回路とを同じ半導体基板の表面に形成しなければならず、受光部の面積を広くとることができないという問題がある。受光部の面積が大きくできないと光利用効率が大きく低下するため、従来の固体撮像素子では、上方にマイクロレンズやインナーレンズを設置することで受光部に光を集光することにより、光利用効率の低下を補ってきた。しかし、光学的な反射等の増大等の問題は避けられず、現状の撮像素子では数十%の光量ロスがあるだろうといわれている。また、固体撮像素子に要求される微細化は年々厳しくなる一方で、受光部の微細化が進むと撮像素子の周辺部と中心部の光入射角度の違いにより、マイクロレンズによる集光率に違いを生じ、シェーディングが起こるという問題が生じている。
Devices using organic materials have made remarkable progress in recent years, with organic light-emitting devices as a representative, and organic EL displays, which are representative examples of organic light-emitting devices, have been successfully manufactured. Moreover, although the photoelectric conversion element using an organic semiconductor has not been successfully manufactured, it has made remarkable progress in recent years, and has the potential to overcome the problems of the conventional imaging element described below. In a conventional CCD solid-state image sensor or CMOS solid-state image sensor, a large number of photoelectric conversion elements (photodiodes) serving as light receiving portions and photoelectric conversion signals obtained by the respective photoelectric conversion elements are externally provided on the surface of a semiconductor substrate. A signal reading circuit for reading is formed. The signal readout circuit includes a charge transfer circuit and a transfer electrode in the case of the CCD type, and a MOS transistor circuit and a signal wiring in the case of the CMOS type.
Therefore, the conventional solid-state imaging device has a problem that a large number of light receiving portions and signal readout circuits must be formed on the surface of the same semiconductor substrate, and the area of the light receiving portions cannot be increased. If the area of the light receiving part cannot be increased, the light utilization efficiency will be greatly reduced. Therefore, in conventional solid-state image sensors, the light utilization efficiency is improved by concentrating light on the light receiving part by installing a microlens or inner lens above. Has compensated for the decline. However, problems such as an increase in optical reflection or the like are unavoidable, and it is said that there will be a loss of light amount of several tens of percent with the current image sensor. In addition, while miniaturization required for solid-state image sensors becomes more and more severe year by year, as the size of the light-receiving part advances, the difference in the light collection angle due to the difference in the light incident angle between the peripheral part and the central part of the image sensor. And shading occurs.

そこで、例えば下記特許文献1に記載されている固体撮像素子の構造が見直されている。この固体撮像素子では信号読出回路を表面に形成した半導体基板上に、感光層を積層することで、これらの感光層を受光部とし、各感光層で得られた光電変換信号を、信号読出回路によって、外部に取り出すという構造、すなわち、光電変換膜積層型の構造になっている。
このような構造にすることで、受光部の開口部を大きくとることができ、先ほど触れた問題が解決することが可能となり、近年では下記特許文献2,3,4,5に記載されている光電変換膜積層型固体撮像素子が提案されるようになってきている。このような構造の光電変換膜に有機材料を用いた素子を用いることは、以下の観点で非常に望ましい。有機材料はその化合物の構造を変化させることで、分光波長を比較的容易に調節することが可能で、かつ、有機半導体を用いた光電変換素子は、100nmオーダーの厚みで実現することができ、積層しても総膜厚をおさえることができる。
特開昭58―103165号公報 特開2002―83946号公報 特表2002―502120号公報 特表2003―502847号公報 特許第3405099号公報
Therefore, for example, the structure of the solid-state imaging device described in Patent Document 1 below has been reviewed. In this solid-state imaging device, photosensitive layers are stacked on a semiconductor substrate having a signal readout circuit formed on the surface thereof, and these photosensitive layers serve as a light receiving portion, and photoelectric conversion signals obtained in the respective photosensitive layers are converted into signal readout circuits. Thus, a structure of taking out the light, that is, a photoelectric conversion film laminated type structure is obtained.
By adopting such a structure, it is possible to make the opening of the light receiving part large, and it is possible to solve the problem mentioned above, and in recent years, it is described in the following Patent Documents 2, 3, 4, and 5. Photoelectric conversion film laminated solid-state imaging devices have been proposed. The use of an element using an organic material for the photoelectric conversion film having such a structure is very desirable from the following viewpoints. By changing the structure of the compound of the organic material, the spectral wavelength can be adjusted relatively easily, and the photoelectric conversion element using the organic semiconductor can be realized with a thickness of the order of 100 nm. Even when laminated, the total film thickness can be reduced.
JP 58-103165 A Japanese Patent Laid-Open No. 2002-83946 Special Table 2002-502120 Special table 2003-502847 Japanese Patent No. 3405099

しかし、有機材料等を含む機能素子のさらなる向上を達成するには、有機半導体膜上の電極を微細加工する必要があるが、従来の方法を用いてこのような微細加工を行うと、機能素子の性能が著しく悪化するという問題を抱えていた。   However, in order to achieve further improvement of the functional element including an organic material or the like, it is necessary to finely process the electrode on the organic semiconductor film. However, when such fine processing is performed using a conventional method, the functional element The problem was that the performance of the camera deteriorated significantly.

このように、従来の方法に基づいて作製された機能素子では、素子特性が著しく悪化する問題がある。
本発明は、上記の状況に鑑みてなされたもので、その目的は、良好な性能の機能素子及びその製造方法を提供することにある。
As described above, the functional device manufactured based on the conventional method has a problem that the device characteristics are remarkably deteriorated.
The present invention has been made in view of the above situation, and an object thereof is to provide a functional element having good performance and a method for manufacturing the functional element.

上記目的は下記構成により達成される。
(1) 基板上に、第一電極膜と、該第一電極膜に対向する第二電極膜と、前記第一電極膜と前記第二電極膜の間に配置された機能膜と、前記第一電極膜又は前記第二電極膜に電位を与える配線と、を有する機能素子であって、前記第二電極膜上に前記機能層の側壁を覆うように形成された第一絶縁膜と、前記第一絶縁膜内に前記第二電極膜まで貫通して形成され、前記第二電極膜接続用の前記配線が内部に延設されたコンタクトホールと、を備えたことを特徴とする。
The above object is achieved by the following configuration.
(1) On a substrate, a first electrode film, a second electrode film facing the first electrode film, a functional film disposed between the first electrode film and the second electrode film, A functional element having a wiring for applying a potential to one electrode film or the second electrode film, the first insulating film formed on the second electrode film so as to cover a side wall of the functional layer, and A contact hole formed in the first insulating film so as to penetrate to the second electrode film, and the wiring for connecting the second electrode film extending therein.

この機能素子によれば、機能膜をパターニングする際のフォトリソグラフィー工程で、第一絶縁膜が機能膜の側壁を保護することにより、レジストをパターニングするときに、機能膜を純水等の処理液から保護することができる。また、コンタクトホールを形成するフォトリソグラフィー工程で、第一絶縁膜の一部を選択的に除去するためのレジストをパターニングする際、このレジスト形成による処理液の影響を機能膜が受けることがない。これにより、製造プロセス内で機能膜の素子性能が劣化することを防止できる。   According to this functional element, the first insulating film protects the sidewall of the functional film in the photolithography process when patterning the functional film, so that when the resist is patterned, the functional film is treated with a treatment liquid such as pure water. Can be protected from. In addition, when a resist for selectively removing a part of the first insulating film is patterned in the photolithography process for forming the contact hole, the functional film is not affected by the treatment liquid due to the resist formation. Thereby, it can prevent that the element performance of a functional film deteriorates within a manufacturing process.

(2) 前記第二電極と前記第一絶縁膜との間に第二絶縁膜が介装されたことを特徴とする(1)記載の機能素子。 (2) The functional element according to (1), wherein a second insulating film is interposed between the second electrode and the first insulating film.

この機能素子によれば、第二電極膜に配線を接続するためのコンタクトホールを形成するフォトリソグラフィー工程内で、第一絶縁膜の一部を選択的に除去するためのレジストをパターニングする際、第二絶縁膜が機能膜の保護膜として機能する。これにより、素子製造時の機能膜の素子性能劣化を防止できる。   According to this functional element, when patterning a resist for selectively removing a part of the first insulating film in a photolithography process for forming a contact hole for connecting a wiring to the second electrode film, The second insulating film functions as a protective film for the functional film. Thereby, the element performance deterioration of the functional film at the time of element manufacture can be prevented.

(3) 前記第一絶縁膜と前記第二絶縁膜とを貫通するように前記コンタクトホールが形成されていることを特徴とする(2)記載の機能素子。 (3) The functional element according to (2), wherein the contact hole is formed so as to penetrate the first insulating film and the second insulating film.

この機能素子によれば、第一絶縁層と第二絶縁層とを選択性エッチングで除去してコンタクトホールを形成する場合、第一絶縁層を除去している間は第二絶縁膜が機能層を保護しているため、エッチング処理の影響を機能層が受けることがない。このため、第一絶縁層の除去にはウェットエッチングによる除去も可能となり、製造プロセスを簡易にできる。   According to this functional element, when the contact hole is formed by removing the first insulating layer and the second insulating layer by selective etching, the second insulating film is the functional layer while the first insulating layer is being removed. Therefore, the functional layer is not affected by the etching process. Therefore, the first insulating layer can be removed by wet etching, and the manufacturing process can be simplified.

(4) 前記第一電極膜、前記機能膜、及び前記第二電極膜を有する層構造を前記基板上に複数段設けたことを特徴とする(1)〜(3)のいずれか1項記載の機能素子。 (4) The multilayer structure including the first electrode film, the functional film, and the second electrode film is provided in a plurality of stages on the substrate, (1) to (3), Functional elements.

この機能素子によれば、複数段の層構造を備えた構成であっても、各層を形成する際に機能膜が常に保護されるので、配置場所によらず、どの位置の機能層に対しても素子性能の劣化が防止される。   According to this functional element, the functional film is always protected when forming each layer even in a configuration having a multi-layered structure. Also, deterioration of element performance is prevented.

(5) 前記機能膜を覆う前記絶縁膜の水透過率が、10g/m・day以下であることを特徴とする(1)〜(4)のいずれか1項記載の機能素子。 (5) The functional element according to any one of (1) to (4), wherein a water permeability of the insulating film covering the functional film is 10 g / m 2 · day or less.

この機能素子によれば、フォトリソグラフィー工程では水洗処理等に純水が用いられるが、このような条件に設定しておくことで、この純水が光電変換膜に到達して、素子を劣化させることを確実に防止できる。   According to this functional element, pure water is used in the photolithography process for washing and the like, but by setting such conditions, the pure water reaches the photoelectric conversion film and degrades the element. Can be surely prevented.

(6) 前記機能膜が有機材料を含むことを特徴とする(1)〜(5)のいずれか1項記載の機能素子。 (6) The functional element according to any one of (1) to (5), wherein the functional film includes an organic material.

この機能素子によれば、機能膜が、レジスト形成等の処理によって特に損傷を受けやすい有機材料であっても、素子特性の劣化を確実に防止できる。   According to this functional element, even if the functional film is an organic material that is particularly susceptible to damage due to processing such as resist formation, it is possible to reliably prevent deterioration of element characteristics.

(7) 前記機能膜が少なくともホール輸送性有機材料及び電子輸送性有機材料を含み、前記機能膜が、前記基板側から前記第一電極、前記ホール輸送性有機材料、前記電子輸送性有機材料、前記第二電極の順で積層されたことを特徴とする(6)記載の機能素子 (7) The functional film includes at least a hole transporting organic material and an electron transporting organic material, and the functional film includes, from the substrate side, the first electrode, the hole transporting organic material, the electron transporting organic material, The functional device according to (6), wherein the functional elements are stacked in the order of the second electrode.

この機能素子によれば、光電変換膜が、基板側から第一電極、ホール輸送性有機材料、電子輸送性有機材料、第二電極の順で積層されることで、機能膜の性能を向上させることができる。   According to this functional element, the photoelectric conversion film is laminated in the order of the first electrode, the hole transporting organic material, the electron transporting organic material, and the second electrode from the substrate side, thereby improving the performance of the functional film. be able to.

(8) 前記コンタクトホールから延設される配線の最小辺の長さが1mm以下であることを特徴とする(1)〜(7)のいずれか1項記載の機能素子。 (8) The functional element according to any one of (1) to (7), wherein a length of a minimum side of the wiring extending from the contact hole is 1 mm or less.

この機能素子によれば、配線の最小辺の長さが1mm以下となる微細な加工を用いる場合でも、機能膜の性能の劣化を防止できる。   According to this functional element, it is possible to prevent the performance of the functional film from being deteriorated even when fine processing is performed in which the length of the minimum side of the wiring is 1 mm or less.

(9) 前記第二電極がITO、IZO、SnO2、ATO、ZnO、TiO2、FTOの少なくとも一つの材料を含むことを特徴とする(1)〜(8)のいずれか1項記載の機能素子。 (9) The function according to any one of (1) to (8), wherein the second electrode includes at least one material of ITO, IZO, SnO 2 , ATO, ZnO, TiO 2 , and FTO. element.

この機能素子によれば、第二電極としてITO、IZO、SnO2、ATO、ZnO、TiO2、FTOの少なくとも一つの材料を用いることで、素子特性の向上が一層効果的となる。 According to this functional element, the use of at least one material of ITO, IZO, SnO 2 , ATO, ZnO, TiO 2 , or FTO as the second electrode makes it possible to further improve the element characteristics.

(10) 前記配線が、Al、Pt、W、Au、Ag、Ta、Cu、Cr、Mo、Ti、Ni、Pd、Znの少なくとも一つの材料を含むことを特徴とする(1)〜(9)のいずれか1項記載の機能素子。 (10) The wiring includes at least one material of Al, Pt, W, Au, Ag, Ta, Cu, Cr, Mo, Ti, Ni, Pd, and Zn (1) to (9) The functional element according to any one of the above.

この機能素子によれば、配線材料としてAl、Pt、W、Au、Ag、Ta、Cu、Cr、Mo、Ti、Ni、Pd、Znの少なくとも一つの材料を用いることで、素子特性に悪い影響を及ぼすことなく良好な導電性を得ることができる。   According to this functional element, by using at least one material of Al, Pt, W, Au, Ag, Ta, Cu, Cr, Mo, Ti, Ni, Pd, and Zn as a wiring material, the element characteristics are adversely affected. Good electrical conductivity can be obtained without affecting

(11) 前記機能素子が光電変換膜積層型固体撮像素子であることを特徴とする(1)〜(10)のいずれか1項記載の機能素子。 (11) The functional element according to any one of (1) to (10), wherein the functional element is a photoelectric conversion film stacked solid-state imaging element.

この機能素子によれば、光電変換積層型固体撮像素子の性能を向上させることができる。   According to this functional element, the performance of the photoelectric conversion stacked solid-state imaging device can be improved.

(12) 前記機能素子が有機発光素子であることを特徴とする(1)〜(10)のいずれか1項記載の機能素子。 (12) The functional element according to any one of (1) to (10), wherein the functional element is an organic light emitting element.

この機能素子によれば、有機発光素子の性能を向上させることができる。   According to this functional element, the performance of the organic light emitting element can be improved.

(13) 前記機能膜の一片が一画素となる画素配列を有し、前記配線の延設される前記コンタクトホールが、前記各画素に形成されていることを特徴とする(11)又は(12)記載の機能素子。 (13) One of the functional films has a pixel arrangement in which one pixel is formed, and the contact hole in which the wiring is extended is formed in each pixel (11) or (12) ) Described functional element.

この機能素子によれば、配線が小さければ小さいほど機能層の面積を増加でき、素子性能を向上することができる。   According to this functional element, as the wiring is smaller, the area of the functional layer can be increased and the element performance can be improved.

(14) 前記コンタクトホールが前記各画素部に存在し、且つ、大きさが5μm以下であることを特徴とする(11)〜(13)のいずれか1項記載の機能素子。 (14) The functional element according to any one of (11) to (13), wherein the contact hole exists in each pixel portion and has a size of 5 μm or less.

この機能素子によれば、コンタクトホールを5μm以下の大きさで画素部に形成することができる。   According to this functional element, the contact hole can be formed in the pixel portion with a size of 5 μm or less.

(15) 基板上に、第一電極膜と、該第一電極膜に対向する第二電極膜と、前記第一電極膜と前記第二電極膜の間に配置された有機半導体層からなる機能膜と、前記第一電極膜又は前記第二電極膜に電位を与える配線と、を有する機能素子の製造方法であって、前記第二電極膜のパターニング工程が、前記第二電極膜上を第二絶縁膜で被覆した状態で、フォトリソグラフィーによりレジストパターンを形成する工程と、前記レジストパターンをマスクとして第二絶縁膜をパターニングした後、前記第二絶縁膜をマスクとして第二電極膜をパターニングする工程を含む機能素子の製造方法。 (15) A function comprising a first electrode film, a second electrode film facing the first electrode film, and an organic semiconductor layer disposed between the first electrode film and the second electrode film on the substrate. And a wiring for applying a potential to the first electrode film or the second electrode film, wherein the second electrode film is patterned on the second electrode film. A step of forming a resist pattern by photolithography in a state of being covered with the two insulating films, patterning the second insulating film using the resist pattern as a mask, and then patterning the second electrode film using the second insulating film as a mask The manufacturing method of the functional element containing a process.

この機能素子の製造方法によれば、第二絶縁膜を第二電極膜上に形成することにより、第二電極膜をパターニングする際のレジストパターンの形成時における水洗工程において第二電極膜を通じて機能膜に水分が浸透し劣化を招くのを防ぐことができる。またエッチング処理時においても、ダメージが加わることを防止できる。   According to this method of manufacturing a functional element, the second insulating film is formed on the second electrode film, and thus functions through the second electrode film in the water washing step when forming the resist pattern when patterning the second electrode film. It is possible to prevent moisture from penetrating the membrane and causing deterioration. In addition, damage can be prevented even during the etching process.

(16) 前記第二電極膜のパターニング工程の後に、前記第二電極膜上および前記機能膜の側壁を覆うように第一絶縁膜を形成する工程と、フォトリソグラフィーによりレジストパターンを形成する工程と、前記レジストパターンをマスクとして第一絶縁膜及び前記第二絶縁膜を貫通するようにコンタクトホールを形成する工程と、前記コンタクトホール内に露呈する第二電極膜にコンタクトするように前記配線を形成する工程とを含む(15)記載の機能素子の製造方法。 (16) After the patterning step of the second electrode film, a step of forming a first insulating film so as to cover the second electrode film and a side wall of the functional film, and a step of forming a resist pattern by photolithography Forming a contact hole so as to penetrate the first insulating film and the second insulating film using the resist pattern as a mask, and forming the wiring so as to contact the second electrode film exposed in the contact hole (15) The manufacturing method of the functional element as described in the above.

この機能素子の製造方法によれば、第一絶縁膜上のレジストパターン作成、エッチングによるレジスト除去の際に、第一絶縁膜が機能膜の全面を覆っているため、機能素子が損傷しやすいものであっても、剥離液を用いたレジスト除去が可能である。また、レジストにより第一絶縁膜を除去する際、第一絶縁膜の下層に第二絶縁膜が敷設されているため、第二電極膜を通して機能膜が劣化することがなくなる。   According to this method of manufacturing a functional element, the first insulating film covers the entire surface of the functional film when the resist pattern is formed on the first insulating film and the resist is removed by etching. Even so, the resist can be removed using a stripping solution. Further, when the first insulating film is removed with the resist, the functional film is not deteriorated through the second electrode film because the second insulating film is laid under the first insulating film.

(17) 前記電極膜のパターニング工程が、前記基板を150℃以下に維持した状態でドライエッチングする工程を含む(15)又は(16)記載の機能素子の製造方法。 (17) The method for producing a functional element according to (15) or (16), wherein the patterning step of the electrode film includes a step of dry etching in a state where the substrate is maintained at 150 ° C. or lower.

この機能素子の製造方法によれば、基板が150℃以下に維持されているため、電極膜のパターニングに際して下層にある機能膜との反応にいより、素子特性を劣化させる物質の生成あるいは機能膜との反応を生じさせることなく維持され、信頼性の高いドライエッチングを実現することが可能である。   According to this method of manufacturing a functional element, since the substrate is maintained at 150 ° C. or lower, generation of a substance that degrades element characteristics or a functional film due to a reaction with a functional film in the lower layer when the electrode film is patterned It is possible to achieve dry etching with high reliability without being caused to cause a reaction with.

(18) 前記第二電極膜は、波長400nm〜700nmの透過率が60%以上である(17)記載の機能素子の製造方法。 (18) The method for manufacturing a functional element according to (17), wherein the second electrode film has a transmittance at a wavelength of 400 nm to 700 nm of 60% or more.

この機能素子の製造方法によれば、第二電極膜が光電変換素子の上部電極に相当するような場合に、上部電極の透光性に起因した基板温度の上昇が生じ易いが、基板温度を抑止できるように配慮できることから、素子特性の劣化を防止することが可能となる。   According to this method for producing a functional element, when the second electrode film corresponds to the upper electrode of the photoelectric conversion element, the substrate temperature is likely to increase due to the translucency of the upper electrode. Since it can be considered to be able to suppress, it is possible to prevent deterioration of element characteristics.

(19) 前記ドライエッチング工程に先立ち、還元性プラズマにより処理する工程を含む(17)記載の機能素子の製造方法。 (19) The method for manufacturing a functional element according to (17), including a step of processing with reducing plasma prior to the dry etching step.

この機能素子の製造方法によれば、第2電極膜が金属である場合には水素プラズマなどの還元性プラズマによりメタルリッチな膜となり、不活性ガスプラズマにより簡単にエッチングすることが可能となるため、低温下で容易にエッチング可能となる。   According to this method for manufacturing a functional element, when the second electrode film is a metal, it becomes a metal-rich film by reducing plasma such as hydrogen plasma, and can be easily etched by inert gas plasma. Etching can be easily performed at a low temperature.

(20) 前記ドライエッチング工程は、アルゴンプラズマを用いた処理工程を含む(19)記載の機能素子の製造方法。 (20) The method for manufacturing a functional element according to (19), wherein the dry etching step includes a treatment step using argon plasma.

この機能素子の製造方法によれば、上記メタルリッチな膜は、基板温度を上昇させることなく、アルゴンプラズマにより容易に除去可能となる。従って機能膜の劣化を招くこともない。   According to this functional element manufacturing method, the metal-rich film can be easily removed by argon plasma without increasing the substrate temperature. Therefore, the functional film is not deteriorated.

本発明によれば、微細加工を行う場合でも素子性能の悪化を抑制でき、特性の良好な機能素子を得ることができる。   According to the present invention, deterioration of element performance can be suppressed even when fine processing is performed, and a functional element having good characteristics can be obtained.

本発明は、基板上に、第一電極膜と、該第一電極膜に対向する第二電極膜と、前記第一電極膜と前記第二電極膜の間に配置された機能膜と、前記第一電極膜又は前記第二電極膜に電位を与える配線と、を有する機能素子であって、前記第二電極膜上に前記機能層の側壁を覆うように形成された第一絶縁膜と、前記第一絶縁膜内に前記第二電極膜まで貫通して形成され、前記第二電極膜接続用の前記配線が内部に延設されたコンタクトホールと、を備えたことを特徴としている。
この機能膜として好ましい例としては、光電変換膜や発光膜等が挙げられる。これら機能素子には、機能膜を挟む2つの電極膜に電位を与えるため、2つの電極膜の各々にボンディングPADに導通される配線が接続される構成をとることが一般的である。本発明は、上記構成とすることにより、機能膜の特性を劣化させずに、ミクロンオーダー、サブミクロンオーダーの微細加工ができるようになり、この微細な配線構造によって良好な光電変換特性を得ることが可能となる。
The present invention provides on a substrate, a first electrode film, a second electrode film facing the first electrode film, a functional film disposed between the first electrode film and the second electrode film, A wiring that applies a potential to the first electrode film or the second electrode film, and a first insulating film formed on the second electrode film so as to cover a side wall of the functional layer; And a contact hole formed in the first insulating film so as to penetrate to the second electrode film, and the wiring for connecting the second electrode film extending therein.
Preferable examples of the functional film include a photoelectric conversion film and a light emitting film. In general, these functional elements have a configuration in which a wiring conducting to the bonding PAD is connected to each of the two electrode films in order to apply a potential to the two electrode films sandwiching the functional film. By adopting the above configuration, the present invention can perform micro processing on the micron order and sub micron order without deteriorating the characteristics of the functional film, and obtain good photoelectric conversion characteristics with this fine wiring structure. Is possible.

このような特徴を有する機能素子として、例えば光電変換膜積層型の固体撮像素子と発光素子とが一例として挙げられる。以下に、それらの構成及びその製造方法を順次説明する。まず、光電変換膜積層型固体撮像素子から説明する。   As a functional element having such a feature, for example, a photoelectric conversion film stacked solid-state imaging element and a light emitting element can be given as examples. Hereinafter, the configuration and the manufacturing method thereof will be sequentially described. First, the photoelectric conversion film laminated solid-state imaging device will be described.

(第1実施形態)
光電変換膜積層型固体撮像素子としては、2つの電極膜で挟まれた光電変換膜を3つシリコン基板上に積層して、シリコン基板上で3色の光を検出してカラー撮像を可能にする第1の構成や、2つの電極膜で挟まれた光電変換膜をシリコン基板上に1つ積層し、シリコン基板内の深さの異なる位置にpn接合を2つ形成し、シリコン基板内で2色の光を検出し、シリコン基板上で1色の光を検出してカラー撮像を可能にする特開2003−332551号公報の図5に記載のような第2の構成等、様々な構成が存在するが、本実施形態では、第2の構成を例にして説明する。
(First embodiment)
As a photoelectric conversion film stack type solid-state imaging device, three photoelectric conversion films sandwiched between two electrode films are stacked on a silicon substrate, and color imaging is possible by detecting three colors of light on the silicon substrate. A first photoelectric conversion film sandwiched between two electrode films is stacked on a silicon substrate, and two pn junctions are formed at different depths in the silicon substrate. Various configurations such as the second configuration as shown in FIG. 5 of Japanese Patent Laid-Open No. 2003-332551 that detects two colors of light and enables color imaging by detecting one color of light on a silicon substrate In this embodiment, the second configuration will be described as an example.

図1は、本発明の第一実施形態を説明するための光電変換膜積層型固体撮像素子の断面模式図である。図1では、光を検出して電荷を蓄積する部分である画素部における2画素分の断面と、その画素部にある電極に接続される配線や、その配線に接続されるボンディングPAD等が形成される部分である周辺回路部との断面を併せて示した。
なお、この例では、信号読出基板自身も光電変換能を持つため、光電変換膜が積層された形で説明を行う。213はシリコン単結晶基板であり、B光とR光の電磁波吸収/光電変換部位と光電変換により生成した電荷の電荷蓄積/転送/読み出し部位を兼ねている。通常、p型のシリコン基板が用いられる。
FIG. 1 is a schematic cross-sectional view of a photoelectric conversion film stacked solid-state imaging device for explaining the first embodiment of the present invention. In FIG. 1, a cross section for two pixels in a pixel portion, which is a portion that detects light and accumulates charges, wiring connected to an electrode in the pixel portion, bonding PAD connected to the wiring, and the like are formed. The cross section with the peripheral circuit part which is a part to be performed is also shown.
In this example, since the signal reading substrate itself also has photoelectric conversion capability, the description will be made in the form of stacked photoelectric conversion films. A silicon single crystal substrate 213 serves as an electromagnetic wave absorption / photoelectric conversion site for B light and R light and a charge storage / transfer / reading site for charges generated by photoelectric conversion. Usually, a p-type silicon substrate is used.

画素部のp型シリコン基板213には、表面部から順に、n型不純物領域223、p型不純物領域222、n型不純物領域221が形成され、さらにn型不純物領域223の表面部の一部には、p型不純物領域224が形成されている。   In the p-type silicon substrate 213 of the pixel portion, an n-type impurity region 223, a p-type impurity region 222, and an n-type impurity region 221 are formed in order from the surface portion, and further on a part of the surface portion of the n-type impurity region 223. The p-type impurity region 224 is formed.

n型不純物領域221は、p型シリコン基板213とのpn接合により光電変換された赤色(R)成分の信号電荷を蓄積する蓄積部である。R成分の信号電荷が蓄積されたことによるn型不純物領域221の電位変化は、p型シリコン基板213の表面に形成されたMOSトランジスタ226Aから、このMOSトランジスタ226Aに接続されたメタル配線219を介して信号読み出しPAD227に読み出される。   The n-type impurity region 221 is an accumulation unit that accumulates red (R) component signal charges photoelectrically converted by a pn junction with the p-type silicon substrate 213. The change in the potential of the n-type impurity region 221 due to the accumulation of the R component signal charge occurs from the MOS transistor 226A formed on the surface of the p-type silicon substrate 213 through the metal wiring 219 connected to the MOS transistor 226A. The signal is read out to the signal readout PAD 227.

n型不純物領域223は、p型不純物領域222とのpn接合により光電変換された青色(B)成分の信号電荷を蓄積する蓄積部である。B成分の信号電荷が蓄積されたことによるn型不純物領域223の電位変化は、p型シリコン基板213の表面に形成されたMOSトランジスタ226Bから、このMOSトランジスタ226Bに接続されたメタル配線219を介して信号読み出しPAD227に読み出される。   The n-type impurity region 223 is an accumulation unit that accumulates a blue (B) component signal charge photoelectrically converted by a pn junction with the p-type impurity region 222. The potential change in the n-type impurity region 223 due to the accumulation of the B component signal charge occurs from the MOS transistor 226B formed on the surface of the p-type silicon substrate 213 through the metal wiring 219 connected to the MOS transistor 226B. The signal is read out to the signal readout PAD 227.

p型不純物領域224内には、p型シリコン基板213上方に積層された光電変換膜で発生した緑色(G)成分の信号電荷を蓄積するn型不純物領域からなる電荷蓄積領域225が形成されている。G成分の信号電荷が蓄積されたことによる電荷蓄積領域225の電位変化は、p型シリコン基板213の表面に形成されたMOSトランジスタ226Cから、このMOSトランジスタ226Cに接続されたメタル配線219を介して信号読み出しPAD227に読み出される。信号読み出しPAD227は、各色成分が読み出されるトランジスタ毎に別々に設けておくことが好ましい。   In the p-type impurity region 224, a charge storage region 225 made of an n-type impurity region for storing a green (G) component signal charge generated in the photoelectric conversion film stacked above the p-type silicon substrate 213 is formed. Yes. The potential change in the charge storage region 225 due to the accumulation of the G component signal charge is caused by the MOS transistor 226C formed on the surface of the p-type silicon substrate 213 through the metal wiring 219 connected to the MOS transistor 226C. It is read out to the signal readout PAD 227. The signal readout PAD 227 is preferably provided separately for each transistor from which each color component is read out.

ここでp型不純物領域、n型不純物領域、トランジスタ、メタル配線等は模式的に示したが、それぞれの構造等はこれに限らず、適宜最適なものが選ばれる。B光、R光はシリコン基板の深さにより分別しているのでpn接合等のシリコン基板表面からの深さ、各不純物のドープ濃度の選択などは重要である。光電変換膜積層型固体撮像素子の信号読み出し回路となるCMOS回路は、通常のCMOSイメージセンサーに用いられている好ましい技術を全て用いることができる。低ノイズ読出カラムアンプやCDS回路を初めとして、画素部のトランジスタ数を減らす回路構成を当然のごとく適用することができる。   Here, the p-type impurity region, the n-type impurity region, the transistor, the metal wiring, and the like are schematically shown. However, the structure of each is not limited to this, and an optimal one is appropriately selected. Since the B light and R light are separated according to the depth of the silicon substrate, it is important to select the depth from the surface of the silicon substrate such as a pn junction and the doping concentration of each impurity. As a CMOS circuit serving as a signal readout circuit of the photoelectric conversion film stacked solid-state imaging device, all of the preferable techniques used in ordinary CMOS image sensors can be used. A circuit configuration that reduces the number of transistors in the pixel portion, such as a low-noise readout column amplifier and a CDS circuit, can be naturally applied.

また、図1では、電荷蓄積領域225と、R光及びB光を検出するフォトダイオードとが、平面視上重なった位置にあるが、これに限らない。例えば、電荷蓄積領域225と、R光及びB光を検出するフォトダイオードとを、平面視上重ならない位置に形成した構成であっても良い。   In FIG. 1, the charge accumulation region 225 and the photodiode for detecting the R light and the B light are in a position where they overlap each other in plan view, but the present invention is not limited to this. For example, the charge storage region 225 and the photodiode that detects R light and B light may be formed at positions that do not overlap in plan view.

p型シリコン基板213上には、酸化珪素、窒化珪素等を主成分とする透明な絶縁膜212が形成され、絶縁膜212上には酸化珪素、窒化珪素等を主成分とする透明な絶縁膜211が形成されている。絶縁膜212の膜厚は薄いほど好ましく5μm以下、好ましくは3μm以下、さらに好ましくは2μm以下、さらに好ましくは1μm以下である。   A transparent insulating film 212 mainly composed of silicon oxide, silicon nitride or the like is formed on the p-type silicon substrate 213, and a transparent insulating film mainly composed of silicon oxide, silicon nitride or the like is formed on the insulating film 212. 211 is formed. The thickness of the insulating film 212 is preferably as small as possible, and is 5 μm or less, preferably 3 μm or less, more preferably 2 μm or less, and further preferably 1 μm or less.

絶縁膜211,212内には、光電変換膜と電荷蓄積領域225とを電気的に接続するプラグ215が形成されており、プラグ215は絶縁膜211と絶縁膜212との間でパッド216Aによって中継接続されている。プラグ215は例えばタングステンを主成分としたものが好ましく用いられ、パッド216Aはアルミニウムを主成分としたものが好ましく用いられる。絶縁膜212内には、前述したメタル配線219やトランジスタ226A,226B,226Cのゲート電極等も形成されている。メタル配線も含めてバリヤー層が設けられていることが好ましい。プラグ215は、1画素毎に設けられている。   A plug 215 that electrically connects the photoelectric conversion film and the charge storage region 225 is formed in the insulating films 211 and 212. The plug 215 is relayed between the insulating film 211 and the insulating film 212 by a pad 216A. It is connected. For example, the plug 215 is preferably composed mainly of tungsten, and the pad 216A is preferably composed mainly of aluminum. In the insulating film 212, the metal wiring 219 and the gate electrodes of the transistors 226A, 226B, and 226C are formed. It is preferable that a barrier layer including a metal wiring is provided. The plug 215 is provided for each pixel.

絶縁膜211内には、p型不純物領域224とn型不純物領域225のpn接合による光電変換時の雑音を防ぐために、遮光膜217が設けられている。遮光膜217は通常、タングステンやアルミニウム等を主成分としたものが用いられる。絶縁膜211内には、ボンディングPAD220(外部から電源を供給するためのPAD)と、信号読み出しPAD227が形成され、また、ボンディングPAD220と後述する画素電極膜214とを電気的に接続するためのメタル配線(図示せず)も形成されている。   A light shielding film 217 is provided in the insulating film 211 in order to prevent noise during photoelectric conversion due to a pn junction between the p-type impurity region 224 and the n-type impurity region 225. As the light shielding film 217, a film mainly composed of tungsten, aluminum, or the like is usually used. In the insulating film 211, a bonding PAD 220 (PAD for supplying power from outside) and a signal readout PAD 227 are formed, and a metal for electrically connecting the bonding PAD 220 and a pixel electrode film 214 described later. Wiring (not shown) is also formed.

絶縁膜211内の各画素のプラグ215上にはパッド216Bが形成され、パッド216B上に透明な第一電極膜である画素電極膜214が形成されている。パッド216Bは、プラグ215と画素電極膜214との電気的接続を良好にするためのものであり、アルミニウムやモリブデン等が用いられる。画素電極膜214は、画素毎に分離されており、この大きさによって受光面積が決定される。画素電極膜214には、ボンディングPAD220からの配線を通じてバイアスがかけられる。後述する対向電極膜に対して画素電極膜214に正のバイアスをかけることで、電荷蓄積領域225に電子を蓄積できる構造が好ましい。   A pad 216B is formed on the plug 215 of each pixel in the insulating film 211, and a pixel electrode film 214 which is a transparent first electrode film is formed on the pad 216B. The pad 216B is for improving the electrical connection between the plug 215 and the pixel electrode film 214, and aluminum, molybdenum, or the like is used. The pixel electrode film 214 is separated for each pixel, and the light receiving area is determined by this size. A bias is applied to the pixel electrode film 214 through the wiring from the bonding PAD 220. A structure in which electrons can be stored in the charge storage region 225 by applying a positive bias to the pixel electrode film 214 with respect to a counter electrode film described later is preferable.

この構造を実現するために、画素電極膜214上には、正孔ブロッキング層210、n型半導体層209、p型半導体層208、及び電子ブロッキング層207がこの順に積層され、これらがG光を検出してそれに応じた信号電荷を発生する光電変換膜を構成する。光電変換膜(207,208,209,210)の厚みは好ましくは0.5μm以下、より好ましくは0.3μm以下、特に好ましくは0.2μm以下である。   In order to realize this structure, a hole blocking layer 210, an n-type semiconductor layer 209, a p-type semiconductor layer 208, and an electron blocking layer 207 are stacked in this order on the pixel electrode film 214, and these layers emit G light. A photoelectric conversion film that detects and generates a signal charge corresponding to the detected signal is formed. The thickness of the photoelectric conversion film (207, 208, 209, 210) is preferably 0.5 μm or less, more preferably 0.3 μm or less, and particularly preferably 0.2 μm or less.

光電変換膜上には透明な第二電極膜である対向電極膜が形成されている。対向電極膜は、透明電極膜206,205をこの順に積層した2層構造となっているが、1層構造であっても良い。対向電極膜は、各画素で共通して使用することができるため、画素毎に分離しなくても良い。対向電極膜及び画素電極膜214のそれぞれの厚みは、好ましくは0.2μm以下である。   A counter electrode film which is a transparent second electrode film is formed on the photoelectric conversion film. The counter electrode film has a two-layer structure in which the transparent electrode films 206 and 205 are laminated in this order, but may have a one-layer structure. Since the counter electrode film can be used in common for each pixel, it does not have to be separated for each pixel. Each thickness of the counter electrode film and the pixel electrode film 214 is preferably 0.2 μm or less.

対向電極膜上には光電変換膜を保護する機能を持つ窒化珪素等を主成分とする保護膜(第一絶縁膜)204が形成されている。この保護膜204は、光電変換膜の側壁を覆うように形成されている。透明電極膜205及び保護膜204には、画素部の画素電極膜214と重ならない位置に開口が形成され、絶縁膜211及び保護膜204には、ボンディングPAD220上の一部に開口が形成されている。そして、この2つの開口によって露出する透明電極膜206とボンディングPAD220とを電気的に接続して、対向電極膜に電位を与えるためのアルミニウム等からなる配線218が、開口内部及び保護膜204上に形成されている。   A protective film (first insulating film) 204 mainly composed of silicon nitride or the like having a function of protecting the photoelectric conversion film is formed on the counter electrode film. The protective film 204 is formed so as to cover the side wall of the photoelectric conversion film. An opening is formed in the transparent electrode film 205 and the protective film 204 at a position that does not overlap with the pixel electrode film 214 of the pixel portion, and an opening is formed in a part on the bonding PAD 220 in the insulating film 211 and the protective film 204. Yes. A wiring 218 made of aluminum or the like for electrically connecting the transparent electrode film 206 exposed by the two openings and the bonding PAD 220 and applying a potential to the counter electrode film is formed inside the opening and on the protective film 204. Is formed.

透明電極膜206と配線218との間には、タングステン等を主成分とするバリヤーメタル228が形成されている。このバリヤーメタル228により、駆動耐久特性を向上させることが可能となる。   A barrier metal 228 mainly composed of tungsten or the like is formed between the transparent electrode film 206 and the wiring 218. The barrier metal 228 can improve driving durability characteristics.

また、配線218上には、配線218を保護するための窒化珪素等を主成分とする保護膜203が形成されている。さらに、保護膜203の上には赤外カット誘電体多層膜202が形成され、赤外カット誘電体多層膜202上には反射防止膜201が形成されている。   A protective film 203 containing silicon nitride or the like as a main component for protecting the wiring 218 is formed over the wiring 218. Further, an infrared cut dielectric multilayer film 202 is formed on the protective film 203, and an antireflection film 201 is formed on the infrared cut dielectric multilayer film 202.

上記の保護膜204により、有機材料を含む層の製造プロセスが容易となる。詳細は後述するが、特にこの層は接続電極218等の作成時のレジストパターン作成、エッチング時等の光電変換膜に対するダメージを低減させることができる。なお、レジストパターン作成、エッチング等を避けるために、マスクによる製造も可能であるが、上記保護膜204を形成した構造により有機材料を含む層(光電変換膜)のダメージを抑える方が、製造プロセスが簡易に済み、有益であり、かつ、マスク法では到底できないミクロンオーダー、サブミクロンオーダーの加工が可能となる。   The protective film 204 facilitates the manufacturing process of the layer containing an organic material. Although details will be described later, in particular, this layer can reduce damage to the photoelectric conversion film during the formation of the resist pattern during the formation of the connection electrode 218 and the like and during the etching. In addition, in order to avoid resist pattern creation, etching, etc., it is possible to manufacture with a mask. However, it is preferable to suppress the damage to the layer containing the organic material (photoelectric conversion film) by the structure in which the protective film 204 is formed. Can be processed in the micron order and the submicron order, which cannot be achieved by the mask method.

以上のような構成により、1画素でBGR3色の光を検出してカラー撮像を行うことが可能となる。図1の構成では、2つの画素においてR,Bを共通の値として用い、Gの値だけを別々に用いる。換言すると、R,Bに対してGを2倍の解像度となるよう配置している。このような構成により、画像を生成する際に特に重要となる高感度のG信号が解像度を高められ、良好なカラー画像を生成することが可能となる。   With the above configuration, it is possible to perform color imaging by detecting light of BGR three colors with one pixel. In the configuration of FIG. 1, R and B are used as common values in two pixels, and only the G value is used separately. In other words, G is arranged so that the resolution of G is twice that of R and B. With such a configuration, the resolution of a high-sensitivity G signal that is particularly important when generating an image can be increased, and a good color image can be generated.

尚、画素電極膜214は単一の構造である必要は全くない。異なる材料からなる2層以上の積層構造でも良い。このような2層以上の構成の場合でも総称して第1電極膜と呼称することにする。   Note that the pixel electrode film 214 need not have a single structure. A laminated structure of two or more layers made of different materials may be used. Even in the case of such a structure of two or more layers, the first electrode film will be collectively referred to.

第1電極膜上に光電変換層を積層した後、さらにその上に第2電極膜205,206を形成するが、これら第一電極膜及び第二電極膜の材料としては、基本的に何であっても構わない。例えば、金属、合金、金属酸化物、有機導電性化合物、これらの混合物等が好適に挙げられ、具体例としては例えば、「Li、Na、Mg、K、Ca、Rb、Sr、Cs、Ba、Fr、Ra、Sc、Ti、Y、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Tc、Re、Fe,Ru、Os、Co、Rh、Ir、Ni、Pd、Pt、Cu、Ag、Au、Zn、Cd、Al、Ga、In,Tl、Si、Ge、Sn、Pb、P、As、Sb、Bi、Se、Te、Po、Br、I、At、B、C、N、F、O、S、N」の中から選ばれる任意の組み合わせで良いが、特に好ましいものは、Al、Pt、W、Au、Ag、Ta、Cu、Cr、Mo、Ti、Ni、Pd、Znの中から選ばれる任意の組み合わせである。尚、配線218やボンディングPAD220の材料も、第一電極膜及び第二電極膜の材料と同じものを用いることができる。   After laminating the photoelectric conversion layer on the first electrode film, the second electrode films 205 and 206 are further formed thereon. What are the basic materials for the first electrode film and the second electrode film? It doesn't matter. For example, a metal, an alloy, a metal oxide, an organic conductive compound, a mixture thereof, and the like are preferably exemplified. Specific examples include, for example, “Li, Na, Mg, K, Ca, Rb, Sr, Cs, Ba, Fr, Ra, Sc, Ti, Y, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Tc, Re, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Cu, Ag, Au, Zn, Cd, Al, Ga, In, Tl, Si, Ge, Sn, Pb, P, As, Sb, Bi, Se, Te, Po, Br, I, At, B, C, Any combination selected from “N, F, O, S, N” may be used, but particularly preferred are Al, Pt, W, Au, Ag, Ta, Cu, Cr, Mo, Ti, Ni, Pd. , Zn. Any combination selected from Zn. The material for the wiring 218 and the bonding PAD 220 can be the same as the material for the first electrode film and the second electrode film.

また、第一電極膜及び第二電極膜として透明なものを用いることは大変好ましい。具体的な材料として酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛(IZO)、酸化インジウム錫(ITO)等の導電性金属酸化物、金、白金、銀、クロム、ニッケル等の金属を用いて作成した厚みの薄い半透過性電極、更にこれらの金属と導電性金属酸化物との混合物又は積層物、ヨウ化銅、硫化銅などの無機導電性物質、ポリアニリン、ポリチオフェン、ポリピロ−ル等の有機導電性材料、これらとITOとの積層物、などが挙げられる。また、沢田豊監修「透明導電膜の新展開」(シーエムシー刊、1999年)、日本学術振興会著「透明導電膜の技術」(オーム社、1999年)等に詳細に記載されているものを用いても良い。本発明において特に好ましいのは、第一電極膜及び第二電極膜が、それぞれITO、IZO、SnO、ATO、ZnO、TiO、FTOの少なくとも1つを含んで構成されることである。 Moreover, it is very preferable to use transparent materials as the first electrode film and the second electrode film. As specific materials, using conductive metal oxides such as tin oxide, zinc oxide, indium oxide, indium zinc oxide (IZO) and indium tin oxide (ITO), and metals such as gold, platinum, silver, chromium and nickel. Thin translucent electrodes prepared, and mixtures or laminates of these metals and conductive metal oxides, inorganic conductive materials such as copper iodide and copper sulfide, organic materials such as polyaniline, polythiophene and polypyrrole Examples thereof include conductive materials and laminates of these and ITO. Also described in detail by Yutaka Sawada, "New development of transparent conductive film" (published by CMC, 1999), Japan Society for the Promotion of Science "Transparent conductive film technology" (Ohm, 1999), etc. May be used. Particularly preferable in the present invention is that the first electrode film and the second electrode film each include at least one of ITO, IZO, SnO 2 , ATO, ZnO, TiO 2 , and FTO.

上記のような材料を一例として第一電極膜を製膜することができるが、この第一電極膜のパターニングはどのような方法を用いても良い。印刷法やマスク法を用いてパターンを作成しても良いが、好ましいのはフォトリソグラフィーによる方法である。   The first electrode film can be formed by using the above materials as an example, but any method may be used for patterning the first electrode film. Although a pattern may be created using a printing method or a mask method, a method by photolithography is preferable.

本発明においては、このように作成した第一電極上に光電変換膜を作成する。本発明における光電変換膜とは、光を吸収して電子に変える光電変換層を含み、かつ、その電子を分離するために必要な電極間材料や電極を含む。その好ましい構成としては、まず基板上に積層される光電変換膜が一つの光電変換膜の場合として、下から[1]下部電極層、電子輸送性材料層、ホール輸送性材料層、透明電極という構成、[2]下部電極層、ホール輸送性材料層、電子輸送性材料層、透明電極という構成などが挙げられる。ただし、本発明はこれに限定されるものではなく、例えば、電子輸送性材料を二つ以上の層に分割しても良いし、ホール輸送性材料層を二つ以上に分割しても構わない。例えば、[3]下部電極層、電子輸送性材料層,電子輸送性材料層、ホール輸送性材料層、透明電極[4]下部電極層、電子輸送性材料層、ホール輸送性材料層、ホール輸送性材料、透明電極[5]下部電極層、電子輸送性材料層,電子輸送性材料層、ホール輸送性材料層、ホール輸送性材料、透明電極という構成である。さらに、基板上に積層される光電変換膜が二つの場合は、基本的に光電変換膜が一つの場合の組み合わせを作成することができる。すなわち、例えば、[1]と[1]との組み合わせである下から下部電極層、電子輸送性材料層、ホール輸送性材料層、透明電極、層間絶縁膜、下部電極層(透明電極)、電子輸送性材料層、ホール輸送性材料層、透明電極という構成や、[1]と[2]の組み合わせである下部電極層、電子輸送性材料層、ホール輸送性材料層、透明電極、層間絶縁膜、下部電極層(透明電極)、ホール輸送性材料層、電子輸送性材料層、透明電極という構成などが挙げられ、そのような複数層の構成は基本的に[1]、[2]、[3]、[4]、[5]から選ばれる組み合わせで任意に構成しても良いし、[1]、[2] [3]、[4]、[5]以外の他の構成と[1]、[2]、[3]、[4]、[5]とを任意に組み合わせても良い。基板上に少なくとも二つの光電変換膜を積層することは、一つの場合よりも単位面積あたりの光利用効率が上がるため、本発明ではより好ましく構成要件として挙げることができる。   In the present invention, a photoelectric conversion film is formed on the first electrode thus prepared. The photoelectric conversion film in the present invention includes a photoelectric conversion layer that absorbs light and converts it into electrons, and includes interelectrode materials and electrodes necessary for separating the electrons. As a preferable configuration, first, in the case where the photoelectric conversion film laminated on the substrate is one photoelectric conversion film, from the bottom [1] a lower electrode layer, an electron transporting material layer, a hole transporting material layer, and a transparent electrode Examples include a configuration, [2] a lower electrode layer, a hole transporting material layer, an electron transporting material layer, and a transparent electrode. However, the present invention is not limited to this. For example, the electron transporting material may be divided into two or more layers, or the hole transporting material layer may be divided into two or more. . For example, [3] lower electrode layer, electron transport material layer, electron transport material layer, hole transport material layer, transparent electrode [4] lower electrode layer, electron transport material layer, hole transport material layer, hole transport Material, transparent electrode [5] lower electrode layer, electron transport material layer, electron transport material layer, hole transport material layer, hole transport material, transparent electrode. Furthermore, when there are two photoelectric conversion films laminated on the substrate, a combination in the case of one photoelectric conversion film can be basically created. That is, for example, a combination of [1] and [1] from the bottom to the bottom electrode layer, electron transport material layer, hole transport material layer, transparent electrode, interlayer insulating film, bottom electrode layer (transparent electrode), electron Structure of transportable material layer, hole transportable material layer, transparent electrode, and lower electrode layer, electron transportable material layer, hole transportable material layer, transparent electrode, interlayer insulating film that is a combination of [1] and [2] , Lower electrode layer (transparent electrode), hole-transporting material layer, electron-transporting material layer, transparent electrode configuration, etc., and the configuration of such multiple layers is basically [1], [2], [ It may be arbitrarily configured with a combination selected from [3], [4], and [5], and other configurations other than [1], [2] [3], [4], and [5] and [1 ], [2], [3], [4], [5] may be arbitrarily combined. Laminating at least two photoelectric conversion films on a substrate increases the light utilization efficiency per unit area as compared with the case of one, and can be more preferably cited as a constituent requirement in the present invention.

さらに、詳細は後述するが、基板上に少なくとも三つの光電変換膜を積層することは、さらに光利用効率を上げることができるため、本発明では特に好ましい。特に少なくとも3つの場合では、青色光電変換膜、緑色光電変換膜、赤色光電変換膜を作成することができるため、フルカラー撮像素子を作成することが可能となる。そのため、本発明では非常に好ましい。当然のことながら、基板上に少なくとも三つの光電変換膜を積層する場合の構成は、二つの場合と同様に、[1]、[2]から選ばれる任意の組み合わせや他の構成と[1]、[2]との組み合わせが挙げられ、もちろん、それ以外の組み合わせでも構わない。   Further, although details will be described later, it is particularly preferable in the present invention to stack at least three photoelectric conversion films on the substrate because the light utilization efficiency can be further increased. In particular, in at least three cases, since a blue photoelectric conversion film, a green photoelectric conversion film, and a red photoelectric conversion film can be formed, a full-color image sensor can be formed. Therefore, it is very preferable in the present invention. As a matter of course, the configuration in the case of stacking at least three photoelectric conversion films on the substrate is the same as the two cases, and any combination selected from [1] and [2] and other configurations [1] , [2], and other combinations are possible.

また、光電変換膜を構成する材料は、無機材料であっても、有機材料であっても構わないが、本発明では有機材料が含まれている場合、特に好ましく用いることができる。このため、上述した電子輸送性材料やホール輸送性材料として、電子輸送性有機材料やホール輸送性有機材料を用いることが極めて望ましい。   Moreover, although the material which comprises a photoelectric converting film may be an inorganic material or an organic material, when an organic material is contained in this invention, it can use especially preferably. For this reason, it is highly desirable to use an electron transporting organic material or a hole transporting organic material as the electron transporting material or hole transporting material described above.

電子輸送性有機材料としては、例えば、アクセプター性有機半導体(化合物)を好ましく用いることができる。アクセプター性有機半導体(化合物)とは主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは2つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、窒素原子、酸素原子、硫黄原子を含有する5ないし7員のヘテロ環化合物(例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等)、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、ドナー性有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用いてよい。   As the electron transporting organic material, for example, an acceptor organic semiconductor (compound) can be preferably used. An acceptor organic semiconductor (compound) is an organic compound that is typified by an electron-transporting organic compound and has a property of easily accepting electrons. More specifically, the organic compound having the higher electron affinity when two organic compounds are used in contact with each other. Therefore, as the acceptor organic compound, any organic compound can be used as long as it is an electron-accepting organic compound. For example, condensed aromatic carbocyclic compounds (naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, fluoranthene derivatives), 5- to 7-membered heterocyclic compounds containing nitrogen atoms, oxygen atoms, and sulfur atoms (E.g. pyridine, pyrazine, pyrimidine, pyridazine, triazine, quinoline, quinoxaline, quinazoline, phthalazine, cinnoline, isoquinoline, pteridine, acridine, phenazine, phenanthroline, tetrazole, pyrazole, imidazole, thiazole, oxazole, indazole, benzimidazole, benzotriazole, Benzoxazole, benzothiazole, carbazole, purine, triazolopyridazine, triazolopyrimidine, tetrazaindene, o Metal complexes having ligands such as saziazole, imidazopyridine, pyralidine, pyrrolopyridine, thiadiazolopyridine, dibenzazepine, tribenzazepine), polyarylene compounds, fluorene compounds, cyclopentadiene compounds, silyl compounds, and nitrogen-containing heterocyclic compounds. Etc. Note that the present invention is not limited thereto, and any organic compound having an electron affinity higher than that of the organic compound used as the donor organic compound may be used as the acceptor organic semiconductor.

ホール輸送性有機材料としては、例えば、ポリ-N-ビニルカルバゾール誘導体、ポリフェニレンビニレン誘導体、ポリフェニレン、ポリチオフェン、ポリメチルフェニルシラン、ポリアニリン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体及びピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、カルバゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、ポリフィリン誘導体(フタロシアニン等)、芳香族三級アミン化合物及びスチリルアミン化合物、ブタジエン化合物、ベンジジン誘導体、ポリスチレン誘導体、トリフェニルメタン誘導体、テトラフェニルベンジン誘導体、スターバーストポリアミン誘導体等が使用可能である。
また、有機色素を用いることも非常に好ましく、上記の材料に光を吸収する構造を持たせることや、他にも金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセン、ピレン等の縮合多環芳香族及び芳香環乃至複素環化合物が縮合した鎖状化合物、キノリン、ベンゾチアゾール、ベンゾオキサゾール等の2ケの含窒素複素環、スクアリリウム基及びクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。
金属錯体色素である場合、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素又はルテニウム錯体色素が好ましく、ルテニウム錯体色素が特に好ましい。ルテニウム錯体色素としては、例えば米国特許4927721号、同4684537号、同5084365号、同5350644号、同5463057号、同5525440号、特開平7-249790号、特表平10-504512 号、WO98/50393号、特開2000-26487号等に記載の錯体色素等が挙げられる。また、シアニン色素、メロシアニン色素、スクワリリウム色素などのポリメチン色素の具体例としては特開平11-35836号、特開平11-67285号、特開平11-86916号、特開平11-97725号、特開平11-158395号、特開平11-163378号、特開平11-214730 号、特開平11-214731号、特開平11-238905号、特開2000-26487号、欧州特許892411号、同911841号及び同991092号の各明細書に記載の色素である。
なお、これらの材料を必要に応じて、ポリマーバインダー内に含有させても良い。そのように用いられるポリマーバインダーとしては、例えば、ポリ塩化ビニル、ポリカーボネート、ポリスチレン、ポリメチルメタクリレート、ポリブチルメタクリレート、ポリエステル、ポリスルホン、ポリフェニレンオキシド、ポリブタジエン、炭化水素樹脂、ケトン樹脂、フェノキシ樹脂、ポリアミド、エチルセルロース、酢酸ビニル、ABS樹脂、ポリウレタン、メラミン樹脂、不飽和ポリエステル、アルキド樹脂、エポキシ樹脂、シリコン樹脂、ポリビニルブチラール、ポリビニルアセタール等を挙げることができる。
Examples of hole transporting organic materials include poly-N-vinylcarbazole derivatives, polyphenylene vinylene derivatives, polyphenylene, polythiophene, polymethylphenylsilane, polyaniline, triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline. Derivatives and pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amino-substituted chalcone derivatives, oxazole derivatives, carbazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, porphyrin derivatives (phthalocyanines, etc.), aromatic tertiary amine compounds And styrylamine compounds, butadiene compounds, benzidine derivatives, polystyrene derivatives, triphenylmethane derivatives , Tetraphenyl benzene derivatives, starburst polyamine derivative or the like can be used.
It is also very preferable to use organic dyes. The above materials can have a structure that absorbs light, and other metal complex dyes, cyanine dyes, merocyanine dyes, phenylxanthene dyes, triphenylmethane. Chain compounds in which condensed polycyclic aromatic and aromatic or heterocyclic compounds such as naphthoquinone, anthraquinone dye, anthracene, pyrene, etc. are condensed , A cyanine-like dye bonded by two nitrogen-containing heterocycles such as quinoline, benzothiazole, and benzoxazole, a squarylium group, and a croconic methine group can be preferably used.
In the case of a metal complex dye, a dithiol metal complex dye, a metal phthalocyanine dye, a metal porphyrin dye or a ruthenium complex dye is preferable, and a ruthenium complex dye is particularly preferable. Examples of ruthenium complex dyes include, for example, U.S. Pat. Nos. 4927721, 4684537, 5084365, 5350644, 5463057, 5525440, JP-A-7-249790, JP-A-10-504512, WO98 / 50393. And complex dyes described in JP-A No. 2000-26487 and the like. Specific examples of polymethine dyes such as cyanine dyes, merocyanine dyes and squarylium dyes are disclosed in JP-A-11-35836, JP-A-11-67285, JP-A-11-86916, JP-A-11-97725, JP-A-11-97725. -158395, JP-A-11-163378, JP-A-11-214730, JP-A-11-214731, JP-A-11-238905, JP-A-2000-26487, European Patents 892411, 918441 and 991092 It is a dye described in each specification of No ..
These materials may be contained in the polymer binder as necessary. Examples of the polymer binder used as such include polyvinyl chloride, polycarbonate, polystyrene, polymethyl methacrylate, polybutyl methacrylate, polyester, polysulfone, polyphenylene oxide, polybutadiene, hydrocarbon resin, ketone resin, phenoxy resin, polyamide, and ethyl cellulose. , Vinyl acetate, ABS resin, polyurethane, melamine resin, unsaturated polyester, alkyd resin, epoxy resin, silicone resin, polyvinyl butyral, polyvinyl acetal, and the like.

このような光電変換膜を所望の形にパターニングする必要があるが、本発明においては、その方法はどのような方法でも良い。その中でも特に好ましいのは、マスク法で製膜することや第二電極をマスクに光電変換膜をパターニングすることである。   Although it is necessary to pattern such a photoelectric conversion film into a desired shape, any method may be used in the present invention. Among them, it is particularly preferable to form a film by a mask method or pattern the photoelectric conversion film using the second electrode as a mask.

以上のような構成の光電変換膜積層型固体撮像素子の製造プロセスについて、図面を参照しながら説明する。
図2〜図11は、図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図であり、図2は、第一電極膜214までを作成した状態である。図2までの構造は通常の半導体プロセスにて作成することができるため、ここではそれ以降の工程を詳しく説明する。
A manufacturing process of the photoelectric conversion film laminated solid-state imaging device having the above configuration will be described with reference to the drawings.
2 to 11 are schematic cross-sectional views showing manufacturing steps of the photoelectric conversion film laminated solid-state imaging device shown in FIG. 1, and FIG. Since the structure up to FIG. 2 can be formed by a normal semiconductor process, the subsequent steps will be described in detail here.

第一電極膜214を形成後、図3に示すように、第一電極膜214上に、正孔ブロッキング層210、n型半導体層209、p型半導体層208、及び電子ブロッキング層207をこの順に形成して、光電変換膜を形成する。次に、図4に示すように、光電変換膜上に透明電極膜206,205をこの順に形成して、対向電極膜を形成する。次に、図5に示すように、周辺回路部上の光電変換膜及び対向電極膜を選択的にエッチング除去する。   After forming the first electrode film 214, as shown in FIG. 3, the hole blocking layer 210, the n-type semiconductor layer 209, the p-type semiconductor layer 208, and the electron blocking layer 207 are formed on the first electrode film 214 in this order. Then, a photoelectric conversion film is formed. Next, as shown in FIG. 4, transparent electrode films 206 and 205 are formed in this order on the photoelectric conversion film to form a counter electrode film. Next, as shown in FIG. 5, the photoelectric conversion film and the counter electrode film on the peripheral circuit portion are selectively removed by etching.

次に、図6に示すように、保護膜(第一絶縁膜)204を形成する。そして、対向電極膜の一部である透明電極膜206を露出させるために、図7に示すように、保護膜204の一部及び対向電極膜の一部を選択的にエッチング除去する。このとき、レジストを全面に形成して選択的に除去するレジストパターン形成工程が入るが、光電変換膜(207,208,209,210)は保護膜204によって保護された状態となる。また、このときボンディングPAD220上の保護膜204の一部もエッチング除去しておく。次に、タングステン等のバリヤーメタル228を透明電極膜206の露出面のみに成膜する。この透明電極膜206の露出面を含む保護膜204の穴部が、透明電極206と導通をとるためのコンタクトホールとなる。このコンタクトホールの大きさは、5μm以下が好ましく、より好ましくは1μm以下で、さらに好ましくは0.5μm以下である。次に、図8に示すように、ボンディングPAD220上の絶縁膜211を選択的にエッチング除去して、ボンディングPAD220の一部を露出させる。   Next, as shown in FIG. 6, a protective film (first insulating film) 204 is formed. Then, in order to expose the transparent electrode film 206 which is a part of the counter electrode film, a part of the protective film 204 and a part of the counter electrode film are selectively etched away as shown in FIG. At this time, a resist pattern forming process is performed in which a resist is formed on the entire surface and selectively removed, but the photoelectric conversion films (207, 208, 209, 210) are protected by the protective film 204. At this time, a part of the protective film 204 on the bonding PAD 220 is also removed by etching. Next, a barrier metal 228 such as tungsten is formed only on the exposed surface of the transparent electrode film 206. The hole portion of the protective film 204 including the exposed surface of the transparent electrode film 206 becomes a contact hole for conducting with the transparent electrode 206. The size of the contact hole is preferably 5 μm or less, more preferably 1 μm or less, and still more preferably 0.5 μm or less. Next, as illustrated in FIG. 8, the insulating film 211 on the bonding PAD 220 is selectively removed by etching to expose a part of the bonding PAD 220.

次に、図9に示すように、アルミニウム等の配線材料218を成膜する。このとき、透明電極膜206上の開口と、ボンディングPAD220上の開口には、それぞれ配線材料218が入り込む。次に、透明電極膜206とボンディングPAD220とが配線材料218によって接続される状態を維持しながら、不要な配線材料218を、図10に示すように選択的にエッチング除去し、配線218を形成する。次に、図11に示すように保護膜204及び配線218上に保護膜203を形成する。さらにその上に赤外カット誘電体多層膜202、反射防止膜201をこの順で形成して、図1に示すような光電変換膜積層型固体撮像素子を得る。ここで、コンタクトホールから延設される配線の最小辺の長さは1mm以下とされ、このような微細な加工を用いる場合でも、機能膜の性能の劣化を防止できる。   Next, as shown in FIG. 9, a wiring material 218 such as aluminum is formed. At this time, the wiring material 218 enters the opening on the transparent electrode film 206 and the opening on the bonding PAD 220, respectively. Next, while maintaining the state in which the transparent electrode film 206 and the bonding PAD 220 are connected by the wiring material 218, unnecessary wiring material 218 is selectively removed by etching as shown in FIG. . Next, as illustrated in FIG. 11, the protective film 203 is formed over the protective film 204 and the wiring 218. Further thereon, an infrared cut dielectric multilayer film 202 and an antireflection film 201 are formed in this order to obtain a photoelectric conversion film laminated solid-state imaging device as shown in FIG. Here, the length of the minimum side of the wiring extending from the contact hole is 1 mm or less, and even when such fine processing is used, the performance of the functional film can be prevented from being deteriorated.

以上のような製造プロセスによれば、図6と図7の間において、図7に示す開口を形成するためのマスクパターンをフォトリソによって形成するに際し、絶縁性の保護膜204によって光電変換膜(207,208,209,210)が保護された状態でマスクパターンを形成することができる。このため、パターニング等の種々のプロセスにおいて、光電変換膜が保護膜204により確実に保護されて、光電変換膜の特性劣化を防ぐことができるといった利点が生じる。光電変換膜が有機材料を含む場合には、プロセスの影響による特性劣化が特に懸念されるため、本方法はより効果的である。このような効果は、図10において配線218を形成する際のマスクパターン形成時にも同様に得られる。   According to the manufacturing process as described above, when the mask pattern for forming the opening shown in FIG. 7 is formed by photolithography between FIGS. 6 and 7, the photoelectric conversion film (207 , 208, 209, 210) can be formed in a protected state. For this reason, in various processes such as patterning, there is an advantage that the photoelectric conversion film is reliably protected by the protective film 204 and characteristic deterioration of the photoelectric conversion film can be prevented. When the photoelectric conversion film contains an organic material, the method is more effective because characteristic deterioration due to the influence of the process is particularly concerned. Such an effect can be similarly obtained when forming a mask pattern when forming the wiring 218 in FIG.

尚、光電変換膜の特性劣化を防ぐ上で必要な保護膜204の条件は、その水透過率が低いことが好ましい。具体的には、水透過率が10g/m・day以下であることが好ましく、より好ましくは、1g/m・day以下、より好ましくは、1×10−9〜1×10−2g/m・day、より好ましくは1×10−9g/m・day以上1×10−2g/m・day以下、より好ましくは1×10−9g/m・day以上1×10−4g/m・day以下である。水透過性は、例えば米国MOCON社製の水透過性測定装置で測定することができる。 In addition, it is preferable that the conditions of the protective film 204 required in order to prevent the characteristic deterioration of a photoelectric converting film have the low water permeability. Specifically, the water permeability is preferably 10 g / m 2 · day or less, more preferably 1 g / m 2 · day or less, more preferably 1 × 10 −9 to 1 × 10 −2 g. / M 2 · day, more preferably 1 × 10 −9 g / m 2 · day to 1 × 10 −2 g / m 2 · day or less, more preferably 1 × 10 −9 g / m 2 · day to 1 × 10 −4 g / m 2 · day or less. The water permeability can be measured, for example, with a water permeability measuring device manufactured by MOCON, USA.

一般に、フォトリソグラフィーにおいてレジストパターンを形成する場合には、水洗処理等によって純水が用いられるが、このような条件に設定しておくことで、この純水が光電変換膜に到達してしまうといったことを確実に防ぐことができる。また、保護膜204は1層構造である必要はなく、複数の絶縁膜からなる多層構造であっても良い。多層構造の場合には、光電変換膜の保護性能をより向上させることができる。   In general, when forming a resist pattern in photolithography, pure water is used by a washing process or the like. However, if such a condition is set, the pure water reaches the photoelectric conversion film. This can be surely prevented. In addition, the protective film 204 does not need to have a single layer structure, and may have a multilayer structure including a plurality of insulating films. In the case of a multilayer structure, the protection performance of the photoelectric conversion film can be further improved.

ここで、上記の製造プロセスを更に詳細に説明する。
本実施の形態では、第二電極膜としての透明電極膜205,206のパターニングを、還元性プラズマによって表面処理を行った後、前記基板を基板温度150℃以下でドライエッチングすることによって実現する。
Here, the above manufacturing process will be described in more detail.
In the present embodiment, the patterning of the transparent electrode films 205 and 206 as the second electrode film is realized by performing a surface treatment with reducing plasma and then dry etching the substrate at a substrate temperature of 150 ° C. or lower.

この構成により、還元性プラズマ処理を行うことによってメタルリッチな膜となり、この状態でArでたたくことによって高温にしなくてもエッチング可能な状態となるため、基板を150℃以下に維持することができ、有機半導体膜のパターニングに際して素子特性を劣化させる物質の生成あるいは膜物質との反応が生じることなく維持され、信頼性の高いドライエッチングを実現することが可能となる。   With this configuration, a reducing plasma treatment is performed to form a metal-rich film, and in this state, the substrate can be maintained at 150 ° C. or lower because it can be etched without being heated to a high temperature by hitting with Ar. In the patterning of the organic semiconductor film, the generation of a substance that deteriorates the device characteristics or the reaction with the film substance does not occur, and it is possible to realize highly reliable dry etching.

本発明においては、信号読出回路が形成された基板上に、第一電極膜、有機半導体膜、該第一電極膜に対向する第二電極膜をこの順に積層を行う。この積層をした後、第二電極膜を微細加工する必要がある。第一電極膜または第二電極膜を製膜後、第一電極膜または第二電極膜をドライエッチングにて形状加工する際に、基板温度を150℃以下にすることが重要なポイントである。基板温度は、好ましくは80℃以下、より好ましくは40℃以下である。第一電極膜または第二電極膜には透明電極を用いることが多い。該透明電極の透過率が波長400nm〜700nmにおいて60%以上が好ましく、より好ましくは、80%以上であり、より好ましくは90%以上、より好ましくは95%以上である。このような第二電極のドライエッチングの際には、基板に温度をかけることが普通である。しかし、本発明における素子を作成する場合には、上記温度を150℃以下にしないと素子特性が極めて悪化することが明らかとなった。その理由は、エッチングガス存在下での高温条件では、素子特性を劣化させるある種の物質の生成または膜物質との反応が起こるためと考えられるためである。通常の液晶displayや半導体デバイス、従来素子では、そういったことが起こらないため、これは本発明の素子に特異的な現象であり、容易に推測しえない発明である。
本発明の効果は、特に第一電極膜または第二電極膜がITO、IZO、SnO、ATO、ZnO、TiO、FTOなどの金属酸化物から選ばれる少なくとも一つの材料を含む場合に、特に有効に機能するため好ましい。
In the present invention, a first electrode film, an organic semiconductor film, and a second electrode film facing the first electrode film are stacked in this order on a substrate on which a signal readout circuit is formed. After the lamination, it is necessary to finely process the second electrode film. When forming the first electrode film or the second electrode film by dry etching after forming the first electrode film or the second electrode film, it is important to set the substrate temperature to 150 ° C. or lower. The substrate temperature is preferably 80 ° C. or lower, more preferably 40 ° C. or lower. A transparent electrode is often used for the first electrode film or the second electrode film. The transmittance of the transparent electrode is preferably 60% or more at a wavelength of 400 nm to 700 nm, more preferably 80% or more, more preferably 90% or more, more preferably 95% or more. In such dry etching of the second electrode, it is common to apply a temperature to the substrate. However, when producing an element according to the present invention, it has been found that the element characteristics are extremely deteriorated unless the temperature is set to 150 ° C. or lower. This is because, under high temperature conditions in the presence of an etching gas, it is considered that a certain kind of substance that deteriorates device characteristics is generated or reacts with a film substance. Since this does not occur with normal liquid crystal displays, semiconductor devices, and conventional devices, this is a phenomenon specific to the device of the present invention and cannot be easily guessed.
The effect of the present invention is particularly effective when the first electrode film or the second electrode film contains at least one material selected from metal oxides such as ITO, IZO, SnO 2 , ATO, ZnO, TiO 2 and FTO. It is preferable because it functions effectively.

また、ドライエッチング時に、HCl、HBr、HI、CH、CHOH、Ar、N、Oの中から選ばれる少なくとも一つのガスを用いてドライエッチングする場合に、本発明の効果は大きいため、本発明においてこれらのガスを用いることはより好ましく、さらに、本発明では以下のように行うことが望ましい。
なお、ドライエッチング時に、還元性プラズマすなわち、還元性分子または原子を含むプラズマにより処理した後に、HCl、HBr、HI、CH、CHOH、Ar、N、Xe、Kr、Oの中から選ばれる少なくとも一つのガスを用いてドライエッチングすることのが好ましく望ましい。また、さらに好ましくは該還元性分子または原子を含むプラズマが、炭素、水素、窒素、硫黄、ヨウ素、塩素、臭素の中から選ばれる少なくとも一つの元素を含有する原子または分子が存在することでありる。さらに好ましくは、該還元性分子または原子を含むプラズマが、一酸化炭素、水素、一酸化窒素、一酸化硫黄、ヨウ素、塩素、臭素の中から選ばれる少なくとも一つの分子を含むことであり、最も好ましいのは、一酸化炭素、または水素を含むことである。特に、本発明において特記すべきことは、これらの分子を必ずしもガスの形で供給する必要性は必ずしもない。例えばエッチングガスCHFのように、ある酸化物をCHFプラズマを用いてプラズマ処理を行った際には、通常の条件下で一酸化窒素が存在することが明らかとなっている。これは、酸化物の酸素とCHFの炭素が結合して、一酸化炭素が生じたためであり、本発明はこのようにプラズマ処理過程で発生してプラズマ中に存在する分子を用いる場合についても、本発明の構成要件として含まれるとする有効である。
In addition, when dry etching is performed using at least one gas selected from HCl, HBr, HI, CH 4 , CH 3 OH, Ar, N 2 , and O 2 , the effect of the present invention is great. Therefore, it is more preferable to use these gases in the present invention, and it is desirable to carry out as follows in the present invention.
During dry etching, after treatment with reducing plasma, that is, plasma containing reducing molecules or atoms, in HCl, HBr, HI, CH 4 , CH 3 OH, Ar, N 2 , Xe, Kr, and O 2 It is preferable to perform dry etching using at least one gas selected from the group consisting of: More preferably, the reducing molecule or atom-containing plasma has an atom or molecule containing at least one element selected from carbon, hydrogen, nitrogen, sulfur, iodine, chlorine and bromine. The More preferably, the plasma containing the reducing molecule or atom contains at least one molecule selected from carbon monoxide, hydrogen, nitric oxide, sulfur monoxide, iodine, chlorine, bromine, Preference is given to containing carbon monoxide or hydrogen. In particular, it should be noted that it is not always necessary to supply these molecules in the form of a gas. For example, when an oxide such as the etching gas CHF 3 is subjected to plasma treatment using CHF 3 plasma, it is clear that nitrogen monoxide exists under normal conditions. This is because the oxide oxygen and the carbon of CHF 3 are combined to produce carbon monoxide, and the present invention also applies to the case where molecules generated in the plasma treatment process and present in the plasma are used. It is effective to be included as a constituent requirement of the present invention.

また、本発明の一つであるHCl、HBr、HI、CH、CHOH、Ar、N、Oの中から選ばれる少なくとも一つのガスを用いてドライエッチングする前に行うに際し、還元性分子または原子を含むプラズマにより処理する方法は、基板温度を150℃以下では達成できなかったエッチングレートの維持の他、さまざまなことが可能となると同時に、本発明では有機半導体を含む素子の耐久性向上にも寄与することがわかった。なお、本発明におけるドライエッチング方式は、誘導結合型でも容量結合型でもどのような方式でも得られる効果は同様であると考えられる。 In addition, when performing the dry etching using at least one gas selected from HCl, HBr, HI, CH 4 , CH 3 OH, Ar, N 2 , and O 2 , which is one of the present invention, In addition to maintaining the etching rate that could not be achieved at a substrate temperature of 150 ° C. or lower, various methods can be used for the method of processing with a plasma containing a functional molecule or an atom. It has been found that this also contributes to improving the performance. The dry etching method in the present invention is considered to have the same effect that can be obtained by any method regardless of inductive coupling type or capacitive coupling type.

また、本発明における第一電極膜、第二電極膜、機能膜としての有機半導体膜の作成形成方法としては、基本的にどんな方法であっても良い。抵抗加熱真空蒸着装置、RFスパッタ装置、DCスパッタ装置、対向ターゲット式スパッタ装置、CVD、MBE、PLD、塗布法などを用いた方法を挙げることができるが、本発明はこれに限定されるものではない。   In addition, the first electrode film, the second electrode film, and the method for producing and forming the organic semiconductor film as the functional film in the present invention may be basically any method. Examples include a resistance heating vacuum deposition apparatus, an RF sputtering apparatus, a DC sputtering apparatus, a counter target sputtering apparatus, CVD, MBE, PLD, and a coating method. However, the present invention is not limited to this. Absent.

次に、上記のような本発明の構造に対して、本発明とは異なる構造を比較用として示す。
図12は、本発明とは違う構造を持つ配線構造で、この構造の配線2208上部の一部は絶縁膜2209と接しているが、下部は絶縁膜と接していない。この構造は一見すると単純で第二電極2207上に絶縁膜2209が1種しか存在せずプロセス上も優位なように思えるが、この方式では良好な光電変換特性が得られない。
Next, for the structure of the present invention as described above, a structure different from the present invention is shown for comparison.
FIG. 12 shows a wiring structure having a structure different from that of the present invention. A part of the upper part of the wiring 2208 in this structure is in contact with the insulating film 2209, but the lower part is not in contact with the insulating film. At first glance, this structure is simple and only one type of insulating film 2209 exists on the second electrode 2207, and it seems that the process is superior. However, this method cannot provide good photoelectric conversion characteristics.

通常のよく知られた半導体デバイスでは、このような違いは大きくなく、むしろプロセス上簡略化したい場合には、このような配線構造を持たせることも多い。また、概して光電変換膜に有機材料を用いている場合は(特に有機半導体を用いている場合)、この構造がとられる。光電変換膜に有機材料を用いている場合(特に有機半導体を用いている場合)この構造がとられるのは、マスク法にて素子の作成を行うためである。マスク法では微細なコンタクトホールをあけることが不可能なため、絶縁膜を設置せずこのように配線を行うわけである。   In ordinary well-known semiconductor devices, such a difference is not so great. Rather, when it is desired to simplify the process, such a wiring structure is often provided. In general, when an organic material is used for the photoelectric conversion film (particularly when an organic semiconductor is used), this structure is adopted. When an organic material is used for the photoelectric conversion film (particularly when an organic semiconductor is used), this structure is taken because an element is formed by a mask method. Since it is impossible to make a fine contact hole by the mask method, wiring is performed in this way without installing an insulating film.

次に、本発明に係る配線構造と、本発明とは異なる配線構造との作成プロセスを比較する。図1と同じように用意した信号読出基板に、本発明とは異なる配線構造を作成するプロセスの一例をここで提示する。
図13は、第一電極2204が作成され、光電変換膜2206、第二電極膜2207を全面に製膜した後、レジストを全面塗布し、フォトリソグラフィー技術を用いて、所望のパターンを形成し、第二電極膜2207をエッチングし、レジスト剥離、第二電極2207をマスクにして光電変換膜2206をエッチングした後の段階を示す図である。
Next, a process for creating a wiring structure according to the present invention and a wiring structure different from the present invention will be compared. An example of a process for creating a wiring structure different from the present invention on a signal readout board prepared in the same manner as in FIG. 1 is presented here.
In FIG. 13, the first electrode 2204 is formed, the photoelectric conversion film 2206 and the second electrode film 2207 are formed on the entire surface, then a resist is applied on the entire surface, and a desired pattern is formed using a photolithography technique. It is a figure which shows the step after etching the 2nd electrode film 2207, resist peeling, and etching the photoelectric converting film 2206 using the 2nd electrode 2207 as a mask.

図13の段階から、図14に示すように第二電極2207をマスクにして第二電極PAD2205までエッチングを行い、図15に示すように配線2208を全面製膜する。ここから先ほどと同様に光リソグラフィー技術を用いて、配線2208を図16のように残し、図17に示すように絶縁膜2209を全面製膜する。   From the stage of FIG. 13, etching is performed up to the second electrode PAD 2205 using the second electrode 2207 as a mask as shown in FIG. 14, and a wiring 2208 is formed on the entire surface as shown in FIG. From here on, the optical lithography technique is used to leave the wiring 2208 as shown in FIG. 16, and the insulating film 2209 is formed on the entire surface as shown in FIG.

図17に示す本発明とは異なる構造は、本発明の構造を作成した場合に比べて、光電変換特性が悪化する。理由は明らかでないが、この構造及び構造を作成するプロセスが、プロセス中の光電変換膜の損傷を招いていると推測している。本発明の構造とした場合、この損傷の程度は、特に第二電極がITO、IZO、SnO2、ATO、ZnO、TiO2、FTOの少なくとも一つの材料を含む場合、または、配線が、Al、Pt、W、Au、Ag、Ta、Cu、Cr、Mo、Ti、Ni、Pd、Znの少なくとも一つの材料を含む場合に小さくなり、本発明の効果が増大する。 The structure different from the present invention shown in FIG. 17 is deteriorated in photoelectric conversion characteristics as compared with the case where the structure of the present invention is created. Although the reason is not clear, it is presumed that this structure and the process for producing the structure cause damage to the photoelectric conversion film during the process. In the case of the structure of the present invention, the degree of damage is determined particularly when the second electrode contains at least one material of ITO, IZO, SnO 2 , ATO, ZnO, TiO 2 , or FTO, or when the wiring is made of Al, When at least one material of Pt, W, Au, Ag, Ta, Cu, Cr, Mo, Ti, Ni, Pd, and Zn is included, the effect is reduced.

なお、バリヤーメタルの形成について補足すると、配線218とボンディングPAD220との間にもバリヤーメタルを形成する場合には、図7において、ボンディングPAD220上の絶縁膜211にも開口を空けてボンディングPAD220の一部を露出させておき、次の工程で、ボンディングPAD220の露出面上にもバリヤーメタルを成膜すれば良い。   Note that supplementing the formation of the barrier metal, in the case where the barrier metal is also formed between the wiring 218 and the bonding PAD 220, in FIG. The barrier metal may be deposited on the exposed surface of the bonding PAD 220 in the next step.

または、図7において、ボンディングPAD220上の絶縁膜211にも開口を空けてボンディングPAD220の一部を露出させておき、次の工程で、バリヤーメタルを全面に成膜し、その上に配線材料218を成膜した後、バリヤーメタルと配線材料218を一緒にパターニングすることで、配線218と透明電極膜206との間及び配線218とボンディングPAD220との間に、バリヤーメタルを介在させるようにしても良い。   Alternatively, in FIG. 7, an opening is also formed in the insulating film 211 on the bonding PAD 220 to expose a part of the bonding PAD 220, and in the next step, a barrier metal is formed on the entire surface, and a wiring material 218 is formed thereon. Then, the barrier metal and the wiring material 218 are patterned together so that the barrier metal is interposed between the wiring 218 and the transparent electrode film 206 and between the wiring 218 and the bonding PAD 220. good.

以上説明した光電変換膜積層型固体撮像素子では、光電変換膜が、少なくともホール輸送性有機材料及び電子輸送性有機材料を含み、これらが下からホール輸送性有機材料、電子輸送性有機材料という順番で位置する構造をとることが特に好ましい。ホール輸送性有機材料及び電子輸送性有機材料を用いて光電変換膜を作成した場合には、上述した構造にした方が、素子の性能が高くなることが実験的に証明されているためである。   In the photoelectric conversion film stacked solid-state imaging device described above, the photoelectric conversion film includes at least a hole transporting organic material and an electron transporting organic material, and these are in the order of a hole transporting organic material and an electron transporting organic material from the bottom. It is particularly preferable to adopt a structure located at This is because, when a photoelectric conversion film is formed using a hole transporting organic material and an electron transporting organic material, it has been experimentally proved that the performance of the device is higher when the structure described above is used. .

本発明のおいて最も好ましい態様を述べる。
基板上に、第一電極膜と、該第一電極膜に対向する第二電極膜と、前記第一電極膜と前記第二電極膜の間に配置された機能膜と、前記第一電極膜及び前記第二電極膜に電位を与える配線と、を有する機能素子であって、
(1)前記第二電極膜の上層に前記機能層の側壁を覆うように形成された第一絶縁膜
(2)前記第一絶縁膜内に前記第二電極膜まで貫通して形成され、前記第二電極膜接続用の前記配線が内部に延設されたコンタクトホール
(3)前記第二電極と前記第一絶縁膜との間に第二絶縁膜が設置され、
(4)機能膜が少なくともホール輸送性有機材料及び電子輸送性有機材料を含み、前記機能膜が、前記基板側から前記第一電極、前記ホール輸送性有機材料、前記電子輸送性有機材料、前記第二電極の順で積層されており、
(5)該コンタクトホールが各画素部に存在し、かつ、大きさが5μm以下であることを特徴とする機能素子である。
The most preferred embodiment of the present invention will be described.
On the substrate, a first electrode film, a second electrode film facing the first electrode film, a functional film disposed between the first electrode film and the second electrode film, and the first electrode film And a wiring for applying a potential to the second electrode film,
(1) A first insulating film formed on the second electrode film so as to cover a side wall of the functional layer. (2) Formed through the first insulating film to the second electrode film, A contact hole in which the wiring for connecting the second electrode film extends (3) a second insulating film is installed between the second electrode and the first insulating film;
(4) The functional film includes at least a hole transporting organic material and an electron transporting organic material, and the functional film includes, from the substrate side, the first electrode, the hole transporting organic material, the electron transporting organic material, Are stacked in the order of the second electrode,
(5) A functional element having the contact hole in each pixel portion and a size of 5 μm or less.

この好ましい理由は、以下のとおりである。
機能膜の性能はホール輸送性有機材料及び電子輸送性有機材料を含み、前記機能膜が、前記基板側から前記第一電極、前記ホール輸送性有機材料、前記電子輸送性有機材料、前記第二電極の順で積層されることで、最も良い性能を達することができる。
しかし、この構成を従来法で基板に積層する場合、発光素子の場合は、基板の駆動トランジスターにPMOSを使用しなければならない点、光電変換膜の場合には、信号電荷を正孔にしたり、同じくPMOSを使用しなければならないなどの点から、基板側の性能が低下し、トータルとして性能を最大限に引き出すことができない。しかし、本発明の以下の態様によってその最大限の力を引き出すことができる。第一絶縁膜内に第二電極膜まで貫通して形成され、前記第二電極膜接続用の前記配線が内部に延設されたコンタクトホールを形成し、そのコンタクトホールが各画素部に存在し、かつ、大きさが5μm以下である。加えて、この態様を性能劣化を全く起こさず形成するのは、大きな困難を伴う。しかし、本発明の最も好ましい例を用いると、理想に近い形となる。それは、前記第二電極膜の上層に前記機能層の側壁を覆うように形成された第一絶縁膜があって、かつ、前記第二電極と前記第一絶縁膜との間に第二絶縁膜が設置されている場合である。この絶縁膜2層構造は、機能膜の劣化を引き起こさず素子の性能を最大限に引き出すことができる。第二絶縁膜がフォトリソ工程から機能膜を守り、第一絶縁膜が機能膜の大気暴露を防止する。
The reason for this preference is as follows.
The performance of the functional film includes a hole transporting organic material and an electron transporting organic material, and the functional film includes the first electrode, the hole transporting organic material, the electron transporting organic material, and the second transporting material from the substrate side. The best performance can be achieved by stacking the electrodes in order.
However, when this structure is laminated on a substrate by a conventional method, in the case of a light emitting element, a PMOS must be used as a driving transistor of the substrate. In the case of a photoelectric conversion film, a signal charge is changed to a hole, Similarly, the performance on the substrate side deteriorates because a PMOS must be used, and the total performance cannot be maximized. However, the maximum force can be extracted by the following aspects of the present invention. A contact hole is formed in the first insulating film so as to penetrate to the second electrode film, and the wiring for connecting the second electrode film is formed therein, and the contact hole exists in each pixel portion. And the size is 5 μm or less. In addition, it is very difficult to form this embodiment without causing any performance degradation. However, using the most preferred example of the present invention, the shape is close to ideal. It has a first insulating film formed so as to cover the side wall of the functional layer above the second electrode film, and a second insulating film between the second electrode and the first insulating film Is installed. This insulating film two-layer structure can bring out the performance of the device to the maximum without causing deterioration of the functional film. The second insulating film protects the functional film from the photolithography process, and the first insulating film prevents the functional film from being exposed to the atmosphere.

次に、上記の光電変換膜積層型固体撮像素子の変形例を説明する。
この変形例は、第二電極膜上に機能層の側壁を覆うように形成された第一絶縁膜と、第一絶縁膜内に第二電極膜まで貫通して形成され、第二電極膜接続用の配線が内部に延設されたコンタクトホールと、第二電極と前記第一絶縁膜との間に介装された第二絶縁膜とを有する構成となっている。本構成の場合、本発明の効果が一層大きくなる。
前述のプロセスと比較できるように図2〜図4までは共通プロセスとして記述することができる。それに続くプロセスとして、先ほどのように第二電極(205,206)をエッチングせずに、図18のように絶縁膜(第二絶縁膜)2301を製膜する。この上にフォトリソグラフィーにより、レジスト2310を図19のように形成し、まずこの絶縁膜2301をレジストパターンに従って、図20のようにエッチングする。この後、第二電極2207をエッチングする前に、図21のようにレジスト2310を除去する。このレジスト2310の除去は、酸素アッシングなどのドライプロセスが望ましいが、第二電極2207が光電変換層2206を保護する役割が大きい場合には、通常の剥離液を用いたアッシングが可能である。この点は非常に重要で、製造プロセスの簡略化と省コスト化等に有益となる大きな効果である。さらに、図22のように、絶縁膜を2301をマスクとしてエッチングを行う。その後、絶縁膜(第一絶縁膜)2302を製膜し、この絶縁膜2302上にレジストパターン2311を図23のように形成し、図24のようにPAD空けを行い、レジスト2311を除去した後、配線材料を製膜する。そして、図25のように配線2303を形成した後、図26のように最後に絶縁膜2304を製膜する。
Next, a modified example of the photoelectric conversion film stacked solid-state imaging device will be described.
This modification is formed on the second electrode film so as to cover the side wall of the functional layer, and is formed so as to penetrate through the first insulating film to the second electrode film. And a second insulating film interposed between the second electrode and the first insulating film. In the case of this configuration, the effect of the present invention is further increased.
2 to 4 can be described as a common process so that it can be compared with the aforementioned process. As a subsequent process, an insulating film (second insulating film) 2301 is formed as shown in FIG. 18 without etching the second electrodes (205, 206) as described above. A resist 2310 is formed thereon by photolithography as shown in FIG. 19, and the insulating film 2301 is first etched according to the resist pattern as shown in FIG. Thereafter, before etching the second electrode 2207, the resist 2310 is removed as shown in FIG. The resist 2310 is removed by a dry process such as oxygen ashing. However, when the second electrode 2207 plays a large role in protecting the photoelectric conversion layer 2206, ashing using a normal stripping solution can be performed. This point is very important, and is a great effect that is useful for simplifying the manufacturing process and reducing costs. Further, as shown in FIG. 22, the insulating film is etched using 2301 as a mask. After that, an insulating film (first insulating film) 2302 is formed, a resist pattern 2311 is formed on the insulating film 2302 as shown in FIG. 23, PAD is removed as shown in FIG. 24, and the resist 2311 is removed. Then, a wiring material is formed. Then, after forming the wiring 2303 as shown in FIG. 25, an insulating film 2304 is finally formed as shown in FIG.

本変形例の構造は、以下の観点で有効である。図21のレジスト除去の際に、第二電極2207が光電変換膜2206の全面を覆っているため、光電変換膜2206が損傷しやすいものであっても、剥離液を用いたレジスト除去が可能である。この点が前述した例に対して効果が大きい点である。特に、光電変換膜2206が有機材料を用いている場合は、この効果は非常に大きく、さらに光電変換膜2206が少なくともホール輸送性有機材料及び電子輸送性有機材料を含む場合には、極めてその効果は大きい。
また、図23におけるレジスト2311により絶縁膜2302を除去する際、絶縁膜2302の下層に絶縁膜2207が敷設されているため、第二電極膜2207を通して光電変換膜2206が劣化することはない。従って、絶縁膜2302の除去にはウェットエッチングも利用可能となる。さらに、図23におけるレジスト除去の際は、絶縁膜2302が光電変換膜2206の側壁を覆っているため、レジスト除去による光電変換膜2206の特性劣化が防止される。
The structure of this modification is effective from the following viewpoints. Since the second electrode 2207 covers the entire surface of the photoelectric conversion film 2206 when removing the resist in FIG. 21, the resist can be removed using a stripping solution even if the photoelectric conversion film 2206 is easily damaged. is there. This is a significant effect over the example described above. In particular, when the photoelectric conversion film 2206 uses an organic material, this effect is very large, and when the photoelectric conversion film 2206 includes at least a hole transporting organic material and an electron transporting organic material, the effect is extremely high. Is big.
In addition, when the insulating film 2302 is removed with the resist 2311 in FIG. 23, since the insulating film 2207 is laid under the insulating film 2302, the photoelectric conversion film 2206 does not deteriorate through the second electrode film 2207. Therefore, wet etching can also be used to remove the insulating film 2302. Further, since the insulating film 2302 covers the side wall of the photoelectric conversion film 2206 at the time of removing the resist in FIG. 23, the characteristic deterioration of the photoelectric conversion film 2206 due to the resist removal is prevented.

光電変換膜2206を覆い配線2303の下部に存在する絶縁膜2302は、特に前述した水透過率に関しては重要な特性である。この特性による効果は、光電変換膜2206に有機材料を用いている場合に大きく、さらに光電変換膜2206が少なくともホール輸送性有機材料及び電子輸送性有機材料を含む場合には、極めてその効果が大きいものとなる。   The insulating film 2302 that covers the photoelectric conversion film 2206 and exists below the wiring 2303 is an important characteristic particularly with respect to the water permeability described above. The effect of this characteristic is great when an organic material is used for the photoelectric conversion film 2206, and when the photoelectric conversion film 2206 includes at least a hole transporting organic material and an electron transporting organic material, the effect is extremely large. It will be a thing.

(第二実施形態)
次に、本発明に係る機能素子が発光素子である例を説明する。なお、同様の形態として光電変換膜積層型固体撮像素子とする場合には、基板として第一実施形態に記したものや、後述の第三、第四の実施形態に用いたものを利用できる。ここでの発光素子は、ディスプレイ等に用いられる素子であり、画像の1画素を表現するための光を発する部分を1画素として以下では説明する。
(Second embodiment)
Next, an example in which the functional element according to the present invention is a light emitting element will be described. In addition, when setting it as a photoelectric conversion film laminated | stacked solid-state image sensor as a similar form, what was described in 1st embodiment as a board | substrate, and what was used for the below-mentioned 3rd and 4th embodiment can be utilized. The light emitting element here is an element used for a display or the like, and will be described below assuming that a portion emitting light for expressing one pixel of an image is one pixel.

図27(a)は発光素子の2画素分の概略構成を示す表面模式図、(b)は(a)に示すα−α’線での断面模式図である。また(c)は本実施形態で用いることのできる基板回路の一例で、(d)は従来技術でよく用いられる基板回路の例である。(c)の特徴は、発光素子の駆動トランジスタとしてNMOSを用いることができる点であり、本実施形態の構造により実現する。
この発光素子は、第二電極膜上に機能層の側壁を覆うように形成された第一絶縁膜と、第一絶縁膜内に第二電極膜まで貫通して形成され、第二電極膜接続用の配線が内部に延設されたコンタクトホールと、第二電極と前記第一絶縁膜との間に介装された第二絶縁膜とを有する構成となっている。
FIG. 27A is a schematic surface view illustrating a schematic configuration of two pixels of the light emitting element, and FIG. 27B is a schematic cross-sectional view taken along the line α-α ′ illustrated in FIG. (C) is an example of a substrate circuit that can be used in this embodiment, and (d) is an example of a substrate circuit that is often used in the prior art. The feature (c) is that an NMOS can be used as a drive transistor of the light emitting element, which is realized by the structure of this embodiment.
The light emitting element is formed on the second electrode film so as to cover the side wall of the functional layer, and is formed so as to penetrate through the first insulating film up to the second electrode film. And a second insulating film interposed between the second electrode and the first insulating film.

図27(b)に示すように、シリコン基板2407の表面部にはpウェル層2408が形成され、ここに駆動トランジスタのドレイン2404が形成されている。pウェル層2408上には絶縁膜2412が形成され、その上には絶縁膜2413が形成されている。絶縁膜2412内の電流供給部2404上にはプラグ2410Aが形成され、プラグ2410Aは絶縁膜2413内に形成された電極パッド2411Aに接続されている。電極パッド2411A上にはプラグ2410Bが形成され、プラグ2410Bは絶縁膜2415内に形成された電極パッド2411Bに接続されている。このように、電極パッド2411Bと駆動トランジスタのドレイン2404とは電気的に接続されている。   As shown in FIG. 27B, a p-well layer 2408 is formed on the surface portion of the silicon substrate 2407, and a drain 2404 of the driving transistor is formed here. An insulating film 2412 is formed on the p-well layer 2408, and an insulating film 2413 is formed thereon. A plug 2410A is formed on the current supply portion 2404 in the insulating film 2412, and the plug 2410A is connected to an electrode pad 2411A formed in the insulating film 2413. A plug 2410B is formed on the electrode pad 2411A, and the plug 2410B is connected to the electrode pad 2411B formed in the insulating film 2415. In this way, the electrode pad 2411B and the drain 2404 of the driving transistor are electrically connected.

絶縁膜2413内には、電極パッド2411Aと第一電極膜2402を電気的に接続するための図示しないメタル配線が形成されている。絶縁膜2415内には、下から順に第一電極膜2402、発光膜2405、第二電極膜2401、絶縁性の保護膜(第二絶縁膜)2414が形成されている。該発光膜内は、下から順にホール輸送性材料、電子輸送性材料と位置することが望ましい。絶縁膜(第一絶縁膜)2415内の第二電極膜2401上の一部及び電極パッド2411B上の一部には開口が形成され、この開口内部と絶縁膜2401上にはバリヤーメタル2406が形成されている。バリヤーメタル2406上には、第二電極膜2401と電極パッド2411Bとを電気的に接続するための配線2403が形成されている。配線2403上には配線2403を保護する保護膜2416が形成されている。本実施形態では、平面視上、第一電極膜2402と重なる部分を画素部と定義する。   In the insulating film 2413, a metal wiring (not shown) for electrically connecting the electrode pad 2411A and the first electrode film 2402 is formed. In the insulating film 2415, a first electrode film 2402, a light emitting film 2405, a second electrode film 2401, and an insulating protective film (second insulating film) 2414 are formed in this order from the bottom. It is desirable that the light emitting film is positioned as a hole transporting material and an electron transporting material in order from the bottom. An opening is formed in part of the insulating film (first insulating film) 2415 on the second electrode film 2401 and part of the electrode pad 2411B, and a barrier metal 2406 is formed in the opening and on the insulating film 2401. Has been. A wiring 2403 for electrically connecting the second electrode film 2401 and the electrode pad 2411B is formed on the barrier metal 2406. A protective film 2416 for protecting the wiring 2403 is formed over the wiring 2403. In the present embodiment, a portion overlapping the first electrode film 2402 in plan view is defined as a pixel portion.

図13(c)に示すように、本実施形態の発光素子の駆動回路は、NMOSトランジスタ2420と、駆動トランジスタであるNMOSトランジスタ2421と、コンデンサ2422と、ダイオード2423と、走査信号線2424と、電源供給線2425と、データ信号線2426とを備える。従来の駆動回路は、図13(d)に示すように、駆動トランジスタとしてPMOSトランジスタ2421’を用いている。このように、本実施形態の発光素子の構成によれば、駆動回路の駆動トランジスタとしてNMOS型のものを用いることができる。   As shown in FIG. 13C, the driving circuit of the light emitting element of this embodiment includes an NMOS transistor 2420, an NMOS transistor 2421 as a driving transistor, a capacitor 2422, a diode 2423, a scanning signal line 2424, a power source. A supply line 2425 and a data signal line 2426 are provided. As shown in FIG. 13D, the conventional driving circuit uses a PMOS transistor 2421 'as a driving transistor. Thus, according to the configuration of the light emitting element of the present embodiment, an NMOS transistor can be used as the drive transistor of the drive circuit.

NMOSトランジスタはキャリアーが電子であるため移動度が高く、トランジスタの面積を半分程度に小さくできる。特に、発光素子に有機材料が含まれている場合その駆動電流が大きくその面積は比較的大きくなりやすいため、これは想像以上に大きなメリットである。また、基板にSi単結晶基板を用いる場合、NMOSトランジスタとPMOSトランジスタを共存させるためには、どちらかをキャリアーと逆特性のWell上に作成しなければならない。このWell作成が、デザインルールに大変大きな束縛を与える(例えば、PMOS側をNwell上に作成した場合、NwellとNMOSトランジスタの距離を十分とらなくてはならない)。この二つの効果は画素部が小さい機能素子においては、性能差に決定的に影響する。   An NMOS transistor has high mobility because carriers are electrons, and the area of the transistor can be reduced to about half. In particular, when an organic material is included in the light-emitting element, the driving current is large and the area is likely to be relatively large. In addition, when a Si single crystal substrate is used as the substrate, in order for the NMOS transistor and the PMOS transistor to coexist, one of them must be formed on a well having a reverse characteristic to that of the carrier. This well creation gives a very large constraint on the design rule (for example, if the PMOS side is created on the Nwell, the distance between the Nwell and the NMOS transistor must be sufficiently large). These two effects decisively affect the difference in performance in a functional element with a small pixel portion.

また、図27に示す発光素子は、配線2403と第二電極膜2401との間にバリヤーメタル2406が介在する構成のため、第一実施形態と同様に、その駆動耐久特性を向上させることができる。本実施形態で説明した第一電極膜、第二電極膜、バリヤーメタル、プラグ、配線、及び電極パッド等は、第一実施形態で説明した材料をそのまま用いることができる。発光膜としては、有機材料を含むものを用いた場合に、より特性劣化防止の効果を得ることができる。   In addition, since the barrier metal 2406 is interposed between the wiring 2403 and the second electrode film 2401 in the light emitting element shown in FIG. 27, the driving durability characteristics can be improved as in the first embodiment. . The materials described in the first embodiment can be used as they are for the first electrode film, the second electrode film, the barrier metal, the plug, the wiring, and the electrode pad described in the present embodiment. When a light emitting film containing an organic material is used, an effect of preventing characteristic deterioration can be further obtained.

また、絶縁膜2415及び保護膜2414の水透過率は10g/m2・day以下であることが好ましく、より好ましくは、1g/m・day以下、より好ましくは、1×10−9〜1×10−2g/m・day、より好ましくは1×10−9g/m・day以上1×10−2g/m・day以下、より好ましくは1×10−9g/m・day以上1×10−4g/m・day以下である。また、バリヤーメタルは、第一電極膜2402と、それに接続されるメタル配線との間に設けてあっても良い。 The water permeability of the insulating film 2415 and the protective film 2414 is preferably 10 g / m 2 · day or less, more preferably 1 g / m 2 · day or less, and more preferably 1 × 10 −9 to 1 ×. 10 −2 g / m 2 · day, more preferably 1 × 10 −9 g / m 2 · day to 1 × 10 −2 g / m 2 · day, more preferably 1 × 10 −9 g / m 2. It is not less than day and not more than 1 × 10 −4 g / m 2 · day. Further, the barrier metal may be provided between the first electrode film 2402 and the metal wiring connected thereto.

以上のような構成の発光素子の製造プロセスについて、図面を参照して説明する。
図28〜図39は、図27に示す発光素子の製造工程を示す断面模式図である。図28は、第一電極膜2402までを作成した状態であり、ここまでは通常の半導体プロセスにて作成することができる。そのため、これ以降を詳しく説明することにする。
A manufacturing process of the light-emitting element having the above structure will be described with reference to the drawings.
28 to 39 are schematic cross-sectional views showing manufacturing steps of the light-emitting element shown in FIG. FIG. 28 shows a state where up to the first electrode film 2402 has been formed, and up to this point, it can be formed by a normal semiconductor process. Therefore, the subsequent steps will be described in detail.

第一電極膜2402を形成後、図29に示すように、第一電極膜2402上に、発光膜2405及び第二電極膜2401をこの順に積層する。次に、図30に示すように、第二電極膜2401上に発光膜2405を保護するための保護膜2414を形成する。次に、発光膜2405を画素毎に分離するために、図31に示すように、所定のレジストパターンRを保護膜2414上に形成する。   After forming the first electrode film 2402, as shown in FIG. 29, a light emitting film 2405 and a second electrode film 2401 are laminated in this order on the first electrode film 2402. Next, as shown in FIG. 30, a protective film 2414 for protecting the light emitting film 2405 is formed on the second electrode film 2401. Next, in order to separate the light emitting film 2405 for each pixel, a predetermined resist pattern R is formed on the protective film 2414 as shown in FIG.

次に、図32に示すように、レジストパターンRをマスクにして保護膜2414をエッチングする。次に、図33に示すように、レジストパターンRを除去する。次に、図34に示すように、保護膜2414をマスクにして、第一電極膜2402、発光膜2405、及び第二電極膜2401をエッチングする。次に、図35に示すように、全面に絶縁膜2415を形成する。次に、図36に示すように、絶縁膜2415上にレジストパターンRを形成する。次に、レジストパターンRをマスクにして絶縁膜2415及び保護膜2415をエッチングして、図37に示すように、第二電極膜2401上の一部及び電極パッド2411B上の一部に開口を形成する。   Next, as shown in FIG. 32, the protective film 2414 is etched using the resist pattern R as a mask. Next, as shown in FIG. 33, the resist pattern R is removed. Next, as shown in FIG. 34, the first electrode film 2402, the light emitting film 2405, and the second electrode film 2401 are etched using the protective film 2414 as a mask. Next, as shown in FIG. 35, an insulating film 2415 is formed on the entire surface. Next, as shown in FIG. 36, a resist pattern R is formed on the insulating film 2415. Next, the insulating film 2415 and the protective film 2415 are etched using the resist pattern R as a mask to form openings in a part on the second electrode film 2401 and a part on the electrode pad 2411B as shown in FIG. To do.

次に、バリヤーメタル2406を全面に形成した後、図38に示すように、第二電極膜2401と電極パッド2411Bとを接続する部分のみを残してバリヤーメタル2406をパターニングする。この状態で、第二電極膜2401及び電極パッド2411B上の開口にはバリヤーメタル2406が埋まった状態となる。次に、配線材料を成膜した後、バリヤーメタル2406上にのみ配線材料が残るようにパターニングを行って、図39に示すように配線2403を形成する。最後に、配線2403上に保護膜2416を形成して、図27(b)に示すような発光素子を得る。なお、配線2403とバリヤーメタル2406のパターニングは同時に行っても良い。   Next, after the barrier metal 2406 is formed on the entire surface, as shown in FIG. 38, the barrier metal 2406 is patterned leaving only a portion connecting the second electrode film 2401 and the electrode pad 2411B. In this state, the barrier metal 2406 is buried in the openings on the second electrode film 2401 and the electrode pad 2411B. Next, after forming a wiring material, patterning is performed so that the wiring material remains only on the barrier metal 2406 to form a wiring 2403 as shown in FIG. Finally, a protective film 2416 is formed over the wiring 2403 to obtain a light emitting element as shown in FIG. Note that the wiring 2403 and the barrier metal 2406 may be patterned at the same time.

この例での好ましい点は、レジストを形成する際に絶縁保護膜を機能膜上の全面に配置できる点、レジスト除去が第二電極の保護のもとで除去できる点である。即ち、この製造方法では、機能膜である発光膜2405上に保護膜2414と絶縁膜2415の2つの絶縁膜が存在した状態で、バリヤーメタル2406及び配線2403をパターニングして形成することができる。このため、バリヤーメタル2406及び配線2403形成時のフォトリソグラフィー工程において、発光膜2405へのダメージを極力少なくすることができ、発光膜2405の性能劣化を防ぐことができる。また、図27に示す発光素子の構成では、画素部に配線2403を形成しているため、この配線2403が小さければ小さいほど発光面積を大きくすることができるといった効果がある。なお、本実施形態は次の例のような三層積層構造にも適用することができる。   The preferable point in this example is that the insulating protective film can be disposed on the entire surface of the functional film when the resist is formed, and that the resist removal can be removed under the protection of the second electrode. That is, in this manufacturing method, the barrier metal 2406 and the wiring 2403 can be formed by patterning in a state where the two insulating films of the protective film 2414 and the insulating film 2415 exist on the light emitting film 2405 which is a functional film. Therefore, in the photolithography process when forming the barrier metal 2406 and the wiring 2403, damage to the light emitting film 2405 can be reduced as much as possible, and performance deterioration of the light emitting film 2405 can be prevented. In the structure of the light emitting element shown in FIG. 27, since the wiring 2403 is formed in the pixel portion, there is an effect that the smaller the wiring 2403 is, the larger the light emitting area can be. Note that this embodiment can also be applied to a three-layer structure as in the following example.

(第三実施形態)
次に、本発明に係る機能素子が光電変換膜積層型固体撮像素子であり、その構成として、2つの電極膜で挟まれた光電変換膜を3つシリコン基板上に積層して、シリコン基板上で3色の光を検出してカラー撮像を可能にする前述の第1の構成を説明する。
図40は、本発明の第三実施形態を説明するための光電変換膜積層型固体撮像素子の表面模式図である。図40に示す光電変換膜積層型固体撮像素子1100には、多数の受光部(画素)1101が、この例では縦横に格子状に配列されている。なお、ここでは光電変換膜積層型固体撮像素子の基本構造を先に説明し、後に本発明の特徴部分を有する構造について別途に説明する。
(Third embodiment)
Next, the functional element according to the present invention is a photoelectric conversion film laminated solid-state imaging device, and as its configuration, three photoelectric conversion films sandwiched between two electrode films are stacked on a silicon substrate, The first configuration described above that enables color imaging by detecting three colors of light will be described.
FIG. 40 is a schematic view of the surface of a photoelectric conversion film laminated solid-state imaging device for explaining a third embodiment of the present invention. In the photoelectric conversion film stacked solid-state imaging device 1100 shown in FIG. 40, a large number of light receiving portions (pixels) 1101 are arranged in a grid pattern in the vertical and horizontal directions in this example. Here, the basic structure of the photoelectric conversion film laminated solid-state imaging device will be described first, and the structure having the characteristic portion of the present invention will be described separately later.

基本構造としての光電変換膜積層型固体撮像素子1100の受光部1101の下側に設けられた半導体基板の表面には、列方向に並ぶ受光部1101の各列の夫々に対応して3本の垂直転送路(列方向CCDレジスタ)1102b,1102g,1102r(添え字b,g,rは、以下も同様であるが、夫々、青色(B),緑色(G),赤色(R)に対応する。)が形成されており、該半導体基板の下辺部には水平転送路(行方向CCDレジスタ)1103が形成されている。   On the surface of the semiconductor substrate provided below the light receiving unit 1101 of the photoelectric conversion film stacked solid-state imaging device 1100 as the basic structure, three lines corresponding to each column of the light receiving units 1101 arranged in the column direction are provided. Vertical transfer paths (column direction CCD registers) 1102b, 1102g, and 1102r (subscripts b, g, and r are the same in the following, but correspond to blue (B), green (G), and red (R), respectively. .) And a horizontal transfer path (row direction CCD register) 1103 is formed on the lower side of the semiconductor substrate.

水平転送路1103の出口部分には増幅器1104が設けられ、各受光部1101で検出された信号電荷は、先ず、垂直転送路1102b,1102g,1102rによって水平転送路1103に転送され、次に水平転送路1103によって増幅器1104まで転送され、増幅器1104から出力信号1105として出力される。   An amplifier 1104 is provided at the exit of the horizontal transfer path 1103, and signal charges detected by each light receiving unit 1101 are first transferred to the horizontal transfer path 1103 by the vertical transfer paths 1102b, 1102g, and 1102r, and then transferred horizontally. The signal is transferred to the amplifier 1104 through the path 1103 and output from the amplifier 1104 as the output signal 1105.

半導体基板の表面には、垂直転送路1102b,1102g,1102rに重ねて設けられた図示しない4相の転送電極に接続され4相の転送パルスが印加される電極端子1106,1107,1108,1109と、後述の第二電極膜に接続される電極端子1110と、水平転送路1103の2相の転送用電極端子1111,1112とが設けられる。   On the surface of the semiconductor substrate, electrode terminals 1106, 1107, 1108, and 1109 are connected to four-phase transfer electrodes (not shown) provided on the vertical transfer paths 1102b, 1102g, and 1102r and to which four-phase transfer pulses are applied. Electrode terminals 1110 connected to a second electrode film, which will be described later, and two-phase transfer electrode terminals 1111 and 1112 of the horizontal transfer path 1103 are provided.

図41(a)は、図40に示す点線矩形枠II内の拡大模式図であり、9画素分の受光部1101と、電極端子1110が接続される第二電極膜用の縦配線1119部分を図示している。尚、この図41(a)では、図40に示す垂直転送路1102r,1102g,1102bは省略している。   FIG. 41A is an enlarged schematic diagram within the dotted rectangular frame II shown in FIG. 40. The light receiving portion 1101 for nine pixels and the vertical wiring 1119 portion for the second electrode film to which the electrode terminal 1110 is connected are shown. It is shown. In FIG. 41A, the vertical transfer paths 1102r, 1102g, and 1102b shown in FIG. 40 are omitted.

各受光部1101は、矩形の第一電極膜(画素毎に分離されているため画素電極膜ともいう)1120によって画成されている。図41(a)に示す第一電極膜1120は、図41(b)に示す様に、3枚の第一電極膜1120r,1120g,1120bが後述の光電変換膜等を介して光入射方向に整列して設けられている。   Each light receiving portion 1101 is defined by a rectangular first electrode film 1120 (also referred to as a pixel electrode film because it is separated for each pixel). As shown in FIG. 41B, the first electrode film 1120 shown in FIG. 41A has three first electrode films 1120r, 1120g, and 1120b in the light incident direction through the photoelectric conversion films described later. They are arranged side by side.

赤色用の第一電極膜1120rには該第一電極膜1120rと同一平面上に縦配線接続用のパッド1117rが突設され、緑色用の第一電極膜1120gにも同様に縦配線接続用のパッド1117gが突設され、青色用の第一電極膜1120bにも同様に縦配線接続用のパッド1117bが突設されている。同一画素(受光部)1101の各パッド1117r,1117g,1117bは、図41(a)に示す様に、位置がずれるように突設される。   The first electrode film 1120r for red is provided with a vertical wiring connection pad 1117r on the same plane as the first electrode film 1120r, and the first electrode film 1120g for green is similarly connected to the vertical wiring connection. A pad 1117g is provided in a protruding manner, and a vertical wiring connecting pad 1117b is provided in a protruding manner in the blue first electrode film 1120b. As shown in FIG. 41A, the pads 1117r, 1117g, and 1117b of the same pixel (light receiving unit) 1101 are provided so as to be displaced in position.

図41(a)に示す符号1122は、第二電極膜を示す。本実施形態の基本構造では、この第二電極膜1122も、後述する様に、赤色用の第二電極膜1122rと緑色用の第二電極膜1122gと青色用の第二電極膜1122bとが、光電変換膜等を介して重ねて設けられる。   The code | symbol 1122 shown to Fig.41 (a) shows a 2nd electrode film. In the basic structure of the present embodiment, the second electrode film 1122 also includes a red second electrode film 1122r, a green second electrode film 1122g, and a blue second electrode film 1122b, as will be described later. They are provided so as to overlap each other via a photoelectric conversion film or the like.

図42は、図41(a)のIII―III線断面模式図であり、パッド1117r,1117g,1117b部分の断面を示し、図43は、図41(a)のIV―IV線断面模式図であり、画素の中央部分の断面を示す。   42 is a schematic cross-sectional view taken along the line III-III in FIG. 41A, showing cross sections of the pads 1117r, 1117g, and 1117b, and FIG. 43 is a schematic cross-sectional view taken along the line IV-IV in FIG. Yes, and shows a cross section of the central portion of the pixel.

n型半導体基板1130の表面部分にはPウェル層1131が形成され、Pウェル層1131の表面部分にはn型領域でなる電荷蓄積部1138r,1138g,1138bが形成されると共に、チャネルストップ1115で画成された垂直転送路(n型半導体層)1102r,1102g,1102bが形成される。各電荷蓄積部1138r,1138g,1138bの中央部にはn+領域でなる縦配線接続部1137r,1137g,1137bが形成される。   A P well layer 1131 is formed on the surface portion of the n-type semiconductor substrate 1130, and charge storage portions 1138 r, 1138 g, and 1138 b, which are n-type regions, are formed on the surface portion of the P well layer 1131, and a channel stop 1115 is formed. The defined vertical transfer paths (n-type semiconductor layers) 1102r, 1102g, and 1102b are formed. Vertical wiring connection portions 1137r, 1137g, and 1137b, which are n + regions, are formed at the central portions of the charge storage portions 1138r, 1138g, and 1138b.

半導体基板1130の表面には、ゲート絶縁膜1132が形成され、その上に、ポリシリコンでなる転送電極1139が形成され、その上部に絶縁膜1134が形成される。この絶縁膜1134中には光遮蔽膜1133が形成され、入射光が垂直転送路に入射しないようになっている。   A gate insulating film 1132 is formed on the surface of the semiconductor substrate 1130, a transfer electrode 1139 made of polysilicon is formed thereon, and an insulating film 1134 is formed thereon. A light shielding film 1133 is formed in the insulating film 1134 so that incident light does not enter the vertical transfer path.

絶縁膜1134の上には、導電膜が形成され、パターニングすることにより、図42に示す横配線1124r,1124g,1124bが形成される。電荷蓄積部1138r,1138g,1138bの縦配線接続部1137r,1137g,1137bと横配線1124r,1124g,1124bとは第1縦配線1126r,1126g,1126bによって接続される。   A conductive film is formed over the insulating film 1134 and patterned to form the horizontal wirings 1124r, 1124g, and 1124b shown in FIG. The vertical wiring connecting portions 1137r, 1137g, 1137b of the charge storage units 1138r, 1138g, 1138b and the horizontal wirings 1124r, 1124g, 1124b are connected by the first vertical wirings 1126r, 1126g, 1126b.

横配線1124r,1124g,1124bが設けられた層の上部には絶縁層1125が形成され、その上に、透明な導電膜が積層される。この導電膜はパターニングされ、受光部1101毎に区分けされた第一電極膜1120rが形成される。また、このパターニングにより、図41(b)に示すパッド1117rが形成されると共に、パッド1117b,1117gに光入射方向に整列し他から分離した導電膜1116b,1116gが残される。   An insulating layer 1125 is formed on the layer provided with the horizontal wirings 1124r, 1124g, and 1124b, and a transparent conductive film is stacked thereon. This conductive film is patterned to form a first electrode film 1120r divided for each light receiving portion 1101. Further, by this patterning, the pad 1117r shown in FIG. 41B is formed, and the conductive films 1116b and 1116g that are aligned in the light incident direction and separated from the other are left on the pads 1117b and 1117g.

これらの第一電極膜1120r,パッド1117r,導電膜1116b,1116gの上部には、赤色(R)を検出する光電変換膜1121rが積層される。この光電変換膜1121rは受光部毎に区分けして設ける必要はなく、各受光部1101が集合する受光面全面に対し1枚構成で積層される。   A photoelectric conversion film 1121r for detecting red (R) is laminated on the first electrode film 1120r, the pad 1117r, and the conductive films 1116b and 1116g. The photoelectric conversion film 1121r does not need to be provided separately for each light receiving unit, and is laminated in a single configuration on the entire light receiving surface where the light receiving units 1101 gather.

光電変換膜1121rの上には、赤色信号を検出する各受光部1101に共通の第二電極膜(第一電極膜に対向するため、「対向電極膜」ともいう。)1122rがこれも一枚構成で積層され、その上部に、透明の絶縁膜(第一絶縁膜)1127が積層される。   On the photoelectric conversion film 1121r, a single second electrode film (also referred to as “counter electrode film” because it faces the first electrode film) 1122r common to each light receiving unit 1101 that detects a red signal is also one sheet. A transparent insulating film (first insulating film) 1127 is stacked on the top of the stacked layers.

絶縁膜1127の上部には、透明な導電膜が積層され、この導電膜がパターニングされ、上記と同様に、受光部1101毎に区分けされた第一電極膜1120g及びパッド1117gと、他から分離し図41(b)に示すパッド1117bに整列する導電膜1118bが形成される。これらの第一電極膜1120g等の上には、緑色(G)を検出する光電変換膜1121gが上記と同様に1枚構成で積層され、更にその上部に、第二電極膜1122gが積層され、その上部に、透明の絶縁膜(第一絶縁膜)1128が積層される。   A transparent conductive film is stacked on the insulating film 1127, and the conductive film is patterned. Similarly to the above, the first electrode film 1120g and the pad 1117g divided for each light receiving portion 1101 are separated from the others. A conductive film 1118b aligned with the pad 1117b shown in FIG. 41B is formed. On these first electrode films 1120g, etc., a photoelectric conversion film 1121g for detecting green (G) is laminated in a single configuration as described above, and further a second electrode film 1122g is laminated thereon, A transparent insulating film (first insulating film) 1128 is laminated thereon.

この絶縁膜1128の上部には、透明な導電膜が積層され、パターニングされることで、受光部1101毎に区分けされた第一電極膜1120b及びパッド1117bが形成され、その上に、青色(B)を検出する光電変換膜1121bが上記と同様に1枚構成で積層され、更にその上部に、第二電極膜1122bが積層され、最上層に透明の保護膜1129が積層される。   A transparent conductive film is stacked on the insulating film 1128 and patterned to form a first electrode film 1120b and a pad 1117b divided for each light receiving unit 1101, and a blue (B The photoelectric conversion film 1121b for detecting) is laminated in the same manner as described above, the second electrode film 1122b is laminated thereon, and the transparent protective film 1129 is laminated on the uppermost layer.

横配線1124bと青色第一電極膜1120bのパッド1117bとは第2縦配線1114bによって接続され、横配線1124gと緑色第一電極膜1120gのパッド1117gとは第2縦配線1114gによって接続され、横配線1124rと赤色第一電極膜1120rのパッド1117rとは第2縦配線1114rによって接続される。各縦配線1114r,1114g,1114b,1126r,1126g,1126bは、対応の第一電極膜のパッド,導電膜1116g,1116b,1118b、横配線以外とは、詳細は後述するように、電気的に絶縁して製造される。   The horizontal wiring 1124b and the pad 1117b of the blue first electrode film 1120b are connected by a second vertical wiring 1114b, and the horizontal wiring 1124g and the pad 1117g of the green first electrode film 1120g are connected by a second vertical wiring 1114g. 1124r and the pad 1117r of the red first electrode film 1120r are connected by the second vertical wiring 1114r. Each vertical wiring 1114r, 1114g, 1114b, 1126r, 1126g, 1126b is electrically insulated from the corresponding first electrode film pad, conductive films 1116g, 1116b, 1118b and other than the horizontal wiring, as will be described in detail later. Manufactured.

図44は、図41(a)のV―V線断面模式図であり、図40の電極端子1110と、各第二電極膜1122b,1122g,1122rとの接続構成を示す図である。n型半導体基板1130の表面部に形成されたPウェル層1131の表面部には、高濃度P層1141が形成され、その上部に、フィールド領域(絶縁膜)1142が形成される。   44 is a schematic cross-sectional view taken along the line VV of FIG. 41A, and shows a connection configuration between the electrode terminal 1110 of FIG. 40 and the second electrode films 1122b, 1122g, and 1122r. A high concentration P layer 1141 is formed on the surface portion of the P well layer 1131 formed on the surface portion of the n-type semiconductor substrate 1130, and a field region (insulating film) 1142 is formed thereon.

この高濃度P層1141は、図42,図43に示すチャネルストップ1115と同一工程で形成しても、また、別工程で形成してもよい。絶縁膜1142は、図42,図43に示すゲート絶縁膜1132の形成と同時に形成すると共に、ゲート絶縁膜1132の形成後にも引き続き絶縁膜形成工程を続け、膜厚をゲート絶縁膜1132より厚くする。   The high-concentration P layer 1141 may be formed in the same process as the channel stop 1115 shown in FIGS. 42 and 43, or may be formed in a separate process. The insulating film 1142 is formed simultaneously with the formation of the gate insulating film 1132 shown in FIGS. 42 and 43, and the insulating film forming process is continued after the formation of the gate insulating film 1132 so that the film thickness becomes thicker than that of the gate insulating film 1132. .

絶縁膜1142の上には、図42,図43と同じ絶縁膜1134が形成され、その上に、導電膜1124kが積層される。この導電膜1124kは、図42,図43に示す横配線1124r,1124g,1124bを形成する導電膜をパターニングすることで形成され、図40に示す電極端子1110はこの導電膜1124kに接続される。   The same insulating film 1134 as in FIGS. 42 and 43 is formed over the insulating film 1142, and a conductive film 1124k is stacked thereover. The conductive film 1124k is formed by patterning the conductive film that forms the horizontal wirings 1124r, 1124g, and 1124b shown in FIGS. 42 and 43, and the electrode terminal 1110 shown in FIG. 40 is connected to the conductive film 1124k.

第一電極膜1120rを形成する導電膜をパターニングすることにより導電膜1120k―1が形成され、導電膜1124kと導電膜1120k―1との間に縦配線1143―1が形成される。   By patterning the conductive film forming the first electrode film 1120r, the conductive film 1120k-1 is formed, and the vertical wiring 1143-1 is formed between the conductive film 1124k and the conductive film 1120k-1.

同様に、第一電極膜1120gを形成する導電膜をパターニングすることにより導電膜1120k―2が形成され、第二電極膜1122rと導電膜1120k―2との間に縦配線1143―2が形成されると共に、導電膜1120k―2と導電膜1120k―1との間に縦配線1143―3が形成される。これにより、第二電極膜1122rと導電膜1124kとが電気的に接続され、第二電極膜1122rが電極端子1110に接続される。   Similarly, a conductive film 1120k-2 is formed by patterning a conductive film that forms the first electrode film 1120g, and a vertical wiring 1143-2 is formed between the second electrode film 1122r and the conductive film 1120k-2. In addition, the vertical wiring 1143-3 is formed between the conductive film 1120k-2 and the conductive film 1120k-1. Accordingly, the second electrode film 1122r and the conductive film 1124k are electrically connected, and the second electrode film 1122r is connected to the electrode terminal 1110.

同様に、第一電極膜1120bを形成する導電膜をパターニングすることにより導電膜1120k―3が形成され、第二電極膜1122gと導電膜1120k―3との間に縦配線1143―4が形成されると共に、導電膜1120k―3と導電膜1120k―2との間に縦配線1143―5が形成される。これにより、第二電極膜1122gと導電膜1124kとが電気的に接続され、第二電極膜1122gが電極端子1110に接続される。   Similarly, the conductive film 1120k-3 is formed by patterning the conductive film forming the first electrode film 1120b, and the vertical wiring 1143-4 is formed between the second electrode film 1122g and the conductive film 1120k-3. In addition, the vertical wiring 1143-5 is formed between the conductive film 1120k-3 and the conductive film 1120k-2. Thereby, the second electrode film 1122g and the conductive film 1124k are electrically connected, and the second electrode film 1122g is connected to the electrode terminal 1110.

保護膜1129の上面部隅には透明導電膜1144が積層され、第二電極膜1122bと導電膜1144との間に縦配線1143―6が形成されると共に、導電膜1144と導電膜1120k―3との間に縦配線1143―7が形成される。これにより、第二電極膜1122bと導電膜1124kとが電気的に接続され、第二電極膜1122bが電極端子1110に接続される。   A transparent conductive film 1144 is laminated at the corner of the upper surface of the protective film 1129, and a vertical wiring 1143-6 is formed between the second electrode film 1122b and the conductive film 1144, and the conductive film 1144 and the conductive film 1120k-3. Vertical wiring 1143-7 is formed between the two. Accordingly, the second electrode film 1122b and the conductive film 1124k are electrically connected, and the second electrode film 1122b is connected to the electrode terminal 1110.

本実施形態の基本構造としての光電変換膜積層型固体撮像素子は、2つの異なる電極間、例えば、第二電極膜1122rと縦配線1143―2との間、第二電極膜1122gと縦配線1143―4との間、第二電極膜1122bと縦配線1143―6との間、導電膜1120k―1と縦配線1143―3の間、導電膜1120k―2と縦配線1143―5の間、導電膜1120k―3と縦配線1143―7の間に、図44に示すようにバリヤーメタル1200が介在している。この構成により、駆動耐久特性を向上させることができる。第二電極膜やバリヤーメタルの材料は、第一実施形態と同じものを用いることができる。尚、バリヤーメタルは、上述した間の少なくとも1つに存在していれば良い。   The photoelectric conversion film stacked solid-state imaging device as the basic structure of the present embodiment includes two different electrodes, for example, between the second electrode film 1122r and the vertical wiring 1143-2, and between the second electrode film 1122g and the vertical wiring 1143. -4, between the second electrode film 1122b and the vertical wiring 1143-6, between the conductive film 1120k-1 and the vertical wiring 1143-3, between the conductive film 1120k-2 and the vertical wiring 1143-5, A barrier metal 1200 is interposed between the film 1120k-3 and the vertical wiring 1143-7 as shown in FIG. With this configuration, driving durability characteristics can be improved. The same material as that of the first embodiment can be used as the material for the second electrode film and the barrier metal. In addition, the barrier metal should just exist in at least one between the above-mentioned.

均質な透明の電極膜1122r,1122g,1122b,1120r,1120g,1120b等としては、酸化錫(SnO2)、酸化チタン(TiO2)、酸化インジウム(InO2)、酸化インジウム−錫(ITO)薄膜を用いるが、これに限るものではない。 The homogeneous transparent electrode films 1122r, 1122g, 1122b, 1120r, 1120g, 1120b and the like include tin oxide (SnO 2 ), titanium oxide (TiO 2 ), indium oxide (InO 2 ), and indium oxide-tin (ITO) thin film. However, the present invention is not limited to this.

光電変換膜1121r,1121,1121bとしては、単層膜でも多層膜でもよく、膜材料としては、シリコンや化合物半導体等の無機材料,有機半導体,有機色素などを含む有機材料,ナノ粒子で構成した量子ドット堆積膜など種々の材料が使用できる。好ましい構成は、第一実施形態で説明した構成である。   The photoelectric conversion films 1121r, 1121, and 1121b may be a single layer film or a multilayer film, and the film materials are composed of inorganic materials such as silicon and compound semiconductors, organic semiconductors, organic materials including organic dyes, and nanoparticles. Various materials such as a quantum dot deposited film can be used. A preferred configuration is the configuration described in the first embodiment.

また、本実施形態の基本構造では、シリコン基板上に光電変換膜が複数積層される構成である。例えばシリコン基板上に2つの光電変換膜を積層する際は、各光電変換膜の構成を、第一実施形態で説明した構成例[1]、[2]、[3]、[4]、[5]から選ばれる組み合わせで任意に構成しても良いし、[1]、[2]、[3]、[4]、[5]以外の他の構成と[1]、[2]、[3]、[4]、[5]とを任意に組み合わせても良い。シリコン基板上に複数の光電変換膜を積層することは、一つの場合よりも単位面積あたりの光利用効率が上がるため、本発明ではより好ましく構成要件として挙げることができる。さらに、本実施形態の基本構造のように、シリコン基板上に3つ以上の光電変換膜を積層することは、さらに光利用効率を上げることができるため、本発明では特に好ましい。特に3つ以上の場合では、青色光電変換膜、緑色光電変換膜、赤色光電変換膜を作成することができるため、フルカラー撮像素子を作成することが可能となる。そのため、本発明では非常に好ましい。当然のことながら、基板上に3つ以上の光電変換膜を積層する場合の構成は、二つの場合と同様に、構成例[1]、[2]、[3]、[4]、[5]から選ばれる任意の組み合わせや、他の構成と構成例[1]、[2]、[3]、[4]、[5]との組み合わせが挙げられ、もちろん、それ以外の組み合わせでも構わない。   In the basic structure of this embodiment, a plurality of photoelectric conversion films are stacked on a silicon substrate. For example, when two photoelectric conversion films are stacked on a silicon substrate, the configuration of each photoelectric conversion film is the same as the configuration example [1], [2], [3], [4], [ It may be configured in any combination selected from [5], and other configurations other than [1], [2], [3], [4], [5] and [1], [2], [ [3], [4], and [5] may be arbitrarily combined. Laminating a plurality of photoelectric conversion films on a silicon substrate increases the light utilization efficiency per unit area as compared with a single case, and therefore can be more preferably cited as a constituent requirement in the present invention. Furthermore, as in the basic structure of this embodiment, it is particularly preferable in the present invention to stack three or more photoelectric conversion films on a silicon substrate because the light utilization efficiency can be further increased. In particular, in the case of three or more, since a blue photoelectric conversion film, a green photoelectric conversion film, and a red photoelectric conversion film can be created, a full-color imaging device can be created. Therefore, it is very preferable in the present invention. As a matter of course, the configuration in the case where three or more photoelectric conversion films are stacked on the substrate is the same as in the case of two configurations [1], [2], [3], [4], [5] ] Or any combination of other configurations and configuration examples [1], [2], [3], [4], [5]. Of course, other combinations may be used. .

斯かる構成の光電変換膜積層型固体撮像素子1100に被写体からの光が入射すると、入射光のうちの青色の光量に応じた光電荷が青色光電変換膜1121bにて発生し、この光電荷が縦配線1114b,横配線1124b,縦配線1126bを通って電荷蓄積部1138bに蓄積される。同様に、緑色の入射光量に応じた光電荷が電荷蓄積部1138gに蓄積され、赤色の入射光量に応じた光電荷が電荷蓄積部1138rに蓄積される。各電荷蓄積部1138r,1138g,1138bに蓄積された電荷(信号電荷)は、垂直転送路1102r,1102g,1102bに読み出されて水平転送路1103まで転送され、水平転送路1103を転送されてこの光電変換膜積層型固体撮像素子1100から出力される。   When light from the subject is incident on the photoelectric conversion film stacked solid-state imaging device 1100 having such a configuration, a photoelectric charge corresponding to the amount of blue light in the incident light is generated in the blue photoelectric conversion film 1121b, and this photoelectric charge is generated. The charge is accumulated in the charge accumulation unit 1138b through the vertical wiring 1114b, the horizontal wiring 1124b, and the vertical wiring 1126b. Similarly, the photocharge corresponding to the green incident light amount is accumulated in the charge accumulation unit 1138g, and the photocharge corresponding to the red incident light amount is accumulated in the charge accumulation unit 1138r. The charges (signal charges) stored in the charge storage units 1138r, 1138g, and 1138b are read to the vertical transfer paths 1102r, 1102g, and 1102b, transferred to the horizontal transfer path 1103, and transferred to the horizontal transfer path 1103. It is output from the photoelectric conversion film stacked solid-state imaging device 1100.

図45〜図59は、図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、各図(a)は図42と同じ位置における断面模式図であり、各図(b)は図44と同じ位置における断面模式図である。製造完了を示す図59(a)は図42と同じとなり、図59(b)は図44と同じとなる。   45 to 59 are diagrams showing a manufacturing procedure of the photoelectric conversion film laminated solid-state imaging device shown in FIGS. 42 to 44, and each figure (a) is a schematic sectional view at the same position as FIG. Each drawing (b) is a schematic sectional view at the same position as FIG. 59 (a) showing the completion of manufacture is the same as FIG. 42, and FIG. 59 (b) is the same as FIG.

図45に示す状態までは、従来のCCD型,CMOS型の固体撮像装置と同様の半導体製造手順で製造され、半導体基板1130のPウェル層1131に、電荷蓄積部1138r,1138g,1138bや垂直転送路1102r,1102g,1102bが形成され、表面部に絶縁膜1134が形成される。この絶縁膜1134に第1縦配線1126r,1126g,1126b用の開口がエッチングにより形成された後、各開口がタングステンや銅等の金属あるいは導電性を有する多結晶シリコンで埋められ、第1縦配線1126r,1126g,1126bが形成される。そして、表面部に透明の導電膜が形成され、パターニングされることで、横配線1124r,1124g,1124bおよび導電膜1124kが形成される。パターニングは、例えば、レジスト塗布、露光、現像、エッチングの順に行われる。   Up to the state shown in FIG. 45, the semiconductor device is manufactured by the same semiconductor manufacturing procedure as that of the conventional CCD type and CMOS type solid-state imaging device, and charge storage units 1138r, 1138g, 1138b and vertical transfer are transferred to the P well layer 1131 of the semiconductor substrate 1130. The paths 1102r, 1102g, and 1102b are formed, and the insulating film 1134 is formed on the surface portion. After openings for the first vertical wirings 1126r, 1126g, and 1126b are formed in the insulating film 1134 by etching, each opening is filled with a metal such as tungsten or copper, or conductive polycrystalline silicon, and the first vertical wirings are formed. 1126r, 1126g, and 1126b are formed. Then, a transparent conductive film is formed on the surface portion and patterned to form horizontal wirings 1124r, 1124g, 1124b and a conductive film 1124k. The patterning is performed, for example, in the order of resist coating, exposure, development, and etching.

次に、図46に示す様に、表面部に絶縁膜1125が積層され、図47に示す様に、横配線1124r,1124g,1124b,導電膜1124kに夫々到達する開口1150r,1150g,1150b,1150kがエッチングにより形成される。そして、図48に示す様に、透明な導電材料で開口1150r,1150g,1150b,1150k(図47参照)が埋められ、縦配線1114r,1114g,1114bの一部と、図44で説明した縦配線1143―1が形成される。そして更に、図49に示す様に、表面部に透明の導電膜1151が形成される。   Next, as shown in FIG. 46, an insulating film 1125 is laminated on the surface, and as shown in FIG. 47, openings 1150r, 1150g, 1150b, 1150k reaching the horizontal wirings 1124r, 1124g, 1124b and the conductive film 1124k, respectively. Is formed by etching. As shown in FIG. 48, openings 1150r, 1150g, 1150b, 1150k (see FIG. 47) are filled with a transparent conductive material, and a part of vertical wirings 1114r, 1114g, 1114b and the vertical wiring described in FIG. 1143-1 is formed. Further, as shown in FIG. 49, a transparent conductive film 1151 is formed on the surface portion.

次に、導電膜1151をパターニングすることで、第一電極膜1120r(図43参照)を形成すると共に、図50に示す様に、パッド1117rや図42でも説明した導電膜1116b,1116g,1120k―1が形成される。その後、図51に示す様に、表面部に赤色検出用の光電変換膜1121rが積層され、更に、図52に示す様に、光電変換膜1121rの上に、第二電極膜1122rが積層される。   Next, the conductive film 1151 is patterned to form a first electrode film 1120r (see FIG. 43). As shown in FIG. 50, the conductive films 1116b, 1116g, and 1120k− described with reference to the pad 1117r and FIG. 1 is formed. Thereafter, as shown in FIG. 51, a red detection photoelectric conversion film 1121r is laminated on the surface portion, and further, as shown in FIG. 52, a second electrode film 1122r is laminated on the photoelectric conversion film 1121r. .

次に、図53に示す様に、表面にレジスト膜1152が形成され、導電膜1116r,1116gの位置に整合する開口1153b,1153gがエッチングにより形成され、また、導電膜1120k―1上の光電変換膜1121r及び第二電極膜1122rの端部が、図53(b)に示す様に、削成される。   Next, as shown in FIG. 53, a resist film 1152 is formed on the surface, openings 1153b and 1153g aligned with the positions of the conductive films 1116r and 1116g are formed by etching, and photoelectric conversion on the conductive film 1120k-1 is performed. The ends of the film 1121r and the second electrode film 1122r are cut as shown in FIG.

このように、本実施形態の基本構造では、光電変換膜1121rの積層工程に続けて第二電極膜1122rの積層を連続して行い、第二電極膜1122rと光電変換膜1121rとを一緒にエッチングして開口1153g,1153bを形成するため、光電変換膜1121rと第二電極膜1122rとの間の界面が荒れることはなく、しかも、縦配線用開口のエッチング回数を減らすことができる。また、エッチングを行うときに、開口底部に導電膜1116g,1116bを設けてあるため、この導電膜1116g,1116bの箇所でエッチングを精度良く止めることが可能となる。   As described above, in the basic structure of this embodiment, the second electrode film 1122r is continuously stacked following the step of stacking the photoelectric conversion film 1121r, and the second electrode film 1122r and the photoelectric conversion film 1121r are etched together. Thus, since the openings 1153g and 1153b are formed, the interface between the photoelectric conversion film 1121r and the second electrode film 1122r is not roughened, and the number of etchings of the vertical wiring openings can be reduced. In addition, since the conductive films 1116g and 1116b are provided at the bottom of the opening when etching is performed, the etching can be accurately stopped at the positions of the conductive films 1116g and 1116b.

開口1153b,1153gが形成された後は、図54に示す様に、表面部に絶縁膜127を積層して開口1153b,1153gを埋めると共に、図54(b)に示す削成部に絶縁膜1127を積層する。そして次に、図55に示す様に、開口1153b,1153gより小径の開口1154g,1154bをエッチングにより開けると共に、端部(図55(b))において、第二電極膜1122rに到達する開口1154k―1と、導電膜1120k―1に到達する開口1154―2とを開ける。   After the openings 1153b and 1153g are formed, as shown in FIG. 54, an insulating film 127 is stacked on the surface portion to fill the openings 1153b and 1153g, and the insulating film 1127 is formed in the cut portion shown in FIG. Are laminated. Then, as shown in FIG. 55, openings 1154g and 1154b having diameters smaller than the openings 1153b and 1153g are opened by etching, and an opening 1154k− reaching the second electrode film 1122r at the end (FIG. 55B). 1 and an opening 1154-2 reaching the conductive film 1120 k-1 is opened.

次に、図55(b)に示すように、開口1154k―1と開口1154k―2によって露出している第二電極膜1122r及び導電性膜1120k−1上に、バリヤーメタルを選択成長させて形成する。   Next, as shown in FIG. 55B, a barrier metal is selectively grown on the second electrode film 1122r and the conductive film 1120k-1 exposed by the openings 1154k-1 and 1154k-2. To do.

次に、開口1154g,1154b,1154k―1,1154k―2を、図56に示す様に透明導電材料で埋め、縦配線1114g,1114b,1143―2,1143―3を形成する。各開口を透明導電材料で埋めた後は、表面を平滑処理する。これは、例えばエッチバックやCMP(ケミカルメカニカルポリッシング)にて行う。   Next, the openings 1154g, 1154b, 1154k-1, and 1154k-2 are filled with a transparent conductive material as shown in FIG. 56 to form vertical wirings 1114g, 1114b, 1143-2, and 1143-3. After each opening is filled with a transparent conductive material, the surface is smoothed. This is performed by, for example, etch back or CMP (Chemical Mechanical Polishing).

この様に、本実施形態の基本構造では、絶縁膜1127と第二電極膜1122rと光電変換膜1121rの3層を貫通する縦配線1114g,1114bを同一工程にて製造するため、縦配線製造工程数が少なくなる。   As described above, in the basic structure of this embodiment, the vertical wirings 1114g and 1114b penetrating the three layers of the insulating film 1127, the second electrode film 1122r, and the photoelectric conversion film 1121r are manufactured in the same process. The number decreases.

そして、図49〜図56の製造手順と同様の手順を繰り返すことで、図57に示す様に、緑色検出用の光電変換膜1121g及び第二電極膜1122gを貫通する縦配線1114bを形成すると共に、端部において縦配線1143―3,1143―5を形成する。   Then, by repeating the same procedure as the manufacturing procedure of FIGS. 49 to 56, as shown in FIG. 57, the vertical wiring 1114b penetrating the photoelectric conversion film 1121g for green detection and the second electrode film 1122g is formed. The vertical wirings 1143-3 and 1143-5 are formed at the ends.

更に、図58に示す様に、第一電極膜1120b(図43参照)及びパッド1117bを形成してその上に青色検出用の光電変換膜1121b、第二電極膜1122b、透明の保護膜1129を形成し、透明保護膜1129の所定箇所に開口をエッチングにより開けて導電材料で埋め、縦配線1143―6,1143―7を形成する。最後に、図59に示す様に、縦配線1143―6と縦配線1143―7とを接続する導電膜1144を形成する。   Further, as shown in FIG. 58, a first electrode film 1120b (see FIG. 43) and a pad 1117b are formed, and a blue detection photoelectric conversion film 1121b, a second electrode film 1122b, and a transparent protective film 1129 are formed thereon. Then, an opening is opened in a predetermined portion of the transparent protective film 1129 by etching and filled with a conductive material, thereby forming vertical wirings 1143-6 and 1143-7. Finally, as shown in FIG. 59, a conductive film 1144 for connecting the vertical wiring 1143-6 and the vertical wiring 1143-7 is formed.

以上述べたように、本実施形態の基本構造では、光電変換膜の積層工程に続けて第二電極膜の積層を連続的に行い、第二電極膜と光電変換膜とを一緒にエッチングして開口を設けるため、光電変換膜と第二電極膜との間の界面が荒れることがなくなり、しかも、縦配線用開口のエッチング回数を減らすことが可能となる。これにより、光電変換性能が向上すると共に製造コストの低減を図ることができる。   As described above, in the basic structure of this embodiment, the second electrode film is continuously stacked following the photoelectric conversion film stacking process, and the second electrode film and the photoelectric conversion film are etched together. Since the opening is provided, the interface between the photoelectric conversion film and the second electrode film is not roughened, and the number of etchings of the vertical wiring opening can be reduced. Thereby, the photoelectric conversion performance can be improved and the manufacturing cost can be reduced.

以上のような3層積層構造の基本例を説明したが、上記基本構成では、光電変換膜の上に電極膜を介してレジストパターンを形成する工程を含むため、光電変換膜の劣化を招くことになる。この問題を解消できる本発明に係る構成例を以下に説明する。
ここでは、本発明の特徴である、第二電極膜上に機能層の側壁を覆うように形成された第一絶縁膜と、第一絶縁膜内に第二電極膜まで貫通して形成され、第二電極膜接続用の配線が内部に延設されたコンタクトホールと、さらに、前記第二電極と前記第一絶縁膜との間に第二絶縁膜が介装を有する光電変換膜積層型固体撮像素子の構造及びその製造方法について説明する。
図60〜図66は、図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。図60〜図66では、図55(a)に示す開口1154bの下方に位置する部位のみを図示した。
The basic example of the three-layer laminated structure as described above has been described. However, the above basic configuration includes a step of forming a resist pattern on the photoelectric conversion film via the electrode film, which causes deterioration of the photoelectric conversion film. become. A configuration example according to the present invention that can solve this problem will be described below.
Here, the first insulating film formed so as to cover the side wall of the functional layer on the second electrode film, which is a feature of the present invention, and formed through the first insulating film to the second electrode film, A contact hole in which wiring for connecting the second electrode film extends, and a photoelectric conversion film stacked solid in which a second insulating film is interposed between the second electrode and the first insulating film The structure of the image sensor and the manufacturing method thereof will be described.
60 to 66 are views showing changes to the manufacturing steps from FIGS. 38 to 55, and are schematic cross-sectional views at the same position as FIG. 60 to 66, only the portion located below the opening 1154b shown in FIG. 55 (a) is shown.

本発明に係る光電変換膜積層型固体撮像素子は、第二電極膜1122rを形成した後、図60に示すように絶縁膜(第二絶縁膜)1201を形成する。次に、図61に示すように、絶縁膜1201上にレジストパターン1202を形成する。このレジストパターン1202を用いて絶縁膜1201のみを図62に示すようにエッチングする。次に、図63に示すようにレジストパターン1202を除去する。第二電極膜1122rに保護機能があれば、レジストパターンを剥離液によりWET処理で除去することが可能である。もちろん、光電変換膜1121rを損傷しないようなレジスト処理があれば、図62の状態から第二電極膜1122rと光電変換膜1121rとをエッチングすることも可能である。次に、絶縁膜1201をマスクにして、図64に示すように、第二電極膜1122rと光電変換膜1121rをエッチングする。次に、図65に示すように絶縁膜(第一絶縁膜)1127を形成して平滑化した後、図66に示すようにビアホール1154bを形成する。   In the photoelectric conversion film stacked solid-state imaging device according to the present invention, after forming the second electrode film 1122r, an insulating film (second insulating film) 1201 is formed as shown in FIG. Next, as shown in FIG. 61, a resist pattern 1202 is formed on the insulating film 1201. Using this resist pattern 1202, only the insulating film 1201 is etched as shown in FIG. Next, as shown in FIG. 63, the resist pattern 1202 is removed. If the second electrode film 1122r has a protective function, the resist pattern can be removed by a wet treatment with a stripping solution. Of course, if there is a resist treatment that does not damage the photoelectric conversion film 1121r, the second electrode film 1122r and the photoelectric conversion film 1121r can be etched from the state of FIG. Next, using the insulating film 1201 as a mask, the second electrode film 1122r and the photoelectric conversion film 1121r are etched as shown in FIG. Next, an insulating film (first insulating film) 1127 is formed and smoothed as shown in FIG. 65, and then a via hole 1154b is formed as shown in FIG.

光電変換膜が損傷しやすいものである場合、図53におけるレジスト形成の際、下層には第二電極膜しかないために、光電変換膜を確実に保護することが難しい。レジスト形成時には、溶剤塗布、アルカリ現像液処理、水洗などの工程を経るため、これらの処理に損傷しやすいものであれば、たちまち素子特性が劣化する。特に光電変換膜に有機材料が含まれている場合は顕著である。しかし、図61を見ると、レジスト形成時に光電変換膜全面に絶縁膜による保護があるため、光電変換膜が劣化することがなく、素子特性の劣化を確実に防ぐことができる。
加えて、さらに本実施形態における重要な特徴を述べる。図62において、絶縁膜上にレジストを形成した後、図65までの2層目の絶縁膜の製膜までには、ドライエッチングプロセスと真空製膜技術を用いて、真空一貫で行うことができる。図66以降で、酸素や水に対して過敏な有機材料を含む素子を大気下に暴露しても2層目の絶縁膜により保護されているので、有機材料が劣化することがない。すなわち、この絶縁膜2層構造は、機能膜形成プロセスにおいて有機材料を劣化させないことが深く考慮された特異的な構造である。
When the photoelectric conversion film is easily damaged, it is difficult to reliably protect the photoelectric conversion film because the lower layer has only the second electrode film when forming the resist in FIG. When forming a resist, steps such as solvent coating, alkaline developer treatment, and water washing are performed. Therefore, if these treatments are easily damaged, device characteristics are deteriorated. This is particularly remarkable when the photoelectric conversion film contains an organic material. However, as shown in FIG. 61, since the entire surface of the photoelectric conversion film is protected by the insulating film when the resist is formed, the photoelectric conversion film is not deteriorated, and the element characteristics can be reliably prevented from being deteriorated.
In addition, important features in the present embodiment will be further described. In FIG. 62, after the resist is formed on the insulating film, the second insulating film up to FIG. 65 can be formed in a consistent vacuum using a dry etching process and a vacuum film forming technique. . In and after FIG. 66, even if an element containing an organic material sensitive to oxygen or water is exposed to the atmosphere, the organic material is not deteriorated because it is protected by the second insulating film. That is, this two-layer structure of the insulating film is a specific structure that is deeply considered not to deteriorate the organic material in the functional film formation process.

(第四実施形態)
次に、本発明に係る機能素子の第4実施形態を説明する。
第三実施形態で説明した光電変換膜積層型固体撮像素子のシリコン基板に形成される電荷蓄積部の配置は正方格子配列としたが、これに限らず、様々な配列が採用可能である。例えば、垂直方向に並ぶ電荷蓄積部からなる電荷蓄積部列のうち、奇数列と偶数列を電荷蓄積部の垂直方向配列ピッチの略1/2ずらしたいわゆるハニカム配列を採用することもできる。ハニカム配列の詳細構成は、特開平10−136391号公報などに開示されている。
(Fourth embodiment)
Next, a fourth embodiment of the functional element according to the present invention will be described.
Although the arrangement of the charge storage portions formed on the silicon substrate of the photoelectric conversion film stacked solid-state imaging device described in the third embodiment is a square lattice arrangement, the arrangement is not limited to this, and various arrangements can be employed. For example, a so-called honeycomb arrangement in which the odd-numbered columns and the even-numbered columns of the charge accumulation unit rows formed of the charge accumulation units arranged in the vertical direction are shifted by approximately ½ of the vertical arrangement pitch of the charge accumulation units may be employed. A detailed configuration of the honeycomb arrangement is disclosed in Japanese Patent Laid-Open No. 10-136391.

図67は、本発明の第四実施形態を説明するための光電変換膜積層型固体撮像素子の表面模式図である。
光電変換膜積層型固体撮像素子2100には、シリコン基板2107表面に多数の電荷蓄積部2101が配列され、その配列は、特開平10−136391号公報等にあるようなハニカム配列となっている。シリコン基板2107の表面には、列方向に並ぶ電荷蓄積部2101の各列に対応して垂直転送路(列方向CCDレジスタ)2102が形成されており、シリコン基板2107の下辺部には水平転送路(行方向CCDレジスタ)2103が形成されている。水平転送路2103の出口部分には、増幅器2104が設置されており信号電荷がここで増幅され出力信号2105として出力される。シリコン基板2107の両端には電源供給用のボンディングPAD2106が設けられ、ボンディングPAD2106は、シリコン基板2107上に積層された3つの光電変換膜2108をそれぞれ挟む、画素毎に分離された第一電極膜2109と画素毎に分離されていない第二電極膜2110に配線を介して接続される。
FIG. 67 is a schematic view of the surface of a photoelectric conversion film stacked solid-state imaging device for explaining a fourth embodiment of the present invention.
In the photoelectric conversion film laminated solid-state imaging device 2100, a large number of charge storage portions 2101 are arranged on the surface of a silicon substrate 2107, and the arrangement is a honeycomb arrangement as disclosed in JP-A-10-136391. A vertical transfer path (column direction CCD register) 2102 is formed on the surface of the silicon substrate 2107 corresponding to each column of the charge storage units 2101 arranged in the column direction, and a horizontal transfer path is formed on the lower side of the silicon substrate 2107. (Row direction CCD register) 2103 is formed. An amplifier 2104 is installed at the exit of the horizontal transfer path 2103, and the signal charge is amplified here and output as an output signal 2105. A bonding PAD 2106 for supplying power is provided at both ends of the silicon substrate 2107. The bonding PAD 2106 sandwiches the three photoelectric conversion films 2108 stacked on the silicon substrate 2107, and separates the first electrode film 2109 separated for each pixel. And connected to the second electrode film 2110 that is not separated for each pixel through a wiring.

図68は、図67に示す固体撮像素子の部分拡大図である。図68に示す固体撮像素子は、前述したように、電荷蓄積部2101と、それに隣接する垂直転送チャネル106及び転送電極111〜114からなる垂直転送路2102とが二次元平面状に配置されている。1つの電荷蓄積部2101に対し、4相の転送パルスφ1〜φ4を供給するための転送電極111〜114が配設されている。各転送電極111〜114は行方向に延在しており、電荷蓄積部2101を避けるようにしながら蛇行して形成されている。   68 is a partially enlarged view of the solid-state imaging device shown in FIG. In the solid-state imaging device shown in FIG. 68, as described above, the charge storage unit 2101 and the vertical transfer channel 2102 including the vertical transfer channel 106 and the transfer electrodes 111 to 114 adjacent thereto are arranged in a two-dimensional plane. . Transfer electrodes 111 to 114 for supplying four-phase transfer pulses φ1 to φ4 to one charge storage unit 2101 are arranged. Each of the transfer electrodes 111 to 114 extends in the row direction, and is formed to meander while avoiding the charge storage portion 2101.

光電変換膜で発生して電荷蓄積部2101に蓄積された信号電荷は、図において右下方に設けられた読み出しゲート107から垂直転送チャネル106に読み出される。各電荷蓄積部2101に隣接する垂直転送チャネル106は、図68において上部から下部に向かって縦方向に連なっており、ハニカム状に配列した電荷蓄積部2101の間を蛇行しながら列方向に延在し、転送電極111〜114とともに垂直転送路2102を形成している。各垂直転送路2102の端部は、遮光された水平転送路2103に接続されている。さらに水平転送路2103の末端には、フローティングディフュージョンアンプ(FDA)等を有してなる増幅器2104が接続され、ここから信号電荷に応じた信号が出力される。   The signal charge generated in the photoelectric conversion film and accumulated in the charge accumulation unit 2101 is read out to the vertical transfer channel 106 from the read gate 107 provided at the lower right in the drawing. In FIG. 68, the vertical transfer channel 106 adjacent to each charge storage unit 2101 is continuous in the vertical direction from the top to the bottom, and extends in the column direction while meandering between the charge storage units 2101 arranged in a honeycomb shape. In addition, a vertical transfer path 2102 is formed together with the transfer electrodes 111 to 114. The end of each vertical transfer path 2102 is connected to a light-shielded horizontal transfer path 2103. Further, an amplifier 2104 having a floating diffusion amplifier (FDA) or the like is connected to the end of the horizontal transfer path 2103, and a signal corresponding to the signal charge is output therefrom.

図69に図68のA−A断面(a)及び光電変換部の拡大断面図(b)を示した。
電荷蓄積部2101は、図69に示すように、N型高濃度不純物層であるn領域105を形成した構成となっている。n領域105上にはプラグ3001が設けられ、この上に第一電極膜3003、光電変換膜3005、第2電極膜3007等が積層された光電変換部3009が設けられる。垂直転送チャネル106の上部には、2層構造のポリシリコン電極による転送電極111,112,113,114(図68参照)が形成されている。2層ポリシリコン電極は、転送電極111,113を形成した後、端部が重なるように絶縁膜109を介して転送電極112,114を形成したものである。これらの転送電極111,112,113,114によって例えばφ1,φ2,φ3,φ4の4相の転送パルスを印加して垂直転送路2102を駆動し、全画素読み出しが可能である。
FIG. 69 shows an AA cross section (a) of FIG. 68 and an enlarged cross sectional view (b) of the photoelectric conversion portion.
As shown in FIG. 69, the charge storage portion 2101 has a configuration in which an n + region 105 which is an N-type high concentration impurity layer is formed. A plug 3001 is provided on the n + region 105, and a photoelectric conversion portion 3009 in which a first electrode film 3003, a photoelectric conversion film 3005, a second electrode film 3007, and the like are stacked is provided. Transfer electrodes 111, 112, 113, 114 (see FIG. 68) are formed on the vertical transfer channel 106 by polysilicon electrodes having a two-layer structure. In the two-layer polysilicon electrode, transfer electrodes 111 and 113 are formed, and then transfer electrodes 112 and 114 are formed through an insulating film 109 so that ends thereof overlap. These transfer electrodes 111, 112, 113, 114 can apply a four-phase transfer pulse of, for example, φ1, φ2, φ3, and φ4 to drive the vertical transfer path 2102 to read out all pixels.

N型高濃度不純物層105の外周の一側部には、光電変換により蓄積された電荷を垂直転送チャネル106へ読み出すための読み出しゲート107が設けられ、他方の側部には上下方向にわたって隣の画素列の垂直転送チャネルに電荷が流れないように堰き止めるP型高濃度不純物による素子分離領域(チャネルストップ)108が形成されている。   On one side of the outer periphery of the N-type high-concentration impurity layer 105, a read gate 107 is provided for reading out charges accumulated by photoelectric conversion to the vertical transfer channel 106, and the other side is adjacent in the vertical direction. An element isolation region (channel stop) 108 made of P-type high-concentration impurities is formed so that electric charges do not flow in the vertical transfer channel of the pixel column.

このような構成の固体撮像素子では、列方向CCDレジスタを駆動するための転送電極を2層ポリシリコン構造としても全画素読み出しに対応できるため、製造プロセスを簡略化できる。また、1つの電荷蓄積部あたり4電極を配置することができる。この場合、4相の転送パルスで駆動することによって、扱う電荷量を3相駆動の場合の約1.5倍大きくすることができる。ハニカムCCDの構造では、従来の正方格子CCDに比べて、電荷蓄積部の面積を相対的に大きくでき、しかも水平・垂直の解像度が高いことから、微細化(高密度化、多画素化)していった場合でも高感度の固体撮像素子が得られる。   In the solid-state imaging device having such a configuration, even if the transfer electrode for driving the column direction CCD register has a two-layer polysilicon structure, it can cope with all pixel readout, so that the manufacturing process can be simplified. Further, four electrodes can be arranged per one charge storage portion. In this case, driving with a four-phase transfer pulse can increase the amount of charge to be handled by about 1.5 times that in the case of three-phase driving. In the honeycomb CCD structure, the area of the charge storage part can be made relatively large compared to the conventional square lattice CCD, and the horizontal and vertical resolution is high, so miniaturization (higher density, more pixels) has been achieved. Even in such a case, a highly sensitive solid-state imaging device can be obtained.

本実施形態では、転送電極111〜114として使用しているポリシリコン電極の電気抵抗を下げるために、ポリシリコンより比抵抗が小さい電極材料、例えばAl(アルミニウム)やW(タングステン)を金属配線125としてポリシリコン電極上に絶縁膜を介して積層したいわゆるメタル裏打ち構造を形成している。この金属配線125はコンタクトホール126を介してそれぞれの転送電極111〜114に電気接続されている。本実施形態のようなハニカム配列では、従来の正方格子配列とは異なり、2層構造のポリシリコン電極の長手方向に沿って、すなわち図68において横方向(水平方向)に蛇行しながら全ての相(層)の転送電極111〜114に対応して金属配線125を敷設することができる。   In this embodiment, in order to lower the electrical resistance of the polysilicon electrodes used as the transfer electrodes 111 to 114, an electrode material having a specific resistance smaller than that of polysilicon, such as Al (aluminum) or W (tungsten), is used as the metal wiring 125. A so-called metal backing structure is formed by laminating an insulating film on a polysilicon electrode. The metal wiring 125 is electrically connected to the transfer electrodes 111 to 114 via the contact holes 126. In the honeycomb arrangement as in the present embodiment, unlike the conventional square lattice arrangement, all phases are meandering along the longitudinal direction of the polysilicon electrode having a two-layer structure, that is, in the lateral direction (horizontal direction) in FIG. A metal wiring 125 can be laid corresponding to the (layer) transfer electrodes 111 to 114.

この金属配線125は、図68において横方向に延出され、末端が素子外部より供給される駆動用の転送パルスφ1〜φ4を伝送するための配線パターン130と電気接続されている。図55の例では、金属配線125及び配線パターン130をAlで形成し、金属配線125と他の位相の配線パターン130とが交わる部分はポリシリコン電極の上に絶縁膜を介して配線パターン130を形成して配線し、金属配線125及び配線パターン130とポリシリコン電極とをコンタクト部で電気的に導通させる構成を示している。   The metal wiring 125 extends in the horizontal direction in FIG. 68, and is electrically connected to a wiring pattern 130 for transmitting driving transfer pulses φ1 to φ4 supplied from the outside of the element. In the example of FIG. 55, the metal wiring 125 and the wiring pattern 130 are made of Al, and the wiring pattern 130 is formed on the polysilicon electrode via an insulating film at a portion where the metal wiring 125 and the wiring pattern 130 of another phase intersect. It shows a configuration in which the metal wiring 125 and the wiring pattern 130 are electrically connected to the polysilicon electrode at the contact portion.

電極材料としては、Al、W、Cu(銅)、Ti(チタン)、Co(コバルト)、Ni(ニッケル)、Pd(パラジウム)、Pt(白金)、あるいはこれらの窒化物(WSi(タングステンシリコン)など)、シリサイド(TiSi(チタンシリコン)など)、合金、化合物、複合物が適する。Alは加工が容易で扱いやすく、電気抵抗が小さいので裏打金属配線によく用いられる。WはAlに比べてポリシリコンとの間で合金を形成しないので、合金によるポテンシャルシフト(ポテンシャルの部分的な変化)が起こりにくく、垂直転送路において効率の良い電荷転送が可能である。また、Wは固体撮像素子の遮光膜に用いられるため、遮光膜部分と合わせて使用すればよい。   As electrode materials, Al, W, Cu (copper), Ti (titanium), Co (cobalt), Ni (nickel), Pd (palladium), Pt (platinum), or nitrides thereof (WSi (tungsten silicon)) Etc.), silicides (TiSi (titanium silicon), etc.), alloys, compounds, and composites are suitable. Al is easy to process, easy to handle, and has low electrical resistance, so it is often used for backing metal wiring. Since W does not form an alloy with polysilicon as compared with Al, potential shift (partial change in potential) due to the alloy hardly occurs, and efficient charge transfer is possible in the vertical transfer path. Further, since W is used for the light shielding film of the solid-state imaging device, it may be used together with the light shielding film portion.

なお、以上説明した各実施形態において、機能膜の一片が一画素となる画素配列を有し、第一電極膜が画素毎に分割して配置されているが、本発明はこの構成に限らず、第二電極膜が画素毎に分割されていてもよく、また、双方が画素毎に分割されていてもよい。特に本発明では、第二電極膜が画素毎に分割されている場合に効果が大きい。   In each of the embodiments described above, a piece of functional film has a pixel array in which one pixel is formed, and the first electrode film is divided and arranged for each pixel. However, the present invention is not limited to this configuration. The second electrode film may be divided for each pixel, or both may be divided for each pixel. In particular, the present invention is highly effective when the second electrode film is divided for each pixel.

本発明の第一実施形態を説明するための光電変換膜積層型固体撮像素子の断面模式図である。It is a cross-sectional schematic diagram of the photoelectric conversion film laminated | stacked solid-state image sensor for demonstrating 1st embodiment of this invention. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 本発明とは違う構造を持つ配線構造を示す断面模式図である。It is a cross-sectional schematic diagram which shows the wiring structure which has a structure different from this invention. 図12に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図12に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図12に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図12に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図12に示す光電変換膜積層型固体撮像素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. 図1に示す光電変換膜積層型固体撮像素子の変形例に対する製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process with respect to the modification of the photoelectric converting film laminated | stacked solid-state image sensor shown in FIG. (a)は発光素子の2画素分の概略構成を示す表面模式図、(b)は(a)に示すα−α’線での断面模式図、(c)は本実施形態で用いることのできる基板回路の一例の図、(d)は従来技術でよく用いられる基板回路の例の図である(A) is a schematic surface diagram showing a schematic configuration of two pixels of a light emitting element, (b) is a schematic cross-sectional view taken along the line α-α ′ shown in (a), and (c) is used in this embodiment. The figure of an example of the board | substrate circuit which can be performed, (d) is a figure of the example of the board | substrate circuit often used with a prior art 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 図27に示す発光素子の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of the light emitting element shown in FIG. 本発明の第三実施形態を説明するための光電変換膜積層型固体撮像素子の表面模式図である。It is a surface schematic diagram of the photoelectric conversion film laminated | stacked solid-state image sensor for demonstrating 3rd embodiment of this invention. (a)は図40に示す点線矩形枠II内の拡大模式図であり、(b)は(a)に示す第一電極膜を示す説明図である。(A) is an expansion schematic diagram in the dotted-line rectangular frame II shown in FIG. 40, (b) is explanatory drawing which shows the 1st electrode film shown in (a). 図41(a)のIII―III線断面模式図である。FIG. 42 is a schematic cross-sectional view taken along the line III-III in FIG. 図41(a)のIV―IV線断面模式図である。FIG. 42 is a schematic cross-sectional view taken along the line IV-IV in FIG. 図41(a)のV―V線断面模式図である。FIG. 42 is a schematic cross-sectional view taken along the line VV in FIG. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図42〜図44に示した光電変換膜積層型固体撮像素子の製造手順を示す図であり、(a)は図42と同じ位置における断面模式図、(b)は図44と同じ位置における断面模式図である。FIG. 45 is a diagram illustrating a manufacturing procedure of the photoelectric conversion film stacked solid-state imaging device illustrated in FIGS. 42 to 44, in which (a) is a schematic cross-sectional view at the same position as FIG. 42, and (b) is a cross-sectional view at the same position as FIG. It is a schematic diagram. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 図38〜図55までの製造工程に対する変更点を示す図であり、図42と同じ位置における断面模式図である。It is a figure which shows the change with respect to the manufacturing process of FIGS. 38-55, and is a cross-sectional schematic diagram in the same position as FIG. 本発明の第四実施形態を説明するための光電変換膜積層型固体撮像素子の表面模式図である。It is a surface schematic diagram of the photoelectric conversion film laminated | stacked solid-state image sensor for demonstrating 4th embodiment of this invention. 図67に示す固体撮像素子の部分拡大図である。FIG. 68 is a partially enlarged view of the solid-state imaging device shown in FIG. 67. 図68のA−A断面(a)及び光電変換部の拡大断面図(b)である。FIG. 70 is an AA cross section (a) of FIG. 68 and an enlarged cross sectional view (b) of the photoelectric conversion unit.

符号の説明Explanation of symbols

204 保護膜(第一絶縁膜)
205,206 第二電極膜
207 電子ブロッキング層
208 p型不純物層
209 n型不純物層
210 ホールブロッキング層
213 シリコン基板
214 第一電極膜
218 配線
1100 光電変換膜積層型固体撮像装置
1120 第一電極膜
1120g 緑色第一電極膜
1120r 赤色第一電極膜
1120b 青色第一電極膜
1121r,1121,1121b 光電変換膜
1122r,1122g,1122b 第二電極膜
1124r,1124g,1124b 横配線
1125 絶縁膜
1126r,1126g,1126b 縦配線
1127 絶縁膜
1128 絶縁膜
1129 透明保護膜
1130 n型半導体基板
1131 ウェル層
1132 ゲート絶縁膜
1133 光遮蔽膜
1134 絶縁膜
1137r,1137g,1137b 縦配線接続部
1138r,1138g,1138b 電荷蓄積部
1139 転送電極
1141 高濃度P層
1142 フィールド領域(絶縁膜)
1143 縦配線
1144 透明導電膜
1150r,1150g,1150b,1150k 開口
1151 導電膜
1152 レジスト膜
1153b,1153g 開口
1154g,1154b 開口
1154 開口
1154k 開口
1201 絶縁膜(第二絶縁膜)
2100 光電変換膜積層型固体撮像素子
2109 第一電極膜
2110 第二電極
2121 配線
2206 光電変換膜
2207 第二電極膜
2301 絶縁膜(第二絶縁膜)
2302 絶縁膜(第一絶縁膜)
2303 配線
2401 第二電極膜
2403 配線
2407 シリコン基板
2414 保護膜(第二絶縁膜)
2415 絶縁膜(第一絶縁膜)
3003 第一電極膜
3005 光電変換膜
3007 第二電極膜
3009 光電変換部
204 Protective film (first insulating film)
205, 206 Second electrode film 207 Electron blocking layer 208 p-type impurity layer 209 n-type impurity layer 210 hole blocking layer 213 silicon substrate 214 first electrode film 218 wiring 1100 photoelectric conversion film stacked solid-state imaging device 1120 first electrode film 1120g Green first electrode film 1120r Red first electrode film 1120b Blue first electrode film 1121r, 1121, 1121b Photoelectric conversion films 1122r, 1122g, 1122b Second electrode films 1124r, 1124g, 1124b Horizontal wiring 1125 Insulating films 1126r, 1126g, 1126b Wiring 1127 Insulating film 1128 Insulating film 1129 Transparent protective film 1130 N-type semiconductor substrate 1131 Well layer 1132 Gate insulating film 1133 Light shielding film 1134 Insulating films 1137r, 1137g, 1137b Vertical wiring connecting portion 11 38r, 1138g, 1138b Charge storage portion 1139 Transfer electrode 1141 High-concentration P layer 1142 Field region (insulating film)
1143 Vertical wiring 1144 Transparent conductive film 1150r, 1150g, 1150b, 1150k Opening 1151 Conductive film 1152 Resist film 1153b, 1153g Opening 1154g, 1154b Opening 1154 Opening 1154k Opening 1201 Insulating film (second insulating film)
2100 Photoelectric conversion film stacked solid-state imaging device 2109 First electrode film 2110 Second electrode 2121 Wiring 2206 Photoelectric conversion film 2207 Second electrode film 2301 Insulating film (second insulating film)
2302 Insulating film (first insulating film)
2303 Wiring 2401 Second electrode film 2403 Wiring 2407 Silicon substrate 2414 Protective film (second insulating film)
2415 Insulating film (first insulating film)
3003 First electrode film 3005 Photoelectric conversion film 3007 Second electrode film 3009 Photoelectric conversion unit

Claims (20)

基板上に、第一電極膜と、該第一電極膜に対向する第二電極膜と、前記第一電極膜と前記第二電極膜の間に配置された機能膜と、前記第一電極膜又は前記第二電極膜に電位を与える配線と、を有する機能素子であって、
前記第二電極膜上に前記機能層の側壁を覆うように形成された第一絶縁膜と、
前記第一絶縁膜内に前記第二電極膜まで貫通して形成され、前記第二電極膜接続用の前記配線が内部に延設されたコンタクトホールと、を備えたことを特徴とする機能素子。
On the substrate, a first electrode film, a second electrode film facing the first electrode film, a functional film disposed between the first electrode film and the second electrode film, and the first electrode film Or a functional element having a wiring for applying a potential to the second electrode film,
A first insulating film formed on the second electrode film so as to cover a side wall of the functional layer;
A functional element comprising: a contact hole formed in the first insulating film so as to penetrate to the second electrode film; and the wiring for connecting the second electrode film is extended inside the functional element. .
請求項1記載の機能素子であって、
前記第二電極と前記第一絶縁膜との間に第二絶縁膜が介装されたことを特徴とする機能素子。
The functional element according to claim 1,
A functional element, wherein a second insulating film is interposed between the second electrode and the first insulating film.
請求項2記載の機能素子であって、
前記第一絶縁膜と前記第二絶縁膜とを貫通するように前記コンタクトホールが形成されていることを特徴とする機能素子。
The functional element according to claim 2,
The functional element, wherein the contact hole is formed so as to penetrate the first insulating film and the second insulating film.
請求項1〜請求項3のいずれか1項記載の機能素子であって、
前記第一電極膜、前記機能膜、及び前記第二電極膜を有する層構造を前記基板上に複数段設けたことを特徴とする機能素子。
The functional element according to any one of claims 1 to 3,
A functional element comprising a plurality of layers having a layer structure including the first electrode film, the functional film, and the second electrode film on the substrate.
請求項1〜請求項4のいずれか1項記載の機能素子であって、前記機能膜を覆う前記絶縁膜の水透過率が、10g/m・day以下であることを特徴とする機能素子。 5. The functional element according to claim 1, wherein a water permeability of the insulating film covering the functional film is 10 g / m 2 · day or less. . 請求項1〜請求項5のいずれか1項記載の機能素子であって、
前記機能膜が有機材料を含むことを特徴とする機能素子。
The functional element according to any one of claims 1 to 5,
The functional element, wherein the functional film includes an organic material.
請求項6記載の機能素子であって、
前記機能膜が少なくともホール輸送性有機材料及び電子輸送性有機材料を含み、前記機能膜が、前記基板側から前記第一電極、前記ホール輸送性有機材料、前記電子輸送性有機材料、前記第二電極の順で積層されたことを特徴とする機能素子
The functional element according to claim 6,
The functional film includes at least a hole transporting organic material and an electron transporting organic material, and the functional film includes the first electrode, the hole transporting organic material, the electron transporting organic material, and the second from the substrate side. Functional element characterized by being stacked in the order of electrodes
請求項1〜請求項7のいずれか1項記載の機能素子であって、
前記コンタクトホールから延設される配線の最小辺の長さが1mm以下であることを特徴とする機能素子。
A functional element according to any one of claims 1 to 7,
A functional element, wherein a length of a minimum side of a wiring extending from the contact hole is 1 mm or less.
請求項1〜請求項8のいずれか1項記載の機能素子であって、
前記第二電極がITO、IZO、SnO2、ATO、ZnO、TiO2、FTOの少なくとも一つの材料を含むことを特徴とする機能素子。
A functional element according to any one of claims 1 to 8,
The second electrode is ITO, IZO, SnO 2, ATO , ZnO, functional element which comprises at least one material of TiO 2, FTO.
請求項1〜請求項9のいずれか1項記載の機能素子であって、
前記配線が、Al、Pt、W、Au、Ag、Ta、Cu、Cr、Mo、Ti、Ni、Pd、Znの少なくとも一つの材料を含むことを特徴とする機能素子。
A functional element according to any one of claims 1 to 9,
The functional element, wherein the wiring includes at least one material of Al, Pt, W, Au, Ag, Ta, Cu, Cr, Mo, Ti, Ni, Pd, and Zn.
請求項1〜請求項10のいずれか1項記載の機能素子であって、
前記機能素子が光電変換膜積層型固体撮像素子であることを特徴とする機能素子。
The functional element according to any one of claims 1 to 10,
The functional element is a photoelectric conversion film laminated solid-state imaging element.
請求項1〜請求項10のいずれか1項記載の機能素子であって、
前記機能素子が有機発光素子であることを特徴とする機能素子。
The functional element according to any one of claims 1 to 10,
The functional element is an organic light emitting element.
請求項11又は請求項12記載の機能素子であって、
前記機能膜の一片が一画素となる画素配列を有し、前記配線の延設される前記コンタクトホールが、前記各画素に形成されていることを特徴とする機能素子。
A functional element according to claim 11 or claim 12,
A functional element having a pixel array in which one piece of the functional film is one pixel, and the contact hole in which the wiring is extended is formed in each pixel.
請求項11〜請求項13のいずれか1記載の機能素子であって、
前記コンタクトホールが前記各画素部に存在し、且つ、大きさが5μm以下であることを特徴とする機能素子。
A functional element according to any one of claims 11 to 13,
The functional element, wherein the contact hole exists in each pixel portion and has a size of 5 μm or less.
基板上に、第一電極膜と、該第一電極膜に対向する第二電極膜と、前記第一電極膜と前記第二電極膜の間に配置された有機半導体層からなる機能膜と、前記第一電極膜又は前記第二電極膜に電位を与える配線と、を有する機能素子の製造方法であって、
前記第二電極膜のパターニング工程が、
前記第二電極膜上を第一絶縁膜で被覆した状態で、フォトリソグラフィーによりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして第一絶縁膜をパターニングした後、
前記第一絶縁膜をマスクとして第二電極膜をパターニングする工程を含む機能素子の製造方法。
On the substrate, a first electrode film, a second electrode film facing the first electrode film, a functional film made of an organic semiconductor layer disposed between the first electrode film and the second electrode film, A wiring for applying a potential to the first electrode film or the second electrode film;
The patterning step of the second electrode film includes
Forming a resist pattern by photolithography in a state where the second electrode film is coated with the first insulating film;
After patterning the first insulating film using the resist pattern as a mask,
A method for manufacturing a functional element, comprising a step of patterning a second electrode film using the first insulating film as a mask.
請求項15記載の機能素子の製造方法であって、
前記第二電極膜のパターニング工程の後に、前記第二電極膜上および前記機能膜の側壁を覆うように第二絶縁膜を形成する工程と、
フォトリソグラフィーによりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして第二絶縁膜および第一絶縁膜を貫通するようにコンタクトホールを形成する工程と、
前記コンタクトホール内に露呈する第二電極膜にコンタクトするように前記配線を形成する工程とを含む機能素子の製造方法。
It is a manufacturing method of the functional element according to claim 15,
After the patterning step of the second electrode film, a step of forming a second insulating film so as to cover the second electrode film and the side walls of the functional film;
Forming a resist pattern by photolithography,
Forming a contact hole so as to penetrate the second insulating film and the first insulating film using the resist pattern as a mask;
Forming the wiring so as to contact the second electrode film exposed in the contact hole.
請求項15又は請求項16記載の機能素子の製造方法であって、
前記電極膜のパターニング工程が、前記基板を150℃以下に維持した状態でドライエッチングする工程を含む機能素子の製造方法。
A method for manufacturing a functional element according to claim 15 or 16,
The method of manufacturing a functional element, wherein the patterning step of the electrode film includes a step of dry etching with the substrate maintained at 150 ° C. or lower.
請求項17記載の機能素子の製造方法であって、
前記第二電極膜は、波長400nm〜700nmの透過率が60%以上である機能素子の製造方法。
A method for producing a functional element according to claim 17,
The said 2nd electrode film is a manufacturing method of the functional element whose transmittance | permeability with a wavelength of 400 nm-700 nm is 60% or more.
請求項17記載の機能素子の製造方法であって、
前記ドライエッチング工程に先立ち、還元性プラズマを用いた処理工程を含む機能素子の製造方法。
A method for producing a functional element according to claim 17,
Prior to the dry etching step, a functional element manufacturing method including a processing step using reducing plasma.
請求項19記載の機能素子の製造方法であって、
前記ドライエッチング工程は、アルゴンプラズマを用いた処理工程を含む機能素子の製造方法。
A method for manufacturing a functional element according to claim 19,
The said dry etching process is a manufacturing method of the functional element containing the process process using argon plasma.
JP2005197532A 2004-07-06 2005-07-06 Function element and manufacturing method therefor Pending JP2006049874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005197532A JP2006049874A (en) 2004-07-06 2005-07-06 Function element and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004199826 2004-07-06
JP2005197532A JP2006049874A (en) 2004-07-06 2005-07-06 Function element and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2006049874A true JP2006049874A (en) 2006-02-16

Family

ID=36028011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197532A Pending JP2006049874A (en) 2004-07-06 2005-07-06 Function element and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2006049874A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012356A (en) * 2005-06-29 2007-01-18 Dainippon Printing Co Ltd Substrate for organic functional element and organic functional element
JP2008072090A (en) * 2006-08-14 2008-03-27 Fujifilm Corp Photoelectric conversion element, and solid-state imaging element
JP2012165023A (en) * 2012-05-21 2012-08-30 Fujifilm Corp Manufacturing method of photoelectric conversion element, and solid state image sensor
JP2014090034A (en) * 2012-10-29 2014-05-15 Hamamatsu Photonics Kk Photodiode array
KR20150008851A (en) * 2012-05-01 2015-01-23 소니 주식회사 Solid-state imaging device, manufacturing method for same, and electronic equipment
JP2015056554A (en) * 2013-09-12 2015-03-23 ソニー株式会社 Solid imager and manufacturing method, and electronic apparatus
JP2015225950A (en) * 2014-05-28 2015-12-14 パナソニックIpマネジメント株式会社 Solid-state image pickup device and radiation detector
WO2017094537A1 (en) * 2015-12-03 2017-06-08 ソニー株式会社 Semiconductor chip and electronic device
JPWO2017187804A1 (en) * 2016-04-28 2018-11-22 シャープ株式会社 Imaging device
JP2019121804A (en) * 2018-01-10 2019-07-22 パナソニックIpマネジメント株式会社 Image sensor
US11955493B2 (en) 2018-06-14 2024-04-09 Panasonic Intellectual Property Management Co., Ltd. Image sensor including control electrode, transparent electrode, and connection layer electrically connecting control electrode to side surface of transparent electrode

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563265B2 (en) * 2005-06-29 2010-10-13 大日本印刷株式会社 Organic functional element substrate and organic functional element
JP2007012356A (en) * 2005-06-29 2007-01-18 Dainippon Printing Co Ltd Substrate for organic functional element and organic functional element
JP2008072090A (en) * 2006-08-14 2008-03-27 Fujifilm Corp Photoelectric conversion element, and solid-state imaging element
KR102045588B1 (en) 2012-05-01 2019-11-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 Solid-state imaging device, manufacturing method for same, and electronic equipment
KR20150008851A (en) * 2012-05-01 2015-01-23 소니 주식회사 Solid-state imaging device, manufacturing method for same, and electronic equipment
JP2012165023A (en) * 2012-05-21 2012-08-30 Fujifilm Corp Manufacturing method of photoelectric conversion element, and solid state image sensor
JP2014090034A (en) * 2012-10-29 2014-05-15 Hamamatsu Photonics Kk Photodiode array
US9666643B2 (en) 2013-09-12 2017-05-30 Sony Semiconductor Solutions Corporation Solid state image sensor, production method thereof and electronic device
JP2015056554A (en) * 2013-09-12 2015-03-23 ソニー株式会社 Solid imager and manufacturing method, and electronic apparatus
US12035549B2 (en) 2013-09-12 2024-07-09 Sony Semiconductor Solutions Corporation Solid state image sensor, production method thereof and electronic device
JP2015225950A (en) * 2014-05-28 2015-12-14 パナソニックIpマネジメント株式会社 Solid-state image pickup device and radiation detector
WO2017094537A1 (en) * 2015-12-03 2017-06-08 ソニー株式会社 Semiconductor chip and electronic device
US11048028B2 (en) 2015-12-03 2021-06-29 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus for suppressing degradation of semiconductor chip
US11619772B2 (en) 2015-12-03 2023-04-04 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus
JPWO2017187804A1 (en) * 2016-04-28 2018-11-22 シャープ株式会社 Imaging device
JP2019121804A (en) * 2018-01-10 2019-07-22 パナソニックIpマネジメント株式会社 Image sensor
US11955493B2 (en) 2018-06-14 2024-04-09 Panasonic Intellectual Property Management Co., Ltd. Image sensor including control electrode, transparent electrode, and connection layer electrically connecting control electrode to side surface of transparent electrode

Similar Documents

Publication Publication Date Title
US7268369B2 (en) Functional device and method for producing the same
JP2006049874A (en) Function element and manufacturing method therefor
JP2006049873A (en) Function element
CN113206116B (en) Imaging device, driving method thereof, and electronic apparatus
US7642711B2 (en) Functional layer having wiring connected to electrode and barrier metal between electrode and wiring
JP7302639B2 (en) Laminated imaging device and imaging device
JP6136663B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JP4802286B2 (en) Photoelectric conversion element and imaging element
JP5780402B2 (en) Semiconductor element, semiconductor element manufacturing method, solid-state imaging device, and electronic apparatus
JP4961111B2 (en) Photoelectric conversion film laminated solid-state imaging device and method for manufacturing the same
JP4905762B2 (en) Photoelectric conversion element, imaging element, and method for manufacturing the photoelectric conversion element
JP2010010478A (en) Photoelectric conversion device, method of manufacturing the same, and image pick-up device
JP2007201009A (en) Solid-state imaging device
JP2013026332A (en) Solid state image sensor, manufacturing method of the same, and electronic apparatus
JP2012049289A (en) Solid state image sensor and method of manufacturing the same, and electronic apparatus
JP6992851B2 (en) Image sensor, stacked image sensor, solid-state image sensor, and driving method of solid-state image sensor
JP2015053296A (en) Semiconductor element and semiconductor device provided with the same
WO2018110050A1 (en) Photoelectric conversion element, imaging element, laminated imaging element, and solid-state imaging device
CN109585478A (en) Solid state image sensor, its manufacturing method and electronic device
JP2013135123A (en) Semiconductor device, manufacturing method of semiconductor device, solid-state imaging device and electronic apparatus
WO2017061176A1 (en) Solid-state imaging element and method for producing solid-state imaging element
US11569298B2 (en) Image sensors having lower electrode structures below an organic photoelectric conversion layer
JP2010062380A (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device ,and imaging apparatus
JP4729275B2 (en) Patterning method for organic material layer and electronic device using the same
JP2006049875A (en) Manufacturing method for function element

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126