JP2006042179A - Storage device system and signal transmitting method in storage device system - Google Patents
Storage device system and signal transmitting method in storage device system Download PDFInfo
- Publication number
- JP2006042179A JP2006042179A JP2004222031A JP2004222031A JP2006042179A JP 2006042179 A JP2006042179 A JP 2006042179A JP 2004222031 A JP2004222031 A JP 2004222031A JP 2004222031 A JP2004222031 A JP 2004222031A JP 2006042179 A JP2006042179 A JP 2006042179A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- storage device
- storage
- correction
- attribute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
本発明は、記憶装置システムに関し、特に、記憶装置システムに搭載された複数の記憶装置へ信号を伝送するための技術に関する。 The present invention relates to a storage device system, and more particularly to a technique for transmitting a signal to a plurality of storage devices mounted in the storage device system.
例えば、特開2000−347816号公報に開示されているように、ファイバチャネルループ、制御装置及び複数のディスク装置を備えたディスクアレイ装置が知られている。ファイバチャネルループには、制御装置と複数のディスク装置が接続されている。制御装置は、ファイバチャネルループを介して、複数のディスク装置のうちの任意のディスク装置にアクセスする。 For example, as disclosed in Japanese Patent Laid-Open No. 2000-347816, a disk array device including a fiber channel loop, a control device, and a plurality of disk devices is known. A control device and a plurality of disk devices are connected to the fiber channel loop. The control device accesses an arbitrary disk device among the plurality of disk devices via the fiber channel loop.
ところで、FC-AL(Fiber
Channel Arbitrated Loop)では、1Gbps(Gigabit per second)或いは2Gbpsのデータ転送速度で通信できることが知られている。FC-ALでは、より高速な通信、例えば、4Gbpsの速度でデータを転送できるようになることが望まれている。また、そのようなFC-ALに接続するためのハードディスクドライブ(HDD)として、例えば、4Gbpsの速度でデータを転送することができるFC用HDDの開発も望まれている。
By the way, FC-AL (Fiber
Channel Arbitrated Loop) is known to be able to communicate at a data transfer rate of 1 Gbps (Gigabit per second) or 2 Gbps. In FC-AL, it is desired that data can be transferred at a higher speed, for example, 4 Gbps. In addition, as a hard disk drive (HDD) for connection to such FC-AL, for example, development of an HDD for FC that can transfer data at a speed of 4 Gbps is also desired.
また、シリアルインタフェースのHDDとして、例えば、SATA(Serial AT Attachment)用HDDと、SAS(Serial Attached SCSI)用HDDとが知られている。SATA用HDDの一つとして、1.5Gbpsの速度でデータを転送することができるHDDが知られているが、SATA用HDDについても、SAS用HDDについても、より高速なデータ転送、例えば、3Gbps以上の速度でデータを転送できるHDDの開発が望まれている。 As serial interface HDDs, for example, SATA (Serial AT Attachment) HDDs and SAS (Serial Attached SCSI) HDDs are known. HDDs that can transfer data at a speed of 1.5Gbps are known as one of SATA HDDs, but both SATA HDDs and SAS HDDs can transfer data at a higher speed, for example, 3Gbps or more. Development of HDDs that can transfer data at a high speed is desired.
このような高速のデータ転送をシリアルで行うことができるHDDをディスクアレイ装置に搭載し、制御装置とHDDとの間を一つ以上のプリント基板を介して接続することを想定すると、一つ以上の弊害、例えば、プリント基板の表皮効果及び誘電損失による信号損失や、プリント基板とHDDとを接続するインタフェースコネクタのインピーダンス不整合による信号損失が考えられる。特に、上記のような高速なデータ転送をシリアル転送で実現しようとすると、1GHzを超えるような高い周波数の信号が必要になる。伝送周波数が1GHzを下回る場合、導体損失が主な原因で信号減衰が起こるが、1GHzを超えると、誘電損失が主な原因で信号減衰が生じると考えられる。プリント基板上の信号伝送線路で伝送周波数が1GHzを超える場合(例えば、伝送周波数が2GHz以上となる場合)、プリント基板の誘電損失の増大が大きな問題になると考えられる。誘電損失が増大すると、漏れ電流が増大し、信号品質が劣化するからである。このため、高速なシリアルデータ転送を行えるHDDをディスクアレイ装置に搭載する場合は、信号品質の劣化が問題になると考えられる。 Assuming that an HDD capable of performing such high-speed data transfer serially is installed in a disk array device and connecting the control device and the HDD via one or more printed circuit boards, one or more For example, signal loss due to the skin effect and dielectric loss of the printed circuit board, and signal loss due to impedance mismatching of the interface connector connecting the printed circuit board and the HDD can be considered. In particular, if high-speed data transfer as described above is to be realized by serial transfer, a signal having a high frequency exceeding 1 GHz is required. When the transmission frequency is lower than 1 GHz, signal attenuation occurs mainly due to conductor loss. However, when the transmission frequency exceeds 1 GHz, signal attenuation is considered to be caused mainly by dielectric loss. When the transmission frequency of the signal transmission line on the printed circuit board exceeds 1 GHz (for example, when the transmission frequency is 2 GHz or more), an increase in the dielectric loss of the printed circuit board is considered to be a big problem. This is because when the dielectric loss increases, the leakage current increases and the signal quality deteriorates. For this reason, when an HDD capable of high-speed serial data transfer is installed in a disk array device, signal quality degradation is considered to be a problem.
また、通常、ディスクアレイ装置には、複数台のHDDが搭載されるので、制御装置とHDDとを接続するプリント基板上での伝送線路長が一定値(例えば100mm)以上になることがある。このため、伝送損失による信号品質の劣化も問題になると考えられる。 In general, since a plurality of HDDs are mounted in a disk array device, the transmission line length on a printed circuit board connecting the control device and the HDD may become a certain value (for example, 100 mm) or more. For this reason, it is considered that deterioration of signal quality due to transmission loss also becomes a problem.
また、データ転送速度及びHDD種類(例えば、FC、SATA又はSAS)の少なくとも一方が異なるHDDを一つのディスクアレイ装置に搭載することが望まれる場合があり得る。しかし、データ転送速度及びHDD種類のいずれかが異なると、伝送における符号間干渉(ISI(Inter
Symbol Interference)とも言う)の減衰量が異なるので、この場合も、信号品質の劣化が問題になると考えられる。
Further, it may be desired to mount HDDs having at least one of data transfer speed and HDD type (for example, FC, SATA, or SAS) in one disk array device. However, if either the data transfer rate or the HDD type is different, the intersymbol interference (ISI (Inter
In this case as well, it is considered that deterioration of signal quality becomes a problem.
また、提供元(例えばベンダ又はメーカ)が異なるHDD(例えば、ディスクアレイ装置の提供元と異なる提供元のHDD)をディスクアレイ装置に搭載することが望まれる場合があり得る。しかし、この場合、プリント基板とHDDとの信号転送路間のインピーダンスプロファイルの微妙なインピーダンス不整合による反射が発生し、その反射によって、信号品質が劣化することが考えられる。これは、データ転送速度が高速になるほど顕著になり得る。 Further, it may be desired to mount an HDD (for example, an HDD of a provider different from the provider of the disk array device) with a different provider (for example, a vendor or a manufacturer) in the disk array device. However, in this case, reflection due to a subtle impedance mismatch in the impedance profile between the signal transfer path between the printed circuit board and the HDD may occur, and the signal quality may deteriorate due to the reflection. This can become more pronounced as the data transfer rate increases.
これまでに述べた問題点は、HDDを備えるディスクアレイ装置に限らず、他種の記憶装置(例えば、DVD(Digital Versatile Disk)ドライブ)を複数台備える記憶装置システムにも存在し得る。 The problems described so far can be present not only in a disk array device including an HDD but also in a storage device system including a plurality of other types of storage devices (for example, a DVD (Digital Versatile Disk) drive).
従って、本発明の目的は、複数台の記憶装置の伝送に関する信号品質の劣化を防ぐことにある。具体的には、例えば、本発明の一つの目的は、誘電損失が支配的になるような高速なシリアル転送に対応した複数台の記憶装置の伝送に関する信号品質の劣化を防ぐことにある。また、本発明の一つの目的は、複数台の記憶装置の中に伝送線路長が一定値以上になる記憶装置が含まれていてもその記憶装置の伝送に関する信号品質が劣化しないようにすることにある。また、本発明の一つの目的は、記憶装置属性(例えば、データ転送速度、種類及び提供元のうちの少なくとも一つ)が異なる複数の記憶装置の伝送に関する信号品質の劣化を防ぐことにある。 Accordingly, an object of the present invention is to prevent deterioration of signal quality related to transmission of a plurality of storage devices. Specifically, for example, one object of the present invention is to prevent deterioration of signal quality related to transmission of a plurality of storage devices corresponding to high-speed serial transfer in which dielectric loss becomes dominant. Another object of the present invention is to prevent signal quality related to transmission of a storage device from deteriorating even if a plurality of storage devices include a storage device having a transmission line length of a certain value or more. It is in. Another object of the present invention is to prevent signal quality deterioration related to transmission of a plurality of storage devices having different storage device attributes (for example, at least one of data transfer speed, type, and provider).
本発明の他の目的は、後述の説明から明らかになるであろう。 Other objects of the present invention will become clear from the following description.
本発明の第一の側面に従う記憶装置システム(以下、第一記憶装置システム)は、搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と、前記複数の記憶装置と前記複数のシステム側通信部との間でやり取りされる信号を入力し、前記入力された信号を、予め設定された補正パラメータに基づいて補正し、補正後の信号を出力する1又は複数の信号補正部とを備える。前記補正パラメータは、記憶装置とシステム側通信部との間の信号伝送線路の長さと、前記信号補正部に入力される信号の波長属性(例えば信号波形パターン)と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である。 A storage device system (hereinafter referred to as a first storage device system) according to the first aspect of the present invention includes a plurality of signal transmission lines respectively connected to a plurality of mounted storage devices, and the plurality of signal transmission lines. A plurality of system-side communication units that respectively transmit and receive signals to and from the plurality of storage devices; and a signal that is exchanged between the plurality of storage devices and the plurality of system-side communication units; One or a plurality of signal correction units for correcting the corrected signal based on a preset correction parameter and outputting the corrected signal. The correction parameter includes a length of a signal transmission line between the storage device and the system-side communication unit, a wavelength attribute (for example, a signal waveform pattern) of a signal input to the signal correction unit, and a storage device attribute related to the storage device. It is a value set based on at least one of the above.
第一記憶装置システムの第一の実施態様では、前記補正パラメータは、信号のブースト値である。この場合、前記複数の信号補正部の各々は、前記記憶装置から送信される信号と、前記システム側通信部から送信される信号と、前記信号伝送線路を流れる信号とのうちの少なくとも一つを、前記ブースト値に基づいて増強し、前記増強後の信号を送信する。 In a first embodiment of the first storage system, the correction parameter is a signal boost value. In this case, each of the plurality of signal correction units includes at least one of a signal transmitted from the storage device, a signal transmitted from the system-side communication unit, and a signal flowing through the signal transmission line. And boosting based on the boost value, and transmitting the boosted signal.
より具体的には、例えば、前記記憶装置は、信号を送信する記憶装置送信部と、信号を受信する記憶装置受信部とを備える。前記システム側通信部は、信号を送信するシステム側送信部と、信号を受信するシステム側受信部とを備える。前記信号伝送線路は、前記記憶装置送信部と前記システム側受信部との間の信号伝送線路となる第一のサブ伝送線路と、前記記憶装置受信部と前記システム側送信部との間の信号伝送線路となる第二のサブ伝送線路とを有する。前記複数の信号補正部の各々は、前記記憶装置送信部と、前記システム側送信部と、前記第一のサブ伝送線路と、前記第二のサブ伝送線路とのうちの少なくとも一つに備えられ、前記ブースト値に基づいて、前記入力された信号の増強し、増強後の信号を出力する。 More specifically, for example, the storage device includes a storage device transmission unit that transmits a signal and a storage device reception unit that receives the signal. The system-side communication unit includes a system-side transmission unit that transmits a signal and a system-side reception unit that receives a signal. The signal transmission line includes a first sub transmission line serving as a signal transmission line between the storage device transmission unit and the system-side reception unit, and a signal between the storage device reception unit and the system-side transmission unit. A second sub-transmission line serving as a transmission line. Each of the plurality of signal correction units is provided in at least one of the storage device transmission unit, the system-side transmission unit, the first sub-transmission line, and the second sub-transmission line. Based on the boost value, the input signal is boosted, and the boosted signal is output.
第一記憶装置システムの第二の実施態様では、前記第一の実施態様において、前記ブースト値は、信号伝送線路の長さに応じた符号間干渉減衰量に基づく値である。この場合、例えば、信号補正部は、ブースト値に基づいて、最短波長の信号の振幅を、受信時のそれが最長波長の信号の受信時の振幅と同じになる程度に増強して出力する。 In a second embodiment of the first storage device system, in the first embodiment, the boost value is a value based on an intersymbol interference attenuation amount according to the length of the signal transmission line. In this case, for example, based on the boost value, the signal correction unit increases the amplitude of the signal with the shortest wavelength so that the amplitude at the time of reception becomes the same as the amplitude at the time of reception of the signal with the longest wavelength.
第一記憶装置システムの第三の実施態様では、前記記憶装置属性は、前記記憶装置のデータ転送速度、種類及び提供元のうちの少なくとも一つである。 In a third embodiment of the first storage device system, the storage device attribute is at least one of a data transfer rate, a type, and a provider of the storage device.
第一記憶装置システムの第四の実施態様では、前記第三の実施態様において、前記データ転送速度は、導体損失よりも誘電損失が支配的となる信号周波数に基づく速度(例えば、そのような高い周波数で送信するのが好ましいとされる速度)である。 In a fourth embodiment of the first storage system, in the third embodiment, the data transfer rate is a rate based on a signal frequency in which dielectric loss is dominant over conductor loss (for example, such high The rate at which it is preferred to transmit at a frequency).
第一記憶装置システムの第五の実施態様では、第一記憶装置システムは、前記搭載された記憶装置の搭載態様に基づいて、前記搭載された記憶装置の記憶装置属性を判断する記憶装置属性判断部と、前記複数種類の記憶装置属性にそれぞれ対応した複数の補正パラメータを記憶する補正パラメータ記憶域と、前記判断された記憶装置属性に対応する補正パラメータであって、前記補正パラメータ記憶域に記憶されている補正パラメータを、前記複数の信号補正部のうちの、前記搭載された記憶装置に関わる信号補正部に設定する補正パラメータ設定部とを更に備える。 In a fifth embodiment of the first storage device system, the first storage device system determines a storage device attribute of the mounted storage device based on a mounting mode of the mounted storage device. A correction parameter storage area for storing a plurality of correction parameters respectively corresponding to the plurality of types of storage device attributes, and a correction parameter corresponding to the determined storage device attributes, stored in the correction parameter storage area And a correction parameter setting unit that sets a correction parameter that is set in a signal correction unit related to the mounted storage device among the plurality of signal correction units.
第一記憶装置システムの第五の実施態様では、前記第四の実施態様において、前記複数の記憶装置の各々は、記憶装置ケーシングに収納され、前記記憶装置ケーシングと一緒に、前記記憶装置システムに搭載される。前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備える。第一記憶装置システムは、前記ケーシング接触部と接触するシステム側接触部を備える。前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、前記記憶装置属性判断部は、前記出力された前記記憶装置属性識別信号の波形に基づいて、前記搭載された記憶装置の記憶装置属性を判断する。 In a fifth embodiment of the first storage device system, in the fourth embodiment, each of the plurality of storage devices is housed in a storage device casing, and together with the storage device casing, the storage device system includes the storage device casing. Installed. The storage device casing includes a casing contact portion having a configuration corresponding to the storage device attribute of the storage device housed in the storage device casing. The first storage device system includes a system-side contact portion that contacts the casing contact portion. When the casing contact portion comes into contact with the system-side contact portion, a storage device attribute identification signal having a waveform corresponding to the configuration of the casing contact portion is output, and the storage device attribute determination unit is configured to output the output Based on the waveform of the storage device attribute identification signal, the storage device attribute of the mounted storage device is determined.
本発明の第二の側面に従う信号伝送方法は、複数の記憶装置を搭載可能な記憶装置システムにおける信号伝送方法である。前記記憶装置システムには、搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部とが備えられている。この場合、前記信号伝送方法は、各信号伝送線路毎に、以下の(A)〜(C)のステップ、
(A)記憶装置とシステム側通信部との間でやり取りされる信号を入力するステップ、
(B)前記入力された信号を、予め設定された補正パラメータに基づいて補正するステップ、
(C)補正後の信号を出力するステップ、
を実行する。前記補正パラメータは、信号伝送線路の長さと、前記入力する信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である。
The signal transmission method according to the second aspect of the present invention is a signal transmission method in a storage device system in which a plurality of storage devices can be mounted. In the storage device system, a plurality of signal transmission lines respectively connected to the plurality of mounted storage devices, and signals are transmitted and received between the plurality of storage devices via the plurality of signal transmission lines. And a plurality of system side communication units. In this case, the signal transmission method includes the following steps (A) to (C) for each signal transmission line:
(A) inputting a signal exchanged between the storage device and the system-side communication unit;
(B) correcting the input signal based on a preset correction parameter;
(C) outputting the corrected signal;
Execute. The correction parameter is a value set based on at least one of the length of the signal transmission line, the wavelength attribute of the input signal, and the storage device attribute related to the storage device.
本発明の第三の側面に従う記憶装置システムは、記憶装置搭載基板に接続されるプリント回路基板であって、前記記憶装置搭載基板を介して前記複数の記憶装置を制御する記憶装置制御基板と、前記記憶装置制御基板上に備えられ、前記複数の記憶装置にそれぞれ複数の第一信号伝送線路を介して信号を送信する複数の送信回路と、前記記憶装置制御基板上に備えられ、前記複数の記憶装置からそれぞれ複数の第二信号伝送線路を介して信号を受信する複数の受信回路と、前記複数の送信回路にそれぞれ備えられる複数の信号補正装置と、第一信号伝送線路の長さと、信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに応じた信号減衰量に基づいて定められた複数の信号ブースト値を記憶しているブースト値記憶域と、前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つが設定されるブースト値設定域と、前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つを前記ブースト値設定域に設定するプロセッサとを備える。前記ブースト値設定域は、前記複数の送信回路にそれぞれ対応した複数の設定域アドレスを有する。前記プロセッサは、前記複数の設定域アドレスの各々に、その設定域アドレスに対応した送信回路が備える信号補正装置が使用すべき信号ブースト値であって、その送信回路が送信する信号の第一信号伝送線路の長さ、波長属性、及びその送信回路の信号の送信先となる記憶装置の記憶装置属性のうちの少なくとも一つに基づく信号ブースト値を設定する。前記信号補正装置は、信号を入力し、入力された信号を、自分を備える送信回路に対応した設定域アドレスに設定されている信号ブースト値に基づいて増強し、増強後の信号を出力する。 A storage device system according to a third aspect of the present invention is a printed circuit board connected to a storage device mounting board, the storage device control board for controlling the plurality of storage devices via the storage device mounting board, A plurality of transmission circuits provided on the storage device control board, each transmitting a signal to the plurality of storage devices via a plurality of first signal transmission lines, and provided on the storage device control board; A plurality of receiving circuits each receiving a signal from the storage device via a plurality of second signal transmission lines, a plurality of signal correcting devices respectively provided in the plurality of transmitting circuits, a length of the first signal transmission line, and a signal A boost value storage storing a plurality of signal boost values determined based on a signal attenuation amount according to at least one of the wavelength attribute of the storage device and the storage device attribute relating to the storage device A boost value setting area in which at least one of a plurality of signal boost values stored in the boost value storage area is set, and a plurality of signal boost values stored in the boost value storage area And a processor that sets at least one of the boost value setting ranges. The boost value setting area has a plurality of setting area addresses respectively corresponding to the plurality of transmission circuits. The processor has a signal boost value to be used by the signal correction device included in the transmission circuit corresponding to the setting area address for each of the plurality of setting area addresses, and a first signal of a signal transmitted by the transmission circuit A signal boost value is set based on at least one of the length of the transmission line, the wavelength attribute, and the storage device attribute of the storage device that is the transmission destination of the signal of the transmission circuit. The signal correction device receives a signal, enhances the input signal based on a signal boost value set in a setting area address corresponding to a transmission circuit including the signal correction device, and outputs a signal after enhancement.
前記複数の記憶装置の各々は、記憶装置ケーシングに収納され、前記記憶装置ケーシングと一緒に、前記記憶装置システムに搭載されてもよい。前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備えてもよい。前記記憶装置搭載基板は、前記ケーシング接触部と接触する複数のシステム側接触部を備えてもよい。前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、前記プロセッサは、記憶装置属性識別信号の出力元及びそれの波形に基づいて、前記記憶装置搭載基板のどこにどんな記憶装置属性を有する記憶装置が搭載されたかを判断し、判断された記憶装置属性に対応する信号ブースト値を、判断された場所に搭載された記憶装置に信号を送信する送信回路に対応した設定域アドレスに設定してもよい。 Each of the plurality of storage devices may be housed in a storage device casing and mounted in the storage device system together with the storage device casing. The storage device casing may include a casing contact portion having a configuration corresponding to a storage device attribute of a storage device housed in the storage device casing. The storage device mounting substrate may include a plurality of system-side contact portions that come into contact with the casing contact portion. When the casing contact portion comes into contact with the system-side contact portion, a storage device attribute identification signal having a waveform corresponding to the configuration of the casing contact portion is output, and the processor outputs an output source of the storage device attribute identification signal and Based on the waveform, it is determined where on the storage device mounting board the storage device having what storage device attribute is mounted, and the signal boost value corresponding to the determined storage device attribute is mounted at the determined location It may be set to a setting area address corresponding to a transmission circuit that transmits a signal to the stored storage device.
本発明によれば、複数台の記憶装置の伝送に関する信号の品質の劣化を防ぐことができる。 According to the present invention, it is possible to prevent deterioration of signal quality related to transmission of a plurality of storage devices.
以下、図面を参照して、本発明の一実施形態について説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図29Aは、本発明の一実施形態の概念を示す。 FIG. 29A illustrates the concept of one embodiment of the present invention.
入力信号(電圧信号)1005を補正して得られる信号を出力信号1007として出力する信号補正部1003が備えられる。信号補正部1003は、所定の記憶域(参照番号付さず)に設定された補正パラメータを用いて、入力信号1005を補正する。所定の記憶域に設定された補正パラメータは、信号減衰要因に基づく補正パラメータグループ1001の中から選択された補正パラメータである。補正パラメータグループ1001の中には、信号減衰要因に基づく二以上の補正パラメータが存在する。具体的には、例えば、補正パラメータグループ1001は、複数の信号伝送距離(換言すれば、例えば、記憶装置の実装位置)、複数の伝送信号属性、及び複数の記憶装置属性のうちの少なくとも一つに対応付けられた二以上のサブグループを含んでおり、各サブグループには、一種類以上の補正パラメータが含まれている。
A
所定の記憶域に設定される補正パラメータは、入力された信号或いは出力される信号に関する減衰要因(例えば、信号伝送距離、伝送信号属性及び記憶装置属性のうちの少なくとも一つ)に対応した補正パラメータであって、補正パラメータグループ1001の中から選択された補正パラメータである。補正パラメータの選択は、ユーザが行っても良いし、ハードウェア、コンピュータプログラム或いはそれらの組み合わせが、信号減衰要因を特定し、特定された信号減衰要因に基づいて行っても良い。
The correction parameter set in the predetermined storage area is a correction parameter corresponding to an attenuation factor (for example, at least one of a signal transmission distance, a transmission signal attribute, and a storage device attribute) regarding an input signal or an output signal. In this case, the correction parameter is selected from the
図29Bは、本発明の一実施形態の概念が適用された記憶装置システムの構成例を示す。 FIG. 29B shows a configuration example of a storage device system to which the concept of one embodiment of the present invention is applied.
記憶装置システム1023は、複数(例えば二台)の記憶装置1012と、記憶装置通信部1031と、記憶制御部1021とを備える。
The
各記憶装置1012は、記憶資源(例えばハードディスク或いはDVD)1013と、記憶資源1013に対するインターフェース部(参照番号付さず)を備える。インターフェース部には、記憶資源1013に書き込まれる信号を受信する受信部1015Sと、記憶資源1013から読み出された信号を送信する送信部1019Sとが備えられる。
Each
記憶装置通信部1031には、直接的に又は間接的に(例えばプリント基板を介して)、複数の記憶装置1012に接続される。記憶装置通信部1031は、例えばプリント基板であり、複数(又は一つ)の送信部1019Cと、複数(又は一つ)の受信部1015Cと、スイッチ装置1033とを備える。送信部1019Cと、記憶装置1012の受信部1015Sとの間には、第一の信号伝送線路1009が存在し、受信部1015Cと、記憶装置1012の送信部1019Sとの間には、第二の信号伝送線路1011が存在する。第一の信号伝送線路1009及び第二の信号伝送線路1011のうちの少なくとも一方は、銅線であってもよい。
The storage
スイッチ装置1033は、記憶制御部1021と複数の記憶装置1012との接続を制御するスイッチであり、例えば、ファイバチャネルループである。
The switch device 1033 is a switch that controls connection between the
記憶制御部1035は、上位装置1035からの要求に従って、スイッチ装置1033を介し、複数の記憶装置1012のうちの任意の記憶装置1012にアクセスし、データの書込み、或いはデータの読み出しを行う。
The
さて、上述した信号補正部1003は、種々の場所に搭載することができる。例えば、信号補正部1003は、送信部1019S、1019Cに搭載されても良いし、受信部1015S、1015Cに搭載されても良いし、信号伝送線路1009及び/又は1011に搭載されても良いし、送信部1019Sと受信部1015Sに搭載されても良いし(換言すれば、記憶装置1012に搭載されても良いし)、及び/又は、送信部1019Cと受信部1015C(換言すれば、記憶装置通信部1031に搭載されても良い)。
Now, the
また、上記のように、信号補正部1003は、種々の場所に搭載することができるが、どの場所に搭載しても構成を同じにしても良いし、場所或いは補正パラメータに応じて構成を違えても良い。また、各信号補正部1003に対して設定される補正パラメータは、その信号補正部1003に入力される信号或いは出力される信号に関する減衰要因に応じて異なる。
Further, as described above, the
以上が、記憶装置システム1023の構成例である。なお、記憶装置1012には、送信部1019S及び受信部1015Sのうちの少なくとも一方が複数個備えられても良い。また、一つの送信部1019Cに対して、複数の受信部1015Sが接続されても良いし、一つの受信部1015Cに対して、複数の送信部1019Sが接続されても良い。同様に、一つの送信部1019Sに対して、複数の受信部1015Cが接続されても良いし、一つの受信部1015Sに対して、複数の送信部1019Cが接続されても良い。
The above is the configuration example of the
以下、本実施形態に関する幾つかの実施例について説明する。 Hereinafter, some examples related to the present embodiment will be described.
図1は、本発明の一実施形態の第一の実施例に係るディスクアレイ装置の全体構成の外観を示す。 FIG. 1 shows the appearance of the overall configuration of a disk array device according to a first example of one embodiment of the present invention.
ディスクアレイ装置1は、中央に、ディスク制御装置2及びキャニスタ4を収納することができるコントローラ筐体2aを備え、その左右に、キャニスタ4を収納することができるディスクドライブ筐体3aを備える。キャニスタ4は、ディスクドライブを備えている。ディスクドライブとしては、例えば、バードディスクドライブ(HDD)や半導体記憶装置など、様々なものを採用することができる。コントローラ筐体2aは、基本筐体であるのに対し、ディスクドライブ筐体3aは、いわゆる増設筐体であり、無くても良いし、幾つあっても良い。
The
コントローラ筐体2aは、ディスクアレイ装置1の制御を司る。コントローラ筐体2aは、例えば、管理端末5、ディスク制御装置2、冷却ファン7、電源部8、バッテリ、ACボックス10及びHDD制御ボード20等を備えている。
The controller housing 2 a controls the
管理端末5は、種々の場所、例えば、コントローラ筐体2aの前面に配置することができる。管理端末5は、例えば、ノート型コンピュータであり、折りたたみ可能に構成されたディスプレイ装置とキーボード装置とを備えている。この管理端末5を用いることにより、オペレータはディスクアレイ装置1の保守や管理を行うことができる。
The
ディスク制御装置2は、ディスクアレイ装置1全体の制御を行う装置であり、複数の制御ボード6を備える。制御ボード6は、例えば、プリント基板上に回路素子が配置された回路であり、例えば、後述するチャネルアダプタ(チャネル制御部)、ディスクアダプタ(ディスク制御部)、キャッシュメモリ、又は共有メモリ等である。
The
冷却用ファン7は、ディスク制御装置2やディスクドライブを冷却するために用いられる。
The cooling
電源部8は、ディスクアレイ装置1を構成する複数の構成要素のうちの少なくとも一つに所定の電力を供給する。それにより、ディスクアレイ装置1が駆動することができる。PBC(Port Bypass Circuit)ボード20については後述する。
The
ディスクドライブ筐体3aには、複数のキャニスタ4(別の言い方をすれば、複数のディスクドライブ)が配置されている。その様子を図2A、図2B及び図2Cに示す。
A plurality of canisters 4 (in other words, a plurality of disk drives) are arranged in the
図2Aは、ディスクドライブ筐体3aの正面の概観図を示す。図2Bは、ディスクドライブ筐体3aの断面の概観図を示す。図2Cは、ディスクドライブ筐体3cの背面の概観図を示す。
FIG. 2A shows a front view of the
ディスクドライブ筐体3aには、例えば図2Aに示すとおり、1又は複数のディスク駆動装置3が備えられている。各ディスク駆動装置3は、例えば、複数のキャニスタグループ41、42、43及び44と、複数のキャニスタグループ41、42、43及び44にそれぞれ対応した複数のHDD制御ボード20a、20b、20c及び20dとを備えている。複数のHDD制御ボード20a、20b、20c及び20dは、図2Bに示すように、一つの(又は複数の)バックプレーンボード(例えばプリント回路基板)22に接続される。バックプレーンボード22には、図2Bに示す通り、各キャニスタグループ41、42、43又は44に含まれている複数のキャニスタ4内のディスクドライブ4aが接続される。
For example, as shown in FIG. 2A, the
キャニスタ4は、ディスクアレイ装置1の正面側(すなわち管理端末5と同じ側)に格納されるのみならず、図2Cに示す通り、背面側にも格納されている。
The
以上が、ディスクアレイ装置1の構成の概要であるが、ディスクアレイ装置1の構成やその構成要素の配置は上記の内容に限られるものではない。例えば、管理端末5は、ディスクアレイ装置1に組み込まれている必要は無く、ディスクアレイ装置1に通信ネットワークを介して接続されたコンピュータとすることもできる。また、管理端末5は、ノート型コンピュータの形態に限られず、例えばデスクトップ型の形態とすることもできる。また、ディスク制御装置2とディスク駆動装置3とが一体的に構成されてもよい。また、ディスクアレイ装置1の正面又は背面に、LED(light-emitting diode)表示部が設けられて、各ディスクドライブ4aの動作状態が、LEDの点灯や点滅等により表示されてもよい。
The above is the outline of the configuration of the
図3Aは、ディスクアレイ装置1のディスク制御装置2とディスク駆動装置3との接続構成を示す。図3Bは、図3AにおけるHDD制御ボード20a、20cと、複数のキャニスタ4との間の通信経路を示す。なお、以下の説明では、「ファイバチャネル」という言葉を「FC」と略記する。また、「HDD制御ボード20」という表記は、複数のHDD制御ボード20a、20b、20c及び20dのうちの少なくとも一つか、或いは、それら以外のHDD制御ボードを指すものとする。
FIG. 3A shows a connection configuration between the
ディスク制御装置2には、例えば、複数のディスクアダプタ(以下、「DKA」と略記)10が備えられている。複数のDKA10のうちの各2つのDKA10、10は、例えば、クラスタを構成しており(すなわち、各ディスクドライブ4aへのアクセス系統が二重化されており)、一方のDKA10に障害が発生しそのDKA10が或るディスクドライブ4aにアクセスできなくなった場合には、他方のDKA10がその或るディスクドライブ4aにアクセスすることができる。
The
ディスクアレイ装置1に備えられている複数のHDD制御ボード20のうちの二以上のHDD制御ボード20は、FCケーブル(例えば銅などの金属線)13aを介して、直列に接続されている。直列に接続された二以上のHDD制御ボード20のうちの先頭のHDD制御ボード20は、FCケーブル13aを介してDKA10に接続されている。これにより、FC-AL(Fiber Channel Arbitrated Loop)の規格に従うFCループが形成される。ディスクアレイ装置1には、複数のFCループが備えられ、各FCループに、図3A及び図3Bには示していないバックプレーンボード22(図2B参照)を介して、複数のディスクドライブ4aが接続される。各DKA10は、自分に接続されたFCループを介して、そのFCループに接続されている複数のディスクドライブ4aのうちの任意のディスクドライブ4aにアクセスすることができる。
Two or more
本実施例では、ディスクドライブ4aは、HDD(ハードディスクドライブ)である。HDD4aとしては、図3Bに示すように、FC HDDを採用することもできるし、SATA HDD又はSES
HDD4を採用することもできる。
In this embodiment, the
HDD4 can also be adopted.
FC HDDは、ファイバチャネル(Fiber Channel)の規格に沿って、FC-ALに接続できるように構成されたHDDであり、データ転送速度が、例えば1Gbps〜2Gbpsである。複数のキャニスタ4には、図3Bに示すように、このFC
HDDが搭載されるタイプのキャニスタ4Fがある。そのキャニスタ4Fには、FC HDDに加えて、例えば、DC/DCコンバータ4bが搭載される。DC/DCコンバータ4bは、外部から印加されたDC電圧を降圧してFC
HDDに印加する。
The FC HDD is an HDD configured to be connected to the FC-AL in accordance with the Fiber Channel standard, and the data transfer rate is, for example, 1 Gbps to 2 Gbps. As shown in FIG. 3B, the plurality of
There is a type of canister 4F on which an HDD is mounted. In addition to the FC HDD, for example, a DC / DC converter 4b is mounted on the canister 4F. The DC / DC converter 4b steps down the DC voltage applied from the outside to
Apply to HDD.
SATA(Serial AT Attachment) HDDは、ATA仕様で採用されていたパラレル転送方式をシリアル転送方式にしたHDD4で、データ転送速度が、例えば1.5Gbpsである。SES(SCSI
Enclosure Service) HDDは、DKA10と、HDD4aの電源供給を制御する電源コントローラ(図示せず)とを通信可能にするディスクドライブであり、SCSI3(Small
Computer System Interface 3)規格に規定されるSESやESI(Enclosure Service I/F)の機能を備えている。複数のキャニスタ4には、図3Bに示すように、このSATA
HDD又はSES HDDが搭載されるタイプのキャニスタ4Sがある。キャニスタ4Sには、SATA HDD又はSES HDDに加えて、SATA HDD又はSES
HDDに対応したデータ形式とFCに対応したデータ形式とを変換するための変換ボード4cが備えられる。SATA HDD又はSES HDDは、変換ボード4cを介してFC-ALに接続される。なお、SATA
HDDは、SAS(Serial Attached SCSI) HDDであってもよい。
The SATA (Serial AT Attachment) HDD is an
The Enclosure Service (HDD) is a disk drive that enables communication between the
Computer System Interface 3) SES and ESI (Enclosure Service I / F) functions defined in the standard. As shown in FIG. 3B, the plurality of
There is a canister 4S of a type in which HDD or SES HDD is mounted. The canister 4S includes SATA HDD or SES in addition to SATA HDD or SES HDD.
A conversion board 4c for converting a data format corresponding to the HDD and a data format corresponding to the FC is provided. The SATA HDD or SES HDD is connected to the FC-AL via the conversion board 4c. SATA
The HDD may be a SAS (Serial Attached SCSI) HDD.
図4は、ディスクアレイ装置1の構成例を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration example of the
ディスクアレイ装置1には、複数の(又は一つの)チャネルアダプタ(以下、「CHA」と略記)230と、複数のDKA10と、キャッシュメモリ250と、共有メモリ260と、スイッチング制御部270と、管理端末5とが備えられる。
The
CHA230は、通信ネットワークCN11を介して情報処理装置100に接続され、その情報処理装置100との間のデータ転送を制御するものである。CHA230は、CPUやROM、RAM等を含んだマイクロコンピュータシステムとして構成することができる。CHA230は、情報処理装置100の種類に応じた構成とすることができる。通信ネットワークCN11は、例えば、インターネット、SAN(Storage Area Network)、LAN(Local
Area Network)、WAN(Wide Area Network)、MAN(Metropolitan Area Network)等のようなネットワークとすることができる。情報処理装置100としては、例えば、CPU或いはメモリ等を備えたコンピュータマシン(例えば、パーソナルコンピュータ又はサーバ)であってもよいし、別のディスクアレイ装置であっても良い。
The
A network such as an area network (WAN), a wide area network (WAN), or a metropolitan area network (MAN) can be used. The
DKA10は、例えば、CPUやROM、RAM等を含んだマイクロコンピュータシステムとして構成することができる。DKA10には、FCループ13を介して、複数のディスクドライブ4aが接続される。DKA10は、各ディスクドライブ4aとの間のデータの授受を制御するものである。DKA10は、所定の通信プロトコル(例えばSCSI)に基づき、FCループ13を介して、ディスクドライブ4aとの間でブロックレベルのデータ転送を行う。なお、FCループ13のデータ転送速度は、例えば、誘電損失が支配的となるような高速なデータ転送速度、具体例として、1Gbps又は2Gbpsであってもよい。
The
キャッシュメモリ250は、例えば、揮発または不揮発の半導体メモリから構成することができる。キャッシュメモリ250は、情報処理装置100から受信したデータや、ディスクドライブ4aから読み出されたデータを記憶する。
The
共有メモリ260は、例えば、不揮発または揮発の半導体メモリから構成することができる。共有メモリ260は、例えば、情報処理装置100から受信した各種コマンドや、ディスクアレイ装置1の制御に使用する制御情報等を記憶する。これらのコマンドや制御情報等は、複数の共有メモリ260によって、冗長記憶されてもよい。なお、キャッシュメモリ250と共有メモリ260とは、それぞれ別々のメモリとして構成することもできるし、あるいは、一つのメモリの一部をキャッシュメモリ領域として使用し、残りを共有メモリ領域として使用することもできる。
The shared
スイッチング制御部270は、各DKA10と、各CHA230と、キャッシュメモリ250と、共有メモリ260とを、それぞれ相互に接続するものである。スイッチング制御部270は、例えば、超高速クロスバスイッチ等から構成することができる。
The switching
管理端末5は、内部ネットワーク(例えばLAN)271を介して、ディスクアレイ装置1内の各部(例えばCHA230及びDKA10)の状態を収集し監視する。管理端末5は、収集した情報を生データのままで、あるいは、統計処理したデータとして、外部の管理端末(不図示)に出力しても良い。管理端末5が収集可能な情報としては、例えば、装置構成、電源アラーム、或いは温度アラーム等が挙げられる。
The
次に、ディスクアレイ装置1が行う処理の一例について説明する。CHA230は、通信ネットワークCN11を介して、情報処理装置100からライトコマンド及び書込み対象データを受信する。CHA230は、受信したライトコマンドを共有メモリ260に記憶させ、且つ、受信した書込み対象データをキャッシュメモリ250に記憶させる。DKA10は、共有メモリ260を随時参照している。DKA10は、共有メモリ260に記憶されている未処理のライトコマンドを発見した場合、その発見されたライトコマンドに従って、キャッシュメモリ250から書込み対象データを読み出し、読み出された書込み対象データを、FCループ13を介して、そのFCループ13に接続されている複数のディスクドライブ4aのうちの少なくとも一つのディスクドライブ4aに転送する。
Next, an example of processing performed by the
ディスクアレイ装置1が行う処理の別の一例について説明する。CHA230は、情報処理装置100からリードコマンドを受信し、そのリードコマンドを共有メモリ260に記憶させる。DKA10は、共有メモリ260内で未処理のリードコマンドを発見した場合、そのリードコマンドによって指定された論理ボリュームを有する各ディスクドライブ4aからFCループ13を介してデータを読み出す。DKA10は、読み出したデータをキャッシュメモリ250に記憶させる。また、DKA10は、リードコマンドに従うデータの読出しが完了した旨の通知を、共有メモリ260を介してCHA230に送る。CHA230は、その通知に応答して、キャッシュメモリ250からデータを読み込み、情報処理装置100に送信する。
Another example of processing performed by the
以上が、ディスクアレイ装置1についての構成及び動作の一例についての説明である。なお、CHA230、DKA10、キャッシュメモリ250及び共有メモリ260は、本実施例のようにそれぞれ別個として設けられる必要はなく、例えば一体的に構成されるようにすることもできる。また、これらのうちの少なくともいずれかの組み合わせが一体的に構成されるようにすることもできる。また、CHA230、DKA10、キャッシュメモリ250及び共有メモリ260は、バスで接続されてもよいし、LAN等のネットワークで接続されてもよい。
The above is an explanation of an example of the configuration and operation of the
図5は、DKA10とディスクドライブ4aとの間の接続構成例を示す。
FIG. 5 shows a connection configuration example between the
DKA10と複数のディスクドライブ4aとの間に、HDD制御ボード20及びバックプレーンボード22が介在する。具体的には、DKA10は、HDD制御ボード20に接続され、HDD制御ボード20は、バックプレーンボード22に接続され、複数のディスクドライブ4aは、バックプレーンボード22に接続される。より具体的には、HDD制御ボード20は、複数のコネクタ101を備え、複数のコネクタ101に、バックプレーンボード22が備える複数の第一コネクタ103が接続され、それにより、HDD制御ボード20がバックプレーンボード22に接続される。また、各ディスクドライブ4aは、コネクタ107を備え、そのコネクタ107が、バックプレーンボード22が備える第二コネクタ105に接続され、それにより、複数のディスクドライブ4aがバックプレーンボード22に接続される。以上のように接続されることにより、HDD制御ボード20上のPBC14と、各ディスクドライブ4aとの間には、PBC14からディスクドライブ4aへ伝送される電圧信号の伝送線路となる下り伝送線路114Dと、そのディスクドライブ4aからPBC14へ伝送される電圧信号の伝送線路となる上り伝送線路114Uとが構築される。下り伝送線路114Dは、所定の材質の伝送線路(例えば銅等の金属線)であって、後述する第一の下り伝送線路要素112D、第二の下り伝送線路要素110D及び第三の下り伝送線路要素108Dが直列に接続されることによって構成される。上り伝送線路114Uは、所定の材質の伝送線路(例えば銅等の金属線)であって、後述する第一の上り伝送線路要素112U、第二の上り伝送線路要素110U及び第三の上り伝送線路要素108Uが直列に接続されることによって構成される。
An
ディスクドライブ4aは、電圧信号を受信する受信回路18Dと、電圧信号を送信する送信回路17Dとを備えている。コネクタ107と受信回路18Dとの間には、第一の下り伝送線路要素(例えば銅等の金属線)112Dが存在し、コネクタ107と送信回路17Dとの間には、第一の上り伝送線路要素112Uが存在する。なお、コネクタ107は、例えばFC HDDのように、ディスクドライブ4aそれ自体のコネクタであっても良いし、或いは、例えばSATA HDDのように、ディスクドライブ4aに接続された変換ボード4c(図3B参照)のコネクタであっても良い。また、図5に示す「PREV#n」等の表記は、FCループ13におけるディスクドライブ4aの位置を示す。
The
バックプレーンボード22は、例えば所定の配線パターンが形成されたプリント回路基板であり、複数の第一コネクタ103と、複数の第二コネクタ105とを備えている。配線パターンは、所定の材質(例えば金属)、具体例として、銅で構成されている。各第一コネクタ103と各第二コネクタ105との間には、第二の下り伝送線路要素110Dと、第二の上り伝送線路要素110Uとが存在する。
The
HDD制御ボード20は、例えば所定の配線パターンが形成されたプリント回路基板であり、バックプレーンボード22を介して接続された複数のディスクドライブ4aを制御する。配線パターンは、所定の材質(例えば金属)、具体例として、銅で構成されている。HDD制御ボード20は、複数のコネクタ101と、PBC14とを備える。
The
コネクタ101は、第三の下り伝送線路要素(例えば銅線)108Dを介して後述の送信回路17Pに接続されており、且つ、第三の上り伝送線路要素(例えば銅線)108Uを介して後述の受信回路18Pに接続されている。
The
PBC14は、例えば所定の配線パターンが形成されたプリント回路基板であり、複数の送信回路17Pと、複数の受信回路18Pと、複数のマルチプレクサ15と、複数のCDR(Clock Data Recovery)回路16とを備えている。配線パターンは、所定の材質(例えば金属)、具体例として、銅で構成されている。複数のマルチプレクサ15には、送信回路17P及び受信回路18Pが接続されているものと、DKA10に接続されるものとがある。CDR回路16は、入力されたデータの乱れ(例えばジッタ)を抑制し出力するための回路である。CDR回路16の入力端子は、マルチプレクサ15の出力端子に接続され、CDR回路16の出力端子は、送信回路17Pと、マルチプレクサ15の“0”で示される側の入力端子に接続される。
The
マルチプレクサ15に、ディスクドライブ4aが接続された場合に、マルチプレクサ15の“1”で示される側の入力が選択されるようにセレクト信号が入力される。マルチプレクサ15にディスクドライブ4が接続されない場合には、マルチプレクサ15の“0”で示される側の入力が選択されるようにセレクト信号が入力される。
When the
PBC14は、例えば、ディスクドライブ4aに障害が起きた場合、障害が起きたディスクドライブ4aをFCループ13から切り離すことができる。障害が起きたディスクドライブ4aをFCループ13から切り離すことの指示は、DKA10から出すことができる。その指示の伝達方法としては、例えば、FCループ13を利用する方法と、DKA10とPBC14とを結んだ信号線(図示せず)を利用する方法とがある。或るディスクドライブ4aに障害が発生したことが検出された場合には、そのディスクドライブ4aが接続されているマルチプレクサ15の“0”で示される側の入力が選択されるようにセレクト信号が入力される。各マルチプレクサ15のセレクト信号の入力は、例えば、そのマルチプレクサ15に接続されたDKA10、ディスクドライブ(例えばSES HDD)4a、及びCDR回路16により行われるようにすることもできるし、DKA10により集中して行われるようにすることもできる。
For example, when a failure occurs in the
なお、PBC14が備えるマルチプレクサ15の数は、図5に示した例に限られない。例えば、図2A、図2B及び図2Cに例示したディスク駆動装置3において、横一列に配列された十六台のディスクドライブ4a毎に一つのPBC14が設けられる場合には、一つのPBC14が備えるマルチプレクサ15の数は、一つのDKA10と最大十六台のディスクドライブ4aとを接続してFCループ13を構成可能とするために、少なくとも十七台が必要となってもよい。
Note that the number of
また、CDR回路16は、PBC14と一体的に構成されてもよい。例えば、図5に例示したPBC14において、左右両端のマルチプレクサ15に接続されるCDR回路16はPBC14上に構成されていてもよい。
The
以上のような構成において、DKA10と或るディスクドライブ4aとの間でデータの授受が行われる場合には、その或るディスクドライブ4aの受信回路18Dが、その受信回路18Dに下り伝送線路114Dを介して接続された送信回路17Pから、その下り伝送線路114Dを介して電圧信号を受信したり、その或るディスクドライブ4aの送信回路17Dが、その送信回路18Dに上り伝送線路114Uを介して接続された受信回路18Pに、その上り伝送線路114Uを介して電圧信号を送信したりする。
In the configuration described above, when data is exchanged between the
ところで、例えば、下り伝送線路114Dも上り伝送線路114Uも銅線とし、その銅線を介して、高速なデータ転送(例えば、3Gbps以上の速度でのデータ転送)の実現しようとした場合、大きな弊害となるのが、例えば、以下の(1)及び(2)、
(1)HDD制御ボード20及びバックプレーンボード22を構成するプリント基板の表皮効果及び誘電損失による信号損失、
(2)HDD制御ボード20とバックプレーンボード22を接続するコネクタ101、103や、ディスクドライブ4aとバックプレーンボード22とを接続するコネクタのインピーダンス不整合による信号損失、
がある。特に、プリント基板20、22上の信号伝送線路114D、114Uで、伝送周波数が所定値(例えば1GHz)を超える場合、プリント基板20、22の誘電損失が支配的となる。図6Aに示す誘電損失の等価回路によれば、インダクタンスLに、表皮効果に起因する抵抗Rが直列に接続され、且つ、キャパシタンスCに、誘電正接(tanδ)に起因する漏れコンダクタンスGが並列に接続されており、誘電損失は、漏れ電流の増大を引き起こすことがわかる。
By the way, for example, when the
(1) Signal loss due to skin effect and dielectric loss of the printed circuit board constituting the
(2) Signal loss due to impedance mismatch of
There is. In particular, when the transmission frequency exceeds a predetermined value (for example, 1 GHz) in the
また、図6Bに、プリント基板803(例えばバックプレーンボード22)の様子の一例を示すが、伝送線路上の導体(信号線)とプリント基板803の内層接地(GND層)との間のキャパシタ(例えばポリプロプレン層(PP層))に電荷を蓄積する際に損失が生じ、導体中を電流が流れにくくなるため、信号伝送線路の配線長当たりの信号減衰量の対数が周波数の対数に比例して増大していく。この様子、すなわち、周波数対表皮効果の特性例を表すグラフを図7に示す。図7の参照符号(塗り潰し部分)「AR」は、銅線に信号電流が流れる領域を表し、参照符号「TA」は、ガラスエポキシ樹脂(FR−4)絶縁材から作られたプリント基板を表す。この図7から分かるように、周波数が高くなるにつれ、電流が導体の表面部分にしか集まらなくなり、結果として、導体に電流が流れにくくなる(つまり、導体損失が増大する)。電流が流れる表面の深さをδ、周波数をf(MHz)とすると、δは√Fに反比例する。つまり、低周波信号では、導体全面に電流を流すことが出来るのに対して、高周波信号では、導体の表面の部分にしか電流が流れない。等信号トレースを信号伝送しても、低周波信号より高周波信号の方が信号の劣化が激しくなる。 FIG. 6B shows an example of the state of the printed circuit board 803 (for example, the backplane board 22). A capacitor (a conductor (signal line) on the transmission line and an inner layer ground (GND layer) of the printed circuit board 803) For example, loss occurs when charges are accumulated in the polypropylene layer (PP layer), and current does not flow easily through the conductor. Therefore, the logarithm of signal attenuation per wiring length of the signal transmission line is proportional to the logarithm of frequency. Will increase. FIG. 7 shows a graph representing this state, that is, a characteristic example of the frequency vs. skin effect. Reference sign (filled portion) “AR” in FIG. 7 represents a region where a signal current flows through the copper wire, and reference sign “TA” represents a printed circuit board made of a glass epoxy resin (FR-4) insulating material. . As can be seen from FIG. 7, as the frequency increases, the current is collected only on the surface portion of the conductor, and as a result, the current hardly flows through the conductor (that is, the conductor loss increases). If the depth of the surface through which the current flows is δ and the frequency is f (MHz), δ is inversely proportional to √F. That is, a current can flow through the entire surface of a conductor in a low-frequency signal, whereas a current flows only in a portion of the surface of the conductor in a high-frequency signal. Even if the equal signal trace is transmitted as a signal, the high frequency signal is more deteriorated than the low frequency signal.
さて、図8に示すように、PBC−HDD間配線長Lと、トレース長R1とが定義されるとする。すなわち、PBC−HDD間配線長Lは、下り伝送線路114D(又は上り伝送線路114U)に、PBC14が備える受信回路18P(又は送信回路17P)の一部(又は全体)の長さを加えて得られた長さとする。また、トレース長Rは、第三の下り伝送線路要素108D(又は第三の上り伝送線路要素108U)に、受信回路18P(又は送信回路17P)の一部(又は全体)の長さを加えて得られた長さとする。
Now, as shown in FIG. 8, it is assumed that a PBC-HDD wiring length L and a trace length R1 are defined. That is, the PBC-HDD wiring length L is obtained by adding the length of a part (or the whole) of the
この場合の周波数対信号損失の特性例を表すグラフを図9に示す。図9は、トレース長Rが50cmであって、プリント基板803(図6B参照)上の導体(例えば銅線)のパターン幅及びパターン厚がそれぞれ100μmであって、誘電正接tanδ(漏れコンダクタンスGとωCとの比)が0.02である場合の図である。点線は、導体損失(抵抗損失)による信号減衰量(信号損失)を示し、一点鎖線は、誘電損失による信号減衰量を示し、実線は、導体損失と誘電損失の両方による信号減衰量を示す。図9に示す特性例によれば、伝送周波数が1GHzを下回る領域では、信号の減衰量に対して、誘電損失よりも導体損失の方が支配的であるが、1GHz以上になると、誘電損失による信号減衰量が導体損失のそれを上回ることがわかる。また、それ以降、周波数の増加に従い、その差が拡大することがわかる。 FIG. 9 shows a graph representing an example of frequency vs. signal loss characteristics in this case. In FIG. 9, the trace length R is 50 cm, the pattern width and pattern thickness of the conductor (for example, copper wire) on the printed circuit board 803 (see FIG. 6B) are 100 μm, respectively, and the dielectric loss tangent tan δ It is a figure in case (ratio with (omega) C) is 0.02. A dotted line indicates a signal attenuation amount (signal loss) due to a conductor loss (resistance loss), a one-dot chain line indicates a signal attenuation amount due to dielectric loss, and a solid line indicates a signal attenuation amount due to both conductor loss and dielectric loss. According to the characteristic example shown in FIG. 9, in the region where the transmission frequency is lower than 1 GHz, the conductor loss is more dominant than the dielectric loss with respect to the signal attenuation. It can be seen that the signal attenuation exceeds that of the conductor loss. Thereafter, it can be seen that the difference increases as the frequency increases.
図10Aは、転送速度対信号損失の特性例を表すグラフである。図10Bは、ディスクドライブ4a又はPBC14が送信するデータのデータパターンの信号振幅を示す。図10Cは、ディスクドライブ4a又はPBC14が受信するデータのデータパターンの信号振幅を示す。なお、図10Aに示すグラフは、プリント基板203(例えばPBC14)がガラスエポキシ樹脂(FR−4)で作られていて、トレース長Rが50cmであるとした場合のシミュレーション結果である。また、縦軸は、配線長0.5m当たりの振幅減衰量を表す。
FIG. 10A is a graph showing a characteristic example of transfer rate versus signal loss. FIG. 10B shows the signal amplitude of the data pattern of the data transmitted by the
誘電損失が主な原因で信号損失が起こるという上述した現象は、1Gbpsを超えて伝送周波数が高くなるほど顕著である。この現象は、いわゆるローパスフィルタを通したものと等価となるため、帯域制限を受けたパルスの立ち上がりが鈍り、これにより、図10Aに示すように、データの最長波長成分(例えば“11110”)に対する最短波長成分(例えば“10000”)が減衰する。また、その減衰により、ISI(符号間干渉)が増大し、最短波長の信号減衰によるS/N劣化によってジッタが増大する。さらに、バックプレーンボード22の第二コネクタ105とディスクドライブ4aのコネクタ107との間のインピーダンス不整合による反射が起こる。また、アイパターンの開口率の低下によりビットエラー率(BER)が低下する。
The phenomenon described above that signal loss occurs mainly due to dielectric loss becomes more conspicuous as the transmission frequency increases beyond 1 Gbps. Since this phenomenon is equivalent to that through a so-called low-pass filter, the rising edge of the band-limited pulse becomes dull, and as a result, as shown in FIG. 10A, for the longest wavelength component (eg, “11110”) of the data The shortest wavelength component (for example, “10000”) is attenuated. Further, the attenuation increases ISI (intersymbol interference), and jitter increases due to S / N degradation due to signal attenuation of the shortest wavelength. Further, reflection occurs due to impedance mismatch between the
また、図10B及び図10Cによれば、送信されるデータのデータパターンによって、下り伝送線路114D又は上り伝送線路114Uを介して受信されるデータの信号振幅の減衰量が異なることがわかる。
Further, according to FIGS. 10B and 10C, it can be seen that the amount of attenuation of the signal amplitude of the data received via the
図11Aは、PBC−HDD間配線長Lに対する信号減衰量を表すグラフを示す。図11Bは、最長波長の送信信号の振幅VLfと、最短波長の送信信号の振幅VHfとの関係を示す。図11Cは、最長波長の受信信号の振幅VLfと、最短波長の受信信号の振幅VHfとの関係を示す。なお、図11Aに示したグラフは、データ伝送速度が4Gpsと仮定した場合のシミュレーション結果である。図11Aのグラフにおいて、一点鎖線は、最長波長のNRZ(Non Return to Zero)信号(例えばデータパターンは“11110000”)の減衰量を表し、点線は、最短波長のNRZ信号(例えばデータパターンは“10101010”)の減衰量を表し、実線は、ISI減衰量(最長波長のNRZ信号の減衰量と最短波長のNRZ信号の減衰量との差分)を表す。また、図11B及び図11Cにおいて、点線は、最長波長のNRZ信号の波形を表し、実線は、最短波長のNRZ信号の波形を表す。また、図11B及び図11Cにおいて、「送信信号」とは、送信回路17P又は17Dから送信される信号を意味し、「受信信号」とは、受信回路18P又は18Dが受信する信号を意味する。
FIG. 11A is a graph showing the signal attenuation with respect to the wiring length L between PBC and HDD. FIG. 11B shows the relationship between the amplitude VLf of the transmission signal with the longest wavelength and the amplitude VHf of the transmission signal with the shortest wavelength. FIG. 11C shows the relationship between the amplitude VLf of the longest wavelength received signal and the amplitude VHf of the shortest wavelength received signal. The graph shown in FIG. 11A is a simulation result when the data transmission rate is assumed to be 4 Gps. In the graph of FIG. 11A, the alternate long and short dash line represents the attenuation amount of the longest wavelength NRZ (Non Return to Zero) signal (eg, the data pattern is “11110000”), and the dotted line is the shortest wavelength NRZ signal (eg, the data pattern is “ The solid line represents the ISI attenuation amount (difference between the attenuation amount of the longest wavelength NRZ signal and the attenuation amount of the shortest wavelength NRZ signal). 11B and 11C, the dotted line represents the waveform of the longest wavelength NRZ signal, and the solid line represents the waveform of the shortest wavelength NRZ signal. 11B and 11C, “transmission signal” means a signal transmitted from the
図11Aのグラフによれば、PBC−HDD間配線長Lが長ければ長いほど、ISI減衰量が多くなることがわかる。また、図11B及び図11Cによれば、送信回路17P又は17Dから送信される信号については、最長波長の信号振幅VLfと最短波長の信号振幅VHfとに差がほとんど無いが、送信回路17P又は17Dから送信された信号が受信回路18P又は18Dに受信される場合には、最長波長VLfの信号振幅に比べて最短波長の信号振幅VHfが大分減衰してしまうことがわかる。これは、図11Aから分かるように、PBC−HDD間配線長Lが長いほど顕著となる。
From the graph of FIG. 11A, it can be seen that the longer the PBC-HDD wiring length L, the greater the ISI attenuation. Further, according to FIGS. 11B and 11C, the signal transmitted from the
以上、図6〜図11Cを参照して説明したように、PBC−HDD間配線長L及び転送周波数の少なくとも一方に比例して、ファイバーチャネル信号の減衰量及びISI減衰量が大きくなり、それ故、何の工夫もしないのでは、ファイバーチャネル信号の品質が低下する。 As described above with reference to FIGS. 6 to 11C, the attenuation amount of the fiber channel signal and the ISI attenuation amount are increased in proportion to at least one of the PBC-HDD wiring length L and the transfer frequency. If nothing is done, the quality of the fiber channel signal is degraded.
そこで、それを解決するための一つの工夫として、この第一実施例では、図12に示すように、信号の送信側に、PBC−HDD間配線長Lに応じた補正を送信信号に対して行う(つまりプリエンファシスを行う)イコライザが設けられる。 Therefore, as one contrivance for solving this problem, in the first embodiment, as shown in FIG. 12, the signal transmission side is corrected for the transmission signal according to the PBC-HDD wiring length L. An equalizer that performs (that is, performs pre-emphasis) is provided.
図12は、本発明の一実施形態の第一実施例の概要を示す。 FIG. 12 shows an overview of a first example of one embodiment of the present invention.
HDD制御ボード20には、信号補正値テーブル805と、ボード制御部815と、ブースト値設定域817とが備えられる。HDD制御ボード20の送信回路17Pには、イコライザ(以下、PBC側イコライザ)807が備えられ、同様に、ディスクドライブ4aの送信回路17Dにも、イコライザ(以下、ディスク側イコライザ)813が備えられる。
The
信号補正値テーブル805には、PBC−HDD間配線長Lに応じた信号補正値、例えば、複数のディスクドライブ実装位置にそれぞれ対応した複数のブースト値が登録されている。ここで、「ブースト値」とは、信号補正に関する一つの補正パラメータであり、この補正パラメータに従って、送信される信号或いは受信された信号の全体又は一部(例えば高域部分)がブーストされる。なお、ブースト値は、例えば、ISI減衰量を補償するべく、最短波長の信号の受信時の振幅が最長波長の信号の受信時の振幅と同じになるような値となる。 In the signal correction value table 805, signal correction values corresponding to the PBC-HDD wiring length L, for example, a plurality of boost values respectively corresponding to a plurality of disk drive mounting positions are registered. Here, the “boost value” is one correction parameter relating to signal correction, and the whole or a part (for example, a high frequency part) of the transmitted signal or the received signal is boosted according to the correction parameter. The boost value is, for example, a value such that the amplitude when receiving the shortest wavelength signal is the same as the amplitude when receiving the longest wavelength signal in order to compensate for the ISI attenuation.
ボード制御部815は、例えばCPU等のプロセッサであり、信号補正値テーブル805に登録されている複数のブースト値を、ブースト値設定域817に登録する。この場合、例えば、ボード制御部815は、各ディスクドライブ実装位置毎に予め定められたアドレスに、そのディスクドライブ実装位置に対応したブースト値を設定する。
The
ブースト値設定域817は、信号補正値テーブル805に登録されている複数のブースト値が記録される記憶資源(例えばレジスタ或いはメモリ)である。例えば、ブースト値設定域817が有する複数のアドレスは、複数のディスクドライブ実装位置にそれぞれ対応付けられている。
The boost
各送信回路17PのPBC側イコライザ807は、ブースト値設定域817に設定されたブースト値に基づいて、信号を補正し、補正された信号を出力する。具体的には、例えば、PBC側イコライザ807は、信号の送信先となるディスクドライブ4aの実装位置に対応したブースト値(換言すれば、その実装位置に対応したブースト値設定域817アドレスに記録されたブースト値)に基づいて、信号の所定域のレベルを増強し(つまり、信号のプリエンファシス819を行い)、増強された信号を出力する。これにより、増強された信号が、下り伝送線路114Dを介してディスクドライブ4aに伝送される。出力された信号は、ディスクドライブ4aの受信回路18Dに到達する頃には、PBC−HDD間配線長に応じて減衰するが、そのPBC−HDD間配線長Lに応じて予め信号レベルが増強されているので、受信回路18Dは、適切なレベルの信号を受信することができる。なお、受信回路18Dは、受信した信号を補正し出力する別のイコライザ(例えばディエンファシスを行うイコライザ)を備えても良い。また、この段落で説明した事項は、ディスクドライブ4aの送信回路17Dと、HDD制御ボード20の受信回路18Pについても適用することができる。その場合、ディスク側イコライザ813に対するブースト値が設定されるが、そのブースト値の設定方法については、後述する。
The
ところで、複数の伝送線路114D、114Uの長さ(すなわち、各ディスクドライブ4a毎のPBC−HDD間配線長L)は、ディスクアレイ装置1にどのようにディスクドライブ4aを搭載するかによって異なる。以下、複数のディスクドライブ4aの幾つかの搭載方法例を説明する。
By the way, the length of the plurality of
図13Aは、第一の搭載方法に従ってディスクアレイ装置1に搭載された複数のディスクドライブ4aの正面の概観を示す。図13Bは、第一の搭載方法に従って搭載されたディスクドライブ4aの側面の概観を示す。図14Aは、第一の搭載方法に従ってディスクドライブ4aを搭載するためのHDD制御ボード20の構成例を示す。なお、図13Aにおいて、各ディスクドライブ4aを示す図の内部に記した英数字は、ディスクドライブ4aの実装位置のIDを表す。
FIG. 13A shows a front view of a plurality of
第一の搭載方法によれば、図13Aに示すように、HDD制御ボード20は二重化されており、各ディスクドライブ4aは、二枚のHDD制御ボード20に接続されている。これにより、或るディスクドライブ4aについて説明すると、一方のHDD制御ボード20に障害が発生しても、他方のHDD制御ボード20がそのディスクドライブ4aとの間で信号の授受を行うことができる。
According to the first mounting method, as shown in FIG. 13A, the
また、第一の搭載方法によれば、図13Aに示すように、HDD制御ボード20は、ディスクドライブ4aの厚さ方向Tに沿って並んだ二以上(例えば8個)のディスクドライブ4aの一端側(つまり、二以上のディスクドライブ4aによって構成されるディスクグループの長手方向の始点又は終点側)に配置される。このため、各ディスクドライブ4aとPBC(又はスイッチ回路)14との間の伝送線路は、ディスクドライブ4aの配列方向に長くなる。この場合、HDD制御ボード20と二以上のディスクドライブ4aの各々との間の距離(すなわち、PBC−HDD間配線長)は、ディスクドライブ4aの実装位置によって大きく異なる。具体的には、例えば、最長のPBC−HDD間配線長L1(一例として、実装位置ID「1F」のディスクドライブ4aと、そのディスクドライブ4aに接続される二枚のHDD制御ボード20のうちの奥側のHDD制御ボード20との間の距離)と、最短のPBC−HDD間配線長L2(一例として、実装位置ID「18」のディスクドライブ4aと、そのディスクドライブ4aに接続される二枚のHDD制御ボード20のうちの手前側のHDD制御ボード20との間の距離)との差は、後述の第二の搭載方法と比べて大きくなる。
Further, according to the first mounting method, as shown in FIG. 13A, the
図14Bは、第一の搭載方法に従って搭載されたディスクドライブ4aの実装位置とPBC−HDD間配線長、ISI減衰量及びブースト値との特性例を示す。この特性例は、例えば、FCの転送速度が4.25Gbps場合の例である。この図14Bによれば、複数のディスクドライブ実装位置にそれぞれ対応した複数のISI減衰量(別の観点から言えば、複数のディスクドライブ実装位置にそれぞれ対応した複数のブースト値)のばらつきが、後述する第二の搭載方法の場合に比べて大きいことがわかる。
FIG. 14B shows a characteristic example of the mounting position of the
図15Aは、第二の搭載方法に従ってディスクアレイ装置1に搭載された複数のディスクドライブ4aの正面の概観を示す。図15Bは、第二の搭載方法に従って搭載されたディスクドライブ4aの側面の概観を示す。図16Aは、第二の搭載方法に従ってディスクドライブ4aを搭載するためのHDD制御ボード20の構成例を示す。なお、図15Aにおいて、各ディスクドライブ4aを示す図の内部に記した英数字は、図13Aと同様に、ディスクドライブ4aの実装位置のIDを表す。
FIG. 15A shows a front view of a plurality of
第二の搭載方法でも、第一の搭載方法と同様に、HDD制御ボード20は二重化されている。
In the second mounting method, the
また、第二の搭載方法によれば、HDD制御ボード20は、その面が、水平方向に実装された複数(例えば16個)のディスクドライブ4aから構成されるディスクドライブグループの長手方向脇に対向するように搭載される。このため、各ディスクドライブ4aとPBC(又はスイッチ回路)14との間の伝送線路は、ディスクドライブ4aの配列方向を横切る方向(例えば直交方向)に長くなる。この場合、HDD制御ボード20と、それに接続される二以上のディスクドライブ4aの各々との間の距離(すなわち、PBC−HDD間配線長)は、ディスクドライブ4aの実装位置によって大きく異なることはない。具体的には、例えば、最長のPBC−HDD間配線長L1(一例として、実装位置ID「1F」のディスクドライブ4aと、そのディスクドライブ4aに接続される二枚のHDD制御ボード20のうちの奥側のHDD制御ボード20との間の距離)と、最短のPBC−HDD間配線長L2(一例として、実装位置ID「18」のディスクドライブ4aと、そのディスクドライブ4aに接続される二枚のHDD制御ボード20のうちの手前側のHDD制御ボード20との間の距離)との差は、前述した第一の搭載方法と比べて小さい。
Also, according to the second mounting method, the
図16Bは、第二の搭載方法に従って搭載されたディスクドライブ4aの実装位置とPBC−HDD間配線長、ISI減衰量及びブースト値との特性例を示す。この特性例は、例えば、FCの転送速度が4.25Gbps場合の例である。この図16Bによれば、複数のディスクドライブ実装位置にそれぞれ対応した複数のISI減衰量(別の観点から言えば、複数のディスクドライブ実装位置にそれぞれ対応した複数のブースト値)のばらつきが、前述した第一の搭載方法の場合に比べて小さいことがわかる。
FIG. 16B shows a characteristic example of the mounting position of the
以上、第一と第二の搭載方法を説明したが、複数のディスクドライブ4aの搭載方法は、上記の例に限られない。なお、例えば、第二の搭載方法を採用した場合には、第一の搭載方法を採用した場合に比べて、信号補正値テーブル805(図12参照)に登録するブースト値の数を減らすことができると考えられる。なぜなら、第二の搭載方法の場合には、ディスクドライブ実装位置が異なっていても、PBC−HDD間配線長が実質的に同じ場合があり、そのような場合には、一つのブースト値に対して複数のディスクドライブ実装位置を対応付けることができるからである。
The first and second mounting methods have been described above, but the mounting method of the plurality of
さて、ディスクアレイ装置1において、複数のディスクドライブ4aとPBC14との間における複数のPBC−HDD間配線長は、異なることがある。この配線長に応じて、前述したように、PBC側イコライザ807(図12参照)とディスク側イコライザ813によって、プリエンファシスが行われるが、プリエンファシスの方法としては幾つか考えられる。以下、幾つかのプリエンファシス方法について説明する。
In the
図17Aは、第一のプリエンファシス方法に従うブロックダイアグラムを示す。図17Bは、図17Aにおける各信号a〜dの波形を示す。図17Cは、第一のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。 FIG. 17A shows a block diagram according to the first pre-emphasis method. FIG. 17B shows the waveforms of the signals a to d in FIG. 17A. FIG. 17C shows an example of frequency vs. amplitude characteristics when the first pre-emphasis method is performed.
図17Aに示すように、第一のプリエンファシス方法に従うPBC側イコライザ807(又はディスク側イコライザ813)は、いわゆるL型のイコライザであり、減算処理回路851と、第一の乗算回路853と、第二の乗算回路855と、加算回路857とを備える。
As shown in FIG. 17A, the PBC side equalizer 807 (or the disk side equalizer 813) according to the first pre-emphasis method is a so-called L-type equalizer, and includes a
減算処理回路851は、入力された信号aに対して、1−Dの減算処理を行い(つまり、信号aと、遅延回路Dとの引き算処理を行い)、減算処理によって得られた信号を出力する。ここで、Dは、
で与えられる遅延演算素子(換言すれば、1ビットの遅延回路)である。
The
(In other words, a 1-bit delay circuit).
第一の乗算回路853は、減算処理回路851から出力された信号に、プリエンファシス量を調整する高域補正係数Emを乗算し、その乗算された信号bを出力する。
The
第二の乗算回路855は、入力された信号aに信号振幅係数Kを乗算し、信号aが乗算されて得られる信号cを出力する。
The
加算回路857は、第一の乗算回路853から出力された信号bと、第二の乗算回路855から出力された信号cとの論理和の処理をして信号dを出力する。
The
以上の処理により、PBC側イコライザ807は、入力された信号aを、入力信号の変化点に1ビット周期のパルス幅を付加した波形を有する信号dに変換して出力することができる。すなわち、図17Bから分かる通り、信号dの波形は、入力信号aの波形に対し、信号の変化点で1ビットのパルスが付加されたものとなる。信号振幅係数Kの値を調整することにより、送信振幅値を調整することができ、また、補正係数Emの値を調整することで、高域のブースト量を調整することができる。
With the above processing, the
例えば、上述した(1)式のTを、T=1/f=2π/wとし、送信増幅係数Kを2とし、高域補正係数Emを1とした場合、このイコライザ807(又は813)の伝達関数は、以下の(2)式、
のようになる。これより、図17Cに示す様に、補正係数Emの値が大きくなるほど(例えば、3.5dB、7.5dB、15dBのように大きくなるほど)、出力信号dの信号振幅が高まる。すなわち、上述した信号補正値テーブル805(図12参照)に登録されているブースト値は、例えば高域補正係数Emである。送信増幅係数Kは、固定値であっても良いし、信号補正値テーブル805に、各ディスクドライブ実装位置毎に登録されていても良い。
For example, when T in the above equation (1) is T = 1 / f = 2π / w, the transmission amplification coefficient K is 2, and the high frequency correction coefficient Em is 1, this equalizer 807 (or 813) The transfer function is the following equation (2):
become that way. Accordingly, as shown in FIG. 17C, the signal amplitude of the output signal d increases as the value of the correction coefficient Em increases (for example, increases as 3.5 dB, 7.5 dB, 15 dB). That is, the boost value registered in the signal correction value table 805 (see FIG. 12) described above is, for example, the high frequency correction coefficient Em. The transmission amplification coefficient K may be a fixed value or may be registered in the signal correction value table 805 for each disk drive mounting position.
図18Aは、第二のプリエンファシス方法に従うブロックダイアグラムを示す。図18Bは、図18Aにおける各信号a,b,c,d,e,fの波形を示す。図18Cは、第二のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。なお、図17A〜図17Cと同じ要素については、同一の符号を付している。 FIG. 18A shows a block diagram according to a second pre-emphasis method. FIG. 18B shows the waveforms of the signals a, b, c, d, e, and f in FIG. 18A. FIG. 18C shows an example of frequency vs. amplitude characteristics when the second pre-emphasis method is performed. In addition, the same code | symbol is attached | subjected about the same element as FIG. 17A-FIG. 17C.
図18Aに示すように、第二のプリエンファシス方法に従うPBC側イコライザ807(又はディスク側イコライザ813)は、いわゆるE型のイコライザであり、第一の減算処理回路851と、第二の減算処理回路852と、第一の乗算回路853と、第三の乗算回路854と、第二の乗算回路855と、加算回路857とを備える。
As shown in FIG. 18A, the PBC side equalizer 807 (or the disk side equalizer 813) according to the second pre-emphasis method is a so-called E-type equalizer, and includes a first
第一の減算処理回路851は、第一のプリエンファシス方法の場合と同様に、入力された信号aに対して、1−Dの減算処理を行い、減算処理によって得られた信号を出力する。
As in the case of the first pre-emphasis method, the first
第二の減算処理回路852は、入力された信号aに対して、1−D-1の減算処理を行い、減算処理によって得られた信号を出力する。
The second
第一の乗算回路853は、第一の減算処理回路851から出力された信号に、高域補正係数Emを乗算し、その乗算された信号bを出力する。
The
第三の乗算回路854は、第二の減算処理回路852から出力された信号に、高域補正係数Emを乗算し、その乗算された信号eを出力する。
The
第二の乗算回路855は、入力された信号aに信号振幅係数Kを乗算し、信号aが乗算されて得られる信号cを出力する。
The
加算回路857は、第一の乗算回路853から出力された信号bと、第三の乗算回路854から出力された信号eと、第二の乗算回路855から出力された信号cとの論理和の処理をして信号fを出力する。
The
すなわち、第二のプリエンファシス方法に従うPBC側イコライザ807(又はディスク側イコライザ813)は、1ビットの遅延回路Dを通したデータ信号と入力信号aとの引き算処理(1−D)をした後、その処理をされて出力された信号に高域補償係数Emを乗算した信号bを出力する。また、PBC側イコライザ807(又はディスク側イコライザ813)は、1ビットの遅延回路の前の信号と入力信号aとの引き算処理(1−D-1)をした後、その処理をされて出力された信号に高域補正係数Emを乗算して得られた信号eを出力する。また、PBC側イコライザ807(又はディスク側イコライザ813)は、入力信号aに信号増幅係数Kを乗算して得られる信号cを出力する。そして、PBC側イコライザ807(又はディスク側イコライザ813)は、3つの出力信号b、e、cを加算回路857で加算することにより、入力信号aの変化点の前後に1ビット周期のパルス幅を付加した出力波形fが得られる。
That is, the PBC side equalizer 807 (or the disk side equalizer 813) according to the second pre-emphasis method performs a subtraction process (1-D) between the data signal and the input signal a that has passed through the 1-bit delay circuit D, A signal b obtained by multiplying the signal output after the processing by the high frequency compensation coefficient Em is output. Further, the PBC side equalizer 807 (or the disk side equalizer 813) performs a subtraction process (1-D -1 ) between the signal before the 1-bit delay circuit and the input signal a, and then outputs the processed signal. The signal e obtained by multiplying the obtained signal by the high frequency correction coefficient Em is output. Also, the PBC side equalizer 807 (or the disk side equalizer 813) outputs a signal c obtained by multiplying the input signal a by the signal amplification coefficient K. Then, the PBC side equalizer 807 (or the disk side equalizer 813) adds the three output signals b, e, and c by the
送信増幅係数Kを2、高域補正係数Emを1とした場合、このイコライザ807(又は813)の伝達関数は以下の(3)式、
で表すことができる。これより、図18Cに示す様に、第一のプリエンファシス方法の場合よりも、周波数の高域部分がより強調される。
When the transmission amplification coefficient K is 2 and the high frequency correction coefficient Em is 1, the transfer function of the equalizer 807 (or 813) is expressed by the following equation (3):
It can be expressed as Thus, as shown in FIG. 18C, the high frequency part of the frequency is more emphasized than in the case of the first pre-emphasis method.
図19Aは、第三のプリエンファシス方法に従うブロックダイアグラムを示す。図19Bは、図19Aにおける入力信号波形と出力信号波形とを示す。図19Cは、第三のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。 FIG. 19A shows a block diagram according to a third pre-emphasis method. FIG. 19B shows the input signal waveform and the output signal waveform in FIG. 19A. FIG. 19C shows an example of frequency vs. amplitude characteristics when the third pre-emphasis method is performed.
図19Aに示すように、第三のプリエンファシス方法に従うPBC側イコライザ807(又はディスク側イコライザ813)は、いわゆるエクストラプラス型のイコライザである。このイコライザ807は、例えば、入力信号aに対して1−Dの処理を行って信号出力する回路861と、回路861の出力された信号を入力し1−DRの処理を行って信号出力する回路862と、回路862から出力された信号を入力し1/(1−DR)の処理(例えばR=2)を行って信号出力する回路863と、回路863から出力された信号を入力しDQを乗算する処理を行って信号出力する回路864と、回路864から出力された信号と、入力信号aとを加算して出力する加算回路865とを備える。
As shown in FIG. 19A, the PBC side equalizer 807 (or the disk side equalizer 813) according to the third pre-emphasis method is a so-called extra-plus type equalizer. The
このイコライザ807(又は813)の伝達関数は以下の(4)式、
で表すことができ、これを簡略化すると、以下の(5)式、
のようにすることができ、これをより簡略化すると、以下の(6)式、
のようにすることができる。ここで、Dは、上記(1)式の通りであるとすると、イコライザ807(又は813)の伝達関数は、以下の(7)式、
のように表すことができる。この第三のプリエンファシス方法によれば、イコライザ807(又は813)に、リニアデジタルフィルタを具備する事により、送信信号に、データ“0”に1/2ビット以下のパルスを埋め込むことができる。また、係数Qを調整することにより、送信信号の波形を調節することができる。
The transfer function of this equalizer 807 (or 813) is the following equation (4):
When this is simplified, the following equation (5):
If this is further simplified, the following equation (6):
It can be like this. Here, assuming that D is as in the above equation (1), the transfer function of the equalizer 807 (or 813) is the following equation (7):
It can be expressed as According to the third pre-emphasis method, by providing the equalizer 807 (or 813) with the linear digital filter, it is possible to embed a pulse of ½ bit or less in the data “0” in the transmission signal. Further, the waveform of the transmission signal can be adjusted by adjusting the coefficient Q.
以上、イコライザ807(又は813)に適用することができる幾つかのプリエンファシス方法の例について説明したが、プリエンファシスの方法は上記の例に限られない。 In the above, several examples of pre-emphasis methods that can be applied to the equalizer 807 (or 813) have been described, but the pre-emphasis methods are not limited to the above examples.
ところで、この第一実施例では、例えば以下のようにして、HDD制御ボード20に信号補正値テーブル805を構築することができる。
In the first embodiment, for example, the signal correction value table 805 can be constructed in the
図20Aは、信号補正値テーブル805の第一の構築方法例を示す。 FIG. 20A shows a first construction method example of the signal correction value table 805.
信号補正値テーブル805が登録される記憶域に情報を登録することができるコンピュータとして、例えば管理端末5がある。管理端末5は、各ディスクドライブ実装位置毎のブースト値(dB)を入力するためのブースト値入力GUI(グラフィカルユーザインタフェース)871を表示する。そのGUI871には、各ディスクドライブ実装位置毎にPBC−HDD間配線長が表示されるので、ユーザは、どの実装位置に対してどんなブースト値を入力すればよいかがわかる。ユーザは、ブースト値入力GUI817に、各ディスクドライブ実装位置毎のブースト値を入力する。
As a computer that can register information in a storage area in which the signal correction value table 805 is registered, for example, there is the
また、管理端末5は、ブースト値登録部875を備える。ブースト値登録部875は、例えば、メモリに記憶されたコンピュータプログラムであり、管理端末5内の図示しないCPUにロードされることにより実行される。ブースト値登録部875は、各ディスクドライブ実装位置毎のブースト値が入力された場合、入力されたブースト値を信号補正値テーブル805に登録する。
In addition, the
以上、第一の構築方法例によれば、信号補正値テーブル805に登録される各ブースト値は、ユーザが任意に定めた値である。 As described above, according to the first construction method example, each boost value registered in the signal correction value table 805 is a value arbitrarily determined by the user.
図20Bは、信号補正値テーブル805の第二の構築方法例を示す。 FIG. 20B shows a second construction method example of the signal correction value table 805.
管理端末5は、ブースト値登録部875に加えて、ブースト値算出部877を備える。ブースト値算出部877は、例えば、メモリに記憶されたコンピュータプログラムであり、管理端末5内の図示しないCPUにロードされることにより実行される。ブースト値算出部877は、実装位置毎のPBC−HDD間配線長を表す配線長情報874を参照して、各配線長を抽出し、抽出された各配線長に応じたブースト値を所定の計算式に従って算出する。ブースト値登録部875は、算出された各ブースト値を信号補正値テーブル805に登録する。
The
以上、第二の構築方法例によれば、信号補正値テーブル805に登録される各ブースト値は、コンピュータによって計算された値である。 As described above, according to the second construction method example, each boost value registered in the signal correction value table 805 is a value calculated by a computer.
ところで、PBC(又はスイッチ回路)14に搭載されるイコライザ807にブースト値を設定する方法について説明したが、ディスク側イコライザ813にも、PBC−HDD間配線長に応じたブースト値を設定することができる。その設定方法としては、幾つか考えられる。例えば、ディスクアレイ装置1に搭載された(例えば、バックプレーンボード22に接続された)ディスクドライブ4aに対してコンピュータマシン(例えば管理端末5)を接続し、そのコンピュータマシンが、例えば上記の第一又は第二の構築方法のように、自動で又は手動で、各ディスクドライブ4a毎のブースト値を入力してもよい。また、以下のような別の方法も考えられる。
By the way, although the method for setting the boost value to the
図21は、ディスク側イコライザ813にブースト値を設定する方法の一例を示す。
FIG. 21 shows an example of a method for setting a boost value in the
バックプレーンボード22に、各ディスクドライブ実装位置に対応したブースト値が記録されている信号補正値テーブル881が登録される。信号補正値テーブル881は、例えばメモリ上に構築されており、複数のアドレスを有する。複数のアドレスの各々に、そのアドレスに対応付けられたディスクドライブ実装位置(換言すれば、第二のコネクタ105)のブースト値が存在する。この場合、例えば、或る第二コネクタ105に、ディスクドライブ4aが接続されたことが検出された場合には、その第二コネクタ105に対応するアドレスに存在するブースト値(すなわち、信号補正値テーブル881に登録されているブースト値であって、その第二コネクタ105に対応したディスクドライブ実装位置に対応付けられたブースト値)が読み出され、読み出されたブースト値が、その接続されたディスクドライブ4aが有するディスク側イコライザ813に設定される。
A signal correction value table 881 in which boost values corresponding to the respective disk drive mounting positions are recorded is registered in the
図22は、第一実施例において、各送信回路17P、17Dに対するブースト値の設定の流れの一例を示す。なお、この流れは、イコライザ807(又は813)が、第一又は第二のプリエンファシス方法に従うプリエンファシスを行うようになっている場合の例である。
FIG. 22 shows an example of a boost value setting flow for each of the
例えば、管理端末5が、ユーザの操作に従って、或るディスクドライブ実装位置を選択し、そのディスクドライブ実装位置に対応する送信回路17P、17Dの各々について、以下のことを行う。すなわち、管理端末5は、最長波長信号の受信時の振幅が所定値となるような送信増幅係数Kの入力を受けて、入力された送信増幅係数Kと、上記選択されたディスクドライブ実装位置とを対応付けて記憶する(ステップS1)。また、管理端末5は、最短波長信号の受信時の振幅が、最長波長信号の受信時の振幅と同じになるような高域補正係数Emの入力を受けて、入力された高域補正係数Emと、上記選択されたディスクドライブ実装位置とを対応付けて記憶する(S2)。
For example, the
管理端末5は、S1及びS2の処理を、全てのディスクドライブ実装位置(換言すれば、全ての送信回路17P、17D)について行い(S3でYES)、それが終了した場合には、これまでに記憶した複数のディスクドライブ位置、送信増幅係数K及び高域補正係数Emを、HDD制御ボード20又はディスクドライブ4aの所定記憶域に送る(S4)。例えば、管理端末5は、送信増幅係数Kを、各送信回路17P、17Dのイコライザ807、813に対して設定し、高域補正係数Em(ブースト値)を、HDD制御ボード20の信号補正値テーブル805に登録する。なお、送信増幅係数Kも、信号補正値テーブル805に登録され、ブースト値設定域817(例えばレジスタ)を介して、各イコライザ807に設定されても良い。
The
以上が、第一実施例についての説明である。なお、この第一実施例では、送信回路17P及び17Dに、信号振幅を高めるイコライザが搭載されるが、このようなイコライザは、受信回路18P又は18Dに搭載されても良いし、送信回路17P(又は17D)と受信回路18D(又は18P)との間(例えば、バックプレーンボード22上)に搭載されても良い。
The above is the description of the first embodiment. In this first embodiment, an equalizer for increasing the signal amplitude is mounted on the
この第一実施例によれば、ディスクドライブ4aの送信回路17D(又は受信回路18P)と、HDD制御ボード20の受信回路18P(又は送信回路17P)との間の伝送線路114U(又は114D)の長さに応じたISI減衰量に基づいて、ブースト値が設定され、そのブースト値に基づいて、信号の高周波成分がブーストされる。これにより、配線長Lに関わらず、伝送に関する信号の品質が劣化しないようにすることができる。具体的には、例えば、第一実施例のような工夫をせずに、HDD制御ボード20とディスクドライブ4aとの間でデータ伝送を行う場合、図23Aに例示するように、その伝送特性を表すアイパターンのクロス点は大きくずれて、アイ開口が狭くなるであろうが、第一実施例のような工夫をすることで、図23Bに例示するように、アイパターンのクロス点のずれは小さく、アイ開口は広くなると考えられる。
According to the first embodiment, the
次に、本発明の一実施形態の第二の実施例について説明する。以下、第一の実施例との相違点を主に説明し、第一の実施例との共通点については、説明を省略或いは簡略する。 Next, a second example of one embodiment of the present invention will be described. In the following, differences from the first embodiment will be mainly described, and description of common points with the first embodiment will be omitted or simplified.
図24は、本発明の第二の実施例に係るHDD制御ボード20の構成例を示す。
FIG. 24 shows a configuration example of the
信号補正値テーブル805には、各ディスクドライブ実装位置毎に、複数の波長属性が登録され、各波長属性毎に、ブースト値が登録される。ここで、「波長属性」とは、伝送されるデータの波長に関する情報であり、例えばデータパターンである。 In the signal correction value table 805, a plurality of wavelength attributes are registered for each disk drive mounting position, and a boost value is registered for each wavelength attribute. Here, the “wavelength attribute” is information relating to the wavelength of data to be transmitted, and is, for example, a data pattern.
ボード制御部815は、信号補正値テーブル805から読み出した情報をブースト値設定域817に登録し、ブースト設定値817に登録された情報は、各イコライザ807に読み取られる。各イコライザ807には、複数のブースト値として、例えば、複数の高域補正係数Emが設定される。なお、この図24に例示するイコライザ807は、いわゆるL型の補正回路の一例である。
The
減算処理回路851は、信号を出力する場合、その信号の波長属性に基づいて(例えば、その信号のデータパターンに基づいて)、複数の高域補正係数Emのうちのどの高域補正係数Emを選択し、複数の乗算回路853のうち、選択した高域補正係数Emを用いた乗算処理を行う回路853を信号の出力先とする。
When the signal is output, the
以上、この第二実施例によれば、波長属性(例えばデータパターン)に基づくISI減衰量に応じたISI減衰量に基づいて、ブースト値が設定され、そのブースト値に基づいて、信号の高周波成分がブーストされる。これにより、波長属性に関わらず、伝送に関する信号の品質が劣化しないようにすることができる。 As described above, according to the second embodiment, the boost value is set based on the ISI attenuation amount corresponding to the ISI attenuation amount based on the wavelength attribute (for example, the data pattern), and the high frequency component of the signal is determined based on the boost value. Is boosted. Thereby, it is possible to prevent the quality of signals related to transmission from being deteriorated regardless of the wavelength attribute.
なお、上記の構成は、第二又は第三のプリエンファシス方法に従うイコライザ807(又は813)にも適用することができる。また、この第二実施例に従うイコライザ807(又は813)は、送信回路17P、17Dに限らず、例えば、受信回路18P又は18Dに備えられても良いし、バックプレーンボード22に備えられても良い。また、ブースト値に限らず、送信増幅係数Kも、波長属性毎に用意されても良い。
The above configuration can also be applied to the equalizer 807 (or 813) according to the second or third pre-emphasis method. Further, the equalizer 807 (or 813) according to the second embodiment is not limited to the
図25Aは、本発明の一実施形態の第三実施例に係るキャニスタ4の構成例を示す。図25Bは、図25Aに示したキャニスタ4のブロック図を示す。
FIG. 25A shows a configuration example of the
キャニスタ4には、DC/DCコネクタ887と、DC/DCコンバータ893を備えた回路基板891とが備えられている。
The
DC/DCコネクタ887は、DC/DCコンバータ893に接続されるコネクタであり、バックプレーンボード22に設けられているDC/DCコネクタ888に接続される。DC/DCコネクタ887は、バックプレーンボード22のDC/DCコネクタ888に接続された場合(換言すれば、通電した場合)、後述のディスク識別信号(例えば8ビットのうちの所定の1ビットのみがハイレベルになった信号)を回路基板891に出力する。
The DC /
DC/DCコンバータ893は、DC/DCコネクタ887を介して印加されたDC電圧(例えば48V)を、ディスクドライブ4aに対応したDC電圧(例えば5V又は12V)に変換し、変換された電圧をディスクドライブ4aに印加する。
The DC /
回路基板891には、例えば、ディスクドライブ4aの状態を表示するLED889や、ブースト値出力部899が備えられる。ブースト値出力部899は、信号補正値テーブル897を備える。信号補正値テーブル897には、複数のディスク識別信号にそれぞれ対応した複数のブースト値が登録されている。
The
図25Cは、信号補正値テーブル897の構成例を示す。 FIG. 25C shows a configuration example of the signal correction value table 897.
信号補正値テーブル897には、複数のビット番号の各々に対して、ディスク属性とブースト値とが対応付けられている。ディスク属性は、ディスクドライブ4aに関する属性であり、例えば、ディスクドライブ4aの種類(例えば、FC、SATA又はSAS)と、ディスクドライブ4aの転送速度と、ディスクドライブ4の提供元(例えばメーカ又はベンダ)とのうちの少なくとも一つである。
In the signal correction value table 897, a disk attribute and a boost value are associated with each of a plurality of bit numbers. The disk attribute is an attribute related to the
この第三実施例では、キャニスタ4に搭載されるDC/DCコネクタ887(及び/又は、バックプレーンボード22のDC/DCコネクタ888)の構成は、ディスクドライブ4aの属性によって異なる。例えば、ディスクドライブ4aの属性として、図25Cに例示するように8種類のディスク属性があれば、DC/DCコネクタ887(及び/又は888)の構成も、8種類の構成がある。
In the third embodiment, the configuration of the DC / DC connector 887 (and / or the DC /
キャニスタ4のDC/DCコネクタ887が、バックプレーンボード22のDC/DCコネクタ888に接続され、且つ、キャニスタ4のコネクタ107が、バックプレーンボード22の第二コネクタ105に接続された場合、DC/DCコネクタ887からブースト出力部899に、DC/DCコネクタ887(及び/又は888)の構成に従うディスク識別信号が出力される。例えば、図25Cの例で言えば、ディスク種類がFCであり、転送速度が4Gbpsであり、提供元がA社であるディスクドライブ4aが搭載されるキャニスタ4のDC/DCコネクタ887(及び/又は888)からは、1番目のビットのみが立ったディスク識別信号が、ブースト値出力部899に出力される。また、そのディスク識別信号は、後述するように、バックプレーンボード22を介して、HDD制御ボード20にも出力される。
When the DC /
ブースト値出力部899は、ディスク識別信号を受信し、そのディスク識別信号の内容(例えば、何番目のビットが立っているか)に対応したブースト値を信号補正値テーブル897から取得して出力する。出力されたブースト値は、DC/DCコネクタ887からバックプレーンボード22及びコネクタ105を介して、ディスクドライブ4aの送信回路17D内のイコライザ813に設定される。
The boost
以上のような構成により、キャニスタ4がバックプレーンボード22に接続されると、自動的に、そのキャニスタ4に搭載されているディスクドライブ4aのディスク属性に適切なブースト値が、そのディスクドライブ4aに設定される。なお、受信回路18Dに、信号の高域部分を増強させるイコライザが備えられている場合には、ブースト値の設定先は、受信回路18Dのイコライザとなってもよい。
With the above configuration, when the
図26Aは、本発明の第三実施例に係るHDD制御ボード20の構成例を示す。
FIG. 26A shows a configuration example of the
また、HDD制御ボード20に備えられる信号補正値テーブル897の内容は、キャニスタ4に備えられる信号補正値テーブル897と同様である。
The content of the signal correction value table 897 provided in the
ブースト値設定域817は、例えばレジスタであり、複数のアドレスを有する。複数のアドレスの各々は、図26Bに例示するように、複数の通信ポートのうちのいずれかが割り当てられている。ここで言う通信ポートは、PBC14が備える物理的又は論理的な通信ポートであり、例えば、一つの通信ポートは、一つの送信回路17P又は受信回路18Pに対応している。従って、各通信ポート毎にアドレスが割り当てられているということは、各送信回路17P毎又は各受信回路18P毎に、アドレスが割り当てられているということである。
The boost
ボード制御部815は、例えば、管理端末5と通信することができるようになっている。ボード制御部815は、例えば、管理端末5から信号補正値テーブル897に記録すべきブースト値を受信して、そのブースト値を、HDD制御ボード20上の信号補正値テーブル897に書き込むことができる。
For example, the
また、ボード制御部815は、キャニスタ4のDC/DCコネクタ887からバックプレーンボード22を介してディスク識別信号を受信する。ボード制御部815は、受信したディスク識別信号の内容(例えば、何番目のビットが立っているか)に対応したブースト値を信号補正値テーブル897から読出し、読み出されたブースト値を、ブースト値設定域817の所定アドレスに登録する。ここで、どのアドレスに登録するかは、例えば、どこを経由したディスク識別信号を受信しかに応じて決定される。例えば、複数のキャニスタ4とボード制御部815との間に、複数のキャニスタ4にそれぞれ対応した複数の信号路が備えられている場合には、ボード制御部815は、どの信号路を介してディスク識別信号を受信したかに応じて、ブースト値設定域817における設定先アドレスを決定し、決定した格納先アドレスに、上記読み出されたブースト値を登録する。
The
なお、ブースト値設定域817に登録されたブースト値は、例えば、各送信回路17Pの送信増幅制御部901とブースト設定部903とに読み出される。送信増幅制御部901は、読み出されたブースト値に基づいて、送信増幅係数Kの値を調節する(すなわち、送信信号の振幅を調節する)。ブースト設定値は、読み出されたブースト値に基づいて、高域補正係数Emを決定し、決定した高域補正係数Emをイコライザ807に設定する。なお、高域補正係数Emの値は、ブースト値と同じであっても良いし、ブースト値に基づいて求められた別の値であっても良い。
Note that the boost value registered in the boost
また、受信回路18Pに、受信用イコライザ807が備えられても良い。このイコライザ807は、例えば、受信した信号(プリエンファシスされて送信された信号)に対してディエンファシスを施すなど、所定の補正処理を行っても良い。
The
図27は、本発明の第三実施例において、各ブースト値がブースト値設定域817に設定される際の処理流れの一例を示す。
FIG. 27 shows an example of the processing flow when each boost value is set in the boost
DC/DCコネクタ887からディスク識別信号を受信した場合(S11でYES)、ボード制御部815は、受信したディスク識別信号の内容に対応したブースト値を信号補正値テーブル897から読み出し(S12)、読み出したブースト値を、ブースト値設定域817に設定する(S13)。ボード制御部815は、設定が完了した場合、設定が完了したことを表す信号を、ディスク識別信号の送信元におけるディスクドライブ4aに送信する(S14)。ボード制御部815は、応答を受信した場合は(S15でYES)、未だ全てのディスクドライブ実装位置について、S11〜S15を行っていなければ(S16でNO)、別のディスクドライブ実装位置について、S11〜S15を行う。なお、S15において、応答は、例えば、ディスクドライブ4aのイコライザ813に、S11で受信したディスク識別信号に対応したブースト値が設定された場合に、ディスクドライブ4aから受信する。
When the disc identification signal is received from the DC / DC connector 887 (YES in S11), the
このような流れによって、全てのディスクドライブ実装位置につき、HDD制御ボード20及びディスクドライブ4aの両方において、接続されたディスクドライブ4aのディスク属性に対応したブースト値が設定される。
By such a flow, boost values corresponding to the disk attributes of the
以上、上述した第三実施例によれば、ディスク属性(例えば、種類、転送速度及び提供元の少なくとも一つ)に対応したブースト値がイコライザ807及び813に設定され、そのブースト値に従って補正された信号が伝送される。これにより、ディスクアレイ装置1に、ディスク属性が異なる複数のディスクドライブ4aが混在していても信号品質の劣化を防ぐことができる。
As described above, according to the third embodiment described above, boost values corresponding to disk attributes (for example, at least one of type, transfer speed, and provider) are set in the
また、この第三実施例によれば、各ディスクドライブ4a毎に、そのディスクドライブ4aのディスク属性に従うISI減衰量に応じたブースト値に従う伝送が行われる。これにより、ディスク属性が異なるディスクドライブ4aが同一のバックプレーンボード22を介して同一のHDD制御ボード20との間でデータ伝送を行っても、信号品質の劣化を防ぐことができる。
According to the third embodiment, transmission is performed for each
また、この第三実施例によれば、ディスクドライブ4aのディスク属性に対応したブースト値が、キャニスタ4をバックプレーンボード22に接続した場合に、HDD制御ボード20及びディスクドライブ4aの両方に自動的に設定される。これにより、キャニスタ4をディスクアレイ装置1に搭載しさえすれば、別段のブースト値設定作業が不要になるので、ユーザにとって便利である。なお、キャニスタ4に実装されたディスクドライブ4aのディスク属性を検出する方法としては、DC/DCコネクタ887(及び/又は888)の構成を違えることにより所定番目のビットが立った信号を出力する方法に限らず、別の方法が採用されても良い。例えば、キャニスタ4とバックプレーンボード22の各々に、専用のコネクタが備えられ、キャニスタ4のコネクタの構成が、それに実装されるディスクドライブ4aのディスク属性によって異なり、それにより、バックプレーンボード22の専用コネクタにキャニスタ4の専用コネクタがどのように接続されたかを表す信号(一例として、バックプレーンボード22の専用コネクタにおける複数のピンのどのピンがキャニスタ4のコネクタに接触したかを表す信号)が出力され、その信号から、ディスク属性が検出されても良い。
Further, according to the third embodiment, the boost value corresponding to the disk attribute of the
以上、本発明の好適な実施形態及び幾つかの実施例を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこれらの実施形態及び実施例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。例えば、第一乃至第三のプリエンファシス方法に従うイコライザ807は、PBC14に備えられる複数のイコライザ807は、全てが同じ構成である必要はなく、設定されるブースト値の大きさに応じて別々の構成であってもよい。また、例えば、キャニスタ4に、ディスクドライブ4aとPBC14との間の通信を制御する通信インターフェース回路が備え、その通信インターフェース回路に、イコライザ813が搭載されてもよい。また、上り伝送線路114Uと下り伝送線路114Dは、共通の伝送線路であってもよい。また、例えば、第一実施例〜第三実施例の少なくとも二つを組み合わせることができる。例えば、第一実施例〜第三実施例の全てを組み合わせた場合、信号補正値テーブルは、例えば図28に例示する構成を持ったテーブル951とし、それにより、ディスクドライブ実装位置(つまりPBC−HDD間配線長)、波長属性、及びディスク識別信号のビット番号(つまりディスク属性)の全てに従うISI減衰量に応じたブースト値に基づくデータ伝送が可能となる。また、例えば、ブースト値は、PBC14に設けられた各ポート(例えば送信回路に対応したポートと受信回路に対応したポート)毎に設定することができる。
The preferred embodiments and some examples of the present invention have been described above. However, these are examples for explaining the present invention, and the scope of the present invention is limited only to these embodiments and examples. Not the purpose. The present invention can be implemented in various other forms. For example, the
1001…信号減衰要因に基づく補正パラメータグループ 1003…信号補正部 1005…入力信号 1007…出力信号 1009…第一の信号伝送線路 1011…第二の信号伝送線路 1012…記憶装置 1013…記憶資源 1015S、1015C…送信部 1019S、1019C…受信部 1021…記憶制御部 1023…記憶装置システム 1031…記憶装置接続部 1033…スイッチ装置 1035…上位装置
DESCRIPTION OF
Claims (10)
搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、
前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と、
前記複数の記憶装置と前記複数のシステム側通信部との間でやり取りされる信号を入力し、前記入力された信号を、予め設定された補正パラメータに基づいて補正し、補正後の信号を出力する1又は複数の信号補正部と
を備え、
前記補正パラメータは、記憶装置とシステム側通信部との間の信号伝送線路の長さと、前記信号補正部に入力される信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である、
記憶装置システム。 In a storage device system capable of mounting a plurality of storage devices,
A plurality of signal transmission lines respectively connected to a plurality of mounted storage devices;
A plurality of system-side communication units that transmit and receive signals to and from the plurality of storage devices via the plurality of signal transmission lines;
Inputs signals exchanged between the plurality of storage devices and the plurality of system side communication units, corrects the input signals based on preset correction parameters, and outputs corrected signals One or more signal correction units
The correction parameter is at least one of a length of a signal transmission line between the storage device and the system-side communication unit, a wavelength attribute of a signal input to the signal correction unit, and a storage device attribute related to the storage device. Is a value set based on
Storage system.
前記複数の信号補正部の各々は、前記記憶装置から送信される信号と、前記システム側通信部から送信される信号と、前記信号伝送線路を流れる信号とのうちの少なくとも一つを、前記ブースト値に基づいて増強し、前記増強後の信号を送信する、
請求項1記載の記憶装置システム。 The correction parameter is a boost value of the signal,
Each of the plurality of signal correction units receives at least one of a signal transmitted from the storage device, a signal transmitted from the system-side communication unit, and a signal flowing through the signal transmission line, as the boost Enhancing based on the value and transmitting the enhanced signal;
The storage device system according to claim 1.
請求項2記載の記憶装置システム。 The boost value is a value based on the intersymbol interference attenuation amount according to the length of the signal transmission line.
The storage device system according to claim 2.
請求項1記載の記憶装置システム。 The storage device attribute is at least one of a data transfer speed, a type, and a provider of the storage device.
The storage device system according to claim 1.
請求項4記載の記憶装置システム。 The data transfer rate is a rate based on a signal frequency in which dielectric loss is dominant over conductor loss.
The storage device system according to claim 4.
前記複数種類の記憶装置属性にそれぞれ対応した複数の補正パラメータを記憶する補正パラメータ記憶域と、
前記判断された記憶装置属性に対応する補正パラメータであって、前記補正パラメータ記憶域に記憶されている補正パラメータを、前記複数の信号補正部のうちの、前記搭載された記憶装置に関わる信号補正部に設定する補正パラメータ設定部と
を更に備える請求項1記載の記憶装置システム。 A storage device attribute determination unit that determines a storage device attribute of the mounted storage device based on a mounting mode of the mounted storage device;
A correction parameter storage area for storing a plurality of correction parameters respectively corresponding to the plurality of types of storage device attributes;
A correction parameter corresponding to the determined storage device attribute, the correction parameter stored in the correction parameter storage area, and a signal correction related to the mounted storage device of the plurality of signal correction units. The storage device system according to claim 1, further comprising a correction parameter setting unit set in the unit.
前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備え、
前記記憶装置システムは、前記ケーシング接触部と接触するシステム側接触部を備え、
前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、
前記記憶装置属性判断部は、前記出力された前記記憶装置属性識別信号の波形に基づいて、前記搭載された記憶装置の記憶装置属性を判断する、
請求項6記載の記憶装置システム。 Each of the plurality of storage devices is housed in a storage device casing, and is mounted in the storage device system together with the storage device casing,
The storage device casing includes a casing contact portion having a configuration corresponding to a storage device attribute of a storage device housed in the storage device casing,
The storage device system includes a system-side contact portion that contacts the casing contact portion,
When the casing contact portion comes into contact with the system-side contact portion, a storage device attribute identification signal having a waveform corresponding to the configuration of the casing contact portion is output,
The storage device attribute determination unit determines a storage device attribute of the mounted storage device based on a waveform of the output storage device attribute identification signal;
The storage device system according to claim 6.
前記記憶装置システムには、
前記搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、
前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と
が備えられており、
各信号伝送線路毎に、以下の(A)〜(C)のステップ、
(A)記憶装置とシステム側通信部との間でやり取りされる信号を入力するステップ、
(B)前記入力された信号を、予め設定された補正パラメータに基づいて補正するステップ、
(C)補正後の信号を出力するステップ、
を実行し、
前記補正パラメータは、信号伝送線路の長さと、前記入力する信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である、
信号伝送方法。 In a signal transmission method in a storage device system capable of mounting a plurality of storage devices,
The storage system includes
A plurality of signal transmission lines respectively connected to the plurality of storage devices mounted;
A plurality of system-side communication units for transmitting and receiving signals to and from the plurality of storage devices via the plurality of signal transmission lines, respectively,
For each signal transmission line, the following steps (A) to (C):
(A) a step of inputting a signal exchanged between the storage device and the system-side communication unit;
(B) correcting the input signal based on a preset correction parameter;
(C) outputting the corrected signal;
Run
The correction parameter is a value set based on at least one of a length of a signal transmission line, a wavelength attribute of the input signal, and a storage device attribute related to the storage device.
Signal transmission method.
記憶装置搭載基板に接続されるプリント回路基板であって、前記記憶装置搭載基板を介して前記複数の記憶装置を制御する記憶装置制御基板と、
前記記憶装置制御基板上に備えられ、前記複数の記憶装置にそれぞれ複数の第一信号伝送線路を介して信号を送信する複数の送信回路と、
前記記憶装置制御基板上に備えられ、前記複数の記憶装置からそれぞれ複数の第二信号伝送線路を介して信号を受信する複数の受信回路と、
前記複数の送信回路にそれぞれ備えられる複数の信号補正装置と、
第一信号伝送線路の長さと、信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて定められた複数の信号ブースト値を記憶しているブースト値記憶域と、
前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つが設定されるブースト値設定域と、
前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つを前記ブースト値設定域に設定するプロセッサと
を備え、
前記ブースト値設定域は、前記複数の送信回路にそれぞれ対応した複数の設定域アドレスを有し、
前記プロセッサは、前記複数の設定域アドレスの各々に、その設定域アドレスに対応した送信回路が備える信号補正装置が使用すべき信号ブースト値であって、その送信回路が送信する信号の第一信号伝送線路の長さ、波長属性、及びその送信回路の信号の送信先となる記憶装置の記憶装置属性のうちの少なくとも一つに基づく信号ブースト値を設定し、
前記信号補正装置は、信号を入力し、入力された信号を、自分を備える送信回路に対応した設定域アドレスに設定されている信号ブースト値に基づいて増強し、増強後の信号を出力する、
記憶装置システム。 A storage device mounting board which is a printed circuit board to which a plurality of storage devices are connected;
A printed circuit board connected to the storage device mounting board, the storage device control board for controlling the plurality of storage devices via the storage device mounting board;
A plurality of transmission circuits provided on the storage device control board, each transmitting a signal to the plurality of storage devices via a plurality of first signal transmission lines;
A plurality of receiving circuits provided on the storage device control board, each receiving a signal from the plurality of storage devices via a plurality of second signal transmission lines;
A plurality of signal correction devices respectively provided in the plurality of transmission circuits;
A boost value storage area for storing a plurality of signal boost values determined based on at least one of the length of the first signal transmission line, the wavelength attribute of the signal, and the storage device attribute relating to the storage device;
A boost value setting area in which at least one of a plurality of signal boost values stored in the boost value storage area is set;
A processor for setting at least one of a plurality of signal boost values stored in the boost value storage area in the boost value setting area;
The boost value setting area has a plurality of setting area addresses respectively corresponding to the plurality of transmission circuits,
The processor includes, for each of the plurality of setting area addresses, a signal boost value to be used by a signal correction device included in a transmission circuit corresponding to the setting area address, and a first signal of a signal transmitted by the transmission circuit Set the signal boost value based on at least one of the length of the transmission line, the wavelength attribute, and the storage device attribute of the storage device that is the transmission destination of the signal of the transmission circuit,
The signal correction device receives a signal, enhances the input signal based on a signal boost value set in a setting area address corresponding to a transmission circuit including the signal correction device, and outputs a signal after enhancement.
Storage system.
前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備え、
前記記憶装置搭載基板は、前記ケーシング接触部と接触する複数のシステム側接触部を備え、
前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、
前記プロセッサは、記憶装置属性識別信号の出力元及びそれの波形に基づいて、前記記憶装置搭載基板のどこにどんな記憶装置属性を有する記憶装置が搭載されたかを判断し、判断された記憶装置属性に対応する信号ブースト値を、判断された場所に搭載された記憶装置に信号を送信する送信回路に対応した設定域アドレスに設定する、
請求項9記載の記憶装置システム。 Each of the plurality of storage devices is housed in a storage device casing, and is mounted in the storage device system together with the storage device casing,
The storage device casing includes a casing contact portion having a configuration corresponding to a storage device attribute of a storage device housed in the storage device casing,
The storage device mounting substrate includes a plurality of system-side contact portions that come into contact with the casing contact portion,
When the casing contact portion comes into contact with the system-side contact portion, a storage device attribute identification signal having a waveform corresponding to the configuration of the casing contact portion is output,
Based on the output source of the storage device attribute identification signal and its waveform, the processor determines where the storage device having the storage device attribute is mounted on the storage device mounting substrate, and determines the determined storage device attribute. Set the corresponding signal boost value to the setting area address corresponding to the transmission circuit that transmits the signal to the storage device mounted at the determined location,
The storage device system according to claim 9.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222031A JP4605637B2 (en) | 2004-07-29 | 2004-07-29 | Storage device system and signal transmission method in storage device system |
US10/943,916 US7353435B2 (en) | 2004-07-29 | 2004-09-20 | Storage device system and signal transmission method for storage device system |
EP05252501A EP1622036B1 (en) | 2004-07-29 | 2005-04-21 | Storage device system and signal transmission method for storage device system |
EP07001834A EP1785837A3 (en) | 2004-07-29 | 2005-04-21 | Storage device system and signal transmission method for storage device system |
DE602005003880T DE602005003880T2 (en) | 2004-07-29 | 2005-04-21 | Storage device system and signal transmission method for storage device system |
US11/603,129 US7644199B2 (en) | 2004-07-29 | 2006-11-22 | Storage device system and signal transmission method for storage device system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222031A JP4605637B2 (en) | 2004-07-29 | 2004-07-29 | Storage device system and signal transmission method in storage device system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042179A true JP2006042179A (en) | 2006-02-09 |
JP4605637B2 JP4605637B2 (en) | 2011-01-05 |
Family
ID=34940960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222031A Expired - Fee Related JP4605637B2 (en) | 2004-07-29 | 2004-07-29 | Storage device system and signal transmission method in storage device system |
Country Status (4)
Country | Link |
---|---|
US (2) | US7353435B2 (en) |
EP (2) | EP1785837A3 (en) |
JP (1) | JP4605637B2 (en) |
DE (1) | DE602005003880T2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103951A (en) * | 2006-10-18 | 2008-05-01 | Fujitsu Ltd | Signal correction amount setting device, signal correction amount setting method and signal correction amount setting program |
WO2010146699A1 (en) * | 2009-06-19 | 2010-12-23 | 株式会社日立製作所 | Computer and computer signal correction method |
JP2011010014A (en) * | 2009-06-25 | 2011-01-13 | Alaxala Networks Corp | Communication equipment |
JP2013500510A (en) * | 2009-11-12 | 2013-01-07 | 株式会社日立製作所 | Disk array system and method for adding hard disk drive in disk array system |
JP2013021681A (en) * | 2011-06-15 | 2013-01-31 | Toshiba Corp | Electronic apparatus |
JP2014157625A (en) * | 2014-04-25 | 2014-08-28 | Hitachi Ltd | Disk array system |
CN112148657A (en) * | 2019-06-26 | 2020-12-29 | 瑞萨电子株式会社 | Communication system, control circuit, and method for adjusting received signal of equalizer |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2296085B1 (en) * | 2004-11-30 | 2013-05-15 | Fujitsu Limited | Data storage system and capacity changing method |
US7877466B2 (en) * | 2005-01-11 | 2011-01-25 | Cisco Technology, Inc. | Network topology based storage allocation for virtualization |
JP4966500B2 (en) * | 2005-02-08 | 2012-07-04 | 日本電気株式会社 | Disk array control device, hard disk drive, and disk array device |
US20060223447A1 (en) * | 2005-03-31 | 2006-10-05 | Ali Masoomzadeh-Fard | Adaptive down bias to power changes for controlling random walk |
US8004997B2 (en) * | 2006-03-06 | 2011-08-23 | Emulex Design & Manufacturing Corporation | Data path differentiator for pre-emphasis requirement determination or slot identification |
US20080168257A1 (en) * | 2007-01-05 | 2008-07-10 | Glenn Lawrence Marks | Interface assembly for coupling a host to multiple storage devices |
JP2010516104A (en) | 2007-01-09 | 2010-05-13 | ラムバス・インコーポレーテッド | Equalizing transmitter and method of operation |
US8896357B2 (en) * | 2012-05-04 | 2014-11-25 | Finisar Corporation | Integrated processor and CDR circuit |
CN103297088B (en) * | 2013-05-30 | 2016-08-10 | 浪潮(山东)电子信息有限公司 | A kind of method that audio signal is transmitted with 485 Signal averaging |
KR20150047784A (en) * | 2013-10-25 | 2015-05-06 | 삼성전자주식회사 | Server system and storage system |
US9829937B2 (en) | 2014-06-05 | 2017-11-28 | Western Digital Technologies, Inc. | Storage canister with multiple storage device mounting elements |
US9612629B2 (en) | 2014-06-05 | 2017-04-04 | Western Digital Technologies, Inc. | Sealed storage canister |
JP6540204B2 (en) * | 2015-04-30 | 2019-07-10 | 富士通株式会社 | Relay device |
CN105975411B (en) * | 2016-05-11 | 2019-02-12 | 深圳市同泰怡信息技术有限公司 | The method and system of the data channel signal quality of disk chassis are adjusted by firmware |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203210A (en) * | 1998-01-09 | 1999-07-30 | Hitachi Ltd | Information processing system |
WO1999060471A1 (en) * | 1998-05-18 | 1999-11-25 | Hitachi, Ltd. | Disc array controller |
JP2003167796A (en) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | Device connected to fiber channel, margin test method for this device, failure site specifying method for system provided with device connected to fiber channel |
US20030188084A1 (en) * | 2002-04-02 | 2003-10-02 | Norman Apperley | Adapter, converted data storage device and method of operation of a converted data storage device |
JP2004118946A (en) * | 2002-09-26 | 2004-04-15 | Hitachi Ltd | Disk array apparatus, storage device unit, control method for the disk array apparatus, and program |
JP2004118406A (en) * | 2002-09-25 | 2004-04-15 | Hitachi Ltd | Disk array device and its control process |
JP2004126972A (en) * | 2002-10-03 | 2004-04-22 | Hitachi Ltd | Disk array device and power supply method therefor |
JP2005165429A (en) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | Disk array device and method for relaying data thereof |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412691A (en) * | 1991-06-28 | 1995-05-02 | Digital Equipment Corporation | Method and apparatus for equalization for transmission over a band-limited channel |
US6266379B1 (en) * | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
JP2000307482A (en) * | 1999-04-19 | 2000-11-02 | Fujitsu Ltd | Pulse transmitter for long distance transmission |
JP4461511B2 (en) * | 1999-06-09 | 2010-05-12 | 株式会社日立製作所 | Disk array device and data read / write method to disk device |
US6643324B1 (en) | 2000-05-08 | 2003-11-04 | Lsi Logic Corporation | Pad cell circuit-integrated, differential-signal equalization receiver for integrated circuit and method of boosting and equalizing high frequency differential signals |
US6862648B2 (en) * | 2000-10-30 | 2005-03-01 | Sun Microsystems, Inc. | Interface emulation for storage devices |
US6763409B1 (en) * | 2001-01-31 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Switch-on-the-fly GBIC disk channel adapter and disk channel system |
US6850410B2 (en) * | 2001-06-29 | 2005-02-01 | Emc Corporation | Advanced technology attachment disk drive module with fibre channel system characteristics |
US7116851B2 (en) * | 2001-10-09 | 2006-10-03 | Infinera Corporation | Optical signal receiver, an associated photonic integrated circuit (RxPIC), and method improving performance |
JP3964212B2 (en) * | 2002-01-16 | 2007-08-22 | 株式会社日立製作所 | Storage system |
US6826140B2 (en) * | 2002-08-26 | 2004-11-30 | Bae Systems Information And Electronic Systems Integration Inc | Multichannel digital recording system with multi-user detection |
US7450636B2 (en) * | 2002-09-05 | 2008-11-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive transmit equalizer |
US8234399B2 (en) * | 2003-05-29 | 2012-07-31 | Seagate Technology Llc | Method and apparatus for automatic phy calibration based on negotiated link speed |
US6975140B2 (en) * | 2003-11-26 | 2005-12-13 | International Business Machines Corporation | Adaptive data transmitter having rewriteable non-volatile storage |
US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
-
2004
- 2004-07-29 JP JP2004222031A patent/JP4605637B2/en not_active Expired - Fee Related
- 2004-09-20 US US10/943,916 patent/US7353435B2/en not_active Expired - Fee Related
-
2005
- 2005-04-21 EP EP07001834A patent/EP1785837A3/en not_active Withdrawn
- 2005-04-21 EP EP05252501A patent/EP1622036B1/en not_active Expired - Fee Related
- 2005-04-21 DE DE602005003880T patent/DE602005003880T2/en active Active
-
2006
- 2006-11-22 US US11/603,129 patent/US7644199B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203210A (en) * | 1998-01-09 | 1999-07-30 | Hitachi Ltd | Information processing system |
WO1999060471A1 (en) * | 1998-05-18 | 1999-11-25 | Hitachi, Ltd. | Disc array controller |
JP2003167796A (en) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | Device connected to fiber channel, margin test method for this device, failure site specifying method for system provided with device connected to fiber channel |
US20030188084A1 (en) * | 2002-04-02 | 2003-10-02 | Norman Apperley | Adapter, converted data storage device and method of operation of a converted data storage device |
JP2004118406A (en) * | 2002-09-25 | 2004-04-15 | Hitachi Ltd | Disk array device and its control process |
JP2004118946A (en) * | 2002-09-26 | 2004-04-15 | Hitachi Ltd | Disk array apparatus, storage device unit, control method for the disk array apparatus, and program |
JP2004126972A (en) * | 2002-10-03 | 2004-04-22 | Hitachi Ltd | Disk array device and power supply method therefor |
JP2005165429A (en) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | Disk array device and method for relaying data thereof |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103951A (en) * | 2006-10-18 | 2008-05-01 | Fujitsu Ltd | Signal correction amount setting device, signal correction amount setting method and signal correction amount setting program |
WO2010146699A1 (en) * | 2009-06-19 | 2010-12-23 | 株式会社日立製作所 | Computer and computer signal correction method |
JP2011010014A (en) * | 2009-06-25 | 2011-01-13 | Alaxala Networks Corp | Communication equipment |
JP2013500510A (en) * | 2009-11-12 | 2013-01-07 | 株式会社日立製作所 | Disk array system and method for adding hard disk drive in disk array system |
US8364927B2 (en) | 2009-11-12 | 2013-01-29 | Hitachi, Ltd. | Disk array system and hard disk drive expansion method thereof |
US8868878B2 (en) | 2009-11-12 | 2014-10-21 | Hitachi, Ltd. | Disk array system and hard disk drive expansion method thereof |
JP2013021681A (en) * | 2011-06-15 | 2013-01-31 | Toshiba Corp | Electronic apparatus |
JP2014157625A (en) * | 2014-04-25 | 2014-08-28 | Hitachi Ltd | Disk array system |
CN112148657A (en) * | 2019-06-26 | 2020-12-29 | 瑞萨电子株式会社 | Communication system, control circuit, and method for adjusting received signal of equalizer |
JP2021005774A (en) * | 2019-06-26 | 2021-01-14 | ルネサスエレクトロニクス株式会社 | Communication system, control circuit, and received signal adjustment method of equalizer |
JP7204594B2 (en) | 2019-06-26 | 2023-01-16 | ルネサスエレクトロニクス株式会社 | Communication system, control circuit and received signal adjustment method for equalizer |
Also Published As
Publication number | Publication date |
---|---|
DE602005003880T2 (en) | 2008-12-04 |
EP1785837A2 (en) | 2007-05-16 |
EP1622036A2 (en) | 2006-02-01 |
JP4605637B2 (en) | 2011-01-05 |
DE602005003880D1 (en) | 2008-01-31 |
US20060026336A1 (en) | 2006-02-02 |
EP1622036A3 (en) | 2006-06-07 |
US7353435B2 (en) | 2008-04-01 |
EP1785837A3 (en) | 2007-09-19 |
US20070064132A1 (en) | 2007-03-22 |
EP1622036B1 (en) | 2007-12-19 |
US7644199B2 (en) | 2010-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4605637B2 (en) | Storage device system and signal transmission method in storage device system | |
US9674013B2 (en) | Enhanced receiver equalization | |
US7418779B2 (en) | Method for balancing power plane pin currents in a printed wiring board using collinear slots | |
US10229081B2 (en) | System level crosstalk mitigation | |
US20110249570A1 (en) | Data path differentiator for pre-emphasis requirement or slot identification | |
US7284073B2 (en) | Disk array apparatus and data relay method of the disk array apparatus | |
US9923740B2 (en) | System aware transmitter adaptation for high speed serial interfaces | |
US20110267073A1 (en) | Validating high speed link performance margin for switch fabric with any-to-any connection across a midplane | |
CN104660303A (en) | Method and device for power aware equalization in a serial communications link | |
US10298420B1 (en) | System and method to enhance feed-forward equalization in a high-speed serial interface | |
US6970054B2 (en) | Apparatus for terminating transmission lines to reduce electromagnetic interference in an electronic system | |
US20230032371A1 (en) | Paddle card for crosstalk cancellation in high-speed signaling | |
US20090245395A1 (en) | Transmission control apparatus and transmission control method | |
US20180267590A1 (en) | Repeater device, repeater chip, card device, signal transmission apparatus, method for setting a repeater related parameter and program for setting a repeater related parameter | |
KR20220065587A (en) | Interconnect module, ufs system including the same, and operating method thereof | |
US20140119422A1 (en) | Multi-stage equalizer | |
US20230345620A1 (en) | Hatching ground under a pad in a printed circuit board | |
US10396760B1 (en) | Differential pair contact resistance asymmetry compensation system | |
US10660197B2 (en) | Differential pair group equalization system | |
US10698855B1 (en) | Differential pair contact resistance asymmetry compensation system | |
US20230342321A1 (en) | Enhanced eye-width margin using duty cycle adjust | |
US20230345626A1 (en) | Resetting different pair skew of printed circuit board traces | |
US10339088B2 (en) | System and method to blacklist equalization coefficients in a high-speed serial interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070511 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4605637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |