JP2006041074A - Semiconductor manufacturing apparatus - Google Patents
Semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP2006041074A JP2006041074A JP2004216905A JP2004216905A JP2006041074A JP 2006041074 A JP2006041074 A JP 2006041074A JP 2004216905 A JP2004216905 A JP 2004216905A JP 2004216905 A JP2004216905 A JP 2004216905A JP 2006041074 A JP2006041074 A JP 2006041074A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- wafer
- transfer
- boat
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体基板(以下、ウェーハという)の搬送制御を効率的に行って基板搬送時間の短縮化を図る半導体製造装置に関するものである。 The present invention relates to a semiconductor manufacturing apparatus that efficiently controls the transfer of a semiconductor substrate (hereinafter referred to as a wafer) to shorten the substrate transfer time.
従来より、バッチ処理方式の半導体製造装置においては、処理すべきウェーハを処理室内に搬入するためには、キャリア内のウェーハを反応炉内に運び込むための収納容器(以下、ボートという)に移し替える制御が必要となる。このとき、従来の半導体製造装置におけるキャリアの搬送制御方法では、キャリアを半導体製造装置内に取り込む際に、センサを用いて全キャリアの各スロットにおけるウェーハの有無を読取るためにキャリアを一旦バッファ棚に収納していた。そして、処理すべき全てのキャリアがバッファ棚に収納された後に、キャリア内のウェーハをボートに移動する制御(以下、ウェーハチャージという)を行っていた(例えば、下記の特許文献1参照)。
しかしながら、従来の半導体製造装置によるキャリアの搬送制御方法では、全てのキャリアがバッファ棚に格納された後にボートヘのウェーハの移載が開姶されるため、始めのキャリアが半導体製造装置に到着してからボートヘのウェーハの移載が開始されるまでの間にかなりの待ち時間が生じてしまう。そのため、キャリアの搬送時間が長くなり、結果的に、ウェーハなどの半導体基板の製造工程時間が長くなってしまい、半導体製品のスループットが悪くなってしまうという問題が生じていた。 However, in the conventional carrier transport control method by the semiconductor manufacturing apparatus, the transfer of the wafer to the boat is opened after all the carriers are stored in the buffer shelf, so the first carrier arrives at the semiconductor manufacturing apparatus. A considerable waiting time is generated between the time when the wafer transfer to the boat is started. For this reason, there has been a problem that the carrier transport time becomes long, and as a result, the manufacturing process time of a semiconductor substrate such as a wafer becomes long and the throughput of the semiconductor product deteriorates.
本発明は、以上のような問題点に鑑みてなされたものであり、半導体基板(ウェーハ)の搭載されたキャリアが半導体製造装置内に搬入されてから処理後のウェーハが装置外に搬出されるまでの基板搬送時間を短縮し、製造工程時間のさらなる短縮化を図った半導体製造装置を提供することを目的とする。 The present invention has been made in view of the above problems, and after a carrier on which a semiconductor substrate (wafer) is mounted is loaded into a semiconductor manufacturing apparatus, the processed wafer is unloaded from the apparatus. An object of the present invention is to provide a semiconductor manufacturing apparatus that shortens the substrate transport time until the manufacturing process time is further shortened.
上述した課題を解決するため、本発明に係る半導体製造装置は、半導体基板を保持したボートを処理室に搬入し、前記ボートに保持された前記半導体基板に対して前記処理室で所定の処理を施す半導体製造装置であって、外部搬送装置と半導体製造装置との間で半導体基板の収納されたキャリアを受渡しするキャリア搬入部と、キャリア内に収納されている前記半導体基板を前記ボートとの間で受渡しする際に、キャリアを載置するウェーハ移載用キャリア載置部と、前記キャリアを保管するキャリア保管部と、前記キャリア搬入部に載置された前記キャリアを前記ウェーハ移載用キャリア載置部へ移載するか前記キャリア保管部へ移載するかを選択する選択手段とを備えたことを特徴とするものである。 In order to solve the above-described problem, a semiconductor manufacturing apparatus according to the present invention carries a boat holding a semiconductor substrate into a processing chamber, and performs a predetermined process in the processing chamber on the semiconductor substrate held by the boat. A semiconductor manufacturing apparatus to be applied, wherein a carrier carry-in part for delivering a carrier in which a semiconductor substrate is stored between an external transfer device and the semiconductor manufacturing apparatus, and the semiconductor substrate stored in the carrier between the boat and A carrier mounting unit for transferring a wafer, a carrier storage unit for storing the carrier, and a carrier mounting unit for transferring the wafer mounted on the carrier loading unit. And a selecting means for selecting whether to transfer to the placement unit or to the carrier storage unit.
本発明の半導体製造装置によれば、半導体基板の収納されたキャリアを外部搬送装置から半導体製造装置内へ移載するとともにキャリア搬入部(ステージ3)に載置すると、選択手段(基板移動制御データ作成部11b及び基板移動制御実行部11c)が、キャリア搬入部(ステージ3)に載置されたキャリアを移載部(移載棚7)へ移載するか保管部(バッファ棚5)へ移載するかを選択する。ここで、選択手段は、移載部(移載棚7)がキャリアで一杯になっていなければ、キャリア載置手段(キャリアローダ4)に載置されたキャリアを、直接、移載部(移載棚7)へ移載する。これによって、移載機6は、移載部(移載棚7)に移載されたキャリア内の半導体基板を直ちにボートへ移動させることができる。つまり、外部搬送装置から半導体製造装置内へ取り込んだキャリア内の半導体基板を、保管部(バッファ棚5)を経由しないで、直接ボートへ移動させることができるので半導体基板の搬送時間を矩縮することができる。
According to the semiconductor manufacturing apparatus of the present invention, when the carrier in which the semiconductor substrate is stored is transferred from the external transfer apparatus into the semiconductor manufacturing apparatus and mounted on the carrier carry-in portion (stage 3), the selection means (substrate movement control data) The creation unit 11b and the substrate movement
また、本発明の半導体製造装置は、移載部(移載棚7)が既にキャリアで満たされていて、キャリア載置手段(キャリアローダ4)に載置されたキャリアを移載部(移載棚7)に移載することができない場合は、キャリアを保管部(バッファ棚5)に移載するように構成することもできる。 In the semiconductor manufacturing apparatus of the present invention, the transfer unit (transfer shelf 7) is already filled with the carrier, and the carrier mounted on the carrier mounting means (carrier loader 4) is transferred to the transfer unit (transfer). If it is not possible to transfer to the shelf 7), the carrier may be transferred to the storage unit (buffer shelf 5).
また、本発明の半導体製造装置は、キャリア載置手段(キャリアローダ4)から移載部(移載棚7)及び/又は保管部(バッファ棚5)ヘキャリアを移載する工程と、移載部(移載棚7)に載置されたキャリア内から半導体基板をボートヘ移載する工程とを同時に行うように構成することもできる。 The semiconductor manufacturing apparatus of the present invention includes a step of transferring a carrier from a carrier mounting means (carrier loader 4) to a transfer unit (transfer shelf 7) and / or a storage unit (buffer shelf 5), and a transfer unit. The step of transferring the semiconductor substrate from the carrier placed on the (transfer shelf 7) to the boat may be performed at the same time.
以上説明したように、従来技術では、全てのキャリアがバッファ棚に搬入された後にウェーハをボートへ移動させる工程が開始されていたが、本発明では、キャリアが半導体製造装置内に搬入されると、直ちに、そのキャリアは移載棚に移動されてウェーハをボートへ移動させる工程が開始される。このため、半導体製造装置内におけるトータルのウェーハ搬送時間を矩縮することができ、もって、半導体基板の処理時間を短縮化してスループットを向上させることができる。 As described above, in the prior art, the process of moving the wafer to the boat has been started after all the carriers are loaded into the buffer shelf, but in the present invention, when the carriers are loaded into the semiconductor manufacturing apparatus. Immediately, the carrier is moved to the transfer shelf and the process of moving the wafer to the boat is started. For this reason, the total wafer transfer time in the semiconductor manufacturing apparatus can be reduced, so that the processing time of the semiconductor substrate can be shortened and the throughput can be improved.
以下、理解を容易にするために、従来の半導体製造装置におけるキャリアの搬送制御方法と本発明の半導体製造装置によるキャリアの搬送制御方法とを対比しながら、図面を参照しつつ本発明の実施の形態について詳細に説明する。なお、以下の説明に用いる図面では、従来技術と本発明で同一の構成要素は同一符号を付すことにする。 Hereinafter, in order to facilitate understanding, the carrier transport control method in the conventional semiconductor manufacturing apparatus and the carrier transport control method in the semiconductor manufacturing apparatus of the present invention are compared, while referring to the drawings. A form is demonstrated in detail. In the drawings used for the following description, the same components are denoted by the same reference numerals in the prior art and the present invention.
図1は、本発明の実施形態における半導体製造装置の構成を表す概念図である。なお、従来の半導体製造装置と本発明の半導体製造装置は同じ構成である。図1に示すように、半導体製造装置は、ウェーハ1を収納するキャリア2と、半導体製造装置の内でキャリア2を載置するステージ3と、キャリア2を搬送するためのキャリアローダ4と、必要に応じて回転機構を有しキャリア2を一時的に保管するための棚となるバッファ棚5と、キャリア2内に収納されたウェーハ1をボート8へ移動させるためのハンドラとなる移載機6と、移載機6がキャリア2内のウェーハ1を出し入れするための棚となりオープナ機構を有する移載棚7と、ウェーハ1の収納容器となるボート8と、ボート8に収納されたウェーハ1に成膜処理を施す反応炉9とを備えた構成となっている。
FIG. 1 is a conceptual diagram showing the configuration of a semiconductor manufacturing apparatus in an embodiment of the present invention. The conventional semiconductor manufacturing apparatus and the semiconductor manufacturing apparatus of the present invention have the same configuration. As shown in FIG. 1, a semiconductor manufacturing apparatus requires a
図2は、従来の半導体製造装置におけるキャリア及びウェーハの移動の流れを示す概念図である。図2に示すように、従来技術では、(a)工程において、半導体製造装置の内部でウェーハ1が収納されたキャリア2をステージ3の上に搭載し、(b)工程において、キャリア2をステージ3からバッファ棚5に移動する。そして、(c)工程において、ボート8に移載する全てのキャリア2についてこのような移動工程(つまり、キャリア2をバッファ棚5へ移動する工程)が繰り返される。
FIG. 2 is a conceptual diagram showing a flow of carrier and wafer movement in a conventional semiconductor manufacturing apparatus. As shown in FIG. 2, in the prior art, in the step (a), the
次に、(d)工程において、バッファ棚5に置かれたキャリア2をキャリアローダ4上に取り出した後、(e)工程において、そのキャリア2をキャリアローダ4から移載棚7へ移動する。次に、(f)工程において、移載機6が移載棚7上のキャリア2内からウェーハ1を取り出してボート8へ移動させると共に、バッファ棚5に置かれた次のキャリア2をキャリアローダ4上に取り出す。さらに、(g)工程において、移載機6によって移載棚7からボート8へウェーハ1の移動を続けると共に、新たなキャリア2をキャリアローダ4から移載棚7の他の部分(例えば下の部分)へ移動する。そして、(h)工程において、ボート8へウェーハ1の移動を終えたキャリア2は、再び移載棚7からキャリアローダ4上に戻される。さらに、(i)工程において、ウェーハ1の移動を終えた空のキャリア2はキャリアローダ4からバッファ棚1に戻される。この間において、次のキャリア2内のウェーハ1は、移載機6によってボート8に移されている。
Next, in step (d), after the
このようなウェーハ1の基本的な流れは、移載機6が1つのキャリア2内のウェーハ1を移動しているタイミングで、移載の終了したキャリア2をバッファ棚5に戻すと共に次のキャリア2を移載棚7へ運び込むという動作を繰り返している。このため、従来のバッチ処理方式による半導体製造装置においては、処理すべき半導体基板(つまり、ウェーハ1)を酸化炉など反応炉9内に搬入するためには、そのウェーハ1を全てのキャリア2からボート8へ移してから、そのボート8を反応炉9内に配置する必要がある。
The basic flow of the
図3は、図2に示すようなキャリアの搬送制御を行うための制御データを示す図である。すなわち、キャリア2内のウェーハ1を移載機6によってボート8内に送ると共に空になったキャリア2を再びバッファ棚5上に戻し、さらに、次のキャリア2を移載棚7に運び込むような工程を繰り返すためには、図3に示すような制御データが必要となる。
FIG. 3 is a diagram showing control data for performing carrier transport control as shown in FIG. That is, the
つまり、バッファ棚5と移載棚7との間のキャリア2の移動を行いながら、移載機6を用いて移載棚7とボート8の間におけるウェーハ1の移動を行うために、ウェーハ1の移動制御が開始される前に図3に示すような制御データが作成される。このような制御データは、製品キャリア内のスロットに空きが存在する場合、その分を製品補充用のダミー基板によって置き換える場合などに適用される。なお、製品補充用のダミー基板によって置き換えるか否かは半導体製造装置のパラメータの設定によって決められる。
That is, in order to move the
図3において、(a)はウェーハのチャージ時(つまり、ウェーハ1をキャリア2からボート8へ移すとき)の制御データの内容を示し、(b)はウェーハのディスチャージ時(つまり、ウェーハ1をボート8からキャリア2へ取り出すとき)の制御データの内容を示している。また、ウェーハ1の移載は図の上段から下段に向けて順次行われる。ウェーハ1のチャージ時は、図3(a)に示すように、まず、P1キャリアの第1スロットのウェーハをボート8のスロット(A)に移し、以下、F1キャリア、P2キャリア…と、順次、下段に向けて各キャリアからボートへのウェーハの移載が連続して行われる。
3A shows the contents of the control data when the wafer is charged (that is, when the
また、ウェーハ1をボート8からキャリア2へ戻すためのウェーハのディスチャージ時におけるウェーハの移載順序は、図3(b)に示すように、図3(a)に示すウェーハチャージの場合とは逆の順序となる。つまり、ウェーハチャージの場合に最後に行われたF2キャリア14の移載が、ウェーハディスチャージの場合には最初に行われ、ウェーハチャージの際に最初に行われたP1キャリア1の移載が、ウェーハディスチャージの場合には最後に行われる。このようなウェーハの移載順序の反転と共にディスチャージの際におけるキャリアの搬入および搬出順序もチャージの場合とは逆になり、さらに各ウェーハの移動方向も反転する。
In addition, the wafer transfer sequence at the time of discharging the wafer for returning the
次に、図3(a)に示すウェーハチャージ動作時における制御データの内容について説明する。『ウェーハ移載順序』とは、キャリアのどのスロットのウェーハをボートのどのスロットへ移動させるかという順序を示す情報である。また、構成データの内容は、例えば、P1キャリア、F1キャリアなどは移動元対象であるキャリアを示す。さらに、キャリアのあとの1、2などの番号は移動元であるキャリアの基準スロット番号であり、その番号のスロット以降のウェーハが移載の対象になることを示す。また、ウェーハ移載順序における矢印→の次のボートは、ウェーハの移載先対象のボートを示し、さらに、ボートの次に記されている(A)や(B)などの記号は、移動先基準スロット番号であって、ボートのどのスロットにウェーハを移すかを示している。例えば、図3(a)の最上欄における、P1キャリア1→ボート(A)は、P1キャリアのスロット1のウェーハをボートのスロット(A)に移すことを意味している。
Next, the contents of the control data during the wafer charging operation shown in FIG. “Wafer transfer order” is information indicating the order of which slot of the carrier the wafer of which slot is moved to which slot of the boat. In addition, for example, P1 carrier, F1 carrier, and the like indicate the carrier that is the source of movement as the content of the configuration data. Further, numbers such as 1 and 2 after the carrier are reference slot numbers of the carrier that is the movement source, and indicate that wafers after the slot of the number are to be transferred. Further, the boat next to the arrow → in the wafer transfer order indicates a boat to which the wafer is transferred, and symbols (A) and (B) described next to the boat indicate the transfer destination. A reference slot number indicating which slot of the boat the wafer is to be transferred to. For example,
同様にして、図3(b)のウェーハディスチャージ時の場合についても、例えば、ウェーハ移載順序において、ボート(H)→F2キャリア8は、ボートのスロット(H)のウェーハをF2キャリアのスロット8に戻すことを意味する。
Similarly, in the case of the wafer discharge shown in FIG. 3B, for example, in the wafer transfer order, the boat (H) →
また、図3における『搬入順序』とは、キャリアをバッファ棚から移載棚へ移す順序とタイミングを制御するための情報であり、これを構成するデータの内容は、移動対象とするバッファ棚上のキャリアと、キャリアの移動先である移載棚においてキャリアを載置する位置(図示せず)とをそれぞれ示す情報である。 Further, the “loading order” in FIG. 3 is information for controlling the order and timing of transferring the carriers from the buffer shelves to the transfer shelves. And the position (not shown) where the carrier is placed on the transfer shelf that is the destination of the carrier.
また、図3における『搬出順序』とは、キャリアを移載棚からバッファ棚へ戻す順序とタイミングを制御させるための情報であって、構成データの内容は、移動対象とする移載棚上のキャリアと、移動先であるバッファ棚においてキャリアを載置するスロットの位置(図示せず)である。 3 is information for controlling the order and timing of returning carriers from the transfer shelf to the buffer shelf, and the contents of the configuration data are on the transfer shelf to be moved. It is a position (not shown) of a carrier and a slot for placing the carrier on a buffer shelf as a movement destination.
図4は、図3に示す制御データに基づいてウェーハをキャリアからボートへ移動する状態を示す概念図である。つまり、図3に示す制御データの順序でウェーハをキャリアからボートへ順次移動するためには、図4に示すように、処理すべきウェーハが搭載されたキャリアを搬入順序に従ってバッファ棚から移載棚へ移動し、ボートへのウェーハの取り出しが終ったキャリアは搬出順序に従って移載棚からバッファ棚へ移動させる必要がある。 FIG. 4 is a conceptual diagram showing a state in which the wafer is moved from the carrier to the boat based on the control data shown in FIG. That is, in order to sequentially move the wafers from the carrier to the boat in the order of the control data shown in FIG. 3, as shown in FIG. 4, the carriers loaded with the wafers to be processed are transferred from the buffer shelves according to the loading order. It is necessary to move the carrier from the transfer shelf to the buffer shelf in accordance with the carrying-out order after the wafer has been moved to step S1 and the wafer is taken out from the boat.
すなわち、図4に示すように、製品キャリア(P1)のスロット1,2,3にあるウェーハをボートのスロット(A)、(B)、(C)へそれぞれ移した後、補充キャリアF1のスロット4にあるウェーハをボート(D)へ移し、以下、同様の工程を順次行う。このような制御を行うためには、例えば、製品キャリア(P1)のスロット1からのウェーハをボートのスロット(A)へ移動するには、スロット(A)のウェーハ移動を開始する前に、製品キャリア(P1)を移載棚上に移動しておくことが必要である。同様にして、補充キャリア(F1)のスロット4からボートのスロット(D)へウェーハを移動するには、スロット(D)のウェーハ移動を開始する前に、補充キャリア(F1)を移載棚上に移動しておく必要がある。
That is, as shown in FIG. 4, after the wafers in the
このような従来のキャリアの搬送制御方法では、図3(a)に示すように全キャリアからボートへのウェーハの移載が全て連続して行なわれる。そのため、ウェーハの移載を行う際に使用される全キャリアのウェーハ移動のためのパラメータを一括して作成する必要があり、全キャリアにおけるウェーハの有無に関する情報がウェーハの移載開始の時点で必要となる。 In such a conventional carrier transport control method, as shown in FIG. 3A, all the wafers are transferred from all carriers to the boat continuously. Therefore, it is necessary to create parameters for wafer movement of all carriers used when transferring wafers at once, and information on the presence or absence of wafers in all carriers is required at the time of wafer transfer start. It becomes.
従来技術では、ボートに移載する全てのキャリアがバッファ棚に搬入されてからでなければ、ボートヘのウェーハ移載を開始することができなかったので、キャリアが半導体製造装置に搬入されてから全てのウェーハがボートヘ移載されるまでにかなりの時間がかかっていた。そこで、本発明によるキャリアの搬送制御方法では、キャリアが半導体製造装置に取り込まれた順にボートヘの移動を開始するように制御することにより、キャリアが半導体製造装置に搬入されてから全てのウェーハがボートヘの移載を完了までの時間を短縮してスループットの向上を図っている。 In the prior art, the wafer transfer to the boat could not be started unless all the carriers to be transferred to the boat were transferred to the buffer shelf. It took quite a while before the wafers were transferred to the boat. Therefore, in the carrier transport control method according to the present invention, by controlling the carrier to start moving to the boat in the order in which the carrier is taken into the semiconductor manufacturing apparatus, all wafers are transferred to the boat after the carrier is loaded into the semiconductor manufacturing apparatus. To improve the throughput by shortening the time to complete the transfer.
以下、本発明におけるキャリアの搬送制御方法について詳細に説明する。図5は、本発明におけるキャリアの搬送制御方法を実現するための半導体製造装置の制御システム構成図である。この制御システム構成は、制御データに基づいてキャリアの搬送制御を行う搬送系制御コントローラ11と、半導体製造装置の各種制御を行う主制御部12と、半導体製造装置の各種操作を行う主操作部13と、主制御部12を含めた半導体製造装置全体の監視・制御を行う上位装置である上位コンピュータ14とを備えた構成となっている。
Hereinafter, the carrier transport control method according to the present invention will be described in detail. FIG. 5 is a control system configuration diagram of a semiconductor manufacturing apparatus for realizing the carrier transport control method according to the present invention. This control system configuration includes a
また、搬送系制御コントローラ11は、制御データの送受信を行うデータ送受信部11aと、ウェーハ移載パラメータの含まれている制御データの作成及び再作成を行う基板移動制御データ作成部11bと、制御データに基づいてウェーハ移載に伴うキャリアの移動制御を行う基板移動制御実行部11cと、基板移動制御実行部11cからの制御データに基づいて、カセットステージ21、カセットローダ22、ウェーハ移載機23、及びボートエレベータ24の制御を行う動作制御部11dと、ソレノイド25へ制御信号を出力したりセンサ26からウェーハ移動に関するセンサ情報を取得したりするI/Oデータ入出力部11eと、搬送系制御コントローラ11の制御を行うCPU11fと、制御データの読み出し専用のメモリであるROM11gと、制御データの読み書きを行うRAM11hとを備えた構成となっている。
The
図6は、図5の搬送系制御コントローラが制御データとして用いるキャリア搬入指示データの構成を示す図である。図6に示すように、キャリア搬入指示データには、各搬入キャリアごとに、製品キャリア、ダミーキャリア、テストウェーハ等に分けて、キャリア内のウェーハ枚数やキャリア内のウェーハの有無を示すスロットマップ情報が記録されている。つまり、スロットごとのウェーハの有無情報を各搬入キャリアごとに設定できるようにしている。そして、搬入キャリアの搬送開始時にスロットごとのウェーハの有無情報を使用して、ウェーハの移動を行うための制御パラメータをキャリア搬入指示データの中にあらかじめ作成しておく。なお、このときに作成される制御パラメータは、ウェーハの移動順序、及びウェーハの移動と平行して行われるキャリアの移動順序に関する制御情報であるウェーハ移載パラメータである。 FIG. 6 is a diagram showing a configuration of carrier carry-in instruction data used as control data by the transport system controller of FIG. As shown in FIG. 6, the carrier carry-in instruction data includes slot map information indicating the number of wafers in the carrier and the presence / absence of wafers in the carrier for each carry-in carrier, divided into product carriers, dummy carriers, test wafers, and the like. Is recorded. That is, the wafer presence / absence information for each slot can be set for each carry-in carrier. Then, control information for moving the wafer is created in advance in the carrier carry-in instruction data using the wafer presence / absence information for each slot at the start of carrying the carry-in carrier. The control parameters created at this time are wafer transfer parameters which are control information related to the wafer movement order and the carrier movement order performed in parallel with the wafer movement.
図7は、本発明の半導体製造装置におけるキャリア及びウェーハの移動の流れを示す概念図である。図7に示すように、本発明におけるキャリアの搬送制御方法では、(a)工程において、人または自動搬送機によって外部から半導体製造装置のステージ3上に置かれたウェーハ1の収納されたキャリア2をキャリアローダ4上に載置する。さらに、(b)工程において、キャリアローダ4から移載棚7へキャリア2を直接移動させた後、キャリア2内のスロットごとのウェーハ1の有無の検知を実施する。つまり、キャリア2を移載棚7へ移動すると同時にスロットマップ情報の検知を行う。
FIG. 7 is a conceptual diagram showing the flow of carrier and wafer movement in the semiconductor manufacturing apparatus of the present invention. As shown in FIG. 7, in the carrier transport control method according to the present invention, in the step (a), the
そして、(c)工程において、ウェーハ1の有無検知が完了した後に、移載棚7に搭載されたキャリア2内のウェーハ1を移載機6によってボート8ヘ移動させる。このとき、次のキャリア2をステージ3からキャリアローダ4に移動させる。このようにして、(d)工程に示すように、移載機6によって移載棚7に搭載されたキャリア2内のウェーハ1をボート8ヘ移動し続けて行くと共にスロットマップ情報の検知を継続して行う。
In step (c), after the detection of the presence / absence of the
すなわち、図7の(a)工程から(d)工程において、キャリア2内のウェーハ1を移載機6によってボート8ヘ移動しながら新たなキャリア2をステージ3からキャリアローダ4に移動して行き、ステージ3から移載棚7へ移動されたキャリア2のウェーハ1の有無検知が完了した時点で、キャリア2の搬入指示の受信時にあらかじめ作成したウェーハ移載パラメータを再度作成し直す。このようにウェーハ移載パラメータを再度作成し直す理由は、始めにキャリア2の搬入指示内に設定されたキャリア2内のウェーハ1の有無情報と実際の検知結果とが異なることがあるためである。このような処理を一つ前に搬入されたキャリア2内のウェーハ1の移動実行中に行うため、ウェーハ1の移動及びウェーハ1の移載に使用するキャリア2の連続性は保たれる。
That is, in steps (a) to (d) in FIG. 7, the
また、(e)工程に示すように、既に移載棚7がキャリア2によって埋まっている状態でステージ3からキャリアローダ4へ搬入されたキャリア2の移動については、(f)工程に示すように、そのキャリア2についてはウェーハ1の有無の検知動作を行わずに、直接バッファ棚5へ移動される。これは、ステージ3を次の搬入キャリアのために早く空ける必要があるためである。なお、すでに移載棚7に存在するキャリア2内のウェーハ1は移載機6によってボート8ヘ移動し続けられる。
Further, as shown in the step (e), the movement of the
また、(f)工程において、移載棚7に直接移動されずに一旦バッファ棚5に格納されたキャリア2は、ウェーハ1の移載が必要になったタイミングで、バッフア棚5から移載棚7に移動される。その後、ウェーハ1の有無検知が実行され、続いて移載棚7に移動されたキャリア2内のウェーハ1は移載機6によってボート8ヘ移動される。
Further, in the step (f), the
このようにして、(a)工程から(f)工程までにおいて、ウェーハ1の移動順序及びキャリア2の移動順序を制御するための制御データはキャリア2のウェーハ有無検知が完了するごとに再作成され、全ての搬入キャリア2の有無検知が完了したタイミングで制御データは完成されることになる。このとき、キャリア2がステージ3から移載棚7に移動され、ウェーハ1の有無倹知が完了した後にウェーハ1の移動が行われる。そして、(g)工程においてウェーハ1の移動が完了したキャリア2は、(h)工程に示すようにディスチャージを待つためにバッファ棚5に格納される。
In this way, in the steps (a) to (f), the control data for controlling the movement order of the
つまり、本発明の半導体製造装置におけるキャリア及びウェーハの移動の流れでは、外部から搬入されてステージ3に置かれたキャリア2を、バッファ棚5に移すことなく、直接、移載棚7へ移動させると共にキャリア2のスロットマップ情報を検知する。そして、検知を行ったキャリア2内のウェーハ1を移載機6によってボート8へ移動すると共に、次のキャリア2をキャリアローダ4から移載棚7へ移動させる。なお、移載棚7がキャリア2で充たされている状態で搬入されたキャリア2は、ウェーハ1の有無の検知を行わずに直接バッファ棚5に移動しておいて、ウェーハ1が必要となるタイミングを待って移載棚7へ移動される。
That is, in the flow of carrier and wafer movement in the semiconductor manufacturing apparatus of the present invention, the
次に、チャージ用のウェーハ移載パラメータの再作成方法について説明する。図8は、図7に示すようなキャリア及びウェーハの搬送制御を行うための制御データを示す図である。すなわち、外部から搬入されてステージ3に置かれたキャリア2をバッファ棚5に移すことなく、直接、移載棚7へ移動させるためには図8に示すような制御データが必要となる。
Next, a method for re-creating the wafer transfer parameters for charging will be described. FIG. 8 is a diagram showing control data for carrying the carrier and wafer as shown in FIG. That is, control data as shown in FIG. 8 is required to move the
図8において、キャリア内のウェーハをボートへ移動させるチャージ動作時のデータである、ウェーハ移載順序、搬入順序、及び搬出順序における構成データ内容は、図3で説明した従来の制御データの構成内容と同じであるので、その説明は省略する。図8は、ウェーハの有無情報がキャリア搬入指示の中に記載された内容と異なった場合にウェーハ移動に関する制御データが再度作成される状況を示している。 In FIG. 8, the configuration data contents in the wafer transfer order, the loading order, and the unloading order, which are data during the charging operation for moving the wafer in the carrier to the boat, are the configuration contents of the conventional control data described in FIG. The description is omitted. FIG. 8 shows a situation in which control data relating to wafer movement is created again when the wafer presence / absence information differs from the content described in the carrier carry-in instruction.
図8において、(a)のウェーハチャージ時のキャリア搬入指示内には、Plキヤリア3の部分にウェーハが存在していたが、実際にウェーハ有無検知を行った結果で該当するウェーハが存在しなかった場合は、(b)のウェーハ移載パラメータの再作成時において、ウェーハチャージ時の「P1キャリア3→ボート(C)」の移載順序を削除して「F1キャリア4→ボート(C)」に繰り上げた移載順序にする。以下の移載順序は各キャリアを1つずつ繰り上げ、以降、「F1キャリア5→ボート(D)」、「P2キャリア6→ボート(E)」…「F2キャリア14→ボート(M)」というようなウェーハ移載順序の制御データを再作成する。再作成された制御データに基づいてキャリア及びウェーハを移動させる手法については図3で説明済みであるので重複する説明は省略する。
In FIG. 8, in the carrier carry-in instruction at the time of wafer charge in (a), a wafer exists in the portion of
つまり、従来技術では、全てのキャリアがバッファ棚に揃っている状態でウェーハがボートへ移載される。しかし、本発明では、必要なウェーハ枚数が最終的に揃っていることを前提条件として制御を行っているので、キャリアをバッファ棚に移載することなく、直接、移載機に移しながら、キャリア内のウェーハをボートに移動することができる。 That is, according to the conventional technique, the wafer is transferred to the boat in a state where all the carriers are aligned on the buffer shelf. However, in the present invention, since the control is performed on the precondition that the necessary number of wafers is finally prepared, the carrier can be transferred directly to the transfer machine without being transferred to the buffer shelf. The wafers inside can be moved to the boat.
また、本発明では、ウェーハの有無検知が行われていないキャリアが突然移載棚に運び込まれた場合を考慮し、移載棚に運び込まれたキャリア内のウェーハの有無を確認している。このため、確実に、キャリア内にウェーハが存在している場合のみ、ウェーハをボートへ移動する工程を実施することができる。 Further, in the present invention, the presence / absence of a wafer in the carrier carried to the transfer shelf is confirmed in consideration of the case where a carrier that has not been detected for the presence / absence of a wafer is suddenly carried to the transfer shelf. For this reason, the process of moving a wafer to a boat can be implemented only when there is a wafer in the carrier.
つまり、常に全てのスロットにウェーハが存在しているとは限らなく、キャリア内にはウェーハが存在しないスロットもある。したがって、ウェーハの移載を行うためには、本発明の制御データのように、どのスロットにウェーハが存在するかをキャリアが移載棚に運び込まれた段階で確認する必要がある。このような制御データを用いることにより、本発明のキャリア及びウェーハの移動工程は、従来技術に比べて無駄な工程を排除することが可能となる。 That is, the wafer is not always present in all slots, and there are some slots in the carrier where no wafer exists. Therefore, in order to transfer the wafer, it is necessary to confirm in which slot the wafer is present at the stage when the carrier is carried to the transfer shelf as in the control data of the present invention. By using such control data, the carrier and wafer moving process of the present invention can eliminate unnecessary processes as compared with the prior art.
また、ウェーハの移載を行うためには、どのキャリア内のウェーハをボートに移載するという情報をウェーハ移載開始時に知っておく必要がある。そのため、これから投入するキャリア内にはどのスロットにウェーハが収納されているという情報を、『キャリア搬入指示データ』としてあらかじめ用意しておく必要がある。そこで、本発明では、制御データとしてこの『キャリア搬入指示データ』を用いて、あたかもそれらのキャリアがバッファ棚に存在しているかのうようなウェーハ移載制御を行っている。 In addition, in order to transfer a wafer, it is necessary to know information on which carrier in which carrier the wafer is transferred to the boat at the start of the wafer transfer. Therefore, it is necessary to prepare in advance as “carrier carry-in instruction data” information indicating in which slot the wafer is stored in the carrier to be loaded. Therefore, in the present invention, this “carrier carry-in instruction data” is used as control data, and wafer transfer control is performed as if these carriers exist on the buffer shelf.
また、『キャリア搬入指示データ』に記載されたキャリア内のスロットごとのウェーハ有無情報と、実際にウェーハ有無検知を行った結果のウェーハ有無情報との間で食い違いが生じた場合は、そのキャリアに対応したウェーハ移載のためのパラメータ部分を再作成する必要がある。 In addition, if there is a discrepancy between the wafer presence / absence information for each slot in the carrier described in "Carrier carry-in instruction data" and the wafer presence / absence information as a result of actual wafer presence / absence detection, It is necessary to recreate the parameter part for the corresponding wafer transfer.
1 ウェーハ、2 キャリア、3 ステージ(キャリア載置部)、4 キャリアローダ(キャリア載置手段)、5 バッファ棚(保管部)、6 移載機(移載手段)、7 移載棚(移載部)、8 ボート、9 反応炉、11 搬送系制御コントローラ、11a データ送受信部、11b 基板移動制御データ作成部(選択手段)、11c 基板移動制御実行部(選択手段)、11d 動作制御部、11e I/Oデータ入出力部、11f CPU、11g ROM、11h RAM、21 カセットステージ、22 カセットローダ、23 ウェーハ移載機、24 ボートエレベータ、25 ソレノイド、26 センサ。 1 wafer, 2 carrier, 3 stage (carrier mounting unit), 4 carrier loader (carrier mounting unit), 5 buffer shelf (storage unit), 6 transfer machine (transfer unit), 7 transfer shelf (transfer) Part), 8 boat, 9 reactor, 11 transport system controller, 11a data transmission / reception part, 11b substrate movement control data creation part (selection means), 11c substrate movement control execution part (selection means), 11d operation control part, 11e I / O data input / output unit, 11f CPU, 11g ROM, 11h RAM, 21 cassette stage, 22 cassette loader, 23 wafer transfer machine, 24 boat elevator, 25 solenoid, 26 sensor.
Claims (1)
外部搬送装置と半導体製造装置との間で半導体基板の収納されたキャリアを受渡しするキャリア搬入部と、
キャリア内に収納されている前記半導体基板を前記ボートとの間で受渡しする際に、キャリアを載置するウェーハ移載用キャリア載置部と、
前記キャリアを保管するキャリア保管部と、
前記キャリア搬入部に載置された前記キャリアを前記ウェーハ移載用キャリア載置部へ移載するか前記キャリア保管部へ移載するかを選択する選択手段と、
を備えたことを特徴とする半導体製造装置。 A semiconductor manufacturing apparatus that carries a boat holding a semiconductor substrate into a processing chamber and performs a predetermined process in the processing chamber on the semiconductor substrate held in the boat,
A carrier carry-in unit for delivering a carrier in which a semiconductor substrate is stored between an external transfer device and a semiconductor manufacturing device;
When transferring the semiconductor substrate housed in a carrier to and from the boat, a wafer mounting carrier mounting portion for mounting the carrier;
A carrier storage unit for storing the carrier;
A selection means for selecting whether to transfer the carrier placed on the carrier carry-in part to the carrier placement part for wafer transfer or to transfer to the carrier storage part;
A semiconductor manufacturing apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216905A JP4719435B2 (en) | 2004-07-26 | 2004-07-26 | Semiconductor manufacturing apparatus, semiconductor substrate transfer method, and semiconductor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216905A JP4719435B2 (en) | 2004-07-26 | 2004-07-26 | Semiconductor manufacturing apparatus, semiconductor substrate transfer method, and semiconductor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041074A true JP2006041074A (en) | 2006-02-09 |
JP4719435B2 JP4719435B2 (en) | 2011-07-06 |
Family
ID=35905770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004216905A Expired - Lifetime JP4719435B2 (en) | 2004-07-26 | 2004-07-26 | Semiconductor manufacturing apparatus, semiconductor substrate transfer method, and semiconductor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4719435B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177195A (en) * | 2006-11-27 | 2009-08-06 | Hitachi Kokusai Electric Inc | Storage vessel carrying method, and manufacturing method of semiconductor device |
US8128333B2 (en) | 2006-11-27 | 2012-03-06 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and manufacturing method for semiconductor devices |
WO2022102475A1 (en) * | 2020-11-16 | 2022-05-19 | 東京エレクトロン株式会社 | Substrate processing device and substrate processing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297258A (en) * | 1994-04-26 | 1995-11-10 | Tokyo Electron Ltd | Carrying equipment of plate body |
JPH08306601A (en) * | 1995-05-01 | 1996-11-22 | Tokyo Electron Ltd | Treatment method and treatment equipment |
JP2002009131A (en) * | 2000-04-17 | 2002-01-11 | Hitachi Kokusai Electric Inc | Substrate processor, substrate treatment method and method for manufacturing semiconductor device |
JP2003297897A (en) * | 2002-03-29 | 2003-10-17 | Hitachi Kokusai Electric Inc | Semiconductor manufacturing apparatus |
JP2004128003A (en) * | 2002-09-30 | 2004-04-22 | Hitachi Kokusai Electric Inc | Apparatus for manufacturing semiconductor |
-
2004
- 2004-07-26 JP JP2004216905A patent/JP4719435B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297258A (en) * | 1994-04-26 | 1995-11-10 | Tokyo Electron Ltd | Carrying equipment of plate body |
JPH08306601A (en) * | 1995-05-01 | 1996-11-22 | Tokyo Electron Ltd | Treatment method and treatment equipment |
JP2002009131A (en) * | 2000-04-17 | 2002-01-11 | Hitachi Kokusai Electric Inc | Substrate processor, substrate treatment method and method for manufacturing semiconductor device |
JP2003297897A (en) * | 2002-03-29 | 2003-10-17 | Hitachi Kokusai Electric Inc | Semiconductor manufacturing apparatus |
JP2004128003A (en) * | 2002-09-30 | 2004-04-22 | Hitachi Kokusai Electric Inc | Apparatus for manufacturing semiconductor |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177195A (en) * | 2006-11-27 | 2009-08-06 | Hitachi Kokusai Electric Inc | Storage vessel carrying method, and manufacturing method of semiconductor device |
US8128333B2 (en) | 2006-11-27 | 2012-03-06 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and manufacturing method for semiconductor devices |
WO2022102475A1 (en) * | 2020-11-16 | 2022-05-19 | 東京エレクトロン株式会社 | Substrate processing device and substrate processing method |
JP7509231B2 (en) | 2020-11-16 | 2024-07-02 | 東京エレクトロン株式会社 | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD |
Also Published As
Publication number | Publication date |
---|---|
JP4719435B2 (en) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267720B2 (en) | Coating, developing device, coating, developing method and storage medium | |
JP5392190B2 (en) | Substrate processing system and substrate processing method | |
US6351686B1 (en) | Semiconductor device manufacturing apparatus and control method thereof | |
JP5187274B2 (en) | Substrate processing apparatus, substrate processing method, and storage medium | |
JP5223778B2 (en) | Substrate processing apparatus, substrate processing method, and storage medium | |
TWI487051B (en) | Control apparatus, a substrate treating method, a substrate treating system, a method of operating a substrate treating system, a load port control apparatus, and a substrate treating system having the load port control apparatus | |
US7392812B2 (en) | Substrate processing apparatus and substrate transporting device mounted thereto | |
JP2011124496A (en) | Semiconductor processing system, and program | |
KR101436177B1 (en) | Coating-developing apparatus and coating-developing method, and storage medium | |
KR101348007B1 (en) | Coating, developing device and operating method of coating, developing device and storage medium | |
KR101161467B1 (en) | Coating and developing apparatus, control method of coating and developing apparatus and recording medium | |
JP4719435B2 (en) | Semiconductor manufacturing apparatus, semiconductor substrate transfer method, and semiconductor manufacturing method | |
JP7472916B2 (en) | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD | |
CN114256099A (en) | Semiconductor manufacturing apparatus, substrate transfer method, and program | |
JPH09298227A (en) | Wafer cassette transportation system | |
JP4346277B2 (en) | Semiconductor manufacturing equipment | |
JP2012209591A (en) | Substrate processing apparatus, substrate processing method, and storage medium | |
WO2024157825A1 (en) | Substrate transport method, substrate processing device, and program | |
JP2011211218A (en) | Coating and developing device, method of controlling coating and developing device, and storage medium | |
JP4657528B2 (en) | Processing system and processing method | |
JP5569024B2 (en) | Work transfer device and control method of work transfer device | |
JP4184018B2 (en) | Semiconductor manufacturing apparatus, semiconductor manufacturing system, and semiconductor manufacturing method | |
JP2013122969A (en) | Transporting device, transporting system and transporting method | |
JP2007214298A (en) | Vacuum processor and sample conveyance method | |
JP2007157747A (en) | Apparatus and method for producing semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4719435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |