JP2006032728A - Nonvolatile memory - Google Patents
Nonvolatile memory Download PDFInfo
- Publication number
- JP2006032728A JP2006032728A JP2004210632A JP2004210632A JP2006032728A JP 2006032728 A JP2006032728 A JP 2006032728A JP 2004210632 A JP2004210632 A JP 2004210632A JP 2004210632 A JP2004210632 A JP 2004210632A JP 2006032728 A JP2006032728 A JP 2006032728A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- electrode
- electrodes
- nonvolatile memory
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、特に、記録の保持に電源が不要な不揮発性メモリに関する。更に詳細には、クロスポイント構造を有する不揮発性メモリに関する。 In particular, the present invention relates to a nonvolatile memory that does not require a power source for holding records. More specifically, the present invention relates to a nonvolatile memory having a cross point structure.
近年、高度情報化社会の急激な進展により、高速、大容量の情報に関するデータを扱う機器やシステムが必要となってきている。そして、そのデータを高速で保存するための素子として、不揮発性のメモリが注目されている。 In recent years, with the rapid development of an advanced information society, devices and systems that handle data on high-speed and large-capacity information have become necessary. A nonvolatile memory has attracted attention as an element for storing the data at high speed.
前記不揮発性メモリとして、フラッシュメモリや強誘電体メモリ(以下、FRAMと称す)が既に市場に投入され、携帯電話機やデジタルカメラ(以下、DSCと称す)等のメモリカードに使用されている。そして、その1MBバイト当りの単価は既に0.15米ドルを切り、年率2倍の大容量化と低コスト化が実現されてきている。なお、これまでメモリカードは、デジタルオーディオプレーヤ等の携帯型オーディオ機器やDSC向けのデータ格納用の記録媒体として使用され、その市場が拡大してきた。 As the non-volatile memory, a flash memory and a ferroelectric memory (hereinafter referred to as FRAM) have already been put on the market and used for memory cards such as a mobile phone and a digital camera (hereinafter referred to as DSC). The unit price per 1 MB byte has already dropped below 0.15 US dollars, and the annual increase in capacity and cost has been realized. Until now, memory cards have been used as recording media for storing data for portable audio devices such as digital audio players and DSCs, and the market has been expanding.
そして、最近では、例えば、DVDレコーダでテレビジョン放送番組を録画した画像信号をメモリカードに記録し、そのメモリカードを携帯電話機や携帯型情報機器等に装着してこれらの機器に備えられた表示部で画像再生する、というようにメモリカードが機器間でのデータ交換に用いるブリッジ媒体として多く使用されるようになってきており、これは有線や無線のネットワークを代替するもので、ネットワークを使う場合と比較して、ユーザがより直接媒体としてリアルな操作で扱え、携帯電話機等の有料ネットワークを使用してデータを送受信する場合に比べてランニングコストが安価であるという利点がある。 Recently, for example, an image signal obtained by recording a television broadcast program with a DVD recorder is recorded on a memory card, and the memory card is attached to a mobile phone, a portable information device, etc. Memory cards are increasingly used as a bridging medium used for data exchange between devices, such as playing back images on the network, which replaces wired and wireless networks, and uses networks Compared to the case, there is an advantage that the user can directly handle the medium as a real operation with a real operation, and the running cost is lower than the case where data is transmitted and received using a pay network such as a mobile phone.
更に、データ格納用メモリだけではなく、アプリケーション・ソフトウェアやハードウェアの機能を搭載したメモリカードの開発も検討されつつあり、このようなメモリカードが商品化されるとメモリやソフトウェアばかりか、ハードウェアも機器に搭載しておく必要がなくなり、機器の小型、軽量、薄型化が可能になる。 Furthermore, not only data storage memory but also development of memory cards with application software and hardware functions are being studied. When such memory cards are commercialized, not only memory and software, but also hardware However, it is no longer necessary to mount it on the device, and the device can be made smaller, lighter and thinner.
このような背景から、不揮発性メモリには、更なるビットコストの低減化(大容量化、低コスト化)、及び高速化が求められている。 Against this background, further reductions in bit cost (larger capacity and lower cost) and higher speed are required for nonvolatile memories.
ここで、特許文献1にはクロスポイントメモリ構造を有する不揮発性メモリが開示されている。この特許文献1に開示のものは、基板上に設けられた複数の下部電極と、該下部電極と直交して、その下部電極上に設けられた複数の上部電極との間に外部影響(特に電気的パルス)により電気的抵抗特性が変化するペロブスカイト材料を用いた不揮発性メモリであり、クロストークを低減したクロスポイントメモリ構造を有する不揮発性メモリである。 Here, Patent Document 1 discloses a nonvolatile memory having a cross-point memory structure. The device disclosed in Patent Document 1 has an external influence (in particular, between a plurality of lower electrodes provided on a substrate and a plurality of upper electrodes provided on the lower electrode orthogonal to the lower electrode. This is a non-volatile memory using a perovskite material whose electric resistance characteristics change due to an electric pulse, and has a cross-point memory structure with reduced crosstalk.
以下に、図8を用いてこのクロスポイントメモリ構造を有する不揮発性メモリについて説明する。 Hereinafter, a nonvolatile memory having this cross-point memory structure will be described with reference to FIG.
図8において、基板61上に形成された下部電極62と直交して、上部電極63が配置されており、この下部電極62と上部電極63との間にペロブスカイト材料からなるメモリビット64が形成されている。前記メモリビット64は下部電極62と上部電極63が交差するすべての場所に形成されている。また、前記メモリビット64の間は酸化物からなる絶縁材料65が形成されている。
In FIG. 8, an
このクロスポイントメモリ構造を有する不揮発性メモリの製造方法は、以下の(a)〜(g)の工程で製造される。 The manufacturing method of the non-volatile memory having this cross-point memory structure is manufactured by the following steps (a) to (g).
(a)半導体基板を提供する工程
(b)複数の下部電極を形成する工程
(c)下部電極上に酸化物絶縁材料を形成する工程
(d)下部電極に対する開口部をエッチングする工程
(e)下部電極及び酸化物絶縁材料の上にペロブスカイト材料の層を形成する工程
(f)ペロブスカイト材料の層を研磨し、ペロブスカイト材料を開口部に残し、メモリビットを形成する工程
(g)ペロブスカイト材料の層上に複数の上部電極を形成する工程
しかしながら、従来のクロスポイントメモリ構造を有する不揮発性メモリは、煩雑な製造工程を必要とし、製造コストが高くなり、ビットコストを下げることが困難であった。 However, the conventional non-volatile memory having the cross-point memory structure requires a complicated manufacturing process, increases the manufacturing cost, and it is difficult to reduce the bit cost.
本発明は、低消費電力で駆動する低コスト、大記憶容量の低クロストークの不揮発性メモリを提供することにある。 An object of the present invention is to provide a low-cost, large-capacity, low-crosstalk nonvolatile memory that is driven with low power consumption.
本発明の不揮発性メモリは、基板の上に配置された下部電極と、前記下部電極と対向する上部電極と、前記下部電極と上部電極との間に形成された金属酸化物を備えた不揮発性メモリであって、前記対向する電極の少なくとも一方の電極に、金属酸化物と接触する面に電界集中部を設けたものである。 A nonvolatile memory according to the present invention is a nonvolatile memory including a lower electrode disposed on a substrate, an upper electrode facing the lower electrode, and a metal oxide formed between the lower electrode and the upper electrode. In the memory, at least one of the opposing electrodes is provided with an electric field concentration portion on a surface in contact with the metal oxide.
また、本発明の不揮発性メモリは、基板の上に、略同一平面内で間隔をおいて平行に配置された複数の下部電極と、前記下部電極と対向する複数の上部電極と、前記上部電極と下部電極との間に形成された金属酸化物を備えた不揮発性メモリであって、前記上部電極と下部電極は概ね互いに直交し、かつ対向する電極の少なくとも一方の電極に、金属酸化物と接触する面に電界集中部を設けたことを特徴とする。 In addition, the nonvolatile memory of the present invention includes a plurality of lower electrodes disposed on a substrate in parallel at intervals within a substantially same plane, a plurality of upper electrodes facing the lower electrode, and the upper electrode A non-volatile memory including a metal oxide formed between the upper electrode and the lower electrode, wherein the upper electrode and the lower electrode are substantially orthogonal to each other, and at least one of the opposing electrodes has a metal oxide and An electric field concentration portion is provided on the contact surface.
更に、本発明の不揮発性メモリは、基板の上に、略同一平面内で間隔をおいて平行に配置された複数の電極を複数段有し、前記複数段の電極のうち奇数段の電極と偶数段の電極は概ね互いに直交し、前記奇数段の電極と偶数段の電極との間に金属酸化物が設けられた不揮発性メモリであって、前記対向する奇数段の電極と偶数段の電極の少なくとも一方の電極に、金属酸化物と接触する面に電界集中部を設けたことを特徴とする。 Furthermore, the non-volatile memory of the present invention has a plurality of electrodes arranged on a substrate in parallel and spaced apart in substantially the same plane, and an odd-numbered electrode among the plurality of electrodes. A non-volatile memory in which even-numbered electrodes are substantially orthogonal to each other and a metal oxide is provided between the odd-numbered electrodes and the even-numbered electrodes, wherein the opposing odd-numbered electrodes and even-numbered electrodes An electric field concentration portion is provided on a surface in contact with the metal oxide in at least one of the electrodes.
また、前記対向する電極の少なくとも一方の電極の金属酸化物と接触する面に設けた電界集中部は突起からなることを特徴とする。 In addition, the electric field concentration portion provided on the surface of at least one of the opposing electrodes in contact with the metal oxide is formed of a protrusion.
本発明の不揮発性メモリは、電極の電界集中部の断面形状が台形、三角形、矩形、多角形、略半円形、略半楕円形、またはこれらの形状を組み合わせた形状からなることを特徴とする。 The nonvolatile memory according to the present invention is characterized in that the cross-sectional shape of the electric field concentration portion of the electrode is a trapezoid, a triangle, a rectangle, a polygon, a substantially semicircular, a substantially semielliptical, or a combination of these shapes. .
また、本発明の不揮発性メモリは、前記金属酸化物が可変抵抗材料であることを特徴とする。 In the nonvolatile memory of the present invention, the metal oxide is a variable resistance material.
本発明の不揮発性メモリに用いられる可変抵抗材料は、イルメナイト型構造を有する金属酸化物であることが好ましく、イルメナイト型構造を有する金属酸化物が強誘電体材料であることを特徴とする。 The variable resistance material used in the nonvolatile memory of the present invention is preferably a metal oxide having an ilmenite structure, and the metal oxide having an ilmenite structure is a ferroelectric material.
更に、本発明の不揮発性メモリは、イルメナイト型構造を有する金属酸化物が、マグネシウム、インジウム、スカンジウム、亜鉛、銅、鉄のうち、少なくとも一種以上の添加元素を含有するニオブ酸リチウムまたはタンタル酸リチウムであることを特徴とする。 Furthermore, the nonvolatile memory of the present invention is a lithium niobate or lithium tantalate in which the metal oxide having an ilmenite structure contains at least one additive element of magnesium, indium, scandium, zinc, copper, and iron. It is characterized by being.
また、本発明の不揮発性メモリに用いられる可変抵抗材料は、スピネル型構造を有する金属酸化物であることが好ましく、スピネル型構造を有する金属酸化物が、チタン酸マグネシウム、マグネシウム酸クロム、クロム酸ニッケル、マグネシウム酸アルミニウム、バナジウム酸アルミニウム、コバルト酸鉄のうちのいずれかであることを特徴とする。 The variable resistance material used in the nonvolatile memory of the present invention is preferably a metal oxide having a spinel structure, and the metal oxide having a spinel structure is magnesium titanate, chromium magnesium oxide, or chromic acid. It is any one of nickel, aluminum magnesium oxide, aluminum vanadate, and iron cobaltate.
本発明に係る不揮発性メモリによれば、メモリ・セル(メモリ領域)が金属酸化物の連続層で形成され、対向する電極の少なくとも一方に突起等の電界集中部を設けるという簡単な構成で、低消費電力駆動の低クロストークの大記憶容量不揮発性メモリを安価に提供できるという効果が得られる。 According to the nonvolatile memory of the present invention, the memory cell (memory region) is formed of a continuous layer of metal oxide and has a simple configuration in which an electric field concentration portion such as a protrusion is provided on at least one of the opposing electrodes. The advantage is that low-power consumption, low crosstalk, large storage capacity nonvolatile memory can be provided at low cost.
以下、本発明の不揮発性メモリの実施の形態について図面を用いて説明する。 Embodiments of a nonvolatile memory according to the present invention will be described below with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1に係る不揮発性メモリ10の構成を示す断面図である。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a configuration of a
シリコン、または表面がシリコン酸化物で被覆されたシリコン等の基板11の上に、下部電極12が配置され、その上に電気的手段により電気抵抗値が変化する金属酸化物(可変抵抗材料)13が形成され、更にその上に上部電極14が設けられている。下部電極12と上部電極14の金属酸化物13と接触する対向面の中央部にはその金属酸化物13に埋設状態で互いの先端面が対面する円錐台形状(断面形状が台形)の突起12a、14aが一体に設けられている。
A
前記突起12a、14aは電極12、14と同質材料であっても異質材料であってもよく、その電極12、14の形成時のその形成材料で同時に設けてもよく、或いは電極12、14とは別に設けて一体化してもよい。
The
そして、前記下部電極12と上部電極14は、ワード線またはビット線と接続されるが、その電極自体がワード線またはビット線で形成されるようにしてもよい。なお、下部電極12がワード線自体であるかワード線と接続される場合は、上部電極14がビット線自体であるかビット線と接続される。その逆の場合は、下部電極12がビット線自体であるかビット線と接続され、上部電極14がワード線自体であるかワード線と接続される。
The
そして、下部電極12と上部電極14との間に電圧パルスあるいは電流パルス等を電気的手段により印加することにより、両電極12、14の突起12a、14aが接触している領域の金属酸化物13の電気抵抗値を変化させ、その抵抗値が高抵抗状態を論理“0”に、低抵抗状態を論理“1”に関連付けることによって、デジタル情報を保存する。
Then, a voltage pulse or a current pulse is applied between the
この本発明の不揮発性メモリは、両電極12,14が金属酸化物13と接触する面に突起を設けたことにより、電極間に電界を印加すると、その突起12a、14aに電界が集中し、このため電極に突起が設けられていないものと比較して低消費電力で駆動させることができる。
In the nonvolatile memory according to the present invention, when the
(実施の形態2)
図2は、本発明の実施の形態2に係る不揮発性メモリ20の構成を示す断面図である。
(Embodiment 2)
FIG. 2 is a cross-sectional view showing the configuration of the
この不揮発性メモリ20は、シリコン、または表面がシリコン酸化物で被覆されたシリコン等の基板21の上に、略同一平面内で間隔をおいて平行に、複数の下部電極22が配置され、その上に電気的手段により電界を印加することにより電気抵抗値が変化する金属酸化物23の連続層が形成され、更にその上に略同一平面内で間隔をおいて平行に配置した複数の上部電極24が設けられている。前記下部電極22と上部電極24は、概ね互いに直交して配置され、互いに交差する領域の対向する面の中央部にはその金属酸化物23に埋設状態で互いの先端面が対面する断面形状が台形の突起22a、24aが設けられている。
In this
前記突起22a、24aは電極22、24と同質材料であっても、異質材料であってもよく、その電極22、24の形成時にその材料で同時に形成してもよく、或いは電極22、24とは別に設けて一体化してもよい。
The
そして、前記下部電極22と上部電極24は、上記実施の形態1と同様に、ワード線またはビット線と接続されるが、その電極自体がワード線またはビット線で形成されるようにしてもよい。なお、下部電極22がワード線自体で形成されているかワード線と接続される場合は、上部電極24がビット線自体で形成されるかビット線と接続される。その逆の場合は、下部電極22がビット線自体で形成されるかビット線と接続され、上部電極24がワード線自体で形成されるかワード線と接続される。
The
そして、複数の下部電極22と上部電極24において、任意の電極間に電圧パルスあるいは電流パルス等を電気的手段により印加することにより、その電界が印加された両電極の交点に位置する突起22a、24aと接触している領域の金属酸化物の電気抵抗値を変化させ、その抵抗値が高抵抗状態を論理“0”に、低抵抗状態を論理“1”に関連付けることによって、デジタル情報を保存する。すなわち、金属酸化物23の連続層と両電極の突起22a、24aが接触している領域がメモリ・セルになる。
Then, in the plurality of
この実施の形態2においても上記実施の形態1と同様に、両電極の金属酸化物と接触する面、すなわち両電極が交差する面に突起を設けたため、電極間に電界を印加すると、その突起部分に電界が集中する。したがって、金属酸化物が連続層であっても、金属酸化物と電極の突起が接触している領域のみが、クロストークの影響を受けないメモリ・セルになる。そのため、複数の電極間の間隔を極めて狭く配した場合においても、メモリ・セル間のクロストークの影響を低減できるという効果を有する。 Also in the second embodiment, as in the first embodiment, since the protrusions are provided on the surfaces of the electrodes in contact with the metal oxide, that is, the surfaces where the two electrodes intersect, when the electric field is applied between the electrodes, the protrusions The electric field concentrates on the part. Therefore, even if the metal oxide is a continuous layer, only the region where the metal oxide and the electrode protrusion are in contact becomes a memory cell that is not affected by crosstalk. Therefore, even when the interval between the plurality of electrodes is extremely narrow, the effect of crosstalk between memory cells can be reduced.
クロスポイントメモリ構造を有する低クロストークの不揮発性メモリにおいて、従来の不揮発性メモリでは下部電極と上部電極が交差する位置にペロブスカイト材料等の金属酸化物に開口部を設けることによってメモリビットを形成するようにしていたが、上記本発明の構成によれば、金属酸化物に開口部を設けることによってメモリビットを形成するような工程が不要となり、このため製造コストが安くなり、ビットコストを下げることができる。そして、実施の形態1と同様に、電極に突起部分が設けられていない従来の不揮発性メモリと比較して、低消費電力で駆動させることができるという利点を有する。 In a low crosstalk nonvolatile memory having a cross-point memory structure, in a conventional nonvolatile memory, a memory bit is formed by providing an opening in a metal oxide such as a perovskite material at a position where a lower electrode and an upper electrode intersect. However, according to the configuration of the present invention described above, the step of forming the memory bit by providing the opening in the metal oxide becomes unnecessary, which reduces the manufacturing cost and lowers the bit cost. Can do. As in the first embodiment, it has an advantage that it can be driven with low power consumption as compared with a conventional nonvolatile memory in which a protruding portion is not provided on an electrode.
(実施の形態3)
本発明の実施の形態3に係る三次元構造を有する不揮発性メモリ30について図3を用いて説明する。
(Embodiment 3)
A
この不揮発性メモリ30は、シリコンまたは表面がシリコン酸化物で被覆されたシリコン等の基板31の上に、複数の棒状の電極をそれぞれ間隔をおいて平行に、かつ略同一平面内に配した電極群を紙面と直角方向に、また紙面の左右方向にそれぞれ交互に積層状態に配置し、そして、これらの電極において、奇数番号の段にある電極321、323・・・と偶数番号の段にある電極322、324・・・は、概ね互いに直交し、各奇数番号の段の電極と偶数番号の段の電極間に電気抵抗値が変化する金属酸化物(可変抵抗材料)の連続層331、332、333、334・・・をそれぞれ設け、かつ、前記各電極の互いに交差する領域の対向する面の中央部には金属酸化物331、332、333、334・・・に埋設状態で互いの先端面が対面する断面形状が台形の突起321a、322a、322b、323a、323b、324a、324b・・・が設けられている。
This
なお、この図3に示す例では、最上段の電極は偶数番号の段の電極を示しているが、最上段の電極は奇数番号の段の電極であってもよく、互いに対向する奇数番号の段の電極と偶数番号の段の電極の突起部分が共にこれらの電極の間に設けられた金属酸化物と接続している三次元構造を有する不揮発性メモリである。 In the example shown in FIG. 3, the uppermost electrode indicates an even-numbered electrode, but the uppermost electrode may be an odd-numbered electrode, and the odd-numbered electrodes facing each other. This is a non-volatile memory having a three-dimensional structure in which the protruding portions of the step electrode and the even-numbered step electrode are both connected to a metal oxide provided between these electrodes.
前記突起は電極と同質材料であっても、異質材料であってもよく、その電極の形成材料で同時に設けても、或いは電極とは別に設けて一体化してもよい。なお、このことは後述の実施の形態4及び5においても同様である。 The protrusions may be made of the same material as the electrode, or may be made of a different material, and may be provided simultaneously with the electrode forming material, or may be provided separately from the electrode and integrated. This also applies to Embodiments 4 and 5 described later.
そして、前記各電極は、上記実施の形態1及び2と同様に、それ自体がワード線またはビット線そのもので形成されるか、あるいはワード線またはビット線とは別に形成されてこれらと接続されている。なお、奇数番号の段にある電極が、ワード線そのものに形成されているかワード線と接続されている場合は、偶数番号の段にある電極が、ビット線そのもので形成されるかビット線と接続されている。その逆の場合は、奇数番号の段にある電極が、ビット線そのものに形成されているかビット線と接続され、偶数番号の段にある電極が、ワード線そのものに形成されているかワード線と接続される。 Each electrode is formed of a word line or a bit line itself, or is formed separately from and connected to the word line or the bit line, as in the first and second embodiments. Yes. If the electrodes in the odd-numbered stages are formed on the word lines themselves or connected to the word lines, the electrodes in the even-numbered stages are formed from the bit lines themselves or connected to the bit lines. Has been. In the opposite case, the odd numbered electrode is formed on the bit line itself or connected to the bit line, and the even numbered electrode is formed on the word line itself or connected to the word line. Is done.
上記の構成において、任意の電極間に電圧パルスあるいは電流パルス等を電気的手段により印加することにより、その電界が印加された両電極の交点に位置する突起と接触している領域の金属酸化物の電気抵抗値を変化させ、その抵抗値が高抵抗状態を論理“0”に、低抵抗状態を論理“1”に関連付けることによって、デジタル情報を保存する。すなわち、電極の突起と金属酸化物の連続層が接触している領域がメモリ・セルになる。 In the above configuration, a metal oxide in a region in contact with a protrusion located at the intersection of both electrodes to which the electric field is applied by applying a voltage pulse or a current pulse between any electrodes by an electric means. Digital information is stored by associating a high resistance state with a logic “0” and a low resistance state with a logic “1”. That is, the region where the electrode protrusion and the continuous layer of metal oxide are in contact is a memory cell.
この実施の形態3においても上記各実施の形態と同様に、電極の金属酸化物と接触する面、すなわち電極が交差する面に突起を設けたため、電極間に電界を印加すると、その突起部分に電界が集中する。したがって、金属酸化物が連続層であっても、金属酸化物と電極の突起が接触している領域のみが、クロストークの影響を受けないメモリ・セルになる。そのため、複数の電極間の間隔を極めて狭く配した場合においても、メモリ・セル間のクロストークの影響を低減できるという効果を有する。 Also in this third embodiment, as in each of the above embodiments, since the protrusions are provided on the surface of the electrode that contacts the metal oxide, that is, the surface where the electrodes intersect, when an electric field is applied between the electrodes, Electric field concentrates. Therefore, even if the metal oxide is a continuous layer, only the region where the metal oxide and the electrode protrusion are in contact becomes a memory cell that is not affected by crosstalk. Therefore, even when the interval between the plurality of electrodes is extremely narrow, the effect of crosstalk between memory cells can be reduced.
金属酸化物と接触する電極面に突起部分が設けられているため、電極間に電界を印加すると、その突起部分に電界が集中する。その為、金属酸化物が連続層であっても、金属酸化物と電極の突起部分が接触している領域のみが、クロストークの影響を受けないメモリ・セルになる。そのため、略同一平面内に配した電極間の間隔を極めて狭く配置しても、メモリ・セル間のクロストークの影響を低減できるという効果を有する。 Since the protruding portion is provided on the electrode surface in contact with the metal oxide, when an electric field is applied between the electrodes, the electric field is concentrated on the protruding portion. Therefore, even if the metal oxide is a continuous layer, only the region where the metal oxide and the protruding portion of the electrode are in contact is a memory cell that is not affected by crosstalk. Therefore, even if the distance between the electrodes arranged in substantially the same plane is very narrow, the effect of crosstalk between memory cells can be reduced.
従って、上記三次元構造を有する低クロストークの不揮発性メモリは、金属酸化物の連続層で形成されるため、製造プロセスコストが安くなり、ビットコストを下げることができる。更に、三次元構造を有しているため、大記憶容量で、低消費電力駆動の不揮発性メモリを提供することができる。 Therefore, since the low crosstalk nonvolatile memory having the above three-dimensional structure is formed of a continuous layer of metal oxide, the manufacturing process cost can be reduced and the bit cost can be reduced. Further, since it has a three-dimensional structure, a nonvolatile memory with a large storage capacity and low power consumption can be provided.
なお、上記実施の形態1、2、3においては電極の突起を下部電極と上部電極、または奇数番号の段にある電極と偶数番号の段にある電極、すなわち、金属酸化物と接触する対向電極の対向面にそれぞれ突起を設けた場合について説明したが、この突起は対向する電極の少なくとも一方側にのみ設けてもその突起部分に電界が集中するため、同様に金属酸化物と電極の突起部分が接触している領域のみが、クロストークの影響を受けないメモリ・セルになる。 In the first, second, and third embodiments, the electrode protrusions are the lower electrode and the upper electrode, or the odd-numbered step and the even-numbered step, that is, the counter electrode in contact with the metal oxide. However, even if the protrusions are provided only on at least one side of the opposing electrode, the electric field concentrates on the protrusions. Only the region in contact with the memory cell becomes a memory cell that is not affected by crosstalk.
また、上記各実施の形態においては電極の突起の断面形状が台形からなるものについて述べたが、この断面形状は台形に限定されるものではなく、三角形、矩形、多角形、略半円形、略半楕円形等であってもよく、またはこれらの形状を組み合わせた形状であってもよく、電極間に電界を印加した時にその突起に電界が集中する形状であればよい。 In each of the above embodiments, the electrode protrusion has a trapezoidal cross-sectional shape. However, this cross-sectional shape is not limited to a trapezoidal shape, but is a triangle, rectangle, polygon, substantially semicircular, substantially A semi-elliptical shape or the like may be used, or a shape obtained by combining these shapes may be used as long as the electric field is concentrated on the protrusion when an electric field is applied between the electrodes.
(実施の形態4)
ここで、電界集中部を形成する突起の形状の例として、突起の断面形状が台形以外のものについて図4に示す。まず、図4(a)は電極の突起の断面形状が三角形の場合、図4(b)は電極の突起の断面形状が略半楕円形の場合である。図4の符号42は電極、42a及び42bはこの電極42に設けられた突起である。
(Embodiment 4)
Here, as an example of the shape of the protrusion that forms the electric field concentration portion, FIG. First, FIG. 4A shows a case where the cross-sectional shape of the electrode protrusion is a triangle, and FIG. 4B shows a case where the cross-sectional shape of the electrode protrusion is a substantially semi-elliptical shape.
(実施の形態5)
また、上記各実施の形態においては電極の突起を金属酸化物の中に埋設状態にする場合を示したが、この実施の形態5は金属酸化物に埋設されずに先端部が金属酸化物と接触した構造であってもその突起に電界が集中するため、このような構成であってもよい。
(Embodiment 5)
In each of the above embodiments, the case where the protrusions of the electrodes are embedded in the metal oxide has been shown. However, the fifth embodiment is not embedded in the metal oxide and the tip portion is made of the metal oxide. Even in the contact structure, the electric field concentrates on the protrusion, and thus such a structure may be used.
図5は前記電極の突起が上記各実施の形態のように金属酸化物に埋設されず、その先端部が金属酸化物と接触している構造の一例であり、この図5において、符号52は電極、54は金属酸化物、52aは電極の突起である。なお、他は各実施の形態と同様であるため、これらを援用し、説明は省略する。 FIG. 5 shows an example of a structure in which the protrusions of the electrodes are not embedded in the metal oxide as in the above embodiments, and the tip portion is in contact with the metal oxide. In FIG. An electrode, 54 is a metal oxide, and 52a is a projection of the electrode. In addition, since others are the same as that of each embodiment, these are used and description is abbreviate | omitted.
(実施の形態6)
本発明の実施の形態6に係る三次元構造を有する不揮発性メモリについて図6及び図7を用いて説明する。図6は実施の形態6に係る不揮発性メモリ100の構成を示す断面図であり、図7(a)及び(b)はそれぞれ電極の断面図である。
(Embodiment 6)
A non-volatile memory having a three-dimensional structure according to Embodiment 6 of the present invention will be described with reference to FIGS. 6 is a cross-sectional view showing a configuration of the
この不揮発性メモリ100はシリコン、または表面がシリコン酸化物で被覆されたシリコン等の基板101の上に、略同一平面内で間隔をおいて平行に、複数の電極1021をスパッタリング法等により配列形成し、その上に、金属酸化物1031の薄膜が形成されている。
This
この金属酸化物1031の薄膜は、真空蒸着法、スパッタリング法、分子線エピタキシャル成長法(MBE)、クラスターイオンビーム法(ICB)、レーザアブレーション法等の真空中で行う物理堆積法(PVD)、気相化学輸送法、有機金属堆積輸送法(MOCVD)、プラズマCVD法、金属気相化学反応法等の気相化学堆積法(CVD)、及び融液、溶液を用いる液相エピタキシャル法(LPE)、印刷焼結法、ゾル−ゲル法、有機金属分解法(MOD)、スプレー法等の液体塗布焼結法により形成される。
This
その後、前記金属酸化物1031の上面に溝加工を施し、その溝内に電極1021と概ね互いに直交する複数の電極1022を上記電極1021と同様の方法により平行に形成し、更に、その上に金属酸化物1032の薄膜を前記金属酸化物1031と同様の方法により形成する。前記溝加工は、機械加工、レーザ光照射あるいは光、イオンビーム、電子線等を用いて切削等により行われる。
Thereafter, a groove is formed on the upper surface of the
更に、上記金属酸化物1032の上に最下段の電極1021と同様の方法により略同一平面内で間隔をおいて平行に、複数の電極1023を形成し、その電極1023の上に上記と同様の方法により金属酸化物1033の薄膜、電極1024を形成し、以下前記の方法の繰り返しによって多層構造に順次積層する。
Further, a plurality of
ここで、電極形状については、電極1021、1023・・・を図7(b)に示すように断面形状が矩形の四角柱であり、電極1022、1024・・・は図7(a)に示すように断面形状が六角形の六角柱であり、その各六角柱の狭幅の平坦面が電極1021、1023・・・と対面するように配置され、これにより対向する電極の直交部分に電界が集中する。なお、電極1022、1024・・・の形状は前記溝の加工形状に倣うため、その溝の形状が六角柱を形成する形状に加工される。
Here, as for the electrode shape, the
前記の製造方法で製造された三次元構造を有する不揮発性メモリ100は、基板101の上に、略同一平面内で間隔をおいて平行に、複数の電極が配置され、この電極は段を有し、奇数番号の段にある電極1021、1023・・・と偶数番号の段にある電極1022、1024・・・は、概ね互いに直交し、対向する電極間に電気的手段により電圧パルスあるいは電流パルス等を印加することにより、金属酸化物(可変抵抗材料)からなるメモリ・セル領域103、104・・・の電気抵抗値が変化する。
In the
そして、前記各電極は、上記各実施の形態と同様に、それ自体がワード線またはビット線そのもので形成されるか、あるいはワード線またはビット線とは別に形成されてこれらと接続されている。なお、奇数番号の段にある電極が、ワード線そのものに形成されているかワード線と接続されている場合は、偶数番号の段にある電極が、ビット線そのもので形成されるかビット線と接続されている。その逆の場合は、奇数番号の段にある電極が、ビット線そのものに形成されているかビット線と接続され、偶数番号の段にある電極が、ワード線そのものに形成されているかワード線と接続される。 Each electrode is formed of the word line or the bit line itself, or is formed separately from the word line or the bit line and connected thereto, as in the above embodiments. If the electrodes in the odd-numbered stages are formed on the word lines themselves or connected to the word lines, the electrodes in the even-numbered stages are formed from the bit lines themselves or connected to the bit lines. Has been. In the opposite case, the odd numbered electrode is formed on the bit line itself or connected to the bit line, and the even numbered electrode is formed on the word line itself or connected to the word line. Is done.
そして、任意の電極間に電圧パルスあるいは電流パルス等の電界を電気的手段により印加することにより、電極と接触しているメモリ・セル領域103、104・・・の金属酸化物の電気抵抗値を変化させ、その電気抵抗値が高抵抗状態を論理“0”に、低抵抗状態を論理“1”に関連付けることによって、デジタル情報を保存することができる。
Then, by applying an electric field such as a voltage pulse or a current pulse between any electrodes by electrical means, the electric resistance value of the metal oxide in the
なお、上記のように電極1022、1024・・・の断面形状を六角形とした構成により、電極間に電界を印加すると、電極1021、1023・・・に対面する電極1022、1024・・・の先端面部分に電界が集中するため、クロストークの影響を受けず、低消費電力で駆動させることが可能となる。
As described above, the
この三次元構造を有するクロストークの影響を受けない不揮発性メモリは、従来の不揮発性メモリのように、対向する電極が交差する位置にペロブスカイト材料等の金属酸化物を開口部に残して、メモリビットを形成する工程が必要なくなり、製造プロセスコストが安くなるため、ビットコストを下げることができる。更に、三次元構造を有しているため、大記憶容量で、低消費電力駆動の不揮発性メモリを提供することができる。 This non-volatile memory having the three-dimensional structure is not affected by crosstalk, and a metal oxide such as a perovskite material is left in an opening at a position where opposing electrodes cross like a conventional non-volatile memory. Since the process of forming the bit is not necessary and the manufacturing process cost is reduced, the bit cost can be reduced. Further, since it has a three-dimensional structure, a nonvolatile memory with a large storage capacity and low power consumption can be provided.
上記では、電極1022、1024・・・の断面形状が六角形の場合について述べたが、この断面形状は六角形に限られるものではなく、三角形、矩形、多角形、略半円形、略半楕円形、またはこれらの形状を組み合わせた形状あるいは合成した形状であってもよく、電極間に電界を印加した時に、電界が集中する電界集中形状であればよい。
In the above description, the case where the cross-sectional shape of the
上記各実施の形態における金属酸化物は、電圧パルスあるいは電流パルスの印加、直流電圧あるいは直流電流の印加、交流電圧あるいは交流電流の印加等の何れかによる電界の印加により、電気抵抗値が変化する金属酸化物であればよく、特に、ペロブスカイト型構造、イルメナイト型構造、あるいはスピネル型構造等の結晶構造を有するものが好ましく、ペロブスカイト型構造を有する場合は、強誘電体材料、超巨大磁気抵抗(CMR)材料、及び高温超伝導(HTSC)材料のうち、少なくとも何れかであり、特に、チタン酸ストロンチウムバリウム、ジルコン酸ストロンチウム、マンガン酸カルシウムプラセオジウム、コバルト酸バリウムカルシウムガドリニウムのうち、少なくとも何れかであることが好ましい。更に、クロム、バナジウム、スカンジウムまたは他の遷移金属のうち、少なくとも一種以上の添加元素を含有していてもよい。 The metal oxide in each of the above embodiments changes its electric resistance value by applying an electric field such as application of a voltage pulse or current pulse, application of DC voltage or DC current, application of AC voltage or AC current, or the like. Any metal oxide may be used, and in particular, one having a crystal structure such as a perovskite structure, an ilmenite structure, or a spinel structure is preferable. In the case of having a perovskite structure, a ferroelectric material, a giant magnetoresistance ( CMR) material and high-temperature superconducting (HTSC) material, and in particular, at least one of strontium barium titanate, strontium zirconate, praseodymium calcium manganate, and barium calcium gadolinium cobaltate. It is preferable. Furthermore, at least one or more additive elements may be contained among chromium, vanadium, scandium, and other transition metals.
前記金属酸化物がイルメナイト型構造を有する場合は、強誘電体材料であることが好ましく、マグネシウム、インジウム、スカンジウム、亜鉛、銅、鉄のうち、少なくとも一種以上の添加元素を含有するニオブ酸リチウムまたはタンタル酸リチウムがよい。 When the metal oxide has an ilmenite structure, it is preferably a ferroelectric material, lithium niobate containing at least one additional element of magnesium, indium, scandium, zinc, copper, and iron, or Lithium tantalate is preferred.
更に、前記金属酸化物がペロブスカイト型構造、またはイルメナイト型構造を有する場合の添加元素の濃度は、0mol%を超え10mol%以下であることが好ましい。 Furthermore, when the metal oxide has a perovskite structure or an ilmenite structure, the concentration of the additive element is preferably more than 0 mol% and 10 mol% or less.
また、金属酸化物がスピネル型構造を有する場合は、チタン酸マグネシウム、マグネシウム酸クロム、クロム酸ニッケル、マグネシウム酸アルミニウム、バナジウム酸アルミニウム、コバルト酸鉄の内、少なくとも何れかであることが好ましい。 Further, when the metal oxide has a spinel structure, it is preferably at least one of magnesium titanate, chromium magnesium acid, nickel chromate, aluminum magnesium acid, aluminum vanadate, and iron cobaltate.
なお、上記各実施の形態における各電極は、金属酸化物と化合物を形成しない材料、あるいは金属酸化物と拡散または化学反応しない材料であり、プラチナ、金、銀、銅、イリジウム、ルテニウム、アルミニウムの内、少なくとも何れかであることが好ましい。 Each electrode in each of the above embodiments is a material that does not form a compound with a metal oxide, or a material that does not diffuse or chemically react with the metal oxide, and is made of platinum, gold, silver, copper, iridium, ruthenium, or aluminum. Of these, at least one of them is preferable.
また、上記各実施の形態における各電極及び金属酸化物の厚みは、ともに10nm〜1μmが好ましく、また、シリコン酸化物の厚みは、0.1〜1μmが好ましい。 The thickness of each electrode and metal oxide in each of the above embodiments is preferably 10 nm to 1 μm, and the thickness of the silicon oxide is preferably 0.1 to 1 μm.
なお、上記各実施の形態における基板はシリコンに限定されるものではなく、アルミン酸ランタン、ニオブ酸リチウム、窒化チタン、または他の材料の非晶質、多結晶または単結晶のいずれかである任意の適切な基板材料である。 Note that the substrate in each of the above embodiments is not limited to silicon, and is any one of lanthanum aluminate, lithium niobate, titanium nitride, or any other material that is amorphous, polycrystalline, or single crystal. Is a suitable substrate material.
更に、各実施の形態において、基板と下部電極または最下段の電極の間には、チタンまたはタンタル等の酸化し易い材料、或いはチタン酸化物やタンタル酸化物等からなる密着層を形成してもよく、この密着層の厚みは、10nm〜100nmが好ましい。また、上部電極または最上段の電極はアルミニウム酸化物またはシリコン酸化物等の絶縁体で被覆されていることが好ましく、このように絶縁体で被覆することにより対候性の面から不揮発性メモリ素子の信頼性を高めることができる。 Furthermore, in each embodiment, an easily oxidizable material such as titanium or tantalum or an adhesion layer made of titanium oxide or tantalum oxide may be formed between the substrate and the lower electrode or the lowermost electrode. The thickness of the adhesion layer is preferably 10 nm to 100 nm. Further, the upper electrode or the uppermost electrode is preferably covered with an insulator such as aluminum oxide or silicon oxide. By covering with the insulator in this manner, the nonvolatile memory element can be used in terms of weather resistance. Can improve the reliability.
本発明は、低消費電力で駆動する低コスト、大記憶容量の低クロストークの不揮発性メモリを提供することにあり、このため大きな情報量を扱う特に携帯用機器のメモリとして最適である。 An object of the present invention is to provide a low-cost, large-capacity, low-crosstalk nonvolatile memory that is driven with low power consumption, and is therefore most suitable as a memory for portable devices that handle a large amount of information.
10、20、30、100 不揮発性メモリ
11、21、31、101 基板
12、22 下部電極
12a、22a 突起
14、24 上部電極
14a、24a 突起
321、322、323、324、42、52、1021、1022、1023、1024 電極
13、23、331、332、333、334、54 金属酸化物
321a、322a、322b、323a、323b、324a、324b 突起
10, 20, 30, 100
Claims (11)
The metal oxide having a spinel structure is any one of magnesium titanate, chromium magnesium acid, nickel chromate, aluminum magnesium acid, aluminum vanadate, and iron cobaltate. Non-volatile memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210632A JP2006032728A (en) | 2004-07-16 | 2004-07-16 | Nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210632A JP2006032728A (en) | 2004-07-16 | 2004-07-16 | Nonvolatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032728A true JP2006032728A (en) | 2006-02-02 |
Family
ID=35898694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004210632A Pending JP2006032728A (en) | 2004-07-16 | 2004-07-16 | Nonvolatile memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006032728A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147694A (en) * | 2004-11-17 | 2006-06-08 | Sharp Corp | Structure and manufacturing method of semiconductor storage device |
WO2007102341A1 (en) * | 2006-03-09 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | Resistance-varying type element, semiconductor device, and method for manufacturing the element |
JP2009218259A (en) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | Nonvolatile storage and its fabrication process |
WO2009122601A1 (en) * | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | Nonvolatile memory device and its manufacturing method |
WO2012098879A1 (en) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | Resistance change element and manufacturing method therefor |
JPWO2010086916A1 (en) * | 2009-01-29 | 2012-07-26 | パナソニック株式会社 | Resistance change element and manufacturing method thereof |
US8471325B2 (en) | 2008-03-28 | 2013-06-25 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
KR101286718B1 (en) | 2006-11-22 | 2013-07-16 | 서울시립대학교 산학협력단 | Memory Device |
KR101522470B1 (en) * | 2013-09-09 | 2015-05-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Resistive random access memory and manufacturing method thereof |
JP2017103453A (en) * | 2015-11-06 | 2017-06-08 | エイチジーエスティーネザーランドビーブイ | Resistive random access memory cell with focused electric field |
-
2004
- 2004-07-16 JP JP2004210632A patent/JP2006032728A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7879626B2 (en) | 2004-11-17 | 2011-02-01 | Sharp Kabushiki Kaisha | Structure and manufacturing method of semiconductor memory device |
JP2006147694A (en) * | 2004-11-17 | 2006-06-08 | Sharp Corp | Structure and manufacturing method of semiconductor storage device |
US8030695B2 (en) | 2004-11-17 | 2011-10-04 | Sharp Kabushiki Kaisha | Structure and manufacturing method of semiconductor memory device |
WO2007102341A1 (en) * | 2006-03-09 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | Resistance-varying type element, semiconductor device, and method for manufacturing the element |
US8013711B2 (en) | 2006-03-09 | 2011-09-06 | Panasonic Corporation | Variable resistance element, semiconductor device, and method for manufacturing variable resistance element |
KR101004207B1 (en) | 2006-03-09 | 2010-12-24 | 파나소닉 주식회사 | Resistance-varying type element, semiconductor device, and method for manufacturing the element |
KR101286718B1 (en) | 2006-11-22 | 2013-07-16 | 서울시립대학교 산학협력단 | Memory Device |
JP2009218259A (en) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | Nonvolatile storage and its fabrication process |
US8471325B2 (en) | 2008-03-28 | 2013-06-25 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
JP2009246309A (en) * | 2008-03-31 | 2009-10-22 | Toshiba Corp | Nonvolatile storage device and method of manufacturing same |
WO2009122601A1 (en) * | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | Nonvolatile memory device and its manufacturing method |
JPWO2010086916A1 (en) * | 2009-01-29 | 2012-07-26 | パナソニック株式会社 | Resistance change element and manufacturing method thereof |
WO2012098879A1 (en) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | Resistance change element and manufacturing method therefor |
JP5270046B2 (en) * | 2011-01-20 | 2013-08-21 | パナソニック株式会社 | Resistance change element and manufacturing method thereof |
US9006698B2 (en) | 2011-01-20 | 2015-04-14 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance element and method of manufacturing the same |
KR101522470B1 (en) * | 2013-09-09 | 2015-05-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Resistive random access memory and manufacturing method thereof |
US9608204B2 (en) | 2013-09-09 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Resistive random access memory and manufacturing method thereof |
JP2017103453A (en) * | 2015-11-06 | 2017-06-08 | エイチジーエスティーネザーランドビーブイ | Resistive random access memory cell with focused electric field |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006032729A (en) | Nonvolatile memory and its manufacturing method | |
JP4373486B2 (en) | Nonvolatile memory element array and manufacturing method thereof | |
JP4511249B2 (en) | Nonvolatile memory device including one switching element and one resistor, and manufacturing method thereof | |
CN101952893B (en) | Method for driving resistance change element and resistance change type memory using same | |
US7615769B2 (en) | Nonvolatile memory device and fabrication method thereof | |
JP5106031B2 (en) | Semiconductor memory device, manufacturing method thereof, and semiconductor switching device | |
JP2005317976A (en) | Memory device utilizing multilayer structure with stepwise resistance value | |
JP2006060232A (en) | Nonvolatile memory element and its manufacturing method | |
JP2005167064A (en) | Nonvolatile semiconductor storage device | |
JP2006140489A (en) | Nonvolatile memory element having one resistor and one diode, and nonvolatile memory element array | |
US7964869B2 (en) | Memory element, memory apparatus, and semiconductor integrated circuit | |
JP2009081251A (en) | Resistance change element, production method thereof, and resistance change memory | |
WO2005041303A1 (en) | Resistance change element, manufacturing method thereof, memory including the element, and drive method of the memory | |
JP2007116166A (en) | Nonvolatile memory element comprising nano dot and method for manufacturing the same | |
CN102439724A (en) | Ferro-resistive random access memory (ferro-rram), operation method and manufacturing mehtod thereof | |
WO2006075574A1 (en) | Resistance change element and manufacturing method thereof | |
CN104637949B (en) | Non-destructive read-out ferroelectric memory and preparation method thereof and operating method | |
JP5291269B2 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and manufacturing method thereof | |
CN107123648A (en) | Read/write operation ferroelectricity memristor and preparation method thereof in a kind of face | |
US8410540B2 (en) | Non-volatile memory device including a stacked structure and voltage application portion | |
JP2006032728A (en) | Nonvolatile memory | |
US10515695B2 (en) | Resistive memory device and method of fabricating the same | |
WO2007055071A1 (en) | Process for producing nonvolatile semiconductor memory device comprising variable resistive element | |
CN108389962A (en) | The method of the Ferro-RRAM and its enhancing read/write signal read and write in face | |
JP2006344876A (en) | Nonvolatile memory element and its manufacturing method |