JP2006032393A - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP2006032393A
JP2006032393A JP2004204547A JP2004204547A JP2006032393A JP 2006032393 A JP2006032393 A JP 2006032393A JP 2004204547 A JP2004204547 A JP 2004204547A JP 2004204547 A JP2004204547 A JP 2004204547A JP 2006032393 A JP2006032393 A JP 2006032393A
Authority
JP
Japan
Prior art keywords
voltage
power semiconductor
terminal
current
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004204547A
Other languages
Japanese (ja)
Other versions
JP4346518B2 (en
Inventor
Yoshifumi Tomomatsu
佳史 友松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004204547A priority Critical patent/JP4346518B2/en
Publication of JP2006032393A publication Critical patent/JP2006032393A/en
Application granted granted Critical
Publication of JP4346518B2 publication Critical patent/JP4346518B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power semiconductor device capable of preventing erroneous determination that an excess current flows although a main current is within a normal current value range. <P>SOLUTION: The power semiconductor device includes a power semiconductor switching element, a control resistor, a drive circuit, a control voltage determination part for determining whether a difference in voltage across the control resistor is smaller than a predetermined voltage difference, and a sensing current determination part for determining whether a sensing current exceeds a predetermined current value. The drive circuit stops the input of a control signal to a control terminal when the difference between first and second voltages is smaller than a predetermined voltage difference, and in addition the sensing current exceeds the predetermined current value. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、自動車、電鉄、民生用および産業用の電子機器のインバータ回路に使用されるパワーモジュール（電力用半導体装置）に関し、とりわけ過電流が流れたときに自らの制御を停止する自己保護機能を有するインテリジェント・パワーモジュール（以下、単に「ＩＰＭ」という。）に関する。   The present invention relates to a power module (power semiconductor device) used in an inverter circuit of an automobile, electric railway, consumer electronics, and industrial electronic equipment, and more particularly, a self-protection function that stops its control when an overcurrent flows. And an intelligent power module (hereinafter simply referred to as “IPM”).

上述のように、モータなどを駆動するためのＩＰＭは、ＩＧＢＴチップなどのパワーデバイスが実装され、これに過電流が流れると、ＩＰＭを搭載した電子機器に甚大な被害を与えるため、パワーデバイスに流れる電流を常時モニタし、所定の電流値を超える過電流が流れたときにゲート信号の供給を停止して、安全に制御を停止する自己保護機能を有する。   As described above, an IPM for driving a motor or the like is mounted with a power device such as an IGBT chip, and if an overcurrent flows through the IPM, the electronic device equipped with the IPM is seriously damaged. It has a self-protection function that constantly monitors the flowing current and stops the supply of the gate signal when an overcurrent exceeding a predetermined current value flows to stop the control safely.

例えば、特開平１１−１１２３１３号公報に開示されたＩＰＭによれば、センス電流が過電流を定義する所定の電流値を超え、かつゲート電圧がＩＧＢＴのしきい値電圧以上であって、現にＩＧＢＴがオン状態にあるときに、ＩＧＢＴに過電流が流れていると判定して、そのスイッチング制御を停止する自己保護機能を有することが開示されている（図２参照）。
特開平１１−１１２３１３号公報 For example, according to the IPM disclosed in Japanese Patent Application Laid-Open No. 11-112313, the sense current exceeds a predetermined current value that defines an overcurrent, and the gate voltage is equal to or higher than the threshold voltage of the IGBT. It is disclosed that it has a self-protection function that determines that an overcurrent is flowing in the IGBT and stops its switching control when is in the on state (see FIG. 2).
JP 11-112313 A

しかしながら、詳細後述するが、パワーデバイス、ドライバ（駆動回路）、およびゲート抵抗を含むＩＰＭにおいて、ドライバからゲート抵抗を介してパワーデバイスに制御信号が入力されるとき、ターンオン時のミラー期間と呼ばれる期間において、パワーデバイスのゲート端子におけるゲート電圧が、ドライバの出力端子における電圧より低い電圧に維持される。すると、これに起因して主電流とセンス電流の分流比が変化し、これまでのＩＰＭの自己保護回路によれば、ミラー期間において、実際には過電流が流れていないにもかかわらず、過電流が流れているものと誤った判定を行うことがある。すなわち、これまでのＩＰＭにおいて、センス電流をモニタするだけでは過電流が流れているかどうか、正確に判定できないという問題がある。   However, as described later in detail, in an IPM including a power device, a driver (driving circuit), and a gate resistor, when a control signal is input from the driver to the power device through the gate resistor, a period called a mirror period at turn-on , The gate voltage at the gate terminal of the power device is maintained at a voltage lower than the voltage at the output terminal of the driver. As a result, the shunt ratio of the main current and the sense current changes, and according to the IPM self-protection circuit so far, overcurrent is not actually flowing in the mirror period even though no overcurrent actually flows. It may be erroneously determined that current is flowing. That is, in the conventional IPM, there is a problem that it is not possible to accurately determine whether or not an overcurrent flows only by monitoring the sense current.

そこで本発明は、ミラー期間において、パワーデバイスのゲート端子におけるゲート電圧が、ドライバの出力端子における電圧より低い電圧に維持されることにより、正常な電流値範囲にある主電流が流れているのにもかかわらず、過電流が流れていると誤判定されることを防止できる電力用半導体装置を実現することを目的とする。   Therefore, in the present invention, the gate current at the gate terminal of the power device is maintained at a voltage lower than the voltage at the output terminal of the driver during the mirror period, so that the main current in the normal current value range flows. Nevertheless, an object of the present invention is to realize a power semiconductor device that can prevent erroneous determination that an overcurrent is flowing.

本発明の１つの態様による電力用半導体装置は、第１端子、第２端子、制御端子、およびセンス端子を有し、該制御端子に印加する制御電圧に応じて該第２端子に流れる主電流および該センス端子に流れるセンス電流を制御する電力用半導体スイッチング素子と、前記制御端子に接続された制御抵抗と、前記制御抵抗を介して、前記制御端子に制御信号を入力する駆動回路部と、前記制御抵抗の前記駆動回路部側の第１ノードにおける第１電圧と、前記制御抵抗の前記電力用半導体スイッチング素子側の第２ノードにおける第２電圧との差が所定の電圧差より小さいかどうかを判定する制御電圧判定部と、前記センス電流が所定の電流値を超えるかどうか判定するセンス電流判定部とを備え、前記駆動回路部は、前記第１および第２電圧の差が前記所定の電圧差より小さく、かつ前記センス電流が前記所定の電流値を超えるとき、前記制御端子に対する前記制御信号の入力を停止することを特徴とする。   A power semiconductor device according to an aspect of the present invention includes a first terminal, a second terminal, a control terminal, and a sense terminal, and a main current that flows through the second terminal in accordance with a control voltage applied to the control terminal. And a power semiconductor switching element that controls a sense current flowing through the sense terminal, a control resistor connected to the control terminal, and a drive circuit unit that inputs a control signal to the control terminal via the control resistor, Whether the difference between the first voltage at the first node on the drive circuit section side of the control resistor and the second voltage at the second node on the power semiconductor switching element side of the control resistor is smaller than a predetermined voltage difference A control voltage determination unit that determines whether the sense current exceeds a predetermined current value, and the drive circuit unit includes a difference between the first voltage and the second voltage. Said predetermined smaller than the voltage difference, and when the sense current exceeds said predetermined current value, characterized by stopping the input of the control signal to the control terminal.

本発明によれば、主電流が正常な電流値範囲にあるにもかかわらず、過電流が流れていると誤判定されることを防止できるインテリジェント・パワーモジュールを提供することができる。   According to the present invention, it is possible to provide an intelligent power module that can prevent erroneous determination that an overcurrent is flowing even though the main current is in a normal current value range.

図面を参照しながら、本発明に係る電力用半導体装置（インテリジェント・パワーモジュール：ＩＰＭ）の実施の形態について以下に説明する。まず図１を参照して、本発明のＩＰＭの回路構成を説明する。   Embodiments of a power semiconductor device (intelligent power module: IPM) according to the present invention will be described below with reference to the drawings. First, the circuit configuration of the IPM of the present invention will be described with reference to FIG.

図１を参照すると、本発明のＩＰＭは、概略、ＩＧＢＴ素子などの電力用半導体スイッチング素子（以下、「パワーデバイス」という。）１０と、パワーデバイス１０を制御する駆動回路部２０と、ゲート抵抗３０と、ゲート電圧判定部（制御電圧判定部）４０と、センス電流判定部５０と、過電流判定部６０を備える。   Referring to FIG. 1, an IPM of the present invention generally includes a power semiconductor switching element (hereinafter referred to as “power device”) 10 such as an IGBT element, a drive circuit unit 20 that controls the power device 10, and a gate resistance. 30, a gate voltage determination unit (control voltage determination unit) 40, a sense current determination unit 50, and an overcurrent determination unit 60.

パワーデバイス１０は、コレクタ端子Ｃ、ゲート端子Ｇ、エミッタ端子Ｅ、およびセンス端子Ｓを有する。コレクタ端子Ｃとエミッタ端子Ｅの間には、フリーホイールダイオード７０が並列に接続され、コレクタ端子Ｃとエミッタ端子Ｅのうちの一方がコイルなどのインダクタンスＬを有する誘導性負荷装置（図示せず）に接続され、他方が直流電源ＶＣＣまたは接地電位に接続されている。 The power device 10 has a collector terminal C, a gate terminal G, an emitter terminal E, and a sense terminal S. A freewheel diode 70 is connected in parallel between the collector terminal C and the emitter terminal E, and one of the collector terminal C and the emitter terminal E has an inductance L such as a coil (not shown). And the other is connected to a DC power supply VCC or a ground potential.

駆動回路部２０は、図示しないマイクロコンピュータからの入力信号ＶＩＮが入力される入力ノード２１と、ドライバ出力電圧（ＶＯＵＴ）を出力する出力ノード（第１ノード）２２とを有する。この入力ノード２１は、駆動回路部２０内のインバータ２３に接続され、その出力端がＮＯＲ回路２４の一方の入力端に接続される。ＮＯＲ回路２４の他方の入力端は、後述するが、過電流判定部６０の出力ノード６４に接続されている。さらに、ＮＯＲ回路２４の出力端は、ＮＰＮトランジスタ２５とＰＮＰトランジスタ２６とからなるバッファ回路の入力端（各トランジスタ２５，２６のベース）に接続されている。 The drive circuit unit 20 includes an input node 21 to which an input signal VIN from a microcomputer (not shown) is input, and an output node (first node) 22 that outputs a driver output voltage (V OUT ). The input node 21 is connected to an inverter 23 in the drive circuit unit 20, and an output terminal thereof is connected to one input terminal of the NOR circuit 24. As will be described later, the other input terminal of the NOR circuit 24 is connected to an output node 64 of the overcurrent determination unit 60. Further, the output terminal of the NOR circuit 24 is connected to the input terminal of the buffer circuit composed of the NPN transistor 25 and the PNP transistor 26 (bases of the transistors 25 and 26).

ゲート抵抗３０は、駆動回路部２０の出力ノード（第１ノード）２２とゲート端子Ｇに接続されたノード（第２ノード）３２の間に介在し、駆動回路部２０は、ゲート抵抗３０を介して、ゲート端子Ｇにゲート信号を入力することにより、パワーデバイス１０を制御する。   The gate resistor 30 is interposed between the output node (first node) 22 of the drive circuit unit 20 and a node (second node) 32 connected to the gate terminal G, and the drive circuit unit 20 is interposed via the gate resistor 30. Thus, the power device 10 is controlled by inputting a gate signal to the gate terminal G.

ゲート電圧判定部４０は、第１ノード２２におけるドライバ出力電圧（ＶＯＵＴ：第１電圧）、および第２ノードＮ３２におけるゲート電圧（ＶＧＥ：第２電圧）を検出し、その電圧差が所定の電圧差ＶＧ０より小さいときにオン信号を出力する第１のコンパレータ４２を有する。 The gate voltage determination unit 40 detects the driver output voltage (V OUT : first voltage) at the first node 22 and the gate voltage (V GE : second voltage) at the second node N32, and the voltage difference is a predetermined value. A first comparator 42 that outputs an ON signal when the voltage difference is smaller than V G0 is provided.

センス電流判定部５０は、一方の端子がパワーデバイス１０のセンス端子Ｓに接続され、他方の端子が接地されたセンス抵抗５２を有し、さらにセンス抵抗５２の両端の電圧と所定の基準電圧ＶＳ０を比較し、センス抵抗５２に流れるセンス電流（ＩＳ）が所定の第２の電流値を超えたときにオン信号を出力する第２のコンパレータ５４を有する。 The sense current determination unit 50 includes a sense resistor 52 having one terminal connected to the sense terminal S of the power device 10 and the other terminal grounded. Further, the voltage across the sense resistor 52 and a predetermined reference voltage V A second comparator 54 that compares S0 and outputs an ON signal when the sense current (I S ) flowing through the sense resistor 52 exceeds a predetermined second current value is provided.

過電流判定部６０は、一対の入力端がゲート電圧判定部４０およびセンス電流判定部５０のそれぞれの出力端に接続されたＡＮＤ回路６２からなり、その出力端６４が上述の駆動回路部２０内のＮＯＲ回路２４の他方の入力端に接続されている。したがって、過電流判定部６０は、ゲート電圧判定部４０により、第１ノード２２におけるドライバ出力電圧（ＶＯＵＴ）と、第２ノードＮ３２におけるゲート電圧（ＶＧＥ）との差が所定の電圧差（ＶＧ０）より小さいと判定され、かつセンス電流判定部５０により、センス電流（ＩＳ）が所定の第２の電流値を超えたと判定されたときに、ＮＯＲ回路２４の他方の入力端にオン信号を出力する。 The overcurrent determination unit 60 includes an AND circuit 62 having a pair of input terminals connected to the output terminals of the gate voltage determination unit 40 and the sense current determination unit 50, and an output terminal 64 of the drive circuit unit 20 described above. Is connected to the other input terminal of the NOR circuit 24. Therefore, the overcurrent determination unit 60 causes the gate voltage determination unit 40 to determine that the difference between the driver output voltage (V OUT ) at the first node 22 and the gate voltage (V GE ) at the second node N32 is a predetermined voltage difference ( V G0 ), and when the sense current determination unit 50 determines that the sense current (I S ) exceeds a predetermined second current value, the other input terminal of the NOR circuit 24 is turned on. Output a signal.

ＮＯＲ回路２４は、過電流判定部６０からオン信号が入力されると、ＮＰＮトランジスタ２５とＰＮＰトランジスタ２６に対する信号入力を停止するので、駆動回路部２０は、パワーデバイス１０の制御を停止する。   When the ON signal is input from the overcurrent determination unit 60, the NOR circuit 24 stops signal input to the NPN transistor 25 and the PNP transistor 26, so the drive circuit unit 20 stops control of the power device 10.

次に、図２〜図８を参照して、本発明のＩＰＭの動作原理について説明する。
本発明のＩＰＭは、図２に示すように、パワーデバイス１０がターンオンして、所定の正常範囲の主電流（コレクタ電流（ＩＣ））が流れているにもかかわらず、センス電圧（ＶＳ）が過渡的に過電流を示すトリップレベルを超えるために、過電流が流れていると誤判定することを防止するものである。
まず、コレクタ電流（ＩＣ）が正常値の範囲にありながら、ゲート電圧（ＶＧＥ）が所定の定格電圧より低いために、センス電流（ＩＳ）がコレクタ電流（ＩＣ）を正確に反映せず、過電流判定される要因について説明する。
そして、ゲート電圧（ＶＧＥ）が、ターンオン時の過渡的期間において所定のドライバ出力電圧より低くなる要因について説明する。 Next, the operation principle of the IPM of the present invention will be described with reference to FIGS.
As shown in FIG. 2, the IPM of the present invention has a sense voltage (V S ) even though the power device 10 is turned on and a main current (collector current (I C )) in a predetermined normal range flows. ) Transiently exceeds the trip level indicating overcurrent, thereby preventing erroneous determination that overcurrent is flowing.
First, while the range of the collector current (I C) is normal, for the gate voltage (V GE) is lower than a predetermined rated voltage, the sense current (I S) is accurately reflected in the collector current (I C) First, the cause of the overcurrent determination will be described.
Then, a factor that causes the gate voltage (V GE ) to become lower than a predetermined driver output voltage in a transient period at the time of turn-on will be described.

＜低いゲート電圧に起因して過電流判定される要因＞
上述のように、ゲート電圧（ＶＧＥ）が所定の定格電圧より低いために、コレクタ電流（ＩＣ）が正常値の範囲にありながら、センス電流（ＩＳ）とコレクタ電流（ＩＣ）の直線的な比例関係が崩れ、その結果、過電流判定される要因について説明する。 <Factors for determining overcurrent due to low gate voltage>
As described above, in order gate voltage (V GE) is lower than a predetermined rated voltage, while in the range of the collector current (I C) is a normal value, a sense current (I S) and the collector current (I C) The factors that cause the overcurrent determination as a result of the collapse of the linear proportional relationship will be described.

図１に示すパワーデバイス１０において、コレクタ端子Ｃに流れるコレクタ電流（ＩＣ）とセンス端子Ｓに流れるセンス電流（ＩＳ）は、ゲート電圧（ＶＧＥ）が所定の定格電圧（例えば１５Ｖ）であるとき、図３のグラフに示すように、リニアな比例関係を有する（ＶＧＥ＝１５Ｖ）。したがって、通常のＩＰＭは、大電流であるコレクタ電流（ＩＣ）を直接測定するのではなく、センス電流（ＩＳ）をモニタして、これよりコレクタ電流（ＩＣ）を推定し、過電流値以上のコレクタ電流（ＩＣ）が流れているかどうかを判定する。 In the power device 10 shown in FIG. 1, the collector current (I C ) flowing through the collector terminal C and the sense current (I S ) flowing through the sense terminal S are such that the gate voltage (V GE ) is a predetermined rated voltage (for example, 15 V). In some cases, there is a linear proportional relationship (V GE = 15V) as shown in the graph of FIG. Therefore, a normal IPM does not directly measure the collector current (I C ), which is a large current, but monitors the sense current (I S ) and estimates the collector current (I C ) from this, thereby overcurrent. It is determined whether or not a collector current (I C ) greater than the value is flowing.

ここで議論を分かりやすくするために、コレクタ電圧（ＶＣＥ）とセンス電流（ＩＳ）のＶ−Ｉ特性は、図４に示すコレクタ電圧（ＶＣＥ）とコレクタ電流（ＩＣ）のＶ−Ｉ特性（ＶＧＥ＝１５Ｖ）と同じであると仮定する。すなわち、同じＶ−Ｉ特性を有するコレクタ電流用パワーデバイスとセンス電流用パワーデバイスの２つのパワーデバイス１０が並列に接続されていると考えてもよい。
このＩＰＭにおいて、過電流を定義する所定の過電流値（ＩＣｍａｘ）のコレクタ電流（ＩＣ）が流れたときに、センス抵抗５２の両端のセンス電圧（ＶＳ）が所定値（例えば０．５Ｖ）となるように、センス抵抗５２の抵抗値（ＲＳ）が設定される。すなわち、センス端子Ｓには所定の抵抗値を有するセンス抵抗５２が直列に接続されているので、コレクタ端子Ｃとセンス端子Ｓの間の電圧（ＶＣＳ）は、過電流判定された時は常に、コレクタ端子Ｃとエミッタ端子Ｅの間の電圧（ＶＣＥ）より０．５Ｖだけ低く、センス電流（ＩＳ）もエミッタ電流（ＩＥ）より小さくなる。 In order to make the discussion easier to understand, the VI characteristics of the collector voltage (V CE ) and the sense current (I S ) are expressed as V− of the collector voltage (V CE ) and the collector current (I C ) shown in FIG. Assume that it is the same as the I characteristic (V GE = 15V). That is, it may be considered that the two power devices 10 of the collector current power device and the sense current power device having the same VI characteristic are connected in parallel.
In this IPM, when a collector current (I C ) having a predetermined overcurrent value (I Cmax ) that defines an overcurrent flows, the sense voltage (V S ) across the sense resistor 52 has a predetermined value (for example, 0. 0). 5V), the resistance value (R S ) of the sense resistor 52 is set. That is, since a sense resistor 52 having a predetermined resistance value is connected in series to the sense terminal S, the voltage (V CS ) between the collector terminal C and the sense terminal S is always when an overcurrent is determined. The voltage (V CE ) between the collector terminal C and the emitter terminal E is 0.5 V lower, and the sense current (I S ) is also smaller than the emitter current (I E ).

このように、センス電流（ＩＳ）とコレクタ電流（ＩＣ）の直線的な比例関係が維持されている場合には、センス電圧（ＶＳ）またはセンス電流（ＩＳ）をモニタすることにより、コレクタ電流（ＩＣ）を正確に推定し、パワーデバイス１０に過電流が流れたかどうか適正に判定することができる。 Thus, when the linear proportional relationship between the sense current (I S ) and the collector current (I C ) is maintained, the sense voltage (V S ) or the sense current (I S ) is monitored. Thus, it is possible to accurately estimate the collector current (I C ) and appropriately determine whether or not an overcurrent has flowed through the power device 10.

ところが、一般に、コレクタ電圧（ＶＣＥ）とコレクタ電流（ＩＣ）の間のＶ−Ｉ特性は、ゲート電圧（ＶＧＥ）に依存して変化する。すなわち、図４から分かるように、定格のゲート電圧（ＶＧＥ＝１５Ｖ）で駆動されるパワーデバイス１０のコレクタ電流（ＩＣ）は、定格より低いゲート電圧（ＶＧＥ）で駆動される場合（ＶＧＥ＝１２Ｖ）のコレクタ電流（ＩＣ）より低くなってしまう。 However, generally, the VI characteristic between the collector voltage (V CE ) and the collector current (I C ) varies depending on the gate voltage (V GE ). That is, as can be seen from FIG. 4, the collector current (I C ) of the power device 10 driven with the rated gate voltage (V GE = 15V) is driven with a gate voltage (V GE ) lower than the rating ( It becomes lower than the collector current (I C ) of V GE = 12V).

さらに具体的には、図４において、定格のゲート電圧（ＶＧＥ＝１５Ｖ）に対して、所定の過電流値（例えば、ＩＣｍａｘ＝３００Ａ）を超えるときのコレクタ電圧（ＶＣＥ）が２．０Ｖであるとする。このとき、コレクタ端子Ｃとセンス端子Ｓの間の電圧（ＶＣＳ）は、コレクタ電圧（ＶＣＥ）より０．５Ｖ低い（１．５Ｖである）ので、センス端子Ｓに流れるセンス電流（ＩＳ）は約１３０Ａであると読み取れる。すなわち、約１３０Ａ以上のセンス電流（ＩＳ）が流れたときに、過電流値以上のコレクタ電流（ＩＣ）が流れたものと判定される。 More specifically, in FIG. 4, the collector voltage (V CE ) when a predetermined overcurrent value (for example, I Cmax = 300 A) exceeds the rated gate voltage (V GE = 15 V) is 2. Suppose that it is 0V. At this time, since the voltage (V CS ) between the collector terminal C and the sense terminal S is 0.5 V lower than the collector voltage (V CE ) (1.5 V), the sense current (I S ) flowing through the sense terminal S ) Can be read as about 130A. That is, when a sense current (I S ) of about 130 A or more flows, it is determined that a collector current (I C ) of an overcurrent value or more flows.

一方、ゲート電圧（ＶＧＥ）が定格より低い１２Ｖであった場合、同様に、センス電流（ＩＳ）が１３０Ａを超えるのは、図４から読み取ると、コレクタ端子Ｃとセンス端子Ｓの間の電圧（ＶＣＳ）が１．６Ｖ以上であるときであり、コレクタ電圧（ＶＣＥ）はこれより常に所定値（０．５Ｖ）だけ高く２．１Ｖである。このとき、同様に図４から、コレクタ電流（ＩＣ）は２５０Ａであると読み取れる。
このように、定格のゲート電圧（ＶＧＥ）に対して設定されたセンス抵抗５２が、固定された抵抗値を有するために、ゲート電圧（ＶＧＥ）が定格よりも低いとき、過電流判定された電流値は、設計時に意図されたものより小さい値となってしまう。すなわち、ゲート電圧（ＶＧＥ）が定格より低い場合、所定の過電流値より小さいコレクタ電流（ＩＣ）しか流れていないにもかかわらず、過電流判定されることがあり得る。 On the other hand, when the gate voltage (V GE ) is 12 V lower than the rated value, the sense current (I S ) similarly exceeds 130 A when reading from FIG. 4 between the collector terminal C and the sense terminal S. This is when the voltage (V CS ) is 1.6 V or higher, and the collector voltage (V CE ) is always 2.1 V higher than this by a predetermined value (0.5 V). At this time, similarly, it can be read from FIG. 4 that the collector current (I C ) is 250 A.
Thus, since the sense resistor 52 set for the rated gate voltage (V GE ) has a fixed resistance value, when the gate voltage (V GE ) is lower than the rating, an overcurrent determination is made. The current value becomes smaller than that intended at the time of design. That is, when the gate voltage (V GE ) is lower than the rated value, an overcurrent determination may be made even though only a collector current (I C ) smaller than a predetermined overcurrent value flows.

このように、図３において、ゲート電圧（ＶＧＥ）が１５Ｖ（定格値）であるときは、コレクタ電流（ＩＣ）とセンス電流（ＩＳ）は、リニアな比例関係を有するのに対し、ゲート電圧（ＶＧＥ）が定格より低い１２Ｖであるとき、直線的な関係から逸脱し、コレクタ電流（ＩＣ）とセンス電流（ＩＳ）の分流比（ＩＳ／ＩＣ）が変化してしまう。したがって、ゲート電圧（ＶＧＥ）が定格値より低いとき、センス電流（ＩＳ）は、コレクタ電流（ＩＣ）を正確に反映せず、センス電流（ＩＳ）から推定されるコレクタ電流（ＩＣ）は、実際のコレクタ電流（ＩＣ）より大きくなってしまう。その結果、ゲート電圧（ＶＧＥ）が定格より低い場合、実際には過電流が流れていないにもかかわらず、過電流が流れていると誤判定されてしまう。 Thus, in FIG. 3, when the gate voltage (V GE ) is 15 V (rated value), the collector current (I C ) and the sense current (I S ) have a linear proportional relationship. When the gate voltage (V GE ) is 12 V lower than the rated value, it deviates from the linear relationship, and the shunt ratio (I S / I C ) of the collector current (I C ) and the sense current (I S ) changes. End up. Therefore, when the gate voltage (V GE ) is lower than the rated value, the sense current (I S ) does not accurately reflect the collector current (I C ), and the collector current (I S ) estimated from the sense current (I S ). C ) becomes larger than the actual collector current (I C ). As a result, when the gate voltage (V GE ) is lower than the rating, it is erroneously determined that the overcurrent is flowing even though the overcurrent does not actually flow.

＜ゲート電圧が過渡的に定格電圧より低くなる要因＞
次に、ゲート電圧（ＶＧＥ）が、ターンオン時の過渡的期間において所定のドライバ出力電圧（ＶＯＵＴ）より低くなる要因について説明する。その１つの要因として、本発明者は、主電流とセンス電流を流す個々のＩＧＢＴのスイッチングスピードの差異により発生することを確認している。これに関する詳細については、「電流センス付きＩＧＢＴの電流検出用ユニットセルにおける過渡ピーク電流解析と制御法（電気学会論文誌Ｃ，１１５巻、１号１１７〜１２６頁（1995））」を参照されたい。 <Factors that make the gate voltage transiently lower than the rated voltage>
Next, a factor that causes the gate voltage (V GE ) to become lower than the predetermined driver output voltage (V OUT ) in a transient period at turn-on will be described. As one of the factors, the present inventor has confirmed that this occurs due to a difference in switching speed between individual IGBTs through which a main current and a sense current flow. For details on this, please refer to “Transient peak current analysis and control method in current detection unit cell of IGBT with current sense (The Institute of Electrical Engineers of Japan, Vol. 115, No. 1, pp. 117-126 (1995))”. .

ここでは、上記以外の要因として、パワーデバイス１０のターンオン時、ゲート電圧（ＶＧＥ）が駆動回路部２０から出力されるドライバ出力電圧（ＶＯＵＴ）と同様に上昇することなく、パワーデバイス１０のしきい値電圧（Ｖｔｈ）に一時的にクランプされる現象について、図５のタイムチャートを参照しながら説明する。 Here, as a factor other than the above, when the power device 10 is turned on, the gate voltage (V GE ) does not rise in the same manner as the driver output voltage (V OUT ) output from the drive circuit unit 20. The phenomenon of being temporarily clamped at the threshold voltage (V th ) will be described with reference to the time chart of FIG.

図５（ａ）に示す時刻ｔ＝ｔ０において、図示しないマイクロコンピュータから駆動回路部２０の入力ノード２１に、ＬレベルからＨレベルに立ち上がる入力信号ＶＩＮが入力される。すると、オン遅延時間が経過した時点で（ｔ＝ｔ１）、駆動回路部２０の出力ノード２２におけるドライバ出力電圧（ＶＯＵＴ）は、図５（ｂ）の破線で示すように−ＶＧＮからＶＧＰまで直線的に立ち上がる一方、ゲート端子Ｇにおけるゲート電圧（ＶＧＥ）は、図５（ｂ）の実線で示すように−ＶＧＮからＶｔｈまで上昇する。 At time t = t 0 shown in FIG. 5A, the input signal VIN rising from the L level to the H level is input to the input node 21 of the drive circuit unit 20 from a microcomputer (not shown). Then, when the on-delay time has elapsed (t = t 1 ), the driver output voltage (V OUT ) at the output node 22 of the drive circuit unit 20 is from −V GN as shown by the broken line in FIG. While rising linearly to V GP, the gate voltage (V GE ) at the gate terminal G rises from −V GN to V th as shown by the solid line in FIG.

ＩＧＢＴ素子などのパワーデバイス１０は、一般に、図６に示すように、ゲート端子Ｇとエミッタ端子Ｅの間に容量（ＣＧＥ）、およびゲート端子Ｇとコレクタ端子Ｃの間に帰還容量（ＣＧＣ）を有する。容量（ＣＧＥ）はゲート電圧（ＶＧＥ）に依存することなく一定値を示すが、帰還容量（ＣＧＣ）は、図７に示すように、コレクタ電圧（ＶＣＥ）に依存して変化する。 As shown in FIG. 6, the power device 10 such as an IGBT element generally has a capacitance (C GE ) between the gate terminal G and the emitter terminal E, and a feedback capacitance (C GC between the gate terminal G and the collector terminal C). ). The capacitance (C GE ) shows a constant value without depending on the gate voltage (V GE ), but the feedback capacitance (C GC ) changes depending on the collector voltage (V CE ) as shown in FIG. .

図５において、ゲート電圧（ＶＧＥ）がしきい値電圧Ｖｔｈに達する時点（ｔ＝ｔ２）まで、ゲート電流（ＩＧ）は、図５（ｃ）に示すように流れ、容量（ＣＧＥ）および帰還容量（ＣＧＣ）を充電する。 In FIG. 5, until the gate voltage (V GE ) reaches the threshold voltage V th (t = t 2 ), the gate current (I G ) flows as shown in FIG. GE ) and the feedback capacitance (C GC ).

そしてゲート電圧（ＶＧＥ）がしきい値電圧Ｖｔｈに達すると（ｔ＝ｔ２）、コレクタ電流（ＩＣ）が誘導性負荷装置のインダクタンスＬに依存する環流電流Ｉｃｃに達するまで上昇し始める。また、コレクタ電流（ＩＣ）が環流電流Ｉｃｃに達すると、コレクタ電圧（ＶＣＥ）が飽和電圧Ｖｓａｔになるまで立ち下がる。ここで、ゲート電圧（ＶＧＥ）がしきい値電圧（Ｖｔｈ）付近で維持される期間をミラー期間（ｔ＝ｔ２〜ｔ３）と呼ぶ。このミラー期間において、ゲート電流（ＩＧ）は、一定の電流値ＩＧ１で帰還容量（ＣＧＣ）を充電する（図５（ｃ））。 When the gate voltage (V GE ) reaches the threshold voltage V th (t = t 2 ), the collector current (I C ) increases until it reaches the circulating current I cc that depends on the inductance L of the inductive load device. start. When the collector current (I C ) reaches the circulating current I cc , it falls until the collector voltage (V CE ) reaches the saturation voltage V sat . Here, a period during which the gate voltage (V GE ) is maintained near the threshold voltage (V th ) is referred to as a mirror period (t = t 2 to t 3 ). In this mirror period, the gate current (I G ) charges the feedback capacitor (C GC ) with a constant current value I G1 (FIG. 5C).

図５（ｃ）において、ゲート電流（ＩＧ）の電流値ＩＧ１と、パワーデバイス１０のしきい値電圧Ｖｔｈには次式の関係が成り立つ。
〔数１〕
ＩＧ１＝（ＶＧＰ−Ｖｔｈ）／ＲＧ
ここでＲＧは、ゲート抵抗値である。 In FIG. 5C, the relationship of the following equation is established between the current value I G1 of the gate current (I G ) and the threshold voltage V th of the power device 10.
[Equation 1]
I G1 = (V GP −V th ) / R G
Here, RG is a gate resistance value.

そしてミラー期間が終了すると、ゲート電圧（ＶＧＥ）は緩やかにＶＧＰ（ＶＯＵＴ）まで上昇する（ｔ＝ｔ４）とともに、ゲート電流（ＩＧ）による帰還容量（ＣＧＣ）の充電が完了し、ゲート電流（ＩＧ）は流れなくなる。 When the mirror period ends, the gate voltage (V GE ) gradually rises to V GP (V OUT ) (t = t 4 ), and the charging of the feedback capacitance (C GC ) by the gate current (I G ) is completed. Then, the gate current (I G ) does not flow.

以上説明したように、パワーデバイス１０が通常駆動されるとき、ゲート電圧（ＶＧＥ）は、ミラー期間中、ＶＧＰより低いしきい値電圧Ｖｔｈに維持され、ゲート電流（ＩＧ）も一定の電流値ＩＧ１にクランプされる。
このように、ミラー期間の過渡的期間において、ゲート電圧（ＶＧＥ）はドライバ出力電圧（ＶＯＵＴ，ＶＧＰ）より小さいしきい値Ｖｔｈで維持され、ゲート抵抗３０の両端にある第１ノード２２および第２ノードＮ３２の間には電圧差が生じ、一定のゲート電流（ＩＧ）が流れる。 As described above, when the power device 10 is normally driven, the gate voltage (V GE ) is maintained at the threshold voltage V th lower than V GP during the mirror period, and the gate current (I G ) is also constant. Current value IG1 is clamped.
As described above, in the transition period of the mirror period, the gate voltage (V GE ) is maintained at the threshold value V th smaller than the driver output voltage (V OUT , V GP ), and the first nodes at both ends of the gate resistor 30 are provided. A voltage difference occurs between the second node N32 and the second node N32, and a constant gate current (I G ) flows.

先述のように、ミラー期間中、コレクタ電流（ＩＣ）とセンス電流（ＩＳ）の分流比（ＩＳ／ＩＣ）が変化し、センス電流（ＩＳ）から推定されるコレクタ電流（ＩＣ）は、実際のコレクタ電流（ＩＣ）より大きくなり、実際には過電流が流れていないにもかかわらず、過電流判定されてしまうことがある。 As described above, during the mirror period, the shunt ratio (I S / I C ) of the collector current (I C ) and the sense current (I S ) changes, and the collector current (I S ) estimated from the sense current (I S ) C ) becomes larger than the actual collector current (I C ), and an overcurrent determination may be made even though no overcurrent actually flows.

しかし本発明によれば、図８の拡大図に示すように、ゲート電圧（ＶＧＥ）がしきい値電圧Ｖｔｈに維持される過渡的期間（ミラー期間）において、ゲート電圧判定部４０は、第１ノード２２におけるドライバ出力電圧（ＶＯＵＴ）と、第２ノードＮ３２におけるゲート電圧（ＶＧＥ）の差が所定の電圧値ＶＧ０より大きいと判定し、オン信号を過電流判定部６０に出力しない。すなわち、過電流判定部６０は、たとえセンス電流判定部５０から過電流が流れていることを示す信号を受信していても、駆動回路部２０を停止させる信号をＮＯＲ回路２４に出力しない。こうして、本発明によれば、ゲート電圧（ＶＧＥ）の過渡的な低下に起因する過電流の誤判定を防止することができる。 However, according to the present invention, as shown in the enlarged view of FIG. 8, in the transient period (mirror period) in which the gate voltage (V GE ) is maintained at the threshold voltage V th , the gate voltage determination unit 40 It is determined that the difference between the driver output voltage (V OUT ) at the first node 22 and the gate voltage (V GE ) at the second node N32 is greater than a predetermined voltage value V G0, and an ON signal is output to the overcurrent determination unit 60 do not do. That is, even if the overcurrent determination unit 60 receives a signal indicating that an overcurrent is flowing from the sense current determination unit 50, the overcurrent determination unit 60 does not output a signal for stopping the drive circuit unit 20 to the NOR circuit 24. Thus, according to the present invention, it is possible to prevent erroneous determination of overcurrent caused by a transient decrease in the gate voltage (V GE ).

さらに、ミラー期間が終了して、ゲート電圧（ＶＧＥ）がドライバ出力電圧ＶＯＵＴに十分に接近するように上昇したとき、すなわちドライバ出力電圧ＶＯＵＴとゲート電圧（ＶＧＥ）の差が所定の電圧値ＶＧ０より小さくなったときに、先述のように低いゲート電圧に起因する過電流の誤判定の可能性が排除されたものとして、ゲート電圧判定部４０は、オン信号を過電流判定部６０に出力する。そして過電流判定部６０は、センス電流判定部５０から過電流を示す信号を受けると、駆動回路部２０を停止させる信号を出力する。 Furthermore, the end of the mirror period, when the gate voltage (V GE) is increased so as to sufficiently close to the driver output voltage V OUT, i.e. driver output voltage V OUT and the gate voltage difference is given (V GE) When the voltage value V G0 becomes smaller than the voltage value V G0 , it is assumed that the possibility of erroneous determination of overcurrent due to a low gate voltage is eliminated as described above. 60. When the overcurrent determination unit 60 receives a signal indicating an overcurrent from the sense current determination unit 50, the overcurrent determination unit 60 outputs a signal for stopping the drive circuit unit 20.

なお、この電圧値ＶＧ０は、ドライバ出力電圧ＶＯＵＴとしきい値電圧Ｖｔｈの差（ＶＯＵＴ−Ｖｔｈ）の５０％以下、好適には２５％以下、より好ましくは１０％以下である。ただし、最も好適には、電圧値ＶＧ０はゼロであって、すなわちゲート電圧（ＶＧＥ）がドライバ出力電圧ＶＯＵＴに等しいときに、ゲート電圧判定部４０は、オン信号を過電流判定部６０に出力する。これにより、過電流判定部６０は、より精度よく過電流を検出することができる。 The voltage value V G0 is 50% or less, preferably 25% or less, more preferably 10% or less of the difference (V OUT −V th ) between the driver output voltage V OUT and the threshold voltage V th . However, most preferably, when the voltage value V G0 is zero, that is, when the gate voltage (V GE ) is equal to the driver output voltage V OUT , the gate voltage determination unit 40 sends the ON signal to the overcurrent determination unit 60. Output to. Thereby, the overcurrent determination part 60 can detect an overcurrent more accurately.

付言すると、ドライバ出力電圧ＶＯＵＴは、ユーザにおいて使用される電源電圧に依存して変化し得るが、本発明のゲート電圧判定部４０は、常時モニタされたドライバ出力電圧ＶＯＵＴを基準に、ゲート電圧（ＶＧＥ）を判定しているので、ユーザ環境によらず安定した過電流検出を実施することができる。 In other words, the driver output voltage VOUT may change depending on the power supply voltage used by the user, but the gate voltage determination unit 40 of the present invention uses the driver output voltage VOUT that is constantly monitored as a reference. Since the voltage (V GE ) is determined, stable overcurrent detection can be performed regardless of the user environment.

一方、通常駆動時とは異なり、コントローラの誤動作によりアーム短絡して導通状態となった場合、インダクタンスＬが極めて小さくなるので、急激に大きなコレクタ電流（ＩＣ）が流れ、さらにコレクタ電圧（ＶＣＥ）が高い電圧のまま維持されるので、帰還容量（ＣＧＣ）がほとんど変化しない。これにより、アーム短絡時において実際に過電流が流れる場合には、ゲート電圧（ＶＧＥ）は、ミラー期間を経ることなく、直ちにＶＧＰ（ＶＯＵＴ）まで上昇する。したがって本発明によれば、アーム短絡時においては、ゲート電圧判定部４０は、ミラー期間におけるゲート電圧（ＶＧＥ）の過渡的な低下を検出することなく、瞬時にオン信号を過電流判定部６０に出力する。こうして、本発明のＩＰＭによれば、アーム短絡時など、実際に過電流が流れた場合には、直ちに過電流を正確に検出することができる。 On the other hand, unlike the case of normal driving, when the arm is short-circuited due to a malfunction of the controller and becomes conductive, the inductance L becomes extremely small, so that a large collector current (I C ) flows suddenly and further the collector voltage (V CE ) Is maintained at a high voltage, the feedback capacitance (C GC ) hardly changes. Thus, when an overcurrent actually flows when the arm is short-circuited, the gate voltage (V GE ) immediately rises to V GP (V OUT ) without passing through the mirror period. Therefore, according to the present invention, when the arm is short-circuited, the gate voltage determination unit 40 instantaneously sends an ON signal to the overcurrent determination unit 60 without detecting a transient decrease in the gate voltage (V GE ) during the mirror period. Output to. Thus, according to the IPM of the present invention, when an overcurrent actually flows, such as when an arm is short-circuited, the overcurrent can be detected immediately and accurately.

変形例１．
上記実施の形態において、ゲート電圧判定部４０は、第１ノード２２におけるドライバ出力電圧ＶＯＵＴと、第２ノードＮ３２におけるゲート電圧（ＶＧＥ）を比較したが、これに加えて、第２ノードＮ３２におけるゲート電圧（ＶＧＥ）と所定のゲート定格電圧Ｖｒｅｆを比較してもよい。すなわちゲート電圧判定部４０は、図９に示すような回路構成を有し、例えば、ゲート電圧（ＶＧＥ）がゲート定格電圧の８５％以上であると判定したときに、オン信号を過電流判定部６０に出力する。これにより、ユーザにおいて使用される電源電圧において、例えば±１０％の変動があったとしても、安定した制御を実現することができる。 Modification 1
In the above embodiment, the gate voltage determination unit 40 compares the driver output voltage VOUT at the first node 22 with the gate voltage (V GE ) at the second node N32, but in addition to this, the second node N32 A gate voltage (V GE ) at a predetermined gate rated voltage V ref may be compared. That is, the gate voltage determination unit 40 has a circuit configuration as shown in FIG. 9. For example, when it is determined that the gate voltage (V GE ) is 85% or more of the gate rated voltage, the ON signal is determined as an overcurrent determination. To the unit 60. As a result, stable control can be realized even if the power supply voltage used by the user varies, for example, by ± 10%.

変形例２．
一般に、ＩＧＢＴなどのパワーデバイス１０の特性は、個々のパワーデバイスの構造により多様に変化する。また、過電流を流すことができる最小のゲート電圧ＶＧＥｍｉｎは、パワーデバイスにより変化する。そこで、ゲート電圧判定部４０は、第２ノードＮ３２におけるゲート電圧（ＶＧＥ）と、過電流を流すことができる最小のゲート電圧ＶＧＥｍｉｎとを比較してもよい（図９に示すゲート電圧判定部４０のＶｒｅｆの代わりにＶＧＥｍｉｎが設定される。）。すなわち、ゲート電圧判定部４０は、ゲート電圧（ＶＧＥ）が過電流を流すことを可能にする最小のゲート電圧ＶＧＥｍｉｎより大きいと判定された場合に、オン信号を過電流判定部６０に出力する。これにより、さらに安定した制御を実現することができる。 Modification 2
In general, the characteristics of the power device 10 such as an IGBT vary depending on the structure of each power device. Further, the minimum gate voltage V GEmin that allows an overcurrent to flow varies depending on the power device. Therefore, the gate voltage determination unit 40 may compare the gate voltage (V GE ) at the second node N32 with the minimum gate voltage V GEmin that allows an overcurrent to flow (gate voltage determination shown in FIG. 9). V GEmin is set instead of V ref of the unit 40). That is, the gate voltage determination unit 40 outputs an ON signal to the overcurrent determination unit 60 when it is determined that the gate voltage (V GE ) is larger than the minimum gate voltage V GEmin that allows the overcurrent to flow. To do. Thereby, further stable control can be realized.

なお、以上の説明において、パワーデバイスとしてＩＧＢＴを例に挙げたが、この他にＭＯＳＦＥＴを用いたＩＰＭにも本発明を適用できることは云うまでもない。   In the above description, the IGBT is taken as an example of the power device, but it goes without saying that the present invention can also be applied to an IPM using a MOSFET.

本発明の電力用半導体装置の回路構成図である。It is a circuit block diagram of the power semiconductor device of this invention. 過電流トリップ電圧を示すタイムチャートである。It is a time chart which shows an overcurrent trip voltage. コレクタ電流とセンス電流の関係を示すグラフである。It is a graph which shows the relationship between a collector current and a sense current. コレクタ電圧とコレクタ電流のＶ−Ｉ特性を示すグラフである。It is a graph which shows the VI characteristic of a collector voltage and a collector current. 図１に示す電力用半導体装置の駆動時のタイムチャートである。2 is a time chart during driving of the power semiconductor device shown in FIG. 1. 入力容量および帰還容量を含む一般的なパワーデバイスの回路図である。It is a circuit diagram of a general power device including an input capacitor and a feedback capacitor. コレクタ電圧に依存して変化する期間容量を示すグラフである。It is a graph which shows the period capacity which changes depending on a collector voltage. 図５の一部拡大図である。FIG. 6 is a partially enlarged view of FIG. 5. 本発明の変形例によるゲート電圧判定部の回路図である。It is a circuit diagram of the gate voltage determination part by the modification of this invention.

符号の説明Explanation of symbols

１０ パワーデバイス、２０ 駆動回路部、２２ 第１ノード、２３ インバータ、２４ ＮＯＲ回路、２５ ＮＰＮトランジスタ、２６ ＰＮＰトランジスタ、３０ ゲート抵抗、３２ 第２ノード、４０ ゲート電圧判定部（制御電圧判定部）、４２ 第１のコンパレータ、５０ センス電流判定部、５２ センス抵抗、５４ 第２のコンパレータ、６０ 過電流判定部、６２ ＡＮＤ回路。
10 power device, 20 drive circuit section, 22 first node, 23 inverter, 24 NOR circuit, 25 NPN transistor, 26 PNP transistor, 30 gate resistance, 32 second node, 40 gate voltage determination section (control voltage determination section), 42 1st comparator, 50 sense current determination part, 52 sense resistor, 54 2nd comparator, 60 overcurrent determination part, 62 AND circuit.

Claims (5)

電力用半導体装置であって、
第１端子、第２端子、制御端子、およびセンス端子を有し、該制御端子に印加する制御電圧に応じて該第２端子に流れる主電流および該センス端子に流れるセンス電流を制御する電力用半導体スイッチング素子と、
前記制御端子に接続された制御抵抗と、
前記制御抵抗を介して、前記制御端子に制御信号を入力する駆動回路部と、
前記制御抵抗の前記駆動回路部側の第１ノードにおける第１電圧と、前記制御抵抗の前記電力用半導体スイッチング素子側の第２ノードにおける第２電圧との差が所定の電圧差より小さいかどうかを判定する制御電圧判定部と、
前記センス電流が所定の電流値を超えるかどうか判定するセンス電流判定部と、を備え、
前記駆動回路部は、前記第１および第２電圧の差が前記所定の電圧差より小さく、かつ前記センス電流が前記所定の電流値を超えるとき、前記制御端子に対する前記制御信号の入力を停止することを特徴とする電力用半導体装置。 A power semiconductor device comprising:
For power that has a first terminal, a second terminal, a control terminal, and a sense terminal, and controls a main current flowing through the second terminal and a sense current flowing through the sense terminal in accordance with a control voltage applied to the control terminal A semiconductor switching element;
A control resistor connected to the control terminal;
A drive circuit unit for inputting a control signal to the control terminal via the control resistor;
Whether the difference between the first voltage at the first node on the drive circuit section side of the control resistor and the second voltage at the second node on the power semiconductor switching element side of the control resistor is smaller than a predetermined voltage difference A control voltage determination unit for determining
A sense current determination unit that determines whether the sense current exceeds a predetermined current value,
The drive circuit unit stops the input of the control signal to the control terminal when the difference between the first and second voltages is smaller than the predetermined voltage difference and the sense current exceeds the predetermined current value. A power semiconductor device. 請求項１に記載の電力用半導体装置であって、
前記第１電圧と前記第２電圧との前記差が、前記第１電圧と前記電力用半導体スイッチング素子のしきい値電圧との差の５０％以下であることを特徴とする電力用半導体装置。 The power semiconductor device according to claim 1,
The power semiconductor device, wherein the difference between the first voltage and the second voltage is 50% or less of a difference between the first voltage and a threshold voltage of the power semiconductor switching element. 請求項１に記載の電力用半導体装置であって、
前記第１電圧と前記第２電圧が実質的に同じであることを特徴とする電力用半導体装置。 The power semiconductor device according to claim 1,
The power semiconductor device, wherein the first voltage and the second voltage are substantially the same. 請求項１に記載の電力用半導体装置であって、
前記第２電圧は、前記電力用半導体スイッチング素子の定格のゲート電圧の８５％以上であることを特徴とする電力用半導体装置。 The power semiconductor device according to claim 1,
The power semiconductor device, wherein the second voltage is 85% or more of a rated gate voltage of the power semiconductor switching element. 請求項１に記載の電力用半導体装置であって、
前記第２電圧は、前記電力用半導体スイッチング素子に過電流を流すことを可能にする最小のゲート電圧であることを特徴とする電力用半導体装置。

The power semiconductor device according to claim 1,
The power semiconductor device, wherein the second voltage is a minimum gate voltage that allows an overcurrent to flow through the power semiconductor switching element.

JP2004204547A 2004-07-12 2004-07-12 Power semiconductor device Expired - Lifetime JP4346518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004204547A JP4346518B2 (en) 2004-07-12 2004-07-12 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004204547A JP4346518B2 (en) 2004-07-12 2004-07-12 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2006032393A true JP2006032393A (en) 2006-02-02
JP4346518B2 JP4346518B2 (en) 2009-10-21

Family

ID=35898417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004204547A Expired - Lifetime JP4346518B2 (en) 2004-07-12 2004-07-12 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP4346518B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9667129B2 (en) 2013-01-16 2017-05-30 Fuji Electric Co., Ltd. Power conversion device with overcurrent protection
DE112018005588T5 (en) 2017-10-17 2020-07-16 Fuji Electric Co., Ltd. OVERCURRENT DETECTING DEVICE, CONTROL DEVICE AND OVERCURRENT DETECTING METHOD
US10809285B2 (en) 2017-12-20 2020-10-20 Fuji Electric Co., Ltd. Current detection circuit and current detection method of semiconductor element
JP2021010153A (en) * 2019-07-03 2021-01-28 富士電機株式会社 Current detection circuit and current detection method for semiconductor element, and semiconductor module
DE112021000465T5 (en) 2020-09-11 2022-10-27 Fuji Electric Co., Ltd. OVERCURRENT DETECTION CIRCUIT AND DRIVER CIRCUIT
US11581886B2 (en) 2019-07-03 2023-02-14 Fuji Electric Co., Ltd. Current detection circuit, current detection method, and semiconductor module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9667129B2 (en) 2013-01-16 2017-05-30 Fuji Electric Co., Ltd. Power conversion device with overcurrent protection
DE112013004181B4 (en) 2013-01-16 2024-06-13 Fuji Electric Co., Ltd. Power converter
DE112018005588T5 (en) 2017-10-17 2020-07-16 Fuji Electric Co., Ltd. OVERCURRENT DETECTING DEVICE, CONTROL DEVICE AND OVERCURRENT DETECTING METHOD
US11228307B2 (en) 2017-10-17 2022-01-18 Fuji Electric Co., Ltd. Overcurrent detection device, control device, and overcurrent detection method
US10809285B2 (en) 2017-12-20 2020-10-20 Fuji Electric Co., Ltd. Current detection circuit and current detection method of semiconductor element
JP2021010153A (en) * 2019-07-03 2021-01-28 富士電機株式会社 Current detection circuit and current detection method for semiconductor element, and semiconductor module
US11545970B2 (en) 2019-07-03 2023-01-03 Fuji Electric Co., Ltd. Current detection circuit, current detection method, and semiconductor module
US11581886B2 (en) 2019-07-03 2023-02-14 Fuji Electric Co., Ltd. Current detection circuit, current detection method, and semiconductor module
JP7408934B2 (en) 2019-07-03 2024-01-09 富士電機株式会社 Current detection circuit and current detection method for semiconductor devices, and semiconductor module
DE112021000465T5 (en) 2020-09-11 2022-10-27 Fuji Electric Co., Ltd. OVERCURRENT DETECTION CIRCUIT AND DRIVER CIRCUIT

Also Published As

Publication number Publication date
JP4346518B2 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
US11095283B2 (en) Drive control apparatus for driving a switching element including a sense element
US9059709B2 (en) Gate drive circuit for transistor
JP5477407B2 (en) Gate drive circuit
JP5430608B2 (en) Semiconductor switching element drive circuit
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
CN107276571B (en) System and method for high side power switch
JP6979981B2 (en) Switching power supply
US6735064B2 (en) Inrush current suppressing device
US20130120030A1 (en) Semiconductor device measuring voltage applied to semiconductor switch element
JP3808265B2 (en) Power supply control device and power supply control method
JP6383328B2 (en) Inverter control circuit
JP3509623B2 (en) Temperature detection structure of semiconductor switch element chip, temperature detection device, and semiconductor relay
JP5831527B2 (en) Semiconductor device
JP4346518B2 (en) Power semiconductor device
US20220069815A1 (en) Semiconductor device
KR100680892B1 (en) Semiconductor device
JP5499792B2 (en) Output integrated circuit for sensor and sensor device
US20180287547A1 (en) Control apparatus and method for sensing overcurrent of dc motor of vehicle
JP2014190773A (en) Overcurrent detector and semiconductor drive unit having the same
JP5321024B2 (en) Switching element abnormality detection device
JP2008301617A (en) Protective device for power converter
JP4148243B2 (en) Abnormality detection circuit
JP2015220932A (en) Semiconductor device
JP3833558B2 (en) Switching power supply circuit and electronic device using the same
JP7412388B2 (en) power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090714

R150 Certificate of patent or registration of utility model

Ref document number: 4346518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250