JP2006032270A

JP2006032270A - Electric connector

Info

Publication number: JP2006032270A
Application number: JP2004213024A
Authority: JP
Inventors: Shin Kataoka; 慎片岡; Hitoshi Hotta; 均堀田
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2004-07-21
Filing date: 2004-07-21
Publication date: 2006-02-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate built-in type electric connector in which reduction of cross talk between wires and realization of impedance matching of a pattern formed at a built-in substrate can be made easily. <P>SOLUTION: This is the electric connector in which terminals of a plurality of cables having a pair of cores for signal transmission and drain wires at the center part are connected to the built-in substrate. The substrate is formed by a plurality of sheets of laminated insulating layer substrates 11, 12, 16, soldering lands 11s, 12s which solder the cores for signal transmission of the cables to the insulating layer substrate 11, 12 of those front and rear faces and signal cables 11p, 12n are formed, and holes 14h, 15h for impedance matching which are positioned at the soldering lands 11s, 12s are formed at the intermediate insulating layer substrate 16. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、隣線とのクロストークを低減させインピーダンス整合を容易にすることで、ケーブルとコネクタの接続作業時間の短縮と信頼性の向上を図ることのできる電気コネクタに関するものである。 The present invention relates to an electrical connector capable of reducing the time for connecting a cable and a connector and improving the reliability by reducing crosstalk with an adjacent line and facilitating impedance matching.

従来の方式による基板内蔵型コネクタの構造を図５、６に示す。 The structure of a board built-in connector according to a conventional method is shown in FIGS.

図示したように、基板内蔵型コネクタにＴｗｉｎａｘ多対ケーブルが接続されている。 As shown in the figure, a Twinax multi-pair cable is connected to the board built-in connector.

基板内蔵型コネクタは、図示しないハウジング内に一対の信号伝送用コア（ケーブルコア）６５に設けられた差動信号線である＋信号線６６及び−信号線６７と電気的に接続するための差動信号線（＋信号）６８ｐ、差動信号線（−信号）６８ｎの配線を有する基板６１を内蔵している。 The board built-in type connector is a difference for electrically connecting to a + signal line 66 and a − signal line 67 which are differential signal lines provided in a pair of signal transmission cores (cable cores) 65 in a housing (not shown). A substrate 61 having wiring of a dynamic signal line (+ signal) 68p and a differential signal line (−signal) 68n is incorporated.

この基板６１の一端には、ケーブルを接続するための半田ランド６１ｓを設け、基板６１の中間絶縁層基板に基板アース６９を設けてある。 One end of the substrate 61 is provided with a solder land 61 s for connecting a cable, and a substrate ground 69 is provided on an intermediate insulating layer substrate of the substrate 61.

各々の一対のケーブルコア６５は、隣接する他の一対のケーブルコア６５と、シールド６２により電磁的に遮蔽されており、一対のケーブルコア６５に沿って設けられたドレイン線６４はアース面６３に接続され、アース面６３は基板アース６９に接続されている。 Each pair of cable cores 65 is electromagnetically shielded by another pair of adjacent cable cores 65 and a shield 62, and a drain line 64 provided along the pair of cable cores 65 is connected to the ground plane 63. The ground plane 63 is connected to the substrate ground 69.

Ｔｗｉｎａｘ多対ケーブルは、図７に示すように線状の導体７１の外周に絶縁体７２を被覆して一対のケーブルコア６５を形成し、この一対のケーブルコア６５にドレイン線６４を沿わせて、これらケーブルコア６５及びドレイン線６４をシールド６２により覆って、このシールド６２で覆われた一対のケーブルコア６５を平行に並べて整線する。 In the Twinax many-pair cable, as shown in FIG. 7, a pair of cable cores 65 are formed by covering an outer periphery of a linear conductor 71 with an insulator 72, and drain wires 64 are arranged along the pair of cable cores 65. The cable core 65 and the drain wire 64 are covered with a shield 62, and a pair of cable cores 65 covered with the shield 62 are arranged in parallel and are aligned.

このようにして形成されたＴｗｉｎａｘ多対ケーブルは、基板６１の表裏面に設けた半田ランド６１ｓの部分に信号線導体７１（すなわち、＋信号線６６及び−信号線６７）をそれぞれ半田付けすることにより、基板内蔵型コネクタとＴｗｉｎａｘ多対ケーブルとは電気的に接続される。 In the thus formed Twinax multi-pair cable, the signal line conductor 71 (that is, the + signal line 66 and the − signal line 67) is soldered to the solder land 61s provided on the front and back surfaces of the substrate 61, respectively. Thus, the board built-in connector and the Twinax multi-pair cable are electrically connected.

このような基板内蔵型コネクタに用いられる基板の構造を図８、９に示す。 FIGS. 8 and 9 show the structure of a board used in such a board built-in connector.

図８に示す基板は、プリプレグなどで形成され表面（図中上面）に差動信号線（＋信号）６８ｐ及び半田ランド６１ｓが設けられた表面絶縁層基板１０１と、プリプレグなどで形成され裏面（図中下面）に差動信号線（−信号）６８ｎ及び半田ランド６１ｓが設けられた裏面絶縁層基板１０２と、両面に中間ＧＮＤ層を形成するＧＮＤ面１０３ｇが設けられ表面絶縁層基板１０１及び裏面絶縁層基板１０２に挟まれて配置される中間絶縁層基板１０３とから構成される。 The substrate shown in FIG. 8 is formed of a prepreg or the like, and a front surface insulating layer substrate 101 having a differential signal line (+ signal) 68p and a solder land 61s provided on the front surface (upper surface in the drawing), and a back surface ( In the drawing, the bottom surface) is provided with a back surface insulating layer substrate 102 provided with differential signal lines (−signals) 68n and solder lands 61s, and a GND surface 103g for forming an intermediate GND layer on both surfaces. The intermediate insulating layer substrate 103 is interposed between the insulating layer substrates 102.

また、図９に示す基板は、図８の基板とは異なり中間絶縁層基板１０３の代わりに設けられた中間絶縁層基板１０４の両面にはＧＮＤ面が設けられておらず、そのため電気的には差動信号線（＋信号）６８ｐ、差動信号線（−信号）６８ｎの差動バランスによって生じる仮想ＧＮＤ面１０４ｉが中間絶縁層基板１０４の中程にある構造となっている。 Further, unlike the substrate of FIG. 8, the substrate shown in FIG. 9 has no GND surface on both surfaces of the intermediate insulating layer substrate 104 provided in place of the intermediate insulating layer substrate 103. A virtual GND surface 104i generated by the differential balance of the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n is in the middle of the intermediate insulating layer substrate 104.

なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。 The prior art document information related to the invention of this application includes the following.

特開２００３−２５８５１０号公報JP 2003-258510 A 特開２００３−２５７５５８号公報JP 2003-257558 A 特開平１０−１４４３６９号公報Japanese Patent Laid-Open No. 10-144369

しかしながら、従来の基板内蔵型コネクタには、以下のような問題がある。 However, the conventional board built-in connector has the following problems.

Ｔｗｉｎａｘケーブルを整線して基板内蔵型コネクタに内蔵される基板６１に半田接続する場合、半田付けするための半田ランド６１ｓ部分は密集配線となり、半田ランド６１ｓ部分の特性インピーダンスが低下し、インピーダンス不整合の発生により、各ケーブルコア６５間でのクロストークも増大する傾向にある。 When the Twinax cable is straightened and soldered to the board 61 built in the board built-in connector, the solder land 61s for soldering is a dense wiring, the characteristic impedance of the solder land 61s is lowered, and impedance is not improved. Due to the occurrence of matching, the crosstalk between the cable cores 65 tends to increase.

また、一般的には基板６１に設けられた差動信号線（＋信号）６８ｐ及び差動信号線（−信号）６８ｎの線幅を狭くすることにより特性インピーダンスを大きくすることができるが、半田ランド６１ｓ部分の線幅はＴｗｉｎａｘ多対ケーブルの導体７１の径よりも広くする必要があるため、インピーダンスの低下を招きこの半田ランド６１ｓの細幅化に対する対策が困難な場合が多い。 In general, the characteristic impedance can be increased by narrowing the line width of the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n provided on the substrate 61. Since the line width of the land 61s needs to be larger than the diameter of the conductor 71 of the Twinax multi-pair cable, it is often difficult to take measures against the narrowing of the solder land 61s due to a decrease in impedance.

また、基板６１の差動信号線（＋信号）６８ｐ及び差動信号線（−信号）６８ｎと基板６１に設けたＧＮＤ面１０３ｇ（または、仮想ＧＮＤ面１０４ｉ）との距離を大きく取ることによって特性インピーダンスを増加させることも可能である。しかし、差動信号線（＋信号）６８ｐ及び差動信号線（−信号）６８ｎとＧＮＤ面１０３ｇ（または、仮想ＧＮＤ面１０４ｉ）との距離を大きくしてインピーダンス整合を実現しようとした場合、基板内蔵型コネクタのコネクタ厚が増加する。 Further, the characteristics are obtained by increasing the distance between the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n of the substrate 61 and the GND surface 103g (or the virtual GND surface 104i) provided on the substrate 61. It is also possible to increase the impedance. However, when impedance matching is achieved by increasing the distance between the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n and the GND surface 103g (or the virtual GND surface 104i), The connector thickness of the built-in connector increases.

また、表面絶縁層基板１０１と裏面絶縁層基板１０２とに表裏対称に差動信号線（＋信号）６８ｐ及び差動信号線（−信号）６８ｎをパターニングしている場合には、基板６１が厚くなると差動による電磁界の打ち消し効果が小さくなり、電磁気の漏れによるクロストークの発生量が増加してしまう。 Further, when the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n are patterned symmetrically on the front surface insulating layer substrate 101 and the back surface insulating layer substrate 102, the substrate 61 is thick. Then, the effect of canceling the electromagnetic field due to the differential is reduced, and the amount of crosstalk due to electromagnetic leakage increases.

そこで、本発明の目的は、線間のクロストークの低減と内蔵される基板に形成されるパターンのインピーダンス整合の実現を容易に図ることのできる基板内蔵型の電気コネクタを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a board built-in type electrical connector that can easily achieve crosstalk reduction between lines and impedance matching of a pattern formed on a built-in board.

本発明は上記目的を達成するために創案されたものであり、第１の発明は、一対の信号伝送用コアと中央部にドレイン線を有する複数本のケーブルの端末を、内蔵される基板に接続して構成される電気コネクタにおいて、上記基板を、複数枚の積層した絶縁層基板で形成し、その表裏面の絶縁層基板に上記ケーブルの信号伝送用コアを半田付けする半田ランドと信号線を形成し、中間の絶縁層基板に上記半田ランドに位置してインピーダンスの整合のための孔を形成した電気コネクタである。 The present invention was devised to achieve the above object, and the first invention is a circuit board in which a pair of signal transmission cores and a plurality of cable terminals having drain wires at the center are provided. In an electrical connector configured to be connected, a solder land and a signal line, in which the substrate is formed of a plurality of stacked insulating layer substrates, and the signal transmission core of the cable is soldered to the insulating layer substrates on the front and back surfaces thereof And a hole for impedance matching located in the solder land on the intermediate insulating layer substrate.

第２の発明は、上記中間の絶縁層基板は、３枚の絶縁薄層基板で形成され、中間の絶縁薄層基板を挟み、中間の絶縁薄層基板側に接して上下の絶縁薄層基板にグランド面が形成され、かつ上記表裏面に形成される上記半田ランドに位置して上下の上記絶縁薄層基板に上記孔が形成されるものである。 In the second invention, the intermediate insulating layer substrate is formed of three insulating thin layer substrates, sandwiching the intermediate insulating thin layer substrate, and in contact with the intermediate insulating thin layer substrate side, the upper and lower insulating thin layer substrates. The hole is formed in the upper and lower insulating thin-layer substrates located on the solder lands formed on the front and back surfaces.

第３の発明は、上記孔は、上記半田ランド或いは上記信号線に沿って長円状に形成されるものである。 In a third aspect of the invention, the hole is formed in an oval shape along the solder land or the signal line.

本発明によれば、線間のクロストークの低減と内蔵される基板に形成されるパターンのインピーダンス整合の実現を容易に図ることのできる基板内蔵型の電気コネクタを得られる。 According to the present invention, it is possible to obtain a built-in board type electrical connector that can easily achieve crosstalk reduction between lines and impedance matching of a pattern formed on a built-in board.

以下、本発明の好適実施の形態を添付図面にしたがって説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings.

本実施の形態の電気コネクタは、一対の信号伝送用コアとその一対の信号伝送用コアの中央部にドレイン線とを有するケーブルを複数本並べて形成されるＴｗｉｎａｘ多対ケーブルを接続するための高速信号伝送用のコネクタであり、基板の構造が以下に説明するように形成されている他は、図５、６で説明した基板内蔵型コネクタと同様の構造及び接続状態である。 The electrical connector of the present embodiment is a high-speed connection for connecting a Twinax multi-pair cable formed by arranging a plurality of cables having a pair of signal transmission cores and a drain line at the center of the pair of signal transmission cores. The connector is for signal transmission, and has the same structure and connection state as the board built-in connector described in FIGS. 5 and 6 except that the structure of the board is formed as described below.

図１は、本発明の第１の実施の形態を示す電気コネクタに内蔵された基板の構造図である。 FIG. 1 is a structural diagram of a board built in an electrical connector according to a first embodiment of the present invention.

図１に示す基板は、複数枚の積層した絶縁層基板からなり、これらの絶縁層基板は、プリプレグなどで形成され表面（図中上面）に信号線１１ｐ及び半田ランド１１ｓが設けられた表面絶縁層基板１１と、プリプレグなどで形成され表面（図中下面）に信号線１２ｎ及び半田ランド１２ｓが設けられた裏面絶縁層基板１２と、第１の絶縁薄層基板（中間の絶縁薄層基板）１３、第２の絶縁薄層基板１４、第３の絶縁薄層基板１５の３枚の絶縁薄層基板からなり表面絶縁層基板１１及び裏面絶縁層基板１２に挟まれて形成される中間の絶縁層基板（以下、中間絶縁層基板という）１６とから構成される。 The substrate shown in FIG. 1 is composed of a plurality of laminated insulating layer substrates, and these insulating layer substrates are formed of prepreg or the like and have surface insulation (the upper surface in the figure) provided with signal lines 11p and solder lands 11s. A layer substrate 11, a back insulating layer substrate 12 formed of a prepreg or the like and provided with signal lines 12 n and solder lands 12 s on the surface (lower surface in the figure), and a first insulating thin layer substrate (intermediate insulating thin layer substrate) 13. Intermediate insulation formed by three insulating thin layer substrates, a second insulating thin layer substrate 14 and a third insulating thin layer substrate 15, sandwiched between the front surface insulating layer substrate 11 and the back surface insulating layer substrate 12. And a layer substrate (hereinafter referred to as an intermediate insulating layer substrate) 16.

表面絶縁層基板１１と裏面絶縁層基板１２は、互いに基板の表面と、この表面と対向する裏面となる層であり、ガラスエポキシなどの熱硬化性樹脂を材料に用いて炭素繊維などに含浸させたプリプレグなどにより、一定の厚さの板状に形成する。 The front surface insulating layer substrate 11 and the back surface insulating layer substrate 12 are layers that are the front surface of the substrate and the back surface opposite to the front surface, and are impregnated with carbon fiber or the like using a thermosetting resin such as glass epoxy as a material. It is formed into a plate with a certain thickness using a prepreg or the like.

表面絶縁層基板１１の表面（図中では、上面に当たる）には、銅などの導電性材料を用いて、差動信号を通すための信号線（以下、差動信号線（＋信号）という）１１ｐを或る一定の幅をもったマイクロストリップ線路若しくはコプレーナ線路などにより形成する。また更に表面絶縁層基板１１の表面に、Ｔｗｉｎａｘ多対ケーブルの信号伝送用コアを半田付けするための半田ランド１１ｓを銅などの導電性材料を用いて形成する。この半田ランド１１ｓは、差動信号線（＋信号）１１ｐと同様の材料で差動信号線（＋信号）１１ｐよりも幅広く設けられ、半田ランド１１ｓと差動信号線（＋信号）１１ｐとが一体に形成されるとよい。 A signal line (hereinafter referred to as a differential signal line (+ signal)) for passing a differential signal is formed on the surface of the surface insulating layer substrate 11 (which corresponds to the upper surface in the drawing) using a conductive material such as copper. 11p is formed by a microstrip line or a coplanar line having a certain width. Further, a solder land 11s for soldering a signal transmission core of the Twinax multi-pair cable is formed on the surface of the surface insulating layer substrate 11 using a conductive material such as copper. The solder land 11s is made of the same material as that of the differential signal line (+ signal) 11p and wider than the differential signal line (+ signal) 11p. The solder land 11s and the differential signal line (+ signal) 11p are provided. It is good to form integrally.

裏面絶縁層基板１２の裏面（図中では、下面に当たる）には、銅などの導電性材料を用いて、差動信号を通すための信号線（以下、差動信号線（−信号）という）１２ｎを或る一定の幅をもったマイクロストリップ線路若しくはコプレーナ線路などにより形成する。また更に裏面絶縁層基板１２の裏面に、Ｔｗｉｎａｘ多対ケーブルの信号伝送用コアを半田付けするための半田ランド１２ｓを銅などの導電性材料を用いて形成する。この半田ランド１２ｓは、差動信号線（−信号）１２ｎと同様の材料で差動信号線（−信号）１２ｎよりも幅広く設けられ、半田ランド１２ｓと差動信号線（−信号）１２ｎとが一体に形成されるとよい。 A signal line (hereinafter referred to as a differential signal line (−signal)) through which a differential signal is passed using a conductive material such as copper on the back surface of the back insulating layer substrate 12 (which corresponds to the bottom surface in the drawing). 12n is formed by a microstrip line or a coplanar line having a certain width. Further, a solder land 12s for soldering the signal transmission core of the Twinax multi-pair cable is formed on the back surface of the back insulating layer substrate 12 using a conductive material such as copper. The solder land 12s is made of the same material as that of the differential signal line (−signal) 12n and wider than the differential signal line (−signal) 12n, and the solder land 12s and the differential signal line (−signal) 12n are provided. It is good to form integrally.

望ましくは、表面絶縁層基板１１と裏面絶縁層基板１２とは、互いに同じ厚さで中間絶縁層基板１６を挟んで互いに表裏対称に形成するとよく、差動信号線（＋信号）１１ｐ、差動信号線（−信号）１２ｎは、中間絶縁層基板１６を挟んで表面絶縁層基板１１と裏面絶縁層基板１２とで互いに表裏対称に設けるとよく、半田ランド１１ｓ、１１ｎは中間絶縁層基板１６を挟んで表面絶縁層基板１１と裏面絶縁層基板１２とで互いに表裏対称に設けるとよい。 Desirably, the front surface insulating layer substrate 11 and the back surface insulating layer substrate 12 may be formed to have the same thickness and to be symmetrical with each other with the intermediate insulating layer substrate 16 interposed therebetween, and a differential signal line (+ signal) 11p, differential The signal line (-signal) 12n may be provided symmetrically between the front surface insulating layer substrate 11 and the back surface insulating layer substrate 12 with the intermediate insulating layer substrate 16 interposed therebetween, and the solder lands 11s and 11n have the intermediate insulating layer substrate 16 disposed therebetween. The front surface insulating layer substrate 11 and the back surface insulating layer substrate 12 may be provided symmetrically with respect to each other with the surface interposed therebetween.

中間絶縁層基板１６は、図中上から第２の絶縁薄層基板１４、中間に第１の絶縁薄層基板１３、下に第３の絶縁薄層基板１５の順に上下に配置される。 The intermediate insulating layer substrate 16 is arranged up and down in the order of the second insulating thin layer substrate 14 from the top in the figure, the first insulating thin layer substrate 13 in the middle, and the third insulating thin layer substrate 15 below.

この中間絶縁層基板１６は、表面絶縁層基板１１及び裏面絶縁層基板１２と同様の材料で形成し、第２の絶縁薄層基板１４の表面（図中上面）は表面絶縁層基板１１の裏面（図中下面、すなわち差動信号線（＋信号）１１ｐの設けられていない方の面）に接し、第３の絶縁薄層基板１５の裏面（図中下面）は裏面絶縁層基板１２の表面（図中上面、すなわち差動信号線（−信号）１２ｎの設けられていない方の面）に接している。 The intermediate insulating layer substrate 16 is formed of the same material as the surface insulating layer substrate 11 and the back surface insulating layer substrate 12, and the surface (upper surface in the drawing) of the second insulating thin layer substrate 14 is the back surface of the surface insulating layer substrate 11. (The lower surface in the drawing, that is, the surface on which the differential signal line (+ signal) 11p is not provided) and the back surface (the lower surface in the drawing) of the third insulating thin layer substrate 15 is the surface of the back insulating layer substrate 12 (It is in contact with the upper surface in the figure, that is, the surface where the differential signal line (-signal) 12n is not provided).

第２の絶縁薄層基板１４には、半田ランド１１ｓの直下に位置するようにドリル等によって複数のインピーダンス整合のための孔１４ｈが第２の絶縁薄層基板１４の表裏面を貫通して複数設けられ、孔１４ｈは半田ランド１１ｓの長手方向に沿って平行に並んでいる。 The second insulating thin layer substrate 14 has a plurality of impedance matching holes 14h penetrating the front and back surfaces of the second insulating thin layer substrate 14 by a drill or the like so as to be located immediately below the solder land 11s. The holes 14h are arranged in parallel along the longitudinal direction of the solder land 11s.

第２の絶縁薄層基板１４の裏面（図中下面、すなわち第１の絶縁薄層基板１３の上面側に臨んでおり、積層された状態で第１の絶縁薄層基板１３の上面に接する）には、銅などの導電性材料を用いて中間ＧＮＤ層であるグランド面１４ｇを形成している。 The back surface of the second insulating thin layer substrate 14 (facing the lower surface in the drawing, that is, the upper surface side of the first insulating thin layer substrate 13 and in contact with the upper surface of the first insulating thin layer substrate 13) The ground surface 14g, which is an intermediate GND layer, is formed using a conductive material such as copper.

第３の絶縁薄層基板１５には、半田ランド１２ｓの直上に位置するようにドリル等によって複数のインピーダンス整合のための孔１５ｈが第３の絶縁薄層基板１５の表裏面を貫通して複数設けられ、孔１５ｈは半田ランド１２ｓの長手方向に沿って平行に並んでいる。 The third insulating thin layer substrate 15 has a plurality of impedance matching holes 15h penetrating the front and back surfaces of the third insulating thin layer substrate 15 by a drill or the like so as to be positioned immediately above the solder lands 12s. The holes 15h are arranged in parallel along the longitudinal direction of the solder land 12s.

第３の絶縁薄層基板１５の表面（図中上面、すなわち第１の絶縁薄層基板１３の下面側に臨んでおり、積層された状態で第１の絶縁薄層基板１３の下面に接する）には、銅などの導電性材料を用いて中間ＧＮＤ層であるグランド面１５ｇを形成している。 Surface of the third insulating thin layer substrate 15 (facing the upper surface in the drawing, that is, the lower surface side of the first insulating thin layer substrate 13, and in contact with the lower surface of the first insulating thin layer substrate 13) The ground surface 15g, which is an intermediate GND layer, is formed using a conductive material such as copper.

望ましくは、第２の絶縁薄層基板１４及び第３の絶縁薄層基板１５は、互いに同じ厚さで第１の絶縁薄層基板１３を挟んで互いに表裏対称に形成するとよく、孔１４ｈ、１５ｈは、中間絶縁層基板１６を挟んで互いに表裏対称に形成するとよい。 Desirably, the second insulating thin layer substrate 14 and the third insulating thin layer substrate 15 may be formed symmetrically with respect to each other with the first insulating thin layer substrate 13 being sandwiched between the first insulating thin layer substrate 13 and the holes 14h, 15h. Are preferably formed symmetrically with respect to each other with the intermediate insulating layer substrate 16 in between.

このように形成した表面絶縁層基板１１、第２の絶縁薄層基板１４、第１の絶縁薄層基板１３、第３の絶縁薄層基板１５、裏面絶縁層基板１２は、図示したように図中矢印で示す方向に上下から重ね合わせられて積層されることで、電気コネクタに内蔵される基板となる。 The surface insulating layer substrate 11, the second insulating thin layer substrate 14, the first insulating thin layer substrate 13, the third insulating thin layer substrate 15, and the back surface insulating layer substrate 12 formed as described above are illustrated in the drawing. A substrate built in the electrical connector is obtained by being stacked in a direction indicated by a middle arrow from above and below.

このようにして形成された基板による効果について説明する。 The effect of the substrate thus formed will be described.

基板は、半田ランド１１ｓの直下に孔１４ｈを設けたことで、孔１４ｈの部分の誘電率が孔１４ｈを開ける前に比べて低くなり、半田ランド１１ｓとグランド面１４ｇとの間の容量成分が減少する。この容量成分の減少により半田ランド１１ｓの幅が広いにも関わらず、半田ランド１１ｓの特性インピーダンスの低下を抑制している。 Since the substrate is provided with the hole 14h immediately below the solder land 11s, the dielectric constant of the hole 14h is lower than that before the hole 14h is opened, and the capacitance component between the solder land 11s and the ground surface 14g is reduced. Decrease. Although the width of the solder land 11s is wide due to the reduction of the capacitance component, a decrease in the characteristic impedance of the solder land 11s is suppressed.

同様に、基板は半田ランド１２ｓの直上に孔１５ｈを設けたことで、孔１５ｈの部分の誘電率が孔１５ｈを開ける前に比べて低くなり、半田ランド１２ｓとグランド面１５ｇとの間の容量成分が減少し、この容量成分の減少により半田ランド１２ｓの幅が広いにも関わらず、半田ランド１２ｓの特性インピーダンスの低下を抑制している。 Similarly, the substrate is provided with the hole 15h immediately above the solder land 12s, so that the dielectric constant of the hole 15h is lower than that before the hole 15h is opened, and the capacitance between the solder land 12s and the ground surface 15g. The component is reduced, and the decrease in the characteristic impedance of the solder land 12s is suppressed by the reduction of the capacitance component even though the width of the solder land 12s is wide.

この結果従来の基板に比して半田ランド１１ｓ、１２ｓの有する特性インピーダンスが高くなっている。 As a result, the characteristic impedance of the solder lands 11s and 12s is higher than that of the conventional substrate.

このため、従来基板（図８、図９参照）では、半田ランド６１ｓのインピーダンスが差動信号線（＋信号）６８ｐ、差動信号線（−信号）６８ｎのインピーダンスに比べて低く、半田ランド６１ｓと差動信号線（＋信号）６８ｐ、差動信号線（−信号）６８ｎとのインピーダンス整合がとれなかったのに対して、第１の実施の形態の基板では、半田ランド１１ｓ、１２ｓのインピーダンスが高くなったことで、半田ランド１１ｓと差動信号線（＋信号）１１ｐとの特性インピーダンスが互いに整合し、半田ランド１２ｓと差動信号線（−信号）１２ｎとの特性インピーダンスが互いに整合するようになっている。これは、従来差動信号線（＋信号）６８ｐと半田ランド６１ｓとのインピーダンス不整合、差動信号線（−信号）６８ｎと半田ランド６１ｓとのインピーダンス不整合を解消しており、従来問題であったクロストークを低減する効果がある。 For this reason, in the conventional substrate (see FIGS. 8 and 9), the impedance of the solder land 61s is lower than the impedance of the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n. Impedance differential between the differential signal line (+ signal) 68p and the differential signal line (−signal) 68n cannot be obtained, whereas in the substrate of the first embodiment, the impedance of the solder lands 11s and 12s As a result, the characteristic impedances of the solder land 11s and the differential signal line (+ signal) 11p match each other, and the characteristic impedances of the solder land 12s and the differential signal line (−signal) 12n match each other. It is like that. This eliminates the impedance mismatch between the conventional differential signal line (+ signal) 68p and the solder land 61s and the impedance mismatch between the differential signal line (−signal) 68n and the solder land 61s. There is an effect of reducing the crosstalk.

また基板は、半田ランド１１ｓの直下に孔１４ｈを設け、半田ランド１２ｓの直上に孔１５ｈを設けたことで、半田ランド１１ｓ、１２ｓの幅が広いにも関わらず、半田ランド１１ｓ、１２ｓの特性インピーダンスの低下を抑制しており、結果従来の基板に比して半田ランド１１ｓ、１２ｓの特性インピーダンスが高くなっており、このため半田ランド１１ｓ、１２ｓと接続されるＴｗｉｎａｘ多対ケーブルの信号線とが互いに整合し易くなっている。 Further, the board is provided with the hole 14h immediately below the solder land 11s and the hole 15h immediately above the solder land 12s, so that the characteristics of the solder lands 11s and 12s are wide despite the wide width of the solder lands 11s and 12s. As a result, the characteristic impedance of the solder lands 11 s and 12 s is higher than that of the conventional substrate. Therefore, the signal line of the Twinax multi-pair cable connected to the solder lands 11 s and 12 s Are easy to align with each other.

次に、本発明の第２の実施の形態である電気コネクタの基板について説明する。 Next, an electric connector board according to a second embodiment of the present invention will be described.

図２は、本発明の第２の実施の形態を示す電気コネクタに内蔵された基板の構造図である。 FIG. 2 is a structural diagram of a substrate built in the electrical connector according to the second embodiment of the present invention.

図２に示す基板は、プリプレグなどで形成され表面（図中上面）に差動信号線（＋信号）１１ｐ及び半田ランド１１ｓが設けられた表面絶縁層基板１１と、プリプレグなどで形成され表面（図中下面）に差動信号線（−信号）１２ｎ及び半田ランド１２ｓが設けられた裏面絶縁層基板１２と、ドリルなどで孔２３ｈを設け表面絶縁層基板１１及び裏面絶縁層基板１２に挟まれて形成される中間の絶縁層基板（以下、中間絶縁層基板という）２３とから構成される。 The substrate shown in FIG. 2 is formed of a prepreg or the like, and a surface insulating layer substrate 11 having a differential signal line (+ signal) 11p and a solder land 11s provided on the surface (upper surface in the drawing), and a surface ( A bottom insulating layer substrate 12 provided with a differential signal line (-signal) 12n and a solder land 12s on the lower surface in the drawing, and a hole 23h is provided by a drill or the like, and is sandwiched between the front insulating layer substrate 11 and the rear insulating layer substrate 12. The intermediate insulating layer substrate (hereinafter referred to as an intermediate insulating layer substrate) 23 is formed.

この基板が、既に説明した第１の実施の形態と異なる点は、３層からなる中間絶縁層基板１６の代わりに１層の中間絶縁層基板２３が形成されており、また中間絶縁層基板２３には中間ＧＮＤ層に当たるグランド面１４ｇ、１５ｇは設けられていない。 This substrate is different from the already described first embodiment in that a single intermediate insulating layer substrate 23 is formed instead of the intermediate insulating layer substrate 16 composed of three layers, and the intermediate insulating layer substrate 23 is formed. Are not provided with ground planes 14g and 15g corresponding to the intermediate GND layer.

中間絶縁層基板２３には、半田ランド１１ｓの直下にドリル等によって複数の孔２３ｈを中間絶縁層基板２３の表裏面を貫通して複数設け、孔２３ｈは半田ランド１１ｓの長手方向に沿って平行に並んでいる。 The intermediate insulating layer substrate 23 is provided with a plurality of holes 23h penetrating the front and back surfaces of the intermediate insulating layer substrate 23 by a drill or the like immediately below the solder lands 11s, and the holes 23h are parallel to the longitudinal direction of the solder lands 11s. Are lined up.

このように形成した表面絶縁層基板１１、中間絶縁層基板２３、裏面絶縁層基板１２は、この順に並べられ、図中矢印で示す方向に上下から重ね合わせられて積層されることで、電気コネクタに内蔵される基板となる。 The front surface insulating layer substrate 11, the intermediate insulating layer substrate 23, and the back surface insulating layer substrate 12 formed in this way are arranged in this order, and are stacked so as to overlap each other in the direction indicated by the arrows in the figure. It becomes the board built in.

この基板は、中間絶縁層基板２３にはグランド面は設けられていないが、電気的には差動信号線（＋信号）１１ｐ、差動信号線（−信号）１２ｎの差動バランスによって生じる仮想ＧＮＤ面２３ｉが中間絶縁層基板２３の中程にある構造となっている。 This substrate is not provided with a ground plane on the intermediate insulating layer substrate 23, but is electrically generated by a differential balance of the differential signal line (+ signal) 11p and the differential signal line (−signal) 12n. The GND surface 23 i is in the middle of the intermediate insulating layer substrate 23.

このようにして形成された基板は、半田ランド１１ｓ、１２ｓに挟まれて孔２３ｈを複数設けたことで、孔２３ｈの部分の誘電率が孔２３ｈを開ける前に比べて低くなり、半田ランド１１ｓと仮想ＧＮＤ面２３ｉとの間の容量成分が減少し、半田ランド１２ｓと仮想ＧＮＤ面２３ｉとの間の容量成分が減少する。この孔２３ｈによる誘電率の低下により半田ランド１１ｓ、１２ｓの幅が広いにも関わらず、従来の基板に比して半田ランド１１ｓ、１２ｓの有する特性インピーダンスが高くなっている。 The substrate thus formed is provided with a plurality of holes 23h sandwiched between the solder lands 11s and 12s, so that the dielectric constant of the hole 23h is lower than that before the holes 23h are opened, and the solder lands 11s. And the virtual GND surface 23i decrease, and the capacitance component between the solder land 12s and the virtual GND surface 23i decreases. Although the width of the solder lands 11s and 12s is wide due to the decrease in the dielectric constant due to the holes 23h, the characteristic impedance of the solder lands 11s and 12s is higher than that of the conventional substrate.

このため、第１の実施の形態の基板と同様、半田ランド１１ｓ、１２ｓのインピーダンスが高くなったことで、半田ランド１１ｓと差動信号線（＋信号）１１ｐとの特性インピーダンスが互いに整合し、半田ランド１２ｓと差動信号線（−信号）１２ｎとの特性インピーダンスが互いに整合するようになっている。 Therefore, as with the substrate of the first embodiment, the impedance of the solder lands 11s and 12s is increased, so that the characteristic impedances of the solder lands 11s and the differential signal line (+ signal) 11p are matched with each other. The characteristic impedances of the solder land 12s and the differential signal line (-signal) 12n are matched with each other.

また、従来の基板に比して半田ランド１１ｓ、１２ｓの特性インピーダンスが高くなっており、このため半田ランド１１ｓ、１２ｓと接続されるＴｗｉｎａｘ多対ケーブルの信号線とが互いに整合し易くなっている。 Further, the characteristic impedance of the solder lands 11s and 12s is higher than that of the conventional substrate, and therefore, the signal lines of the Twinax multi-pair cable connected to the solder lands 11s and 12s are easily matched with each other. .

次に、本発明の第３の実施の形態である電気コネクタの基板について説明する。 Next, an electric connector substrate according to a third embodiment of the present invention will be described.

図３は、本発明の第３の実施の形態を示す電気コネクタに内蔵された基板の構造図である。 FIG. 3 is a structural diagram of a substrate built in the electrical connector according to the third embodiment of the present invention.

図示した基板は、プリプレグなどで形成され表面（図中上面）に差動信号線（＋信号）１１ｐ及び半田ランド１１ｓが設けられた表面絶縁層基板１１と、プリプレグなどで形成され表面（図中下面）に差動信号線（−信号）１２ｎ及び半田ランド１２ｓが設けられた裏面絶縁層基板１２と、ドリルなどで孔３３ｈを設け表面絶縁層基板１１及び裏面絶縁層基板１２に挟まれて形成される中間の絶縁層基板（以下、中間絶縁層基板という）３３とから構成される。 The illustrated substrate is formed of a prepreg or the like, and a surface insulating layer substrate 11 provided with a differential signal line (+ signal) 11p and a solder land 11s on the surface (upper surface in the drawing), and the surface (in the drawing). The bottom insulating layer substrate 12 is provided with differential signal lines (-signal) 12n and solder lands 12s on the bottom surface, and a hole 33h is provided by a drill or the like so as to be sandwiched between the front insulating layer substrate 11 and the rear insulating layer substrate 12. And an intermediate insulating layer substrate (hereinafter referred to as an intermediate insulating layer substrate) 33.

この基板は、従来の基板に比べて基板厚を薄く形成できることが特徴である。この基板厚が薄いことと、基板の表裏対称に差動信号線（＋信号）１１ｐ、差動信号線（−信号）１２ｎをパターニングしていることにより、差動信号線（＋信号）１１ｐと差動信号線（−信号）１２ｎとの差動による電磁界の打ち消し効果が充分に得られ、電磁気の漏れによるクロストークの発生を抑えることができる。 This substrate is characterized in that it can be formed thinner than a conventional substrate. The differential signal line (+ signal) 11p and the differential signal line (− signal) 12n are patterned symmetrically on the front and back of the substrate, thereby forming the differential signal line (+ signal) 11p. An electromagnetic field canceling effect due to the differential with the differential signal line (−signal) 12n can be sufficiently obtained, and the occurrence of crosstalk due to electromagnetic leakage can be suppressed.

次に、本発明の第４の実施の形態である電気コネクタの基板について説明する。 Next, an electric connector substrate according to a fourth embodiment of the present invention will be described.

図４は、本発明の第４の実施の形態を示す電気コネクタに内蔵された基板の構造図である。 FIG. 4 is a structural diagram of a substrate built in an electrical connector according to a fourth embodiment of the present invention.

図示した基板は、プリプレグなどで形成され表面（図中上面）に差動信号線（＋信号）１１ｐ及び半田ランド１１ｓが設けられた表面絶縁層基板１１と、プリプレグなどで形成され表面（図中下面）に差動信号線（−信号）１２ｎ及び半田ランド１２ｓが設けられた裏面絶縁層基板１２と、ドリルなどで孔４３ｈを設け表面絶縁層基板１１及び裏面絶縁層基板１２に挟まれて形成される中間の絶縁層基板（以下、中間絶縁層基板という）４３とから構成される。 The illustrated substrate is formed of a prepreg or the like, and a surface insulating layer substrate 11 provided with a differential signal line (+ signal) 11p and a solder land 11s on the surface (upper surface in the drawing), and the surface (in the drawing). The bottom insulating layer substrate 12 is provided with differential signal lines (-signal) 12n and solder lands 12s on the bottom surface, and a hole 43h is provided by a drill or the like so as to be sandwiched between the front insulating layer substrate 11 and the rear insulating layer substrate 12. And an intermediate insulating layer substrate 43 (hereinafter referred to as an intermediate insulating layer substrate).

この基板が、既に説明した第２の実施の形態と異なる点は、図示したように中間絶縁層基板４３に設けられる複数の孔４３ｈが、半田ランド１１ｓ、１２の長手方向に沿って連続して設けられていることである。 This substrate is different from the already described second embodiment in that a plurality of holes 43h provided in the intermediate insulating layer substrate 43 are continuously provided along the longitudinal direction of the solder lands 11s and 12 as shown in the figure. It is provided.

この孔４３ｈは、半田ランド１１ｓ、１２ｓ、差動信号線（＋信号）１１ｐ、差動信号線（−信号）１２ｎの長手方向に順次孔（図１、２参照）を開ける代わりに、半田ランド１１ｓ、１２ｓ、差動信号線（＋信号）１１ｐ、差動信号線（−信号）１２ｎの長手方向に沿ってドリルを移動させ、半田ランド１１ｓ、１２ｓ或いは差動信号線（＋信号）１１ｐ、差動信号線（−信号）１２ｎに沿って伸びた長円状に開口した空隙を形成している。 The holes 43h are formed in place of solder lands 11s and 12s, differential signal lines (+ signals) 11p, and differential signal lines (−signals) 12n in the longitudinal direction of the solder lands (see FIGS. 1 and 2). 11 s, 12 s, a differential signal line (+ signal) 11 p, and a differential signal line (− signal) 12 n are moved along the longitudinal direction of the solder lands 11 s, 12 s or the differential signal line (+ signal) 11 p, A gap having an elliptical shape extending along the differential signal line (-signal) 12n is formed.

このように、孔４３ｈを連続して形成することで、基板製造上の工程を短縮することができる。また、このように形成された基板は、図１〜３で説明した基板と同様の効果を得られる。 Thus, the process on board | substrate manufacture can be shortened by forming the hole 43h continuously. Moreover, the board | substrate formed in this way can acquire the effect similar to the board | substrate demonstrated in FIGS.

以上説明したように、Ｔｗｉｎａｘ多対ケーブル用の電気コネクタに内蔵される基板接続部（半田ランド）のインピーダンス低下対策として、基板として複数の絶縁体層を有するものを用い、差動信号線がパターニングされていない中間絶縁層基板の特に基板の半田ランドの直下（若しくは、半田ランドの直上）の部分にドリル等で孔開けして空隙を設ける構造とした。 As described above, as a countermeasure for lowering the impedance of the board connection portion (solder land) built in the electrical connector for the Twinax multi-pair cable, the board having a plurality of insulator layers is used as a board, and the differential signal line is patterned. A structure is provided in which a gap is formed by drilling with a drill or the like in a portion of the intermediate insulating layer substrate that is not formed, particularly directly below the solder land of the substrate (or directly above the solder land).

このことにより、差動信号線とグランド面又は仮想ＧＮＤ面との容量成分を減少させ、半田ランド部分のインピーダンスが低下することを抑制し、半田ランド部分と差動信号線とのインピーダンス整合が実現できる。 This reduces the capacitance component between the differential signal line and the ground plane or virtual GND plane, suppresses the impedance of the solder land portion from decreasing, and realizes impedance matching between the solder land portion and the differential signal line. it can.

また図３で述べた実施の形態と同様に、信号線直下（若しくは、信号線直上）にも延長して孔を設けることにより、容量成分を減少させ基板厚を薄くできる。更に差動信号線を基板の表裏対称にパターニングすることで、磁界の洩れが少なくなり、クロストークを低減することができる。 Similarly to the embodiment described with reference to FIG. 3, by providing a hole extending directly below the signal line (or directly above the signal line), the capacitance component can be reduced and the substrate thickness can be reduced. Further, by patterning the differential signal lines symmetrically on the front and back of the substrate, magnetic field leakage is reduced and crosstalk can be reduced.

本発明による電気コネクタは、特にＴｗｉｎａｘを採用したコネクタ付きケーブルで、高速伝送が要求されるものに対して適用すると非常に有効である。 The electrical connector according to the present invention is particularly effective when applied to a connector-equipped cable that employs Twinax and requires high-speed transmission.

本発明の第１の実施の形態である電気コネクタの内蔵される基板の層構成を示す構造図である。1 is a structural diagram showing a layer configuration of a substrate in which an electrical connector according to a first embodiment of the present invention is built. 本発明の第２の実施の形態である電気コネクタの内蔵される基板の層構成を示す構造図である。It is a structural diagram which shows the layer structure of the board | substrate with which the electrical connector which is the 2nd Embodiment of this invention is incorporated. 本発明の第３の実施の形態である電気コネクタの内蔵される基板の層構成を示す構造図である。It is a structural diagram which shows the layer structure of the board | substrate with which the electrical connector which is the 3rd Embodiment of this invention is incorporated. 本発明の第４の実施の形態である電気コネクタの内蔵される基板の層構成を示す構造図である。It is a structural diagram which shows the layer structure of the board | substrate with which the electrical connector which is the 4th Embodiment of this invention is incorporated. 従来の基板内蔵型コネクタの方向の断面を示す断面図である。It is sectional drawing which shows the cross section of the direction of the conventional board | substrate built-in connector. 従来の基板内蔵型コネクタの内蔵される基板を上面から見た概観図である。It is the general-view figure which looked at the board | substrate with which the conventional board | substrate built-in type connector is incorporated from the upper surface. 従来の多対Ｔｗｉｎａｘケーブルの端末整線を示す断面図である。It is sectional drawing which shows the terminal alignment of the conventional many pairs Twinax cable. 従来の基板内蔵型コネクタに内蔵される基板の中間ＧＮＤ層を含む層構成を示す構造図である。It is a structural diagram showing a layer configuration including an intermediate GND layer of a board built in a conventional board built-in connector. 従来の基板内蔵型コネクタに内蔵される基板の中間ＧＮＤ層を含まない層構成を示す構造図である。FIG. 10 is a structural diagram showing a layer configuration that does not include an intermediate GND layer of a board built in a conventional board built-in connector.

Explanation of symbols

１１表面絶縁層基板（絶縁層基板）
１１ｐ信号線（差動信号線（＋信号））
１１ｓ半田ランド
１２裏面絶縁層基板（絶縁層基板）
１２ｎ信号線（差動信号線（−信号））
１２ｓ半田ランド
１３第１の絶縁薄層基板（中間の絶縁薄層基板）
１４第２の絶縁薄層基板
１４ｇグランド面
１４ｈ孔（空隙）
１５第３の絶縁薄層基板
１５ｇグランド面
１５ｈ孔（空隙）
１６中間絶縁層基板（中間の絶縁層基板）
２３中間絶縁層基板（中間の絶縁層基板）
２３ｈ孔（空隙）
２３ｉ仮想ＧＮＤ面
３３中間絶縁層基板（中間の絶縁層基板）
３３ｈ孔（空隙）
４３中間絶縁層基板（中間の絶縁層基板）
４３ｈ孔（空隙）
６１基板
６１ｓ半田ランド
６２シールド
６３アース面
６４ドレイン線
６５信号伝送用コア（ケーブルコア）
６６＋信号線
６７ −信号線
６８ｐ差動信号線（＋信号）
６８ｎ差動信号線（−信号）
６９基板アース
７１導体
７２絶縁体
１０１表面絶縁層基板
１０２表面絶縁層基板
１０３中間絶縁層基板
１０３ｇＧＮＤ面
１０４中間絶縁層基板
１０４ｉ仮想ＧＮＤ面
11 Surface insulating layer substrate (insulating layer substrate)
11p signal line (differential signal line (+ signal))
11s Solder land 12 Back surface insulating layer substrate (insulating layer substrate)
12n signal line (differential signal line (-signal))
12s Solder land 13 First insulating thin layer substrate (intermediate insulating thin layer substrate)
14 Second insulating thin layer substrate 14g Ground surface 14h Hole (air gap)
15 Third insulating thin layer substrate 15g Ground surface 15h Hole (air gap)
16 Intermediate insulation layer substrate (intermediate insulation layer substrate)
23 Intermediate insulation layer substrate (intermediate insulation layer substrate)
23h Hole (void)
23i Virtual GND surface 33 Intermediate insulating layer substrate (intermediate insulating layer substrate)
33h Hole (void)
43 Intermediate insulation layer substrate (intermediate insulation layer substrate)
43h Hole (void)
61 Substrate 61s Solder land 62 Shield 63 Ground plane 64 Drain wire 65 Signal transmission core (cable core)
66 + Signal line 67 −Signal line 68p Differential signal line (+ signal)
68n Differential signal line (-signal)
69 substrate ground 71 conductor 72 insulator 101 surface insulating layer substrate 102 surface insulating layer substrate 103 intermediate insulating layer substrate 103g GND surface 104 intermediate insulating layer substrate 104i virtual GND surface

Claims

In an electrical connector configured by connecting a pair of signal transmission cores and a plurality of cable ends each having a drain wire in the center to a built-in board, the board is a plurality of stacked insulating layer boards. Forming a solder land and a signal line for soldering the signal transmission core of the cable to the insulating layer substrates on the front and back surfaces thereof, and positioning the impedance on the intermediate insulating layer substrate on the solder land. An electrical connector having holes formed therein.

The intermediate insulating layer substrate is formed of three insulating thin layer substrates, with the intermediate insulating thin layer substrate sandwiched therebetween, in contact with the intermediate insulating thin layer substrate side, and ground planes are formed on the upper and lower insulating thin layer substrates. 2. The electrical connector according to claim 1, wherein the hole is formed in the upper and lower insulating thin-layer substrates positioned at the solder lands formed on the front and back surfaces.

The electrical connector according to claim 1, wherein the hole is formed in an oval shape along the solder land or the signal line.