JP2006019342A - Substrate incorporating semiconductor ic - Google Patents
Substrate incorporating semiconductor ic Download PDFInfo
- Publication number
- JP2006019342A JP2006019342A JP2004193056A JP2004193056A JP2006019342A JP 2006019342 A JP2006019342 A JP 2006019342A JP 2004193056 A JP2004193056 A JP 2004193056A JP 2004193056 A JP2004193056 A JP 2004193056A JP 2006019342 A JP2006019342 A JP 2006019342A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- metal shield
- embedded
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73259—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
本発明は半導体IC内蔵基板に関し、特に、EMC(Electromagnetic Compatibility)特性が改善された半導体IC内蔵基板に関する。 The present invention relates to a semiconductor IC-embedded substrate, and more particularly to a semiconductor IC-embedded substrate with improved EMC (Electromagnetic Compatibility) characteristics.
一般的な半導体IC搭載基板は、複数の樹脂層からなる多層基板の表面にベアチップ状態の半導体ICが搭載された構造を有している。この場合、搭載される半導体ICのランド電極と多層基板の内部配線パターンとの接続は、通常、ワイヤボンディングやフリップチップ接続により行われる。ワイヤボンディングを用いた場合、半導体ICを搭載する領域とボンディングワイヤを接続する領域とを多層基板上の別平面とする必要があることから、実装面積が大きくなるという問題があり、一方、フリップチップ接続を用いた場合には、実装面積を小さくすることが可能であるものの、ランド電極と配線パターンとの機械的な接続強度を十分に確保するためには、ランド電極の表面に多層のアンダーバリアメタルを施す必要があるなど、工程が複雑になるという問題があった。 A general semiconductor IC mounting substrate has a structure in which a bare-chip semiconductor IC is mounted on the surface of a multilayer substrate composed of a plurality of resin layers. In this case, the connection between the land electrode of the mounted semiconductor IC and the internal wiring pattern of the multilayer substrate is usually performed by wire bonding or flip chip connection. When wire bonding is used, there is a problem that the mounting area becomes large because the area where the semiconductor IC is mounted and the area where the bonding wire is connected must be provided on different planes on the multilayer substrate. Although it is possible to reduce the mounting area when using connection, in order to ensure sufficient mechanical connection strength between the land electrode and the wiring pattern, a multilayer under barrier is formed on the surface of the land electrode. There was a problem that the process became complicated, such as the need to apply metal.
しかも、上述した2つの方法は、いずれも多層基板の表面に半導体ICを搭載するものであることから、基板全体を薄くすることが困難であるという共通の問題を有する。これを解決する方法としては、特許文献1に記載されているように、多層基板の内部にベアチップ状態の半導体ICを埋め込み、これにより半導体IC内蔵基板を構成する方法が考えられる。
しかしながら、内蔵する半導体ICがCPU(Central Processing Unit)やDSP(Digital Signal Processor)のように動作周波数の非常に高いデジタルICである場合、半導体ICが強い高調波輻射ノイズを発するため、携帯電話機のように狭いスペースに多数の電子部品を高密度に実装する場合には、これが大きな問題となる。特に、近年の携帯電話機において採用されているCDMA(Code Division Multiple Access)方式は、フェージングに強く、周波数の使用効率が高いものの、その性質上、使用する帯域が非常に広いことから他の半導体ICからのノイズが重畳しやすく、しかも、一旦ノイズが重畳するとこれを除去することが非常に困難である。このため、特にCDMA方式の携帯電話機に用いる半導体IC内蔵基板には、非常に高いEMC特性が要求されることになる。 However, when the built-in semiconductor IC is a digital IC having a very high operating frequency such as a CPU (Central Processing Unit) or DSP (Digital Signal Processor), the semiconductor IC emits strong harmonic radiation noise. Thus, when a large number of electronic components are mounted in a narrow space at a high density, this becomes a big problem. In particular, the CDMA (Code Division Multiple Access) method adopted in recent mobile phones is resistant to fading and has high frequency use efficiency, but because of its very wide bandwidth, other semiconductor ICs are used. Noise is easily superimposed, and once the noise is superimposed, it is very difficult to remove it. For this reason, in particular, a substrate with a built-in semiconductor IC used for a CDMA mobile phone is required to have very high EMC characteristics.
したがって、本発明の目的は、EMC特性の高い半導体IC内蔵基板を提供することである。 Accordingly, an object of the present invention is to provide a semiconductor IC-embedded substrate having high EMC characteristics.
本発明による半導体IC内蔵基板は、少なくとも1層の樹脂層を含む基板と、前記基板の内部に埋め込まれた半導体ICと、少なくとも前記基板の一方の表面を覆う金属シールドと、少なくとも前記基板の前記一方の表面と前記金属シールドとの間に設けられた磁性体シートとを備えることを特徴とする。 A semiconductor IC-embedded substrate according to the present invention includes a substrate including at least one resin layer, a semiconductor IC embedded in the substrate, a metal shield covering at least one surface of the substrate, and at least the substrate of the substrate. It is characterized by comprising a magnetic sheet provided between one surface and the metal shield.
このように、本発明による半導体IC内蔵基板は、基板の一方の表面に磁性体シート及び金属シールドがこの順に設けられていることから、半導体ICからの高調波輻射ノイズが金属シールドによって遮断されるばかりでなく、金属シールドでの高調波輻射ノイズの反射についても大幅に低減することが可能となる。また、研磨により薄膜化された半導体ICを用いれば、半導体IC内蔵基板全体の厚さを非常に薄くすることも可能となる。 As described above, the semiconductor IC-embedded substrate according to the present invention is provided with the magnetic material sheet and the metal shield in this order on one surface of the substrate, so that the harmonic radiation noise from the semiconductor IC is blocked by the metal shield. In addition, it is possible to significantly reduce the reflection of harmonic radiation noise on the metal shield. Further, if a semiconductor IC thinned by polishing is used, the entire thickness of the semiconductor IC-embedded substrate can be extremely reduced.
金属シールドは、基板の側面をさらに覆っていることが好ましい。これによれば、基板の側面もシールドされることから、よりいっそう高いEMC特性を得ることが可能となる。また、磁性体シートは、さらに、基板の側面と金属シールドとの間に設けられていることが好ましい。これによれば、側面に設けられた金属シールドによる輻射ノイズの反射についても大幅に低減することが可能となる。 It is preferable that the metal shield further covers the side surface of the substrate. According to this, since the side surface of the substrate is also shielded, it is possible to obtain even higher EMC characteristics. Moreover, it is preferable that the magnetic sheet is further provided between the side surface of the substrate and the metal shield. According to this, it becomes possible to significantly reduce the reflection of radiation noise by the metal shield provided on the side surface.
本発明による半導体IC内蔵基板は、基板の他方の表面に形成されたグランドパターンをさらに備え、半導体ICのランド電極が形成された主面と対向する裏面の全面は、グランドパターンと接していることが好ましい。これによれば、半導体ICが発する熱がグランドパターンを介して効率よく伝導することから、半導体ICの発熱による信頼性の低下を効果的に防止することが可能となる。 The semiconductor IC-embedded substrate according to the present invention further includes a ground pattern formed on the other surface of the substrate, and the entire back surface facing the main surface on which the land electrode of the semiconductor IC is formed is in contact with the ground pattern. Is preferred. According to this, since the heat generated by the semiconductor IC is efficiently conducted through the ground pattern, it is possible to effectively prevent a decrease in reliability due to heat generation of the semiconductor IC.
本発明による半導体IC内蔵基板は、半導体ICを取り囲むように配置され、グランドパターンと金属シールドとを接続する複数のスルーホール電極をさらに備え、複数のスルーホール電極の配列ピッチは、半導体ICの動作周波数の逆数をλとした場合、λ/16以下に設定されていることが好ましい。これによれば、側面方向に伝播する輻射ノイズの大部分を遮断することが可能となることから、基板の側面に対する何らの加工を施すことなく、高いEMC特性を得ることが可能となる。スルーホール電極の配列ピッチは、狭ければ狭いほどシールド効果が高まり、これをλ/64以下に設定すれば、基板の側面に金属シールドを設けた場合と同等のシールド特性を得ることが可能となる。 The semiconductor IC-embedded substrate according to the present invention further includes a plurality of through-hole electrodes that are arranged so as to surround the semiconductor IC and connect the ground pattern and the metal shield, and the arrangement pitch of the plurality of through-hole electrodes depends on the operation of the semiconductor IC. When the reciprocal of the frequency is λ, it is preferably set to λ / 16 or less. According to this, since most of the radiation noise propagating in the side surface direction can be blocked, it is possible to obtain high EMC characteristics without performing any processing on the side surface of the substrate. The narrower the pitch of the through-hole electrodes, the higher the shielding effect. If this is set to λ / 64 or less, it is possible to obtain the same shielding characteristics as when a metal shield is provided on the side surface of the substrate. Become.
半導体ICの前記裏面の表面粗さ(Ra)は、1μm以上であることが好ましい。これによれば、半導体ICとこれに接する部材との密着性が大幅に向上する。このため、半導体ICの裏面が前記グランドパターンと接している場合には、半導体ICの放熱性をさらに高めることが可能となる。 The surface roughness (Ra) of the back surface of the semiconductor IC is preferably 1 μm or more. According to this, the adhesion between the semiconductor IC and the member in contact therewith is greatly improved. For this reason, when the back surface of the semiconductor IC is in contact with the ground pattern, the heat dissipation of the semiconductor IC can be further enhanced.
このように、本発明によれば、半導体ICからの高調波輻射ノイズが効果的に遮断されることから、非常に高いEMC特性を得ることが可能となる。このため、CPUやDSPのように動作周波数が非常に高いデジタルICを内蔵した場合であっても、同じマザーボード上に搭載された他のICの誤動作を抑制したり、ノイズの増加を抑制することが可能となる。 As described above, according to the present invention, since the harmonic radiation noise from the semiconductor IC is effectively cut off, it is possible to obtain very high EMC characteristics. For this reason, even if a digital IC with a very high operating frequency such as a CPU or DSP is built in, it can suppress malfunctions of other ICs mounted on the same motherboard or suppress an increase in noise. Is possible.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の好ましい実施の形態による半導体IC内蔵基板100の構造を示す略断面図である。
FIG. 1 is a schematic sectional view showing the structure of a semiconductor IC-embedded
図1に示すように、本実施形態による半導体IC内蔵基板100は、積層された樹脂層11〜13からなる多層基板10と、多層基板10の内部に埋め込まれた半導体IC130と、内部配線パターン15と、ポスト電極16と、多層基板10の一方の表面10a側に設けられた金属シールド151と、多層基板10の一方の表面10aと金属シールド151との間に設けられた磁性体シート154とを備えて構成されている。特に限定されるものではないが、金属シールド151は銅(Cu)等によって構成され、磁性体シート154はフェライトや金属磁性体を含む材料によって構成される。また、半導体IC130の各ランド電極(図1には示されていない)上には、スタッドバンプ132がそれぞれ形成されており、各ランド電極は対応するスタッドバンプ132を介して、内部配線パターン15と電気的に接続されている。尚、樹脂層11〜13の材料としては、ビニルベンジル樹脂、エポキシ樹脂、BTレジン、フェノール樹脂、ポリイミド樹脂などを選択することができる。
As shown in FIG. 1, the semiconductor IC-embedded
図2は、半導体IC130の構造を示す略斜視図である。
FIG. 2 is a schematic perspective view showing the structure of the
図2に示すように、半導体IC130はベアチップ状態の半導体ICであり、その主面130aには多数のランド電極131が備えられている。特に限定されるものではないが、本実施形態では半導体IC130の裏面130bは研磨されており、これにより半導体IC130の厚さt(主面130aから裏面130bまでの距離)は、通常の半導体ICに比べて非常に薄くされている。この場合、半導体IC130の厚さtは、200μm以下、例えば20〜50μm程度に設定することが好ましい。裏面130bの研磨は、ウエハの状態で多数の半導体ICに対して一括して行い、その後、ダイシングにより個別の半導体IC130に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体IC130に分離した場合には、熱硬化性樹脂等により半導体IC130の表面130aを覆った状態で裏面130bを研磨すれば作業効率が良い。
As shown in FIG. 2, the
特に限定されるものではないが、半導体IC130の裏面130bは、その表面粗さ(Ra)が1μm以上であることが好ましく、2μm以上であることがより好ましい。通常、半導体ICの裏面は薄膜化されている場合もされていない場合もほぼ鏡面であり、その表面粗さ(Ra)は約0.5μm未満である。これに対し、半導体IC130の裏面130bの表面粗さ(Ra)を1μm以上、特に2μm以上とすれば、半導体IC130とその裏面130bに接する部材(本実施形態では樹脂層12)との密着性が大幅に向上する。半導体IC130の裏面130bの表面粗さ(Ra)を1μm以上とするためには、ブラストによる粗面化、バフ研磨による粗面化、薬品処理による粗面化などを行えばよい。
Although not particularly limited, the
また、各ランド電極131には、スタッドバンプ132が形成されている。スタッドバンプ132の大きさについては、電極ピッチに応じて適宜設定すればよく、例えば、電極ピッチが約100μmである場合には、径を30〜50μm程度、高さを40〜80μm程度に設定すればよい。スタッドバンプ132の形成は、ダイシングにより個別の半導体IC130に分離した後、ワイヤボンダーを用いて各ランド電極131にこれらを形成することにより行うことができる。スタッドバンプ132の材料としては、特に限定されるものではないが銅(Cu)を用いることが好ましい。スタッドバンプ132の材料として銅(Cu)を用いれば、金(Au)を用いた場合と比べ、ランド電極131に対して高い接合強度を得ることが可能となり、信頼性が高められる。
Each
半導体IC130の種類としては特に限定されるものではないが、CPUやDSPのように動作周波数が非常に高いデジタルICを選択することが可能である。CPUやDSPのようなデジタルICはノイズ源となりやすく、このため同じマザーボード上に搭載された他のICを誤動作させたり、ノイズを増加させたりすることがあるが、本実施形態による半導体IC内蔵基板100では、多層基板10の一方の表面10a側のほぼ全面が金属シールド151によって覆われていることから、高いEMC特性を得ることが可能となる。
The type of the
しかも、本実施形態では、半導体IC130から見て金属シールド151よりも手前側に磁性体シート154が配置されていることから、金属シールド151での輻射ノイズの反射についても大幅に低減される。これにより、本実施形態ではよりいっそう高いEMC特性を得ることが可能となる。このため、携帯電話機のように狭いスペースに多数のICを高密度に実装する場合であっても、半導体IC130がノイズ源となりにくい。したがって、本実施形態による半導体IC内蔵基板100は、CDMA方式の携帯電話機用の半導体IC内蔵基板として非常に好適であると言える。
In addition, in the present embodiment, since the
特に、半導体IC130の裏面130bの表面粗さ(Ra)を1μm以上、より好ましくは2μm以上とすれば、半導体IC130と樹脂層12との密着性が大幅に向上することから、半導体IC130と樹脂層12との間に隙間が生じることがほとんどなくなる。このため、隙間の存在によって全体的な機械的強度が低下したり、隙間に残存するガスや水分によって腐食が生じるなどの不具合が生じにくくなり、高い信頼性を得ることが可能となる。
In particular, if the surface roughness (Ra) of the
以上説明したように、本実施形態によれば、非常に高いEMC特性を得ることが可能となる。 As described above, according to this embodiment, it is possible to obtain very high EMC characteristics.
以下、本発明の好ましい他の実施形態について説明する。 Hereinafter, other preferred embodiments of the present invention will be described.
図3は、本発明の好ましい他の実施形態による半導体IC内蔵基板400の構造を示す略断面図である。
FIG. 3 is a schematic cross-sectional view showing the structure of a semiconductor IC-embedded
図3に示すように、本実施形態による半導体IC内蔵基板400は、積層された樹脂層111,112からなる多層基板110と、多層基板110の一方の表面110b側に設けられた金属シールド151と、多層基板110の一方の表面110bと金属シールド151との間に設けられた磁性体シート154と、多層基板110の他方の表面110a側に設けられた信号端子電極121及びグランド端子電極122と、多層基板110の内部に埋め込まれた半導体IC130とを備えて構成されている。実使用時においては、図示しないマザーボードの実装面と多層基板110の他方の表面110aとが対向するよう、半導体IC内蔵基板400がマザーボードに搭載され、マザーボードの実装面に設けられた端子電極と、半導体IC内蔵基板400に設けられた端子電極121,122とが電気的且つ機械的に接続される。
As shown in FIG. 3, the semiconductor IC-embedded
半導体IC130の各ランド電極(図3には示されていない)は、対応するスタッドバンプ132を介して、内部配線パターン141と電気的に接続されている。内部配線パターン141は、樹脂層111等を貫通して設けられたポスト電極143等を介し、最終的に信号端子電極121等に接続される。
Each land electrode (not shown in FIG. 3) of the
また、多層基板110の他方の表面110aには、グランドパターン142が形成されており、半導体IC130の裏面130bの全面がグランドパターン142と接している。グランドパターン142上には、複数のグランド端子電極122が設けられており、これら複数のグランド端子電極122は放熱性を高める役割をも果たす。本実施形態では、グランドパターン142は半導体IC130の裏面130bの全面を覆っているが、特に、多層基板110の一方の表面110aのうち、少なくとも信号端子電極121が形成された領域を除くほぼ全面を覆っていることが好ましい。
A
本実施形態では、内蔵する半導体IC130として、より動作周波数の高いCPUやDSPを選択することが可能である。動作周波数の高い半導体ICほど、高速スイッチングにより多量の熱を発生するが、本実施形態による半導体IC内蔵基板400では、半導体IC130の裏面130bの全面がグランドパターン142に接しており、しかも、このグランドパターン142自体にグランド端子電極122が設けられていることから、半導体IC130が発する熱はグランド端子電極122を介して極めて効率よくマザーボードへと伝達する。特に、半導体IC130の裏面130bの表面粗さ(Ra)を1μm以上、より好ましくは2μm以上とすれば、半導体IC130とグランドパターン142との密着性が高まることから、非常に高い放熱性を得ることが可能となり、半導体IC130の発熱による信頼性の低下を効果的に防止することが可能となる。
In this embodiment, it is possible to select a CPU or DSP having a higher operating frequency as the built-in
図4は、本発明の好ましい他の実施形態による半導体IC内蔵基板500の構造を示す略断面図である。
FIG. 4 is a schematic cross-sectional view showing the structure of a semiconductor IC-embedded
図4に示すように、本実施形態による半導体IC内蔵基板500は、多層基板110の側面に金属シールド152が設けられている点において上述した半導体IC内蔵基板100と異なる。その他の点は、上述した半導体IC内蔵基板100と同様であることから、同じ要素には同じ符号を付し、重複する説明は省略する。
As shown in FIG. 4, the semiconductor IC-embedded
本実施形態では、多層基板110の側面にも金属シールド152が設けられていることから、多層基板110の側面方向への輻射ノイズについても効果的に遮断され、より高いEMC特性を得ることが可能となる。側面の金属シールド152についても、無電解メッキ、電解メッキ、金属箔の貼り付け、蒸着、スパッタリング、印刷等により行うことができ、その材料としては、銅(Cu)を選択することが好ましい。
In this embodiment, since the
図5は、本発明の好ましいさらに他の実施形態による半導体IC内蔵基板600の構造を示す略断面図であり、図6は、半導体IC内蔵基板600の透視略平面図である。
FIG. 5 is a schematic cross-sectional view showing the structure of a semiconductor IC-embedded
図5及び図6に示すように、本実施形態による半導体IC内蔵基板600は、半導体IC130を取り囲むように配置され、グランドパターン142と金属シールド151とを接続する複数のスルーホール電極153をさらに備えている点において上述した半導体IC内蔵基板400と異なる。その他の点は、上述した半導体IC内蔵基板400と同様であることから、同じ要素には同じ符号を付し、重複する説明は省略する。
As shown in FIGS. 5 and 6, the semiconductor IC-embedded
本実施形態による半導体IC内蔵基板300は、図4に示した半導体IC内蔵基板500のように多層基板110の側面が金属シールド152によって覆われていないが、半導体IC130の動作周波数の逆数をλとした場合、これらスルーホール電極153の配列ピッチPをλ/16以下に設定することにより、側面方向に伝播する輻射ノイズの大部分を遮断することが可能となる。つまり、多層基板110の側面に対する何らの加工を施すことなく、高いEMC特性を得ることが可能となる。
In the semiconductor IC-embedded substrate 300 according to the present embodiment, the side surface of the
スルーホール電極153の配列ピッチPは、狭ければ狭いほどシールド効果が高まり、これをλ/64以下に設定すれば、図4に示した半導体IC内蔵基板500のように多層基板110の側面に金属シールド152を設けた場合と同等のシールド特性を得ることが可能となる。
The narrower the arrangement pitch P of the through-
尚、スルーホール電極153の配列ピッチPは完全に一定である必要はなく、ある程度のばらつきが存在していても構わない。配列ピッチPが一定でない場合には、配列ピッチPの平均値をλ/16以下、好ましくはλ/64以下に設定すればよい。
Note that the arrangement pitch P of the through-
図7は、本発明の好ましいさらに他の実施形態による半導体IC内蔵基板700の構造を示す略断面図である。
FIG. 7 is a schematic cross-sectional view showing the structure of a semiconductor IC-embedded
図7に示すように、本実施形態による半導体IC内蔵基板700は、多層基板110の側面と金属シールド152との間にさらに磁性体シート154が設けられている点において上述した半導体IC内蔵基板500と異なる。その他の点は、上述した半導体IC内蔵基板500と同様であることから、同じ要素には同じ符号を付し、重複する説明は省略する。
As shown in FIG. 7, the semiconductor IC-embedded
本実施形態では、多層基板110の側面にも磁性体シート154が設けられていることから、金属シールド152での輻射ノイズの反射についても大幅に低減される。これにより、本実施形態ではよりいっそう高いEMC特性を得ることが可能となる。
In the present embodiment, since the
尚、磁性体シート154を設けるとともに、樹脂層111,112の少なくとも1層に磁性体粉末を混合することも好ましい。この場合、磁気特性がよりいっそう向上することから、金属シールド151,152による輻射ノイズの反射をよりいっそう低減することができる。樹脂層に混合する磁性体粉末としては、フェライト粉末や金属磁性体粉末を選択することができるが、高い磁気特性を得つつ絶縁性を確保するためには、磁性体粉末として、略断面図である図8に示すように表面が絶縁体155で覆われた金属磁性体156を用いることが非常に好ましい。
In addition, it is also preferable to provide the
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The present invention is not limited to the embodiments described above, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.
例えば、上記各実施形態では、半導体ICを埋め込む基板として多層基板を用いているが、本発明においてこれが多層構造であることは必須でなく、1層のみの樹脂層からなる単層構造の基板であっても構わない。但し、半導体ICの埋め込みは多層基板において特に好適であることから、半導体ICを埋め込む基板としては、複数の樹脂層からなる多層基板を用いることが好ましい。 For example, in each of the above embodiments, a multilayer substrate is used as a substrate for embedding a semiconductor IC. However, in the present invention, it is not essential that this is a multilayer structure, and a single-layer structure substrate composed of only one resin layer is used. It does not matter. However, since embedding of the semiconductor IC is particularly suitable for a multilayer substrate, it is preferable to use a multilayer substrate composed of a plurality of resin layers as the substrate for embedding the semiconductor IC.
100,400,500,600,700 半導体IC内蔵基板
10,110 多層基板
10a,110b 多層基板の一方の表面
110a 多層基板の他方の表面
11〜13,111,112 樹脂層
121 信号端子電極
122 グランド端子電極
130 半導体IC
130a 半導体ICの主面
130b 半導体ICの裏面
131 ランド電極
132 スタッドバンプ
15,141 内部配線パターン
142 グランドパターン
16,143 ポスト電極
151,152 金属シールド
153 スルーホール電極
154 磁性体シート
155 絶縁体
156 金属磁性体
100, 400, 500, 600, 700 Semiconductor IC-embedded
Claims (8)
8. The semiconductor IC-embedded substrate according to claim 1, wherein the semiconductor IC is thinned by polishing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004193056A JP2006019342A (en) | 2004-06-30 | 2004-06-30 | Substrate incorporating semiconductor ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004193056A JP2006019342A (en) | 2004-06-30 | 2004-06-30 | Substrate incorporating semiconductor ic |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006019342A true JP2006019342A (en) | 2006-01-19 |
Family
ID=35793353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004193056A Pending JP2006019342A (en) | 2004-06-30 | 2004-06-30 | Substrate incorporating semiconductor ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006019342A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008051686A (en) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | Sensor unit and manufacturing method therefor |
WO2008120755A1 (en) * | 2007-03-30 | 2008-10-09 | Nec Corporation | Circuit board incorporating functional element, method for manufacturing the circuit board, and electronic device |
WO2009093343A1 (en) | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | Multilayer wiring board and its manufacturing method |
JP2009302803A (en) * | 2008-06-12 | 2009-12-24 | Sony Corp | Inductor module, silicon tuner module and semiconductor device |
JP2013004576A (en) * | 2011-06-13 | 2013-01-07 | Shinko Electric Ind Co Ltd | Semiconductor device |
JP2015002240A (en) * | 2013-06-14 | 2015-01-05 | 日立金属株式会社 | Flip-chip packaging method |
CN104576563A (en) * | 2014-12-30 | 2015-04-29 | 华天科技(西安)有限公司 | Embedded sensor chip system packaging structure |
JP2015149514A (en) * | 2015-05-27 | 2015-08-20 | 株式会社村田製作所 | multilayer circuit module |
US20150245548A1 (en) * | 2014-02-26 | 2015-08-27 | Sparton Corporation | Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials |
WO2016186103A1 (en) * | 2015-05-20 | 2016-11-24 | 株式会社村田製作所 | High frequency module |
JP2017174949A (en) * | 2016-03-23 | 2017-09-28 | Tdk株式会社 | Electronic circuit package |
-
2004
- 2004-06-30 JP JP2004193056A patent/JP2006019342A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008051686A (en) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | Sensor unit and manufacturing method therefor |
WO2008120755A1 (en) * | 2007-03-30 | 2008-10-09 | Nec Corporation | Circuit board incorporating functional element, method for manufacturing the circuit board, and electronic device |
JPWO2008120755A1 (en) * | 2007-03-30 | 2010-07-15 | 日本電気株式会社 | Functional element built-in circuit board, manufacturing method thereof, and electronic device |
WO2009093343A1 (en) | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | Multilayer wiring board and its manufacturing method |
US8168893B2 (en) | 2008-01-25 | 2012-05-01 | Ibiden, Co., Ltd. | Multilayer wiring board with concave portion for accomodating electronic component |
JP2009302803A (en) * | 2008-06-12 | 2009-12-24 | Sony Corp | Inductor module, silicon tuner module and semiconductor device |
US8338912B2 (en) | 2008-06-12 | 2012-12-25 | Sony Corporation | Inductor module, silicon tuner module and semiconductor device |
JP2013004576A (en) * | 2011-06-13 | 2013-01-07 | Shinko Electric Ind Co Ltd | Semiconductor device |
JP2015002240A (en) * | 2013-06-14 | 2015-01-05 | 日立金属株式会社 | Flip-chip packaging method |
US20150245548A1 (en) * | 2014-02-26 | 2015-08-27 | Sparton Corporation | Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials |
CN104576563A (en) * | 2014-12-30 | 2015-04-29 | 华天科技(西安)有限公司 | Embedded sensor chip system packaging structure |
WO2016186103A1 (en) * | 2015-05-20 | 2016-11-24 | 株式会社村田製作所 | High frequency module |
CN107535078A (en) * | 2015-05-20 | 2018-01-02 | 株式会社村田制作所 | High-frequency model |
US10455748B2 (en) | 2015-05-20 | 2019-10-22 | Murata Manufacturing Co., Ltd. | High-frequency module |
CN107535078B (en) * | 2015-05-20 | 2020-03-31 | 株式会社村田制作所 | High frequency module |
JP2015149514A (en) * | 2015-05-27 | 2015-08-20 | 株式会社村田製作所 | multilayer circuit module |
JP2017174949A (en) * | 2016-03-23 | 2017-09-28 | Tdk株式会社 | Electronic circuit package |
US9953932B2 (en) | 2016-03-23 | 2018-04-24 | Tdk Corporation | Electronic circuit package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391044B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2005019568A (en) | Stacked semiconductor device | |
JP2006060128A (en) | Semiconductor device | |
JP2007318098A (en) | Circuit arrangement and manufacturing method thereof | |
US11430725B2 (en) | Wiring board and method of manufacturing the same | |
US6956285B2 (en) | EMI grounding pins for CPU/ASIC chips | |
JP2017063123A (en) | Semiconductor package and method for manufacturing the same | |
US10917974B2 (en) | Circuit board incorporating electronic component and manufacturing method thereof | |
JP4595593B2 (en) | Semiconductor IC built-in substrate | |
JP2006019342A (en) | Substrate incorporating semiconductor ic | |
JP2007242782A (en) | Semiconductor device and electronic apparatus | |
JP2014239218A (en) | Semiconductor package substrate and method of manufacturing semiconductor package substrate | |
JP2004134669A (en) | Multilayer substrate with built-in ic chip and its manufacture | |
TWI533424B (en) | Package carrier | |
US9386734B2 (en) | Method for producing a plurality of electronic devices | |
JP4457779B2 (en) | Semiconductor IC built-in substrate | |
JP2006019340A (en) | Board with built-in semiconductor ic | |
KR20140043568A (en) | Semiconductor package and methods for fabricating the same | |
KR20080004731A (en) | Semiconductor package | |
US20110169165A1 (en) | Semiconductor device | |
JP4052078B2 (en) | Semiconductor device | |
JP2000251463A (en) | Memory module | |
JP2008283114A (en) | Electronic component mounting wiring board, and electromagnetic noise removal method of electronic component mounting wiring board | |
JP2010092974A (en) | Semiconductor device and method of manufacturing the same, and electronic device | |
JP2008153482A (en) | Semiconductor package provided with interposer substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |