JP2006018090A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
JP2006018090A
JP2006018090A JP2004196827A JP2004196827A JP2006018090A JP 2006018090 A JP2006018090 A JP 2006018090A JP 2004196827 A JP2004196827 A JP 2004196827A JP 2004196827 A JP2004196827 A JP 2004196827A JP 2006018090 A JP2006018090 A JP 2006018090A
Authority
JP
Japan
Prior art keywords
pixel
sub
source
display device
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004196827A
Other languages
Japanese (ja)
Inventor
Masayuki Kataue
正幸 片上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004196827A priority Critical patent/JP2006018090A/en
Publication of JP2006018090A publication Critical patent/JP2006018090A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the reduction of display quality as compared with the conventional reduction of display quality even if the number of ICs for driving is reduced in a display apparatus. <P>SOLUTION: In the display apparatus provided with a plurality of pixel electrodes 4 provided in a matrix shape, a plurality of gate lines 1 extending in a row direction between pixel electrodes 4, a plurality of source lines 2 extending in a column direction between pixel electrodes 4, TFTs 3 connected to the plurality of gate lines 1 and source lines 2 and provided for every pixel electrode 4 and pixel dots regulated in accordance with the pixel electrodes 4, a pair of pixel dots adjacent to each other via the source line 2 constitute a subpixel, the subpixels are arranged by being shifted by one pixel dot for every gate line 1 in the extending direction of the gate line 1, the same source signal is supplied to the respective pixel electrodes 4 of the subpixel from any one of the plurality of source lines 2 via the TFTs 3 and the plurality of source lines 2 are connected for every two lines adjacent to each other. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、表示装置に関するものである。   The present invention relates to a display device.

表示装置の1つである液晶表示装置は、薄型で低消費電力という特徴を有しており、パソコン、携帯端末及びカラーテレビ等のディスプレイとして、広く利用されている。   A liquid crystal display device, which is one of the display devices, has a feature of being thin and having low power consumption, and is widely used as a display for personal computers, portable terminals, color televisions, and the like.

特に、アクティブマトリクス駆動方式の液晶表示装置は、画像の最小単位のサブ画素毎にTFT等のスイッチング素子を有しており、個々のサブ画素を確実に点灯することができるので、精細な動画表示が可能である。   In particular, an active matrix driving type liquid crystal display device has a switching element such as a TFT for each sub-pixel of the minimum unit of an image, and can individually light each sub-pixel, so that a detailed moving image display is possible. Is possible.

このアクティブマトリクス駆動方式の液晶表示装置は、画素毎にTFTが設けられたアクティブマトリクス基板と、そのアクティブマトリクス基板に対向配置され、共通電極及びカラーフィルターが設けられた対向基板と、それら両基板間に挟持された液晶層とにより構成された液晶表示パネルを備えている。   This active matrix liquid crystal display device includes an active matrix substrate provided with a TFT for each pixel, a counter substrate disposed opposite to the active matrix substrate and provided with a common electrode and a color filter, and a gap between the two substrates. A liquid crystal display panel including a liquid crystal layer sandwiched between the two.

図10は、上記アクティブマトリクス基板を模式的に示した平面図である。   FIG. 10 is a plan view schematically showing the active matrix substrate.

このアクティブマトリクス基板10’は、図中の横方向に相互に平行に延びるように設けられた複数のゲート線1と、ゲート線1と直交する方向に(図中の縦方向に)相互に平行に延びるように設けられた複数のソース線2と、ゲート線1及びソース線2の各交差部分に設けられたTFT3と、各TFT3に対応して一対のゲート線1及びソース線2に囲われる領域に設けられた画素電極4とを備えている。   This active matrix substrate 10 'is parallel to a plurality of gate lines 1 provided so as to extend in parallel to each other in the horizontal direction in the figure, and in a direction orthogonal to the gate lines 1 (in the vertical direction in the figure). A plurality of source lines 2 provided so as to extend to each other, a TFT 3 provided at each intersection of the gate line 1 and the source line 2, and a pair of gate lines 1 and source lines 2 corresponding to each TFT 3. And a pixel electrode 4 provided in the region.

また、図10中の画素電極4上のR、G及びBという表記は、上記対向基板に設けられたカラーフィルターの着色層の色(赤、緑及び青)をそれぞれ示したものである。図10の場合、カラーフィルターの着色層の配列は、ストライプ配列である。   In addition, the notations R, G, and B on the pixel electrode 4 in FIG. 10 indicate the colors (red, green, and blue) of the color layers of the color filter provided on the counter substrate, respectively. In the case of FIG. 10, the arrangement of the colored layers of the color filter is a stripe arrangement.

ここで、各画素電極4は、サブ画素を構成し、このアクティブマトリクス基板10’では、RGB3色に対応した3つのサブ画素から構成された画素が、ストライプ状に繰り返し配列されている。   Here, each pixel electrode 4 constitutes a sub-pixel, and in the active matrix substrate 10 ′, pixels composed of three sub-pixels corresponding to RGB three colors are repeatedly arranged in a stripe shape.

このアクティブマトリクス基板10’を有する液晶表示装置では、ゲート線1を1本ずつ順次走査して各ゲート線1に接続された各TFT3をオン状態にすると同時に、所定のソース線2から、その所定のソース線2に接続されたTFT3を介して1つのサブ画素にソース信号を書き込むことにより、サブ画素の画素電極と対向基板の共通電極との間に電位差を生じさせる。そして、この電位差によって発生する電界によって液晶層を透過する光の透過量が制御され、画像表示が行なわれる。   In the liquid crystal display device having the active matrix substrate 10 ', the gate lines 1 are sequentially scanned one by one to turn on the respective TFTs 3 connected to the respective gate lines 1, and at the same time from the predetermined source line 2 to the predetermined line. By writing a source signal to one subpixel through the TFT 3 connected to the source line 2, a potential difference is generated between the pixel electrode of the subpixel and the common electrode of the counter substrate. The amount of light transmitted through the liquid crystal layer is controlled by the electric field generated by this potential difference, and image display is performed.

ところで、アクティブマトリクス駆動方式の液晶表示装置では、画面の解像度によって、ソース線及びゲート線の本数が決まってくる。ここで、解像度とは、画面の水平方向(横方向)に表示可能な点の数と垂直方向(縦方向)に表示可能な点の数とにより表現されるディスプレイにおいて、表示できる最大の画素数である。   By the way, in an active matrix liquid crystal display device, the number of source lines and gate lines is determined depending on the resolution of the screen. Here, the resolution is the maximum number of pixels that can be displayed on a display expressed by the number of points that can be displayed in the horizontal direction (horizontal direction) and the number of points that can be displayed in the vertical direction (vertical direction). It is.

例えば、高精細なWXGA表示に対応する液晶表示装置では、画素数が1366×768であり、ソース線の本数が4098(=1366×3)本になる。このように、高い解像度の液晶表示装置では、ソース線の本数が多くなり、その分、ソース線へのソース信号を送るための駆動用IC(ソースドライバ)の個数も多くなる。   For example, in a liquid crystal display device that supports high-definition WXGA display, the number of pixels is 1366 × 768, and the number of source lines is 4098 (= 1366 × 3). As described above, in a high-resolution liquid crystal display device, the number of source lines increases, and accordingly, the number of driving ICs (source drivers) for sending source signals to the source lines also increases.

ここで、駆動用ICは、液晶表示装置を構成する他部品と比較して高価であるので、その個数を減らすことによって、液晶表示装置のコストの低減を図ることができる。   Here, since the driving IC is more expensive than other components constituting the liquid crystal display device, the cost of the liquid crystal display device can be reduced by reducing the number thereof.

そこで、サブ画素のサイズを横方向に2倍にして、縦方向の画素数を変えずに、横方向の画素数を1/2にすることが考えられる。この場合、各色のサブ画素間のピッチは縦方向に対しては変わらずに、横方向に対して2倍となるので、表示画像が粗くなり、縦横のピッチの違いによりジャギーという階段状のギザギザのラインが視認される。   Therefore, it is conceivable that the size of the sub-pixel is doubled in the horizontal direction and the number of pixels in the horizontal direction is halved without changing the number of pixels in the vertical direction. In this case, the pitch between the sub-pixels of each color does not change in the vertical direction, but doubles in the horizontal direction. Therefore, the display image becomes rough, and a step-like jagged jagged due to the difference in the vertical and horizontal pitches. The line is visible.

また、特許文献1には、マトリクス状に配設した複数のサブ画素のうち、例えば、3行6列のサブ画素を1画素とすることにより、駆動用ICの個数を少なくする技術が開示されている。   Further, Patent Document 1 discloses a technique for reducing the number of driving ICs by, for example, setting one subpixel of 3 rows and 6 columns among a plurality of subpixels arranged in a matrix. ing.

さらに、特許文献2には、1画素が4つのサブ画素(セル)により構成されてなる4セル方式のセル配置において、隣接するセルを同一色にすることにより、制御回路数を削減する技術が開示されている。
特開2001−272689号公報 特開平6−102503号公報
Furthermore, Patent Document 2 discloses a technique for reducing the number of control circuits by making adjacent cells the same color in a four-cell cell arrangement in which one pixel includes four sub-pixels (cells). It is disclosed.
Japanese Patent Laid-Open No. 2001-272689 JP-A-6-102503

しかしながら、従来の駆動ICの個数を減らす技術では、単に、1つの画素の大きさを大きくして、画面の解像度が低くなるので、表示品位が低下する恐れがあった。   However, the conventional technology for reducing the number of driving ICs simply increases the size of one pixel and lowers the resolution of the screen, which may reduce the display quality.

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、表示装置において、駆動用ICの個数を減らしても、従来よりも表示品位の低下を抑止することにある。   The present invention has been made in view of such a point, and an object of the present invention is to suppress a reduction in display quality as compared with the conventional case even if the number of driving ICs in the display device is reduced.

本発明は、ソース線を介して隣接する1対の絵素ドットによりサブ画素を構成し、そのサブ画素がデルタ配列していると共に、ゲート線又はソース線が互いに隣り合った2本毎に接続されているように構成されたものである。   In the present invention, a sub-pixel is constituted by a pair of pixel dots adjacent via a source line, the sub-pixels are arranged in a delta arrangement, and gate lines or source lines are connected every two adjacent to each other. It is configured as described.

具体的に本発明に係る表示装置は、行列状に設けられた複数の画素電極と、該各画素電極同士の間で行方向に延びる複数のゲート線と、上記各画素電極同士の間で列方向に延びる複数のソース線と、上記複数のゲート線及びソース線に接続されたスイッチング素子と、上記画素電極に対応して規定された絵素ドットとを備えた表示装置であって、上記ソース線を介して隣接する1対の絵素ドットが、サブ画素を構成し、上記サブ画素が、上記ゲート線の延びる方向に該ゲート線毎に上記絵素ドット1個分ずれて配列され、上記サブ画素の各画素電極には、上記複数のソース線の何れか1本から上記スイッチング素子を介して同一のソース信号が供給されるように構成され、上記複数のゲート線又は上記複数のソース線が、互いに隣り合った2本毎に接続されていることを特徴とする。   Specifically, a display device according to the present invention includes a plurality of pixel electrodes provided in a matrix, a plurality of gate lines extending in the row direction between the pixel electrodes, and a column between the pixel electrodes. A display device comprising: a plurality of source lines extending in a direction; a switching element connected to the plurality of gate lines and source lines; and a pixel dot defined corresponding to the pixel electrode. A pair of picture element dots adjacent via a line constitutes a sub-pixel, and the sub-pixel is arranged shifted by one picture element dot for each gate line in the extending direction of the gate line, Each pixel electrode of the sub-pixel is configured to be supplied with the same source signal from any one of the plurality of source lines via the switching element, and the plurality of gate lines or the plurality of source lines 2 next to each other Characterized in that it is connected to each.

上記の構成によれば、ソース線を介して隣接する1対の絵素ドットがサブ画素を構成し、その各サブ画素がゲート線毎に絵素ドット1個分ずれて配列しているので、各サブ画素の配列が所謂デルタ配列になっている。   According to the above configuration, a pair of pixel dots adjacent via the source line constitutes a sub-pixel, and each sub-pixel is arranged shifted by one pixel dot for each gate line. The arrangement of the sub-pixels is a so-called delta arrangement.

そして、複数のゲート線が互いに隣り合った2本毎に接続されている場合には、1本のゲート線にゲート信号を供給することにより、そのゲート線に接続された隣のゲート線にも同一のゲート信号が供給されることになる。そのため、それら2本のゲート線に接続された全てのスイッチング素子(例えばTFT)がオン状態になり、2行分の全てのサブ画素がソース信号を書き込める状態になる。ここで、各サブ画素は上記のように絵素ドット1個分ずれて配列しているので、各行のサブ画素には別々のソース線によってソース信号が書き込むことになる。これにより、互いに隣り合ったゲート線が2本ずつ接続されていても、ソース信号が混信する恐れがない。従って、ゲート線にゲート信号を供給するゲートドライバ(駆動用IC)の個数が、ゲート線に1本ずつゲート信号を供給する場合の1/2になる。   When a plurality of gate lines are connected to each other adjacent to each other, by supplying a gate signal to one gate line, the adjacent gate line connected to the gate line is also supplied. The same gate signal is supplied. Therefore, all the switching elements (for example, TFTs) connected to these two gate lines are turned on, and all the sub-pixels for two rows can write the source signal. Here, since the sub-pixels are arranged so as to be shifted by one pixel dot as described above, the source signal is written to the sub-pixels of each row by separate source lines. Thus, even if two adjacent gate lines are connected to each other, there is no possibility that the source signal will interfere. Accordingly, the number of gate drivers (driving ICs) that supply gate signals to the gate lines is ½ that when one gate signal is supplied to each gate line.

また、複数のソース線が互いに隣り合った2本毎に接続されている場合には、1本のソース線にソース信号を供給することにより、そのソース線に接続された隣のソース線にも同一のソース信号が供給されることになる。ここで、ソース線を介して隣接する1対の絵素ドットがサブ画素を構成しているので、同一の行において隣接する各サブ画素同士については、同一のソース信号が供給される恐れがない。また、隣り合った2行に配列され、絵素ドット1個分ずれて配列される各サブ画素同士については、ゲート線が1本ずつ走査されることになるので、同一のソース信号が供給される恐れがない。これらのことにより、互いに隣り合ったソース線が2本ずつ接続されいていても、ソース信号が混信する恐れがないことになる。従って、ソース線にソース信号を供給するソースドライバ(駆動用IC)の個数が、ソース線に1本ずつソース信号を供給する場合の1/2になる。   In addition, when a plurality of source lines are connected every two adjacent to each other, by supplying a source signal to one source line, the adjacent source line connected to the source line is also supplied. The same source signal is supplied. Here, since a pair of pixel dots adjacent via the source line constitutes a sub-pixel, there is no possibility that the same source signal is supplied to each adjacent sub-pixel in the same row. . In addition, since the gate lines are scanned one by one for each of the sub-pixels arranged in two adjacent rows and shifted by one pixel dot, the same source signal is supplied. There is no fear. As a result, even if two adjacent source lines are connected to each other, there is no possibility that the source signal will interfere. Accordingly, the number of source drivers (driving ICs) that supply source signals to the source lines is ½ that when source signals are supplied to the source lines one by one.

このように、本発明に係る表示装置では、互いに隣り合ったゲート線が2本毎に接続されていることにより、ゲートドライバの数が削減され、或いは、互いに隣り合ったソース線が2本毎に接続されていることにより、ソースドライバの数が削減され、しかも、各サブ画素は、色分散性が一般的に優れるデルタ配列に配列しているので、画素の粗さに起因する表示品位の低下も最小限に抑止される。そのため、ゲートドライバやソースドライバのような駆動用ICの個数を減らしても、従来よりも表示品位の低下が抑止される。   Thus, in the display device according to the present invention, the number of gate drivers is reduced by connecting two adjacent gate lines to each other, or the number of source lines adjacent to each other is two. Connected to each other, the number of source drivers is reduced, and the sub-pixels are arranged in a delta arrangement having generally excellent color dispersion, so that the display quality due to the roughness of the pixels can be reduced. The decline is also minimized. Therefore, even if the number of driving ICs such as gate drivers and source drivers is reduced, the display quality is prevented from lowering than in the past.

また、本発明に係る表示装置は、行列状に設けられた複数の画素電極と、該各画素電極同士の間で行方向に延びる複数のゲート線と、上記各画素電極同士の間で列方向に延びる複数のソース線と、上記複数のゲート線及びソース線に接続されたスイッチング素子と、上記画素電極に対応して規定された絵素ドットとを備えた表示装置であって、上記ソース線を介して隣接する1対の絵素ドットが、サブ画素を構成し、上記サブ画素が、上記ゲート線の延びる方向に該ゲート線毎に上記絵素ドット1個分ずれて配列され、上記サブ画素の各画素電極が、上記複数のソース線の何れか1本から上記スイッチング素子を介して同一のソース信号が供給されるように構成され、上記ゲート線が、上記各画素電極の間に1行おきに設けられ、上記スイッチング素子が、上記ゲート線の延びる方向に沿って上記サブ画素毎に上下交互に設けられていることを特徴とする。   The display device according to the present invention includes a plurality of pixel electrodes provided in a matrix, a plurality of gate lines extending in a row direction between the pixel electrodes, and a column direction between the pixel electrodes. A display device comprising: a plurality of source lines extending to a plurality of gate lines; a switching element connected to the plurality of gate lines and the source lines; and a picture element dot defined corresponding to the pixel electrode. A pair of picture element dots adjacent to each other through a sub-pixel constitutes a sub-pixel, and the sub-pixels are arranged shifted by one picture-element dot for each gate line in the extending direction of the gate line. Each pixel electrode of the pixel is configured such that the same source signal is supplied from any one of the plurality of source lines via the switching element, and the gate line is 1 between the pixel electrodes. Provided every other line, the above switch Ring element, characterized in that provided above and below alternately for each of the sub-pixels along the direction of extension of the gate line.

上記の構成によれば、ソース線を介して隣接する1対の絵素ドットがサブ画素を構成し、その各サブ画素がゲート線毎に絵素ドット1個分ずれて配列しているので、各サブ画素の配列が所謂デルタ配列になっている。そして、1本のゲート線を走査することにより、そのゲート線の側方に、サブ画素毎に上下交互に設けられたスイッチング(例えばTFT)がオン状態になる。つまり、そのゲート線の両側の2行分のサブ画素がソース信号を書き込める状態になる。ここで、各サブ画素は上記のように絵素ドット1個分ずれて配列しているので、各行のサブ画素には別々のソース線によってソース信号が書き込むことになる。これにより、ゲート線1本で2行分のサブ画素を走査しても、ソース信号が混信する恐れがないことになる。従って、ゲート線にゲート信号を供給するゲートドライバ(駆動用IC)の個数が、ゲート線に1本ずつゲート信号を供給する場合の1/2になる。   According to the above configuration, a pair of pixel dots adjacent via the source line constitutes a sub-pixel, and each sub-pixel is arranged shifted by one pixel dot for each gate line. The arrangement of the sub-pixels is a so-called delta arrangement. Then, by scanning one gate line, switching (for example, TFT) provided alternately above and below for each subpixel is turned on the side of the gate line. That is, the sub-pixels for two rows on both sides of the gate line can write the source signal. Here, since the sub-pixels are arranged so as to be shifted by one pixel dot as described above, the source signal is written to the sub-pixels of each row by separate source lines. As a result, there is no possibility that the source signal will interfere even if the sub-pixels for two rows are scanned with one gate line. Accordingly, the number of gate drivers (driving ICs) that supply gate signals to the gate lines is ½ that when one gate signal is supplied to each gate line.

このように、本発明に係る表示装置では、ゲートドライバの数が削減され、しかも、各サブ画素は、色分散性が一般的に優れるデルタ配列に配列しているので、画素の粗さに起因する表示品位の低下も最小限に抑止される。そのため、ゲートドライバのような駆動用ICの個数を減らしても、従来よりも表示品位の低下が抑止される。   As described above, in the display device according to the present invention, the number of gate drivers is reduced, and the sub-pixels are arranged in a delta arrangement that is generally excellent in chromatic dispersion. Degradation of display quality is also minimized. For this reason, even if the number of driving ICs such as gate drivers is reduced, the display quality is prevented from lowering than before.

上記スイッチング素子が、上記各絵素ドット毎に設けられていると共に、上記各サブ画素内の上記絵素ドット同士の間に延びる上記ソース線に接続されていてもよい。   The switching element may be provided for each of the pixel dots, and may be connected to the source line extending between the pixel dots in each of the sub-pixels.

上記の構成によれば、各サブ画素において、ソース信号が、サブ画素内の各絵素ドットの間に延びるソース線と、そのソース線に接続された2つのスイッチング素子とを介して、各絵素ドットを構成する画素電極に書き込まれることになる。   According to the above configuration, in each subpixel, the source signal is transmitted to each picture via the source line extending between the pixel dots in the subpixel and the two switching elements connected to the source line. It is written in the pixel electrode constituting the elementary dot.

上記サブ画素では、上記各画素電極同士が互いに接続され、上記スイッチング素子が、上記各サブ画素毎に設けられていると共に、上記各サブ画素内の上記絵素ドット同士の間に延びる上記ソース線に接続されていてもよい。   In the sub-pixel, the pixel electrodes are connected to each other, the switching element is provided for each sub-pixel, and the source line extends between the pixel dots in each sub-pixel. It may be connected to.

上記の構成によれば、各サブ画素において、ソース信号が、サブ画素内の各絵素ドットの間に延びるソース線と、そのソース線に接続された1つのスイッチング素子とを介して、各絵素ドットを構成する画素電極に書き込まれることになる。そのため、画像表示に必要なスイッチング素子の個数は、各絵素ドット毎にスイッチング素子が設けられている場合の1/2になる。   According to the above configuration, in each subpixel, the source signal is transmitted to each picture via the source line extending between the pixel dots in the subpixel and one switching element connected to the source line. It is written in the pixel electrode constituting the elementary dot. For this reason, the number of switching elements required for image display is ½ of the number of switching elements provided for each pixel dot.

上記サブ画素では、上記各画素電極が互いに接続され、上記スイッチング素子が、上記各サブ画素毎に設けられていると共に、上記各サブ画素の側部に沿って延びる上記ソース線に接続されていてもよい。   In the subpixel, the pixel electrodes are connected to each other, and the switching element is provided for each of the subpixels, and is connected to the source line extending along the side portion of the subpixels. Also good.

上記の構成によれば、各サブ画素において、ソース信号が、サブ画素の側部に沿って延びるソース線と、そのソース線に接続された1つのスイッチング素子とを介して、各絵素ドットを構成する画素電極に書き込まれることになる。そのため、画像表示に必要なスイッチング素子の個数は、各絵素ドット毎にスイッチング素子が設けられている場合の1/2になる。   According to the above configuration, in each sub-pixel, the source signal is supplied to each pixel dot via the source line extending along the side of the sub-pixel and the one switching element connected to the source line. Data is written to the pixel electrode that constitutes it. For this reason, the number of switching elements required for image display is ½ of the number of switching elements provided for each pixel dot.

行列状に配列される複数の仮想サブ画素に対応した映像信号データを出力するデータ出力部と、上記データ出力部から出力された上記映像信号データを、実際に上記サブ画素へ入力される画像データに変換する変換部とを備え、上記変換部は、上記サブ画素の中心位置が上記仮想サブ画素の中心位置に一致しない場合には、該サブ画素に対して上記ゲート線が延びる方向に隣接する2つの仮想サブ画素を選択し、該各仮想サブ画素の中心位置と上記サブ画素の中心位置との各距離に応じて上記映像信号データを比例配分することにより、上記映像信号データを上記画像データに変換するように構成されていてもよい。   A data output unit that outputs video signal data corresponding to a plurality of virtual sub-pixels arranged in a matrix, and image data that is actually input to the sub-pixels from the video signal data output from the data output unit A conversion unit that converts to a sub-pixel, and the conversion unit is adjacent to the sub-pixel in a direction in which the gate line extends when the center position of the sub-pixel does not match the center position of the virtual sub-pixel. By selecting two virtual sub-pixels and proportionally distributing the video signal data according to the distances between the center position of each virtual sub-pixel and the center position of the sub-pixel, the video signal data is converted to the image data. It may be configured to convert to

一般に、デルタ配列の各サブ画素の中心位置と、マトリクス状に配列される(ストライプ配列の)各仮想サブ画素の中心位置とは一致することがない。   In general, the center position of each sub pixel in the delta arrangement does not coincide with the center position of each virtual sub pixel arranged in a matrix (in a stripe arrangement).

上記の構成によれば、両者の中心位置が一致しない(ずれている)箇所では、変換部によって両者の中心位置のずれている距離に応じて各映像信号データを比例配分することにより、ストライプ配列の映像信号データが、デルタ配列に対応した画像データに変換される。これにより、本発明のようなデルタ配列の液晶表示装置において、例えば、ストライプ配列のビデオデータによって画像表示することが可能になる。   According to the above configuration, at locations where the center positions of the two do not match (shift), the video signal data is proportionally distributed according to the distance at which the center positions of the two are shifted by the conversion unit, thereby providing a stripe arrangement. Are converted into image data corresponding to the delta arrangement. As a result, in the liquid crystal display device having the delta arrangement as in the present invention, for example, it is possible to display an image using the video data having the stripe arrangement.

上記複数のソース線が、互いに隣り合った2本毎に接続され、上記ゲート線の延びる方向に隣接する3つの上記サブ画素が、1つの画素を構成し、上記画素の上記ソース線の延びる方向の大きさが、該画素の上記ゲート線が延びる方向の大きさの1/2であってもよい。   The plurality of source lines are connected every two adjacent to each other, and the three sub-pixels adjacent in the extending direction of the gate line constitute one pixel, and the extending direction of the source line of the pixel May be ½ of the size of the pixel in the direction in which the gate line extends.

上記の構成によれば、画素のソース線の延びる方向の大きさが、画素のゲート線の延びる方向の大きさの1/2であるので、例えば、3色のサブ画素が列方向にストライプ状に配列した正方形の画素が行方向に2倍になって、ソース線の本数が1/2になったことになる。   According to the above configuration, since the size of the pixel source line in the extending direction is ½ of the size of the pixel gate line in the extending direction, for example, three color sub-pixels are striped in the column direction. This means that the square pixels arranged in (2) are doubled in the row direction, and the number of source lines is halved.

本発明に係る表示装置は、ソース線を介して隣接する1対の絵素ドットによりサブ画素を構成し、そのサブ画素がデルタ配列していると共に、互いに隣り合ったゲート線を2本毎に接続されていることにより、ゲートドライバの数が削減でき、或いは、互いに隣り合ったソース線が2本毎に接続されていることにより、ソースドライバの数が削減できる。しかも、各サブ画素は、色分散性が一般的に優れているデルタ配列に配列しているので、画素の粗さに起因する表示品位の低下も最小限に抑止することができる。そのため、ゲートドライバやソースドライバのような駆動用ICの個数を減らしても、従来よりも表示品位の低下を抑止することができる。   In the display device according to the present invention, subpixels are configured by a pair of pixel dots adjacent via a source line, the subpixels are arranged in a delta arrangement, and gate lines adjacent to each other are arranged every two gate lines. The number of gate drivers can be reduced by being connected, or the number of source drivers can be reduced by connecting two adjacent source lines every two. In addition, since the sub-pixels are arranged in a delta arrangement that is generally excellent in color dispersion, it is possible to suppress a decrease in display quality due to pixel roughness. For this reason, even if the number of driving ICs such as gate drivers and source drivers is reduced, it is possible to suppress the deterioration in display quality as compared with the conventional case.

以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、表示装置の例として、TFTをスイッチング素子として用いた液晶表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス(EL)表示装置、無機EL表示装置等の各種表示装置に適用することができる。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, a liquid crystal display device using TFTs as switching elements will be described as an example of a display device. However, the display device of the present invention can be applied not only to a liquid crystal display device but also to various display devices such as an organic electroluminescence (EL) display device and an inorganic EL display device.

《発明の実施形態1》
図1は、本発明の実施形態1に係る液晶表示装置を構成する液晶表示パネル30の断面模式図であり、図3は、本発明の液晶表示装置50の構成概略図である。
Embodiment 1 of the Invention
FIG. 1 is a schematic cross-sectional view of a liquid crystal display panel 30 constituting a liquid crystal display device according to Embodiment 1 of the present invention, and FIG. 3 is a schematic configuration diagram of a liquid crystal display device 50 of the present invention.

液晶表示装置50は、液晶表示パネル30と、映像信号データを出力するデータ出力部(不図示)と、そのデータ出力部から出力された映像信号データを画像データに変換(スケーリング)する変換部19と、変換部19からの画像データが入力されるシステム制御部18と、システム制御部18からの画像データが入力されるゲートドライバ18a及びソースドライバ18bとにより構成されている。   The liquid crystal display device 50 includes a liquid crystal display panel 30, a data output unit (not shown) that outputs video signal data, and a conversion unit 19 that converts (scaling) the video signal data output from the data output unit into image data. And a system control unit 18 to which image data from the conversion unit 19 is input, and a gate driver 18a and a source driver 18b to which image data from the system control unit 18 are input.

液晶表示パネル30は、アクティブマトリクス基板10と、それに対向するように設けられた対向基板20と、両基板10及び20との間に挟持された液晶層25とを備えている。   The liquid crystal display panel 30 includes an active matrix substrate 10, a counter substrate 20 provided so as to face the active matrix substrate 10, and a liquid crystal layer 25 sandwiched between both the substrates 10 and 20.

図2は、液晶表示パネル30を構成するアクティブマトリクス基板10aの平面模式図である。このアクティブマトリクス基板10aは、図1中のアクティブマトリクス基板10に対応している。また、図2中の画素電極4上のR、G及びBという表記は、対向基板20に設けられたカラーフィルター12の着色層の色(赤、緑及び青)をそれぞれ示している。   FIG. 2 is a schematic plan view of the active matrix substrate 10a constituting the liquid crystal display panel 30. FIG. This active matrix substrate 10a corresponds to the active matrix substrate 10 in FIG. In addition, the notations R, G, and B on the pixel electrode 4 in FIG. 2 indicate the colors (red, green, and blue) of the colored layers of the color filter 12 provided on the counter substrate 20, respectively.

このアクティブマトリクス基板10aには、複数の画素電極4が行列状に設けられ、複数のゲート線1が各画素電極4同士の間で行方向に設けられ、複数のソース線2が各画素電極4同士の間で列方向に設けられている。   In the active matrix substrate 10a, a plurality of pixel electrodes 4 are provided in a matrix, a plurality of gate lines 1 are provided in the row direction between the pixel electrodes 4, and a plurality of source lines 2 are provided for each pixel electrode 4. It is provided in the column direction between them.

ここで、画素電極4は、1つの絵素ドットを構成し、各ソース線2を介して隣接する一対の画素電極4は、サブ画素を構成している。また、このサブ画素は、ゲート線1が延びる方向にゲート線1毎に絵素ドット1個分ずれて配列している。さらに、各サブ画素には、その中央に延びる、つまり、上記一対の画素電極4の間に延びるソース線2とゲート線1との交差部分に、各画素電極4に対応して一対のTFT3が設けられている。これによって、各サブ画素の各画素電極4には、その中央に延びるソース線2と、そのソース線2に接続された一対のTFT3とを介して同一のソース信号が供給されることになる。   Here, the pixel electrode 4 forms one picture element dot, and a pair of pixel electrodes 4 adjacent to each other via each source line 2 forms a sub-pixel. Further, the sub-pixels are arranged so as to be shifted by one pixel dot for each gate line 1 in the direction in which the gate line 1 extends. Further, each sub-pixel has a pair of TFTs 3 corresponding to each pixel electrode 4 at the intersection of the source line 2 and the gate line 1 extending in the center, that is, extending between the pair of pixel electrodes 4. Is provided. Thus, the same source signal is supplied to each pixel electrode 4 of each sub-pixel via the source line 2 extending in the center and the pair of TFTs 3 connected to the source line 2.

さらに、互いに隣り合ったソース線2は、行列状に画素電極4が設けられていない非表示領域において、2本毎に接続されている。   Further, the source lines 2 adjacent to each other are connected every two in the non-display region where the pixel electrodes 4 are not provided in a matrix.

なお、図2中には図示していないが、各ゲート線1の間に各ゲート線1に沿って相互に平行に延びるように、複数の容量線が設けられていてもよい。   Although not shown in FIG. 2, a plurality of capacitance lines may be provided between the gate lines 1 so as to extend in parallel with each other along the gate lines 1.

また、アクティブマトリクス基板10a(10)は、絶縁基板6a上に、ゲート絶縁膜及び層間絶縁膜5が順に積層された積層構造になっている。   The active matrix substrate 10a (10) has a stacked structure in which a gate insulating film and an interlayer insulating film 5 are sequentially stacked on an insulating substrate 6a.

ガラス基板6aとゲート絶縁膜との層間には、ゲート線1が設けられている。このゲート線1は、各TFT3に対応してその側方に突出したゲート電極を有している。   A gate line 1 is provided between the glass substrate 6a and the gate insulating film. The gate line 1 has a gate electrode protruding to the side corresponding to each TFT 3.

ゲート絶縁膜と層間絶縁膜5との層間には、TFT3を構成する半導体層が設けられている。この半導体層の上層には、各TFT3に対応してソース線2から側方に突出したソース電極と、そのソース電極に対峙するドレイン電極とが設けられている。   A semiconductor layer constituting the TFT 3 is provided between the gate insulating film and the interlayer insulating film 5. On the upper layer of the semiconductor layer, a source electrode protruding laterally from the source line 2 corresponding to each TFT 3 and a drain electrode facing the source electrode are provided.

層間絶縁膜5上には、ドレイン電極にコンタクトホールを介して接続された画素電極4が設けられている。そして、画素電極4上には、配向膜21aが設けられている。   On the interlayer insulating film 5, a pixel electrode 4 connected to the drain electrode through a contact hole is provided. An alignment film 21 a is provided on the pixel electrode 4.

対向基板20は、絶縁基板6b上に、カラーフィルター12、オーバーコート層(不図示)、共通電極13及び配向膜21bが順に積層された積層構造になっている。   The counter substrate 20 has a stacked structure in which a color filter 12, an overcoat layer (not shown), a common electrode 13, and an alignment film 21b are stacked in this order on an insulating substrate 6b.

カラーフィルター12には、各サブ画素に対応して赤、緑及び青のうちの1色の着色層が設けられ、各着色層の間にはブラックマトリクス11が設けられている。   The color filter 12 is provided with a colored layer of one color of red, green and blue corresponding to each sub-pixel, and a black matrix 11 is provided between the colored layers.

ここで、図2に示すように、サブ画素の各絵素ドットは、同じ色が表示されるように構成されている。そして、各サブ画素が、ゲート線1毎に絵素ドット1個分ずれて配列しているので、各サブ画素の配列が所謂デルタ配列になっている。   Here, as shown in FIG. 2, each pixel dot of the sub-pixel is configured to display the same color. Since each sub-pixel is arranged so as to be shifted by one picture element dot for each gate line 1, the arrangement of each sub-pixel is a so-called delta arrangement.

液晶層25は、電気光学特性を有するネマチック液晶材料からなる液晶分子により構成されている。   The liquid crystal layer 25 is composed of liquid crystal molecules made of a nematic liquid crystal material having electro-optical characteristics.

このように、液晶表示パネル30では、各画素電極4毎に1つの絵素ドットが構成され、ソース線2を介して隣接する一対の絵素ドットによりサブ画素が構成されており、各サブ画素が、ゲート線1毎に絵素ドット1個分ずれたデルタ配列になっている。   As described above, in the liquid crystal display panel 30, one picture element dot is configured for each pixel electrode 4, and a sub pixel is configured by a pair of pixel dots adjacent via the source line 2. However, each gate line 1 has a delta arrangement shifted by one pixel dot.

そして、画像を表示する際には、ゲート線1からゲート信号がTFT3に供給され、そのゲート線1に接続された全てのTFT3がオン状態になる。それと同時に、ソース線2からソース信号がTFT3に供給され、画素電極4に所定の電荷が書き込まれる。これによって、画素電極4と共通電極13との間で電位差が生じ、液晶層25からなる液晶容量に所定の電圧が印加される。そして、液晶表示パネル30では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。   When an image is displayed, a gate signal is supplied from the gate line 1 to the TFT 3, and all the TFTs 3 connected to the gate line 1 are turned on. At the same time, a source signal is supplied from the source line 2 to the TFT 3, and a predetermined charge is written into the pixel electrode 4. As a result, a potential difference is generated between the pixel electrode 4 and the common electrode 13, and a predetermined voltage is applied to the liquid crystal capacitor formed of the liquid crystal layer 25. The liquid crystal display panel 30 displays an image by adjusting the transmittance of light incident from the outside by utilizing the change in the alignment state of liquid crystal molecules according to the magnitude of the applied voltage.

このとき、液晶表示パネル30では、互いに隣り合ったソース線2が2本毎に接続されているので、1本のソース線2にソース信号を供給することにより、そのソース線2に接続された隣りのソース線2にも同一のソース信号が供給されることになる。   At this time, in the liquid crystal display panel 30, the source lines 2 adjacent to each other are connected every two lines. Therefore, by supplying a source signal to one source line 2, the source lines 2 are connected to the source line 2. The same source signal is also supplied to the adjacent source line 2.

しかしながら、液晶表示パネル30では、上記のようにソース線2を介して隣接する1対の絵素ドットがサブ画素を構成しているので、同じ行において隣接する各サブ画素同士には、所定のソース線2とその2本隣のソース線2とによってソース信号が供給される。そのため、互いに隣り合ったソース線2が2本毎に接続されていても、同じ行において隣り合った各サブ画素同士には、同一のソース信号が供給される恐れがないことになる。   However, in the liquid crystal display panel 30, as described above, a pair of adjacent pixel dots via the source line 2 constitutes a sub-pixel, so that each sub-pixel adjacent in the same row has a predetermined value. A source signal is supplied by the source line 2 and the two adjacent source lines 2. Therefore, even if two adjacent source lines 2 are connected every two lines, there is no fear that the same source signal is supplied to the adjacent sub-pixels in the same row.

また、隣り合った2行に配列され、絵素ドット1個分重なっている各サブ画素同士については、ゲート信号が供給されるゲート線1が互いに異なり、液晶表示パネル30がゲート線1を1本ずつ走査するように構成されているので、互いに隣り合ったソース線2が2本毎に接続されていても、同一のソース信号が供給される恐れがないことになる。   In addition, for each of the sub-pixels arranged in two adjacent rows and overlapped by one picture element dot, the gate lines 1 to which the gate signal is supplied are different from each other, and the liquid crystal display panel 30 sets the gate lines 1 to 1. Since the scanning is performed line by line, even if two adjacent source lines 2 are connected to each other, there is no possibility that the same source signal is supplied.

このように、互いに隣り合ったソース線2が2本毎に接続されていても、ソース信号が混信する恐れがないので、ソース信号を供給するソース線2の個数が、ソース線に1本毎にソース信号を供給する場合の1/2になる。従って、図3ではソースドライバ18bを1個のものとして図示しているが、実際には、ソースドライバ18b(駆動用IC)の個数を減らすことができる。   In this way, even if the source lines 2 adjacent to each other are connected every two lines, there is no possibility that the source signals will interfere with each other. Therefore, the number of source lines 2 that supply the source signals is one for each source line. It becomes 1/2 of the case where the source signal is supplied to. Therefore, in FIG. 3, the source driver 18b is shown as one, but in practice, the number of source drivers 18b (driving ICs) can be reduced.

次に、本発明の液晶表示装置50を構成する液晶表示パネル30の製造方法について説明する。なお、以下の製造方法は代表例であり、これに限定されるものではない。   Next, the manufacturing method of the liquid crystal display panel 30 which comprises the liquid crystal display device 50 of this invention is demonstrated. In addition, the following manufacturing methods are representative examples and are not limited thereto.

<アクティブマトリクス基板作製工程>
まず、ガラス基板等の絶縁基板6a上の基板全体に、Ta、TaMo合金等からなる金属膜(厚さ1000〜2000Å)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称する)によりパターン形成して、ゲート線1及びゲート電極を形成する。
<Active matrix substrate manufacturing process>
First, a metal film (thickness 1000 to 2000 mm) made of Ta, TaMo alloy or the like is formed on the entire substrate on the insulating substrate 6a such as a glass substrate by a sputtering method, and then a photolithography technique (Photo Engraving Process, hereinafter). , Referred to as “PEP technology”) to form a gate line 1 and a gate electrode.

次いで、ゲート線1等が形成された基板全体に、CVD(Chemical Vapor Deposition)法により窒化シリコン膜(厚さ4000Å程度)、アモルファスシリコン膜(厚さ500Å程度)及び窒化シリコン膜(厚さ500Å程度)を順に成膜する。ここで、下層の窒化シリコン膜は、ゲート絶縁膜となり、上層の窒化シリコン膜は、エッチストッパ膜となる。   Next, a silicon nitride film (thickness of about 4000 mm), an amorphous silicon film (thickness of about 500 mm), and a silicon nitride film (thickness of about 500 mm) are formed on the entire substrate on which the gate line 1 and the like are formed by a CVD (Chemical Vapor Deposition) method. ) In order. Here, the lower silicon nitride film becomes a gate insulating film, and the upper silicon nitride film becomes an etch stopper film.

次いで、PEP技術によりエッチストッパ膜をエッチング除去して、ソース電極及びドレイン電極とのコンタクト部分となるアモルファスシリコン膜を露出させる。   Next, the etch stopper film is removed by etching using the PEP technique to expose the amorphous silicon film that becomes a contact portion with the source electrode and the drain electrode.

次いで、PEP技術によりアモルファスシリコン膜を島状にパターン形成して、半導体層を形成する。   Next, the amorphous silicon film is patterned into an island shape by PEP technology to form a semiconductor layer.

次いで、半導体層が形成された基板全体に、Ti等からなる金属膜(厚さ1000〜2000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターン形成して、ソース線2、ソース電極及びドレイン電極を形成する。   Next, a metal film (thickness 1000 to 2000 mm) made of Ti or the like is formed on the entire substrate on which the semiconductor layer is formed by a sputtering method, and then patterned by the PEP technique, so that the source line 2, the source electrode, A drain electrode is formed.

ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザーアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、TFT3の特性を向上させることができる。   Here, the semiconductor layer may be formed of an amorphous silicon film as described above. Alternatively, a polysilicon film may be formed, or the amorphous silicon film and the polysilicon film are subjected to laser annealing to be crystallized. May be improved. Thereby, the moving speed of the electrons in the semiconductor layer is increased, and the characteristics of the TFT 3 can be improved.

次いで、ソース線2等が形成された基板全体に、CVD法により窒化シリコン膜(厚さ3000Å程度)等を成膜して、層間絶縁膜5を形成する。   Next, a silicon nitride film (thickness of about 3000 mm) or the like is formed on the entire substrate on which the source line 2 and the like are formed by a CVD method to form an interlayer insulating film 5.

次いで、層間絶縁膜5のドレイン電極に対応する部分をエッチング除去して、コンタクトホールを形成する。   Next, a portion corresponding to the drain electrode of the interlayer insulating film 5 is removed by etching to form a contact hole.

次いで、層間絶縁膜11上の基板全体に、ITO(Indium Tin Oxide)膜からなる透明導電膜(厚さ1000Å程度)をスパッタリング法により成膜し、その後、PEP技術によりパターン形成して、画素電極4を形成する。   Next, a transparent conductive film (thickness of about 1000 mm) made of an ITO (Indium Tin Oxide) film is formed on the entire substrate on the interlayer insulating film 11 by a sputtering method, and then a pattern is formed by a PEP technique to form a pixel electrode. 4 is formed.

次いで、画素電極4上の基板全体に、ポリイミド樹脂を厚さ500〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜21aを形成する。   Next, a polyimide resin is printed on the entire substrate on the pixel electrode 4 with a thickness of 500 to 1000 mm, and then baked and rubbed in one direction with a rotating cloth to form the alignment film 21a.

以上のようにして、アクティブマトリクス基板10a(10)が作製される。   As described above, the active matrix substrate 10a (10) is manufactured.

<対向基板作製工程>
まず、ガラス基板等の絶縁基板6b上に、Cr薄膜又は黒色樹脂を成膜した後、PEP技術によりパターン形成して、ブラックマトリクス11を形成する。
<Opposite substrate manufacturing process>
First, a Cr thin film or a black resin is formed on an insulating substrate 6b such as a glass substrate, and then a black matrix 11 is formed by pattern formation using a PEP technique.

次いで、ブラックマトリクス11の間のそれぞれに、顔料分散法等を用いて、赤、緑及び青の何れかの着色層(厚さ2μm程度)をパターン形成してカラーフィルター12を形成する。   Next, a color filter 12 is formed by patterning any of red, green and blue colored layers (thickness of about 2 μm) between the black matrices 11 using a pigment dispersion method or the like.

次いで、カラーフィルター12上の基板全体に、アクリル樹脂を塗布してオーバーコート層を形成する。   Next, an acrylic resin is applied to the entire substrate on the color filter 12 to form an overcoat layer.

次いで、オーバーコート層上の基板全体に、ITO膜(厚さ1000Å程度)を成膜して、共通電極13を形成する。   Next, an ITO film (thickness of about 1000 mm) is formed on the entire substrate on the overcoat layer to form the common electrode 13.

次いで、画素電極4上の基板全体に、ポリイミド樹脂を厚さ500〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜21bを形成する。   Next, a polyimide resin is printed on the entire substrate on the pixel electrode 4 with a thickness of 500 to 1000 mm, and then baked and rubbed in one direction with a rotating cloth to form the alignment film 21b.

上記のようにして、対向基板20を作製することができる。   As described above, the counter substrate 20 can be manufactured.

<液晶表示パネル作製工程>
まず、アクティブマトリクス基板10(10a)及び対向基板20のうちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチック又はシリカからなる球状のスペーサーを散布する。
<Liquid crystal display panel manufacturing process>
First, a seal material made of a thermosetting epoxy resin or the like is applied to one of the active matrix substrate 10 (10a) and the counter substrate 20 by screen printing in a frame-like pattern lacking the liquid crystal inlet portion, and the other A spherical spacer made of plastic or silica having a diameter corresponding to the thickness of the liquid crystal layer is scattered on the substrate.

次いで、アクティブマトリクス基板10(10a)と対向基板20とを貼り合わせ、シール材料を硬化させて、空の液晶表示パネルを作製する。   Next, the active matrix substrate 10 (10a) and the counter substrate 20 are bonded together, and the sealing material is cured to produce an empty liquid crystal display panel.

次いで、空の液晶表示パネルに、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射により、液晶材料を封止する。これによって、液晶層25が形成される。   Next, after injecting a liquid crystal material into an empty liquid crystal display panel by a decompression method, a UV curable resin is applied to the liquid crystal injection port, and the liquid crystal material is sealed by UV irradiation. Thereby, the liquid crystal layer 25 is formed.

以上のようにして、液晶表示パネル30が作製される。   As described above, the liquid crystal display panel 30 is manufactured.

次に、本発明の液晶表示装置50の画像表示方法について説明する。   Next, an image display method of the liquid crystal display device 50 of the present invention will be described.

ここで、液晶表示装置50(液晶表示パネル30)のサブ画素の配列は、デルタ配列であるので、マトリクス状に配列される複数の仮想サブ画素に対応した映像信号データ(例えば、ストライプ配列用のビデオデータ)を、デルタ配列用に変換する必要がある。   Here, since the arrangement of the sub-pixels of the liquid crystal display device 50 (liquid crystal display panel 30) is a delta arrangement, video signal data (for example, for stripe arrangement) corresponding to a plurality of virtual sub-pixels arranged in a matrix form. Video data) needs to be converted for delta arrangement.

具体的には、ソース線2を介して隣接する同一色が表示されるの2つの画素電極4を1サブ画素としているので、サブ画素の大きさは、1つの画素電極を1サブ画素としている場合と比較して2倍となり、サブ画素の個数は1/2になる。そのため、横方向(ゲート線1が延びる方向)の画像データを1/2にスケーリングしてやる必要がある。   Specifically, since two pixel electrodes 4 that display the same color adjacent to each other via the source line 2 are set as one sub pixel, the size of the sub pixel is set as one pixel electrode as one sub pixel. Compared to the case, the number of subpixels is halved. Therefore, it is necessary to scale the image data in the horizontal direction (the direction in which the gate line 1 extends) to ½.

このスケーリングする方法としては、所定間隔でデータを切り捨てる方法や線形比例法等の各種スケーリング法が適応できる。   As a scaling method, various scaling methods such as a method of truncating data at a predetermined interval and a linear proportional method can be applied.

以下に、線形比例法について詳細に説明する。   Hereinafter, the linear proportional method will be described in detail.

図6は、液晶表示装置50(液晶表示パネル30)を構成するカラーフィルター12の各着色層(12R、12G及び12B)の配列を示したものである。ここで、各着色層(12R、12G及び12B)の位置は、一対の画素電極4により構成されたサブ画素の位置に対応している。また、図中の○印14Bは、青色の着色層12Bの中心位置を、同じく、△印14Rは、赤色の着色層12Rの中心位置を、同じく▽印14Gは、緑色の着色層12Gの中心位置を、それぞれ示しており、各サブ画素の中心位置と一致している。   FIG. 6 shows the arrangement of the colored layers (12R, 12G and 12B) of the color filter 12 constituting the liquid crystal display device 50 (liquid crystal display panel 30). Here, the position of each colored layer (12R, 12G, and 12B) corresponds to the position of the sub-pixel formed by the pair of pixel electrodes 4. Further, in the figure, the circle mark 14B indicates the center position of the blue colored layer 12B, the triangle mark 14R indicates the center position of the red colored layer 12R, and the triangle mark 14G indicates the center position of the green colored layer 12G. Each position is shown and coincides with the center position of each sub-pixel.

図7は、図6の各着色層(12R、12G及び12B)の輪郭を省略し、各着色層の中心位置(14R、14G及び14B)と、マトリクス状に配列される上記仮想サブ画素15の位置とを示している。   7 omits the outlines of the colored layers (12R, 12G, and 12B) in FIG. 6, and the center positions (14R, 14G, and 14B) of the colored layers and the virtual subpixels 15 arranged in a matrix. And position.

図7の場合、青色の着色層の中心位置14Bと仮想サブ画素15aの中心位置とは一致しているが、赤色の着色層の中心位置14R及び緑色の着色層の中心位置14Gと仮想サブ画素15の中心位置とはそれぞれ一致していないことになる。   In the case of FIG. 7, the center position 14B of the blue colored layer and the center position of the virtual subpixel 15a coincide, but the center position 14R of the red colored layer, the center position 14G of the green colored layer, and the virtual subpixel. The center positions of 15 do not coincide with each other.

ここで、液晶表示装置50は、マトリクス状に配列される複数の仮想サブ画素に対応した映像信号データを出力するデータ出力部と、そのデータ出力部から出力された映像信号データを、実際にサブ画素へ入力される画像データに変換する変換部18とを備えている。   Here, the liquid crystal display device 50 outputs the video signal data corresponding to a plurality of virtual sub-pixels arranged in a matrix and the video signal data output from the data output unit is actually sub- And a conversion unit 18 that converts the image data to be input to the pixels.

次に、変換部18によって映像信号データを画像データに変換する方法について説明する。   Next, a method for converting video signal data into image data by the conversion unit 18 will be described.

まず、データ出力部によって、マトリクス状に配列される複数の仮想サブ画素に対応した映像信号データを出力する。   First, the data output unit outputs video signal data corresponding to a plurality of virtual sub-pixels arranged in a matrix.

次いで、変換部18によって、データ出力部で出力された映像信号データを、実際にサブ画素へ入力される画像データに変換する。   Next, the conversion unit 18 converts the video signal data output from the data output unit into image data that is actually input to the sub-pixels.

この変換部18は、サブ画素の中心位置が仮想サブ画素の中心位置に一致しない場合には、そのサブ画素に対してゲート線1が延びる方向に隣接する2つの仮想サブ画素15を選択して、その各仮想サブ画素15の中心位置とサブ画素の中心位置(14R、14G及び14Bに対応)との各距離に応じて、映像信号データを比例配分することにより、映像信号データを画像データに変換するように構成されている。   When the center position of the sub-pixel does not coincide with the center position of the virtual sub-pixel, the conversion unit 18 selects two virtual sub-pixels 15 adjacent to the sub-pixel in the direction in which the gate line 1 extends. The video signal data is converted into image data by proportionally distributing the video signal data according to the distance between the center position of each virtual sub-pixel 15 and the center position of the sub-pixel (corresponding to 14R, 14G, and 14B). Configured to convert.

具体的には、赤色の着色層の中心位置14Rに対応するサブ画素では、ゲート線1が延びる方向に隣接する2つの仮想サブ画素15a及び15bを選択する。   Specifically, in the sub pixel corresponding to the center position 14R of the red colored layer, two virtual sub pixels 15a and 15b adjacent in the direction in which the gate line 1 extends are selected.

図7に示すように、赤色の着色層の中心位置14R及び仮想サブ画素15aの中心位置の間の距離と赤色の着色層の中心位置14R及び仮想サブ画素15bの中心位置の間の距離との比が2:1である場合には、赤色の着色層の中心位置14Rの画像データは、仮想サブ画素15aに対応する映像信号データと仮想サブ画素15bに対応する映像信号データとを1:2に比例配分したものになる。   As shown in FIG. 7, the distance between the center position 14R of the red colored layer and the center position of the virtual subpixel 15a and the distance between the center position 14R of the red colored layer and the center position of the virtual subpixel 15b When the ratio is 2: 1, the image data at the center position 14R of the red colored layer is obtained by converting the video signal data corresponding to the virtual subpixel 15a and the video signal data corresponding to the virtual subpixel 15b to 1: 2. Will be proportionally distributed.

より具体的には、赤色の着色層の中心位置14Rの階調データ(画像データ)は、仮想サブ画素15aに対応する階調データ(映像信号データ)を1/3倍したものと、仮想サブ画素15bに対応する階調データ(映像信号データ)を2/3倍したものとの和になる。   More specifically, the gradation data (image data) at the center position 14R of the red coloring layer is obtained by multiplying the gradation data (video signal data) corresponding to the virtual subpixel 15a by 1/3, and the virtual sub This is the sum of the gradation data (video signal data) corresponding to the pixel 15b multiplied by 2/3.

また、緑色の着色層の中心位置14Gの画像データについては、仮想サブ画素15bに対応する映像信号データと仮想サブ画素15cに対応する映像信号データとを比例配分したものになる。   The image data at the center position 14G of the green colored layer is a proportional distribution of the video signal data corresponding to the virtual subpixel 15b and the video signal data corresponding to the virtual subpixel 15c.

なお、青色の着色層の中心位置14Bの画像データについては、仮想サブ画素15aの映像信号データそのものになる。   Note that the image data at the center position 14B of the blue colored layer is the video signal data itself of the virtual sub-pixel 15a.

仮に、行列状に配列された複数の仮想サブ画素に対応する映像信号データのうち、m行目のn列目の映像信号データをP(m,n)と表現した場合には、図7中の赤色表示の階調データDr、緑色表示の階調データDg、及び青色表示の階調データDbは、それぞれ以下の式となる。   If the video signal data of the mth row and the nth column among the video signal data corresponding to the plurality of virtual sub-pixels arranged in a matrix is expressed as P (m, n), FIG. The gradation data Dr for red display, the gradation data Dg for green display, and the gradation data Db for blue display are respectively expressed by the following equations.

Dr={P(m,n−1)×1+P(m,n)×2}/3
Dg={P(m,n)×2+P(m,n+1)×1}/3
Db=P(m,n−1)
このような変換処理は、FPGA(Field Programable Gate Array)回路を使えば容易に実行できる。
Dr = {P (m, n−1) × 1 + P (m, n) × 2} / 3
Dg = {P (m, n) × 2 + P (m, n + 1) × 1} / 3
Db = P (m, n-1)
Such conversion processing can be easily executed by using an FPGA (Field Programmable Gate Array) circuit.

また、従来の方法では、ソース線の本数を削減するために、ストライプ配列において、1つのサブ画素の大きさを横方向(行方向)に元のサブ画素の2倍にするしかなく、同色(例えば、赤色)を表示するサブ画素同士の間隔は、元のサブ画素の配列における同色を表示するサブ画素同士の間隔の2倍になっていた。しかしながら、本発明では、各サブ画素がデルタ配列になっているため、同色を表示するサブ画素同士の間隔は、斜め方向になるので、元のサブ画素の配列における同色を表示するサブ画素同士の間隔の約1.41倍になる。そのため、本発明では従来の方法よりも色分散性に優れているので、画素の粗さに起因する表示品位の低下を最小限に抑えることができる。   Further, in the conventional method, in order to reduce the number of source lines, in the stripe arrangement, the size of one subpixel must be twice the original subpixel in the horizontal direction (row direction), and the same color ( For example, the interval between the sub-pixels displaying red) is twice the interval between the sub-pixels displaying the same color in the original sub-pixel arrangement. However, in the present invention, since the sub-pixels are arranged in a delta arrangement, the interval between the sub-pixels displaying the same color is oblique, so that the sub-pixels displaying the same color in the original sub-pixel arrangement are About 1.41 times the interval. Therefore, since the present invention is superior in color dispersion than the conventional method, it is possible to minimize the deterioration in display quality due to pixel roughness.

以上説明したように、本発明の液晶表示装置50は、複数のソース線2が互いに隣り合った2本毎に接続されているので、1本のソース線2にソース信号を供給することにより、そのソース線2に接続された隣のソース線2にも同一のソース信号が供給されることになる。そして、同じ行において隣接する各サブ画素同士については、サブ画素がソース線1を介して隣接する1対の絵素ドットにより構成されているので、同一のソース信号が供給される恐れがない。また、隣接する2行に配列され、絵素ドット1個分が重なった各サブ画素同士については、ゲート線1が1本ずつ走査されることになるので、同じソース信号が供給される恐れがない。これによって、互いに隣り合ったソース線2が2本毎に接続されていても、ソース信号が混信する恐れがないことになる。従って、ソース線2にソース信号を供給するソースドライバ18bの個数が、ソース線に1本ずつソース信号を供給する場合の1/2にすることができる。   As described above, in the liquid crystal display device 50 of the present invention, since the plurality of source lines 2 are connected every two adjacent to each other, by supplying a source signal to one source line 2, The same source signal is supplied to the adjacent source line 2 connected to the source line 2. Then, for each sub-pixel adjacent in the same row, the sub-pixel is composed of a pair of pixel dots adjacent via the source line 1, so there is no fear that the same source signal is supplied. In addition, since the gate lines 1 are scanned one by one for the sub-pixels arranged in two adjacent rows and overlapped by one pixel dot, there is a possibility that the same source signal is supplied. Absent. As a result, even if two adjacent source lines 2 are connected to each other, there is no possibility that the source signal will interfere. Therefore, the number of source drivers 18b that supply source signals to the source line 2 can be halved compared to the case where source signals are supplied to the source lines one by one.

しかも、各サブ画素は、色分散性が一般的に優れるデルタ配列に配列しているので、画素の粗さに起因する表示品位の低下も最小限に抑止される。そのため、ソースドライバ18bのような駆動用ICの個数を減らしても、従来よりも表示品位の低下を抑止することができる。   In addition, since the sub-pixels are arranged in a delta arrangement that is generally excellent in color dispersion, deterioration in display quality due to pixel roughness is suppressed to a minimum. Therefore, even if the number of driving ICs such as the source driver 18b is reduced, it is possible to suppress the deterioration in display quality as compared with the conventional case.

また、ゲート線1の延びる方向に隣接する3つのサブ画素が、1つの画素を構成し、その画素のソース線2の延びる方向の大きさが、画素のゲート線1が延びる方向の大きさの1/2であるので、例えば、3色のサブ画素が列方向にストライプ状に配列した正方形の画素が行方向に2倍になって、ソース線の本数が1/2になったことになる。   Further, three sub-pixels adjacent to each other in the extending direction of the gate line 1 constitute one pixel, and the size of the pixel in the extending direction of the source line 2 is the size of the extending direction of the gate line 1 of the pixel. Therefore, for example, a square pixel in which sub-pixels of three colors are arranged in a stripe shape in the column direction is doubled in the row direction, and the number of source lines is halved. .

さらに、アクティブマトリクス基板10aの代わりに、以下のように構成されたアクティブマトリクス基板10b及び10cとしてもよい。   Furthermore, instead of the active matrix substrate 10a, active matrix substrates 10b and 10c configured as follows may be used.

図4は、アクティブマトリクス基板10bの平面模式図である。   FIG. 4 is a schematic plan view of the active matrix substrate 10b.

このアクティブマトリクス基板10bには、複数の画素電極4がマトリクス状に設けられ、複数のゲート線1が各画素電極4同士の間で行方向に設けられ、複数のソース線2が各画素電極4同士の間で列方向に設けられている。   In the active matrix substrate 10b, a plurality of pixel electrodes 4 are provided in a matrix, a plurality of gate lines 1 are provided in the row direction between the pixel electrodes 4, and a plurality of source lines 2 are provided for each pixel electrode 4. It is provided in the column direction between them.

ここで、各ソース線2を介して隣接する一対の画素電極4同士は、互いに接続されて、サブ画素を構成している。このサブ画素は、上記アクティブマトリクス基板10aと同様に、ゲート線1が延びる方向に絵素ドット1個分ずれて配列している。そして、各サブ画素内の絵素ドットの間に延びるソース線2とゲート線1との交差部分には、各サブ画素毎にTFT3が設けられている。これによって、サブ画素を構成する一対の画素電極4には、その中央に延びるソース線2から1つのTFT3を介して同一のソース信号が供給されることになる。   Here, a pair of pixel electrodes 4 adjacent to each other via each source line 2 are connected to each other to constitute a sub-pixel. Similar to the active matrix substrate 10a, the sub-pixels are arranged so as to be shifted by one pixel dot in the direction in which the gate line 1 extends. A TFT 3 is provided for each sub pixel at the intersection of the source line 2 and the gate line 1 extending between the pixel dots in each sub pixel. As a result, the same source signal is supplied to the pair of pixel electrodes 4 constituting the sub pixel from the source line 2 extending in the center via one TFT 3.

図5は、アクティブマトリクス基板10cの平面模式図である。   FIG. 5 is a schematic plan view of the active matrix substrate 10c.

このアクティブマトリクス基板10cには、複数の画素電極4がマトリクス状に設けられ、複数のゲート線1が各画素電極4同士の間で行方向に設けられ、複数のソース線2が各画素電極4同士の間で列方向に設けられている。   In this active matrix substrate 10c, a plurality of pixel electrodes 4 are provided in a matrix, a plurality of gate lines 1 are provided in the row direction between the pixel electrodes 4, and a plurality of source lines 2 are provided for each pixel electrode 4. It is provided in the column direction between them.

ここで、各ソース線2を介して隣接する一対の画素電極4同士は、互いに接続されて、サブ画素を構成している。このサブ画素は、上記アクティブマトリクス基板10a及びアクティブマトリクス基板10bと同様に、ゲート線1が延びる方向に絵素ドット1個分ずれて配列している。そして、各サブ画素の側部に沿って延びるソース線2とゲート線1との交差部分には、各サブ画素毎にTFT3が設けられている。これによって、サブ画素を構成する一対の画素電極4には、そのサブ画素の側部に沿って延びるソース線2から1つのTFT3を介して同一のソース信号が供給されることになる。   Here, a pair of pixel electrodes 4 adjacent to each other via each source line 2 are connected to each other to constitute a sub-pixel. Similar to the active matrix substrate 10a and the active matrix substrate 10b, the sub-pixels are arranged shifted by one pixel dot in the direction in which the gate line 1 extends. A TFT 3 is provided for each sub pixel at the intersection of the source line 2 and the gate line 1 extending along the side of each sub pixel. As a result, the same source signal is supplied to the pair of pixel electrodes 4 constituting the subpixel from the source line 2 extending along the side portion of the subpixel through one TFT 3.

このアクティブマトリクス基板10b及び10cは、上記アクティブマトリクス基板10aの作製方法に基づいて、TFT3のパターン形状(個数)及び画素電極4のパターン形状を変更することにより、作製することができる。   The active matrix substrates 10b and 10c can be manufactured by changing the pattern shape (number) of the TFTs 3 and the pattern shape of the pixel electrodes 4 based on the manufacturing method of the active matrix substrate 10a.

ここで、各画素電極4同士の接続部分は、ソース線2と重なって寄生容量が発生することになる。そのため、各画素電極4同士の接続部分とソース線2との重なり部分を小さく形成することが望ましい。   Here, the connection portion between the pixel electrodes 4 overlaps with the source line 2 to generate a parasitic capacitance. Therefore, it is desirable to form a small overlapping portion between the connection portion between the pixel electrodes 4 and the source line 2.

このアクティブマトリクス基板10b及び10cにより構成された液晶表示パネルを有する液晶表示装置では、TFT3が、各サブ画素毎に設けられているので、画像表示に必要なTFT3の個数を、各絵素ドット毎にTFT3が設けられている場合の1/2にすることができる。   In the liquid crystal display device having the liquid crystal display panel constituted by the active matrix substrates 10b and 10c, since the TFT 3 is provided for each sub-pixel, the number of TFTs 3 required for image display is determined for each pixel dot. It is possible to reduce to 1/2 that when the TFT 3 is provided.

《発明の実施形態2》
図8は、本発明の実施形態2に係る液晶表示装置(液晶表示パネル)を構成するアクティブマトリクス基板10dの平面模式図である。液晶表示装置及び液晶表示パネルの主要な構成は実施形態1のものと実質的に同じであるので、その説明を省略する。
<< Embodiment 2 of the Invention >>
FIG. 8 is a schematic plan view of an active matrix substrate 10d constituting a liquid crystal display device (liquid crystal display panel) according to Embodiment 2 of the present invention. Since the main structures of the liquid crystal display device and the liquid crystal display panel are substantially the same as those of the first embodiment, description thereof is omitted.

図8中の画素電極4上のR、G及びBという表記は、図2、図4及び図5と同様に、対向基板20に設けられたカラーフィルター12の着色層の色(赤、緑及び青)をそれぞれ示している。   The notations R, G and B on the pixel electrode 4 in FIG. 8 are the colors (red, green and red) of the color layers of the color filter 12 provided on the counter substrate 20 as in FIGS. Blue).

このアクティブマトリクス基板10dには、複数の画素電極4がマトリクス状に設けられ、複数のゲート線1が各画素電極4同士の間で行方向に設けられ、複数のソース線2が各画素電極4同士の間で列方向に設けられている。   In this active matrix substrate 10d, a plurality of pixel electrodes 4 are provided in a matrix, a plurality of gate lines 1 are provided in the row direction between the pixel electrodes 4, and a plurality of source lines 2 are provided for each pixel electrode 4. It is provided in the column direction between them.

ここで、画素電極4は、1つの絵素ドットを構成し、各ソース線2を介して隣接する一対の画素電極4は、サブ画素を構成している。また、このサブ画素は、ゲート線1が延びる方向に、絵素ドット1個分ずれて配列している。さらに、各サブ画素には、その中央に延びる、つまり、上記一対の画素電極4の間に延びるソース線2とゲート線1との交差部分に、各画素電極4に対応して一対のTFT3が設けられている。これによって、各サブ画素の各画素電極4には、その中央に延びるソース線2と、そのソース線2に接続された一対のTFT3とを介して同一のソース信号が供給されることになる。   Here, the pixel electrode 4 forms one picture element dot, and a pair of pixel electrodes 4 adjacent to each other via each source line 2 forms a sub-pixel. The sub-pixels are arranged so as to be shifted by one picture element dot in the direction in which the gate line 1 extends. Further, each sub-pixel has a pair of TFTs 3 corresponding to each pixel electrode 4 at the intersection of the source line 2 and the gate line 1 extending in the center, that is, extending between the pair of pixel electrodes 4. Is provided. Thus, the same source signal is supplied to each pixel electrode 4 of each sub-pixel via the source line 2 extending in the center and the pair of TFTs 3 connected to the source line 2.

さらに、互いに隣り合ったゲート線1は、行列状に画素電極4が設けられていない非表示領域において、2本毎に接続されている。   Further, the gate lines 1 adjacent to each other are connected every two lines in the non-display area where the pixel electrodes 4 are not provided in a matrix.

また、アクティブマトリクス基板10dの断面構造については、実施形態1に記載のアクティブマトリクス10a、10b及び10cと実質的に同じであるので、その説明を省略する。   The cross-sectional structure of the active matrix substrate 10d is substantially the same as that of the active matrices 10a, 10b, and 10c described in the first embodiment, and a description thereof will be omitted.

このアクティブマトリクス基板10dを備えた液晶表示パネルでは、各画素電極4毎に1つの絵素ドットが構成され、ソース線2を介して隣接する一対の絵素ドットによりサブ画素が構成されており、各サブ画素が、ゲート線1毎に絵素ドット1個分ずれたデルタ配列になっている。   In the liquid crystal display panel including the active matrix substrate 10d, one pixel dot is configured for each pixel electrode 4, and a sub pixel is configured by a pair of pixel dots adjacent via the source line 2, Each sub-pixel has a delta arrangement with a shift of one picture element dot for each gate line 1.

そして、画像を表示する際には、ゲート線1からゲート信号がTFT3に供給され、そのゲート線1に接続された全てのTFT3がオン状態になる。それと同時に、ソース線2からソース信号がTFT3に供給され、画素電極4に所定の電荷が書き込まれる。これによって、画素電極4と共通電極13との間で電位差が生じ、液晶層25からなる液晶容量に所定の電圧が印加される。そして、液晶表示パネル30では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。   When an image is displayed, a gate signal is supplied from the gate line 1 to the TFT 3, and all the TFTs 3 connected to the gate line 1 are turned on. At the same time, a source signal is supplied from the source line 2 to the TFT 3, and a predetermined charge is written into the pixel electrode 4. As a result, a potential difference is generated between the pixel electrode 4 and the common electrode 13, and a predetermined voltage is applied to the liquid crystal capacitor formed of the liquid crystal layer 25. The liquid crystal display panel 30 displays an image by adjusting the transmittance of light incident from the outside by utilizing the change in the alignment state of liquid crystal molecules according to the magnitude of the applied voltage.

このとき、液晶表示パネルでは、互いに隣り合ったゲート線1が2本毎に接続されているので、1本のゲート線1にゲート信号を供給することにより、それに接続された隣のゲート線1にも同一のゲート信号が供給されることになる。そのため、それら2本のゲート線1に接続された全てのTFT3がオン状態になり、2行分のサブ画素がソース信号を書き込める状態になる。   At this time, in the liquid crystal display panel, the gate lines 1 adjacent to each other are connected every two lines. Therefore, by supplying a gate signal to one gate line 1, the adjacent gate line 1 connected to the gate line 1 is connected. Also, the same gate signal is supplied. Therefore, all the TFTs 3 connected to the two gate lines 1 are turned on, and the sub pixels for two rows can write the source signal.

ここで、各サブ画素は上記のように絵素ドット1個分ずれて配列しているので、各行のサブ画素には別々のソース線2によってソース信号が書き込むことになる。これにより、互いに隣り合ったゲート線1が2本毎に接続されていても、ソース信号が混信する恐れがないことになる。従って、ゲート線1にゲート信号を供給するゲートドライバ18aの個数が、ゲート線に1本ずつゲート信号を供給する場合の1/2にすることができる。   Here, since each sub-pixel is arranged so as to be shifted by one picture element dot as described above, a source signal is written to the sub-pixel in each row by a separate source line 2. As a result, even if the gate lines 1 adjacent to each other are connected every two lines, there is no possibility that the source signal will interfere. Therefore, the number of gate drivers 18a for supplying gate signals to the gate line 1 can be halved compared to the case of supplying gate signals to the gate lines one by one.

このように、互いに隣り合ったゲート線1が2本毎に接続されていても、ソース信号が混信する恐れがないので、ゲート信号を供給するゲート線1の個数が、ゲート線に1本毎にゲート信号を供給する場合の1/2になる。従って、ゲートドライバ18a(駆動用IC)の個数を減らすことができる。   In this way, even when the gate lines 1 adjacent to each other are connected every two lines, there is no possibility that the source signal will interfere with each other. Therefore, the number of the gate lines 1 that supply the gate signal is one for each gate line. It becomes 1/2 of the case where the gate signal is supplied to. Therefore, the number of gate drivers 18a (driving ICs) can be reduced.

しかも、各サブ画素は、色分散性が一般的に優れるデルタ配列しているので、画素の粗さに起因する表示品位の低下も最小限に抑止される。そのため、ゲートドライバのような駆動用ICの個数を減らしても、従来よりも表示品位の低下を抑止することができる。   In addition, since the sub-pixels are arranged in a delta arrangement that is generally excellent in color dispersion, the deterioration in display quality due to the roughness of the pixels is also minimized. For this reason, even if the number of driving ICs such as gate drivers is reduced, it is possible to suppress the deterioration in display quality as compared with the conventional case.

また、アクティブマトリクス基板10dは、実施形態1のアクティブマトリクス基板10aの作製方法に基づいて、ゲート線1及びソース線2のパターン形状を変更することにより、作製することができる。   The active matrix substrate 10d can be manufactured by changing the pattern shapes of the gate lines 1 and the source lines 2 based on the manufacturing method of the active matrix substrate 10a of the first embodiment.

さらに、対向基板作製工程、液晶表示パネル作製工程及び液晶表示装置の画像表示方法については、実施形態1に記載のものと実質的に同じであるので、その説明を省略する。   Furthermore, the counter substrate manufacturing process, the liquid crystal display panel manufacturing process, and the image display method of the liquid crystal display device are substantially the same as those described in the first embodiment, and thus description thereof is omitted.

また、このアクティブマトリクス基板10dを、実施形態1に記載のアクティブマトリクス10b及び10cのように、サブ画素毎にTFTが設けられた構成にしてもよい。   Further, the active matrix substrate 10d may be configured such that a TFT is provided for each sub-pixel as in the active matrices 10b and 10c described in the first embodiment.

《その他の実施形態》
本発明は、上記実施形態2に記載されたアクティブマトリクス基板10dの代わりに、以下のように構成されたアクティブマトリクス基板10eとしてもよい。
<< Other Embodiments >>
The present invention may be an active matrix substrate 10e configured as follows instead of the active matrix substrate 10d described in the second embodiment.

図9は、アクティブマトリクス基板10eの平面模式図である。   FIG. 9 is a schematic plan view of the active matrix substrate 10e.

このアクティブマトリクス基板10eには、複数の画素電極4がマトリクス状に設けられ、複数のゲート線1が各画素電極4同士の間で行方向に一行おきに設けられ、複数のソース線2が各画素電極4同士の間で列方向に設けられている。   In this active matrix substrate 10e, a plurality of pixel electrodes 4 are provided in a matrix, a plurality of gate lines 1 are provided every other row in the row direction between the pixel electrodes 4, and a plurality of source lines 2 It is provided in the column direction between the pixel electrodes 4.

そして、ゲート線1には、ゲート線1の延びる方向に沿って、サブ画素毎に上下交互に(ゲート線1の側方に互い違いに)TFT3が設けられている。   The gate lines 1 are provided with TFTs 3 alternately in the vertical direction for each sub-pixel along the extending direction of the gate lines 1 (alternately to the side of the gate lines 1).

このアクティブマトリクス基板10eは、実施形態2に記載されたアクティブマトリクス10dにおける2本毎に接続されたゲート線1を、両側方にTFT3が設けられた1本のゲート線1としたものであるので、その作用効果、作製方法及び液晶表示パネルとした場合の画像表示方法については、アクティブマトリクス10dと実質的に同じである。そのため、それらの詳細な説明については省略する。   In this active matrix substrate 10e, the gate lines 1 connected every two in the active matrix 10d described in the second embodiment are replaced with one gate line 1 provided with TFTs 3 on both sides. The operational effects, manufacturing method, and image display method in the case of a liquid crystal display panel are substantially the same as those of the active matrix 10d. Therefore, detailed description thereof will be omitted.

なお、本発明は、上記実施形態に限定されるものではなく、他の構成であってもよい。   In addition, this invention is not limited to the said embodiment, Another structure may be sufficient.

以上説明したように、本発明は、サブ画素のデルタ配列によって、駆動ICの数が削減できるので、AV用の液晶表示装置等について有用である。   As described above, the present invention is useful for AV liquid crystal display devices and the like because the number of drive ICs can be reduced by the delta arrangement of subpixels.

本発明の実施形態1に係る液晶表示パネル30の断面模式図である。It is a cross-sectional schematic diagram of the liquid crystal display panel 30 which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るアクティブマトリクス基板10aの平面模式図である。1 is a schematic plan view of an active matrix substrate 10a according to Embodiment 1 of the present invention. 本発明の実施形態1に係る液晶表示装置50の構成概略図である。1 is a schematic configuration diagram of a liquid crystal display device 50 according to Embodiment 1 of the present invention. 本発明の実施形態1に係るアクティブマトリクス基板10bの平面模式図である。It is a plane schematic diagram of the active matrix substrate 10b which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るアクティブマトリクス基板10cの平面模式図である。It is a plane schematic diagram of the active matrix substrate 10c which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るサブ画素及びその中心位置を示す平面模式図である。It is a plane schematic diagram which shows the sub pixel which concerns on Embodiment 1 of this invention, and its center position. 本発明の実施形態1に係るサブ画素の中心位置と仮想サブ画素の中心位置との関係を示す平面模式図である。It is a plane schematic diagram which shows the relationship between the center position of the sub pixel which concerns on Embodiment 1 of this invention, and the center position of a virtual sub pixel. 本発明の実施形態2に係るアクティブマトリクス基板10dの平面模式図である。It is a plane schematic diagram of the active matrix substrate 10d which concerns on Embodiment 2 of this invention. 本発明のその他の実施形態に係るアクティブマトリクス基板10eの平面模式図である。It is a plane schematic diagram of the active matrix substrate 10e which concerns on other embodiment of this invention. 従来のアクティブマトリクス基板10’の平面模式図である。It is a plane schematic diagram of the conventional active matrix substrate 10 '.

符号の説明Explanation of symbols

1, ゲート線
2, ソース線
3 TFT
4 画素電極
5 絶縁層
6a,6b 絶縁基板
10,10a,10b,10c,10d,10e,10’ アクティブマトリクス基板
11 ブラックマトリクス
12 カラーフィルター
12R 赤色層
12G 緑色層
12B 青色層
13 共通電極
14R 赤色中心位置
14G 緑色中心位置
14B 青色中心位置
15 仮想サブ画素
16a,16b ゲート信号
17a,17b ソース信号
18 システム制御部
18a ゲートドライバ
18b ソースドライバ
19 変換部
21a,21b 配向膜
22a,22b 偏光板
23 シール材
25 液晶層
30 液晶表示パネル
50 液晶表示装置
1, gate line 2, source line 3 TFT
4 Pixel electrode 5 Insulating layer 6a, 6b Insulating substrate 10, 10a, 10b, 10c, 10d, 10e, 10 'Active matrix substrate 11 Black matrix 12 Color filter 12R Red layer 12G Green layer 12B Blue layer 13 Common electrode 14R Red center position 14G Green center position 14B Blue center position 15 Virtual sub-pixels 16a and 16b Gate signals 17a and 17b Source signal 18 System controller 18a Gate driver 18b Source driver 19 Converters 21a and 21b Alignment films 22a and 22b Polarizer 23 Sealing material 25 Liquid crystal Layer 30 Liquid crystal display panel 50 Liquid crystal display device

Claims (7)

行列状に設けられた複数の画素電極と、該各画素電極同士の間で行方向に延びる複数のゲート線と、上記各画素電極同士の間で列方向に延びる複数のソース線と、上記複数のゲート線及びソース線に接続されたスイッチング素子と、上記画素電極に対応して規定された絵素ドットとを備えた表示装置であって、
上記ソース線を介して隣接する1対の絵素ドットは、サブ画素を構成し、
上記サブ画素は、上記ゲート線が延びる方向に該ゲート線毎に上記絵素ドット1個分ずれて配列され、
上記サブ画素の各画素電極は、上記複数のソース線の何れか1本から上記スイッチング素子を介して同一のソース信号が供給されるように構成され、
上記複数のゲート線又は上記複数のソース線は、互いに隣り合った2本毎に接続されていることを特徴とする表示装置。
A plurality of pixel electrodes provided in a matrix, a plurality of gate lines extending in the row direction between the pixel electrodes, a plurality of source lines extending in the column direction between the pixel electrodes, and the plurality A display device comprising a switching element connected to the gate line and the source line, and a pixel dot defined corresponding to the pixel electrode,
A pair of pixel dots adjacent via the source line constitutes a sub-pixel,
The sub-pixels are arranged shifted by one pixel dot for each gate line in the direction in which the gate line extends,
Each pixel electrode of the sub-pixel is configured such that the same source signal is supplied from any one of the plurality of source lines via the switching element,
The display device, wherein the plurality of gate lines or the plurality of source lines are connected every two adjacent to each other.
行列状に設けられた複数の画素電極と、該各画素電極同士の間で行方向に延びる複数のゲート線と、上記各画素電極同士の間で列方向に延びる複数のソース線と、上記複数のゲート線及びソース線に接続されたスイッチング素子と、上記画素電極に対応して規定された絵素ドットとを備えた表示装置であって、
上記ソース線を介して隣接する1対の絵素ドットは、サブ画素を構成し、
上記サブ画素は、上記ゲート線が延びる方向に該ゲート線毎に上記絵素ドット1個分ずれて配列され、
上記サブ画素の各画素電極は、上記複数のソース線の何れか1本から上記スイッチング素子を介して同一のソース信号が供給されるように構成され、
上記ゲート線は、上記各画素電極の間に1行おきに設けられ、
上記スイッチング素子は、上記ゲート線が延びる方向に沿って上記サブ画素毎に上下交互に設けられていることを特徴とする表示装置。
A plurality of pixel electrodes provided in a matrix, a plurality of gate lines extending in the row direction between the pixel electrodes, a plurality of source lines extending in the column direction between the pixel electrodes, and the plurality A display device comprising a switching element connected to the gate line and the source line, and a pixel dot defined corresponding to the pixel electrode,
A pair of pixel dots adjacent via the source line constitutes a sub-pixel,
The sub-pixels are arranged shifted by one pixel dot for each gate line in the direction in which the gate line extends,
Each pixel electrode of the sub-pixel is configured such that the same source signal is supplied from any one of the plurality of source lines via the switching element,
The gate line is provided every other row between the pixel electrodes,
The display device, wherein the switching elements are alternately provided in the vertical direction for each of the sub-pixels along a direction in which the gate line extends.
請求項1又は2に記載された表示装置において、
上記スイッチング素子は、上記各絵素ドット毎に設けられていると共に、上記各サブ画素内の上記絵素ドット同士の間に延びる上記ソース線に接続されていることを特徴とする表示装置。
The display device according to claim 1 or 2,
The display device according to claim 1, wherein the switching element is provided for each of the picture element dots and is connected to the source line extending between the picture element dots in the sub-pixels.
請求項1又は2に記載された表示装置において、
上記サブ画素では、上記各画素電極同士が互いに接続され、
上記スイッチング素子は、上記各サブ画素毎に設けられていると共に、上記各サブ画素内の上記絵素ドット同士の間に延びる上記ソース線に接続されていることを特徴とする表示装置。
The display device according to claim 1 or 2,
In the sub-pixel, the pixel electrodes are connected to each other,
The display device, wherein the switching element is provided for each of the sub-pixels and is connected to the source line extending between the pixel dots in the sub-pixels.
請求項1又は2に記載された表示装置において、
上記サブ画素では、上記各画素電極が互いに接続され、
上記スイッチング素子は、上記各サブ画素毎に設けられていると共に、上記各サブ画素の側部に沿って延びる上記ソース線に接続されていることを特徴とする表示装置。
The display device according to claim 1 or 2,
In the sub-pixel, the pixel electrodes are connected to each other,
The display device, wherein the switching element is provided for each of the subpixels and is connected to the source line extending along a side portion of the subpixels.
請求項1又は2に記載された表示装置において、
行列状に配列される複数の仮想サブ画素に対応した映像信号データを出力するデータ出力部と、
上記データ出力部から出力された上記映像信号データを、実際に上記サブ画素へ入力される画像データに変換する変換部とを備え、
上記変換部は、上記サブ画素の中心位置が上記仮想サブ画素の中心位置に一致しない場合には、該サブ画素に対して上記ゲート線が延びる方向に隣接する2つの仮想サブ画素を選択し、該各仮想サブ画素の中心位置と上記サブ画素の中心位置との各距離に応じて上記映像信号データを比例配分することにより、上記映像信号データを上記画像データに変換するように構成されていることを特徴とする表示装置。
The display device according to claim 1 or 2,
A data output unit that outputs video signal data corresponding to a plurality of virtual sub-pixels arranged in a matrix;
A conversion unit that converts the video signal data output from the data output unit into image data that is actually input to the sub-pixels;
If the center position of the sub-pixel does not coincide with the center position of the virtual sub-pixel, the conversion unit selects two virtual sub-pixels adjacent to the sub-pixel in the direction in which the gate line extends, The video signal data is converted to the image data by proportionally distributing the video signal data according to the distance between the center position of each virtual sub-pixel and the center position of the sub-pixel. A display device characterized by that.
請求項1に記載された表示装置において、
上記複数のソース線は、互いに隣り合った2本毎に接続され、
上記ゲート線が延びる方向に隣接する3つの上記サブ画素は、1つの画素を構成し、
上記画素の上記ソース線が延びる方向の大きさは、該画素の上記ゲート線が延びる方向の大きさの1/2であることを特徴とする表示装置。
The display device according to claim 1,
The plurality of source lines are connected every two adjacent to each other,
The three sub-pixels adjacent to each other in the extending direction of the gate line constitute one pixel,
The display device according to claim 1, wherein a size of the pixel in a direction in which the source line extends is ½ of a size in a direction in which the gate line of the pixel extends.
JP2004196827A 2004-07-02 2004-07-02 Display apparatus Pending JP2006018090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196827A JP2006018090A (en) 2004-07-02 2004-07-02 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196827A JP2006018090A (en) 2004-07-02 2004-07-02 Display apparatus

Publications (1)

Publication Number Publication Date
JP2006018090A true JP2006018090A (en) 2006-01-19

Family

ID=35792418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196827A Pending JP2006018090A (en) 2004-07-02 2004-07-02 Display apparatus

Country Status (1)

Country Link
JP (1) JP2006018090A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041588A (en) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd Display apparatus
JP2010151865A (en) * 2008-12-24 2010-07-08 Sony Corp Display device and method of manufacturing the same
JP2010210704A (en) * 2009-03-06 2010-09-24 Sanyo Electric Co Ltd Image display apparatus
CN103137054A (en) * 2011-11-30 2013-06-05 上海中航光电子有限公司 Bigrid horizontal pixel reversal driving method
CN105118425A (en) * 2015-10-14 2015-12-02 京东方科技集团股份有限公司 Display panel and display control method thereof as well as display device
JP2016126337A (en) * 2014-12-26 2016-07-11 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and driving method of the same
US9881539B2 (en) 2015-02-13 2018-01-30 Boe Technology Group Co., Ltd. Display substrate and driving method thereof as well as display apparatus
US9997103B2 (en) 2015-02-13 2018-06-12 BOE Technologgy Group Co., Ltd. Display substrate, driving method thereof and display device
CN109188816A (en) * 2018-10-26 2019-01-11 昆山龙腾光电有限公司 Array substrate and its driving method and liquid crystal display device and its driving method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579204B2 (en) * 2005-08-04 2010-11-10 三星電子株式会社 Display device
JP2007041588A (en) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd Display apparatus
JP2010151865A (en) * 2008-12-24 2010-07-08 Sony Corp Display device and method of manufacturing the same
JP2010210704A (en) * 2009-03-06 2010-09-24 Sanyo Electric Co Ltd Image display apparatus
CN103137054A (en) * 2011-11-30 2013-06-05 上海中航光电子有限公司 Bigrid horizontal pixel reversal driving method
CN103137054B (en) * 2011-11-30 2015-09-23 上海中航光电子有限公司 Bigrid pixels across inversion driving method
JP2016126337A (en) * 2014-12-26 2016-07-11 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and driving method of the same
US9997103B2 (en) 2015-02-13 2018-06-12 BOE Technologgy Group Co., Ltd. Display substrate, driving method thereof and display device
US9881539B2 (en) 2015-02-13 2018-01-30 Boe Technology Group Co., Ltd. Display substrate and driving method thereof as well as display apparatus
CN105118425A (en) * 2015-10-14 2015-12-02 京东方科技集团股份有限公司 Display panel and display control method thereof as well as display device
US10235943B2 (en) 2015-10-14 2019-03-19 Boe Technology Group Co., Ltd. Display panel, method for controlling display panel and display device
CN109188816A (en) * 2018-10-26 2019-01-11 昆山龙腾光电有限公司 Array substrate and its driving method and liquid crystal display device and its driving method
CN109188816B (en) * 2018-10-26 2021-06-22 昆山龙腾光电股份有限公司 Array substrate and driving method thereof, and liquid crystal display device and driving method thereof

Similar Documents

Publication Publication Date Title
JP4302172B2 (en) Display device
JP5710801B2 (en) 4 color drive liquid crystal display device and display board used therefor
JP4688006B2 (en) Display device
US7362393B2 (en) Four color liquid crystal display
JP4508870B2 (en) Liquid crystal display
JP4804466B2 (en) Display device
KR20040080778A (en) Liquid crystal displays using 4 color and panel for the same
JP2005208580A (en) Display device
KR20040020317A (en) liquid crystal device and method thereof
US20160342058A1 (en) Display device having a light shielding layer
US20200271987A1 (en) Display device
JP2006018090A (en) Display apparatus
JP2008257177A (en) Electric field driving device and electronic apparatus
JP4923557B2 (en) Display device
JP2006010980A (en) Display device and its image display method
JP4952246B2 (en) Liquid crystal display
US20190302553A1 (en) Liquid crystal display devices
JP5338606B2 (en) Display device
US20050007522A1 (en) Liquid crystal display device
US11054704B2 (en) Light source device for display device and liquid crystal display device
JP2007086506A (en) Electrooptical device and electronic equipment
KR102175279B1 (en) Liquid crystal display device
JP4615245B2 (en) Color image display device
JP2005208522A (en) Display device
JP4740650B2 (en) Display device