JP2006014111A - TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR - Google Patents

TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR Download PDF

Info

Publication number
JP2006014111A
JP2006014111A JP2004190674A JP2004190674A JP2006014111A JP 2006014111 A JP2006014111 A JP 2006014111A JP 2004190674 A JP2004190674 A JP 2004190674A JP 2004190674 A JP2004190674 A JP 2004190674A JP 2006014111 A JP2006014111 A JP 2006014111A
Authority
JP
Japan
Prior art keywords
mosfet
drain
mosfets
transconductance amplifier
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004190674A
Other languages
Japanese (ja)
Inventor
Kohei Yamada
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2004190674A priority Critical patent/JP2006014111A/en
Publication of JP2006014111A publication Critical patent/JP2006014111A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transconductor amplifier which is made into integrated circuit so as to ensure an integrator gain of about 60dB at a DC level. <P>SOLUTION: P-channel type MOSFETs M7A, M8A are connected to drains of MOSFETs M7, M8 of the same P-channel type, gates of these MOSFETs M7A, M8A are connected in common, and a drain of the MOSFET M7A is connected with a drain of an MOSFET M5 via an N-channel type MOSFET M5A. A drain of the MOSFET M8A is connected to an output terminal 12 and connected with a drain of an MOSFET M6 via an N-channel type MOSFET M6A. Furthermore, capacitors C2, C3 are connected for preventing oscillation by increasing capacitance between gates and sources of MOSFETs M3, M4. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、良好な直線性をもつトランスコンダクタンスアンプ、およびそれを用いたGm−C型積分器に関し、とくに高出力抵抗を有する集積回路化されたトランスコンダクタンスアンプおよびGm−C型積分器に関する。   The present invention relates to a transconductance amplifier having good linearity and a Gm-C type integrator using the transconductance amplifier, and more particularly to an integrated circuit-conductance amplifier and a Gm-C type integrator having a high output resistance.

図8は、従来のトランスコンダクタンスアンプの回路構成を示す図である。
図8において、入力差動対を構成するPチャネル型のMOSFET(MOS型電界効果トランジスタ)M1,M2からなる差動回路は、MOSFETM1,M2の各ゲートが入力端子10,11と接続されている。この入力端子10,11には、それぞれ差動入力IN(−)とIN(+)が印加され、これらのMOSFETM1,M2がそれぞれのドレインに接続された定電流源I1,I2を負荷として定電流駆動される。また、MOSFETM1,M2のソースにはそれぞれ定電流源I3,I4が接続されている。
FIG. 8 is a diagram showing a circuit configuration of a conventional transconductance amplifier.
In FIG. 8, in a differential circuit composed of P-channel MOSFETs (MOS field effect transistors) M1 and M2 constituting an input differential pair, the gates of MOSFETs M1 and M2 are connected to input terminals 10 and 11, respectively. . Differential inputs IN (-) and IN (+) are applied to the input terminals 10 and 11, respectively, and constant current sources I1 and I2 connected to the respective drains of these MOSFETs M1 and M2 are used as constant currents. Driven. Also, constant current sources I3 and I4 are connected to the sources of the MOSFETs M1 and M2, respectively.

このうちMOSFETM1のドレインには、Nチャネル型のMOSFETM3,M5から構成された第1のカレントミラー回路が設けられ、その共通に接続されたMOSFETM3,M5のゲートと接続されている。この第1のカレントミラー回路のMOSFETM3は、そのドレインがノード(節点)Xを介して定電流源I3および抵抗R1の一端と接続されている。   Among these, the drain of the MOSFET M1 is provided with a first current mirror circuit composed of N-channel MOSFETs M3 and M5, and is connected to the gates of the commonly connected MOSFETs M3 and M5. The drain of the MOSFET M3 of the first current mirror circuit is connected to the constant current source I3 and one end of the resistor R1 via a node (node) X.

また、MOSFETM2のドレインには、Nチャネル型のMOSFETM4,M6から構成された第2のカレントミラー回路が設けられ、その共通に接続されたMOSFETM4,M6のゲートと接続されている。この第2のカレントミラー回路のMOSFETM4は、そのドレインがノード(節点)Yを介して定電流源I4および抵抗R1の他端と接続されている。   The drain of the MOSFET M2 is provided with a second current mirror circuit composed of N-channel MOSFETs M4 and M6, and is connected to the gates of the commonly connected MOSFETs M4 and M6. The drain of the MOSFET M4 of the second current mirror circuit is connected to the other end of the constant current source I4 and the resistor R1 through a node (node) Y.

Pチャネル型のMOSFETM7,M8は、各ゲートが共通に接続され、かつソースがそれぞれ電源端子VDDに接続されて、第3のカレントミラー回路を構成している。この第3のカレントミラー回路は、一方のダイオード接続されたMOSFETM7のドレインが、第1のカレントミラー回路のMOSFETM5のドレインと接続され、他方のMOSFETM8のドレインは出力端子12と接続されるとともに、第2のカレントミラー回路のMOSFETM6のドレインに接続されている。この出力端子12からは、差動入力IN(−)とIN(+)との差分に相当する大きさで出力電流OUTを取り出すことができる。   The P-channel MOSFETs M7 and M8 have a third current mirror circuit in which the gates are connected in common and the sources are connected to the power supply terminal VDD. In the third current mirror circuit, the drain of one of the diode-connected MOSFETs M7 is connected to the drain of the MOSFET M5 of the first current mirror circuit, the drain of the other MOSFET M8 is connected to the output terminal 12, and The current mirror circuit 2 is connected to the drain of the MOSFET M6. From the output terminal 12, the output current OUT can be extracted with a magnitude corresponding to the difference between the differential inputs IN (-) and IN (+).

このようなトランスコンダクタンスアンプの入力段については、例えば「木村克治監修、携帯無線端末のCMOS化のためのアナログ回路設計技術、114,115頁」に示されている。なお、その出力段は通常のカレントミラー回路であって、後述する特許文献1には類似の回路が記載されている。また、前述の入力段については、同様の回路をバイポーラトランジスタで構成したものが特許文献2に示されている。   The input stage of such a transconductance amplifier is shown, for example, in “Supervised by Katsuharu Kimura, Analog Circuit Design Technology for CMOSization of Portable Wireless Terminals, pages 114 and 115”. The output stage is a normal current mirror circuit, and a similar circuit is described in Patent Document 1 described later. Moreover, as for the above-described input stage, Patent Document 2 discloses a similar circuit configured with a bipolar transistor.

このトランスコンダクタンスアンプの回路動作について詳しく説明する。ここで、説明を簡単にするため、M3とM5、M4とM6、M7とM8は、それぞれが互いに同一サイズに構成されたMOSFETであり、定電流源I1とI2、I3とI4からは、それぞれ同じ電流値i0,i1の電流が流れるものとする。   The circuit operation of this transconductance amplifier will be described in detail. Here, for the sake of simplicity, M3 and M5, M4 and M6, and M7 and M8 are MOSFETs each having the same size, and constant current sources I1 and I2, I3 and I4 are respectively It is assumed that currents having the same current values i0 and i1 flow.

いま、第1、第2のカレントミラー回路を構成するMOSFETM3〜M6のゲートに電流が流れていないとすると、差動回路のMOSFETM1,M2には常に一定の電流値i0が流れる。このとき、MOSFETM1,M2は、ソースと基板(バルク)とが短絡されているので、基板効果の影響はない。したがって、MOSFETM1,M2のゲート−ソース間電圧Vsは、常にそのデバイスサイズと電流値i0によって定まる一定値となる。   Assuming that no current flows through the gates of the MOSFETs M3 to M6 constituting the first and second current mirror circuits, a constant current value i0 always flows through the MOSFETs M1 and M2 of the differential circuit. At this time, the MOSFETs M1 and M2 are not affected by the substrate effect because the source and the substrate (bulk) are short-circuited. Therefore, the gate-source voltage Vs of the MOSFETs M1 and M2 is always a constant value determined by the device size and the current value i0.

抵抗R1の両端における電位、すなわちノードXとYの電位Vx,Vyは、このゲート−ソース間電圧Vsと入力端子10,11における差動入力IN(−)とIN(+)の電圧値VinmとVinpを用いて、次式(1a),(1b)のように表すことができる。   The potentials at both ends of the resistor R1, that is, the potentials Vx and Vy of the nodes X and Y are the gate-source voltage Vs and the voltage value Vinm of the differential inputs IN (−) and IN (+) at the input terminals 10 and 11, Using Vinp, the following expressions (1a) and (1b) can be expressed.

Figure 2006014111
Figure 2006014111

このトランスコンダクタンスアンプにおいて、MOSFETM3,M4は、それぞれMOSFETM1とM2に流れる電流値をi0に維持する働きをしている。例えば、MOSFETM1に流れる電流値が減少すると、電流値i0に戻すべくMOSFETM1のソース・ドレイン間電圧が大きくなり、MOSFETM3のゲート電位が下がってドレイン電流が減少し、その結果、MOSFETM1に流れる電流は増加して、もとの電流値が維持されることになる。   In this transconductance amplifier, the MOSFETs M3 and M4 function to maintain the current value flowing through the MOSFETs M1 and M2 at i0. For example, when the current value flowing through the MOSFET M1 decreases, the source-drain voltage of the MOSFET M1 increases to return to the current value i0, the gate potential of the MOSFET M3 decreases, the drain current decreases, and as a result, the current flowing through the MOSFET M1 increases. Thus, the original current value is maintained.

MOSFETM3,M4のドレイン電流Idm3、Idm4は、ノードX,Yにおいてキルヒホッフの第1法則(電流の連続性)を適用することにより、次式(2a),(2b)のように表すことができる。ここで、Rは抵抗R1の抵抗値である。   The drain currents Idm3 and Idm4 of the MOSFETs M3 and M4 can be expressed as the following equations (2a) and (2b) by applying Kirchhoff's first law (continuity of current) at the nodes X and Y. Here, R is the resistance value of the resistor R1.

Figure 2006014111
Figure 2006014111

ここでは、MOSFETM3,M4に流れるドレイン電流Idm3,Idm4は、MOSFETM5とMOSFETM6に流れる電流値とそれぞれ等しくなる。したがって、その差分をMOSFETM7とMOSFETM8とから構成された第3のカレントミラー回路を用いて、出力端子12から出力電流Ioutとして取り出すとき、その大きさは次式(3)のようになる。   Here, drain currents Idm3 and Idm4 flowing in MOSFETs M3 and M4 are equal to current values flowing in MOSFET M5 and MOSFET M6, respectively. Therefore, when the difference is taken out from the output terminal 12 as the output current Iout using the third current mirror circuit composed of the MOSFET M7 and the MOSFET M8, the magnitude thereof is expressed by the following equation (3).

Figure 2006014111
Figure 2006014111

すなわち、このトランスコンダクタンスアンプでは2つの入力電圧Vinm,Vinpの差分に比例した出力電流Ioutが得られる。式(3)より、このアンプのトランスコンダクタンス値はGm=2/Rとなり、そのGm値が抵抗R1の大きさで決まることが分かる。このため、このトランスコンダクタンスアンプは、高い線形性を有する。   That is, in this transconductance amplifier, an output current Iout proportional to the difference between the two input voltages Vinm and Vinp is obtained. From equation (3), it can be seen that the transconductance value of this amplifier is Gm = 2 / R, and that Gm value is determined by the size of the resistor R1. For this reason, this transconductance amplifier has high linearity.

次に、これを用いたGm−C型積分器について説明する。
図9は、Gm−C型積分器の一例を示す回路図である。ここでは、トランスコンダクタンスアンプ1の出力側にキャパシタC1と直列に抵抗R2が挿入されているものも含めて、Gm−C型積分器と呼ぶ。
Next, a Gm-C type integrator using this will be described.
FIG. 9 is a circuit diagram illustrating an example of a Gm-C type integrator. Here, including the one in which the resistor R2 is inserted in series with the capacitor C1 on the output side of the transconductance amplifier 1, it is called a Gm-C type integrator.

このGm−C型積分器の入力INから出力OUTまでの伝達関数T(s)は、トランスコンダクタンスアンプ1の相互コンダクタンスGmと、出力に接続された抵抗R2およびキャパシタC1の値(それぞれR2,C1とする。)を用いることで、つぎの式(4)のように表すことができる。   The transfer function T (s) from the input IN to the output OUT of this Gm-C integrator is the transconductance Gm of the transconductance amplifier 1, the values of the resistor R2 and the capacitor C1 connected to the output (R2, C1 respectively) Can be expressed as the following equation (4).

Figure 2006014111
Figure 2006014111

この(4)式ではsはラプラス演算子であり、直流入力(s=0)の場合に利得が無限大となる。
この(4)式と同等の伝達関数は、図10に示すように、抵抗値を1/Gmとする抵抗R3を入力側に設け、かつ抵抗R2およびキャパシタC1の直列回路が帰還回路を構成するオペアンプ2を用いても実現可能である。しかし、図9に示すトランスコンダクタンスアンプ1を用いたほうが、入力インピーダンスを高くできる。また、トランスコンダクタンスアンプ1が集積回路化され、抵抗R2とキャパシタC1を集積回路の外部端子と接続する形で用いる場合においては、外付け端子が1つで済むという利点もある。
特開平10−150332号公報 特開平08−222969号公報
In this equation (4), s is a Laplace operator, and the gain becomes infinite in the case of DC input (s = 0).
As shown in FIG. 10, in the transfer function equivalent to the equation (4), a resistor R3 having a resistance value of 1 / Gm is provided on the input side, and a series circuit of the resistor R2 and the capacitor C1 forms a feedback circuit. It can also be realized by using the operational amplifier 2. However, the input impedance can be increased by using the transconductance amplifier 1 shown in FIG. Further, when the transconductance amplifier 1 is integrated into an integrated circuit and the resistor R2 and the capacitor C1 are connected to the external terminal of the integrated circuit, there is an advantage that only one external terminal is required.
Japanese Patent Laid-Open No. 10-150332 Japanese Patent Application Laid-Open No. 08-222969

ところが、このトランスコンダクタンスアンプ1を用いたGm−C型積分器では、図11に示すように、実際には、出力側に接続されたR2、C1と並列に出力段MOSFETの出力抵抗Roが入る。そのため、トランスコンダクタンスアンプ1を構成するMOSFETの飽和領域における出力抵抗Roの大きさが小さい場合には、Gm−C型積分器の最大ゲインがGm・Roで制限されてしまうため、必要な直流利得が得られないという問題があった。このような問題は電流出力のアンプの出力段全般に起こり得る問題であって、図8に示す構成のトランスコンダクタンスアンプだけに限られない。   However, in the Gm-C type integrator using the transconductance amplifier 1, as shown in FIG. 11, the output resistance Ro of the output stage MOSFET is actually inserted in parallel with R2 and C1 connected to the output side. . For this reason, when the output resistance Ro in the saturation region of the MOSFET constituting the transconductance amplifier 1 is small, the maximum gain of the Gm-C integrator is limited by Gm · Ro. There was a problem that could not be obtained. Such a problem may occur in the entire output stage of the current output amplifier, and is not limited to the transconductance amplifier having the configuration shown in FIG.

本発明はこのような点に鑑みてなされたものであり、直流レベルで60dB程度の積分器ゲインを確保できる集積回路化されたトランスコンダクタンスアンプを提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide an integrated circuit transconductance amplifier capable of securing an integrator gain of about 60 dB at a DC level.

また、本発明の別の目的は、高出力抵抗の信号源に対して安定に動作するGm−C型積分器を提供することである。   Another object of the present invention is to provide a Gm-C type integrator that operates stably with respect to a signal source having a high output resistance.

本発明では、上記問題を解決するために、各ゲートにそれぞれ差動入力が印加され、第1、第2の定電流源がそれぞれ負荷としてドレインに接続され、定電流駆動される第1、第2のMOSFETからなる差動回路と、前記第1のMOSFETのドレインに各ゲートが共通に接続された第3、第5のMOSFETから構成され、前記第3のMOSFETのドレインが第1のノードを介して第3の定電流源、および前記第1のMOSFETのソースに接続された第1のカレントミラー回路と、前記第2のMOSFETのドレインに各ゲートが共通に接続された第4、第6のMOSFETから構成され、前記第4のMOSFETのドレインが第2のノードを介して第4の定電流源、および前記第2のMOSFETのソースに接続された第2のカレントミラー回路と、前記第1のノードと前記第2のノードの間を接続する第1の抵抗と、それぞれのゲートが共通に接続された第7、第8のMOSFETから構成され、前記第7のMOSFETのドレインが前記第5のMOSFETのドレインに接続され、前記第8のMOSFETのゲートが出力端子を介して前記第6のMOSFETのドレインに接続された第3のカレントミラー回路と、を備え、前記出力端子から前記第5のMOSFETに流れる電流と前記第6のMOSFETに流れる電流の差分に相当する電流出力を得るようにしたトランスコンダクタンスアンプであって、前記第6、第8のMOSFETに対してそれぞれカスコード接続された第9、第10のMOSFETを介して、前記第6、第8のMOSFETのドレインが前記出力端子に接続されていることを特徴とするトランスコンダクタンスアンプが提供される。   In the present invention, in order to solve the above problem, first and second differential inputs are applied to the respective gates, the first and second constant current sources are connected to the drains as loads, and the first and second constant current drives are performed. And a third circuit having a gate connected to the drain of the first MOSFET in common, and the drain of the third MOSFET serving as the first node. Via a third constant current source and a first current mirror circuit connected to the source of the first MOSFET, and fourth and sixth gates connected in common to the drain of the second MOSFET. And a drain of the fourth MOSFET is connected to a fourth constant current source and a source of the second MOSFET via a second node. A mirror circuit, a first resistor connecting the first node and the second node, and seventh and eighth MOSFETs each having a gate connected in common. A third current mirror circuit in which the drain of the MOSFET is connected to the drain of the fifth MOSFET, and the gate of the eighth MOSFET is connected to the drain of the sixth MOSFET via an output terminal; A transconductance amplifier configured to obtain a current output corresponding to a difference between a current flowing from the output terminal to the fifth MOSFET and a current flowing to the sixth MOSFET, the sixth and eighth MOSFETs being The drains of the sixth and eighth MOSFETs are connected via the ninth and tenth MOSFETs that are cascode-connected, respectively. Transconductance amplifier, characterized in that it is connected to the force terminal is provided.

本発明によれば、良好な線形性をもち、高出力抵抗の信号源に対して安定に動作し、しかも十分な直流利得を得ることのできるGm−C型積分器が構成できる。   According to the present invention, it is possible to configure a Gm-C type integrator that has good linearity, operates stably with respect to a signal source having a high output resistance, and can obtain a sufficient DC gain.

図1は、実施の形態に係るトランスコンダクタンスアンプを示す回路図である。ここでは、図8の従来回路と対応する部分については、同一の参照符号を付けている。
図8の従来回路と異なる点は、出力段を構成する第3のカレントミラー回路がカスコード化されていることである。すなわち、Pチャネル型のMOSFETM7,M8のドレインにはそれぞれ同じPチャネル型のMOSFETM7A,M8Aが接続され、これらのMOSFETM7A,M8Aのゲートが共通に接続されるとともに、このMOSFETM7AのドレインがNチャネル型のMOSFETM5Aを介してMOSFETM5のドレインと接続されている。また、MOSFETM8Aのドレインは、出力端子12に接続されるとともに、Nチャネル型のMOSFETM6Aを介してMOSFETM6のドレインと接続されている。
FIG. 1 is a circuit diagram showing a transconductance amplifier according to an embodiment. Here, parts corresponding to those of the conventional circuit of FIG.
The difference from the conventional circuit of FIG. 8 is that the third current mirror circuit constituting the output stage is cascoded. That is, the same P-channel type MOSFETs M7A and M8A are connected to the drains of the P-channel type MOSFETs M7 and M8, the gates of these MOSFETs M7A and M8A are connected in common, and the drain of the MOSFET M7A is the N-channel type It is connected to the drain of MOSFET M5 through MOSFET M5A. The drain of the MOSFET M8A is connected to the output terminal 12 and is connected to the drain of the MOSFET M6 via the N-channel type MOSFET M6A.

また、MOSFETM7A,M8Aの基板は、MOSFETM7,M8と同様にそれぞれ電源端子VDDと接続されている。さらに、第1、第2のカレントミラー回路を構成するNチャネル型のMOSFETM3,M4に対して、それぞれNチャネル型のMOSFETM5A,M6Aと同じサイズのMOSFETM3A,M4Aがドレイン側に接続されている。これらのMOSFETM3A,M4A、M5AおよびM6Aのゲートは、それらを飽和領域で動作させるのに適切な直流電圧源Vbiasと接続されている。   Further, the substrates of the MOSFETs M7A and M8A are respectively connected to the power supply terminal VDD similarly to the MOSFETs M7 and M8. Further, MOSFETs M3A and M4A of the same size as the N-channel MOSFETs M5A and M6A are connected to the drain side of the N-channel MOSFETs M3 and M4 constituting the first and second current mirror circuits, respectively. The gates of these MOSFETs M3A, M4A, M5A and M6A are connected to a DC voltage source Vbias suitable for operating them in the saturation region.

ここで、カスコード接続されたカレントミラー回路は、出力端子12における出力電圧が変化した場合でも、チャネル長変調効果による電流変化の影響を最小限に低減できる効果を奏するものである。チャネル長変調効果とは、ソースの電位を基準にしたドレイン電圧の変化が実効的なチャネル長の変化を引き起こし、飽和領域におけるドレイン電流が変化することをいう。その結果、トランスコンダクタンスアンプの出力電位が変化すると、MOSFETM6とMOSFETM8のドレイン電流の差で作られる出力電流に変化をもたらす。しかし、図1に示すようにカスコード接続されたカレントミラー回路を構成することによって、出力端子12の電圧変化によるMOSFETM6およびMOSFETM8のドレイン電圧の変化を抑制して、両MOSFETのドレイン電流の変化を防ぎ、出力端子12の開放状態において十分な直流利得を得ることができる。   Here, the cascode-connected current mirror circuit has an effect of minimizing the influence of the current change due to the channel length modulation effect even when the output voltage at the output terminal 12 changes. The channel length modulation effect means that a drain voltage change based on the source potential causes an effective channel length change and a drain current in the saturation region changes. As a result, when the output potential of the transconductance amplifier changes, the output current generated by the difference between the drain currents of MOSFET M6 and MOSFET M8 changes. However, by configuring a cascode-connected current mirror circuit as shown in FIG. 1, it is possible to suppress changes in the drain voltage of the MOSFET M6 and MOSFET M8 due to voltage changes at the output terminal 12, and to prevent changes in the drain current of both MOSFETs. A sufficient DC gain can be obtained when the output terminal 12 is open.

また、図1のトランスコンダクタンスアンプでは、MOSFETM3とMOSFETM4のゲートと、MOSFETM3AとMOSFETM4Aのドレインとの間に、それぞれ発振防止用のキャパシタC2,C3が追加されている。この点は後述するように、図8の従来回路と異なっているところである。   Further, in the transconductance amplifier of FIG. 1, capacitors C2 and C3 for preventing oscillation are added between the gates of MOSFET M3 and MOSFET M4 and the drains of MOSFET M3A and MOSFET M4A, respectively. As will be described later, this point is different from the conventional circuit of FIG.

図2は、定電流源I1とI2、I3とI4、および直流電圧源Vbiasを生成するバイアス回路の一例を示す図である。このバイアス回路は、電源端子VDDと接地電位(GND)との間で、Pチャネル型のMOSFETMB1〜MB9と、定電流源Ibとによって構成され、図1のトランスコンダクタンスアンプに必要なバイアス電圧を発生している。出力端子12からは、直流電圧源Vbiasが出力される。   FIG. 2 is a diagram illustrating an example of a bias circuit that generates the constant current sources I1 and I2, I3 and I4, and the DC voltage source Vbias. This bias circuit is composed of P-channel MOSFETs MB1 to MB9 and a constant current source Ib between a power supply terminal VDD and a ground potential (GND), and generates a bias voltage necessary for the transconductance amplifier of FIG. is doing. A DC voltage source Vbias is output from the output terminal 12.

図3は、積分器利得の周波数特性を示す図である。ここには、図1のトランスコンダクタンスアンプ、およびカスコード接続されたデバイス(MOSFETM3A〜M8A)を除いた回路(図8)を用いて積分器をそれぞれ構成した場合の周波数特性をシミュレーションしたものを示している。出力段がカスコード接続されていない積分器(図中、破線にて示す。)では、十分な直流利得が得られない。それに対して、図1のトランスコンダクタンスアンプを用いた積分器では、実用的に無限大と見なせる60dB程度のゲインが確保されている。   FIG. 3 is a diagram illustrating frequency characteristics of the integrator gain. This shows a simulation of the frequency characteristics when the integrator is configured using the circuit (FIG. 8) excluding the transconductance amplifier of FIG. 1 and the cascode-connected devices (MOSFETs M3A to M8A). Yes. A sufficient DC gain cannot be obtained with an integrator (indicated by a broken line in the figure) whose output stage is not cascode-connected. On the other hand, in the integrator using the transconductance amplifier of FIG. 1, a gain of about 60 dB that can be regarded as practically infinite is secured.

以上のように、本発明のトランスコンダクタンスアンプは、出力段をカスコード化することにより、出力電圧の変化が電流値を決めるMOSFETのドレイン電圧に直接伝わらないようにしたので、その出力抵抗を高くできる。したがって、Gm−C型積分器では必要な直流利得が得られる。   As described above, the transconductance amplifier of the present invention can increase the output resistance because the change in the output voltage is not directly transmitted to the drain voltage of the MOSFET that determines the current value by cascoding the output stage. . Therefore, a necessary DC gain can be obtained in the Gm-C type integrator.

なお、図4は、他のカスコード接続の例を示す回路図である。このカスコード回路では、補助アンプ14を用いてMOSFETM5のドレイン電圧が常に一定となるように帰還をかけることで、出力抵抗を高くすることができる。   FIG. 4 is a circuit diagram showing another example of cascode connection. In this cascode circuit, the output resistance can be increased by applying feedback using the auxiliary amplifier 14 so that the drain voltage of the MOSFET M5 is always constant.

ここで、前述したように図8のトランスコンダクタンスアンプに対して追加された発振防止用のキャパシタC2,C3について説明する。図8の回路で問題となるのは、出力抵抗の高い信号源に接続した時に、入力段が発振を起こす可能性を有する点である。これは、トランスコンダクタンスアンプが抵抗分圧で基準電圧を作り出す場合等も含めて、出力抵抗が高い信号源を入力する場合に用いられることが多いからである。   Here, the oscillation preventing capacitors C2 and C3 added to the transconductance amplifier of FIG. 8 as described above will be described. The problem with the circuit of FIG. 8 is that the input stage may oscillate when connected to a signal source with high output resistance. This is because the transconductance amplifier is often used when inputting a signal source having a high output resistance, including the case where the transconductance amplifier generates a reference voltage by resistance division.

そこで、この発振現象について説明する。
図5は、図8のトランスコンダクタンスアンプの入力段のみを取り出して示す回路図である。このトランスコンダクタンスアンプの入力端子には、信号源(電圧源)Vxがその出力抵抗Rsを介して接続されている。図6は、この入力段の小信号等価回路を示す等価回路図である。
Therefore, this oscillation phenomenon will be described.
FIG. 5 is a circuit diagram showing only the input stage of the transconductance amplifier of FIG. A signal source (voltage source) Vx is connected to the input terminal of this transconductance amplifier via its output resistor Rs. FIG. 6 is an equivalent circuit diagram showing a small signal equivalent circuit of this input stage.

図6では、説明を簡略化するために、MOSFETM1,M3の出力抵抗Roを無限大としている。ここで、gm1,gm3はM1,M3のバイアス点近傍でのトランスコンダクタンス、Cgs1,Cgs3は、M1,M3のゲート−ソース間容量である。Cpは、M3やバイアス電流源I3を構成するMOSFETのドレイン−バルク(基板)間容量など寄生容量の合計値である。その他の寄生容量については、説明を簡略化するために考えないものとする。   In FIG. 6, in order to simplify the description, the output resistance Ro of the MOSFETs M1 and M3 is infinite. Here, gm1 and gm3 are transconductances near the bias points of M1 and M3, and Cgs1 and Cgs3 are gate-source capacitances of M1 and M3. Cp is the total value of parasitic capacitance such as the drain-bulk (substrate) capacitance of the MOSFET that constitutes M3 and the bias current source I3. Other parasitic capacitances are not considered for the sake of simplicity.

図6に示す等価回路のノード(節点)Xにおける入力インピーダンスZxを計算すると、次式(5)のようになる。   When the input impedance Zx at the node (node) X of the equivalent circuit shown in FIG. 6 is calculated, the following equation (5) is obtained.

Figure 2006014111
Figure 2006014111

ここで、図6の等価回路における発振条件を決定する。すなわち、式(5)のラプラス演算子sをjωと置き換えて周波数領域に戻したうえで、分母の実部と虚部がいずれも0となる条件を求めるために、式(5)の分母を整理すると、次式(6)のようになる。   Here, the oscillation condition in the equivalent circuit of FIG. 6 is determined. That is, the Laplace operator s in equation (5) is replaced with jω and returned to the frequency domain, and then the denominator in equation (5) is obtained in order to obtain a condition where both the real part and imaginary part of the denominator are zero To summarize, the following equation (6) is obtained.

Figure 2006014111
Figure 2006014111

入力インピーダンスZxが無限大となれば回路は発振することから、式(6)の実部を0とすることによって、gm1・gm3=ω2・Cgs3(Cgs1+Cp)が導かれる。ここで、MOSFETM1のゲート電位が上がれば、MOSFETM1とM3は遮断状態になり、M1のゲート電位が下がれば、M1は非飽和になる。その結果、gm1・gm3の値が小さくなると仮定するとき、発振条件はgm1・gm3≧ω2・Cgs3(Cgs1+Cp)と書き換えることができる。 Since the circuit oscillates when the input impedance Zx becomes infinite, gm1 · gm3 = ω 2 · Cgs3 (Cgs1 + Cp) is derived by setting the real part of the equation (6) to 0. Here, if the gate potential of the MOSFET M1 is increased, the MOSFETs M1 and M3 are cut off, and if the gate potential of the M1 is decreased, the M1 is not saturated. As a result, when it is assumed that the value of gm1 · gm3 becomes small, the oscillation condition can be rewritten as gm1 · gm3 ≧ ω 2 · Cgs3 (Cgs1 + Cp).

また、式(6)の虚部を0とするとき、ω2=gm1/Cgs1・Cp・Rsが導かれる。したがって、発振条件を示す不等式をMOSFETM3のゲート−ソース間容量Cgs3について整理すると、次式(7)のようになる。 Further, when the imaginary part of the equation (6) is 0, ω 2 = gm1 / Cgs1 · Cp · Rs is derived. Therefore, when the inequality indicating the oscillation condition is arranged for the gate-source capacitance Cgs3 of the MOSFET M3, the following equation (7) is obtained.

Figure 2006014111
Figure 2006014111

この式(7)から、トランスコンダクタンスアンプが発振しないための寄生容量Cpについての条件式として、次式(8)が導かれる。   From this expression (7), the following expression (8) is derived as a conditional expression for the parasitic capacitance Cp for preventing the transconductance amplifier from oscillating.

Figure 2006014111
Figure 2006014111

この式(8)において、gm3(Cgs1‖Cp)は正値であるから、抵抗Rsが大きな値となった場合でもトランスコンダクタンスアンプが発振をしないように設計するには、寄生容量に気を使った回路設計・レイアウトを要するだけでなく、使用可能なデバイスサイズにも制約が生じることがわかる。すなわち、微小寄生容量Cpが大きくならないようにすることが必要である。なお、信号源Vxとトランスコンダクタンスアンプの入力端子との間にバッファ回路を挟むことによってこのような問題を回避しようとすると、増幅器回路の規模が増大するという別の問題が生じる。   In this equation (8), gm3 (Cgs1‖Cp) is a positive value. Therefore, in order to design the transconductance amplifier so as not to oscillate even when the resistance Rs becomes a large value, care is taken for the parasitic capacitance. It can be seen that not only circuit design / layout is required, but also the usable device size is limited. That is, it is necessary to prevent the minute parasitic capacitance Cp from increasing. In order to avoid such a problem by interposing a buffer circuit between the signal source Vx and the input terminal of the transconductance amplifier, another problem arises that the scale of the amplifier circuit increases.

本発明は、キャパシタC2によりMOSFETM3のゲート−ソース間容量Cgs3を充分大きなものとし、これにより(8)式の条件を充足させて発振を防止するという作用・効果を奏するものである。なお、キャパシタC2を直接MOSFETM3のゲート−ソース間に接続するより、MOSFETM3のゲート−ドレイン間に(図1に示す回路のように、MOSFETM3Aを設ける場合には、そのMOSFETM3Aを介して)接続するほうが、ミラー効果を利用してより小さな容量で同等の効果を得ることができる。また、以上の議論は、MOSFETM4に接続されるキャパシタC3についても全く同様に適用でき、同等の効果を奏する。図1のトランスコンダクタンスアンプは、ミラー効果を利用してゲート−ソース間容量Cgs3を充分に大きなものとした例である。   According to the present invention, the gate-source capacitance Cgs3 of the MOSFET M3 is made sufficiently large by the capacitor C2, thereby satisfying the condition (8) and preventing the oscillation. Note that it is better to connect the capacitor C2 between the gate and drain of the MOSFET M3 (via the MOSFET M3A when the MOSFET M3A is provided as in the circuit shown in FIG. 1) than to connect the capacitor C2 directly between the gate and source of the MOSFET M3. By using the mirror effect, the same effect can be obtained with a smaller capacity. The above discussion can be applied to the capacitor C3 connected to the MOSFET M4 in exactly the same manner, and has the same effect. The transconductance amplifier of FIG. 1 is an example in which the gate-source capacitance Cgs3 is made sufficiently large by utilizing the Miller effect.

図7は、トランスコンダクタンスアンプの過渡応答特性を示す図である。
ここには、図1に示すトランスコンダクタンスアンプ、およびキャパシタC2,C3を外した回路のそれぞれについて、両入力に1MΩの抵抗(=Rs)を介して1V(=Vx)を印加した状態で、電源端子を2.5Vまで立ち上げた時の非反転入力(入力端子11)での電位の時間応答をシミュレーションしたものを示している。キャパシタC2,C3を設けていない回路では、図中、破線にて示すように発振状態が持続している。それに対して、図1のトランスコンダクタンスアンプの過渡応答からは、高出力抵抗の信号源に対して安定に動作していることが確認される。
FIG. 7 is a diagram illustrating a transient response characteristic of the transconductance amplifier.
Here, for each of the transconductance amplifier shown in FIG. 1 and the circuit from which the capacitors C2 and C3 are removed, a power supply is applied with 1 V (= Vx) applied to both inputs via a 1 MΩ resistor (= Rs). The simulation shows the time response of the potential at the non-inverting input (input terminal 11) when the terminal is raised to 2.5V. In the circuit in which the capacitors C2 and C3 are not provided, the oscillation state continues as shown by the broken line in the figure. On the other hand, the transient response of the transconductance amplifier of FIG. 1 confirms that it is operating stably with respect to a signal source having a high output resistance.

図12は、図1のトランスコンダクタンスアンプを1[μS](10-6シーメンス)のコンダクタンス値で構成するために必要なMOSFET等、各素子の大きさの一例を示す表である。なお、表におけるMOSFETの素子値は、W(ゲート幅)/L(ゲート長)の比(単位はμm)で示している。 FIG. 12 is a table showing an example of the size of each element such as a MOSFET required for configuring the transconductance amplifier of FIG. 1 with a conductance value of 1 [μS] (10 −6 Siemens). In addition, the element value of MOSFET in the table | surface is shown by ratio (a unit is micrometer) of W (gate width) / L (gate length).

実施の形態に係るトランスコンダクタンスアンプを示す回路図である。It is a circuit diagram which shows the transconductance amplifier which concerns on embodiment. バイアス回路の一例を示す図である。It is a figure which shows an example of a bias circuit. 積分器利得の周波数特性を示す図である。It is a figure which shows the frequency characteristic of an integrator gain. 他のカスコード接続の例を示す回路図である。It is a circuit diagram which shows the example of another cascode connection. 図8のトランスコンダクタンスアンプの入力段のみを取り出して示す回路図である。FIG. 9 is a circuit diagram showing only the input stage of the transconductance amplifier of FIG. 8. 図5の入力段の小信号等価回路を示す等価回路図である。FIG. 6 is an equivalent circuit diagram showing a small signal equivalent circuit of the input stage of FIG. 5. トランスコンダクタンスアンプの過渡応答特性を示す図である。It is a figure which shows the transient response characteristic of transconductance amplifier. 従来のトランスコンダクタンスアンプの回路構成を示す図である。It is a figure which shows the circuit structure of the conventional transconductance amplifier. Gm−C型積分器の一例を示す回路図である。It is a circuit diagram which shows an example of a Gm-C type | mold integrator. オペアンプを用いたGm−C型積分器の一例を示す回路図である。It is a circuit diagram which shows an example of the Gm-C type | mold integrator using an operational amplifier. アンプの出力インピーダンスが有限の場合のGm−C型積分器を示す回路図である。It is a circuit diagram which shows a Gm-C type | mold integrator when the output impedance of amplifier is finite. 図1のトランスコンダクタンスアンプに関するMOSFET等の大きさの一例を示す表である。It is a table | surface which shows an example of magnitude | sizes of MOSFET etc. regarding the transconductance amplifier of FIG.

符号の説明Explanation of symbols

10,11 入力端子
12 出力端子
C2,C3 キャパシタ
M1〜M8,M3A〜M8A MOSFET(MOS型電界効果トランジスタ)
I1〜I4 定電流源
X,Y ノード
R1 抵抗
Vbias 直流電圧源
10, 11 input terminal 12 output terminal C2, C3 capacitor M1-M8, M3A-M8A MOSFET (MOS type field effect transistor)
I1 to I4 constant current source X, Y node R1 resistance Vbias DC voltage source

Claims (7)

電圧信号が入力され、前記電圧信号に対応した電流信号を出力端子から出力するトランスコンダクタンスアンプであって、出力電流の大きさを決定する出力MOSFETと、前記出力MOSFETと前記出力端子の間に接続されたチャネル長変調効果防止用MOSFETを有することを特徴とするトランスコンダクタンスアンプ。   A transconductance amplifier that receives a voltage signal and outputs a current signal corresponding to the voltage signal from an output terminal, connected between the output MOSFET and the output terminal, an output MOSFET that determines the magnitude of the output current A transconductance amplifier comprising a channel length modulation effect preventing MOSFET. 各ゲートにそれぞれ差動入力が印加され、第1、第2の定電流源がそれぞれ負荷としてドレインに接続され、定電流駆動される第1、第2のMOSFETからなる差動回路と、
前記第1のMOSFETのドレインに各ゲートが共通に接続された第3、第5のMOSFETから構成され、前記第3のMOSFETのドレインが第1のノードを介して第3の定電流源、および前記第1のMOSFETのソースに接続された第1のカレントミラー回路と、
前記第2のMOSFETのドレインに各ゲートが共通に接続された第4、第6のMOSFETから構成され、前記第4のMOSFETのドレインが第2のノードを介して第4の定電流源、および前記第2のMOSFETのソースに接続された第2のカレントミラー回路と、
前記第1のノードと前記第2のノードの間を接続する第1の抵抗と、
それぞれのゲートが共通に接続された第7、第8のMOSFETから構成され、前記第7のMOSFETのドレインが前記第5のMOSFETのドレインに接続され、前記第8のMOSFETのゲートが出力端子を介して前記第6のMOSFETのドレインに接続された第3のカレントミラー回路と、
を備え、前記出力端子から前記第5のMOSFETに流れる電流と前記第6のMOSFETに流れる電流の差分に相当する電流出力を得るようにしたトランスコンダクタンスアンプであって、
前記第6、第8のMOSFETに対してそれぞれカスコード接続された第9、第10のMOSFETを介して、前記第6、第8のMOSFETのドレインが前記出力端子に接続されていることを特徴とするトランスコンダクタンスアンプ。
A differential circuit composed of first and second MOSFETs, each of which has a differential input applied to each gate, the first and second constant current sources are connected to the drain as a load, and are driven by a constant current;
The drain of the first MOSFET is composed of third and fifth MOSFETs each having a gate connected in common, and the drain of the third MOSFET is connected to the third constant current source via the first node; and A first current mirror circuit connected to a source of the first MOSFET;
The fourth MOSFET is composed of fourth and sixth MOSFETs each having a gate commonly connected to the drain of the second MOSFET, and the drain of the fourth MOSFET is connected to the fourth constant current source via the second node, and A second current mirror circuit connected to the source of the second MOSFET;
A first resistor connecting between the first node and the second node;
Each of the gates is composed of seventh and eighth MOSFETs connected in common, the drain of the seventh MOSFET is connected to the drain of the fifth MOSFET, and the gate of the eighth MOSFET has an output terminal. A third current mirror circuit connected to the drain of the sixth MOSFET via
A transconductance amplifier configured to obtain a current output corresponding to a difference between a current flowing from the output terminal to the fifth MOSFET and a current flowing to the sixth MOSFET,
The drains of the sixth and eighth MOSFETs are connected to the output terminal via the ninth and tenth MOSFETs that are cascode-connected to the sixth and eighth MOSFETs, respectively. Transconductance amplifier.
前記第7のMOSFETにカスコード接続された第11のMOSFET、および前記第5のMOSFETにカスコード接続された第12のMOSFETを介して、前記第7のMOSFETのドレイン、および前記第5のMOSFETのドレインが接続されていることを特徴とする請求項2記載のトランスコンダクタンスアンプ。   The eleventh MOSFET cascode-connected to the seventh MOSFET and the twelfth MOSFET cascode-connected to the fifth MOSFET via the drain of the seventh MOSFET and the drain of the fifth MOSFET The transconductance amplifier according to claim 2, wherein: 前記第3のMOSFETにカスコード接続された第13のMOSFETを介して前記第3のMOSFETのドレインが前記第1のノードに接続され、前記第4のMOSFETにカスコード接続された第14のMOSFETを介して前記第4のMOSFETのドレインが前記第2のノードに接続されていることを特徴とする請求項3記載のトランスコンダクタンスアンプ。   The drain of the third MOSFET is connected to the first node via a thirteenth MOSFET that is cascode-connected to the third MOSFET, and the fourteenth MOSFET is cascode-connected to the fourth MOSFET. 4. The transconductance amplifier according to claim 3, wherein a drain of the fourth MOSFET is connected to the second node. 請求項1ないし請求項4のいずれかに記載のトランスコンダクタンスアンプと、
前記トランスコンダクタンスアンプの出力端子に一端が接続され、他端が接地されたコンデンサおよび第2の抵抗からなる直列回路と、
を備えたことを特徴とするGm−C型積分器。
The transconductance amplifier according to any one of claims 1 to 4,
A series circuit composed of a capacitor and a second resistor having one end connected to the output terminal of the transconductance amplifier and the other end grounded;
A Gm-C type integrator comprising:
前記トランスコンダクタンスアンプは、前記第1のカレントミラー回路、および前記第2のカレントミラー回路に、それぞれ前記第3および第4のMOSFETのゲートとソースとの間を接続するコンデンサを設けて構成されていることを特徴とする請求項5記載のGm−C型積分器。   The transconductance amplifier is configured by providing a capacitor for connecting a gate and a source of the third and fourth MOSFETs to the first current mirror circuit and the second current mirror circuit, respectively. The Gm-C type integrator according to claim 5, wherein the Gm-C type integrator is provided. 前記トランスコンダクタンスアンプは、前記第1のカレントミラー回路、および前記第2のカレントミラー回路に、それぞれ前記第3および第4のMOSFETのゲートとドレインとの間を接続するコンデンサを設けて構成されていることを特徴とする請求項5記載のGm−C型積分器。
The transconductance amplifier includes a capacitor for connecting the gate and drain of the third and fourth MOSFETs to the first current mirror circuit and the second current mirror circuit, respectively. The Gm-C type integrator according to claim 5, wherein the Gm-C type integrator is provided.
JP2004190674A 2004-06-29 2004-06-29 TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR Pending JP2006014111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190674A JP2006014111A (en) 2004-06-29 2004-06-29 TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190674A JP2006014111A (en) 2004-06-29 2004-06-29 TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR

Publications (1)

Publication Number Publication Date
JP2006014111A true JP2006014111A (en) 2006-01-12

Family

ID=35780767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190674A Pending JP2006014111A (en) 2004-06-29 2004-06-29 TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR

Country Status (1)

Country Link
JP (1) JP2006014111A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105810A (en) * 2007-10-25 2009-05-14 Fujitsu Ltd Amplifying apparatus and bias circuit
CN110011627A (en) * 2019-04-26 2019-07-12 苏州大学 A kind of wide input range high cmrr operation transconductance amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105810A (en) * 2007-10-25 2009-05-14 Fujitsu Ltd Amplifying apparatus and bias circuit
CN110011627A (en) * 2019-04-26 2019-07-12 苏州大学 A kind of wide input range high cmrr operation transconductance amplifier
CN110011627B (en) * 2019-04-26 2023-10-03 苏州大学 Wide-input-range high-common-mode rejection ratio operational transconductance amplifier

Similar Documents

Publication Publication Date Title
Taherzadeh-Sani et al. A 1-V process-insensitive current-scalable two-stage opamp with enhanced DC gain and settling behavior in 65-nm digital CMOS
JP4523035B2 (en) Current mode instrumentation amplifier
JP5012412B2 (en) Amplifying device and bias circuit
JP4991785B2 (en) Semiconductor integrated circuit device
JPH0360209A (en) Amplifier circuit and semiconductor integrated circuit including the same
JP5262718B2 (en) Bias circuit
JP2009105811A (en) AMPLIFYING DEVICE AND Gm COMPENSATING BIAS CIRCUIT
US6724258B1 (en) Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor
EP3089360B1 (en) Apparatus and method for improving power supply rejection ratio
Chaichana et al. Current-mode MISO filter using CCCDTAs and grounded capacitors
Maundy et al. The common-base differential amplifier and applications revisited
JPH11272786A (en) Differential amplifier circuit
JP2006014111A (en) TRANSCONDUCTANCE AMPLIFIER AND Gm-C TYPE INTEGRATOR
Ramirez-Angulo et al. Compact implementation of high-performance CMOS current mirror
Barthélemy et al. CMOS inverters based positive type second generation current conveyor
Nabicht et al. A programmable 1.8-18 MHz high-Q fully-differential continuous-time filter with 1.5-2 V power-supply
JP2005536925A (en) Operational amplifier
JP2011049945A (en) Push-pull amplification circuit and operational amplification circuit employing the same
JP5788739B2 (en) Voltage variable gain amplifier circuit
JP2018157238A (en) Semiconductor device, operational amplifier and electronic apparatus
JPH0793543B2 (en) Voltage repeater circuit
Shedge et al. CMOS telescopic cascode operational amplifier
Raj et al. A low power OTA for biomedical applications
KR20180071989A (en) Fully balanced differential rail-to-rail second generation current conveyor
Gungordu et al. Low input resistance current buffer stage using a controllable positive feedback loop, and applications of current conveyor based filters