JP2006014102A - High-frequency laminated module component and dual band communication device using the same - Google Patents

High-frequency laminated module component and dual band communication device using the same Download PDF

Info

Publication number
JP2006014102A
JP2006014102A JP2004190592A JP2004190592A JP2006014102A JP 2006014102 A JP2006014102 A JP 2006014102A JP 2004190592 A JP2004190592 A JP 2004190592A JP 2004190592 A JP2004190592 A JP 2004190592A JP 2006014102 A JP2006014102 A JP 2006014102A
Authority
JP
Japan
Prior art keywords
circuit
terminal
frequency
region
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004190592A
Other languages
Japanese (ja)
Inventor
Shigeru Kenmochi
茂 釼持
Kazuhiro Hagiwara
和弘 萩原
Masayuki Uchida
昌幸 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2004190592A priority Critical patent/JP2006014102A/en
Publication of JP2006014102A publication Critical patent/JP2006014102A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6688Mixed frequency adaptations, i.e. for operation at different frequencies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Transceivers (AREA)
  • Radio Transmission System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small and low-loss high-frequency laminated module component which is suitable for a wireless LAN. <P>SOLUTION: An inductance element and a capacitance element comprising first and second branching filter circuits, first and second filter circuits and first and second balanced/unbalanced conversion circuits are comprised of electrode patterns inside a laminate, a high-frequency switch is mounted on the laminate, and terminal electrodes for a high-frequency switch control terminal, a plurality of ground terminals, two shared transmission terminals, first and second reception terminals and terminal electrodes of two antenna terminals are included on a surface of the laminate. In the high-frequency laminated module component, in a plane view of the laminate, the two transmission terminals are disposed in an area of the electrode pattern comprising the first branching filter circuit, the two antenna terminals are disposed in an area of the electrode pattern comprising the second branching filter circuit, the first reception terminal is disposed in an area of the electrode pattern comprising the first balanced/unbalanced conversion circuit, and the second reception terminal is disposed in an area of the electrode pattern comprising the second balanced/unbalanced conversion circuit. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、無線LAN等に使用される二つの周波数帯のいずれにも対応可能なデュアルバンド通信装置に関し、それぞれの周波数帯において機能する高周波回路を積層体内にモジュール化した高周波積層モジュール部品に関する。   The present invention relates to a dual-band communication apparatus that can cope with any of two frequency bands used in a wireless LAN or the like, and relates to a high-frequency laminated module component in which a high-frequency circuit that functions in each frequency band is modularized in a laminated body.

従来、無線LAN(W-LAN)等の通信機器においては空間ダイバーシティシステムが採用される場合が多い。即ち、2つのアンテナを互いに所定距離だけ離して配置し、受信状態に応じて各アンテナで受信される信号を切り替えるものである。
特許文献1に記載されたマルチバンド通信装置は、例えば、通信周波数帯が異なる2つの通信システムIEEE802.11a(5GHz帯)とIEEE802.11b(2.4GHz帯)において、2つの周波数帯で使用可能なデュアルバンドアンテナと、各通信システムでの送信データを変調し、受信データを復調する2つの送受信回路部と、前記デュアルバンドアンテナを、前記2つの送受信回路部にそれぞれ接続するための複数のスイッチ手段と、前記スイッチ手段の切り替え制御を行うスイッチ制御手段とを備え、ダイバーシティ受信を可能にしたものである。
Conventionally, a spatial diversity system is often employed in communication devices such as a wireless LAN (W-LAN). That is, the two antennas are arranged apart from each other by a predetermined distance, and the signals received by the respective antennas are switched according to the reception state.
The multiband communication device described in Patent Document 1 can be used in two frequency bands in, for example, two communication systems IEEE802.11a (5 GHz band) and IEEE802.11b (2.4 GHz band) having different communication frequency bands. Dual-band antenna, two transmission / reception circuit units for modulating transmission data and demodulating reception data in each communication system, and a plurality of switches for connecting the dual-band antenna to the two transmission / reception circuit units, respectively And a switch control means for performing switching control of the switch means, enabling diversity reception.

特開2003−169008号公報JP 2003-169008 A

このような無線LANに使用される高周波部品においても一層の小型・低背化が求められることは必須である。こうした場合、小型・低背化の手段として、送受信回路を構成するフィルタ回路等を誘電体層内に電極パターンにより形成した積層体となし、スイッチ手段等は積層体上に搭載する、いわゆる積層モジュール化が考えられる。特許文献1のマルチバンド通信装置では積層モジュール化の思想は開示されていないが、これを積層体モジュールで構成するには、6つものSPDT(単極双投)のスイッチ手段(SW1〜SW6)が必要であり、これらの制御回路も複雑になる。現実的に6つものSPDTスイッチを小さな積層体に搭載することは困難であって、小型・低背化を達成することは出来ない。
また、積層体モジュールで構成した場合には、複数のスイッチ手段同士の接続、またスイッチ手段と送受信回路部との接続に、ライン電極やビア電極を用いて行われることから複雑になる分信号の損失が大きくなる。また、マルチバンドであるほど数多くの入出力端子や制御端子を積層体に配置しなければならず、これら端子電極の配置は挿入損失やアイソレーション特性に影響を与える。
It is essential that high-frequency components used in such a wireless LAN be further reduced in size and height. In this case, as a means for reducing the size and height, a so-called laminated module in which a filter circuit or the like constituting a transmission / reception circuit is formed as a laminated body formed with an electrode pattern in a dielectric layer, and a switch means is mounted on the laminated body. Can be considered. In the multiband communication device of Patent Document 1, the concept of stacking module is not disclosed, but in order to configure this as a stack module, as many as six SPDT (single pole double throw) switch means (SW1 to SW6) These control circuits are also complicated. In reality, it is difficult to mount as many as six SPDT switches in a small stacked body, and it is impossible to achieve a reduction in size and height.
In addition, in the case of a laminated module, the connection between a plurality of switch means and the connection between the switch means and the transmission / reception circuit unit are performed using line electrodes and via electrodes, so that the signal amount becomes complicated. Loss increases. In addition, the more the multiband, the more input / output terminals and control terminals must be arranged in the laminate, and the arrangement of these terminal electrodes affects the insertion loss and isolation characteristics.

本発明は、無線LANに使用される高周波部品において小型、低背化を図った高周波積層モジュール部品を提供するもので、中でも低損失で良好な特性を得るための回路配置と端子配置を備えた高周波積層モジュール部品及びこれを用いたデュアルバンド通信装置を提供することを目的とする。   The present invention provides a high-frequency laminated module component that is small and low-profile in a high-frequency component used for a wireless LAN, and has a circuit arrangement and a terminal arrangement for obtaining good characteristics with low loss among others. An object of the present invention is to provide a high-frequency laminated module component and a dual-band communication device using the same.

そこで、本発明の高周波積層モジュール部品は、2つの周波数帯の送受信が可能な2つのデュアルバンドアンテナと、当該2つのデュアルバンドアンテナと共用の送信側回路及び受信側回路との接続を切り替える4つのポートを備えた高周波スイッチと、前記高周波スイッチのポートのうち一つのポートと前記送信側回路との間に配置される第1の分波回路と、前記高周波スイッチのうち他の一つのポートと前記受信側回路との間に配置される第2の分波回路と、前記送信回路は第1の送信回路と第2の送信回路からなり、前記受信側回路は第1の受信回路と第2の受信回路とからなり、前記第1の分波回路、前記第2の分波回路のそれぞれを構成するインダクタンス素子及びキャパシタンス素子の少なくとも一部を誘電体層を積層した積層体内に電極パターンにより構成し、前記高周波スイッチは積層体上に搭載し、当該積層体の下面あるいは側面には端子電極を形成しており、前記端子電極は、前記高周波スイッチに電圧を加えるための2つ以上の制御端子と、複数のグランド端子と、前記第1と第2の送信回路の第1の送信端子と第2の送信端子と、前記第1と第2の受信回路の第1の受信端子と第2の受信端子と、前記デュアルバンドアンテナの2つのアンテナ端子とで構成され、前記積層体を平面視したとき、前記第1の分波回路を構成する電極パターンが概ね配置された領域側に前記2つの送信端子を配置し、前記第2の分波回路を構成する電極パターンが概ね配置された領域側に前記2つのアンテナ端子を配置したものである。   Therefore, the high-frequency laminated module component of the present invention includes four dual-band antennas capable of transmitting and receiving two frequency bands and four connections for switching the connection between the two dual-band antennas and the common transmission-side circuit and reception-side circuit. A high-frequency switch having a port; a first branching circuit disposed between one of the ports of the high-frequency switch and the transmission-side circuit; another one of the high-frequency switches; A second demultiplexing circuit disposed between the receiving side circuit and the transmitting circuit, the first transmitting circuit and the second transmitting circuit, and the receiving side circuit configured by the first receiving circuit and the second transmitting circuit; A laminate comprising: a receiving circuit, wherein at least a part of an inductance element and a capacitance element constituting each of the first demultiplexing circuit and the second demultiplexing circuit are laminated with a dielectric layer; The high-frequency switch is mounted on the laminate, and a terminal electrode is formed on the lower surface or side surface of the laminate. The terminal electrode is used to apply a voltage to the high-frequency switch. Two or more control terminals, a plurality of ground terminals, a first transmission terminal and a second transmission terminal of the first and second transmission circuits, and a first of the first and second reception circuits. It is composed of a receiving terminal, a second receiving terminal, and two antenna terminals of the dual-band antenna, and when the laminate is viewed in plan, an electrode pattern constituting the first branching circuit is generally arranged. The two transmission terminals are arranged on the region side, and the two antenna terminals are arranged on the region side where the electrode patterns constituting the second branching circuit are generally arranged.

また、上記高周波積層モジュール部品において、前記第2の分波回路と前記第1の受信回路との間に配置される第1のフィルタ回路と、前記第2の分波回路と前記第2の受信回路との間に配置される第2のフィルタ回路とを備えており、前記第1のフィルタ回路と、前記第2のフィルタ回路のそれぞれを構成するインダクタンス素子及びキャパシタンス素子の少なくとも一部を誘電体層を積層した積層体内に電極パターンにより構成し、前記第1のフィルタ回路を構成する電極パターンが概ね配置された領域の側辺側に前記第1の受信端子を配置し、前記第2のフィルタ回路を構成する電極パターンが概ね配置された領域の側辺側に前記第2の受信端子を配置することができる。
尚、ここで、前記第1のフィルタ回路を構成する電極パターンが概ね配置された領域側に少なくとも1つの制御端子を配置し、前記第2のフィルタ回路を構成する電極パターンが概ね配置された領域側に他の制御端子を配置することが望ましい。
In the high frequency multilayer module component, the first filter circuit disposed between the second demultiplexing circuit and the first receiving circuit, the second demultiplexing circuit, and the second receiving circuit. And a second filter circuit disposed between the first filter circuit and at least a part of the inductance element and the capacitance element constituting each of the first filter circuit and the second filter circuit. An electrode pattern is formed in the laminated body, the first receiving terminal is arranged on a side of a region where the electrode pattern constituting the first filter circuit is generally arranged, and the second filter The second receiving terminal can be disposed on the side of the region where the electrode patterns constituting the circuit are generally disposed.
Here, at least one control terminal is disposed on the region side where the electrode pattern constituting the first filter circuit is substantially disposed, and the electrode pattern constituting the second filter circuit is generally disposed. It is desirable to arrange another control terminal on the side.

さらに、上記高周波積層モジュール部品において、前記第1のフィルタ回路と前記第1の受信回路との間に配置される第1の平衡−不平衡変換回路と、前記第2のフィルタ回路と前記第2の受信回路との間に配置される第2の平衡−不平衡変換回路とを備えており、
前記第1の平衡−不平衡変換回路と、前記第2の平衡−不平衡変換回路のそれぞれを構成するインダクタンス素子及びキャパシタンス素子の少なくとも一部を誘電体層を積層した積層体内に電極パターンにより構成し、前記第1の平衡−不平衡変換回路を構成する電極パターンが概ね配置された領域側に前記第1の受信端子を配置し、前記第2の平衡−不平衡変換回路を構成する電極パターンが概ね配置された領域側に前記第2の受信端子を配置することができる。
以上によりスイッチ手段の構成を最小限に抑えると共に分波回路、フィルタ回路の繋がり構成を簡素化したので小型、低背化を図った1チップモジュールとなすことが出来る。また、電極パターンの領域を各構成回路毎に分けると共に端子電極の配置を特定したので、挿入損失を抑え、アイソレーション特性を良好にすることができる。
Furthermore, in the high-frequency multilayer module component, a first balanced-unbalanced conversion circuit, the second filter circuit, and the second arranged between the first filter circuit and the first receiving circuit. A second balanced-unbalanced conversion circuit disposed between the first receiving circuit and the second receiving circuit,
At least a part of the inductance element and the capacitance element constituting each of the first balanced-unbalanced conversion circuit and the second balanced-unbalanced conversion circuit is constituted by an electrode pattern in a laminated body in which dielectric layers are laminated. Then, the first receiving terminal is arranged on the region side where the electrode pattern constituting the first balance-unbalance conversion circuit is generally arranged, and the electrode pattern constituting the second balance-unbalance conversion circuit. The second receiving terminal can be disposed on the side of the region in which is generally disposed.
As described above, the configuration of the switch means is minimized, and the connection configuration of the branching circuit and the filter circuit is simplified, so that a one-chip module with a small size and a low profile can be obtained. Moreover, since the electrode pattern region is divided for each constituent circuit and the arrangement of the terminal electrodes is specified, the insertion loss can be suppressed and the isolation characteristics can be improved.

より具体的な積層モジュールの構成としては、前記積層体を平面視したとき、前記第1の分波回路を構成する電極パターンが概ね配置された領域と、前記第2の分波回路を構成する電極パターンが概ね配置された領域とが対向配置されており、前記第1の分波回路の領域と第2の分波回路の領域の間にあって前記第1の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域と、前記第2の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域とが対向配置されており、前記端子電極のうちグランド端子は積層体の四辺の総てに少なくとも1つ設け、前記2つの送信端子と2つのアンテナ端子とは対向する辺に対向配置し、前記第1の受信端子と第2の受信端子、及び前記2つの制御端子の個々を前記対向する辺とは別の辺に対向配置した高周波積層モジュール部品となすことである。これにより、特に信号の大きい送信端子と受信信号を受け入れるアンテナ端子との距離を離すことになり、挿入損失を抑え、アイソレーション特性を良好にすることができる。   As a more specific configuration of the stacked module, when the stacked body is viewed in plan, a region in which electrode patterns constituting the first demultiplexing circuit are generally arranged and the second demultiplexing circuit are configured. The region where the electrode pattern is generally disposed is disposed oppositely, and is located between the region of the first branching circuit and the region of the second branching circuit to constitute the first balanced-unbalanced conversion circuit. A region in which the electrode pattern is generally disposed and a region in which the electrode pattern constituting the second balanced-unbalanced conversion circuit is generally disposed are opposed to each other, and the ground terminal of the terminal electrode is a laminate body. At least one is provided on all four sides, the two transmission terminals and the two antenna terminals are arranged opposite to each other on opposite sides, the first reception terminal, the second reception terminal, and the two control terminals. Each of the opposing sides It is to form a high-frequency multilayer module component placed to face the other side. As a result, the distance between the transmitting terminal having a particularly large signal and the antenna terminal for receiving the received signal is increased, so that the insertion loss can be suppressed and the isolation characteristic can be improved.

またもう一つの具体的な積層モジュール構成としては、前記積層体を平面視したとき、前記第1の分波回路を構成する電極パターンが概ね配置された領域と、前記第2の分波回路を構成する電極パターンが概ね配置された領域とが直交配置されており、前記第1の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域と、前記第2の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域とが並行配置されており、前記端子電極のうちグランド端子は積層体の四辺の総てに少なくとも1つ設け、前記2つの送信端子と2つのアンテナ端子とは直交する辺に配置し、前記第1の受信端子と第2の受信端子は前記直交する辺とは別の辺に並列配置した高周波積層モジュール部品となすことである。これにより、アンテナ端子上記の例ほどではないがアンテナ端子と送信端子との距離を離しており、挿入損失を抑え、アイソレーション特性を良好にすることができる。これらにより、この高周波積層モジュール部品と接続される他の部品との接続を最短にすることが可能となり、挿入損失を抑えることができる。   As another specific laminated module configuration, when the laminate is viewed in plan, an area in which electrode patterns constituting the first demultiplexing circuit are generally arranged, and the second demultiplexing circuit are provided. A region in which the electrode patterns constituting the electrodes are generally arranged is arranged orthogonally, and a region in which the electrode patterns constituting the first balance-unbalance conversion circuit are generally arranged and the second balance-unbalance conversion are provided. A region where electrode patterns constituting the circuit are generally arranged is arranged in parallel, and among the terminal electrodes, at least one ground terminal is provided on all four sides of the laminate, and the two transmission terminals and two antennas are provided. The terminals are arranged on a side orthogonal to each other, and the first reception terminal and the second reception terminal are high-frequency laminated module components arranged in parallel on a side different from the orthogonal side. Thereby, although not as much as the above example of the antenna terminal, the distance between the antenna terminal and the transmission terminal is increased, insertion loss can be suppressed, and the isolation characteristics can be improved. As a result, it is possible to minimize the connection between the high-frequency laminated module component and other components that are connected, and the insertion loss can be suppressed.

本発明によれば、無線LANに用いられる高周波回路構成を簡素にして小型・低背化できると共に、挿入損失が小さくアイソレーション特性の良好な高周波積層モジュール部品を提供できる。また、この高周波積層モジュール部品を用いたデュアルバンド通信装置によれば、無線LAN等によるデータ通信において、少ないスイッチ手段で電力消費を抑えながら最も望ましい信号が受信される通信システムを、アクティブに選択したダイバーシティ受信を行うことができる。   According to the present invention, it is possible to simplify a high-frequency circuit configuration used in a wireless LAN, reduce the size and height, and provide a high-frequency laminated module component with low insertion loss and good isolation characteristics. In addition, according to the dual band communication device using the high-frequency laminated module component, in data communication by wireless LAN or the like, the communication system that receives the most desirable signal while suppressing power consumption with a small number of switch means is actively selected. Diversity reception can be performed.

以下、本発明を実施例を基に説明する。尚、ここでは、第1の通信システムとしてIEEE802.11a(5GHz帯)を、第2の通信システムとしてIEEE802.11b(2.4GHz帯)を例に取り説明するが、IEEE802.11gはIEEE802.11bと同じ2.4GHz帯を利用することから、IEEE802.11bの高周波信号を扱う回路部はIEEE802.11gにも適用、あるいは共用することが出来る。尚、IEEE802.11bとIEEE802.11gをともに扱う場合には、変調方式が異なるため、それぞれに対応した送受信部が必要となる。   Hereinafter, the present invention will be described based on examples. Here, IEEE 802.11a (5 GHz band) will be described as an example of the first communication system, and IEEE 802.11b (2.4 GHz band) will be described as an example of the second communication system, but IEEE 802.11g is IEEE 802.11b. Since the same 2.4 GHz band is used, a circuit unit that handles high-frequency signals of IEEE802.11b can be applied to or shared with IEEE802.11g. Note that when both IEEE802.11b and IEEE802.11g are handled, the modulation schemes are different, and therefore a transmission / reception unit corresponding to each is required.

まず、本発明の一実施例に係るデュアルバンド通信装置の回路ブロックを図3に示す。
デュアルバンド通信装置は、2.4GHz帯と5GHz帯で送受信が可能な2つのデュアルバンドアンテナANT1、ANT2と、このデュアルバンドアンテナと送信回路、受信回路との接続を切り替える高周波スイッチを備えた高周波回路部1と、各通信システムでの送信データを変調し、受信データを復調するIEEE802.11aとIEEE802.11bのそれぞれの送受信部と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部と、受信信号増幅器とを備えた送受信回路部(以上RF−IC)と、平衡信号を不平衡信号に変換する平衡-不平衡変換回路53、54と、この平衡-不平衡変換回路と接続する送信信号増幅器PAとを備えるものである。なお、平衡-不平衡変換回路53、54や送信信号増幅器PAを送受信回路部に備えるものもある。
First, a circuit block of a dual band communication apparatus according to an embodiment of the present invention is shown in FIG.
The dual band communication apparatus is a high frequency circuit including two dual band antennas ANT1 and ANT2 capable of transmitting and receiving in the 2.4 GHz band and the 5 GHz band, and a high frequency switch for switching connection between the dual band antenna and the transmission circuit and the reception circuit. 1, IEEE802.11a and IEEE802.11b transmission / reception units that modulate transmission data in each communication system and demodulate reception data, a switch circuit control unit that controls switching of the high-frequency switch, and a received signal A transmission / reception circuit unit (hereinafter referred to as RF-IC) including an amplifier, balanced-unbalanced conversion circuits 53 and 54 for converting a balanced signal into an unbalanced signal, and a transmission signal amplifier PA connected to the balanced-unbalanced conversion circuit Are provided. Some transmission / reception circuit units include balanced-unbalanced conversion circuits 53 and 54 and a transmission signal amplifier PA.

次に、図3の高周波回路部1の構成について図1に回路ブロックを、図2に等価回路図を示す。
図1において第1のアンテナANT1と第2のアンテナANT2の後段には、DPDT(双極双投)の高周波スイッチ回路10が配置される。この高周波スイッチ回路10は4つのポートを備え、第1のポート10aは第1のアンテナANT1と、第2のポート10bは第2のアンテナANT2と接続され、第3のポート10cは送信回路側で第1の分波回路20と接続され、第4のポート10dは受信回路側の第2の分波回路25と接続される。この高周波スイッチ回路10は、電界効果トランジスタ(FET)やダイオードなどのスイッチング素子を主構成とし、適宜インダクタンス素子、キャパシタンス素子が用いられる。
Next, FIG. 1 shows a circuit block and FIG. 2 shows an equivalent circuit diagram of the configuration of the high-frequency circuit unit 1 shown in FIG.
In FIG. 1, a high-frequency switch circuit 10 of DPDT (double pole double throw) is disposed following the first antenna ANT1 and the second antenna ANT2. The high-frequency switch circuit 10 includes four ports, the first port 10a is connected to the first antenna ANT1, the second port 10b is connected to the second antenna ANT2, and the third port 10c is connected to the transmission circuit side. The fourth demultiplexer circuit 20 is connected, and the fourth port 10d is connected to the second demultiplexer circuit 25 on the receiving circuit side. The high-frequency switch circuit 10 mainly includes a switching element such as a field effect transistor (FET) or a diode, and an inductance element or a capacitance element is appropriately used.

第1の分波回路20は、2.4GHz帯(IEEE802.11b)の送信信号を通過させるが5GHz帯(IEEE802.11a)の送信信号を減衰させるフィルタ回路と、5GHz帯(IEEE802.11a)の送信信号を通過させるが2.4GHz帯(IEEE802.11b)の送信信号を減衰させるフィルタ回路とを組み合わせてなる。よって、IEEE802.11bの送信回路の端子P3から第1の分波回路の第2のポート20bに入力する2.4GHz帯の送信信号は、第1の分波回路の第1のポート20aに現れるが、第3のポート20cには現れない。他方、IEEE802.11aの送信回路の端子P4から第1の分波回路の第3のポート20cに入力する5GHz帯の送信信号は、第1の分波回路の第1のポート20aに現れるが、第2のポート20bには現れないように構成している。そして、前記第1のポート20aに現れた送信信号は、前記高周波スイッチ回路10の第3のポート10cに入力する。   The first branching circuit 20 passes a 2.4 GHz band (IEEE802.11b) transmission signal but attenuates a 5 GHz band (IEEE802.11a) transmission signal, and a 5 GHz band (IEEE802.11a). A filter circuit that allows transmission signals to pass but attenuates transmission signals in the 2.4 GHz band (IEEE802.11b) is combined. Therefore, the 2.4 GHz band transmission signal input from the terminal P3 of the IEEE802.11b transmission circuit to the second port 20b of the first branching circuit appears at the first port 20a of the first branching circuit. Does not appear in the third port 20c. On the other hand, a transmission signal in the 5 GHz band that is input from the terminal P4 of the transmission circuit of IEEE802.11a to the third port 20c of the first branching circuit appears at the first port 20a of the first branching circuit. The second port 20b is configured not to appear. Then, the transmission signal that appears at the first port 20a is input to the third port 10c of the high-frequency switch circuit 10.

一方、第2の分波回路25は第1の分波回路20と同様に、2.4GHz帯(IEEE802.11b)の受信信号を通過させるが5GHz帯(IEEE802.11a)の受信信号を減衰させるフィルタ回路と、5GHz帯(IEEE802.11a)の受信信号を通過させるが2.4GHz帯(IEEE802.11b)の受信信号を減衰させるフィルタ回路とを組み合わせてなる。よって、第1のアンテナANT1或いは第2のアンテナANT2に入射し高周波スイッチ回路10の第4のポート10dに現れる高周波信号のうち、2.4GHz帯の受信信号は、第2の分波回路の第2のポート25bに現れるが、第3のポート25cには現れない。他方、5GHz帯の高周波信号は、第2の分波回路の第3のポート25cに現れるが、第2のポート25bには現れないように構成している。そして、前記第2のポート25bに現れた受信信号は、第1のフィルタ回路30と平衡-不平衡変換回路50を介してIEEE802.11bの受信回路に入力する。また、前記第3のポート25cに現れた高周波信号は、第2のフィルタ回路40と平衡-不平衡変換回路55を介してIEEE802.11aの受信回路に入力する。
前記第1、第2の分波回路20、25は、インダクタンス素子、キャパシタンス素子で
構成されたローパスフィルタ回路、ハイパスフィルタ回路、ノッチフィルタ回路、ハイパ
スフィルタ回路を適宜組み合わせて構成することができる。
また、前記第1、第2のフィルタ回路30、40は、同じくローパスフィルタ回路、ハイパスフィルタ回路あるいはバンドパスフィルタ回路で構成され、前記分波回路20、25に必要とされる帯域外減衰量により適宜選定される。
さらに、平衡-不平衡変換回路50、55はインダクタンス素子、キャパシタンス素子で構成され、インピーダンス変換の機能も具備させることが出来る。尚、フィルタ回路と平衡-不平衡変換回路とを不平衡入力-平衡出力型のSAWフィルタで構成しても良い。
On the other hand, the second demultiplexing circuit 25, like the first demultiplexing circuit 20, passes the 2.4 GHz band (IEEE802.11b) received signal, but attenuates the 5 GHz band (IEEE802.11a) received signal. The filter circuit is combined with a filter circuit that passes a reception signal of 5 GHz band (IEEE802.11a) but attenuates a reception signal of 2.4 GHz band (IEEE802.11b). Therefore, among the high-frequency signals that are incident on the first antenna ANT1 or the second antenna ANT2 and appear on the fourth port 10d of the high-frequency switch circuit 10, the reception signal in the 2.4 GHz band is the second of the second demultiplexing circuit. Appears at the second port 25b but not at the third port 25c. On the other hand, the high-frequency signal in the 5 GHz band appears at the third port 25c of the second branching circuit, but does not appear at the second port 25b. The received signal appearing at the second port 25b is input to the IEEE802.11b receiving circuit via the first filter circuit 30 and the balanced-unbalanced converting circuit 50. The high-frequency signal appearing at the third port 25c is input to the IEEE802.11a receiving circuit via the second filter circuit 40 and the balanced-unbalanced converting circuit 55.
The first and second branching circuits 20 and 25 can be configured by appropriately combining a low-pass filter circuit, a high-pass filter circuit, a notch filter circuit, and a high-pass filter circuit each formed of an inductance element and a capacitance element.
The first and second filter circuits 30 and 40 are also composed of a low-pass filter circuit, a high-pass filter circuit, or a band-pass filter circuit, depending on the out-of-band attenuation required for the branching circuits 20 and 25. It is selected appropriately.
Furthermore, the balance-unbalance conversion circuits 50 and 55 are constituted by inductance elements and capacitance elements, and can also have an impedance conversion function. Note that the filter circuit and the balanced-unbalanced conversion circuit may be constituted by an unbalanced input-balanced output type SAW filter.

次に、ダイバーシティ受信動作について説明する。
高周波スイッチ10は、スイッチ回路制御部により制御された制御電圧がコントロール端子V1、V2に印加されることにより、表1に示すように各ポート間が接続される。ここで、コントロール端子V1、V2に印加する制御電圧がHighとは+1〜+5V、Lowとは−0.5〜+0.5Vが望ましい。
Next, the diversity reception operation will be described.
The high frequency switch 10 is connected between the ports as shown in Table 1 by applying a control voltage controlled by the switch circuit control unit to the control terminals V1 and V2. Here, the control voltage applied to the control terminals V1 and V2 is preferably +1 to + 5V for High and -0.5 to + 0.5V for Low.

Figure 2006014102
Figure 2006014102

ダイバーシティ受信を行う場合、まず通信を開始する前に周波数スキャンを行ない、受信可能な周波数チャンネルを探索する。このスキャン動作を行なう場合には、例えば表1の接続モード1となるように、スイッチ回路制御部により高周波スイッチ回路10を制御する。このとき、第2のアンテナANT2と受信回路側の第2の分波回路25とが接続され、一つのアンテナに2つの通信システムの受信回路が接続することとなる。次いで、IEEE802.11a受信回路部では5GHz帯でスキャンし、これと並行しIEEE802.11b受信回路部では2.4GHz帯でスキャンして、受信可能な全てのチャンネルを検出する。
次に接続モード2となるように、スイッチ回路制御部により高周波スイッチ回路10を制御する。このとき、第1のアンテナANT1と受信回路側の第2の分波回路25とが接続され、次いでIEEE802.11a受信回路部では5GHz帯でスキャンし、これと並行しIEEE802.11b受信回路部では2.4GHz帯でスキャンして、受信可能な全てのチャンネルを検出する。
前記周波数スキャンの結果に基づいて、第1、第2のアンテナANT1、ANT2で受信した受信信号を振幅で比較して、アクティブにする通信システムとして選択するとともに、前記通信システムの送受信回路と接続するアンテナを選択する。従って、フェージング等の外乱が生じても、最も好ましい通信システムを選択してダイバーシティ受信を行うことが出来る。
When performing diversity reception, first, before starting communication, frequency scanning is performed to search for receivable frequency channels. When this scan operation is performed, the high frequency switch circuit 10 is controlled by the switch circuit control unit so as to be, for example, the connection mode 1 shown in Table 1. At this time, the second antenna ANT2 and the second demultiplexing circuit 25 on the receiving circuit side are connected, and the receiving circuits of the two communication systems are connected to one antenna. Next, the IEEE802.11a receiving circuit unit scans in the 5 GHz band, and at the same time, the IEEE802.11b receiving circuit unit scans in the 2.4 GHz band to detect all receivable channels.
Next, the high frequency switch circuit 10 is controlled by the switch circuit control unit so that the connection mode 2 is obtained. At this time, the first antenna ANT1 and the second demultiplexing circuit 25 on the receiving circuit side are connected, and then the IEEE802.11a receiving circuit unit scans in the 5 GHz band, and in parallel, the IEEE802.11b receiving circuit unit 2. Scan in the 2.4 GHz band to detect all receivable channels.
Based on the result of the frequency scan, the received signals received by the first and second antennas ANT1 and ANT2 are compared in amplitude and selected as a communication system to be activated and connected to a transmission / reception circuit of the communication system Select an antenna. Therefore, even if disturbance such as fading occurs, diversity reception can be performed by selecting the most preferable communication system.

以下、図2の等価回路について簡単に説明した後、積層モジュール部品の説明へと移る。
第1の分波回路20は、インダクタンス素子Lft1、Lft2とキャパシタンス素子Cft1とでなる低周波側のローパスフィルタと、インダクタンス素子Lft3とキャパシタンス素子Cft2〜Cft4とでなる高周波側のハイパスフィルタとで構成される。低周波側のローパスフィルタは2.4GHz帯の信号を、高周波側のハイパスフィルタは5GHz帯の信号を、相互の回り込みを防止しつつ、各々高周波スイッチ10側に伝送する。低周波側のローパスフィルタは、高調波の除去機能も有している。
また、ここでは第3のポート20cとIEEE802.11aの送信回路の端子P4との間に、第3のフィルタ回路60を設けており、5GHz帯の送信側ローパスフィルタとなる。第3のフィルタ回路60は、インダクタンス素子Lft4とキャパシタンス素子Cft6で構成される。尚、図示しているがローパスフィルタ特性の調整のために、必要に応じてインダクタンス素子Lft3に並列にキャパシタンス素子を接続してもよい。
第2の分波回路25は、インダクタンス素子Lfr1、Lfr2とキャパシタンス素子Cfr1とでなる低周波側のローパスフィルタと、インダクタンス素子Lfr3とキャパシタンス素子Cfr2〜Cfr4とでなる高周波側のハイパスフィルタとで構成される。低周波側のローパスフィルタは2.4GHz帯の信号を、高周波側のハイパスフィルタは5GHz帯の信号を、相互の回り込みを防止しつつ、各々の周波数に対応する受信回路へ受信信号を分波する。高周波側のハイパスフィルタは、5GHz帯の受信側バンドパスフィルタの一部としても機能する。
Hereinafter, the equivalent circuit of FIG. 2 will be briefly described, and then the description will proceed to the laminated module component.
The first branching circuit 20 includes a low-frequency low-pass filter including inductance elements Lft1, Lft2 and a capacitance element Cft1, and a high-frequency high-pass filter including inductance element Lft3 and capacitance elements Cft2 to Cft4. The The low frequency side low pass filter transmits a 2.4 GHz band signal, and the high frequency side high pass filter transmits a 5 GHz band signal to the high frequency switch 10 side while preventing mutual wraparound. The low-frequency side low-pass filter also has a harmonic removal function.
In addition, here, a third filter circuit 60 is provided between the third port 20c and the terminal P4 of the IEEE802.11a transmission circuit, which becomes a transmission-side low-pass filter of 5 GHz band. The third filter circuit 60 includes an inductance element Lft4 and a capacitance element Cft6. Although shown in the figure, a capacitance element may be connected in parallel with the inductance element Lft3 as necessary in order to adjust the low-pass filter characteristic.
The second branching circuit 25 includes a low-frequency low-pass filter including inductance elements Lfr1 and Lfr2 and a capacitance element Cfr1, and a high-frequency high-pass filter including inductance element Lfr3 and capacitance elements Cfr2 to Cfr4. The The low-frequency low-pass filter demultiplexes the 2.4 GHz band signal and the high-frequency high-pass filter demultiplexes the received signal to the receiving circuit corresponding to each frequency while preventing mutual wraparound. . The high-pass filter on the high frequency side also functions as a part of the reception-side band pass filter in the 5 GHz band.

第1のフィルタ回路30は、近接するインダクタンス素子Lpg1とLpg2と、入力端子側には、キャパシタンス素子Cpg2とインダクタンス素子Lpg1によって第1の共振回路が構成され、出力端子側には、キャパシタンス素子Cpg4とインダクタンス素子Lpg2によって第2の共振回路が構成される。キャパシタンス素子Cpg1、Cpg5は、バンドパスフィルタの入出力と第1の共振回路、第2の共振回路を結合する。キャパシタンス素子Cpg6はバンドパスフィルタの入出力を結合する。また、キャパシタンス素子Cpg3は、インダクタンス素子Lpg1とLpg2との結合を補助する結合コンデンサである。第1及び第2の共振回路は、相互誘導係数Mによって、いわばトランスのように結合する。このため、入力端子の高周波信号は、第1及び第2の共振回路による共振作用を受けつつ出力端子に導かれる。つまり、全体が2つの共振周波数を有する複同調回路として作用し、急峻な特性のバンドパスフィルタが得られる。
第2のフィルタ回路40は、5GHz帯の受信側ローパスフィルタであり、インダクタンス素子Lpa1とキャパシタンス素子Cpa2〜Cpa4で構成される。
第2のフィルタ40の出力端子40bの後段には、第2のフィルタ回路40と第2の平衡‐不平衡変換回路55との間のインピーダンス整合のために伝送線路Lba1aを挿入している。第1のフィルタ30側の伝送線路Lbg1aも同様の目的で挿入している。
In the first filter circuit 30, a first resonance circuit is configured by the adjacent inductance elements Lpg1 and Lpg2, the input terminal side by the capacitance element Cpg2 and the inductance element Lpg1, and the output terminal side by the capacitance element Cpg4. A second resonance circuit is configured by the inductance element Lpg2. Capacitance elements Cpg1 and Cpg5 couple the input / output of the bandpass filter to the first resonance circuit and the second resonance circuit. Capacitance element Cpg6 couples the input and output of the bandpass filter. Capacitance element Cpg3 is a coupling capacitor that assists in coupling of inductance elements Lpg1 and Lpg2. The first and second resonance circuits are coupled like a transformer by a mutual induction coefficient M. For this reason, the high frequency signal at the input terminal is guided to the output terminal while receiving the resonance action by the first and second resonance circuits. That is, a band-pass filter having a steep characteristic is obtained by acting as a double-tuned circuit having two resonance frequencies as a whole.
The second filter circuit 40 is a reception-side low-pass filter of 5 GHz band, and includes an inductance element Lpa1 and capacitance elements Cpa2 to Cpa4.
A transmission line Lba1a is inserted downstream of the output terminal 40b of the second filter 40 for impedance matching between the second filter circuit 40 and the second balanced-unbalanced converting circuit 55. The transmission line Lbg1a on the first filter 30 side is also inserted for the same purpose.

第1の平衡‐不平衡変換回路50は、2.4GHz帯の受信側を平衡入力型のローノイズアンプを有するRFICに接続するための平衡‐不平衡変換用のものである。第1の平衡‐不平衡変換回路50は、一次側をインダクタンス素子Lbg1b、Lbg1cで、2次側をインダクタンス素子Lbg2、Lbg3で構成される。2.4GHz帯の受信信号の同相成分を出力するインダクタンス素子Lbg2と2.4GHz帯の受信信号の逆相成分を出力するインダクタンス素子Lbg3の一端とが接続されて、キャパシタンス素子Cbg1を介してグランドと接続されている。なお、ローノイズアンプが不平衡入力型である場合には、第1の平衡−不平衡変換回路50を省略することが可能である。
第2の平衡‐不平衡変換回路55は、5GHz帯の受信側を平衡入力型のローノイズアンプを有するRFICに接続するための平衡‐不平衡変換用のものである。第2の平衡‐不平衡変換回路55は、一次側をインダクタンス素子Lba1b、Lba1cで、2次側をインダクタンス素子Lba2、Lba3で構成される。5GHz帯の受信信号の同相成分を出力するインダクタンス素子Lba2と5GHz帯の受信信号の逆相成分を出力するインダクタンス素子Lba3の一端とが接続されて、キャパシタンス素子Cba1を介してグランドと接続されている。なお、ローノイズアンプが不平衡入力型である場合には、第2の平衡−不平衡変換回路55を省略することが可能である。
The first balanced-unbalanced conversion circuit 50 is for balanced-unbalanced conversion for connecting the receiving side of the 2.4 GHz band to an RFIC having a balanced input type low noise amplifier. The first balanced-unbalanced conversion circuit 50 is configured with inductance elements Lbg1b and Lbg1c on the primary side and inductance elements Lbg2 and Lbg3 on the secondary side. The inductance element Lbg2 that outputs the in-phase component of the 2.4 GHz band received signal and one end of the inductance element Lbg3 that outputs the reverse phase component of the 2.4 GHz band received signal are connected to each other through the capacitance element Cbg1. It is connected. When the low noise amplifier is an unbalanced input type, the first balanced-unbalanced conversion circuit 50 can be omitted.
The second balanced-unbalanced conversion circuit 55 is for balanced-unbalanced conversion for connecting the receiving side of the 5 GHz band to an RFIC having a balanced input type low noise amplifier. The second balanced-unbalanced conversion circuit 55 is configured with inductance elements Lba1b and Lba1c on the primary side and inductance elements Lba2 and Lba3 on the secondary side. An inductance element Lba2 that outputs the in-phase component of the reception signal in the 5 GHz band and one end of the inductance element Lba3 that outputs the reverse phase component of the reception signal in the 5 GHz band are connected to each other and connected to the ground via the capacitance element Cba1. . When the low noise amplifier is an unbalanced input type, the second balanced-unbalanced conversion circuit 55 can be omitted.

次に、図4に積層体モジュールの外観図を示し、図5、図6に積層体モジュールを構成する誘電体シートの展開図を示す。
積層体100は、例えば1000℃以下で低温焼結が可能なセラミック誘電体材料からなり、厚さが10〜200μmのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを用いて上述した回路のインダクタンス素子を構成する伝送線路あるいはキャパシタンス素子を構成する容量電極を所定の電極パターンで印刷形成し、これら複数のグリーンシートを適宜一体的に積層し、焼結することにより製造することが出来る。尚、インダクタンス素子はグリーンシート上に導体ペーストで印刷形成された伝送線路で構成したが、これに限られるものではなく、積層体の外側に搭載したチップインダクタを用いることもできる。また、高周波スイッチは積層体の上に搭載し、キャパシタンス素子C1〜C6もチップ部品として搭載することもできる。
前記誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料や、Al、Si、Srを主成分としてCa、Pb、Na、Kを副成分とする材料や、Al、Mg、Si、Gdを含む材料や、Al、Si、Zr、Mg含む材料が用いられ、誘電率は5〜15程度の材料を用いる。一例としては、主成分がAl、Si、Sr、Tiの酸化物で構成され、Al、Si、Sr、TiをそれぞれAl、SiO、SrO、TiOに換算し合計100質量%としたとき、Al換算で10〜60質量%、SiO換算で25〜60質量%、SrO換算で7.5〜50質量%、TiO換算で20質量%以下のAl、Si、Sr、Tiを含有し、前記合計100質量%に対し副成分として、Bi、Na、K、Coの群のうちの少なくとも1種をBi換算で0.1〜10質量%、NaO換算で0.1〜5質量%、KO換算で0.1〜5質量%、CoO換算で0.1〜5質量%含有し、更に、Cu、Mn、Agの群のうちの少なくとも1種をCuO換算で0.01〜5質量%、MnO換算で0.01〜5質量%、Agを0.01〜5質量%の含有し、その他不可避不純物を含有しているセラミック誘電体材料が挙げられる。尚、セラミック誘電体材料の他に、樹脂積層基板や、樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をHTCC(高温同時焼成セラミック)技術を用いて、誘電体材料をAlを主体とするものとし、伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
Next, FIG. 4 shows an external view of the laminate module, and FIGS. 5 and 6 show development views of the dielectric sheets constituting the laminate module.
The laminate 100 is made of a ceramic dielectric material that can be sintered at a low temperature of, for example, 1000 ° C. or less, and is described above using a conductive sheet such as Ag or Cu having a low resistivity on a green sheet having a thickness of 10 to 200 μm. It can be manufactured by printing the transmission line constituting the inductance element of the circuit or the capacitance electrode constituting the capacitance element with a predetermined electrode pattern, and laminating and sintering these plural green sheets as appropriate. . In addition, although the inductance element was comprised with the transmission line printed and formed by the conductor paste on the green sheet, it is not restricted to this, The chip inductor mounted outside the laminated body can also be used. In addition, the high frequency switch can be mounted on the laminate, and the capacitance elements C1 to C6 can also be mounted as chip components.
As the dielectric material, for example, Al, Si, Sr as a main component, Ti, Bi, Cu, Mn, Na, K as a subcomponent, Al, Si, Sr as a main component, Ca, Pb, A material having Na and K as subcomponents, a material containing Al, Mg, Si, and Gd, and a material containing Al, Si, Zr, and Mg are used, and a material having a dielectric constant of about 5 to 15 is used. As an example, the main component is composed of oxides of Al, Si, Sr, and Ti, and Al, Si, Sr, and Ti are converted into Al 2 O 3 , SiO 2 , SrO, and TiO 2 , respectively, for a total of 100% by mass. 10 to 60% by mass in terms of Al 2 O 3 , 25 to 60% by mass in terms of SiO 2 , 7.5 to 50% by mass in terms of SrO, and 20% by mass or less in terms of TiO 2 , Si, Sr , Ti, and at least one of the group of Bi, Na, K, and Co as a subcomponent with respect to the total of 100% by mass is 0.1 to 10% by mass in terms of Bi 2 O 3 , Na 2 O 0.1 to 5% by mass in terms of conversion, 0.1 to 5% by mass in terms of K 2 O, 0.1 to 5% by mass in terms of CoO, and at least one of the group of Cu, Mn, and Ag 0 seeds 0.01 to 5 mass% in terms of CuO, in MnO 2 basis. 1 to 5 mass%, and containing Ag of 0.01 to 5 mass%, a ceramic dielectric material containing the unavoidable impurities can be exemplified. In addition to the ceramic dielectric material, it is also possible to use a resin laminated substrate or a laminated substrate made of a composite material obtained by mixing a resin and ceramic dielectric powder. Further, the ceramic substrate is made of HTCC (high temperature co-fired ceramic) technology, the dielectric material is mainly Al 2 O 3 , and the transmission line is a metal conductor that can be sintered at a high temperature such as tungsten or molybdenum. You may comprise as.

グリーンシートの番号は積層体の最上層を1とし、以下順に下層に向けて番号を付加しており15層目が最下層である。図中、電極パターンに付した記号は図2の等価回路に付したものと符合する。尚、黒印のものはビアホールであり、誘電体各層に形成された電極パターンを接続するためのものである。また、端子電極はLGA(Land Grid Array)としているが、BGA(Ball Grid Array)、側面端子なども採用することが出来る。
先ずグリーンシート1には、高周波スイッチとしてDPDTスイッチ(GaAs FET)を実装し、積層基板に内蔵されないコンデンサ、場合によってはインダクタをチップ部品として搭載するための複数のランド電極が形成されている。このランド電極はビアホールを介して積層基板内に形成された接続線路や回路素子と接続している。前記ランド電極に実装される高周波スイッチはベア状態で前記積層基板に実装し、樹脂封止や缶封止することも出来る。なお、送信信号増幅器、受信信号増幅器、送受信回路部を構成したRF-ICやベースバンドICを前記積層基板に複合化することも可能である。
As for the number of the green sheet, the uppermost layer of the laminate is 1, and the numbers are added in order toward the lower layer, and the 15th layer is the lowermost layer. In the figure, the symbols attached to the electrode patterns are the same as those attached to the equivalent circuit of FIG. The black marks are via holes for connecting electrode patterns formed on the dielectric layers. The terminal electrodes are LGA (Land Grid Array), but BGA (Ball Grid Array), side terminals and the like can also be used.
First, on the green sheet 1, a DPDT switch (GaAs FET) is mounted as a high-frequency switch, and a plurality of land electrodes are formed for mounting capacitors that are not built in the multilayer substrate, and in some cases, inductors as chip components. The land electrode is connected to a connection line or a circuit element formed in the laminated substrate through a via hole. The high-frequency switch mounted on the land electrode can be mounted on the laminated substrate in a bare state, and can be sealed with resin or can. Note that an RF-IC or a baseband IC that constitutes a transmission signal amplifier, a reception signal amplifier, and a transmission / reception circuit unit can be combined with the laminated substrate.

次に、グリーンシート2〜15には、第1の分波回路20、第2の分波回路25、第1のフィルタ回路30、第2のフィルタ回路40、第3のフィルタ回路60、第1の平衡-不平衡変換回路50、第2の平衡-不平衡変換回路55を、それぞれを構成するインダクタンス素子、キャパシタンス素子を所定の電極パターンにより形成しビアホールを介して適宜接続し回路となしている。また、第1と第2のフィルタ回路30、40と第1と第2の平衡-不平衡変換回路50、55との間に配置される整合回路80、85は、所定の線路長に形成された伝送線路として形成している。
以下、上記した回路毎に積層体を平面視した(上から見た)領域に分けて説明する。
第1の分波回路20は、平面視で概ね積層体の右端の領域に設けられている。即ち、第3〜5層にキャパシタンス素子Cft2、Cft3を、第13〜15層にキャパシタンス素子Cft1、Cft4を形成し、第6〜9層にはインダクタンス素子Lft1、Lft2、Lft3を形成している。
また、この領域には第3のフィルタ回路60のインダクタンス素子Lft4も形成している。
第2の分波回路25は、平面視で概ね積層体の左端の領域に設けられている。即ち、第3〜5層にキャパシタンス素子Cfr2、Cfr3を、第13〜15層にキャパシタンス素子Cfr1、Cfr4を形成し、第6〜9層にはインダクタンス素子Lfr1、Lfr2、Lfr3を形成している。
Next, on the green sheets 2 to 15, the first branching circuit 20, the second branching circuit 25, the first filter circuit 30, the second filter circuit 40, the third filter circuit 60, the first The balanced-unbalanced conversion circuit 50 and the second balanced-unbalanced conversion circuit 55 are formed as a circuit in which an inductance element and a capacitance element constituting each are formed by a predetermined electrode pattern and appropriately connected through via holes. . In addition, the matching circuits 80 and 85 disposed between the first and second filter circuits 30 and 40 and the first and second balanced-unbalanced conversion circuits 50 and 55 are formed to have a predetermined line length. It is formed as a transmission line.
Hereinafter, the laminated body will be described for each circuit described above by dividing it into a region (viewed from above) in plan view.
The first branching circuit 20 is provided in a region at the right end of the multilayer body in plan view. That is, capacitance elements Cft2 and Cft3 are formed on the third to fifth layers, capacitance elements Cft1 and Cft4 are formed on the thirteenth to fifteenth layers, and inductance elements Lft1, Lft2, and Lft3 are formed on the sixth to ninth layers.
In addition, an inductance element Lft4 of the third filter circuit 60 is also formed in this region.
The second demultiplexing circuit 25 is provided in the leftmost region of the multilayer body in plan view. That is, capacitance elements Cfr2 and Cfr3 are formed on the third to fifth layers, capacitance elements Cfr1 and Cfr4 are formed on the thirteenth to fifteenth layers, and inductance elements Lfr1, Lfr2 and Lfr3 are formed on the sixth to ninth layers.

第1のフィルタ回路30は、平面視で第1の分波回路20と第2の分波回路25の間にあり、その間のさらに概ね左下の領域に設けられている。即ち、第2〜5層にキャパシタンス素子Cpg1、Cpg5を、第10〜15層にキャパシタンス素子Cpg3、Cpg2、Cpg4、Cpg6を形成し、第7、8層にはインダクタンス素子Lpg1、Lpg2を形成している。キャパシタンス素子Cpg3は第11層と第12層の電極パターンにて構成し、キャパシタンス素子Cpg6は第10層と第11層の電極パターンにて構成している。
第2のフィルタ回路40は、平面視で第1の分波回路20と第2の分波回路25の間にあり、その間のさらに概ね左上の領域に設けられている。即ち、第12、15層にてキャパシタンス素子Cpa2、Cpa4を形成し、第3、5層にはインダクタンス素子Lpa1を形成している。キャパシタンス素子Cpa3は省略している。
The first filter circuit 30 is located between the first branching circuit 20 and the second branching circuit 25 in a plan view, and is provided in a substantially lower left region therebetween. That is, capacitance elements Cpg1 and Cpg5 are formed on the second to fifth layers, capacitance elements Cpg3, Cpg2, Cpg4 and Cpg6 are formed on the tenth to fifteenth layers, and inductance elements Lpg1 and Lpg2 are formed on the seventh and eighth layers. Yes. Capacitance element Cpg3 is composed of eleventh and twelfth layer electrode patterns, and capacitance element Cpg6 is composed of tenth and eleventh layer electrode patterns.
The second filter circuit 40 is located between the first branching circuit 20 and the second branching circuit 25 in a plan view, and is provided in a substantially upper left region therebetween. That is, capacitance elements Cpa2 and Cpa4 are formed in the 12th and 15th layers, and an inductance element Lpa1 is formed in the 3rd and 5th layers. The capacitance element Cpa3 is omitted.

第1の平衡-不平衡変換回路50は、平面視で第1の分波回路20と第2の分波回路25の間にあり、その間のさらに概ね右下の領域に設けられている。即ち、第12〜15層にキャパシタンス素子Cbg1を形成し、第3、5〜7、9〜11層にはインダクタンス素子Lbg1(b、c)、Lbg2、Lbg3を形成している。
第2の平衡-不平衡変換回路55は、平面視で第1の分波回路20と第2の分波回路25の間にあり、その間のさらに概ね右上の領域に設けられている。即ち、第12〜15層にキャパシタンス素子Cba1を形成し、第4、7、8、11層にはインダクタンス素子Lba1(b、c)、Lba2、Lba3を形成している。
The first balanced-unbalanced conversion circuit 50 is located between the first branching circuit 20 and the second branching circuit 25 in a plan view, and is provided in a substantially lower right region therebetween. That is, the capacitance element Cbg1 is formed in the 12th to 15th layers, and the inductance elements Lbg1 (b, c), Lbg2, and Lbg3 are formed in the third, 5-7, and 9-11 layers.
The second balanced-unbalanced conversion circuit 55 is located between the first branching circuit 20 and the second branching circuit 25 in a plan view, and is provided in a substantially upper right region therebetween. That is, the capacitance element Cba1 is formed in the 12th to 15th layers, and the inductance elements Lba1 (b, c), Lba2, and Lba3 are formed in the fourth, seventh, eighth, and eleventh layers.

以上の回路構成において、各回路は積層基板に三次元的に構成されるが、各回路を構成する電極パターンは、それぞれ他の回路を構成する電極パターンとの不要な電磁気的干渉を防ぐように、グランド電極GNDにより分離したり、積層方向に見て互いが重ならないようにしている。また、インダクタンス素子は、グリーンシート上に導体ペーストで印刷形成された伝送線路で構成したが、これに限られるものではなく、積層体の外側に搭載したチップインダクタを用いることもできる。   In the above circuit configuration, each circuit is three-dimensionally configured on the multilayer substrate, but the electrode pattern that configures each circuit is to prevent unnecessary electromagnetic interference with the electrode patterns that configure each other circuit. The electrodes are separated from each other by the ground electrodes GND and do not overlap each other when viewed in the stacking direction. In addition, the inductance element is configured by a transmission line printed with a conductive paste on a green sheet. However, the inductance element is not limited to this, and a chip inductor mounted on the outside of the multilayer body can also be used.

図7は上記した高周波積層モジュール部品についての積層体を概略示すもので、(A)は部品搭載面から見た斜視図、(B)は底面から見た斜視図である。
本発明において個々の回路構成は、上述したように積層体のほぼ領域毎に設けられている。即ち、平面視したとき左右の領域、及び左右に挟まれた間の領域をほぼ4分割した合計6つの領域に分けられている。図7(A)で言えば、第1の分波回路20は右端の(イ)の領域に、第2の分波回路25は左端の(ロ)の領域に、第1のフィルタ回路30はその間の領域を4分割したうちの左下の(ホ)の領域に、第2のフィルタ回路40は左上の(ヘ)の領域に、第1の平衡-不平衡変換回路50は右下の(ハ)の領域に、第2の平衡-不平衡変換回路55は右上の(ニ)の領域にそれぞれ形成されている。
そして、この領域に連携して特定の端子電極を配置するようにしている。即ち、2.4GHzと5GHzの送信回路に繋がる送信端子2.4GTx、5GTxは、グランドGND端子を介して(イ)の領域に設けており、デュアルバンドアンテナの2つのアンテナ端子ANT1、ANT2はGND端子を介して(ロ)の領域に設けている。よって、送信端子2.4GTx、5GTxとアンテナ端子ANT1、ANT2は対向配置されている。これがまず一つの特徴である。これにより特に信号の大きい送信端子と受信信号を受け入れるアンテナ端子との距離を離すことになり、送信端子とアンテナ端子間のアイソレーション特性を良好にすることができる。
FIG. 7 schematically shows a laminate of the above-described high-frequency laminated module component, where (A) is a perspective view seen from the component mounting surface, and (B) is a perspective view seen from the bottom.
In the present invention, each circuit configuration is provided in almost every region of the laminate as described above. That is, when viewed in plan, the left and right areas and the area between the left and right are divided into a total of six areas divided into approximately four. In FIG. 7A, the first demultiplexing circuit 20 is in the rightmost (A) region, the second demultiplexing circuit 25 is in the leftmost (B) region, and the first filter circuit 30 is The area between them is divided into four areas in the lower left (e), the second filter circuit 40 is in the upper left (f) area, and the first balanced-unbalance conversion circuit 50 is in the lower right (ha). ), The second balanced-unbalanced conversion circuit 55 is formed in the upper right (d) region.
A specific terminal electrode is arranged in cooperation with this region. That is, the transmission terminals 2.4GTx and 5GTx connected to the 2.4 GHz and 5 GHz transmission circuits are provided in the area (a) via the ground GND terminal, and the two antenna terminals ANT1 and ANT2 of the dual band antenna are the GND terminals. Is provided in the area (b). Therefore, the transmission terminals 2.4GTx and 5GTx and the antenna terminals ANT1 and ANT2 are arranged to face each other. This is one feature. Thereby, the distance between the transmission terminal having a particularly large signal and the antenna terminal for receiving the reception signal is increased, and the isolation characteristic between the transmission terminal and the antenna terminal can be improved.

また、2.4GHzの受信回路に繋がる受信端子2.4GRx+、2.4GRx-は送信端子2.4GTxとの間にGND端子を介して(ハ)の領域に設け、同じく5GHzの受信回路に繋がる受信端子5GRx+、5GRx-は送信端子5GTxとの間にGND端子を介して(ニ)の領域に設けている。よって、受信端子2.4GRx+、2.4GRx-と受信端子5GRx+、5GRx-は対向配置されている。これにより受信端子間のアイソレーション特性を良好にすることができ、受信信号に対する挿入損失を抑えることができる。
さらに、高周波スイッチに電圧を加えるための制御端子V2はANT2との間にGND電極を介して(ホ)の領域に設けており、一方の制御端子V1はANT1との間にGND電極を介して(ヘ)の領域に設けている。よって、電圧制御端子V1とV2は対向配置されている。これにより電圧制御端子間のアイソレーション特性を良好にすることができ、DPDTスイッチ10の誤動作を防ぐことができる。
以上のように、積層体内の夫々の回路配置と電極配置をとることによって、まず、特に信号の大きい送信端子と受信信号を受け入れるアンテナ端子との距離を離すことになり、送信端子とアンテナ端子間のアイソレーション特性を良好にすることができる。すなわち送信信号がアンテナ端子に漏洩することを最小限に抑えることができ、受信信号の信号品質の劣化を抑えることができる。また、送信端子とアンテナ端子間の挿入損失を抑えることができる。また、この高周波積層モジュール部品と接続される他の部品との接続を最短にすることが可能となり、送信信号および受信信号に対する挿入損失を抑えることができる。また、ほとんどの端子間はグランド端子を介して配置されているので、端子間のアイソレーション特性を良好にすることができ、信号の伝送が安定している。
The reception terminals 2.4GRx + and 2.4GRx− connected to the 2.4 GHz reception circuit are provided in the area (c) via the GND terminal between the reception terminals 2.4GTx and the reception terminals connected to the 5 GHz reception circuit. 5GRx + and 5GRx− are provided in the area (d) between the transmission terminal 5GTx and the GND terminal. Therefore, the reception terminals 2.4GRx + and 2.4GRx− and the reception terminals 5GRx + and 5GRx− are arranged to face each other. Thereby, the isolation characteristic between receiving terminals can be made favorable, and the insertion loss with respect to a received signal can be suppressed.
Further, a control terminal V2 for applying a voltage to the high-frequency switch is provided in the region (e) between the ANT2 and the GND electrode, and one control terminal V1 is connected to the ANT1 via the GND electrode. (F) in the area. Therefore, the voltage control terminals V1 and V2 are arranged to face each other. As a result, the isolation characteristics between the voltage control terminals can be improved, and malfunction of the DPDT switch 10 can be prevented.
As described above, by taking the respective circuit arrangement and electrode arrangement in the laminate, first, the distance between the transmission terminal having a particularly large signal and the antenna terminal for receiving the reception signal is increased. The isolation characteristics can be improved. That is, it is possible to minimize the leakage of the transmission signal to the antenna terminal, and it is possible to suppress the deterioration of the signal quality of the reception signal. Further, insertion loss between the transmission terminal and the antenna terminal can be suppressed. In addition, it is possible to minimize the connection between the high-frequency laminated module component and other components that are connected, and the insertion loss for the transmission signal and the reception signal can be suppressed. In addition, since most terminals are arranged via ground terminals, the isolation characteristics between the terminals can be improved, and signal transmission is stable.

次に、本発明の積層体モジュール部品の第2の実施例について説明する。
図8は等価回路図を示し、図9、図10は誘電体シートの展開図、図11は積層体の端子配置を示している。
回路構成としては、図8に示す通り第1の実施例の図2とほぼ同じである。相違する点としては、DPDTの高周波スイッチ回路10と第1の分波回路20との間に整合用のインダクタンス素子Ltを介在させ、高周波スイッチ回路10と第2の分波回路25との間にキャパシタンス素子C4を削除し、代わりに整合用のインダクタンス素子Lrを配置した。また、第2の分波回路25の低周波側のローパスフィルタ回路においてインダクタンス素子Lfr2とキャパシタンス素子Cfr1を削除した。また、第1のフィルタ回路30を構成するキャパシタンス素子を7個としその配置接続を図8のようにした。また、第1の平衡-不平衡変換回路50と第2の平衡-不平衡変換回路55のキャパシタンス素子Cbg1、Cba1を削除し、第1の平衡-不平衡変換回路50側には新たにCbg2とCbg3を挿入した。それ以外については同じ回路構成なのでここでの詳細な説明は省略する。
さて、本実施例の誘電体シートは16層からなり、上述した第1の実施例に対し積層体内における各回路を構成する電極パターンの配置領域が異なる。その点について以下に説明する。
Next, a second embodiment of the laminated module component of the present invention will be described.
8 shows an equivalent circuit diagram, FIGS. 9 and 10 are development views of the dielectric sheet, and FIG. 11 shows the terminal arrangement of the laminate.
The circuit configuration is almost the same as FIG. 2 of the first embodiment as shown in FIG. The difference is that a matching inductance element Lt is interposed between the high frequency switch circuit 10 of the DPDT and the first branching circuit 20, and the high frequency switch circuit 10 and the second branching circuit 25 are interposed. The capacitance element C4 is deleted, and a matching inductance element Lr is disposed instead. Further, the inductance element Lfr2 and the capacitance element Cfr1 are deleted from the low-frequency filter circuit on the low frequency side of the second branching circuit 25. Further, seven capacitance elements constituting the first filter circuit 30 are used, and the arrangement and connection thereof are as shown in FIG. Further, the capacitance elements Cbg1 and Cba1 of the first balance-unbalance conversion circuit 50 and the second balance-unbalance conversion circuit 55 are deleted, and a new Cbg2 is added to the first balance-unbalance conversion circuit 50 side. Cbg3 was inserted. The rest of the circuit configuration is the same, and a detailed description thereof is omitted here.
The dielectric sheet of the present embodiment is composed of 16 layers, and the arrangement area of the electrode patterns constituting each circuit in the laminate is different from that of the first embodiment described above. This will be described below.

第1の分波回路20は、平面視で概ね積層体の左端の領域に設けられている。即ち、第4〜6層にキャパシタンス素子Cft2、Cft3を、第14〜16層にキャパシタンス素子Cft1、Cft4を形成し、第7〜10層にはインダクタンス素子Lft1、Lft2、Lft3を形成している。また、この領域の第10〜12層には第3のフィルタ回路60のインダクタンス素子Lft4も形成している。
第2の分波回路25は、平面視で概ね積層体の上方端の領域に設けられている。即ち、第4〜6層にキャパシタンス素子Cfr1、Cfr2を、第14〜16層にキャパシタンス素子Cfr4を形成し、第8〜11層にはインダクタンス素子Lfr1、Lfr3を形成している。
The first branching circuit 20 is generally provided in the left end region of the laminate in plan view. That is, capacitance elements Cft2 and Cft3 are formed on the fourth to sixth layers, capacitance elements Cft1 and Cft4 are formed on the fourteenth to sixteenth layers, and inductance elements Lft1, Lft2, and Lft3 are formed on the seventh to tenth layers. Further, the inductance element Lft4 of the third filter circuit 60 is also formed in the 10th to 12th layers in this region.
The second demultiplexing circuit 25 is generally provided in a region at the upper end of the stacked body in plan view. That is, capacitance elements Cfr1 and Cfr2 are formed in the fourth to sixth layers, capacitance element Cfr4 is formed in the fourteenth to sixteenth layers, and inductance elements Lfr1 and Lfr3 are formed in the eighth to eleventh layers.

第1のフィルタ回路30は、平面視でほぼ第1の分波回路20と第2の分波回路25以外の領域にあり、その領域を略4分割したときの概ね右上の領域に設けられている。即ち、第2〜6層にキャパシタンス素子Cpg1、Cpg2、Cpg4、Cpg5を、第11〜16層にキャパシタンス素子Cpg3、Cpg2、Cpg4、Cpg6、Cpg7を形成し、第8、9層にはインダクタンス素子Lpg1を構成するもので並列接続されたインダクタンス素子Lpg1aとインダクタンス素子Lpg1bを形成し、さらにこれに並行してインダクタンス素子Lpg2を構成するために並列接続されたインダクタンス素子Lpg2aとインダクタンス素子Lpg2bを形成している。尚、キャパシタンス素子Cpg7は第12層及び13層の電極パターン間にて構成し、キャパシタンス素子Cpg6は第12層及び13層の電極パターン間にて構成し、キャパシタンス素子Cpg3は第11層と第12層の電極パターン間にて構成し、キャパシタンス素子Cpg2とCpg4は第2層のGND用の電極パターンと第3層の電極パターン間、第13層と第15層の電極パターンと第14層と第16層のGND用の電極パターン間にて構成している。
第2のフィルタ回路40は、平面視で上記4分割のうち概ね左上の領域に設けられている。即ち、第4層の電極パターンと第2層のGND用の電極パターン間にてキャパシタンス素子Cpa2を、第13層の電極パターンと16層のGND用の電極パターン間にてキャパシタンス素子Cpa4を形成し、第7、8層にインダクタンス素子Lpa1を形成している。キャパシタンス素子Cpa3は省略している。また、第7層には整合回路のインダクタンス素子Lrの一部を設けている。
The first filter circuit 30 is substantially located in a region other than the first demultiplexing circuit 20 and the second demultiplexing circuit 25 in a plan view, and is provided in a substantially upper right region when the region is divided into approximately four parts. Yes. That is, capacitance elements Cpg1, Cpg2, Cpg4, and Cpg5 are formed in the second to sixth layers, capacitance elements Cpg3, Cpg2, Cpg4, Cpg6, and Cpg7 are formed in the first to sixteenth layers, and inductance elements Lpg1 are formed in the eighth and ninth layers. The inductance element Lpg1a and the inductance element Lpg1b connected in parallel are formed, and in parallel to this, the inductance element Lpg2a and the inductance element Lpg2b connected in parallel to form the inductance element Lpg2 are formed. . The capacitance element Cpg7 is configured between the 12th and 13th layer electrode patterns, the capacitance element Cpg6 is configured between the 12th and 13th layer electrode patterns, and the capacitance element Cpg3 is configured between the 11th and 12th layers. The capacitance elements Cpg2 and Cpg4 are formed between the electrode pattern for the second layer GND and the electrode pattern for the third layer, the electrode patterns for the thirteenth layer, the fifteenth layer, the fourteenth layer, and the first layer. It is composed of 16 layers of GND electrode patterns.
The second filter circuit 40 is provided in a substantially upper left region of the four divisions in plan view. That is, a capacitance element Cpa2 is formed between the fourth layer electrode pattern and the second layer GND electrode pattern, and a capacitance element Cpa4 is formed between the thirteenth layer electrode pattern and the 16th GND electrode pattern. The inductance element Lpa1 is formed on the seventh and eighth layers. The capacitance element Cpa3 is omitted. The seventh layer is provided with a part of the inductance element Lr of the matching circuit.

第1の平衡-不平衡変換回路50は、平面視で上記4分割のうち概ね右下の領域に設けられている。即ち、第14〜16層にキャパシタンス素子Cbg2、Cbg3を形成し、第6〜8、10〜12層にはインダクタンス素子Lbg1(b、c)とLbg2、Lbg3を形成している。また、第3層には整合回路のインダクタンス素子Lrの一部とLbg1aを設けている。
第2の平衡-不平衡変換回路55は、平面視で上記4分割のうち概ね左下の領域に設けられている。即ち、第5層、8層、9層と12層にインダクタンス素子Lba1(b、c)とLba2、Lba3を形成している。また、第4層には整合回路のインダクタンス素子Lba1aを設けている。
The first balanced-unbalanced conversion circuit 50 is provided in a substantially lower right region of the four divisions in plan view. That is, capacitance elements Cbg2 and Cbg3 are formed on the 14th to 16th layers, and inductance elements Lbg1 (b, c), Lbg2 and Lbg3 are formed on the 6th to 8th and 10th to 12th layers. The third layer is provided with part of the inductance element Lr of the matching circuit and Lbg1a.
The second balanced-unbalanced conversion circuit 55 is provided in a substantially lower left region of the four divisions in plan view. That is, the inductance elements Lba1 (b, c), Lba2, and Lba3 are formed in the fifth, eighth, ninth, and twelfth layers. The fourth layer is provided with an inductance element Lba1a of a matching circuit.

図11は上記積層体モジュール部品の端子電極の配置を概略示すもので、(A)は部品搭載面から見た斜視図、(B)は底面から見た斜視図である。
本実施例においては、平面視したとき左端の領域、その右上方の領域、及びこれら以外の領域をほぼ4分割した合計6つの領域に分けられている。これを図10(A)を用いて回路構成毎に言えば、第1の分波回路20は左端の(ト)の領域に、第2の分波回路25は右上方の(チ)の領域に、第1のフィルタ回路30は4分割したうちの右上の(リ)の領域に、第2のフィルタ回路40は左上の(ヌ)の領域に、第1の平衡-不平衡変換回路50は右下の(ル)の領域に、第2の平衡-不平衡変換回路55は左下の(オ)の領域にそれぞれ形成されている。
そして、この領域に連携して特定の端子電極を配置するようにしている。即ち、2.4GHzと5GHzの送信回路に繋がる送信端子2.4GTx、5GTxを、グランドGND端子を介して(ト)の領域に設けており、5GHzの受信回路に繋がる受信端子5GRx+、5GRx-を、送信端子2.4GTxとの間にGND端子を介して(オ)の領域に、2.4GHzの受信回路に繋がる受信端子2.4GRx+、2.4GRx-は、5GHzの受信端子に隣接した(ル)の領域に設けている。また、アンテナ端子ANT1、ANT2を、送信端子5GTxとの間にGND端子を介して(チ)の領域に設けている。これにより、特に信号の大きい送信端子と受信端子との間にGND端子を、また送信端子と受信信号を受け入れるアンテナ端子との間にGND端子を配置できることになり、送信端子と受信端子間、送信端子とアンテナ端子間のアイソレーション特性を良好にすることができる。
FIGS. 11A and 11B schematically show the arrangement of the terminal electrodes of the multilayer module component, wherein FIG. 11A is a perspective view seen from the component mounting surface, and FIG. 11B is a perspective view seen from the bottom.
In the present embodiment, when viewed in plan, the left end region, the upper right region, and the other regions are divided into a total of six regions. Speaking of this for each circuit configuration with reference to FIG. 10A, the first demultiplexing circuit 20 is in the leftmost (g) region, and the second demultiplexing circuit 25 is in the upper right (h) region. In addition, the first filter circuit 30 is divided into four upper right (re) areas, the second filter circuit 40 is located in the upper left (nu) area, and the first balance-unbalance conversion circuit 50 is The second balanced-unbalanced conversion circuit 55 is formed in the lower left (e) region in the lower right (le) region.
A specific terminal electrode is arranged in cooperation with this region. That is, the transmission terminals 2.4GTx and 5GTx connected to the 2.4 GHz and 5 GHz transmission circuits are provided in the area (g) via the ground GND terminal, and the reception terminals 5GRx + and 5GRx− connected to the 5 GHz reception circuit are provided. The receiving terminals 2.4GRx + and 2.4GRx− connected to the 2.4 GHz receiving circuit are adjacent to the receiving terminal of 5 GHz in the area of (v) via the GND terminal between the transmitting terminal 2.4GTx (Le) It is provided in the area. Further, the antenna terminals ANT1 and ANT2 are provided in the region (H) via the GND terminal between the antenna terminals ANT1 and ANT2. As a result, a GND terminal can be disposed between the transmission terminal and the reception terminal having a particularly large signal, and a GND terminal can be disposed between the transmission terminal and the antenna terminal that receives the reception signal. The isolation characteristic between the terminal and the antenna terminal can be improved.

さらに、高周波スイッチに電圧を加えるための制御端子V1とV2は、グランドGND電極やアンテナ端子ANT1、ANT2を間に置いて直交する辺に設けている。これにより、電圧制御端子間のアイソレーション特性を良好にすることができ、DPDTスイッチ10の誤動作を防ぐことができる。
以上のように、積層体内の夫々の回路配置と電極配置をとることによって、まず、特に信号の大きい送信端子と受信信号を受け入れるアンテナ端子間にGRD端子を配置することになり、送信端子とアンテナ端子間のアイソレーション特性を良好にすることができる。すなわち送信信号がアンテナ端子に漏洩することを最小限に抑えることができ、受信信号の信号品質の劣化を抑えることができる。また、送信端子とアンテナ端子間の挿入損失を抑えることができる。また、この高周波積層モジュール部品と接続される他の部品との接続を最短にすることが可能となり、送信信号および受信信号に対する挿入損失を抑えることができる。また、ほとんどの端子間はグランド電極を介して配置されているので信号の伝送が安定している。
Further, the control terminals V1 and V2 for applying a voltage to the high frequency switch are provided on the sides orthogonal to each other with the ground GND electrode and the antenna terminals ANT1 and ANT2. Thereby, the isolation characteristic between voltage control terminals can be made favorable, and the malfunctioning of the DPDT switch 10 can be prevented.
As described above, by adopting the respective circuit arrangement and electrode arrangement in the laminate, first, the GRD terminal is arranged between the transmission terminal having a particularly large signal and the antenna terminal for receiving the reception signal. The isolation characteristic between terminals can be improved. That is, it is possible to minimize the leakage of the transmission signal to the antenna terminal, and it is possible to suppress the deterioration of the signal quality of the reception signal. Further, insertion loss between the transmission terminal and the antenna terminal can be suppressed. In addition, it is possible to minimize the connection between the high-frequency laminated module component and other components that are connected, and the insertion loss for the transmission signal and the reception signal can be suppressed. In addition, since most terminals are arranged via ground electrodes, signal transmission is stable.

本発明の高周波積層モジュール部品と、各通信システムでの送信データを変調し受信データを復調する送受信回路部と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部とを備えたデュアルバンド通信装置は、高周波積層モジュール部品、送受信回路部とスイッチ回路制御部とを最短の距離で接続できるため、余計な損失を最小限に抑えることができ、実装面積を最小に構成できる。そのため低消費電力で動作し、また小型に構成することができる。   A dual-band communication device comprising the high-frequency laminated module component of the present invention, a transmission / reception circuit unit that modulates transmission data and demodulates reception data in each communication system, and a switch circuit control unit that controls switching of the high-frequency switch Since the high-frequency laminated module component, the transmission / reception circuit unit and the switch circuit control unit can be connected with the shortest distance, unnecessary loss can be minimized and the mounting area can be minimized. Therefore, it can operate with low power consumption and can be made compact.

本発明の高周波積層モジュール部品及びデュアルバンド通信装置は、パーソナルコンピュータ(PC)、プリンタやハードディスク、ブロードバンドルーターなどのPCの周辺機器、FAX、冷蔵庫、標準テレビ(SDTV)、高品位テレビ(HDTV)、カメラ、ビデオ、携帯電話等々の電子機器、自動車内や航空機内でのワイヤに変わる信号伝達手段として有用なものである。   The high-frequency laminated module component and dual-band communication apparatus of the present invention are a personal computer (PC), a PC peripheral device such as a printer, a hard disk, and a broadband router, FAX, refrigerator, standard television (SDTV), high-definition television (HDTV), It is useful as a signal transmission means that changes to a wire in an electronic device such as a camera, a video, a mobile phone, etc., an automobile or an airplane.

本発明の一実施例に係る高周波回路の回路ブロック図である。It is a circuit block diagram of the high frequency circuit which concerns on one Example of this invention. 本発明の一実施例に係る高周波回路の等価回路図である。It is an equivalent circuit diagram of the high frequency circuit which concerns on one Example of this invention. 本発明の一実施例に係るデュアルバンド通信装置を回路ブロック図である。1 is a circuit block diagram of a dual band communication device according to an embodiment of the present invention. 本発明の一実施例に係る積層体モジュール部品の外観図である。It is an external view of the laminated body module component which concerns on one Example of this invention. 本発明の一実施例に係る積層体モジュール部品のグリーンシートの展開図の一部である。It is a part of expanded view of the green sheet of the laminated body module component which concerns on one Example of this invention. 本発明の一実施例に係る積層体モジュール部品のグリーンシートの展開図の残りの一部である。It is the remaining one part of the expanded view of the green sheet of the laminated body module component which concerns on one Example of this invention. 本発明の一実施例に係る積層体モジュール部品の端子電極配置を示す外観斜視図である。It is an external appearance perspective view which shows terminal electrode arrangement | positioning of the laminated body module component which concerns on one Example of this invention. 本発明の他の実施例に係る高周波回路の等価回路図である。It is an equivalent circuit schematic of the high frequency circuit which concerns on the other Example of this invention. 本発明の他の実施例に係る積層体のグリーンシートの展開図の一部である。It is a part of expanded view of the green sheet of the laminated body which concerns on the other Example of this invention. 本発明の他の実施例に係る積層体のグリーンシートの展開図の残りの一部である。It is the remaining one part of the expanded view of the green sheet of the laminated body which concerns on the other Example of this invention. 本発明の他の実施例に係る積層体モジュール部品の外観斜視図である。It is an external appearance perspective view of the laminated body module component which concerns on the other Example of this invention.

符号の説明Explanation of symbols

10: 高周波スイッチ回路(DPDT SW)
20:第1の分波回路
25:第2の分波回路
30:第1のフィルタ回路
40:第2のフィルタ回路
60:第3のフィルタ回路
50:第1の平衡-不平衡変換回路
55:第2の平衡-不平衡変換回路
80、85:整合回路
100:積層基板
10: High frequency switch circuit (DPDT SW)
20: 1st branching circuit 25: 2nd branching circuit 30: 1st filter circuit 40: 2nd filter circuit 60: 3rd filter circuit 50: 1st balance-unbalance conversion circuit 55: Second balanced-unbalanced conversion circuits 80, 85: matching circuit 100: laminated substrate

Claims (8)

2つの周波数帯の送受信が可能な2つのデュアルバンドアンテナと、当該2つのデュアルバンドアンテナと共用の送信側回路及び受信側回路との接続を切り替える4つのポートを備えた高周波スイッチと、前記高周波スイッチのポートのうち一つのポートと前記送信側回路との間に配置される第1の分波回路と、前記高周波スイッチのうち他の一つのポートと前記受信側回路との間に配置される第2の分波回路と、前記送信回路は第1の送信回路と第2の送信回路からなり、前記受信側回路は第1の受信回路と第2の受信回路とからなり、
前記第1の分波回路、前記第2の分波回路のそれぞれを構成するインダクタンス素子及びキャパシタンス素子の少なくとも一部を誘電体層を積層した積層体内に電極パターンにより構成し、前記高周波スイッチは積層体上に搭載し、当該積層体の下面あるいは側面には端子電極を形成しており、
前記端子電極は、前記高周波スイッチに電圧を加えるための2つ以上の制御端子と、複数のグランド端子と、前記第1と第2の送信回路の第1の送信端子と第2の送信端子と、前記第1と第2の受信回路の第1の受信端子と第2の受信端子と、前記デュアルバンドアンテナの2つのアンテナ端子とで構成され、
前記積層体を平面視したとき、前記第1の分波回路を構成する電極パターンが概ね配置された領域側に前記2つの送信端子を配置し、前記第2の分波回路を構成する電極パターンが概ね配置された領域側に前記2つのアンテナ端子を配置したことを特徴とする高周波積層モジュール部品。
A high-frequency switch having two dual-band antennas capable of transmitting and receiving two frequency bands, four ports for switching connection between the two dual-band antennas and a common transmitting-side circuit and receiving-side circuit, and the high-frequency switch A first demultiplexing circuit disposed between one of the ports and the transmitting circuit, and a first demultiplexing circuit disposed between the other one of the high frequency switches and the receiving circuit. 2 branching circuits, the transmission circuit is composed of a first transmission circuit and a second transmission circuit, and the reception side circuit is composed of a first reception circuit and a second reception circuit,
At least a part of the inductance element and the capacitance element constituting each of the first demultiplexing circuit and the second demultiplexing circuit is constituted by an electrode pattern in a laminated body in which dielectric layers are laminated, and the high frequency switch is laminated. Mounted on the body, terminal electrodes are formed on the lower surface or side surface of the laminate,
The terminal electrode includes two or more control terminals for applying a voltage to the high-frequency switch, a plurality of ground terminals, a first transmission terminal and a second transmission terminal of the first and second transmission circuits. The first and second receiving circuits of the first and second receiving circuits, and two antenna terminals of the dual-band antenna,
When the laminate is viewed in plan, the two transmission terminals are arranged on the region side where the electrode pattern constituting the first demultiplexing circuit is generally arranged, and the electrode pattern constituting the second demultiplexing circuit A high-frequency laminated module component characterized in that the two antenna terminals are arranged on the side of the region where is generally arranged.
請求項1記載の高周波積層モジュール部品において、前記第2の分波回路と前記第1の受信回路との間に配置される第1のフィルタ回路と、前記第2の分波回路と前記第2の受信回路との間に配置される第2のフィルタ回路とを備えており、
前記第1のフィルタ回路と、前記第2のフィルタ回路のそれぞれを構成するインダクタンス素子及びキャパシタンス素子の少なくとも一部を誘電体層を積層した積層体内に電極パターンにより構成し、
前記第1のフィルタ回路を構成する電極パターンが概ね配置された領域の側辺側に前記第1の受信端子を配置し、前記第2のフィルタ回路を構成する電極パターンが概ね配置された領域の側辺側に前記第2の受信端子を配置したことを特徴とする高周波積層モジュール部品。
2. The high-frequency laminated module component according to claim 1, wherein the first filter circuit, the second branch circuit, and the second filter disposed between the second branch circuit and the first receiver circuit. 3. And a second filter circuit disposed between the receiver circuit and the receiver circuit,
An inductance element and a capacitance element constituting each of the first filter circuit and the second filter circuit are configured by electrode patterns in a laminate in which dielectric layers are laminated,
The first receiving terminal is disposed on the side of the region where the electrode pattern constituting the first filter circuit is generally disposed, and the region where the electrode pattern constituting the second filter circuit is generally disposed. A high-frequency laminated module component, wherein the second receiving terminal is arranged on a side side.
請求項2記載の高周波積層モジュール部品において、前記第1のフィルタ回路と前記第1の受信回路との間に配置される第1の平衡−不平衡変換回路と、前記第2のフィルタ回路と前記第2の受信回路との間に配置される第2の平衡−不平衡変換回路とを備えており、
前記第1の平衡−不平衡変換回路と、前記第2の平衡−不平衡変換回路のそれぞれを構成するインダクタンス素子及びキャパシタンス素子の少なくとも一部を誘電体層を積層した積層体内に電極パターンにより構成し、
前記第1の平衡−不平衡変換回路を構成する電極パターンが概ね配置された領域側に前記第1の受信端子を配置し、前記第2の平衡−不平衡変換回路を構成する電極パターンが概ね配置された領域側に前記第2の受信端子を配置したことを特徴とする高周波積層モジュール部品。
3. The high-frequency laminated module component according to claim 2, wherein a first balanced-unbalanced conversion circuit disposed between the first filter circuit and the first receiving circuit, the second filter circuit, and the second filter circuit A second balanced-unbalanced conversion circuit disposed between the second receiving circuit and the second receiving circuit;
At least a part of the inductance element and the capacitance element constituting each of the first balanced-unbalanced conversion circuit and the second balanced-unbalanced conversion circuit is constituted by an electrode pattern in a laminated body in which dielectric layers are laminated. And
The first receiving terminal is arranged on the region side where the electrode pattern constituting the first balance-unbalance conversion circuit is generally arranged, and the electrode pattern constituting the second balance-unbalance conversion circuit is roughly A high-frequency laminated module component, wherein the second receiving terminal is arranged on the arranged region side.
前記積層体を平面視したとき、前記第1の分波回路を構成する電極パターンが概ね配置された領域と、前記第2の分波回路を構成する電極パターンが概ね配置された領域とが対向配置されており、前記第1の分波回路の領域と第2の分波回路の領域の間にあって前記第1の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域と、前記第2の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域とが対向配置されており、
前記端子電極のうちグランド端子は積層体の四辺の総てに少なくとも1つ設け、前記2つの送信端子と2つのアンテナ端子とは対向する辺に対向配置し、前記第1の受信端子と第2の受信端子、及び前記2つの制御端子の個々を前記対向する辺とは別の辺に対向配置したことを特徴とする請求項3記載の高周波積層モジュール部品。
When the laminate is viewed in plan, the region where the electrode pattern constituting the first branching circuit is generally disposed faces the region where the electrode pattern constituting the second branching circuit is generally disposed. A region between the first demultiplexing circuit region and the second demultiplexing circuit region where the electrode pattern constituting the first balanced-unbalanced conversion circuit is generally disposed; The region where the electrode pattern constituting the second balanced-unbalanced conversion circuit is generally arranged is arranged oppositely,
Among the terminal electrodes, at least one ground terminal is provided on all four sides of the multilayer body, the two transmission terminals and the two antenna terminals are arranged opposite to each other, and the first reception terminal and the second reception terminal are arranged. 4. The high-frequency laminated module component according to claim 3, wherein each of the receiving terminal and the two control terminals are arranged to face each other side different from the facing side.
前記積層体を平面視したとき、前記第1の分波回路を構成する電極パターンが概ね配置された領域と、前記第2の分波回路を構成する電極パターンが概ね配置された領域とが直交配置されており、前記第1の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域と、前記第2の平衡-不平衡変換回路を構成する電極パターンが概ね配置された領域とが並行配置されており、
前記端子電極のうちグランド端子は積層体の四辺の総てに少なくとも1つ設け、前記2つの送信端子と2つのアンテナ端子とは直交する辺に配置し、前記第1の受信端子と第2の受信端子は前記直交する辺とは別の辺に並列配置したことを特徴とする請求項3記載の高周波積層モジュール部品。
When the laminate is viewed in plan, the region in which the electrode pattern constituting the first demultiplexing circuit is generally disposed and the region in which the electrode pattern constituting the second demultiplexing circuit is generally disposed are orthogonal to each other. A region in which the electrode pattern constituting the first balanced-unbalanced conversion circuit is generally disposed, and a region in which the electrode pattern constituting the second balanced-unbalanced conversion circuit is generally disposed. Are arranged in parallel,
Among the terminal electrodes, at least one ground terminal is provided on all four sides of the multilayer body, the two transmission terminals and the two antenna terminals are arranged on the orthogonal sides, and the first reception terminal and the second reception terminal are arranged. 4. The high-frequency laminated module component according to claim 3, wherein the receiving terminal is arranged in parallel on a side different from the orthogonal side.
送信信号増幅器を前記積層体に一体化した請求項1〜5の何れかに記載の高周波積層モジュール部品。 The high-frequency laminated module component according to any one of claims 1 to 5, wherein a transmission signal amplifier is integrated with the laminated body. 受信信号増幅器を前記積層体に一体化した請求項1〜6の何れかに記載の高周波積層モジュール部品。 The high-frequency multilayer module component according to claim 1, wherein a reception signal amplifier is integrated with the multilayer body. 請求項1〜7の何れかに記載の高周波積層モジュール部品を用いたデュアルバンド通信装置であって、
各通信システムでの送信データを変調し受信データを復調する送受信回路部と、
前記高周波スイッチの切り替えを制御するスイッチ回路制御部とを備えたことを特徴とするデュアルバンド通信装置。

A dual-band communication device using the high-frequency laminated module component according to claim 1,
A transmission / reception circuit unit that modulates transmission data and demodulates reception data in each communication system;
A dual-band communication apparatus comprising: a switch circuit control unit that controls switching of the high-frequency switch.

JP2004190592A 2004-06-29 2004-06-29 High-frequency laminated module component and dual band communication device using the same Pending JP2006014102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190592A JP2006014102A (en) 2004-06-29 2004-06-29 High-frequency laminated module component and dual band communication device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190592A JP2006014102A (en) 2004-06-29 2004-06-29 High-frequency laminated module component and dual band communication device using the same

Publications (1)

Publication Number Publication Date
JP2006014102A true JP2006014102A (en) 2006-01-12

Family

ID=35780759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190592A Pending JP2006014102A (en) 2004-06-29 2004-06-29 High-frequency laminated module component and dual band communication device using the same

Country Status (1)

Country Link
JP (1) JP2006014102A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083668A1 (en) * 2006-01-17 2007-07-26 Hitachi Metals, Ltd. High frequency circuit component and communication apparatus using such high frequency circuit component
KR100756909B1 (en) 2006-07-03 2007-09-07 인티그런트 테크놀로지즈(주) Receiver chip for digital video broadcasting for handheld using diversity
US7579930B2 (en) 2005-04-18 2009-08-25 Murata Manufacturing Co., Ltd. High-frequency module
JP2011035940A (en) * 2006-12-28 2011-02-17 Hitachi Metals Ltd High-frequency component and communication device
JP2011072013A (en) * 2010-11-15 2011-04-07 Hitachi Metals Ltd High-frequency circuit component and communication equipment using the same
KR101201202B1 (en) * 2008-12-11 2012-11-15 한국전자통신연구원 Apparatus for transmitting/receiving rf signal in a wireless communication system
CN103427140A (en) * 2012-05-24 2013-12-04 株式会社村田制作所 Switch module
US8660603B2 (en) 2006-03-31 2014-02-25 Epcos Ag Mobile radio module for multiband-multimode operation
WO2014119046A1 (en) * 2013-02-01 2014-08-07 株式会社村田製作所 Switch ic and high-frequency module equipped with same
KR101570308B1 (en) * 2011-07-26 2015-11-18 모토로라 모빌리티 엘엘씨 Front end employing pin diode switch with high linearity and low loss for simultaneous transmission
JP2016502262A (en) * 2012-12-21 2016-01-21 ▲華▼▲為▼終端有限公司Huawei Device Co., Ltd. Electronic devices and land grid array modules
KR20190076051A (en) * 2016-12-26 2019-07-01 가부시키가이샤 무라타 세이사쿠쇼 Filter devices and filter modules

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579930B2 (en) 2005-04-18 2009-08-25 Murata Manufacturing Co., Ltd. High-frequency module
US8130787B2 (en) 2006-01-17 2012-03-06 Hitachi Metals, Ltd. High-frequency circuit device, and communications apparatus comprising same
JP2009290896A (en) * 2006-01-17 2009-12-10 Hitachi Metals Ltd High frequency circuit component and communication device using the same
CN101401317B (en) * 2006-01-17 2012-09-26 日立金属株式会社 High frequency circuit component and communication apparatus using such high frequency circuit component
JP5245413B2 (en) * 2006-01-17 2013-07-24 日立金属株式会社 High frequency circuit component and communication apparatus using the same
WO2007083668A1 (en) * 2006-01-17 2007-07-26 Hitachi Metals, Ltd. High frequency circuit component and communication apparatus using such high frequency circuit component
US8660603B2 (en) 2006-03-31 2014-02-25 Epcos Ag Mobile radio module for multiband-multimode operation
KR100756909B1 (en) 2006-07-03 2007-09-07 인티그런트 테크놀로지즈(주) Receiver chip for digital video broadcasting for handheld using diversity
JP2011035940A (en) * 2006-12-28 2011-02-17 Hitachi Metals Ltd High-frequency component and communication device
KR101201202B1 (en) * 2008-12-11 2012-11-15 한국전자통신연구원 Apparatus for transmitting/receiving rf signal in a wireless communication system
US8750814B2 (en) 2008-12-11 2014-06-10 Electronics And Telecommunications Research Institute Transmitter/receiver for wireless communication system
JP2011072013A (en) * 2010-11-15 2011-04-07 Hitachi Metals Ltd High-frequency circuit component and communication equipment using the same
KR101570308B1 (en) * 2011-07-26 2015-11-18 모토로라 모빌리티 엘엘씨 Front end employing pin diode switch with high linearity and low loss for simultaneous transmission
CN103427140A (en) * 2012-05-24 2013-12-04 株式会社村田制作所 Switch module
JP2016502262A (en) * 2012-12-21 2016-01-21 ▲華▼▲為▼終端有限公司Huawei Device Co., Ltd. Electronic devices and land grid array modules
US9905918B2 (en) 2012-12-21 2018-02-27 Huawei Device Co., Ltd. Electronic apparatus and land grid array module
WO2014119046A1 (en) * 2013-02-01 2014-08-07 株式会社村田製作所 Switch ic and high-frequency module equipped with same
KR20190076051A (en) * 2016-12-26 2019-07-01 가부시키가이샤 무라타 세이사쿠쇼 Filter devices and filter modules
US10886897B2 (en) 2016-12-26 2021-01-05 Murata Manufacturing Co., Ltd. Filter device and filter module
KR102342504B1 (en) * 2016-12-26 2021-12-23 가부시키가이샤 무라타 세이사쿠쇼 Filter device and filter module

Similar Documents

Publication Publication Date Title
JP4386205B2 (en) High frequency components and multiband communication devices
JP4548610B2 (en) Multiband high frequency circuit, multiband high frequency circuit component, and multiband communication apparatus using the same
US8582547B2 (en) High frequency circuit, high frequency component and communication device
JP4930707B2 (en) High frequency circuit, high frequency circuit component and communication apparatus using the same
JP4288529B2 (en) High frequency components and multiband communication devices
JP2007295327A (en) High frequency circuit, high frequency component, and communication apparatus
JP2006157880A (en) High frequency module
JP4134004B2 (en) High frequency module
JP2006304081A (en) High frequency circuit, high frequency circuit component and communication equipment using it
JP2006014102A (en) High-frequency laminated module component and dual band communication device using the same
JP2010147589A (en) High frequency circuit, high frequency component, and communication device
JP2008193739A (en) High frequency module
JP4134005B2 (en) High frequency module
JP2005354407A (en) High frequency circuit, high frequency component and multiband communication apparatus using the same
JP4487274B2 (en) High frequency circuit components and multiband communication devices
JP4552193B2 (en) Multiband high frequency module and multiband communication apparatus using the same
JP4399786B2 (en) Demultiplexing / filter composite circuit, high-frequency circuit, high-frequency circuit component, and multiband communication device using these
JP2010041316A (en) High-pass filter, high frequency module, and communication equipment using the same
JP4936119B2 (en) Multilayer balun transformer and high frequency components
JP2009027319A (en) High-frequency circuit, high-frequency component, and communication device
JP5137167B2 (en) BANDPASS FILTER, HIGH FREQUENCY CIRCUIT, HIGH FREQUENCY CIRCUIT COMPONENT, AND MULTIBAND COMMUNICATION DEVICE USING THEM
JP2010212962A (en) High frequency component, and communication device employing the same
JP5472672B2 (en) High frequency circuit component and communication apparatus using the same
JP4794247B2 (en) High frequency module
JP2006246234A (en) High frequency switching module and radio communications device using the same