JP2006010596A - 発振判定機能付き電子トランス - Google Patents

発振判定機能付き電子トランス Download PDF

Info

Publication number
JP2006010596A
JP2006010596A JP2004190734A JP2004190734A JP2006010596A JP 2006010596 A JP2006010596 A JP 2006010596A JP 2004190734 A JP2004190734 A JP 2004190734A JP 2004190734 A JP2004190734 A JP 2004190734A JP 2006010596 A JP2006010596 A JP 2006010596A
Authority
JP
Japan
Prior art keywords
circuit
voltage
electronic transformer
loop circuit
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004190734A
Other languages
English (en)
Other versions
JP4557139B2 (ja
Inventor
Toru Katsuno
徹 勝野
Takehiko Kojima
武彦 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2004190734A priority Critical patent/JP4557139B2/ja
Publication of JP2006010596A publication Critical patent/JP2006010596A/ja
Application granted granted Critical
Publication of JP4557139B2 publication Critical patent/JP4557139B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】アナログシミュレータを構成する実回路を対象として、発振判定を容易かつ確実に実現可能とした発振判定機能付き電子トランスを提供する。
【解決手段】アナログ電子回路により模擬した電子トランスの一次側及び二次側に電気回路がそれぞれ接続されている閉ループ回路において、閉ループ回路の一部を開放、短絡するための切替回路5と、閉ループ回路を開放して形成した開ループ回路の一端から小振幅の正弦波電圧を周波数を変化させて入力し、かつ、開ループ回路の他端から電圧を出力させてこれらの入出力信号からボード線図を測定する測定回路2と、測定したボード線図のゲイン−周波数特性、位相−周波数特性から位相余裕を求め、この位相余裕を基準値と比較して発振するか否かを判定する判定回路3とを備える。
【選択図】図1

Description

本発明は、解析対象とする実際の電力系統と電気的に相似な電気回路をアナログ回路(リアクトル、抵抗、コンデンサ、変圧器、演算機能付き電圧源、同電流源等)により実現し、実際の電力系統より低い数十〜数百Vの電圧を印加して実際の電力系統より小さい数十mA〜数十Aの電流を流すことにより、電力系統に発生する種々の系統現象をリアルタイムにシミュレーション可能とした電力系統用アナログシミュレータに関するものであり、特に、シミュレータ回路を構成するための電気回路を接続した場合に発振するか否かを判定する発振判定機能を備えた電子トランスに関するものである。
出願人は、この種の電子トランスを特願2002−374174号として既に出願した(本件出願時において、未だ出願公開されていない)。
ここで、図8は理想的な単相トランスの回路図を示しており、11は一次巻線、21は二次巻線、a,bは一次側端子、a,bは二次側端子である。
図1に示す単相トランス10において、一次側の電圧をV、電流をI(なお、フェーザ(複素ベクトル)を示す「・」(ドット)は、便宜的に本文では表記を省略する。以下、同じ。)とし、二次側の電圧をV、電流をIとする。また、一次側と二次側との電圧比(変圧比)が1:nであるトランスを想定すると、電圧、電流に関して以下の数式1、数式2が成り立つ。
[数式1]
=n・V
[数式2]
=I/n
従って、単相電子トランスでは、上記数式1,数式2の関係を満たすような等価的な模擬回路をアナログ電子回路により構成すれば良く、前述した先願発明では、図9に示すように、可変ゲイン付き電圧アンプ、可変ゲイン付き電流アンプ、絶縁回路、電流検出手段、電圧検出手段等によって理想単相トランスに相当する電子トランス10’を模擬している。
図9において、41は、入力側が絶縁アンプ等の絶縁回路61を介して一次側端子a,bに接続されたゲインKの可変ゲイン付き電圧アンプ(以下、単に電圧アンプともいう)であり、その出力側は一方の二次側端子aに接続されている。また、31は、入力側が絶縁アンプ等の絶縁回路62を介して電圧アンプ41の出力側の電流検出器51に接続されたゲインKの可変ゲイン付き電流アンプ(以下、単に電流アンプともいう)であり、その出力側は一方の一次側端子aに接続されている。ここで、電圧アンプ41、電流アンプ31は、例えば演算増幅器により構成されている。
なお、他方の一次側端子bは電流アンプ31と共に接地され、他方の二次側端子bは電圧アンプ41と共に接地されている。
上記構成において、トランスの二次側の電流を電流検出器51により検出し、この電流検出信号を絶縁回路62により絶縁して一次側に設けた電流アンプ31に電流指令値として入力する。
同様に、トランスの一次側の電圧を電圧検出器71により検出し、この電圧検出信号を絶縁回路61により絶縁して二次側に設けた電圧アンプ41に電圧指令値として入力する。ここで、電流アンプ31及び電圧アンプ41のゲインは、前述の如く多回転可変抵抗やプログラマブル抵抗モジュールを用いて任意に設定することができ、これによって変圧比を高精度に変更することができる。
図8に示した一次側と二次側との電圧比が1:nの理想単相トランス10を図9の電子トランス10’で実現する場合、電圧アンプ41のゲインK及び電流アンプ31のゲインKと電圧、電流との関係は、それぞれ以下の数式3,数式4のように求められる。
[数式3]
・K=V
[数式4]
・K=I
数式3を数式1に、数式4を数式2にそれぞれ代入すると、数式5が得られる。
[数式5]
=K=n
従って、図8の理想単相トランス10を図9の電子トランス10’で実現するためには、電圧アンプ41のゲインK=n、電流アンプ31のゲインK=nに設定すれば良い。
すなわち、図9の回路を構成して各ゲインK,Kを変圧比に応じて設定することにより、所望の変圧比を有する理想的な単相トランスを実現することが可能である。
ここで、上記電子トランスは電力系統用のアナログシミュレータに使用されるため、電子トランスの一次側及び二次側には、図9に示す如くどのようなインピーダンスZ,Zを有する電気回路81,82が接続されるのかが一般に不明である。
しかし、上記電気回路81,82には、アナログシミュレータを構成する送電線モデル、発電機モデル、負荷モデル、無限大電源モデル等が複数台接続され、その数量及び設定値(例えば送電線モデルではインダクタンスL、コンデンサ容量C、抵抗Rによって構成される)は、シミュレーション毎に変更される。よって、図9の電気回路81,82のインピーダンスZ,Zは、系統周波数が商用周波数(50Hzまたは60Hz)の場合は設定値であるため把握可能であるが、発振が生じるような数kHz以上の高い周波数ではインピーダンスがどのような値になるかが不明である。
更に、周波数が高くなると、上述した各モデル間の接続用配線のインダクタンスや浮遊容量が発振現象に寄与するおそれが強くなる。このような状況下では、場合によっては図9の電子トランス10’に受電すると、その時の過渡的な電圧・電流により発振を引き起こす可能性がある。また、この発振に伴い、電子トランスやこのトランスに接続された各種機器モデルの電気回路が故障したり、焼損する危険性もあった。
なお、SPICEと称する回路シミュレーションソフトを用いて、帰還ループを形成している信号経路を自動的に抽出し、発振判定の事前解析を容易にしてアナログ集積回路の設計効率を向上させた回路解析装置が、下記の特許文献1に記載されている。
特開平6−266787号公報(段落[0025],[0026]、図1等)
上記特許文献1に記載された従来技術は、電子回路の位相余裕を求めて回路の発振性を解析するものであるが、特に共振が発生する高周波領域において、実際の回路の配線のインダクタンスや抵抗、浮遊容量による共振への影響を考慮したものではない。
そこで本発明の解決課題は、アナログシミュレータを構成する実回路を対象として発振の有無を容易かつ確実に判定可能とした発振判定機能付き電子トランスを提供することにある。
上記課題を解決するために、まず、請求項1に記載した発明では、図9に示したような電子トランス10’とその一次側、二次側の電気回路81,82とによって構成される閉ループ回路の一端を開放すると共に、その一端に振幅の小さな正弦波電圧を周波数を変化させて入力し、他端の電圧を出力として、これらの入出力信号からボード線図を測定する。
次に、測定したボード線図のゲイン−周波数特性、位相−周波数特性から位相余裕を求め、その値が予め設定した判定基準値より小さい場合には、発振すると判断する。この場合には、電子トランスや接続機器を故障、焼損させる可能性が高いと判断して、その電気回路81,82を用いたシミュレーションを事前に断念する。但し、この時、開ループ伝達関数を求めるために使用する前記正弦波電圧は、電子トランス等を焼損しないような1V以下の振幅を持つ小さな信号とする必要がある。
なお、例えば電子トランス10’及び電気回路81,82からなる閉ループ回路において、回路が安定か不安定か(発振するか否か)を判定する指標として、位相余裕を用いるのは周知である。ここで、位相余裕とは、図2に示すゲイン−周波数特性、位相−周波数特性において、ゲインが1(0dB)の時の周波数の位相差をいう。
上記の位相余裕は、以下のようにして測定することができる。
(1)閉ループ回路の一端を開放して開ループ回路を構成し、その一端から信号を入力した場合の他端の出力を求め、その出力/入力から開ループ伝達関数を求める。
(2)この開ループ伝達関数のゲイン−周波数特性から、ゲインが1の時、すなわち0dBの時の周波数fを求める。
(3)次に、開ループ伝達関数の位相−周波数特性から、(2)で求めた周波数fにおける位相が遅れ位相180°に対してどれだけ余裕があるかを求める。
(4)位相余裕による安定運転の目安は、およそ15°以上であることが経験的に得られているため、これを判定基準値とし、(3)で測定した位相余裕が判定基準値より大きければ安定していて発振のおそれがなく、位相余裕が判定基準値より小さければ不安定で発振のおそれがあると判定する。
次に、電子トランスの商用周波数における不安定条件について考察する。
通常、高い周波数帯域では、シミュレータ回路(電気回路81,82)はどのようなインピーダンスになるか判らないため、上述した開ループ伝達関数の位相余裕に基づいて発振するか否かを判定する。ただし、電子トランスは一般に商用周波数(50Hzまたは60Hz)で使用されるため、この商用周波数における発振の有無は予め以下のようにして判定することができる。
まず、以下の条件下において説明を行う。
(1)電圧アンプ及び電流アンプの増幅率(ゲイン)K,Kは、正である。
(2)電圧アンプ及び電流アンプは理想アンプとする(ゲインK,Kが周波数に依存せず、一定である)。
(3)電圧検出器、電流検出器のゲイン=1とする。
後述する図1において、電流アンプ31のゲインをK、電圧アンプ41のゲインをKとし、また、電流アンプ31側の電流をI、電圧をV、電圧アンプ41側の電流をI、電圧をVとする。更に、ボード線図測定回路2の出力電圧をVin、電圧検出器71の出力電圧をVoutとすると、数式6〜9が成り立つ。
[数式6]
=K・Vin
[数式7]
=K・I
[数式8]
out=−Z・I
[数式9]
=Z・I
数式6〜9からVout/Vinを求めると、数式10となる。
[数式10]
out/Vin=K・K・(−Z/Z
この数式10によれば、商用周波数で使用される電子トランスの一次側のインピーダンスZ及び二次側のインピーダンスZが以下の組合せであるとき、最も不安定になって発振のおそれがあると言える。その理由としては、Z/Zの位相が、下記の(a)の場合には180°、(b)の場合には−180°となるためである(位相180°遅れと位相180°進みは同一)。
(a)一次側のインピーダンスZが誘導性(インダクタンスLを有する)で二次側のインピーダンスZが容量性(コンデンサCを有する)
(b)一次側のインピーダンスZが容量性(コンデンサCを有する)で二次側のインピーダンスZが誘導性(インダクタンスLを有する)
従って、電子トランスを商用周波数で使用する場合は上記の基準に基づいて発振判定を行えば良い。
更に、上記の請求項1の発明により位相余裕が小さいと判断された場合でも、電圧アンプや電流アンプの前段に複数種類のフィルタからなるフィルタ群を接続し、前記フィルタを順次切り替えて位相余裕が十分大きくなるようにすることにより、電子トランス等が焼損する可能性がある構成であっても、シミュレーションを実行可能な回路構成を得ることができる。
但し、この場合には、フィルタの挿入によって電子トランスが理想的なトランスにならない可能性があるため、どのフィルタを用いたらいかなる周波数帯域まで理想トランスとして電子トランスが動作するかを予め実験により検証しておく必要がある。
以上をまとめると、請求項1に記載した発明は、アナログ電子回路により模擬した電子トランスの一次側及び二次側に、シミュレータ回路を構成するための電気回路がそれぞれ接続されている閉ループ回路において、
前記電子トランスは、前記閉ループ回路の一部を開放、短絡するための切替手段と、前記切替手段により前記閉ループ回路を開放して形成した開ループ回路の一端から小振幅の正弦波電圧を周波数を変化させて入力し、かつ、前記開ループ回路の他端から電圧を出力させてこれらの入出力信号からボード線図を測定する手段と、測定したボード線図のゲイン−周波数特性、位相−周波数特性から位相余裕を求め、この位相余裕を基準値と比較して発振するか否かを判定する手段と、を備えたものである。
また、請求項2に記載した発明は、請求項1に記載した発振判定機能付き電子トランスにおいて、
前記電子トランスは、二次側の電流検出信号が絶縁されて電流指令値として入力される一次側の電流アンプと、一次側の電圧検出信号が絶縁されて電圧指令値として入力される二次側の電圧アンプと、位相特性が異なる複数のフィルタを備えたフィルタ群と、を備え、
前記フィルタ群から任意のフィルタを選択して電流アンプまたは電圧アンプの入力側に接続することにより前記位相余裕を可変としたものである。
本発明によれば、シミュレータを構成する電気回路を電子トランスの一次側、二次側に接続した状態の閉ループ回路を開ループ回路に変更し、この開ループ回路に小振幅の電圧信号を実際に注入して位相余裕を測定すると共に、この位相余裕を判定基準値と比較することによって発振の有無を判定するものである。このため、配線のインダクタンスや抵抗、浮遊容量等の影響を含めた実回路での発振判定を確実に行うことができ、電子トランスやこれに接続される電気回路の故障や焼損を未然に防止することができる。
以下、図に沿って本発明の実施形態を説明する。
まず、図1は請求項1に相当する本発明の第1実施形態を示す発振判定機能付き電子トランス10Aの構成図であり、図9と同一の構成要素には同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。
図1において、電圧検出器71の出力側は切替回路5内のスイッチ5a,5bの各一方の切替端子にそれぞれ接続されていると共に、ボード線図測定回路2に接続されている。このボード線図測定回路2の出力側は前記スイッチ5a,5bの各他方の切替端子にそれぞれ接続されている。また、スイッチ5a,5bの各共通端子は、電圧アンプ41側の絶縁回路61に入力されている。
なお、前述したように電圧検出器71の出力電圧(開ループ回路の出力電圧)をVoutとし、ボード線図測定回路2の出力電圧(開ループ回路への入力電圧)をVinとする。
また、1はボード線図測定回路2に対して測定開始信号aを出力し、かつ、切替スイッチ5に対してスイッチ切替信号dを出力する制御回路である。
更に、ボード線図測定回路2から出力される測定信号b(ゲイン−周波数特性、位相−周波数特性)は位相余裕判定回路3に入力されており、測定回路2または判定回路3が位相余裕を計算し、判定回路3が発振の有無を判定可能となっている。位相余裕判定回路3から出力された位相余裕判定信号(すなわち発振の有無の判定信号)cは表示装置4に入力されており、この表示装置4は、位相余裕判定信号cに基づいて、その判定結果や電子回路10Aに接続された電気回路81,82の使用可否等を表示するためのものである。
次に、この実施形態における処理を図3のフローチャートを参照しつつ説明する。
まず、試験条件に応じて、電子トランス10Aの一次側と二次側の電気回路81,82、すなわちシミュレータ回路を配線すると共に、シミュレータ回路に対して定数設定を行う(図3のステップS1)。このとき、シミュレータ回路内に電圧源が接続されている場合には、この段階では、電圧源の電圧設定値を0Vにしておく。この状態では、切替回路5内のスイッチ5a,5bは電圧検出器71側に接続されており、電子トランス10A及び電気回路81,82によって閉ループ回路が形成されている。
次いで、発振のおそれがないことが明らかな場合には、以下の発振確認処理を省略して、直ちにアナログシミュレータによる試験に移行する(S2NO,S8)。
それ以外の場合(S2YES)には、まず、制御回路1からのスイッチ切替信号dにより、切替回路5内のスイッチ5a,5bをボード線図測定回路2側に切り替える(S3)。つまり、電子トランス10A及び電気回路81,82からなる閉ループ回路を開ループ回路に接続替えする。このように切替回路5は、閉ループ回路の一部を開放、短絡する機能を持つ。
同時に、制御回路1からボード線図測定回路2に測定開始信号aを送り、上記開ループ回路において、ボード線図の測定処理を実施する(S4)。このとき、測定回路2では、振幅が1V以下の微少な正弦波電圧の周波数を掃引する。
上述したボード線図測定回路2の出力電圧が、前記開ループ回路の入力電圧Vinとなる。これと同時に、ボード線図測定回路2は、電圧検出器71によって検出された電流アンプ31の出力端の電圧をVoutとして入力する。
そして、これらの二つの信号Vin,Voutから、開ループ伝達関数(一巡伝達関数ともいう)を求める。ここで、開ループ伝達関数とは、ゲイン−周波数特性及び位相−周波数特性を指す。
次に、前述の[課題を解決するための手段]において説明した(1)〜(4)の方法によりボード線図測定回路2が位相余裕を測定し、この位相余裕が位相余裕判定回路3により判定基準値より大きいと判断されれば(位相余裕有りの状態)、制御回路1によりスイッチ5a,5bをボード線図測定回路2側から通常時の電圧検出器71側に切り替えて通常回路に変更し、元の閉ループ回路を形成する(S5YES,S7)。この状態では、発振する可能性が低いと考えられるので、電子トランス10A及び電気回路81,82を使用したアナログシミュレータとして所定の試験を実施する(S8)。
測定した位相余裕が判定基準値より小さい場合(S5NO)には発振の可能性が大きいと判定して試験条件の変更(S6)に移行し、シミュレータ回路側の定数や構成を変更して前記ステップS2に戻る。そして、以後は前記同様に位相余裕の有無を判定する処理を行う。
このような試験条件の変更を行わない場合には、位相余裕が小さいと判断された現状回路での電子トランス10Aの使用は不可能であると結論付けて試験を断念する。
なお、図1の表示装置4は、位相余裕の判定結果や発振の可能性、電気回路81,82の使用可否等を必要に応じて表示すればよい。
図4はボード線図測定回路2によるボード線図の実測結果例と、位相余裕の判定結果を示す図である。
この図4によれば、130Hzにおいて位相余裕が18°程度あり、判定基準値である15°より大きいため発振には耐えられたが、2.5kHz近傍の位相余裕は12°であって判定基準値の15°より小さい。このため、例えば図5に示すように、電子トランス10Aに印加する電圧を若干変動させると、2.5kHz程度の周波数で発振が生じ易くなっていることが判る。
次に、請求項2に相当する本発明の第2実施形態を説明する。この実施形態は、前記第1実施形態によって位相余裕が小さく発振のおそれがあると判断された場合でも、電圧アンプ31や電流アンプの前段に複数種類のフィルタを設けてこれらのフィルタを切り替えて接続することにより、位相余裕が十分大きくなるように調整可能としたものである。
図6はこの第2実施形態の構成を示すものであり、電子トランス10Bにおいて、絶縁回路62と電流アンプ31との間には複数種類のフィルタからなるフィルタ群92が接続され、切替回路5と絶縁回路61との間には、同じく複数種類のフィルタからなるフィルタ群91が接続されている。なお、フィルタ群91は絶縁回路61と電圧アンプ41との間に接続しても良い。
ここで、フィルタ群91,92は、例えば、以下のように位相特性が異なる複数種類のフィルタをそれぞれ備えており、制御回路1からのフィルタ切替信号eによってこれらのフィルタのうちで任意のフィルタを選択して接続可能であるものとする。なお、フィルタの種類は下記のものに何ら限定されないのは勿論である。
1)フィルタなし
2)フィルタ1(減衰が緩いローパスフィルタ)
3)フィルタ2(減衰が急峻なローパスフィルタ)
4)フィルタ3(減衰が緩いバンドパスフィルタ)
5)フィルタ4(減衰が急峻なバンドパスフィルタ)
図7は、この実施形態における処理を示すフローチャートである。まず、最初はフィルタ群91,92を前述の1)フィルタなしに設定しておき、実質的に第1実施形態と同一の回路構成としておく。
図7のステップS11〜S15,S17,S18は、基本的に図3におけるS1〜S5,S7,S8と同様である。図7において図3と異なるのは、位相余裕がないと判断された場合(S15NO)の処理であり、この実施形態では、位相余裕がない場合に図3のステップS6のような試験条件の変更(シミュレータ回路側の定数や構成の変更)を行わず、フィルタ群91,92内の使用フィルタを変更して(S16)、変更前と同じ手順で位相余裕を判定することとした。なお、前記2)〜5)のフィルタを用いた場合に、いかなる周波数帯域まで電子トランス10Bが理想トランスとして動作するかを、予め実験により検証しておくものとする。
フィルタを変更した後にスイッチ5a,5bの切替により開ループ回路を形成し、その状態で測定した位相余裕が判定基準値より大きくなれば、当該フィルタの使用を条件として、電子トランス10B及び電気回路81,82を使用したアナログシミュレータとして所定の試験の実施が可能であるため、スイッチ5a,5bを切り替えて閉ループ回路に復帰させてから試験を実施する(S2〜S5,S7,S8)。
なお、フィルタを何度か切り替えても位相余裕が判定基準値より小さいままであり、発振のおそれを払拭できない場合には、現状回路での電子トランス10Bの使用は不可能であると判断し、必要に応じて試験条件を変更して再度、位相余裕を判定すればよい。
本発明の第1実施形態を示す構成図である。 位相余裕の説明図である。 第1実施形態の処理を示すフローチャートである。 第1実施形態におけるボード線図の実測結果例及び位相余裕の判定結果を示す図である。 第1実施形態における電子トランス両端の電圧波形の実測例を示す図である。 本発明の第2実施形態を示す構成図である。 第2実施形態の処理を示すフローチャートである。 理想単相トランスの構成図である。 先願に係る電子トランスの構成図である。
符号の説明
1:制御回路
2:ボード線図測定回路
3:位相余裕判定回路
4:表示装置
5:切替回路
5a,5b:スイッチ
10A,10B:発振判定機能付き電子トランス
31:電流アンプ
41:電圧アンプ
51:電流検出器
61,62:絶縁回路
71:電圧検出器
81,82:電気回路
91,92:フィルタ群

Claims (2)

  1. アナログ電子回路により模擬した電子トランスの一次側及び二次側に、シミュレータ回路を構成するための電気回路がそれぞれ接続されている閉ループ回路において、
    前記電子トランスは、
    前記閉ループ回路の一部を開放、短絡するための切替手段と、
    前記切替手段により前記閉ループ回路を開放して形成した開ループ回路の一端から小振幅の正弦波電圧を周波数を変化させて入力し、かつ、前記開ループ回路の他端から電圧を出力させてこれらの入出力信号からボード線図を測定する手段と、
    測定したボード線図のゲイン−周波数特性、位相−周波数特性から位相余裕を求め、この位相余裕を基準値と比較して発振するか否かを判定する手段と、
    を備えたことを特徴とする発振判定機能付き電子トランス。
  2. 請求項1に記載した発振判定機能付き電子トランスにおいて、
    前記電子トランスは、
    二次側の電流検出信号が絶縁されて電流指令値として入力される一次側の電流アンプと、
    一次側の電圧検出信号が絶縁されて電圧指令値として入力される二次側の電圧アンプと、
    位相特性が異なる複数のフィルタを備えたフィルタ群と、
    を備え、
    前記フィルタ群から任意のフィルタを選択して電流アンプまたは電圧アンプの入力側に接続することにより前記位相余裕を可変としたことを特徴とする発振判定機能付き電子トランス。
JP2004190734A 2004-06-29 2004-06-29 発振判定機能付き電子トランス Expired - Lifetime JP4557139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190734A JP4557139B2 (ja) 2004-06-29 2004-06-29 発振判定機能付き電子トランス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190734A JP4557139B2 (ja) 2004-06-29 2004-06-29 発振判定機能付き電子トランス

Publications (2)

Publication Number Publication Date
JP2006010596A true JP2006010596A (ja) 2006-01-12
JP4557139B2 JP4557139B2 (ja) 2010-10-06

Family

ID=35778007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190734A Expired - Lifetime JP4557139B2 (ja) 2004-06-29 2004-06-29 発振判定機能付き電子トランス

Country Status (1)

Country Link
JP (1) JP4557139B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671683B2 (en) 2007-03-14 2010-03-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method for adjusting a capacitance value of a phase compensating capacitor
CN102749606A (zh) * 2012-06-18 2012-10-24 北京航空航天大学 一种用于光学电压互感器动态性能研究的测试方法及装置
CN110208588A (zh) * 2019-04-16 2019-09-06 深圳市鼎阳科技有限公司 数字示波器和测量波特图的方法、可读存储介质
JP2021135860A (ja) * 2020-02-28 2021-09-13 国立大学法人広島大学 周波数特性推定装置及び周波数特性推定方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285583A (ja) * 1985-06-12 1986-12-16 Fuji Electric Co Ltd 変成器作用模擬回路
JPS62138765A (ja) * 1985-12-12 1987-06-22 Mitsubishi Electric Corp 電源の試験方法
JPS62182674A (ja) * 1986-02-06 1987-08-11 Fujitsu Ten Ltd サ−ボ回路の特性測定回路
JPH03294909A (ja) * 1990-04-12 1991-12-26 Toshiba Corp 制御系安定性監視装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285583A (ja) * 1985-06-12 1986-12-16 Fuji Electric Co Ltd 変成器作用模擬回路
JPS62138765A (ja) * 1985-12-12 1987-06-22 Mitsubishi Electric Corp 電源の試験方法
JPS62182674A (ja) * 1986-02-06 1987-08-11 Fujitsu Ten Ltd サ−ボ回路の特性測定回路
JPH03294909A (ja) * 1990-04-12 1991-12-26 Toshiba Corp 制御系安定性監視装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671683B2 (en) 2007-03-14 2010-03-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method for adjusting a capacitance value of a phase compensating capacitor
CN102749606A (zh) * 2012-06-18 2012-10-24 北京航空航天大学 一种用于光学电压互感器动态性能研究的测试方法及装置
CN102749606B (zh) * 2012-06-18 2015-02-04 北京航空航天大学 一种用于光学电压互感器动态性能研究的测试方法及装置
CN110208588A (zh) * 2019-04-16 2019-09-06 深圳市鼎阳科技有限公司 数字示波器和测量波特图的方法、可读存储介质
CN110208588B (zh) * 2019-04-16 2021-01-15 深圳市鼎阳科技股份有限公司 数字示波器和测量波特图的方法、可读存储介质
JP2021135860A (ja) * 2020-02-28 2021-09-13 国立大学法人広島大学 周波数特性推定装置及び周波数特性推定方法

Also Published As

Publication number Publication date
JP4557139B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
CA2908579C (en) Method and device for testing a transformer
RU2664924C1 (ru) Устройство для испытания трансформатора и способ испытания трансформатора
Lu et al. Experimental determination of stray capacitances in high frequency transformers
CN111460605B (zh) 一种考虑铁心非线性的变压器宽频混合模型及建立方法
Foo et al. A step-by-step guide to extracting winding resistance from an impedance measurement
EP2048896B1 (en) Method and circuit for testing an audio high-frequency loudspeaker being part of a loudspeaker system
KR101909987B1 (ko) 비접촉 활선 방식 저항성 누설전류 측정 장치 및 그 방법
CN109116266B (zh) 电源模块的测试方法
CA2975007C (en) Device and method for determining a parameter of a transformer
KR20150068286A (ko) 권선 시험 장치
CN108334684B (zh) 隔离开关开合过程中的vfto建模分析方法
JP4557139B2 (ja) 発振判定機能付き電子トランス
CN114236271B (zh) 一种变压器综合检测装置现场校验方法及系统
CN110297204A (zh) 全光纤电流互感器宽频校验系统的校验电源装置及电源提供方法
Kikkert An on-line PLC frequency impedance analyzer
Zhu et al. A wide bandwidth, on-line impedance measurement method for power systems, based On PLC techniques
CN111044782B (zh) 一种测量电容分压器频率特性的系统和方法
JP2008076337A (ja) 入力インピーダンス測定装置及び方法
CN112067935B (zh) 换流阀阳极电抗器核心器件不拆线参数测量方法及装置
Dolenc et al. Stability analysis of an Ideal-Transformer-Model interface algorithm
JP7279489B2 (ja) 計測装置及びその計測方法
JP2015001435A (ja) 電気回路の評価方法および電気回路
CN114245282B (zh) 一种喇叭模拟电路及音频放大器的检测方法
Świsulski et al. Testing of the superconducting magnets frequency characteristics
CN113325354A (zh) 一种测试配网用电子式互感器误差的系统和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4557139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term