JP2006005439A - Filter circuit and amplifier circuit - Google Patents

Filter circuit and amplifier circuit Download PDF

Info

Publication number
JP2006005439A
JP2006005439A JP2004176952A JP2004176952A JP2006005439A JP 2006005439 A JP2006005439 A JP 2006005439A JP 2004176952 A JP2004176952 A JP 2004176952A JP 2004176952 A JP2004176952 A JP 2004176952A JP 2006005439 A JP2006005439 A JP 2006005439A
Authority
JP
Japan
Prior art keywords
terminal
resistor
circuit
filter circuit
current signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004176952A
Other languages
Japanese (ja)
Other versions
JP4483424B2 (en
Inventor
Seiichi Nishiyama
清一 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004176952A priority Critical patent/JP4483424B2/en
Publication of JP2006005439A publication Critical patent/JP2006005439A/en
Application granted granted Critical
Publication of JP4483424B2 publication Critical patent/JP4483424B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a filter circuit and an amplifier circuit capable of reducing the power consumption while suppressing an increase in noise index. <P>SOLUTION: A voltage gain (vo/vi) in the case of a DC is set on the basis of a trans-conductance gm and resistances of resistors R1, R2. Further, the frequency characteristic of the voltage gain (vo/vi) is set by the resistance of the resistors R1, R2 and the capacitance of capacitors C1, C2. That is, the resistors R1, R2 are shared with amplification of a voltage signal and setting of the filter characteristic. Thus, the number of the resistors on a signal path is reduced more, and deterioration in the noise index due to thermal noise of the resistors is suppressed more in comparison with the case with separate provision of an amplifier section and a filter section, and provision of respective resistors for the sections. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、低域通過型のフィルタ回路とこれを用いた増幅回路に関するものである。   The present invention relates to a low-pass filter circuit and an amplifier circuit using the same.

図11は、2次のローパスフィルタ回路の一般的な構成例を示す図である。   FIG. 11 is a diagram illustrating a general configuration example of a secondary low-pass filter circuit.

図11に示すフィルタ回路は、入力端子Tiと、出力端子Toと、npnトランジスタQA,QB,QCと、抵抗RA,RB,RC,RDと、定電流回路IB,ICとを有する。   The filter circuit shown in FIG. 11 has an input terminal Ti, an output terminal To, npn transistors QA, QB, QC, resistors RA, RB, RC, RD, and constant current circuits IB, IC.

npnトランジスタQAは、ベースが入力端子Tiに接続され、エミッタが抵抗RAを介して接地ラインGに接続され、コレクタが抵抗RBを介して電源ラインVccに接続される。   The npn transistor QA has a base connected to the input terminal Ti, an emitter connected to the ground line G via the resistor RA, and a collector connected to the power supply line Vcc via the resistor RB.

npnトランジスタQBは、ベースがnpnトランジスタQAと抵抗RAとの接続点に接続され、コレクタが電源ラインVccに接続され、エミッタが定電流回路IBを介して接地ラインGに接続される。   The npn transistor QB has a base connected to a connection point between the npn transistor QA and the resistor RA, a collector connected to the power supply line Vcc, and an emitter connected to the ground line G via the constant current circuit IB.

抵抗RCは、その一方の端子がnpnトランジスタQBのエミッタに接続され、他方の端子がキャパシタCCを介して接地ラインGに接続される。
抵抗RDは、その一方の端子が抵抗RCとキャパシタCCとの接続点に接続され、他方の端子がキャパシタCDを介して接地ラインGに接続される。
抵抗RC,RDおよびキャパシタCC,CDは、図11に示すように梯子型に接続されており、2次のローパスフィルタ回路を構成している。
Resistor RC has one terminal connected to the emitter of npn transistor QB and the other terminal connected to ground line G via capacitor CC.
The resistor RD has one terminal connected to the connection point between the resistor RC and the capacitor CC, and the other terminal connected to the ground line G via the capacitor CD.
Resistors RC and RD and capacitors CC and CD are connected in a ladder shape as shown in FIG. 11, and constitute a secondary low-pass filter circuit.

npnトランジスタQCは、ベースが抵抗RDとキャパシタCDとの接続点に接続され、コレクタが電源ラインVccに接続され、エミッタが定電流回路ICを介して接地ラインGに接続されるとともに、出力端子Toに接続される。   The npn transistor QC has a base connected to a connection point between the resistor RD and the capacitor CD, a collector connected to the power supply line Vcc, an emitter connected to the ground line G via the constant current circuit IC, and an output terminal To Connected to.

入力端子Tiには、バイアス回路VBによって直流バイアス電圧が与えられた信号源Viから電圧信号viが入力される。電圧信号viは、npnトランジスタQAおよび抵抗RA,RBで構成される増幅回路において増幅された後、npnトランジスタQBおよび定電流回路IBで構成されるエミッタフォロア回路を介して、梯子型のローパスフィルタ回路(抵抗RC,RD、キャパシタCC,CD)に入力される。ローパスフィルタ回路において高域成分を除去された信号は、npnトランジスタQCおよび定電流回路ICで構成されるエミッタフォロア回路を介して、出力端子Toより電圧voとして出力される。   A voltage signal vi is input to the input terminal Ti from a signal source Vi to which a DC bias voltage is applied by the bias circuit VB. The voltage signal vi is amplified in an amplifier circuit composed of an npn transistor QA and resistors RA and RB, and then passed through an emitter follower circuit composed of an npn transistor QB and a constant current circuit IB. (Resistors RC and RD, capacitors CC and CD). The signal from which the high-frequency component has been removed in the low-pass filter circuit is output as a voltage vo from the output terminal To via an emitter follower circuit composed of an npn transistor QC and a constant current circuit IC.

図11に示すフィルタ回路の伝達関数(vo/vi)は、次式のように表される。   The transfer function (vo / vi) of the filter circuit shown in FIG. 11 is expressed by the following equation.

Figure 2006005439
Figure 2006005439

ただし、上式において‘rA’,‘rB’は抵抗RA,RBの抵抗値を示す。
‘r1’,‘r2’は抵抗RC,RDの抵抗値を示す。
‘c1’,‘c2’はキャパシタCC,CDのキャパシタンスを示す。
また、‘ω0’はカットオフ周波数、‘Q’はクオリティファクタを示す。
In the above equation, “rA” and “rB” indicate resistance values of the resistors RA and RB.
'r1' and 'r2' indicate resistance values of the resistors RC and RD.
'c1' and 'c2' indicate capacitances of the capacitors CC and CD.
'Ω0' indicates a cut-off frequency, and 'Q' indicates a quality factor.

図11に示すフィルタ回路は、基本的に抵抗とキャパシタの回路によって伝達関数が決まる受動型のフィルタ回路であるが、この他に、例えば図12に示すような能動型のフィルタ回路も一般的に用いられている。   The filter circuit shown in FIG. 11 is a passive filter circuit whose transfer function is basically determined by a resistor and capacitor circuit. In addition to this, for example, an active filter circuit as shown in FIG. It is used.

図12に示すフィルタ回路は、図11に示すフィルタ回路におけるキャパシタCCを、接地ラインGから切り離して出力端子Toに繋ぎ替えたものである。
抵抗RC,RD、キャパシタCC,CD、エミッタフォロア回路(npnトランジスタQC、定電流回路IC)で構成される部分は、2次の能動型ローパスフィルタ回路である(特許文献1の図9を参照)。
The filter circuit shown in FIG. 12 is obtained by separating the capacitor CC in the filter circuit shown in FIG. 11 from the ground line G and connecting it to the output terminal To.
A portion constituted by resistors RC and RD, capacitors CC and CD, and an emitter follower circuit (npn transistor QC, constant current circuit IC) is a secondary active low-pass filter circuit (see FIG. 9 of Patent Document 1). .

図12に示すフィルタ回路の伝達関数(vo/vi)、カットオフ周波数ω0、クオリティファクタQは、それぞれ次式のように表される。   The transfer function (vo / vi), cut-off frequency ω 0, and quality factor Q of the filter circuit shown in FIG. 12 are each expressed by the following equations.

Figure 2006005439
Figure 2006005439

特開平11−261372号公報JP-A-11-261372

ところで、図11および図12に示すフィルタ回路では、電圧信号を増幅するための増幅部(npnトランジスタQA、抵抗RA,RB)と、周波数特性を決定するフィルタ部とがそれぞれ別個に設けられている。そのため、入力端子Tiから出力端子Toへ至る信号経路には、信号の増幅に用いられる抵抗RA,RBと、フィルタの周波数特性を決める抵抗RC,RDとが別々に存在している。
このように、信号の伝播経路上に抵抗が多く存在すると、各抵抗において発生する熱雑音が信号に重畳するため、ノイズ指数が大きくなり、信号の品質が低下するという不利益がある。
Incidentally, in the filter circuits shown in FIGS. 11 and 12, an amplifying unit (npn transistor QA, resistors RA and RB) for amplifying the voltage signal and a filter unit for determining frequency characteristics are separately provided. . For this reason, in the signal path from the input terminal Ti to the output terminal To, there are separately provided resistors RA and RB used for signal amplification and resistors RC and RD that determine the frequency characteristics of the filter.
Thus, if there are many resistors on the signal propagation path, the thermal noise generated in each resistor is superimposed on the signal, so there is a disadvantage that the noise index increases and the signal quality decreases.

また、増幅部とフィルタ部とを別個に設ける構成では、両者を接続するためにバッファ回路(npnトランジスタQB、定電流回路IB)が必要になる。そのため、バッファ回路のバイアス電流によって消費電力が増えたり、バッファ回路で生じる電圧シフト(npnトランジスタQBのベース−エミッタ間の電圧シフト)により信号のダイナミックレンジが狭くなったり、部品の点数が多くなる等の不利益がある。   In the configuration in which the amplification unit and the filter unit are provided separately, a buffer circuit (npn transistor QB, constant current circuit IB) is required to connect the two. Therefore, the power consumption increases due to the bias current of the buffer circuit, the signal dynamic range becomes narrower due to the voltage shift (voltage shift between the base and emitter of the npn transistor QB) generated in the buffer circuit, the number of parts increases, and so on. There are disadvantages.

本発明はかかる事情に鑑みてなされたものであり、その目的は、ノイズ指数の増大を抑制しつつ、消費電力を削減できるフィルタ回路と、そのようなフィルタ回路を用いて構成される増幅回路を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide a filter circuit capable of reducing power consumption while suppressing an increase in noise figure, and an amplifier circuit configured using such a filter circuit. It is to provide.

上記の目的を達成するため、本発明のフィルタ回路は、入力端子および出力端子と、上記入力端子から入力される電圧信号を所定のトランスコンダクタンスをもって電流信号に変換し出力するトランスコンダクタンス増幅回路と、上記トランスコンダクタンス増幅回路の電流信号出力ノードに発生する電圧信号に比例した電圧信号を上記出力端子へ出力するバッファ回路と、一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される、第1の抵抗および第2の抵抗の直列回路と、一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される第1のキャパシタと、上記第1の抵抗と上記第2の抵抗との接続点に一方の端子が接続され、他方の端子が上記出力端子に接続されるか、もしくは一定の電位に保持される第2のキャパシタとを有する。   In order to achieve the above object, a filter circuit of the present invention includes an input terminal and an output terminal, a transconductance amplifier circuit that converts a voltage signal input from the input terminal into a current signal with a predetermined transconductance, and outputs the current signal. A buffer circuit that outputs a voltage signal proportional to a voltage signal generated at a current signal output node of the transconductance amplifier circuit to the output terminal, one terminal is connected to the current signal output node, and the other terminal is constant. A series circuit of a first resistor and a second resistor held at a potential; a first capacitor having one terminal connected to the current signal output node and the other terminal held at a constant potential; One terminal is connected to the connection point between the first resistor and the second resistor, and the other terminal is connected to the output terminal. Has a second capacitor which is held at a constant potential.

また、本発明の増幅回路は、それぞれ所定のゲインを有する上記本発明のフィルタ回路を複数有しており、当該複数のフィルタ回路が縦続に接続されている。   The amplifier circuit of the present invention includes a plurality of the filter circuits of the present invention each having a predetermined gain, and the plurality of filter circuits are connected in cascade.

上記本発明によると、上記入力端子の電圧信号に対する上記出力端子の電圧信号のゲインは、直流において、上記トランスコンダクタンス増幅回路のトランスコンダクタンスと、上記第1の抵抗および上記第2の抵抗の抵抗値とに応じた値を持つ。また、上記ゲインの周波数特性は、上記第1の抵抗および上記第2の抵抗の抵抗値と、上記第1のキャパシタおよび上記第2のキャパシタのキャパシタンスとに応じた特性を持つ。
すなわち、上記第1の抵抗および上記第2の抵抗が、電圧信号の増幅用とフィルタ特性の設定用に共用されるため、増幅部とフィルタ部とを別個に設けてそれぞれに抵抗を使う場合に比べて、信号経路上の抵抗の数が少なくなる。
また、増幅部とフィルタ部とを別個に設ける際に必要であったバッファ回路が不要になり、その分の消費電力が削減される。
According to the present invention, the gain of the voltage signal at the output terminal with respect to the voltage signal at the input terminal is, in direct current, the transconductance of the transconductance amplifier circuit, and the resistance values of the first resistor and the second resistor. It has a value according to. The frequency characteristic of the gain has characteristics corresponding to resistance values of the first resistor and the second resistor and capacitances of the first capacitor and the second capacitor.
That is, since the first resistor and the second resistor are commonly used for the amplification of the voltage signal and the setting of the filter characteristics, when the amplification unit and the filter unit are separately provided and the resistors are used respectively. In comparison, the number of resistors on the signal path is reduced.
In addition, the buffer circuit that is necessary when the amplification unit and the filter unit are provided separately becomes unnecessary, and the power consumption corresponding to the buffer circuit is reduced.

上記本発明において、上記トランスコンダクタンス増幅回路は、ベースが上記入力端子に接続され、コレクタが上記電流信号出力ノードに接続される第1のトランジスタと、一方の端子が上記第1のトランジスタのエミッタに接続され、他方の端子が一定の電位に保持される第3の抵抗と、を含んでも良く、上記バッファ回路は、ベースが上記電流信号出力ノードに接続され、エミッタが上記出力端子に接続される第2のトランジスタを含んでも良い。
この場合、上記第1のトランジスタおよび上記第2のトランジスタは、バイポーラトランジスタであっても良い。
In the present invention, the transconductance amplifier circuit includes a first transistor having a base connected to the input terminal, a collector connected to the current signal output node, and one terminal serving as an emitter of the first transistor. And a third resistor connected to the other terminal and held at a constant potential. The buffer circuit has a base connected to the current signal output node and an emitter connected to the output terminal. A second transistor may be included.
In this case, the first transistor and the second transistor may be bipolar transistors.

また、上記本発明において、上記トランスコンダクタンス増幅回路は、ゲートが上記入力端子に接続され、ドレインが上記電流信号出力ノードに接続される第3のトランジスタと、一方の端子が上記第3のトランジスタのソースに接続され、他方の端子が一定の電位に保持される第3の抵抗とを含んでも良く、上記バッファ回路は、ゲートが上記電流信号出力ノードに接続され、ソースが上記出力端子に接続される第4のトランジスタを含んでも良い。
この場合、上記第3のトランジスタおよび上記第4のトランジスタは、電界効果トランジスタであっても良い。
In the present invention, the transconductance amplifier circuit includes a third transistor having a gate connected to the input terminal, a drain connected to the current signal output node, and one terminal connected to the third transistor. A third resistor connected to the source and having the other terminal held at a constant potential. The buffer circuit has a gate connected to the current signal output node and a source connected to the output terminal. A fourth transistor may be included.
In this case, the third transistor and the fourth transistor may be field effect transistors.

また、上記本発明において、上記トランスコンダクタンス増幅回路は、入力される制御信号に応じてトランスコンダクタンスを変化させても良い。
これにより、上記入力端子の電圧信号に対する上記出力端子の電圧信号の直流ゲインは上記制御信号に応じて変化する。
In the present invention, the transconductance amplifier circuit may change the transconductance according to an input control signal.
As a result, the DC gain of the voltage signal at the output terminal with respect to the voltage signal at the input terminal changes according to the control signal.

本発明によれば、電圧信号の増幅に用いる抵抗とフィルタ特性の設定に用いる抵抗とを共用することで、ノイズ指数の増大を抑制しつつ、消費電力を削減することができる。   According to the present invention, by sharing the resistor used for amplification of the voltage signal and the resistor used for setting the filter characteristics, it is possible to reduce power consumption while suppressing an increase in noise figure.

以下、本発明を4つの実施形態について、図面を参照して説明する。   Hereinafter, four embodiments of the present invention will be described with reference to the drawings.

<第1の実施形態>
図1は、本発明の第1の実施形態に係るフィルタ回路の構成の一例を示す図である。
図1に示すフィルタ回路は、入力端子Tiおよび出力端子Toと、トランスコンダクタンス増幅回路10と、抵抗R1およびR2と、キャパシタC1およびC2と、バッファ回路20とを有する。
<First Embodiment>
FIG. 1 is a diagram illustrating an example of a configuration of a filter circuit according to the first embodiment of the present invention.
The filter circuit shown in FIG. 1 has an input terminal Ti and an output terminal To, a transconductance amplifier circuit 10, resistors R1 and R2, capacitors C1 and C2, and a buffer circuit 20.

なお、入力端子Tiおよび出力端子Toは、本発明の入力端子および出力端子の一実施形態である。
トランスコンダクタンス増幅回路10は、本発明のトランスコンダクタンス増幅回路の一実施形態である。
抵抗R1およびR2は、本発明の第1の抵抗および第2の抵抗の一実施形態である。
キャパシタC1は、本発明の第1のキャパシタの一実施形態である。
キャパシタC2は、本発明の第2のキャパシタの一実施形態である。
バッファ回路20は、本発明のバッファ回路の一実施形態である。
The input terminal Ti and the output terminal To are an embodiment of the input terminal and output terminal of the present invention.
The transconductance amplifier circuit 10 is an embodiment of the transconductance amplifier circuit of the present invention.
The resistors R1 and R2 are an embodiment of the first resistor and the second resistor of the present invention.
Capacitor C1 is an embodiment of the first capacitor of the present invention.
Capacitor C2 is an embodiment of the second capacitor of the present invention.
The buffer circuit 20 is an embodiment of the buffer circuit of the present invention.

トランスコンダクタンス増幅回路10は、入力端子Tiから入力される電圧信号viをトランスコンダクタンスgmをもって電流信号isに変換し、ノードN1へ出力する。
電流信号isは、電圧信号viおよびトランスコンダクタンスgmを用いて次式のように表される。
The transconductance amplifier circuit 10 converts the voltage signal vi input from the input terminal Ti into a current signal is with a transconductance gm, and outputs the current signal is to the node N1.
The current signal is is expressed by the following equation using the voltage signal vi and the transconductance gm.

Figure 2006005439
Figure 2006005439

バッファ回路20は、ノードN1に発生する電圧信号に比例した電圧信号voを出力端子Toへ出力する。
バッファ回路20は、入力インピーダンスが高く出力インピーダンスが低いインピーダンス変換器として機能するため、ノードN1に流れ込む電流信号isのほとんどは抵抗R2とキャパシタC2へ分流する。
The buffer circuit 20 outputs a voltage signal vo proportional to the voltage signal generated at the node N1 to the output terminal To.
Since the buffer circuit 20 functions as an impedance converter having a high input impedance and a low output impedance, most of the current signal is flowing into the node N1 is shunted to the resistor R2 and the capacitor C2.

抵抗R1およびR2は直列に接続されており、当該直列回路の一方の端子がノードN1に、他方の端子が接地ラインGに接続される。図11の例では、抵抗R2がノードN1に接続され、抵抗R1が接地ラインGに接続されている。
なお、この抵抗直列回路においてノードN1に接続されてない側の端子は、少なくとも一定の電位に保持されていれば良いため、例えば後述する図2のフィルタ回路のように、電源ラインVccへ接続しても良い。
The resistors R1 and R2 are connected in series, and one terminal of the series circuit is connected to the node N1, and the other terminal is connected to the ground line G. In the example of FIG. 11, the resistor R2 is connected to the node N1, and the resistor R1 is connected to the ground line G.
Note that the terminal on the side not connected to the node N1 in this resistor series circuit is only required to be held at a constant potential, so that it is connected to the power supply line Vcc, for example, as in the filter circuit of FIG. May be.

キャパシタC1は、抵抗R1およびR2の接続点に一方の端子が接続され、他方の端子が出力端子Toに接続される。   Capacitor C1 has one terminal connected to the connection point of resistors R1 and R2, and the other terminal connected to output terminal To.

キャパシタC2は、一方の端子がノードN1に接続され、他方の端子が接地ラインGに接続される。なお、この他方の端子は、少なくとも一定の電位に保持されていれば良いため、例えば電源ラインVccへ接続しても良い。   Capacitor C2 has one terminal connected to node N1 and the other terminal connected to ground line G. The other terminal may be connected to the power supply line Vcc, for example, as long as it is held at least at a constant potential.

図1に示すフィルタ回路の伝達関数(vo/vi)、カットオフ周波数ω0、クオリティファクタQは、それぞれ次式で表される。   The transfer function (vo / vi), cut-off frequency ω0, and quality factor Q of the filter circuit shown in FIG.

Figure 2006005439
Figure 2006005439

ただし、上式において、‘r1’,‘r2’は抵抗R1,R2の抵抗値を示す。
‘c1’,‘c2’はキャパシタC1,C2のキャパシタンスを示す。
In the above equation, “r1” and “r2” indicate resistance values of the resistors R1 and R2.
'c1' and 'c2' indicate capacitances of the capacitors C1 and C2.

図2は、図1に示すフィルタ回路の伝達関数の周波数特性の一例を図解した図である。
図2に示すように、図1に示すフィルタ回路の直流ゲインA0は、トランスコンダクタンスgmと抵抗値r1およびr2とに応じた値を有する。
また、カットオフ周波数ω0より高い周波数において、2次のローパスフィルタとして動作する。すなわち、周波数が2倍になるごとにゲインが約12dB減少する。
FIG. 2 is a diagram illustrating an example of frequency characteristics of the transfer function of the filter circuit shown in FIG.
As shown in FIG. 2, DC gain A0 of the filter circuit shown in FIG. 1 has a value corresponding to transconductance gm and resistance values r1 and r2.
Further, it operates as a secondary low-pass filter at a frequency higher than the cutoff frequency ω0. That is, every time the frequency is doubled, the gain decreases by about 12 dB.

ただし、次式に示す周波数ω1より高い周波数では、式(8)の分子に含まれる変数sの1次の項の影響により、1次のローパスフィルタとして動作する。   However, at a frequency higher than the frequency ω1 shown in the following equation, the filter operates as a first-order low-pass filter due to the influence of the first-order term of the variable s included in the numerator of the equation (8).

Figure 2006005439
Figure 2006005439

したがって、周波数ω1が周波数ω0に対して十分大きくなるように抵抗とキャパシタの値を設定することにより、図1に示すフィルタ回路は2次のローパスフィルタとして動作する。   Therefore, by setting the values of the resistor and the capacitor so that the frequency ω1 is sufficiently larger than the frequency ω0, the filter circuit shown in FIG.

ここで、図1に示すフィルタ回路のより具体的な構成について説明する。   Here, a more specific configuration of the filter circuit shown in FIG. 1 will be described.

図3は、図1に示すフィルタ回路の一具体例を示す図である。
図3に示すフィルタ回路は、入力端子Tiおよび出力端子Toと、抵抗R1,R2,R3と、キャパシタC1,C2と、npnトランジスタQ1およびQ2と、定電流回路I2とを有する。
FIG. 3 is a diagram showing a specific example of the filter circuit shown in FIG.
The filter circuit shown in FIG. 3 has an input terminal Ti and an output terminal To, resistors R1, R2, and R3, capacitors C1 and C2, npn transistors Q1 and Q2, and a constant current circuit I2.

npnトランジスタQ1は、ベースが入力端子Tiに接続され、コレクタがノードN1に接続され、エミッタが抵抗R3を介して接地ラインGに接続される。
npnトランジスタQ1および抵抗R3は、図1に示すフィルタ回路におけるトランスコンダクタンス増幅回路10に相当する。抵抗R3の抵抗値を‘r3’とすると、トランスコンダクタンスgmは抵抗値r3の逆数(1/r3)に概ね等しくなる。
The npn transistor Q1 has a base connected to the input terminal Ti, a collector connected to the node N1, and an emitter connected to the ground line G via the resistor R3.
Npn transistor Q1 and resistor R3 correspond to transconductance amplifier circuit 10 in the filter circuit shown in FIG. When the resistance value of the resistor R3 is “r3”, the transconductance gm is approximately equal to the reciprocal (1 / r3) of the resistance value r3.

npnトランジスタQ2は、ベースがノードN1に接続され、コレクタが電源ラインVccに接続され、エミッタが出力端子Toおよび定電流回路I2の一方の端子に接続される。定電流回路I2の他方の端子は接地ラインGに接続される。
npnトランジスタQ2および定電流回路I2は、図1に示すフィルタ回路におけるバッファ回路20に相当する。
Npn transistor Q2 has a base connected to node N1, a collector connected to power supply line Vcc, and an emitter connected to output terminal To and one terminal of constant current circuit I2. The other terminal of the constant current circuit I2 is connected to the ground line G.
The npn transistor Q2 and the constant current circuit I2 correspond to the buffer circuit 20 in the filter circuit shown in FIG.

抵抗R1およびR2は直列に接続されており、当該直列回路の一方の端子がノードN1に、他方の端子が電源ラインVccに接続される。
キャパシタC1は、抵抗R1およびR2の接続点に一方の端子が接続され、他方の端子が出力端子Toに接続される。
キャパシタC2は、一方の端子がノードN1に接続され、他方の端子が接地ラインGに接続される。
The resistors R1 and R2 are connected in series, and one terminal of the series circuit is connected to the node N1, and the other terminal is connected to the power supply line Vcc.
Capacitor C1 has one terminal connected to the connection point of resistors R1 and R2, and the other terminal connected to output terminal To.
Capacitor C2 has one terminal connected to node N1 and the other terminal connected to ground line G.

図3に示すフィルタ回路では、バイアス回路VBによって直流バイアス電圧が与えられた信号源Viから電圧信号viが発生し、入力端子Tinへ入力される。電圧信号viは、npnトランジスタQ1および抵抗R3で構成されるトランスコンダクタンス増幅回路において電流信号に変換され、ノードN1に出力される。ノードN1の電圧信号は、npnトランジスタQ2および定電流回路I2で構成されるバッファ回路においてnpnトランジスタQ2のベース−エミッタ間電圧だけ低電圧側にシフトされて、出力端子Toより電圧信号voとして出力される。
図3に示すフィルタ回路の伝達関数は、図1に示すフィルタ回路と同様に式(8)〜(10)で表される。
In the filter circuit shown in FIG. 3, the voltage signal vi is generated from the signal source Vi to which the DC bias voltage is applied by the bias circuit VB, and is input to the input terminal Tin. Voltage signal vi is converted into a current signal in a transconductance amplifier circuit composed of npn transistor Q1 and resistor R3, and is output to node N1. The voltage signal at the node N1 is shifted to the low voltage side by the base-emitter voltage of the npn transistor Q2 in the buffer circuit composed of the npn transistor Q2 and the constant current circuit I2, and is output as the voltage signal vo from the output terminal To. The
The transfer function of the filter circuit shown in FIG. 3 is expressed by the equations (8) to (10) as in the filter circuit shown in FIG.

なお、図1に示すフィルタ回路は、図3に示すようにバイポーラトランジスタを用いて構成可能であるが、これに限らず、例えばMOSトランジスタ等の電界効果トランジスタを用いても構成可能である。   The filter circuit shown in FIG. 1 can be configured using a bipolar transistor as shown in FIG. 3, but is not limited thereto, and can also be configured using a field effect transistor such as a MOS transistor.

図4は、図1に示すフィルタ回路をMOSトランジスタを用いて構成する例を示す図である。
図4に示すフィルタ回路は、図3に示すフィルタ回路におけるnpnトランジスタQ1,Q2をn型MOSトランジスタQ3,Q4にそれぞれ置き換えたものであり、その他の構成は同一である。
FIG. 4 is a diagram showing an example in which the filter circuit shown in FIG. 1 is configured using MOS transistors.
The filter circuit shown in FIG. 4 is obtained by replacing the npn transistors Q1 and Q2 in the filter circuit shown in FIG. 3 with n-type MOS transistors Q3 and Q4, respectively, and the other configurations are the same.

n型MOSトランジスタQ3は、ゲートが入力端子Tiに接続され、ドレインがノードN1に接続され、ソースが抵抗R3を介して接地ラインGに接続される。
n型MOSトランジスタQ4は、ゲートがノードN1に接続され、ドレインが電源ラインVccに接続され、ソースが出力端子Toに接続される。
In the n-type MOS transistor Q3, the gate is connected to the input terminal Ti, the drain is connected to the node N1, and the source is connected to the ground line G via the resistor R3.
The n-type MOS transistor Q4 has a gate connected to the node N1, a drain connected to the power supply line Vcc, and a source connected to the output terminal To.

図4に示すフィルタ回路において、n型MOSトランジスタQ3の相互コンダクタンスを‘gm(Q3)’とすると、n型MOSトランジスタQ3および抵抗R3で構成されるトランスコンダクタンス増幅回路のトランスコンダクタンスgmは、概ね次式のように表される。   In the filter circuit shown in FIG. 4, when the transconductance of the n-type MOS transistor Q3 is 'gm (Q3)', the transconductance gm of the transconductance amplifier circuit composed of the n-type MOS transistor Q3 and the resistor R3 is approximately It is expressed as an expression.

Figure 2006005439
Figure 2006005439

従って、r3>>1/gm(Q3)が成立する場合、トランスコンダクタンスgmは抵抗値r3の逆数(1/r3)とほぼ等しくなる。
逆に、r3<<1/gm(Q3)が成立する場合、トランスコンダクタンスgmはn型MOSトランジスタQ3の相互コンダクタンスgm(Q3)とほぼ等しくなる。
Therefore, when r3 >> 1 / gm (Q3) is satisfied, the transconductance gm is substantially equal to the reciprocal (1 / r3) of the resistance value r3.
Conversely, when r3 << 1 / gm (Q3) is established, the transconductance gm is substantially equal to the mutual conductance gm (Q3) of the n-type MOS transistor Q3.

図4に示すフィルタ回路の伝達関数についても、図1に示すフィルタ回路と同様に式(8)〜(10)で表される。   The transfer function of the filter circuit shown in FIG. 4 is also expressed by the equations (8) to (10) as in the filter circuit shown in FIG.

以上説明したように、本実施形態に係るフィルタ回路のゲイン(vo/vi)は、直流において、トランスコンダクタンスgmと抵抗値r1,r2とに応じた値(gm×(r1+r2))を有しており、また、このゲイン(vo/vi)の周波数特性は、抵抗値r1,r2とキャパシタンスc1,c2とに応じた2次のローパスフィルタの特性を持つ。
すなわち、抵抗R1およびR2を、電圧信号の増幅用とフィルタ特性の設定用に共有することができる。したがって、図11や図12に示す従来のフィルタ回路のように、増幅部とフィルタ部とを別個に設けてそれぞれに抵抗を使用する場合に比べて、信号経路上の抵抗の数を少なくすることができる。例えば図12に示すフィルタ回路では信号経路上に4個の抵抗(RA,RB,RC,RD)が存在するのに対し、図3に示すフィルタ回路ではこれより1つ少ない3つの抵抗(R1,R2,R3)で済んでいる。その結果、抵抗で発生する熱雑音によるノイズ指数の増大を抑えて、出力信号の品質を向上させることができる。
As described above, the gain (vo / vi) of the filter circuit according to the present embodiment has a value (gm × (r1 + r2)) corresponding to the transconductance gm and the resistance values r1 and r2 in direct current. The frequency characteristic of the gain (vo / vi) has the characteristics of a second-order low-pass filter corresponding to the resistance values r1 and r2 and the capacitances c1 and c2.
That is, the resistors R1 and R2 can be shared for amplifying the voltage signal and setting the filter characteristics. Therefore, the number of resistors on the signal path can be reduced as compared to the case where the amplifying unit and the filter unit are separately provided and the resistors are respectively used as in the conventional filter circuit shown in FIGS. Can do. For example, in the filter circuit shown in FIG. 12, there are four resistors (RA, RB, RC, RD) on the signal path, whereas in the filter circuit shown in FIG. R2, R3). As a result, it is possible to improve the quality of the output signal by suppressing an increase in noise figure due to thermal noise generated by the resistor.

また、従来のフィルタ回路では増幅部とフィルタ部とを別個に設けていたために必要であったバッファ回路が、本実施形態に係るフィルタ回路では不要になる。その結果、バッファ回路における消費電力を削減することが可能になり、低消費電力化を図ることができる。
しかも、バッファ回路において生じる電圧シフトがなくなることから、信号のダイナミックレンジを広げることができる。例えば図12に示すフィルタ回路では、npnトランジスタQAのゲート−ソース間電圧だけ信号が低電圧側にシフトしているが、図3に示すフィルタ回路ではそのような電圧シフトがないため、ダイナミックレンジを広くすることができる。ダイナミックレンジが広くなる結果として、電源電圧を低下させることが可能になるため、消費電力を更に削減することが可能になる。
In addition, the buffer circuit that is necessary because the amplifier unit and the filter unit are separately provided in the conventional filter circuit is not necessary in the filter circuit according to the present embodiment. As a result, the power consumption in the buffer circuit can be reduced, and the power consumption can be reduced.
Moreover, since the voltage shift that occurs in the buffer circuit is eliminated, the dynamic range of the signal can be expanded. For example, in the filter circuit shown in FIG. 12, the signal is shifted to the low voltage side by the voltage between the gate and source of the npn transistor QA. However, in the filter circuit shown in FIG. Can be wide. As a result of the wide dynamic range, the power supply voltage can be lowered, so that the power consumption can be further reduced.

また、本実施形態に係るフィルタ回路によれば、抵抗R1およびR2を電圧信号の増幅用とフィルタ特性の設定用に共有することによって必要な抵抗の数が減り、その上、従来必要とされていたバッファ回路が不要になるため、回路の素子数が減り、構成を簡易化することができる。   Further, according to the filter circuit of the present embodiment, the number of necessary resistors is reduced by sharing the resistors R1 and R2 for the amplification of the voltage signal and the setting of the filter characteristics. Since the buffer circuit becomes unnecessary, the number of circuit elements is reduced, and the configuration can be simplified.

更に、カットオフ周波数ω0やクオリティファクタQは、抵抗R1,R2やキャパシタC1,C2の値を調節することにより、任意に設定することが可能である。
また、クオリティファクタQを高く設定することにより、図12に示すフィルタ回路より急峻に信号を減衰させることも可能である。
Further, the cutoff frequency ω0 and the quality factor Q can be arbitrarily set by adjusting the values of the resistors R1 and R2 and the capacitors C1 and C2.
Also, by setting the quality factor Q high, it is possible to attenuate the signal more steeply than the filter circuit shown in FIG.

<第2の実施形態>
次に、本発明の第2の実施形態を述べる。
図5は、本発明の第2の実施形態に係るフィルタ回路の構成の一例を示す図である。
<Second Embodiment>
Next, a second embodiment of the present invention will be described.
FIG. 5 is a diagram illustrating an example of a configuration of a filter circuit according to the second embodiment of the present invention.

図5に示すフィルタ回路は、図1に示すフィルタ回路におけるキャパシタC1を、出力端子Toから切り離して接地ラインGに繋ぎ替えたものであり、その点を除いて2つの回路の構成は同一である。   The filter circuit shown in FIG. 5 is obtained by disconnecting the capacitor C1 in the filter circuit shown in FIG. 1 from the output terminal To and connecting it to the ground line G. Except for this point, the configurations of the two circuits are the same. .

図5に示すフィルタ回路の伝達関数(vo/vi)、カットオフ周波数ω0、クオリティファクタQは、それぞれ次式で表される。   The transfer function (vo / vi), cut-off frequency ω0, and quality factor Q of the filter circuit shown in FIG.

Figure 2006005439
Figure 2006005439

式(8)〜(10)と式(13)〜(15)とを比較して分かるように、図5に示すフィルタ回路は、図1に示すフィルタ回路と同様な2次のローパスフィルタの特性を有している。   As can be seen by comparing the equations (8) to (10) and the equations (13) to (15), the filter circuit shown in FIG. 5 has the characteristics of a second-order low-pass filter similar to the filter circuit shown in FIG. have.

図6は、図5に示すフィルタ回路の一具体例を示す図である。
図6に示すフィルタ回路は、図3に示すフィルタ回路におけるキャパシタC1を、出力端子Toから切り離して接地ラインGに繋ぎ替えたものであり、その点を除いて2つの回路の構成は同一である。
図6に示すフィルタ回路の伝達関数は、図5に示すフィルタ回路と同様に、式(13)〜(15)で表される。
FIG. 6 is a diagram showing a specific example of the filter circuit shown in FIG.
The filter circuit shown in FIG. 6 is obtained by disconnecting the capacitor C1 in the filter circuit shown in FIG. 3 from the output terminal To and connecting it to the ground line G. Except for this point, the configurations of the two circuits are the same. .
The transfer function of the filter circuit shown in FIG. 6 is expressed by equations (13) to (15), similarly to the filter circuit shown in FIG.

図7は、図6に示すフィルタ回路をMOSトランジスタを用いて構成する例を示す図である。
図7に示すフィルタ回路は、図4に示すフィルタ回路におけるキャパシタC1を、出力端子Toから切り離して接地ラインGに繋ぎ替えたものであり、その点を除いて2つの回路の構成は同一である。
図7に示すフィルタ回路の伝達関数は、図5に示すフィルタ回路と同様に、式(13)〜(15)で表される。
FIG. 7 is a diagram showing an example in which the filter circuit shown in FIG. 6 is configured using MOS transistors.
The filter circuit shown in FIG. 7 is obtained by disconnecting the capacitor C1 in the filter circuit shown in FIG. 4 from the output terminal To and connecting it to the ground line G. Except for this point, the configurations of the two circuits are the same. .
The transfer function of the filter circuit shown in FIG. 7 is expressed by equations (13) to (15), similarly to the filter circuit shown in FIG.

以上の通り、キャパシタC1を出力端子Toから接地ラインGへ繋ぎ替えた本実施形態に係るフィルタ回路においても、第1の実施形態に係るフィルタ回路と同様に2次のローパスフィルタとして動作するため、これと同様な効果を奏することが可能である。   As described above, the filter circuit according to the present embodiment in which the capacitor C1 is connected from the output terminal To to the ground line G operates as a secondary low-pass filter as in the filter circuit according to the first embodiment. It is possible to achieve the same effect as this.

<第3の実施形態>
次に、本発明の第3の実施形態を述べる。
図8は、本発明の第3の実施形態に係るフィルタ回路の構成の一例を示す図である。
<Third Embodiment>
Next, a third embodiment of the present invention will be described.
FIG. 8 is a diagram illustrating an example of a configuration of a filter circuit according to the third embodiment of the present invention.

図8に示すフィルタ回路は、図3に示すフィルタ回路にnpnトランジスタQ11およびQ12と抵抗R4を付加したものであり、その他の構成において2つの回路は同一である。   The filter circuit shown in FIG. 8 is obtained by adding npn transistors Q11 and Q12 and a resistor R4 to the filter circuit shown in FIG. 3. In other configurations, the two circuits are the same.

npnトランジスタQ11は、npnトランジスタQ1のコレクタとノードN1とを接続する配線上に挿入される。すなわち、npnトランジスタQ11のコレクタはノードN1に接続され、npnトランジスタQ11のエミッタはnpnトランジスタQ1のコレクタに接続される。   Npn transistor Q11 is inserted on a wiring connecting the collector of npn transistor Q1 and node N1. That is, the collector of npn transistor Q11 is connected to node N1, and the emitter of npn transistor Q11 is connected to the collector of npn transistor Q1.

npnトランジスタQ12は、npnトランジスタQ11とエミッタが共通に接続される。npnトランジスタQ12のコレクタは、抵抗R4を介して電源ラインVccに接続される。抵抗R4は、例えば抵抗R1およびR2の直列回路と同一の抵抗値を有する。   The npn transistor Q12 has an npn transistor Q11 and an emitter connected in common. The collector of npn transistor Q12 is connected to power supply line Vcc via resistor R4. The resistor R4 has the same resistance value as the series circuit of the resistors R1 and R2, for example.

上記の構成によると、npnトランジスタQ1のコレクタ電流Ic1に対するnpnトランジスタQ11のコレクタ電流Icsの電流比K(=Ics/Ic1)は、npnトランジスタQ11およびQ12のベース間に入力される制御信号vcに応じて変化する。
例えば、npnトランジスタQ11およびQ12が特性の等しいトランジスタである場合、ベース間の電位差がゼロとすると、両者のコレクタ電流は等しくなり、電流比K=0.5になる。
npnトランジスタQ11のベース電位をnpnトランジスタQ12のベース電位より僅かに高くすると、電流比Kは0.5より大きくなり、逆にnpnトランジスタQ11のベース電位をnpnトランジスタQ12のベース電位より僅かに低くすると、電流比Kは0.5より小さくなる。
According to the above configuration, the current ratio K (= Ics / Ic1) of the collector current Ics of the npn transistor Q11 to the collector current Ic1 of the npn transistor Q1 depends on the control signal vc input between the bases of the npn transistors Q11 and Q12. Change.
For example, when the npn transistors Q11 and Q12 are transistors having the same characteristics, if the potential difference between the bases is zero, the collector currents of the two are equal and the current ratio K = 0.5.
When the base potential of the npn transistor Q11 is slightly higher than the base potential of the npn transistor Q12, the current ratio K becomes larger than 0.5. Conversely, when the base potential of the npn transistor Q11 is slightly lower than the base potential of the npn transistor Q12. The current ratio K is smaller than 0.5.

一方、npnトランジスタQ1,Q11,Q12および抵抗R4,R3を1つのトランスコンダクタンス増幅回路と見なすと、そのトランスコンダクタンスgmは、電流比Kに比例する。   On the other hand, when npn transistors Q1, Q11, Q12 and resistors R4, R3 are regarded as one transconductance amplifier circuit, transconductance gm is proportional to current ratio K.

式(8)に示すように、フィルタ回路の直流ゲインはトランスコンダクタンスgmに比例するため、トランスコンダクタンスgmが変化すると、これに応じてフィルタ回路の直流ゲインも変化する。
従って、図8に示すフィルタ回路によれば、制御信号vcに応じてトランスコンダクタンスgmを変化させることにより、カットオフ周波数ω0やクオリティファクタQを一定に保ちつつ、直流ゲインを任意に変化させることが可能になる。
As shown in Expression (8), the direct current gain of the filter circuit is proportional to the transconductance gm. Therefore, when the transconductance gm changes, the direct current gain of the filter circuit also changes accordingly.
Therefore, according to the filter circuit shown in FIG. 8, by changing the transconductance gm according to the control signal vc, the DC gain can be arbitrarily changed while keeping the cutoff frequency ω0 and the quality factor Q constant. It becomes possible.

なお、図8に示すフィルタ回路は、図3に示すフィルタ回路にnpnトランジスタQ11およびQ12と抵抗R4を付加したものであるが、図6に示すフィルタ回路に同様の構成を付加しても良い。この場合も、図8に示すフィルタ回路と同様に、制御信号に応じたゲインの調節が可能になる。
また、図4,図7に示すフィルタ回路についても、同様な機能を有するn型MOSトランジスタと抵抗を付加することによって、制御信号に応じたゲインの調節が可能になる。
8 is obtained by adding npn transistors Q11 and Q12 and a resistor R4 to the filter circuit shown in FIG. 3. However, the filter circuit shown in FIG. 6 may have the same configuration. Also in this case, the gain can be adjusted according to the control signal, as in the filter circuit shown in FIG.
4 and 7 can be adjusted in gain according to the control signal by adding an n-type MOS transistor having a similar function and a resistor.

<第4の実施形態>
次に、本発明の第4の実施形態を述べる。
図9は、本発明の第4の実施形態に係る増幅回路の構成の一例を示す図である。
<Fourth Embodiment>
Next, a fourth embodiment of the present invention will be described.
FIG. 9 is a diagram illustrating an example of a configuration of an amplifier circuit according to the fourth embodiment of the present invention.

図9に示す増幅回路は、第1の実施形態や第2の実施形態に係るフィルタ回路101〜103を多段に縦続接続したものである。   The amplifier circuit shown in FIG. 9 is obtained by cascading filter circuits 101 to 103 according to the first and second embodiments in multiple stages.

一般に、60dBやそれ以上の非常に高いゲインを持つ増幅回路は、電源ラインや寄生的な容量成分などを介して出力部から入力部に僅かな信号が帰還しても、容易に発振を起こしてしまう。   In general, an amplifier circuit having a very high gain of 60 dB or more easily oscillates even when a small signal is fed back from the output unit to the input unit via a power supply line or a parasitic capacitance component. End up.

そこで、図9に示すように、それぞれ所定のゲインを有するローパスフィルタ回路を多段に縦続接続すると、各段の出力において高周波の信号が減衰しているため、出力部から入力部への高周波信号の帰還を抑制することができる。これにより、高周波信号の帰還による発振を効果的に防止しつつ、60dBといった非常に高いゲインを達成することが可能である。   Therefore, as shown in FIG. 9, when low-pass filter circuits each having a predetermined gain are cascaded in multiple stages, high-frequency signals are attenuated at the output of each stage. Feedback can be suppressed. As a result, it is possible to achieve a very high gain of 60 dB while effectively preventing oscillation due to high-frequency signal feedback.

更に、ローパスフィルタ回路として上述した実施形態のフィルタ回路を用いることにより、回路を多段に接続する構成でありながら、ノイズ指数の増大を抑えて、信号の品質を保つことができる。また、消費電力の低減や、ダイナミックレンジの確保、回路の簡易化といった効果も奏することができる。   Furthermore, by using the filter circuit of the above-described embodiment as a low-pass filter circuit, it is possible to maintain the signal quality while suppressing an increase in noise figure even though the circuit is connected in multiple stages. In addition, effects such as reduction of power consumption, securing of a dynamic range, and simplification of a circuit can be achieved.

なお、本実施形態の増幅回路は、例えば図10に示すように、第4の実施形態に係るフィルタ回路104〜106を多段に縦続接続して増幅回路を構成しても良い。この場合、各段のフィルタ回路へそれぞれ制御信号vcを供給することにより、増幅回路のトータルのゲインを任意に変化させることが可能になる。   Note that the amplifier circuit of the present embodiment may be configured by cascading filter circuits 104 to 106 according to the fourth embodiment in multiple stages as shown in FIG. 10, for example. In this case, the total gain of the amplifier circuit can be arbitrarily changed by supplying the control signal vc to the filter circuit at each stage.

以上、本発明の幾つかの実施形態について述べたが、本発明はこれらの形態にのみ限定されるものではなく、種々のバリエーションを含む。   As mentioned above, although some embodiment of this invention was described, this invention is not limited only to these forms, A various variation is included.

例えば、上述した実施形態ではnpnトランジスタやn型MOSトランジスタを用いる例を挙げたが、これに限らず、pnpトランジスタやp型MOSトランジスタを用いて同様なフィルタ回路を構成することも可能である。また、バイポーラトランジスタや電界効果トランジスタに限らず、同様な機能を持つ他の種々のトランジスタを用いて同様なフィルタ回路を構成することも可能である。   For example, in the above-described embodiment, an example using an npn transistor or an n-type MOS transistor has been described. However, the present invention is not limited to this, and a similar filter circuit can be configured using a pnp transistor or a p-type MOS transistor. Further, not only bipolar transistors and field effect transistors, but a similar filter circuit can be configured using other various transistors having similar functions.

第1の実施形態に係るフィルタ回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the filter circuit which concerns on 1st Embodiment. 図1に示すフィルタ回路の伝達関数の周波数特性の一例を図解した図である。It is the figure which illustrated an example of the frequency characteristic of the transfer function of the filter circuit shown in FIG. 図1に示すフィルタ回路の一具体例を示す第1の図である。FIG. 2 is a first diagram illustrating a specific example of the filter circuit illustrated in FIG. 1. 図1に示すフィルタ回路の一具体例を示す第2の図である。FIG. 3 is a second diagram illustrating a specific example of the filter circuit illustrated in FIG. 1. 第2の実施形態に係るフィルタ回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the filter circuit which concerns on 2nd Embodiment. 図5に示すフィルタ回路の一具体例を示す第1の図である。FIG. 6 is a first diagram illustrating a specific example of the filter circuit illustrated in FIG. 5. 図5に示すフィルタ回路の一具体例を示す第2の図である。FIG. 6 is a second diagram illustrating a specific example of the filter circuit illustrated in FIG. 5. 第3の実施形態に係るフィルタ回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the filter circuit which concerns on 3rd Embodiment. 第4の実施形態に係る増幅回路の構成の一例を示す図である。It is a figure which shows an example of a structure of the amplifier circuit which concerns on 4th Embodiment. 第4の実施形態に係る増幅回路の他の構成例を示す図である。It is a figure which shows the other structural example of the amplifier circuit which concerns on 4th Embodiment. 2次のローパスフィルタ回路の一般的な構成例を示す第1の図である。It is a 1st figure which shows the general structural example of a secondary low-pass filter circuit. 2次のローパスフィルタ回路の一般的な構成例を示す第2の図である。It is a 2nd figure which shows the general structural example of a secondary low-pass filter circuit.

符号の説明Explanation of symbols

Ti…入力端子、To…出力端子、10…トランスコンダクタンス増幅回路、20…バッファ回路、R1〜R4…抵抗、C1,C2…キャパシタ、Q1,Q2,Q11,Q12…npnトランジスタ、Q3,Q4…n型MOSトランジスタ   Ti ... input terminal, To ... output terminal, 10 ... transconductance amplifier circuit, 20 ... buffer circuit, R1 to R4 ... resistor, C1, C2 ... capacitor, Q1, Q2, Q11, Q12 ... npn transistor, Q3, Q4 ... n MOS transistor

Claims (6)

入力端子および出力端子と、
上記入力端子から入力される電圧信号を所定のトランスコンダクタンスをもって電流信号に変換し出力するトランスコンダクタンス増幅回路と、
上記トランスコンダクタンス増幅回路の電流信号出力ノードに発生する電圧信号に比例した電圧信号を上記出力端子へ出力するバッファ回路と、
一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される、第1の抵抗および第2の抵抗の直列回路と、
上記第1の抵抗と上記第2の抵抗との接続点に一方の端子が接続され、他方の端子が上記出力端子に接続されるか、もしくは一定の電位に保持される第1のキャパシタと、
一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される第2のキャパシタと、
を有するフィルタ回路。
Input and output terminals;
A transconductance amplifier circuit that converts a voltage signal input from the input terminal into a current signal with a predetermined transconductance and outputs the current signal;
A buffer circuit that outputs to the output terminal a voltage signal proportional to a voltage signal generated at a current signal output node of the transconductance amplifier circuit;
A series circuit of a first resistor and a second resistor, with one terminal connected to the current signal output node and the other terminal held at a constant potential;
A first capacitor having one terminal connected to a connection point between the first resistor and the second resistor and the other terminal connected to the output terminal or held at a constant potential;
A second capacitor having one terminal connected to the current signal output node and the other terminal held at a constant potential;
A filter circuit.
上記トランスコンダクタンス増幅回路は、
ベースが上記入力端子に接続され、コレクタが上記電流信号出力ノードに接続される第1のトランジスタと、
一方の端子が上記第1のトランジスタのエミッタに接続され、他方の端子が一定の電位に保持される第3の抵抗と、を含み、
上記バッファ回路は、
ベースが上記電流信号出力ノードに接続され、エミッタが上記出力端子に接続される第2のトランジスタを含む、
請求項1に記載のフィルタ回路。
The transconductance amplifier circuit is
A first transistor having a base connected to the input terminal and a collector connected to the current signal output node;
A third resistor having one terminal connected to the emitter of the first transistor and the other terminal held at a constant potential;
The buffer circuit is
A second transistor having a base connected to the current signal output node and an emitter connected to the output terminal;
The filter circuit according to claim 1.
上記トランスコンダクタンス増幅回路は、
ゲートが上記入力端子に接続され、ドレインが上記電流信号出力ノードに接続される第3のトランジスタと、
一方の端子が上記第3のトランジスタのソースに接続され、他方の端子が一定の電位に保持される第3の抵抗と、を含み、
上記バッファ回路は、
ゲートが上記電流信号出力ノードに接続され、ソースが上記出力端子に接続される第4のトランジスタを含む、
請求項1に記載のフィルタ回路。
The transconductance amplifier circuit is
A third transistor having a gate connected to the input terminal and a drain connected to the current signal output node;
A third resistor having one terminal connected to the source of the third transistor and the other terminal held at a constant potential;
The buffer circuit is
A fourth transistor having a gate connected to the current signal output node and a source connected to the output terminal;
The filter circuit according to claim 1.
上記トランスコンダクタンス増幅回路は、入力される制御信号に応じてトランスコンダクタンスを変化させる、
請求項1に記載のフィルタ回路。
The transconductance amplifier circuit changes transconductance according to an input control signal.
The filter circuit according to claim 1.
それぞれ所定のゲインを有する複数の縦続接続されたフィルタ回路を有し、
上記フィルタ回路は、
入力端子および出力端子と、
上記入力端子から入力される電圧信号を所定のトランスコンダクタンスをもって電流信号に変換し出力するトランスコンダクタンス増幅回路と、
上記トランスコンダクタンス増幅回路の電流信号出力ノードに発生する電圧信号に比例した電圧信号を上記出力端子へ出力するバッファ回路と、
一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される、第1の抵抗および第2の抵抗の直列回路と、
上記第1の抵抗と上記第2の抵抗との接続点に一方の端子が接続され、他方の端子が上記出力端子に接続されるか、もしくは一定の電位に保持される第1のキャパシタと、
一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される第2のキャパシタと、
を有する、
増幅回路。
A plurality of cascaded filter circuits each having a predetermined gain;
The filter circuit is
Input and output terminals;
A transconductance amplifier circuit that converts a voltage signal input from the input terminal into a current signal with a predetermined transconductance and outputs the current signal;
A buffer circuit that outputs to the output terminal a voltage signal proportional to a voltage signal generated at a current signal output node of the transconductance amplifier circuit;
A series circuit of a first resistor and a second resistor, with one terminal connected to the current signal output node and the other terminal held at a constant potential;
A first capacitor having one terminal connected to a connection point between the first resistor and the second resistor and the other terminal connected to the output terminal or held at a constant potential;
A second capacitor having one terminal connected to the current signal output node and the other terminal held at a constant potential;
Having
Amplification circuit.
上記トランスコンダクタンス増幅回路は、入力される制御信号に応じてトランスコンダクタンスを変化させる、
請求項5に記載の増幅回路。

The transconductance amplifier circuit changes transconductance according to an input control signal.
The amplifier circuit according to claim 5.

JP2004176952A 2004-06-15 2004-06-15 Filter circuit and amplifier circuit Expired - Fee Related JP4483424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004176952A JP4483424B2 (en) 2004-06-15 2004-06-15 Filter circuit and amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176952A JP4483424B2 (en) 2004-06-15 2004-06-15 Filter circuit and amplifier circuit

Publications (2)

Publication Number Publication Date
JP2006005439A true JP2006005439A (en) 2006-01-05
JP4483424B2 JP4483424B2 (en) 2010-06-16

Family

ID=35773482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176952A Expired - Fee Related JP4483424B2 (en) 2004-06-15 2004-06-15 Filter circuit and amplifier circuit

Country Status (1)

Country Link
JP (1) JP4483424B2 (en)

Also Published As

Publication number Publication date
JP4483424B2 (en) 2010-06-16

Similar Documents

Publication Publication Date Title
JP3333239B2 (en) Variable gain circuit
JP2603968B2 (en) Linear differential amplifier circuit
EP0295221A2 (en) CMOS power operational amplifier
US7564306B2 (en) Amplifier with common-mode feedback circuit
KR20070038126A (en) Programmable low noise amplifier and method
JPH0121642B2 (en)
US7113022B2 (en) Capacitance multiplier
US5606288A (en) Differential transimpedance amplifier
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
US6072339A (en) Current sensing circuit with high input impedance
US6639457B1 (en) CMOS transconductor circuit with high linearity
EP0232699B1 (en) An amplifier circuit suitable for use as an active filter circuit
JPH01152805A (en) Amplifier
US7768349B2 (en) Transconductance amplifier
JP4483424B2 (en) Filter circuit and amplifier circuit
US6710655B2 (en) Bipolar emitter couple pair transconductor for high speed operational amplifiers
JPH0479166B2 (en)
JP2007505585A (en) Improvements in and related to transconductor circuits
JP2003273666A (en) Transconductor tuning circuit
JP2005064766A (en) Variable gain amplifier
US7612609B1 (en) Self-stabilizing differential load circuit with well controlled complex impedance
JP2007028503A (en) Voltage-current converter circuit and differential voltage amplifier circuit with same, voltage controlled gain variable amplifier circuit and mixer circuit
JP2009159250A (en) Bias circuit and differential amplifier
JP3544950B2 (en) Variable gain amplifier circuit
JPS63178611A (en) Gain control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070529

Free format text: JAPANESE INTERMEDIATE CODE: A621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20100315

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees