JP2005535141A - 高屈折率材料内で電界が最大の半波長マイクロポスト・マイクロキャビティ - Google Patents

Abstract

マイクロポスト・マイクロキャビティ・デバイスは、高屈折率スペーサの中心で電界強度が最大となるだけでなく、モード体積も小さい。デバイスは、ほぼ半波長厚みの低屈折率スペーサ［４００］が、２つの１／４波長積層物［４１０、４２０］の間に挟み込まれている。低屈折率スペーサの中心には高屈折率サブスペーサ層［４７０］が位置している。サブスペーサ層は、厚みが１／４波長よりも小さい。その結果、電界強度は、高屈折率サブスペーサが位置するスペーサの中心で最大のままである。量子ドットまたは他の活性領域［４８０］が、サブスペーサ［４７０］内に埋め込まれていても良い。マイクロキャビティ・デバイスによって、たとえばシングル・フォトン源、単一ドット・レーザ、低閾値量子ドットもしくは量子井戸レーザ、または単一量子ドットとキャビティ電界との間の強結合用のデバイス（光集積回路、量子コンピュータ、量子ネットワーク、または量子暗号システムの部品として用いることができる）が得られる。

Description

本発明は一般に、光デバイスおよび部品に関する。より具体的には、本発明は、フォトニック結晶マイクロキャビティ、分布ブラッグ反射器マイクロポスト・マイクロキャビティ、および関連するデバイスに関する。

キャビティ量子電気力学（ＱＥＤ）現象を示すフォトニック結晶マイクロキャビティを用いて、高効率発光ダイオード、低閾値レーザ、およびシングル・フォトン（単光子）源などの光デバイスを作製することができる。固体マイクロキャビティの成長プロセスの間に、単一の狭線幅放射源（量子ドット）をデバイス内に埋め込むことによって、キャビティ電界と量子ドットとの相互作用が可能になる。量子ドットとキャビティ内の電界とが結合することによって、量子ドットの放射遷移レートが高まる。結合は、量子ドットに位置する強い電界強度によって増大する。また結合は、キャビティ内の基本電磁モードの体積が小さいと増加する。このように、マイクロキャビティの多くの用途に対して、マイクロキャビティは、Ｑファクタ（Ｑ）が高く、また基本モードに対するモード体積（Ｖ）が小さいことが望ましい。言い換えれば、Ｑ／Ｖ比が大きいことが望ましい。たとえばＱ／Ｖを大きくすることによって、レーザ閾値を小さくすることができる。またＱ／Ｖを制御することは、シングル・フォトン源において、対象とする出力モードに対するドットの結合効率をあげることに有用である。

標準的なマイクロキャビティは、図１ａに示すような、円筒型マイクロポストの設計（デザイン）である。マイクロポスト・マイクロキャビティは、２つの誘電体ミラー、すなわち上部ミラー１１０と下部ミラー１２０との間に位置するスペーサ領域１００を有している。１つもしくは複数の量子ドット、または１つもしくは複数の量子井戸１８０が、スペーサ領域１００の中心に埋め込まれている。誘電体ミラー１１０および１２０は、高屈折率（ｎ_h ）材料１３０と低屈折率（ｎ_l ）材料１４０とから交互になる１／４波長厚み層を積層させることによって作製される分布ブラッグ反射器（ＤＢＲ）である。デバイスを作製する際に、高および低屈折率１／４波長層を交互に堆積させ、高屈折率層の厚みを全波長（λ／ｎ_h ）まで増加させることによってスペーサ領域１００を作製する。現在使用される量子ドットまたは量子井戸材料は、高屈折率材料内に埋め込む必要がある（たとえばＩｎ_x Ｇａ_1-x Ａｓ量子ドットもしくはＧａＡｓ内に埋め込まれた量子井戸で、放射波長が通常９００ｎｍ〜９８０ｎｍであるもの、またはＧａＡｓ内に埋め込まれたＩｎ_x Ｇａ_1-x Ａｓ_y Ｎ_1-y 量子井戸で、放射波長が１３００ｎｍ〜１５５０ｎｍであるもの）。このように、スペーサ領域１００は高屈折率材料であることが好ましい。Ｑファクタを最大にするために、スペーサは、厚みが一波長（λ／ｎ_h ）となるように設計されるのが普通である。長手（垂直）方向の分布ブラッグ反射と横（水平）方向の全反射とを組み合わせることによって、デバイス動作波長λにおける光を構造に閉じ込める。対象とする電磁モードは、基本（ＨＥ₁₁）モードである。

図１ｂは、図１ａに示すデバイスの長手方向の長さに沿っての屈折率および対応する電界強度を示すグラフである。電界強度は、高屈折率スペーサ領域１５０の中心において最大１６０となる。したがってこのデバイスでは、高屈折率スペーサと、活性層（量子ドットまたは量子井戸）が配置されるスペーサ中心で電界強度が最大であることとが兼ね備えられていて、有利である。しかしこの設計の場合にはＱファクタは高いが、不都合な点としては、波長厚みスペーサ領域が原因でモード体積Ｖが大きく、この大きなモード体積によって高いＱファクタが相殺されてしまうといった点があげられる。

モード体積を小さくするために、図２ａに示すような代替的なマイクロポスト・マイクロキャビティを設計することができる。図２ａのマイクロポストは、厚みが半波長の高屈折率スペーサ領域２００を有する。たとえば量子ドットまたは量子井戸を含む活性領域２８０が、スペーサ領域２００内に埋め込まれている。図１ａのデバイスの場合と同様に、スペーサ領域２００は、高屈折率材料２３０と低屈折率材料２４０とから交互になる１／４波長積層物から形成される上部２１０および下部２２０のＤＢＲミラー間に挟み込まれている。図２ｂは、図２ａの設計においての屈折率および対応する電界強度を示すグラフである。グラフに例示したように、電界強度は、高屈折率領域２５０の中心で最小２６０である。したがってこの設計の方がモード体積は小さいが、電界強度は、活性層が配置される場所で最小である。電界が活性層と相互作用しないため、この設計は有用ではない。さらに、電界最大値が低屈折率材料内にあるために、電界最大値に合わせて活性層を再配置することができない。

半波長スペーサ内で最大となる電界を得るために、図３ａに示すような代替的なマイクロポストを設計することができる。この設計では、図２ａの設計と同様に、半波長スペーサ３００が、高屈折率３３０および低屈折率３４０材料からなる１／４波長積層物で形成されるＤＢＲミラー３１０および３２０の間に挟み込まれている。しかしこの設計でのスペーサ３００は、低屈折率材料で形成されている。その結果、図３ｂに示すように、電界は低屈折率領域３５０の中心で最大３６０である。この設計では半波長スペーサの中心で電界が最大であるが、スペーサ材料は低屈折率である。前述したように、高屈折率材料中に活性層（たとえば量子ドットまたは量子井戸）を埋め込む必要があるため、この設計は有用ではない。

要するに、図１ｂのグラフに示すように、最大の電界強度を高屈折率スペーサの中心で実現することはできるが、このデバイスではモード体積が大きい。しかし半波長スペーサを用いることでモード体積を小さくすれば、結果として生じるデバイスは、図２ｂに示すようにスペーサの中心で電界強度が最小となるか、または、図３ｂに示すように活性層の埋め込みには適さない低屈折率のスペーサを有するかである。このように当該技術分野で知られる従来の設計原理では、厚みが半波長の高屈折率スペーサの中心で電界強度が最大となるマイクロポスト・マイクロキャビティ・デバイスを得ることはできない。すなわち半波長スペーサ（低屈折率かまたは高屈折率）を有するデバイスの電界最大値に活性層を配置することができない。したがって、Ｑ／Ｖ値がより高いマイクロキャビティ・デバイスを設計することが望ましいが、設計のトレード・オフによって、この目標を実現することが妨げられている。

驚くべきことに、本発明は、高屈折率材料中で電界強度が最大であるだけでなく、モード体積も小さいマイクロポスト・マイクロキャビティ・デバイスを提供する。このデバイスは、既知のマイクロポスト・マイクロキャビティ・デバイスよりもＱ／Ｖ値が高い。本発明の一実施形態においては、マイクロポスト・マイクロキャビティ・デバイスは、ほぼ半波長厚みの低屈折率スペーサを有し、スペーサの中心で電界が最大である。この独自のスペーサは、その中心に高屈折率サブスペーサ層が位置している。サブスペーサ層は、厚みが１／４波長よりも小さい。その結果、電界強度は、高屈折率サブスペーサが配置されるスペーサ中心で最大のままである。直径が無限であるマイクロポスト・マイクロキャビティ（すなわち平坦なマイクロキャビティの場合）は、波長λで動作するように設計される。この実施形態のデバイスは、マイクロポスト直径が有限であるため、デバイスの実際の動作波長λ_opは、平坦なマイクロキャビティの値λ未満にブルー・シフトする（小さくなる）。スペーサ層は、低屈折率材料および高屈折率材料の交互層からなる１／４波長積層物で形成される第１および第２のミラー間に挟み込まれている。低屈折率材料は屈折率がｎ_lであり、高屈折率材料は屈折率がｎ_h であり、ｎ_l ＜ｎ_h である。交互の低屈折率および高屈折率の層は、交互に１／４波長厚みλ／４ｎ_l およびλ／４ｎ_h をそれぞれ有する。スペーサは、屈折率ｎ_lの低屈折率材料と、その中心に含まれる屈折率ｎ_h の高屈折率材料のサブスペーサ層とから形成される。スペーサは厚みが半波長λ／２ｎ_l にほぼ等しく、サブスペーサ層は厚みがλ／４ｎ_h よりも小さい。この独自の設計の結果、デバイスは、モード体積が小さく、スペーサの中心に高屈折率材料がおかれ、活性層（量子ドットまたは量子井戸など）が配置され得るスペーサ中心で電界強度が最大の状態で動作する。スペーサ厚みがλ／２ｎ_l に正確に等しいキャビティは有効に機能するが、最適なキャビティの設計（すなわちＱファクタが最大で、Ｑ／Ｖ比も最大のもの）は、スペーサがλ／２ｎ_l よりもわずかに薄い。すなわちある特定の実施形態においては、最適なスペーサ厚みは最適な値０．４４λ／ｎ_l に等しい。

本発明のデバイスは、活性層が配置されるキャビティ中心で電界強度が最大の状態で動作するため、キャビティ電界と活性層との間の相互作用が強い。同時に、本デバイスは、キャビティの中心に高屈折率材料があるため、電界強度が最大であるキャビティの中心に活性層を埋め込むことができる。また本デバイスでは、既知のすべてのマイクロポストと比べて、Ｑ／Ｖ比が増加する。

図４ａに、本発明によるマイクロポスト・マイクロキャビティの一実施形態を示す。直径が有限であるデバイスが、所定の動作波長λ_op＜λで動作するように設計されている。ここでλは、キャビティ直径が無限のとき（平坦なキャビティの場合）に、自由空間で測定されるキャビティ・モード波長に等しい所定の設計波長である。スペーサ領域４００が、２つの誘電体ミラー４１０と４２０との間に挟み込まれている。デバイスは、従来の作製プロセスを用いて基板層４２５上に作製しても良い。誘電体ミラー４１０、４２０は、分布ブラッグ反射器（ＤＢＲ）であり、高屈折率層４３０と低屈折率層４４０とを互いの上に交互に積層することによって構成される。低屈折率層４４０は屈折率ｎ_lの材料からなり、一方で高屈折率層４３０は屈折率ｎ_h の材料からなり、ｎ_l ＜ｎ_h である。交互の低屈折率層と高屈折率層とは、交互の１／４波長厚みλ／４ｎ_lとλ／４ｎ_h とをそれぞれ有する。ミラーは、実際の動作波長に対してではなく、平坦な場合に対して最適化されている。

当該技術分野において良く知られているように、好適なＤＢＲミラーを作製するために多くの材料系を用いることができる。好ましくは、ＤＢＲミラーを構成するためにＧａＡｓ／ＡｌＡｓ材料系を用いる。すなわち高屈折率材料４３０はＧａＡｓであり、低屈折率材料４４０はＡｌＡｓである。と言うのは、この材料系によって、高いＱファクタと小さなモード体積とが、少ない数のミラー対を用いて得られるからである。この場合、低屈折率および高屈折率領域の屈折率は、ＡｌＡｓおよびＧａＡｓに対応して、それぞれｎ_l ＝２．９４およびｎ_h ＝３．５７である。たとえば、波長λ＝９９９．６ｎｍでは、ＧａＡｓおよびＡｌＡｓミラー層４３０および４４０の厚さは、平坦なキャビティ内の１／４波長積層物に対応して、それぞれ７０ｎｍおよび８５ｎｍである。上部および下部のミラー対の数は、たとえば、それぞれ１５および３０であっても良い。本発明の他の実施形態においては、他の種々の材料系を用いても良い。たとえば、ＤＢＲミラーおよびサブスペーサに用いる高屈折率材料はＧａＡｓであっても良く、一方でミラーおよびスペーサに用いる低屈折率材料はＡｌ_x Ｇａ_1-x Ａｓ（０＜ｘ＜１）である（これには、ｘ＝１のときの特別な場合として、ＡｌＡｓが含まれる。通常はｘ＞０．９）。活性層（量子ドットまたは量子井戸）は、ＧａＡｓ中に埋め込まれたＩｎ_y Ｇａ_1-y Ａｓ（０＜ｙ＜１）からなっていても良い。他の実施形態においては、ＤＢＲミラーおよびサブスペーサに対する高屈折率材料は、この場合もやはりＧａＡｓであっても良く、一方でミラーおよびスペーサに用いる低屈折率材料はＡｌＯ_x （酸化アルミニウム）である。活性層は、ＧａＡｓ中に埋め込まれたＩｎ_y Ｇａ_1-y Ａｓ（０＜ｙ＜１）であっても良い。さらに他の材料系では、ＤＢＲミラーおよびサブスペーサに用いる高屈折率材料は、この場合もやはりＧａＡｓであり、一方でミラーおよびスペーサに用いる低屈折率材料は、Ａｌ_x Ｇａ_1-x Ａｓ（０＜ｘ＜１）である（これには、ｘ＝１のときの特別な場合として、ＡｌＡｓが含まれる。通常はｘ＞０．９）。この場合の活性層は、ＧａＡｓ中に埋め込まれたＩｎ_x Ｇａ_1-x Ａｓ_y Ｎ_1-y 量子井戸（０＜ｘ＜１、０＜ｙ＜１）であっても良い。これらの材料系は、通常約９００ｎｍ〜１０００ｎｍの波長での放射が、または１３００ｎｍ〜１５５０ｎｍの波長（電気通信の用途の場合）での放射が得られるように、部分的に選択しても良い。

好ましくはサブスペーサの厚みは、１／４波長λ／（４ｎ_h ）の０．５７〜０．８６である。好ましくはスペーサの厚みは、約１／２波長であり、ここでの説明では、０．４λ／ｎ_l 〜０．６λ／ｎ_l となるように規定する。より好ましくはスペーサは、１／２波長よりもわずかに薄く、最も好ましくはスペーサ厚みは、０．４４λ／ｎ_l である。この厚みは、λ／４ｎ_l ＋λ／４ｎ_h にほぼ等しく、すなわち１つのＤＢＲミラー対の厚みに等しい（ここでの発明者らの例では、ＤＢＲミラー対の厚みは７０＋８５＝１５５ｎｍであり、最適な低屈折率スペーサ厚みは１５０ｎｍである）。

上部および下部のミラー用に用いられるミラー対の数は、標準的なＶＣＳＥＬ設計の場合と同様に選択される。下部のミラー対の方が数が多いため、光は上部に出て行く（すなわちレーザが上部に放射される）。非対称性（ａｓｙｍｍｅｔｒｙ）がまったくなかったら、光は、上部および下部で等しく放射することになり、望ましくない。良好な結果が得られる典型的な数は、１５および３０層である。当業者であれば、他の数を用いても良いことが理解される。

スペーサ４００は、屈折率ｎ_l の低屈折率材料とその中心に含まれる屈折率ｎ_hの高屈折率材料のサブスペーサ層４７０とから形成される。スペーサは、ほぼ半波長の厚みｓ_L ＝λ／２ｎ_l （たとえば、半波長よりもわずかに小さい最適な値）であり、サブスペーサ層は厚みがｓ_H ＜λ／４ｎ_h である。スペーサの全厚みがλ／２ｎ_l であり、高屈折率サブスペーサの厚みはλ／４ｎ_h を下回るので、スペーサの２つの低屈折率層の全厚みは少なくともλ／２ｎ_l −λ／４ｎ_h である。サブスペーサを中心に配置すれば、２つの低屈折率層は厚みが等しくなって、この全厚みの半分であるか、または少なくとも（λ／２ｎ_l −λ／４ｎ_h ）／２＝λ／４ｎ_l −λ／８ｎ_h である。ＧａＡｓ／ＡｌＡｓ材料系を用いた場合には、サブスペーサ層４７０はＧａＡｓからなり、スペーサの残りの部分はＡｌＡｓからなる。スペーサの中心にサブスペーサ層を設けたものは、次のようにして作製しても良い。すなわち、低屈折率材料の第１の部分を堆積させ、高屈折率材料のサブスペーサ層を堆積させ、そして低屈折率材料の第２の部分を堆積させる。ＧａＡｓサブスペーサ層中には、活性領域４８０が埋め込まれており、それはたとえばＩｎＡｓもしくはＩｎＧａＡｓ量子ドットもしくは量子井戸であり、またはＩｎＧａＡｓＮ量子井戸である。活性領域（たとえば量子ドットまたは量子井戸を含む）を、高屈折率サブスペーサ層内に配置する。活性層はたとえば、単一層量子ドット、単一量子井戸、または多重量子井戸を含んでいても良い。

従来のマイクロポストおよびＶＣＳＥＬを作製するために用いられる標準的な手順を用いて、本発明のデバイスを作製しても良い。たとえば、同じ分子線エピタキシ（ＭＢＥ）プロセスを用いて、全体の構造を垂直な方向に成長させても良い（ＤＢＲミラー層、スペーサ下部、サブスペーサ下部、活性領域、サブスペーサ上部、スペーサ上部、ＤＢＲミラー層）。こうすることによって、平坦なマイクロキャビティ構造が得られる。このような構造の表面上で行うリソグラフィ・プロセスを用いて、有限な直径のポストの位置とその断面を規定する（すなわちエッチング・マスクを規定する）。次にすでに規定したエッチング・マスクを用いて、ドライ・エッチングによってポストを作製する。当該技術分野において良く知られているように、電気的に励起（ポンピング）される構造の場合には、コンタクトを規定するために追加の作製ステップが必要となる。

マイクロポストの直径は、ミクロンの何分の１〜数ミクロンとすることができる。シングル・フォトン源の場合、主として関心があるのは、より小さな直径であり、０．４μｍ〜０．５μｍである。ＶＣＳＥＬは通常、より大きな直径で作製されるが、より小さな直径で作製することもできる。

マイクロポスト・マイクロキャビティ・デバイスは、その垂直軸の周りに回転対称であっても良いし、または別個の回転もしくは鏡映対称性を有していても良い（たとえば、四角形または楕円形の断面を有していても良い）。光の閉じ込めは、長手方向（図４ａの垂直軸に沿って）の分布ブラッグ反射（ＤＢＲ）と、横方向（図４ａの水平軸に沿って）の全内部反射（ＴＩＲ）とを組み合わせた作用によって実現される。

図４ｂは、図４ａのマイクロポスト・マイクロキャビティの長さに沿っての屈折率および関連する電界強度を示すグラフである。高屈折率サブスペーサ層４８０は厚みが１／４波長を下回るため、デバイス内の電界強度は、まるでスペーサ４５０が完全に低屈折率材料からなるように振舞う。その結果、電界強度は、半波長厚みのスペーサ４５０の中心において最大４６０となり、高屈折率サブスペーサ４８０内で最大が生じる。したがってこのデバイスでは、モード体積が小さく、高屈折率領域内で電界強度が最大になる。

本発明により作製されるデバイスが享受する利点を例示するために、一例として、動作波長λ_op＝８８０ｎｍのＧａＡｓおよびＡｌＡｓミラー層（厚みが７０ｎｍおよび８５ｎｍ）を有し、ポスト直径Ｄ＝０．４μｍである円筒型マイクロポスト・マイクロキャビティを考える（ポスト直径が０．４μｍと有限であるために動作波長はブルー・シフトする、すなわち直径が無限である構造の動作波長、すなわち約１０００ｎｍのλから小さくなる）。図１ａに示す従来のデバイスでは、Ｑ／Ｖ比は、高屈折率スペーサ１００の厚みが一光学波長（λ／ｎ_h ＝２８０ｎｍ）に正確に等しいときに、最大になる。このパラメータの組の場合、１０，０００のＱファクタとともに、高屈折率材料中の光波長の３乗の１．６倍のモード体積〔すなわちＶ＝１．６（λ／ｎ_h ）³ 〕を、実現することができる。対照的に今度は、図４ａに示すような、本発明の原理によって設計されるデバイスを考える。この場合の高屈折率スペーサ層４７０は、厚みが７０ｎｍを下回り、厚みが半波長１５０ｎｍをわずかに下回る低屈折率スペーサ層４００の中心に配置されている。このデバイスでは、２倍を超えるＱ／Ｖ値の増加が、同じマイクロポスト直径（Ｄ＝０．４μｍ）および同じ数のミラー対に対して得られる（構造的構成のために、上部のミラー対の数は今度は１５．５に等しい。これは最終の最上部層がＧａＡｓだからである）。新しい設計の結果、２０，０００もの高さのＱファクタとともに、１．５（λ／ｎ_h ）³ のモード体積を得ることができる。モード体積の減少はキャビティ・サイズの減少（１波長から半波長へ）の結果であり、一方でＱファクタの増加は、より良好なモード閉じ込め（主に横方向での）に由来するものである。新しいキャビティの設計では、ディフェクト・モードが、誘電体バンドからバンド・ギャップ内へ引き入れられ、それによって、より多くの電界エネルギーが高屈折率領域に集中される、これは、モードがエアー・バンドからバンド・ギャップ内に引き入れられる一波長キャビティとは反対である。この結果、横方向への閉じ込めがより良好になる。

さらに、新しい設計は頑強であり、ＧａＡｓサブスペーサの厚みの小さな変化には影響されない。たとえば、前述の説明を例として用いると、高屈折率サブスペーサの厚みが４０ｎｍから６０ｎｍへ増加しても、Ｑファクタは著しくは低下しない。電界がその最大値に到達するのは、活性層を配置することができるＧａＡｓサブスペーサの中心においてである。

本発明のマイクロキャビティには、多くの有用な用途がある。改善されたマイクロキャビティを従来のマイクロキャビティの代わりに用いて、性能を向上させても良い。また改善されたマイクロキャビティを、従来のマイクロキャビティでは不適当であることが分かっていた用途に用いても良い。本発明のデバイスを用いて、シングル・フォトン源、単一ドット・レーザ、または単一量子ドットとキャビティ電界との間の強結合用のデバイス（光集積回路、量子コンピュータ、量子ネットワーク、または量子暗号システムの部品として用いることができる）を構成しても良い。本発明のデバイスは、ＶＣＳＥＬタイプ・レーザを形成することにも有用である。このような新しいＶＣＳＥＬは、図４ａに示したのと同じＤＢＲマイクロポスト・タイプの構造を有する。従来のＶＣＳＥＬは通常、一波長厚みの高屈折率スペーサ領域と、その中心に埋め込まれた量子井戸とを有する。たとえば９８０ｎｍで放射するＶＣＳＥＬは従来、ＩｎＧａＡｓ量子井戸を一波長厚みの高屈折率ＧａＡｓスペーサ内へ埋め込むことによって作製され、スペーサ自体は、従来のマイクロポストの設計の場合と同様にＧａＡｓミラーとＡｌＡｓミラーとの間に挟み込まれている。同様に、１３００ｎｍ〜１５５０ｎｍで放射するＶＣＳＥＬは従来、ＩｎＧａＡｓＮ量子井戸を一波長厚みの高屈折率ＧａＡｓスペーサ内へ埋め込むことによって作製され、スペーサ自体は、従来のマイクロポストの設計の場合と同様にＧａＡｓミラーとＡｌＡｓミラーとの間に挟み込まれている。本発明の新しいキャビティの設計を用いて、これらの従来のＶＣＳＥＬの何れも改善することができ、それらの閾値を下げる。Ｑファクタが増加し、同時にモード体積が減少するために、電界と活性領域（この場合は量子井戸）との間に存在する相互作用がより強くなる。

高屈折率スペーサ厚みが約１波長の従来の円筒型マイクロポスト・マイクロキャビティの設計を示す断面図である。 図１ａに示すデバイスの長手方向の長さに沿っての屈折率および対応する電界強度を示すグラフである。 高屈折率スペーサ厚みが約１／２波長である、従来のデザイン原理による代替的な円筒型マイクロポスト・マイクロキャビティの設計を示す断面図である。 図２ａに示すデバイスの長手方向の長さに沿っての屈折率および対応する電界強度を示すグラフである。 低屈折率スペーサ厚みが約１／２波長である、従来の設計原理による代替的な円筒型マイクロポスト・マイクロキャビティの設計を示す断面図である。 図３ａに示すデバイスの長手方向の長さに沿っての屈折率および対応する電界強度を示すグラフである。 低屈折率スペーサ厚みが約１／２波長であり、高屈折率サブスペーサを含む、本発明によるマイクロポスト・マイクロキャビティの一実施形態を示す断面図である。 図４ａのマイクロポスト・マイクロキャビティの長さに沿っての屈折率および関連する電界強度を示すグラフである。

Claims (17)

1. 所定の動作波長λ_op＜λ（λは所定の設計波長）で動作するように設計される光デバイスであって、
   （ａ）２つの１／４波長積層物であって、屈折率ｎ_l の低屈折率材料と屈折率ｎ_h （ｎ_l ＜ｎ_h ）の高屈折率材料とからなる交互層を備え、該交互層は交互に１／４波長厚みλ／４ｎ_l およびλ／４ｎ_h を有する、積層物と、
   （ｂ）前記２つの１／４波長積層物の間に挟み込まれ、厚みが約λ／２ｎ_l であるスペーサ層とを備え、
   該スペーサ層は、
   （ｉ）屈折率ｎ_l の低屈折率材料からなる２つのスペーサ層と、
   （ｉｉ）屈折率ｎ_h の高屈折率材料からなり厚みがλ／４ｎ_h を下回るサブスペーサ層であって、前記低屈折率材料からなる２つのスペーサ層間に挟み込まれるサブスペーサ層と、を備える光デバイス。
2. 前記サブスペーサ層内に埋め込まれる活性領域をさらに備える請求項１に記載の光デバイス。
3. 前記活性領域が量子ドットを含む請求項２に記載の光デバイス。
4. 前記活性領域が量子井戸を含む請求項２に記載の光デバイス。
5. 前記スペーサ層の厚みが０．４λ／２ｎ_l 〜０．６λ／２ｎ_l である請求項１に記載の光デバイス。
6. 前記スペーサ層の厚みが０．４４λ／２ｎ_l である請求項５に記載の光デバイス。
7. （ａ）２つの誘電体ミラーと、
   （ｂ）該２つの誘電体ミラー間のキャビティであって、２つの低屈折率スペーサ層間に挟み込まれている高屈折率サブスペーサ層内に埋め込まれた活性領域を備えるキャビティと、を備え、
   前記２つの低屈折率スペーサ層は屈折率がｎ_l であり、
   前記高屈折率サブスペーサ層は屈折率がｎ_h ＞ｎ_l であり、
   前記キャビティは厚みが約λ／２ｎ_l であり、
   前記サブスペーサ層は厚みがλ／４ｎ_h を下回り、
   ここでλは所定の設計波長であるＶＣＳＥＬ。
8. 前記活性領域が量子ドットを含む請求項７に記載の光デバイス。
9. 前記活性領域が量子井戸を含む請求項７に記載の光デバイス。
10. 前記スペーサ層の厚みが０．４λ／２ｎ_l 〜０．６λ／２ｎ_l である請求項７に記載の光デバイス。
11. 前記スペーサ層の厚みが０．４４λ／２ｎ_l である請求項７に記載の光デバイス。
12. （ａ）２つの分布ブラッグ反射器ミラーと、
    （ｂ）該ブラッグ反射器ミラー間に挟み込まれたスペーサ層と、を備え、
    該スペーサ層は、
    （ｉ）屈折率ｎ_l の低屈折率材料からなる２つのスペーサ層と、
    （ｉｉ）屈折率ｎ_h ＞ｎ_l の高屈折率材料からなり、前記低屈折率材料の２つのスペーサ層間に挟み込まれるサブスペーサ層と、
    （ｉｉｉ）該サブスペーサ層内に埋め込まれる活性層と、を備え、
    前記スペーサ層は厚みがλ／２ｎ_l を下回り、ここでλは所定の設計波長である光デバイス。
13. 前記サブスペーサ層は厚みがλ／４ｎ_h を下回る請求項１２に記載の光デバイス。
14. 前記ブラッグ反射器ミラーが設計波長λに対して最適化され、デバイスが動作波長λ_op＜λで動作する請求項１２に記載の光デバイス。
15. 前記活性層が量子ドットを含む請求項１２に記載の光デバイス。
16. 前記活性層が量子井戸を含む請求項１２に記載の光デバイス。
17. 前記高屈折率材料がＧａＡｓであり、前記低屈折率材料がＡｌＡｓである請求項１２に記載の光デバイス。
    

Images