JP2005530379A

JP2005530379A - データ通信

Info

Publication number: JP2005530379A
Application number: JP2004504472A
Authority: JP
Inventors: ページ、ミッチェル
Original assignee: Sony United Kingdom Ltd
Current assignee: Sony Europe BV United Kingdom Branch
Priority date: 2002-05-09
Filing date: 2003-03-21
Publication date: 2005-10-06
Anticipated expiration: 2023-03-21
Also published as: EP1502399A2; WO2003096638A2; EP1502399B1; US7555016B2; GB0210658D0; WO2003096638A3; GB2388501A; JP4702876B2; US20050213693A1

Abstract

本発明に係るデータ通信システムは、関連付けられたクロック信号を有する入力ストリーミングデータ信号を通信するためのデータ通信システムにおいて、それぞれが物理層インタフェース装置及び平衡線路インタフェース装置を備え、送信ノードが受信ノードに入力データ信号を送信するよう構成されている少なくとも２つのデータ処理ノードと、少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線とを備え、送信ノードにおいて、入力データ信号は、有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために物理層インタフェース装置に供給され、入力データ信号に関連しているクロック信号は、他方のデータ伝送パスを介する受信ノードへの実質的に連続的な伝送のために平衡線路インタフェース装置に供給され、受信ノードにおいて、受信されたクロック信号は、平衡線路インタフェース装置に供給されて再生され、パケット化されたデータ信号は、物理層インタフェース装置に供給されてストリーミングされたデータ信号に再変換される。

Description

本発明は、データ通信に関する。

以下では、所謂ダイレクトストリームデジタル（Direct Stream Digital：以下、ＤＳＤという。）オーディオデータのコンテキストを用いて、データ通信における問題を具体的に説明する。しかしながら、本発明は、例えばマルチビットオーディオデータ又はビデオデータ等の他の種類の同期された（clocked）データにも適用できる。

ＤＳＤは、スーパーオーディオＣＤ（Super Audio CD）と呼ばれる民生用ディスクフォーマットに用いられる高分解能の１ビットオーディオコーディング方式である。ＤＳＤ信号は、ＤＣから１００ｋＨｚまでの周波数応答を実現し、オーディオ帯域に亘って１２０ｄＢ以上のダイナミックレンジを有することができる。

ＤＳＤは、１ビットデジタルオーディオを用いる。１ビットオーバサンプリングコンバータは、サンプリング幅が所定の分解能における変換を実現するサンプリングレートに対してトレードオフの関係を有しているという情報理論の法則を利用する。例えば、サンプリング時のサンプリングレートの１６倍でオーバサンプリングする１ビットコンバータを用いれば、オーバーサンプリングを行わない１６ビットコンバータによって得られるサンプリング結果と同様の結果が得られる。１ビットオーバサンプリングコンバータ（デルタ−シグマコンバータ、ノイズシェイピングコンバータ、ビットストリームコンバータ等とも呼ばれる。）は、振幅波形の実際の値を表現するのではなく、連続するオーディオサンプル間の差を測定する。ＤＳＤでは、パルスコード変調を用いるＣＤに周波数Ｆｓで１６ビット信号を記録するのに代えて、スーパーオーディオＣＤに周波数が高い（６４Ｆｓ）１ビット信号を直接記録し、これにより再生音質が飛躍的に向上している。

ＤＳＤ方式は、６４Ｆｓ＝２．８２２４ＭＨｚという高い周波数のオーディオサンプルクロックを必要とする。一方、標準的なパルスコード変調システムでは、サンプルクロック（Ｆｓ）は４４．１ｋＨｚである。この高い周波数のサンプルクロックは、受信側で信号を正確に再構築できるように、データとともに受信側に供給される。更に、６４ＦｓＤＳＤオーディオの各チャンネルが２．８２２４ＭＨｚの伝送帯域幅を必要とする。オーディオデータの相互通信には広い帯域幅が必要であるため、及び例えばオーディオデータ信号からの電磁干渉のために、信号を劣化させることなく、機器間で高い周波数（６４Ｆｓ）のオーディオサンプルクロックを伝送することが困難であるため、例えば、マルチチャンネルＡＤＣ／ＤＡＣ、ＤＳＤミキサ、及びマルチチャンネルＤＳＤレコーダ等のＤＳＤオーディオ用の大規模マルチトラック再生設備間で相互接続を実現することは困難である。

ネットワーク接続されたオーディオ処理機器間で広帯域オーディオデータを伝送するためにイーサネット（登録商標）（Ethernet）を利用する幾つかのオーディオネットワークシステムが知られている。例えば、ギブソン社（Gibson）の「マジック（Magic、商標）」システムでは、イーサネットの媒体アクセス制御（Media Access Control：ＭＡＣ）層（すなわち、物理層及びリンク層）を利用して、サンプル期間当たり１イーサネットフレームを用いて、４８ｋＨｚの固定オーディオサンプリング周波数でオーディオデータを伝送する。ピークオーディオ社（Peak Audio）社のコブラネット（CobraNet、商標）オーディオネットワークシステムもイーサネットＭＡＣ層を用いて、ネットワーク機器間で非圧縮デジタルオーディオデータを伝送する。コブラネットシステムは、４８ｋＨｚのサンプリングレートを用い、２０ビット及び２４ビットのオーディオデータの伝送を可能にしている。しかしながら、ＤＳＤオーディオ機器の相互接続に適したシステムは知られていない。これは、イーサネットのフレームタイミングが、ＤＳＤの２．８２２４ＭＨｚというサンプリングクロックに全く適さないためである。

本発明は、リンク（例えば、イーサネットリンク）の物理層を用いて、ＤＳＤデータ等の同期されたデジタルデータを通信するためのデータ通信システムを提供する。高速イーサネットの物理層をオーディオデータの伝送に用いることの利点は、物理層が広い帯域幅を提供し、電磁的互換性が保証され、エラー検出機能（巡回冗長検査）機能を既に備えていること等である。物理層を用いることにより、ロジックを容易に設計し、実現することができる。物理層を用いることにより、ロジックを容易に設計し、実現することができる。オーディオデータをより上位の層（例えば、ＭＡＣ層）技術でエンコードしたとすると、ウィンドウイングプロトコルを指定及び実現するハードウェアが必要であるが、本発明ではこのようなハードウェアを考慮する必要はない。更に、物理層レベルでは、イーサネットデータの伝送は、ロバストであり、スペクトル制御されるため、電磁放射が少ない。

関連付けられたクロック信号を有する入力ストリーミングデータ信号を通信するためのデータ通信システムにおいて、それぞれがインタフェースクロック信号に基づいて動作する物理層インタフェース装置を備え、送信ノードが受信ノードに入力データ信号を送信するよう構成されている少なくとも２つのデータ処理ノードと、少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含む、データ処理ノードを接続する接続線とを備え、データ処理ノードは、入力データ信号に関連しているクロック信号に基づいてインタフェースクロック信号を生成するための生成手段と、各物理層インタフェース装置にインタフェースクロック信号を供給する供給手段とを有し、送信ノードにおいて、入力データ信号は、有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために物理層インタフェース装置に供給され、入力データ信号に関連しているクロック信号は、他方のデータ伝送パスを介する受信ノードへの実質的に連続的な伝送のために、入力データ信号に関連しているクロック信号が平衡線路インタフェース装置に供給され、他方のデータ伝送パスを介して受信ノードへ実質的に連続的に伝送される。

本発明のこの側面では、データレートに由来するクロックレートで物理層インタフェースを動作させることにより、送信されたクロック信号の劣化を潜在的に抑制することができる。但し、標準的なイーサネット方式の２５ＭＨｚシンボルレートとの互換性は失われる。

本発明のこの他の様々な側面及び特徴は添付の特許請求の範囲に記載されている。独立請求項の特徴は、請求項において明示している場合に限らず、従属請求項の特徴に適切に組み合わせることができる。

上述のように、周知の幾つかのオーディオネットワークシステムは、イーサネットのデータリンク層を用いて、約４８ｋＨｚの標準的なサンプリング周波数の非圧縮デジタルオーディオデータを伝送する。一方、本発明では、ポイントツーポイント接続を提供する高速イーサネットの物理層を用いて、周波数が高い（２．８２２４ＭＨｚ）デジタルオーディオデータを伝送する。高速イーサネットの物理層をオーディオデータの伝送に用いることの利点は、物理層が広い帯域幅を有し、電磁両立性が保証され、エラー検出機能（巡回冗長検査）を既に備えていることである。物理層を用いることにより、ロジックを容易に設計し、実現することができる。オーディオデータをより上位の層（例えば、ＭＡＣ層）の技術でエンコードしたとすると、ウィンドウイングプロトコルを取り扱う及び実現するハードウェアが必要であるが、本発明ではこのようなハードウェアを考慮する必要はない。更に、イーサネットの物理層レベルでのデータ伝送は、ロバストであり、スペクトルが制御されるため、電磁放射が少ない。

本発明の実施例が動作する原理を明らかにするために、まず、ネットワークプロトコルアーキテクチャの層構造及びイーサネットアーキテクチャの下位の層について、詳細に説明する。

図１は、ネットワークプロトコルアーキテクチャのための標準的な７階層を有する開放型システム間相互接続（Open Systems Interconnection：以下、ＯＳＩという。）参照モデルを示している。このＯＳＩ参照モデルは、アプリケーション層２７０と、プレゼンテーション層２６０と、セッション層２５０と、トランスポート層２４０と、ネットワーク層２３０と、データリンク層２２０と、物理層２１０とを備える。

アプリケーション層２７０は、通常、アプリケーションプログラムの形式で、ネットワーク上に分散された所定の範囲の情報サービスに対するユーザインタフェースを提供する。この層から提供されるサービスとしては、ファイル転送、ファイルアクセス、ファイル管理や、例えば電子メール等の汎用文書又はメッセージの交換等がある。

プレゼンテーション層２６０は、２つの通信アプリケーションプロセス間でデータを転送する際のデータの表現に関する。例えば、プレゼンテーション層２６０は、２つのアプリケーションエンティティ間で交換されるメッセージの構造が維持されるように、トランザクション中に用いるべき適切な転送構文（transfer syntax）を選択する。また、プレゼンテーション層２６０は、データの暗号化及び圧縮を管理する。

セッション層２５０は、通信ネットワークノード上の通信アプリケーション間のセッションを確立する。セッション層２５０は、双方向交互、すなわち半二重（双方向同時、すなわち全二重ではない）データ交換時のインタラクション管理機能を提供することもできる。更に、プレゼンテーション層２５０は、非常に長いネットワークトランザクションの同期や例外報告等の機能を提供することもできる。

トランスポート層２４０は、上位のアプリケーション指向層（セッション層２５０、プレゼンテーション層２６０、アプリケーション層２７０）と、下位のネットワークに依存するプロトコル層２１０、２２０、２３０との間のインタフェースとして動作する。トランスポート層２４０は、セッション層２５０に、メッセージ転送機能の定義された組を提供する。トランスポート層２４０は、基本的なコネクション確立を提供するクラス０から完全なエラー制御及びフロー制御を提供するクラス４までの範囲に亘る、様々な種類のネットワークのそれぞれに対して、複数の適切なサービスのクラスを提供する。

ＯＳＩ参照モデルの下位の３層（ネットワーク層２３０、データリンク層２２０、物理層２１０）全ては、ネットワークに依存する層である。ネットワーク層２３０は、２つのトランスポート層プロトコルエンティティ間のコネクションを確立及び解放する機能を有し、及びネットワークのルーティング及びアドレッシングをサポートする。データリンク層２２０は、信頼性が高い情報転送機能を提供し、及びエラー検出やメッセージ再送信等の機能を提供する。多くの場合、コネクションレス型サービスとコネクション型サービスの両方が提供されている。コネクションレス型サービスは、エラーが検出された受信フレームを単に削除し、一方、コネクション型サービスは、エラーがない情報転送機能を提供することを目的とする。物理層２１０は、２つの機器間でシリアルビットストリームを伝送する手段をデータリンク層２２０に提供する。すなわち、物理層２１０は、データを、伝送媒体を介して実際に伝送される電気的なパルス、すなわちアナログのパルスのストリームに変換し、及びデータの伝送を監視する。

イーサネットは、単純な又は分岐型のバス型接続ラインを用いたローカルエリアネットワーク（local area network：ＬＡＮ）技術の１つである。イーサネットネットワーク内の伝送媒体は、ハブによって連結されたケーブルの１本以上の連続したラインから形成される。ネットワーク機器は、このケーブルに接続され、搬送波感知多重アクセス／衝突検出（Carrier Sensing Multiple Access with Collision Detection：以下、ＣＳＭＡ／ＣＤという。）プロトコルを用いて、ネットワークアクセスを競う。ＣＳＭＡ／ＣＤプロトコルでは、全てのクライアント機器は、伝送媒体を監視し、伝送ラインが利用可能になるのを待って、メッセージの送信を開始する。２つのネットワークノードが同時にメッセージを送信しようとすると、衝突が発生する。この場合、クライアント機器は、送信を停止し、ランダムに決定された時間待機し、再び送信を試みる。

１０ＢＡＳＥ−Ｔとして知られる標準的なイーサネット方式は、最高１０メガビット毎秒（Ｍｂｐｓ）の転送速度を実現し、一方「高速イーサネット（又は、１００ＢＡＳＥ−Ｔ）」方式では、最高１００Ｍｂｐｓの転送速度が実現される。所謂「ギガビットイーサネット」等の更に高性能な方式も利用可能である。高速イーサネットは、１０ＢＡＳＥ−Ｔイーサネットと同じ配線システム、媒体アクセス制御（Media Access Control：以下、ＭＡＣという。）方法及びフレーム化方法を用いる。本発明では、これらのうちの如何なる種類のネットワーク技術を用いてもよい。

イーサネット方式は、ツイストペアケーブル接続を用いてもよく、又は光ファイバ接続を用いてもよい。ツイストペアケーブルは、コンピュータを電話回線に接続するために通常用いられる標準的な銅線である。ツイストペアケーブルでは、ワイヤの対間におけるクロストーク又は電磁誘導を低減するために、２本以上の絶縁ワイヤが互いに撚り合わされている。このようにワイヤを撚り合わせることにより、ケーブルの実効放射領域が小さくなる。これは、交互の撚線の電磁効果が、撚線ピッチより大きい距離において、キャンセルされるためである。ツイストペアの各接続は、２本のワイヤを必要とする。グラウンドとして機能するシールドによってツイストペアを遮蔽している場合、このツイストペアは、シールドつきツイストペア（shielded twisted pair：以下、ＳＴＰという。）と呼ばれる。標準的なツイストペアは、シールドなしツイストペア（unshielded twisted pair：以下、ＵＴＰという。）と呼ばれる。

高速イーサネット方式においては、ツイストペアケーブルセグメントのセグメント長は、信号往復時間仕様（signal round-trip timing specifications）を満足することを保証するように、最高１００ｍに設定されている。高速イーサネットでは、シールドなしツイストペア（ＵＴＰ）を用いて、どのようにして１００Ｍｂｉｔ／秒のデータ転送速度を達成するかが問題となる。実際には、この転送速度を実現するために２つの規格がある。一方（１００ＢＡＳＥ−４Ｔ）では、音声品質カテゴリ３ケーブル（voice-grade category 3 cable）を用い、他方（１００ＢＡＳＥ−Ｘ）では、高品質カテゴリ５ＵＴＰケーブル、シールドつきツイストペアケーブル（１００ＢＡＳＥ−ＴＸ）及び光ファイバ（１００ＢＡＳＥ−ＦＸ）のうちのいずれかを用いる。１００ＢＡＳＥ−Ｘ方式では、各種類の伝送媒体は、それぞれ異なる物理媒体依存（Physical Medium Dependent：以下、ＰＭＤという。）副層を必要とする。カテゴリ５ＵＴＰは、４対の信号線から構成され、そのうち２対は、通常、イーサネットに利用され、例えば一方の信号対がクロックの送信及び受信に、他方の信号対がデータの送信及び受信に利用される。この場合、未使用の２対の信号線が残っている。

図１では、７階層のＯＳＩ参照モデルの隣にイーサネット物理層及びデータリンク層の副層を示している。

データリンク層２２０は、媒体アクセス制御（Media Access Control：以下、ＭＡＣ）層２２４と、論理リンク制御（Logical Link Control：以下、ＬＬＣという。）層２２２とを備える。物理層２１０は、調停（reconciliation）副層２１９と、媒体独立インタフェース（Medium Dependent Interface：以下、ＭＩＩという。）２１８と、物理コーディング副層２１６と、物理媒体接続副層２１４と、物理媒体依存副層（Medium Dependent Interface：以下、ＭＤＩという。）２１１とを備える。

ＭＡＣ副層２２４は、データのカプセル化及び媒体アクセス管理の２つの主機能を有する。データカプセル化機能は、データのフレーム化、発信元アドレス及び宛先アドレスの処理及び物理媒体伝送エラーの検出等の機能を含む。媒体アクセス管理機能は、媒体割当（衝突回避）及び競合解消（衝突処理）機能を含む。

ＭＡＣ副層２２４は、半二重モード及び全二重モードのいずれでも動作可能である。半二重モードでは、ネットワークノードは、多重アクセス（ＣＳＭＡ／ＣＤ）アルゴリズムを用いて、物理媒体の使用を競う。全二重モードでは、混信することなく、送信と受信を同時に行うことができる。全二重モードを用いる場合、３つの条件を満たす必要がある。第１に、物理媒体は、混信することなく、送信と受信を同時にサポートする必要がある。第２に、物理媒体をノード間の全二重ポイントツーポイントリンクとみなせるように、ローカルエリアネットワーク上に正確に２個のノードが存在している必要がある。この全二重の場合、共有媒体の使用に関する競合はないため、ＣＳＭＡ／ＣＤアルゴリズムを用いる必要はない。第３の条件として、両方のノードが全二重モードで動作できるように構成されている必要がある。

論理リンク制御（ＬＬＣ）層２２２は、データフレームに対するエラーチェックを実行し、及び通信ネットワークノード間のリンクを管理する。調停（Reconciliation）副層２１９は、媒体独立インタフェース２１８において提供された信号セットを物理コーディング副層２１６にマッピングする。

物理コーディング副層（Physical Coding Sub-layer：以下、ＰＣＳという。）２１６は、調停副層２１９に対し、全ての１００ＢＡＳＥ−ＴＸ物理層エンティティ（ＰＨＹ）の実行に関する同一のインタフェースを提供する。ＰＣＳ２１６は、ＭＩＩ２１８によって要求される全てのサービスを提供し、これらのサービスには、ＭＩＩの４ビット「データニブル（data nibbles）」から５ビットコードグループへの符号化（及び５ビットコードからデータニブルへの復号）、搬送波感知及び衝突検出指示情報の生成、下位のＰＭＡ（Physical Medium Attachment：以下、ＰＭＡという。）副層２１４への送信のためのコードグループの直列化（及びＰＭＡ副層２１４からの受信のためのコードグループの非直列化）、ＭＩＩ２１８と下位のＰＭＡ副層２１４間の送信、受信、搬送波感知及び衝突検出のマッピング等が含まれる。

物理媒体接続（Physical Medium Attachment：以下、ＰＭＡという。）副層２１４は、ＰＣＳ２１６に、一定の範囲の物理媒体の利用をサポートするための媒体独立の機能を提供する。１００ＢＡＳＥ−ＴＸのＰＭＡ副層２１４は、下位の物理媒体依存（ＰＭＤ）副層２１２とＰＣＳ２１６間の送信及び受信コードビットのマッピング、及びＰＭＤ２１２の利用可能性をＰＣＳ２１６に知らせる制御信号の生成といった機能を果たす。ＰＭＡ副層２１４は、これらの他に、下位のＰＭＤ副層２１２からの搬送波エラーを示す信号の生成、受信チャンネル障害の検出及び遠端への障害表示（far-end fault indications）の送信を行ってもよい。

ＰＭＤ副層２１２は、事実上、１２５Ｍｂｉｔ／秒全二重シグナリング方式を定義するシグナリング規格の組であり、このシグナリング規格には、マルチモード光ファイバ（Ｆ）、シールドつきツイストペア（ＳＴＰ）及びシールドなしツイストペア（ＵＴＰ）の配線が含まれる。

媒体独立インタフェース（ＭＩＩ）２１８の目的は、ＬＬＣ副層２２２及びＭＡＣ副層２２４と物理層エンティティ（ＰＨＹ）との間に１０Ｍｂｉｔ／秒及び１００Ｍｂｉｔ／秒のデータ転送のための単純な相互接続を提供することである。この機能は、信号タイミングの関係と同様に、両方のデータ転送速度ついて同一のものである。１０Ｍｂｉｔ／秒動作と１００Ｍｂｉｔ／秒動作間の唯一の違いは、公称クロック周波数（nominal clock frequency）の相違である。ＭＩＩ２１８は、シールドなしツイストペア配線、シールドつきツイストペア配線、光ファイバケーブリング及び他の可能な媒体等を含む様々な媒体からの独立性を実現するために用いられ、これにより、これらの媒体のいずれの場合も同一のＭＡＣを用いることができる。ＭＩＩ２１８は、７階層のＯＳＩ参照モデルのデータリンク層２２０と物理層２１０とを完全に分離することにより、媒体からの独立性を最高化している。ＭＩＩ２１８のデータ及びデリミッタは、クロック基準に同期し、ＭＩＩ２１８は、一般的な集積回路プロセスと互換性を有する低電圧トランジスタ−トランジスタロジック回路（Low Voltage Transistor-Transistor Logic：以下、ＬＶＴＴＬという。）の信号レベルを用いる。ＭＩＩ２１８は、独立した４ビット幅のデータ送信パス及びデータ受信パスと、全二重動作とを提供する。データ転送の各方向について、４ビットのデータバンドル、１ビットのデリミッタ信号、１ビットのエラー信号、１ビットのクロック信号からなる７ビット信号がサポートされている。

図２は、ダイレクトストリームデジタル（Direct Stream Digital：ＤＳＤ）方式の信号伝送のための周知のシステムを示している。システム３００は、アナログ／デジタル変換器及びデジタル／アナログ変換器（Ａ／Ｄ及びＤ／Ａ変換器）３１０と、このＡ／Ｄ及びＤ／Ａ変換器３１０に接続されたＤＳＤマルチチャンネルレコーダ３２０とを備える。この接続は、２本の独立したケーブルによって行われている。第１のケーブル３１５は、ＤＳＤオーディオデータの８チャンネル（約２２．６Ｍｂｉｔ／秒）を伝送する光ファイバであり、第２のケーブル３２５は、高い周波数のサンプリングクロックを伝送する。オーディオデータとサンプリングクロックとについて別々のケーブルを用いることは、標準的なスタジオにおいて慣行されている。

本発明に基づくＤＳＤ相互接続の実施例を図３に示す。この構成４００においては、単一のケーブル４０５を用いて、マルチチャンネルＡ／Ｄ及びＤ／Ａ変換器４１０をＤＳＤマルチチャンネルレコーダ４２０に接続している。ケーブル４０５は、カテゴリ５シールドなしツイストペアケーブルである。このケーブル４０５は、４対の信号線を有し、これらのうちの２対が、イーサネット物理層技術を用いて符号化されたオーディオデータの送信及び受信に用いられ、残る２対が、リンクを介してＤＳＤサンプリングクロックを双方向に伝送するために用いられる（下記の表１参照）。クロック信号及びオーディオデータは、２つの信号間の干渉がクロック信号の品質を劣化させる可能性を減らすように規定されている。クロック信号は、受信機の位相同期ループ（phase locked loop：以下、ＰＬＬという。）を同期させるために用いられ、また、Ａ／Ｄ変換器及びＤ／Ａ変換器のサンプリングクロックとしても用いることができる。サンプリングクロックにジッタが生じると、ジッタは再生アナログオーディオ出力信号における歪みとして現れるので、サンプリングクロックの如何なるジッタも望ましくない。オーディオ信号は、生来的にデジタル信号であり、したがって、クロック信号に比べて劣化に対してロバストである。イーサネットのようなパケットデータ伝送システムは、ＤＳＤオーディオデータを伝送することができる。この特定の実施例では、高速イーサネット（１００ＢＡＳＥ−ＴＸ）の物理層を用いて、３２個のＤＳＤチャンネルを単一のリンクで伝送することができる１００Ｍｂｉｔ／秒のチャンネルビットレートを実現している。他の実施例として、１００Ｍｂｉｔ／秒のリンクを用いて、２４個のＤＳＤチャンネルを単一のリンクを介して伝送してもよい。

イーサネットは、非同期データリンクであり、したがって、６４Ｆｓオーディオクロック信号を高い完全性（high-integrity）を保って伝送するには、本質的に適していない。このため、オーディオサンプリングクロックをカテゴリ５ＵＴＰケーブルの独立した信号対として伝送している。

図３に示す１本のケーブルでの接続は、基本的に、２つのオーディオ機器を直接接続するポイントツーポイントリンクである。この接続は、入出力接続を逆にするよう配線された特別な「クロスオーバ」のカテゴリ５ケーブルを用いている。例えばオフィスネットワーク等に用いられている従来のクロスオーバケーブルは、本発明の実施例においてオーディオサンプリングクロックの伝送に用いてる２対の信号線接続を逆にしないので、ここでは特注のクロスオーバケーブルが必要である。例えば図４に示す本発明の他の実施例においては、ＤＳＤ設備における複数の個々の機器間でより複雑な相互接続を行うこともできる。図４に示すシステムは、スター構成のＤＳＤルータ４３０と、マルチチャンネルＡ／Ｄ及びＤ／Ａ変換器４４０と、ＤＳＤミキサ４５０と、ＤＳＤマルチチャンネルレコーダ４６０とを備える。中央のＤＳＤルータ４３０には、３つのポイントツーポイントリンク４４５、４５５、４６５が接続されている。図３に示す実施例とは異なり、このスター構成では、３つの各接続に対して、標準のカテゴリ５ケーブルを用いることができる。これは、１つの機器の信号出力が他の機器の信号入力に接続されるように、ＤＳＤルータ４３０の内部においてポート接続が逆にされているためである。

ＤＳＤルータ４３０は、複数の信号送受信機を備え、各送受信機は、データクロック送信機（図６を用いて後に説明する）と、データ及びクロック受信機（図７を用いて後に説明する）とを備える。スイッチング及びルーティング機能は、再生クロック及びストリーミングされたオーディオデータに対して動作するクロスポイントスイッチ（図示せず）によって実行される。換言すれば、信号は、パケット化された形式ではルータを通過しない。

図３に示す実施例において、送信機と受信機とを接続するケーブル４０５は、８端子のＲＪ４５プラグによって終端され、送信機及び受信機は、いずれもＲＪ４５ソケットを備える。表１は、図３に示すオーディオ機器及び図４に示すスター構成のルータ機器用のＲＪ４５ソケット端子の設定を示している。

図５は、本発明に基づくオーディオデータ伝送システムの構成を示すブロック図である。システム５００は、カテゴリ５シールドなしツイストペアケーブル５１５を介して接続された第１のオーディオ処理機器５１０及び第２のオーディオ処理機器５２０を備える。各オーディオ処理機器５１０、５２０は、フィールドプログラマブルゲートアレー（Field Programmable Gate Array：以下、ＦＰＧＡという。）５１２と、物理層インタフェース（ＰＨＹ）素子５１４と、トランス５１６と、８ピンのＲＪ４５コネクタ５１８とを備える。ＦＰＧＡ５１２は、ＤＳＤ用のマルチチャンネルオーディオ接続（Multichannel Audio Connection for DSD：以下、ＭＡＣ−ＤＳＤという。）を提供する。

１ビット６４Ｆｓダイレクトストリームデジタルデータが、オーディオ機器からＦＰＧＡ５１２に供給される。ＦＰＧＡ５１２は、送信動作では、オーディオデータのバッファリング及びフレーム化を行い、受信動作では、フレーム化された構造からデータを抽出し、抽出したデータをＤＳＤストリームに戻す処理を行う。ＦＰＧＡ５１２は、送信及び受信を同時に実行し、全二重オーディオ接続を実現している。フレームのフォーマットについては、図１５及び図１６を用いて後に詳細に説明する。ＰＨＹ素子５１４は、フレーム化されたオーディオデータの物理層コーディングを行い、スペクトル制御処理を実行するとともに、ラインドライバを有し、ラインドライバは電流を増幅し、これにより、信号のパワーを増幅して送信時のロバスト性を高める。ＰＨＹ素子５１４は、実際には、物理層２１０の物理コーディング副層（ＰＣＳ）２１６、物理媒体接続（ＰＭＡ）副層２１４及び物理媒体依存（ＰＭＤ）副層２１２を実現している。この実施例では、ＰＨＹ素子５１４は、インテル社（Intel：商標）ＬＸＴ９７２ａ素子であり、これは、自動折衝(Auto-Negotiation)機能を有さず、データスクランブル機能を有する全二重モードで動作する。トランス５１６は、カテゴリ５ケーブル５１５を介して送信するデータを出力する。受信時には、トランス５１６は、信号を受信し、その後、物理層における処理が行われる。ＦＰＧＡ５１２とＰＨＹ素子５１４との間のインタフェースは、媒体独立インタフェース（ＭＩＩ）である。これにより、ＦＰＧＡ５１２は、従来のイーサネットシステムの媒体アクセス制御（ＭＡＣ）を処理するネットワークアドレスを置換する。イーサネットシステムは、複数のサンプリングレートをサポートしており、また、将来開発される可能性があるより高いＤＳＤサンプリングレートにも対応することができる。オーディオのサンプリングレートが変更されると、オーディオデータストリームをどのようにデータフレームにパック化するかも変更する必要があり、この変更は、ＦＧＰＡ５１２内の回路によって決定される。物理層リンクが十分な帯域幅を有しているならば、オーディオサンプルレートの変更は、ＰＨＹ素子５１４に影響を与えない。

図６は、６４Ｆｓオーディオサンプリングクロック信号を、カテゴリ５ケーブルの異なる信号線対を介して、ＤＳＤオーディオデータとパラレルに送信する方法を説明する図である。図５に示す実施例と同様に、オーディオデータ信号は、ＦＰＧＡ５１２、ＰＨＹ素子５１４及びトランス５１６において処理された後に、カテゴリ５ＵＴＰケーブル５１５の２対の信号線を介して送信される。６４Ｆｓオーディオサンプリングクロックは、ＦＰＧＡ５１２とローパスフィルタ５５２の両方に入力として供給され、ＦＰＧＡ５１２は、データをフレーム化するとともに、バッファリングする。ローパスフィルタ５５２は、クロック信号送信時の電磁放射を低減する役割を果たす。ローパスフィルタ５５２の出力は、入力として差動ラインドライバ５５４に供給された後、１０ＢＡＳＥ−Ｔ型のイーサネットトランス５５６に供給される。クロック信号は、ＲＪ４５コネクタ５１８を介して、カテゴリ５ＵＴＰケーブル５１５の１対の信号線に供給され、オーディオデータとパラレルに送信される。オーディオサンプリングクロック信号により、受信機のＦＰＧＡ５１２は、受信したオーディオデータの同期をとり、すなわちＤＳＤビットストリームを再構築するので、オーディオサンプリングクロック信号の伝送は重要である。本発明のこの実施例に用いられるカテゴリ５ＵＴＰケーブルの特性インピーダンスは、１００Ωである。他の実施例においては、電磁両立性（electromagnetic compatibility：ＥＭＣ）の性能が高いスクリーンツイストペアケーブルを用いてもよい。更なる他の実施例においては、カテゴリ５ｅケーブル（２５０Ｍｂｉｔ／秒までのデータ転送速度用）、カテゴリ６ケーブル（ギガビットイーサネットに適する）又はより高いデータ転送速度を可能にするカテゴリ７ケーブル等を含む他の種類のケーブルを用いてもよい。

ＦＰＧＡは、送信機及び受信機において必要とされる機能を実現するための解決策の一例にすぎない。もちろん、ソフトウェア制御の汎用マイクロプロセッサを用いてもよい。この場合、ソフトウェアは、ストレージ媒体（例えば、読出専用メモリ、フラッシュメモリ、磁気ディスク、光ディスク等）又は伝送媒体（例えば、ネットワーク又はインターネット等）によって提供することができる。

図７は、高い周波数のオーディオサンプリングクロックをＤＳＤオーディオデータ信号とパラレルに受信する動作を説明する図である。パラレル信号は、ケーブル５１５を介して、受信機のＲＪ４５コネクタ５２２に供給される。ＤＳＤオーディオデータ信号は、トランス５２４を介して、物理層インタフェース素子５２６に供給され、次にＦＰＧＡ５２８に供給され、ＦＰＧＡ５２８は、データを非フレーム化してＤＳＤビットストリームを生成する。ＦＰＧＡ５２８は、受信機の局部位相同期ループから供給される６４Ｆｓクロック信号に基づいて、ＤＳＤオーディオストリームを出力する。

受信オーディオクロック信号は、受信機において、まず、トランス５６２に供給される。トランス５６２の出力信号は、ハイパスフィルタ５６３に供給された後、ローパスフィルタ５６４に供給される。ローパスフィルタ５６４は、送信機におけるローパスフィルタ５５２と同じ種類のフィルタである。受信機のローパスフィルタ５６４は、受信信号におけるあらゆる高周波妨害を除去する。このような高周波妨害は、ケーブル５１５においてパラレルに伝送されたオーディオ信号又は外部雑音源から誘導される。ローパスフィルタ５６４の出力信号は、比較器５６８に供給され、論理信号に変換される。比較器５６８からの論理信号は、局部位相同期ループ（ＰＬＬ）回路を駆動するために用いられる。位相同期ループ（ＰＬＬ）は、基準信号に対して一定の位相角を維持するように発振器を制御する電気回路である。この場合、受信された高い周波数のクロック信号が基準信号となる。ＰＬＬ回路は、ＤＳＤオーディオデータの再生に用いられるローカルのオーディオ基準クロックを生成する。

図８は、６４ＦｓＤＳＤサンプリングクロック信号の信号パスを示す図である。上述のように、ＤＳＤサンプリングクロックは、カテゴリ５ＵＴＰ相互接続ケーブル５１５内の専用の差動信号対によって、双方向に送信される。以下、図８を用いて、高い周波数（６４Ｆｓ）のクロック信号に対して行われる一連の処理について説明する。サンプリングクロック信号に対しては、ＵＴＰケーブルの信号対を介して非同期データ信号とパラレルに伝送することを容易にするために、特別なアナログ調整（analogue conditioning）を施す。このアナログ調整により、高い周波数のサンプリングクロック信号の品質を劣化させる、非同期データ信号（又は外部雑音源）からの電磁妨害の影響が低減される。図８に示すように、クロックマスタ機器のサンプリングクロック処理回路は、ローパスフィルタ５５２と、差動ラインドライバ５５４と、トランス５５６とを備える。一方、クロックスレーブ機器のサンプリングクロック処理回路は、トランス５６２と、ハイパスフィルタ５６３と、比較器５６８とを備える。

クロックマスタ機器のローパスフィルタ５５２には、２．８２２４ＭＨｚ（６４Ｆｓ）の論理信号５５１が入力される。この信号の周波数許容偏差は、１９９７年版ＡＥＳ１１仕様書のグレード２規格に基づいている。したがって、サンプリングクロックの長期間周波数安定度は、＋／−１０／百万（ｐｐｍ）であり、外部同期範囲は＋／−５０ｐｐｍである。サンプリングクロックのデューティサイクルは、４０〜６０％であり、低電圧トランジスタ−トランジスタロジック回路（low voltage trangistor-trangistor logic：以下、ＬＶＴＴＬという。）の論理信号を用いる。

クロックスレーブ機器の比較器５６８から出力される６４Ｆｓ論理クロック信号５６９も２．８２２４ＭＨｚ（６４Ｆｓ）の論理信号である。リンク５１５の特性により、クロック信号に実質的なジッタ又は非対称性が導入される虞があるため、デジタルオーディオ信号の同期にこのクロック出力信号を直接用いない。クロック出力信号は、専ら、受信機のエッジトリガ方式の位相同期ループ（ＰＬＬ）を同期させるために用いられる。クロック出力信号５６９は、他の高品質クロック信号に雑音又はジッタを重畳させないように、受信機内において注意深く配線する必要がある。クロックスレーブ機器のＰＬＬ回路（図示せず）は、受信機全体において用いられる高品質オーディオクロック信号を発生させるために用いられる。

送信側（クロックマスタ）機器及び受信側（クロックスレーブ）機器の両方に設けられているローパスフィルタ５５２、５６４は、それぞれ２．９ＭＨｚのカットオフ周波数を有する２次のバタワースローパスフィルタである。

送信機のローパスフィルタ５５２は、クロック信号の高周波成分を減衰させる。このような高周波成分は、ケーブル内で同時に伝送されるオーディオデータと干渉し、又はケーブルから過剰なＲＦ放射を生じさせる虞がある。一方、受信機のローパスフィルタ５６４は、同時に伝送された高い周波数のデータ信号又は外部雑音源によってクロック信号に誘導される高周波の妨害をクロック信号から除去する役割を有している。

送信機内に設けられている差動ラインドライバ５５４は、１００Ωのインピーダンス（カテゴリ５ＵＴＰリンクのインピーダンス）において１．５〜２．５Ｖの差動ピークツーピーク電圧を有する対称出力信号を生成する。

送信機及び受信機の両方に設けられているトランス５５６，５６２は、ライン側にコモンモードチョークコイルを有する巻数比が１：１の１０Ｂａｓｅ−Ｔイーサネットトランスである。

受信機のハイパスフィルタ５６３は、カットオフ周波数がｆｃ＝５００Ｈｚの１次ハイパスフィルタである。このハイパスフィルタ５６３は、主電源からの低周波の妨害を除去し、ＤＣオフセットが生じることを阻止する。このハイパスフィルタ５６３は、単純な抵抗−容量（ＲＣ）結合によって実現されている。

受信機の比較器５６８は、ローパスフィルタ５６４によってフィルタリングされたアナログクロック信号を論理信号に変換する。雑音に誘導された複数のエッジ（multiple edge）を除去又は低減するために、２％のヒステリシスを用いる。

図９は、物理層装置の同期周波数がオーディオサンプリングクロック周波数６４Ｆｓの整数倍（９＊６４Ｆｓ）となるように調整する本発明の実施例を示している。イーサネット規格では、データ伝送に２５ＭＨｚのシンボルレートを用いることが定められている。

２．８２２４ＭＨｚのサンプリングクロックを２５ＭＨｚのオーディオデータ信号と同じカテゴリ５ＵＴＰケーブルを用いて伝送すると、オーディオクロックに好ましくない劣化が生じる可能性がある。オーディオデータの伝送をサンプリングクロックと同期させることにより、高品質オーディオクロック信号の劣化を抑制することができる。図９に示す装置は、位相同期ループを用いて、入力された６４Ｆｓクロック信号を９倍の周波数にアップコンバートする逓倍器５７２を備える。×９逓倍器５７２からの出力は送信機のＰＨＹ素子５１４に供給され、５７６Ｆｓ（２５．４０１６ＭＨｚ）のオーディオデータ信号が生成される。すなわち、この実施例では、標準の２５ＭＨｚイーサネットシンボルレートに代えて、２５．４０１６ＭＨｚのシンボルレートでオーディオデータを伝送する。シンボルレートを高めた結果、チャンネルビットレートは、１００Ｍｂｉｔ／秒から１０１．６０６４Ｍｂｉｔ／秒に高まる。

したがって、この本発明の実施例により、オーディオクロック信号の劣化を潜在的に抑制することができるが、標準的なイーサネット方式の２５ＭＨｚシンボルレートとの互換性は失われる。

図１０は、一方の機器がクロックマスタ６００Ｍとして機能し、他方の機器がクロックスレーブ６００Ｓとして機能するポイントツーポイントオーディオリンクの構成を示している。各オーディオ処理機器は、クロック源であるＰＬＬ６０２Ｍ、６０２Ｓと、クロック受信機（Ｒｘ）６０４Ｍ、６０４Ｓと、ロック検出モジュール６０６Ｍ、６０６Ｓと、クロック送信機（Ｔｘ）６０８Ｍ、６０８Ｓと、オーディオ入出力（Ｉ／Ｏ）装置６１０Ｍ、６１０Ｓと、スイッチ６１２Ｍ、６１２Ｓとを備えている。添字Ｍは、マスタ機器６００Ｍに関連するコンポーネントを示し、添字Ｓは、スレーブ機器６００Ｓに関連するコンポーネントを示している。ＤＳＤオーディオデータは、マスタ機器６００ＭのオーディオＩ／Ｏ装置６１０Ｍをスレーブ機器６００ＳのオーディオＩ／Ｏ装置６１０Ｓに接続するＵＴＰケーブル（図示せず）を介して伝送される。

カテゴリ５ＵＴＰケーブルは、正常動作条件では、クロック信号が２つのオーディオ機器間を双方向に伝送されるよう、独立した接続を実現する。しかしながら、アクティブリンクにおいては、一方の機器をクロックマスタ６００Ｍとして指定し、他方の機器をクロックスレーブ６００Ｓとして指定する必要がある。クロックマスタ６００Ｍのクロック送信機６０８Ｍは、クロックスレーブ６００Ｓのクロック受信機６０４Ｓにオーディオクロック信号６０５Ｍを送信する。スレーブの位相同期ループ６０２Ｓは、このマスタからのオーディオクロック信号６０５Ｍを用いて、同期信号を生成し、スレーブのオーディオＩ／Ｏ装置６１０Ｓに供給する。スレーブのクロック送信機６０８Ｓからマスタのクロック受信機６０４Ｍに送信されたオーディオクロック信号６０５Ｓは、マスタのスイッチ６１２Ｍが開いているため、マスタの位相同期ループ６０２Ｍには供給されない。なお、スレーブのクロック信号６０５Ｓは、マスタのロック検出モジュール６０６Ｍにおいて、ローカルのマスタクロックと比較され、リモートのスレーブ機器６００Ｓにおける同期を検出するために用いられる。

図１１は、図１０に示すマスタ機器とスレーブ機器との間に同期リンクを確立するために行われる動作シーケンスを説明するフローチャートである。

ステップ６２０において、機器Ｂであるスレーブ機器６００Ｓの送受信機をスレーブモードに設定して、クロック送信機６０８Ｓを一時的に（リンクが確立され、ロック状態となるまでの間）ディスエーブルにする。この動作は、２つの機器がスレーブとなって、互いに同期を試み、予測できない結果を招くことを防止するために行う。

ステップ６３０において、ＵＴＰケーブルを用いて、マスタ機器６００Ｍをスレーブ機器６００Ｓに物理的に接続し、リンクを確立する。このケーブル接続により、マスタ機器６００Ｍ及びスレーブ機器６００Ｓは、リンクが現在有効になったことを検出する。このとき、マスタ機器６００Ｍは、クロック信号６０５Ｍの送信を開始するが、スレーブ機器６００Ｓのクロック送信機６０８Ｓは、一時的にディスエーブルにされた状態である。

ステップ６４０において、スレーブ機器６００Ｓのクロック受信機６０４Ｓは、入力マスタクロック信号６０５Ｍを検出し、これをスレーブの局部位相同期ループ回路６０２Ｓに供給し、位相同期ループ回路６０２Ｓは、入力マスタクロック信号６０５Ｍにロックされる。

ステップ６５０において、スレーブ機器６００Ｓは、ロック検出モジュール６０６Ｓによって、ローカルのシステムクロックと、入力マスタクロック信号６０５Ｍとを比較することにより、ロック状態を検出する。スイッチ６１２Ｓを閉じることにより、スレーブＰＬＬ６０２Ｓ、スレーブクロック受信機６０４Ｓ及びスレーブロック検出モジュール６０６Ｓの間の回路が閉じられ、ロック検出がイネーブルになる。スレーブロック検出モジュール６０６Ｓからの信号が、一旦マスタクロック信号６０５Ｍによってロックが確立されたことを示すと、スレーブクロック送信機６０８Ｓは、ディスエーブル状態からイネーブル状態に切り換えられ、スレーブ機器６００Ｓのオーディオバッファ（オーディオＩ／Ｏ装置６１０Ｓ内に設けられている。）がリセットされる。

ステップ６６０において、マスタ機器６００Ｍのクロック受信機６０４Ｍは、直前にイネーブルにされたスレーブの送信機６０８Ｓから返された（echoed）クロック信号を受信し、この返ってくる信号の位相を調べて、スレーブ機器６００Ｓがマスタクロック信号６０５Ｍに正しく同期したことを確認する。ここで、同期が正しく確立されていない場合は、オーディオデータの送信はイネーブルにされない。

スレーブ機器６００Ｓが正しく同期している場合、ステップ６７０において、マスタ機器６００Ｍは、オーディオバッファ（オーディオＩ／Ｏ装置６１０Ｍ内に設けられている。）をリセットし、オーディオデータの送信をイネーブルにし、これによりフレーム化されたＤＳＤオーディオデータが、マスタ機器６００Ｍとスレーブ機器６００Ｓとを接続するＵＴＰケーブルを介して伝送される。

図１１に示すフローチャートは、マスタ機器６００Ｍとスレーブ機器６００Ｓとの間で同期を確立するための標準的な処理を示している。なお、いずれもがスレーブモードに設定された２つのオーディオ機器間でリンクの確立を試みる場合もある。この場合、機器が有効なデータリンクを検出した時点では、両方の機器のクロック送信機がディスエーブルにされており、オペレータに対しては、リンクが同期していないことが知らされる。ユーザに対しては、ＲＪ４５ケーブルの接続ポートに隣接して設けられているＬＥＤ状態インジケータ（図示せず）によりリンク状態が知らされる。以下に示す表２は、可能な複数のリンク状態に対応するＬＥＤ状態を示している。特に、赤又は黄色のＬＥＤが「オン」となっている状態は、２つのスレーブモードのオーディオ機器をリンクしようとした場合に発生する可能性があるクロック同期エラーに対応している。

図１２は、オーディオ設備内の２つの機器間で、複数のパラレルリンクが用いられるシステムを示している。複数のリンクを用いることにより、単一のポイントツーポイントリンクに比べてより多くのチャンネル数に対応することができる。この具体例では、２つのリンクを用いて、合計で６４個のチャンネルを提供している。送信側オーディオ機器７００Ａは、第１の送信機７０２と、第２の送信機７０４と、クロック発生器７０６とを備える。受信側オーディオ機器７００Ｂは、第１の受信機７１２と、第２の受信機７１４と、クロック発生器７１６とを備える。第１のカテゴリ５ＵＴＰケーブル７２１は、第１の送信機７０２と第２の受信機７１２とを接続し、オーディオデータチャンネル１〜３２（又は１〜２４）を提供する。第２のカテゴリ５ＵＴＰケーブル７２３は、第２の送信機７０４と第２の受信機７１４とを接続し、オーディオデータチャンネル３３〜６４（又は２５〜４８）を提供する。

図１２に示すシステムを動作させるとき、第１の受信機７１２から出力されるＤＳＤオーディオデータストリームを第２の受信機７１４から出力されるＤＳＤオーディオデータストリームにサンプル間で同期させる必要があり、すなわちチャンネル１〜３２（又は１〜２４）のサンプルをチャンネル３３〜６４（又は２５〜４８）のサンプルと同期させる必要がある。送信機７０２、７０４内のＰＨＹ装置及び受信機７１２、７１４内のＰＨＹ装置における送信及び受信待ち時間（latency）により、受信機７１２、７１４の出力は、複数のＤＳＤオーディオサンプル期間（３．５４３×１０−７秒）同期がずれる可能性がある。ＰＨＹ装置に共通に用いられている製造業者の仕様書では、ＰＨＹ装置の送信待ち時間及び受信待ち時間の組み合わせは、最高６×１０−８秒まで変化することを示し、したがって、受信機間で１ＤＳＤサンプル分のずれが生じることも考えられる。ケーブル７２１、７２３の長さの違いも同期に影響を及ぼす。

図１２に示すように、送信側オーディオ機器７００Ａの第１及び第２の送信機７０２、７０４は、Ｆｓ＝４４．１ｋＨｚの共通の基準クロック信号Ｆｓ（Ａ）を用いている。同様に、受信側オーディオ機器７００Ｂの第１及び第２の受信機７１２、７１４は、Ｆｓ＝４４．１ｋＨｚの共通の基準クロック信号Ｆｓ（Ｂ）を用いている。これらの２つの４４．１ｋＨｚの同期クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）は、６４Ｆｓのマスタクロック信号に由来する同じ周波数を有しているが、位相は任意であり、２つの位相が整合している可能性は低い。クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）は、それぞれ独立したクロックドライバによって共通の６４Ｆｓクロックから導き出されるために、このような位相の違いが生じる。図１３は、クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）を用いて、受信機７１２、７１４の出力信号（これらは、それぞれ独立したリンクケーブル７２１、７２３からのオーディオデータから得られる）の同期をどのように維持するかを説明するフローチャートである。

図１３のステップ７３０において、送信側オーディオ機器７００Ａと受信側オーディオ機器７００Ｂ間のリンクが確立される。２つの送信機７０２、７０４は、それぞれローカルの４４．１ｋＨｚクロック信号Ｆｓ（Ａ）のクロックエッジを待って、第１のオーディオフレームを送信する。データフレームは、最初のＤＳＤサンプルがクロックエッジに同期して入力されるようにパック化される。図１３のフローチャートは、３２個のＤＳＤオーディオチャンネルを有する実施例に対応している。図１８Ａを用いて後に詳細に説明するように、３２チャンネルのシステムでは、各フレームは３８４個のデータワードからなり、ワード１３〜３８２は、３２個のチャンネルのそれぞれの１ビットＤＳＤサンプル値を含んでいる（チャンネル毎に３７０個のサンプル値が各フレームに含まれている）。第１の送信機７０２は、チャンネル１〜３２に対応する第１のオーディオフレームを送信し、一方、第２の送信機７０４は、チャンネル３３〜６４に対応する第１のオーディオフレームを送信する。この実施例では、各フレームが３７０個のサンプルを含み、１Ｆｓ期間に６４個のサンプルがあるため、フレームの開始（最初のＤＳＤサンプル値の出力）及びＦｓ期間の開始（Ｆｓ（Ａ）クロックのエッジ）は、３７０×６４サンプル毎に一致する。ここで、３７０と６４は、共通の因数２を有するため、フレームの開始とＦｓ期間の開始は、（３７０×６４）／２サンプル毎、すなわち３２フレーム毎に一致する。したがって、フレーム１、３３、６５、９７・・・について、フレームの１番目のＤＳＤサンプル値がローカルのＦｓ（Ａ）クロックのエッジに同期して出力される。これらの特別なフレームでは、データフレームの「フレームタイプ」フィールド（図１６参照）内の特定のビットフラグが１に設定される。

フローチャートのステップ７３２において、第１の受信機７１２と第２の受信機７１４が位相カウント値Φｊ（ｊは、第１の受信機７１２の場合１、第２の受信機７１４の場合２）を捕捉し（capture）、最初に受信したフレーム内の最初のＤＳＤサンプル値を出力する時刻をマークする。なお、システムの起動時には、受信側のオーディオ出力はミュートされており、マスタ機器によって６４Ｆｓサンプリングクロックの同期が確認されると、送信側オーディオ出力のみがイネーブルにされる。受信側が最初のＤＳＤサンプル値を出力する準備ができる時刻は、スレーブ機器がマスタ機器の６４Ｆｓクロック信号に位相ロックするためにかかる時間に依存する。また、この時刻は、特定の送信機のＦＩＦＯバッファの閾値レベルの設定にも依存する。各受信機は、ローカルの６４Ｆｓクロック信号に基づいて動作し、４４．１ｋＨｚ信号Ｆｓ（Ｂ）によってリセットされるカウンタから、位相カウント値Φｊを導出する。

ステップ７３４において、システムコントローラ（図示せず）は、各受信機についての位相カウント値Φ１、Φ２を比較し、これらが同一であるか否かを判定する。ここで、Φ１＝Φ２の場合、受信機は、同じＤＳＤサンプル期間内に同期しており、これは望ましい状態である。この場合、処理はステップ７３８に進み、オーディオ出力のミュートが外される。一方、ステップ７３４において、Φ１≠Φ２である場合、処理はステップ７３６に進み、このステップ７３６において、システムコントローラは、同期を達成するために受信機のバッファ読出位置を調整する。最も早く６４Ｆｓマスタクロックに同期した受信機（したがって、最初にＤＳＤオーディオデータを受信した受信機）は、自らのバッファ読出位置を最後に同期した受信機（最後にＤＳＤデータの受信を開始した受信機）のバッファ読出位置に合わせるよう調整する。このバッファ読出位置の調整は、２つの位相カウント値Φｊのうち大きな方の位相カウント値に両方の位相カウント値を合わせる修正に等しい。同期が達成された場合のみ、すなわち各受信機の位相カウント値が等しくなった場合にのみオーディオ出力がイネーブルにされる。

受信機の位相カウント値は、フラグが立てられた各フレーム（最初のフレーム及び最初のフレームから３２個毎のフレーム）について相互に確認され、受信機間の同期が維持されているかが確認される。フレームは、１３１．２５マイクロ秒毎に伝送され、したがって、フラグが立てられたフレームは、約４．２ミリ秒（１３１．２５マイクロ秒×３２）毎に伝送される。受信機の同期に関する全ての問題は、この４．２ミリ秒以内に検出し、修正することができる。図１３に示すステップ７４２、７４４、７４６は、フラグが立てられた各フレームに対してシステムコントローラが行う確認処理を示している。ステップ７４２においては、システムコントローラは、フラグが立てられている現在のフレームに関する修正された位相カウント値を確認し、この位相カウント値と、フラグが立てられた先のフレーム、すなわちＸ−３２番目のフレームに関する、最後に記憶された（修正された可能性がある）位相カウント値とを比較する。これらの位相カウント値が同じである場合、システムコントローラは、ステップ７４６において、オーディオデータの伝送を継続する。一方、フラグが立てられた２つのフレームに関する位相カウント値が異なる場合、これは、２つの受信機が同じオーディオサンプル値を同時に出力していないことを意味し、処理はステップ７４４に進み、システムコントローラは、適切な同期を回復するために、データリンクのリセットを開始する。データリンクがリセットされると、受信機のロジックは、図１１に示すステップ７３２〜７３８を実行できるようリセット状態となる。他の実施例として、データリンクは、バッファ読出位置の調整によってリセットしてもよい。但し、この場合、バッファのオーバラン／アンダランによってリンク全体のリセットがトリガされることがある。同期のずれは、例えばケーブルの不具合（glitch）によって生じる。

図１８Ｂを用いて後に詳細に説明する２４個のＤＳＤチャンネルを用いる他の実施例では、各フレームは３６８個のデータワードからなり、ワード１５〜３６６は、２４個のチャンネルの３５２個のＤＳＤチャンネルと、８８バイトの補助データを含んでいる。各３２ビットサンプルは、２４個ＤＳＤチャンネルのそれぞれからの１ビットと、２ビットの補助データと、６ビットのチェックビットを含んでいる。各サンプルのビット０は、最初の論理オーディオチャンネルに対応し、ビット２３は、２４番目の論理オーディオチャンネルに対応する。この場合、第１の送信機は、チャンネル１〜２４に対応する第１のオーディオフレームを送信し、第２の送信機は、チャンネル２５〜４８に対応する第１のオーディオフレームを送信する。この実施例では、各フレームは３５２個のサンプルを含み、１Ｆｓ期間毎に６４個のサンプルがプルが送信されるため、フレームの開始（第１のＤＳＤサンプル値の出力）及びＦｓ期間の開始（Ｆｓ（Ａ）クロックのエッジ）は、３５２×６４サンプル毎に一致する。ここで、３５２と６４は、共通の因数３２を有しているため、フレームの開始とＦｓ期間の開始は、（３５２×６４）／３２サンプル毎、すなわち１つおきのフレーム毎に一致する。したがって、２４個のＤＳＤチャンネルの実施例では、フレーム１、３、５、７、９・・・について、フレームの第１のＤＳＤサンプル値がローカルのＦｓ（Ａ）クロックエッジに同期して出力される。したがって、１つおきのフレームにフラグが立てられ、受信機の位相カウント値は、１つおきのフレーム毎に相互に確認される。

図１４は、送信機内でオーディオデータのバッファリングがどのように行われるかを示す図である。送信機のバッファリング装置８００は、ファーストインファーストアウト（First In First Out：ＦＩＦＯ）バッファ８１０と、このＦＩＦＯバッファ８１０に直列に接続されたフレームアセンブラ８２０とを備える。動作時には、３２チャンネルのＤＳＤ１ビットサンプルデータがＦＩＦＯバッファ８１０に６４Ｆｓのビットレートで供給される。６４Ｆｓは、９０．３１６８Ｍｂｉｔ／秒に相当する。ＦＩＦＯバッファの占有レベルが（occupation level）が所定の閾値レベル８１５に達するとシステムコントローラは、新たなオーディオフレームの送信を開始するための信号を生成する。この信号に応じて、フレームアセンブラ８２０は、フレームプリアンブル及びヘッダを組み立て、この間もＤＳＤサンプルはバッファリングされ続ける。オーディオデータペイロードの組立が開始されると、フレームアセンブラ８２０は、ＦＩＦＯバッファ８１０からのデータの抽出を開始する。ＦＩＦＯバッファ８１０からデータが抽出される速度は、イーサネットの転送速度である１００Ｍｂｉｔ／秒（又はシンボルレートを９＊６４Ｆｓにロックする実施例では、１０１．６０６４Ｍｂｉｔ／秒）である。ＦＩＦＯバッファ８１０には、９０．３１６８Ｍｂｉｔ／秒の速度でデータが供給され、１００Ｍｂｉｔ／秒の速度でデータが読み出されるため、正味バッファ占有レベル（net buffer occupation level）は、徐々に低下する。所定の閾値レベル８１５は、データ入力レートと、データ出力レートと、フレームサイズ（３２チャンネルの場合３７０個の１ビットサンプル）とに基づき、各フレームの転送の終了時にバッファの占有レベルが正確に０ではないが略々０になるように、すなわち、次に転送されるフレームのデータがＦＩＦＯバッファ８１０内に存在するように設定する。フレームの転送の終了時にＦＩＦＯバッファ８１０が完全に空にはならないということは、ＭＡＣの規則に違反する。フレームの転送が完了すると、ＦＩＦＯバッファ８１０の占有レベルは、閾値レベル８１５に達するまで急速に増加し、フレームの転送サイクルが繰り返される。

入力データレートが９０．３１６８Ｍｂｉｔ／秒、出力データレートが１０１．６０６４Ｍｂｉｔ／秒、フレーム容量が３７０個の１ビットサンプル（３２チャンネル）の転送システムでは、最小バッファサイズは４２ＤＳＤサンプルであり、対応する最小閾値レベルは３０ＤＳＤサンプルである。この最小バッファサイズによって生じるオーディオ遅延は、１４．９マイクロ秒（すなわち、４２／６４Ｆｓ）である。

図１５は、受信機においてどのようにオーディオデータがバッファリングされるかを示す図である。受信機のバッファリング装置８５０は、フレーム受信機８６０と、フレーム受信機８６０に直列に接続されたＦＩＦＯバッファ８７０とを備える。オーディオデータは、（５ＵＴＰケーブルを介して）１００Ｍｂｉｔ／秒（又は９＊６４Ｆｓシンボルレートでは、フレーム化された形式で、１０１．６０６４Ｍｂｉｔ／秒）のデータ転送レートで形式でフレーム受信機８６０に供給される。フレーム受信機８６０は、各フレームのプリアンブル及びヘッダを分離する。ここで、巡回冗長検査（cyclic redundancy check：ＣＲＣ）を実行し、受信されたデータの妥当性を確認してもよい。フレーム受信機８６０は、フレーム化されたデータを非フレーム化し、この非フレーム化されたデータをＦＩＦＯバッファ８７０に直接供給する。受信機内のバッファには閾値レベルが設定されていないので、ＦＩＦＯバッファ８７０からのデータの抽出は、即時開始される。これにより、受信機における遅延を略々ゼロにすることができる。オーディオデータフレームは、巡回冗長検査（ＣＲＣ）ワードを含んでいる。ＣＲＣアルゴリズム、検査ワードの挿入位置及び範囲は、ＩＥＥＥ８０３．３（２０００年版）セクション３．２．８に定義されている。この３２ビット検査ワードにより、通常、フレーム内の全ての誤りを検出することができる。周知のイーサネットシステムでは、ＣＲＣは、送信機及び受信機の両方において、各フレームについて実行される。受信機側では、フレームに関するＣＲＣ検査の結果が判定された場合にのみそのフレームが出力される。これにより、周知のシステムでは、受信機において、データが出力される前に実質的な遅延が生じる。一方、本発明では、受信機においてＣＲＣ検査をしながら、ＣＲＣ検査の結果が出る以前にバッファからデータを出力する。エラー制御は、受信機のＦＩＦＯバッファ８７０から出力されたデータが供給される後段において、復号パリティビットによって行われる。詳しくは、エラー制御は、３２ＤＳＤチャンネルオーディオストリームとして出力される以前に、３２ビットデータブロックからデータが抽出された時点で行われる。標準的なイーサネットシステムと異なり、本発明に基づくＭＡＣ−ＤＳＤプロトコルは、エラー発生時の再転送をサポートしていない。これは、再転送のためには、少なくとも１２５マイクロ秒のオーディオフレームをバッファリングする必要があり、システムの遅延が許容できない程度に大きくなるためである。ＩＥＥＥ８０２．３ＣＲＣの本来の目的は、フレームエラーを検出し、これにより再転送要求を生成することであるが、ここでは、ＣＲＣは、互換性を保つために含まれている。もちろん、遅延を犠牲にしてもより高いロバスト性を必要とするアプリケーションでは、ＣＲＣにより開始されるＭＡＣ−ＤＳＤフレーム再転送をサポートするようにしてもよい。オーディオデータは、９０．３１６８Ｍｂｉｔ／秒の継続的な速度でＦＩＦＯバッファ８７０から連続的に読み出され、データ出力レートは、データ入力レートより遅いため、ＦＩＦＯバッファ８７０は、フレームを受け取る毎に、徐々にデータで埋まる。完全なフレームが受信されると、次のフレームからオーディオデータを受け取る前に、フレーム間遅延が生じ、このアイドル期間において、ＦＩＦＯバッファ８７０は、データを減らす（完全にゼロにはならない）。

受信機のＦＩＦＯバッファ８７０が完全にデータで埋まるか又は完全に空になった場合は、システムコントローラにエラー信号が送られる。バッファが完全にデータで埋まるか又は完全に空になると、データリンクに障害が発生し、送信機に障害が発生し、又はＤＳＤマスタクロックが送信機と受信機の間で正しく同期しなくなる等の問題が生じるため、この場合、システムコントローラは、オーディオ出力をミュートする。

標準イーサネットフレームのデータ構造を図１６に示す。このフレーム構造は、ＩＥＥＥ８０２．３規格において定義されている。図１６に示すように、イーサネットフレームは、プリアンブル、開始フレームデリミッタ、宛先アドレスフィールド、発信元アドレスフィールド、データ長フィールド、データペイロード及びチェックサムから構成されている。

プリアンブルは７バイト長であり、各バイトはビットパターン１０１０１０１０を有し、続いてビットパターン１０１０１０１１を含む１バイトの開始フレームデリミッタＳが設けられている。プリアンブル及び開始フレームデリミッタは、ハードウェアにおけるタイミングを調整する目的で使用される。宛先アドレスフィールドは、６バイト長であり、フレームを受け取るべきネットワークアダプタの物理アドレスを特定する。発信元アドレスフィールドは、６バイト長であり、フレームを送信するネットワークアダプタの物理アドレスを含んでいる。データ長フィールドは２バイト長であり、データペイロードのサイズを示している。データペイロードは、可変長フィールドであり、最小で４６バイト長、最高で１５００バイト長である。チェックサムフィールドは、巡回冗長検査（ＣＲＣ）の実行時に使用される。ＣＲＣは、データ転送の妥当性を確認するために用いられる一般的な手法である。送信側のネットワークノードは、所定のアルゴリズムに基づいてフレームに関するＣＲＣ値を算出し、このＣＲＣ値をフレーム内にエンコードする。受信側のネットワークノードは、ＣＲＣ値を再計算し及びＣＲＣフィールドを検査し、送信側で算出された値と、受信側で算出した値とが合致することを確認する。これらの値が合致しない場合、転送中にデータが欠落し、又は誤りが生じたことがわかる。このイーサネットフレームは、物理層コンポーネントに渡され、ここでビットストリームに変換され、伝送媒体を介して送信される。なお、イーサネットフレームには、幾つかのバリエーションが存在する。

本発明に基づくオーディオデータフレームのデータ構造を図１７に示す。このオーディオデータフレームは、合計で１５３６バイトのサイズを有し、８バイトのプリアンブル（これに続いて、物理層は、最高１５２８バイトの任意のデータを受け取る）と、宛先ＭＡＣアドレス用に確保された６バイトフィールド（デフォルト値は０ｘｆｆｆｆｆｆ）と、発信元ＭＡＣアドレス用に確保された６バイトフィールド（デフォルト値は０ｘ００００００）と、ＣＲＣを除く、以降のバイト数（常に１５１０バイト）を示す２バイトのデータ長フィールドと、ネットワーキングヘッダ用に確保された２８バイトフィールドと、１２ビットの予備フィールド（未だ割り当てられていない）と、例えば同期目的で使用される４ビットのフレームタイプフィールドと、３２チャンネルＤＳＤオーディオの３７０サンプルを含む１４８０バイトのオーディオデータペイロードと、チェックサムを含む４バイトのＣＲＣフィールドとから構成されている。この本発明の実施例におけるＣＲＣチェックサムの処理については、後に説明する。図１７に示すデータフレーム構造は、インターネットプロトコル（Internet Protocol：ＩＰ）ネットワークに対する互換性を有している。したがって、オーディオデータフレームは、ユーザデータグラムプロトコル（User Datagram Protocol：ＵＤＰ）／ＩＰデータグラムとして取り扱うことができ、より広域のＩＰネットワークを介して伝送することができる。ＵＤＰは、コネクションレス（ベストトライ）トランスポート層プロトコルである。この特定の実施例では、物理層のみを用いる。ここでは、ＭＡＣ層は用いず、したがってＭＡＣアドレスフィールドは、実際にはシステムには要求されない。これらのフィールドは、（後に必要性が生じた場合に）ローカルエリアネットワーク（Local Area Network：ＬＡＮ）又はＵＤＰ／ＩＰとの互換性を実現するために、確保されており、デフォルト値で埋められている。

次に、オーディオデータフレームのＣＲＣ妥当性検査について詳細に説明する。全てのフレームは、４バイトのＣＲＣ検査ワードを用いて、フレームの妥当性（validity）を確認する。ＣＲＣアルゴリズム、検査ワードの挿入位置及び範囲は、ＩＥＥＥ８０３．３（２０００年版）セクション３．２．８に定義されているものに類似している。

ＩＥＥＥ８０２．３規格では、フレームのペイロードは、ＣＲＣによってフレームの妥当性が確認されるまでは、データリンク層から渡してはならないことになっている。一方、本発明の実施例では、このような処理は、ＤＳＤオーディオデータストリームの出力を開始する前に、フレーム全体をバッファリングしなくてはならないことを意味する。この規格に直接準拠すると、オーディオの遅延が約２５〜１４０マイクロ秒になるため、望ましくない。

ＣＲＣは、本来、システムの起動時においてオーディオ機器間でデータリンクの妥当性を確認するために用いられている。ケーブルの切断等、起動以後のリンク障害は、ＰＨＹ装置からのエラーアサーションによって示される。リンクは、単純なポイントツーポイント接続であり、確定的な（deterministic）、同期されたフレーズ転送を行い、衝突が生じないため、他のモードの障害が発生する可能性は低い。

したがって、本発明の実施例では、比較的単純なＣＲＣ検査を行う。受信機のオーディオ出力は、起動時から、最初のフレームが完全に受信され、そのＣＲＣによって確認されるまでの間ミュートされる。ＣＲＣ検査の結果、異常があった場合、オーディオ出力はミュートされたままとなり、ローカルのシステムコントローラにエラー状態が通知される。第１のフレームを確認した後は、ＣＲＣは、回顧的に（retrospectively）のみ確認される。これにより、受信機においては、略々ゼロの遅延でオーディオデータストリームを出力することができる。ＣＲＣは、ＣＲＣエラーが発生したことを干すとプロセッサに警告するためのみに使用される。

無効なオーディオフレームに遭遇した場合、回顧的なＣＲＣ検査に応答して出力がミュートされるまでに、理論的には最高１３１マイクロ秒の無効なオーディオデータが出力されてしまう可能性がある。しかしながら、実際には、ＰＨＹラインシンボルを破壊するランダムな外乱によりシンボルが無効になると、受信機のエラー状態が早期に確定し、このエラー状態を検出してオーディオ出力をミュートしてもよい。

全てのフレームに対してＣＲＣ検査を行う必要があると考えられる場合、ＤＳＤオーディオデータを出力する前に、各フレームをバッファリングし、ＣＲＣを用いて妥当性を確認する。この処理により、約１１５マイクロ秒の追加的な遅延が生じ、受信機のハードウェアバッファサイズを実質的に大きくする必要があるため、この手法は、望ましい選択肢ではない。

図１７に示す１５３６バイトのオーディオデータフレームは、それぞれ（１０１．６０６４Ｍｂｉｔ／秒のシンボルレートにおいて）１２０．９マイクロ秒の転送期間を有する。本発明の特定の実施例では、フレームは、１３１．１マイクロ秒間隔で転送される。また９６ビット期間に対応する最小フレーム間時間が設けられ、オーディオフレームの転送間に８．２５マイクロ秒の「リンク時間」が残っている。このリンク時間を用いて、制御データを含む補助的フレームを転送することができる。この実施例における制御データの最高合計サイズは、１０４バイトである。

制御データフレームの構造は、オーディオデータフレームでは１４８０バイト長であるデータペイロードが、制御データフレームでは、４８バイト長である点を除いて、図１５に示すオーディオデータフレームの構造と同様である。制御データフレームは、１３１マイクロ秒毎に送信され、これにより制御データの帯域幅は２．９Ｍｂｉｔ／秒となる。制御データ自体は、チャンネル用途情報、ルータ制御データ及びクロックソース制御データ等を含んでいてもよい。制御データは、送信機のＦＩＦＯバッファ内のストレージ領域から送信され、受信機のＦＩＦＯバッファにおいて収集された後、受信機のシステムコントローラにルーティングされる。

図１８Ａは、３８４＊４バイトのデータワードとして構成された３２ＤＳＤチャンネルの実施例におけるオーディオデータフレームのフォーマットを示している。一方、図１９は、２６＊４バイトのデータワードとして構成された３２ＤＳＤチャンネルの実施例におけるオーディオデータフレームのフォーマットを示している。図１８Ａと図１９の両方において、ビットゼロ（Ｂ０）が最初に送信され、ビット３１（Ｂ３１）が最後に送信される。これらのオーディオデータフレーム及び制御データフレームは、イーサネット物理層装置へのリンクを提供する媒体独立インタフェース（ＭＩＩ）２１８のコネクションに渡され、及びこのＭＩＩ２１８のコネクションから受け取られる。ＭＩＩは、４ビット幅のデータ送信バスと、４ビット幅のデータ受信バスとを備え、これらはそれぞれＰＨＹにより、２５ＭＨｚ（又は２５．４０１６ＭＨｚ）のリンクレートで同期されている。ＭＩＩは、更にデータ送信を開始するための送信イネーブル信号入力と、受信データの妥当性を示す信号出力と、この他のエラー及び信号状態インジケータとを有する。

図１８Ａのオーディオデータフレーム構造に示すように、オーディオデータフレームのペイロードは、３２チャンネル６４ＦｓＤＳＤオーディオの３７０サンプルを含んでいる。これらのチャンネルは、ビット毎に多重化されている。各３２ビットワードは、３２個のオーディオチャンネル用の１つの６４ＦｓＤＳＤサンプルを表している。ワード１３は、フレーム内の最初のＤＳＤサンプルであり、ワード３８２は、最後のＤＳＤサンプルである。オーディオデータワードのビット０は、常に、チャンネル１（システム内の最初のチャンネル）の１ビットサンプルデータであり、オーディオデータワードのビット３１は、チャンネル３２（システム内の最後のチャンネル）の１ビットサンプルデータである。以下に示す表３は、各チャンネルの連続するサンプルをオーディオフレームのデータワード内にどのように格納するかを示している。例えば、ワード１３のビット１は、フレーム内の最初のＤＳＤサンプルに関するチャンネル１のサンプルデータであり、ワード１４のビット６は、フレーム内の２番目のＤＳＤサンプルに関するチャンネル７のサンプルデータであり、ワード３８２のビット３１は、フレーム内の最後のＤＳＤサンプルに関するチャンネル３２のサンプルデータである。

この表３は、３２ビットワードのフレームフォーマットを表しているが、これらは、ワード（４バイト）として同時に送受されるのではなく、４ビット（ニブル）としてＭＩＩに対し送受される。図１８Ｂに示す単一の２４ＤＳＤチャンネルフレーム用のＭＩＩに供給されるニブルのシーケンスは、表４に示す通りである。１４番目のデータの４バイトワード（ワード１３）の最初は、１０５番目の４ビットニブル（ニブル１０４）の最初に対応する。表４における列の見出しＴＸＤ及びＲＸＤは、それぞれＭＩＩ送信データバス及びＭＩＩ受信データバスを表し、これらのデータバスは、２５ＭＨｚ（又は２５．４０１６ＭＨｚ）クロックに同期させてニブルを伝送する。

ニブル０は、フレーム内の第１のニブルであり、プリアンブルパターン（０ｘ５）の一部を含む。ニブル１０４は、オーディオデータフィールドの最初のニブル（ワード１３の最初のニブル）であり、ニブル３０６３は、オーディオデータフィールドの最後のニブル（ワード３８２の最後のニブル）である。

図１８Ｂは、２４ＤＳＤチャンネルの実施例におけるオーディオデータフレームフォーマットを示している。この実施例では、フレームは、３６８＊４バイトのデータワードから構成されている。オーディオデータフレームのペイロードは、３５２個のＤＳＤサンプルから構成され、各サンプルは、２４チャンネルのそれぞれからの１ビットを含んでいる。データワード１５〜３６６は、オーディオデータペイロードを含んでいる。ワード２〜４は、発信元及び宛先ＭＡＣアドレス用に確保されている。ワード５のビット０〜１５は、ＣＲＣフィールドを除くデータ長フィールドの先頭からのバイトの総数を特定し、この数は、ここでは１４４６バイトである。ワード５のビット１６〜３１、ワード６〜ワード１２、及びワード１３のビット０〜１５は、ＵＤＰ及びＩＰパラメータのために確保されたデータフィールドである。これらのデータフィールドは、ＵＤＰ／ＩＰのオプション用途に用いられる。ＵＤＰ／ＩＰの処理が不要の場合、送信機は、これらのフィールドをゼロで埋める。受信機は、ＩＰバージョンを示す最初の４ビット（この具体例では、ワード５のビット１６〜１９）を除く全てのＵＤＰ／ＩＰヘッダフィールドを無視してもよい。受信機は、ＩＰバージョンフィールドのデータエントリを調べ、以下の表５に示すように、このデータエントリの値に応じて次のような動作を行う。

ＩＰバージョンの確認は、将来のＩＰバージョン（すなわち、ＩＰバージョン６）から現在のＩＰバージョン４への下位互換性を確実に保つために行う。将来のＩＰバージョンは、異なるヘッダ長を有する可能性があり、したがって、フレームフォーマットＩＤフィールドは、フレーム内の異なる位置に設けられる場合もある。ＩＰバージョンフィールドを確認する安全策の意義は、（０ｘ０又は０ｘ４以外の値を有するために）これらのフレームが受信機によって削除され、これにより、フレームフォーマットＩＤフィールドがワード１３及びワード１４において予期される位置に存在しないためにフレームが誤って解釈されることを防止できる点にある。

図１８Ｂに示すワード１３のビット１６〜３１及びワード１４のビット０〜３１は、ＭＡＣ−ＤＳＤフレームフォーマットを特定するフィールドである。この４８ビットのフレームフォーマットフィールドは、論理的に３つの別個の１６ビット（４ニブル）セクションに分割され、これらのセクションはそれぞれ送信に関する同一のフレームフォーマットデータの組を含んでいる。このように、所定のフレーム内において同じフレームフォーマットデータの組を３回繰り返すことにより、フレームフォーマット識別子が伝送エラーに対してロバストになり、すなわちデータの複数のコピーを送信することは、エラー保護メカニズムとして機能する。このデータを繰り返すことによるエラー保護メカニズムにより、１６ビットを伝えるために４８ビットを使用することが可能であれば、必要なエラー訂正能力を簡単に実現できる。変形例として、例えば畳み込み符号等のエラー訂正符号を用いてフレームフォーマットＩＤペイロードを送信してもよい。

３つの１６ビットフレームフォーマットフィールドセクションは、それぞれ図２０に示すような構造を有している。各１６ビットセクションの最初のニブル（ビット０〜３）は、プロトコルマイナーバージョン（０ｘ０−０ｘｆ）を特定する。プロトコルマイナーバージョンフィールドは、プロトコル仕様書のマイナー更新情報を示すために用いられる。最近のマイナーバージョンは、同じメジャーバージョンにおける先のマイナーバージョンに対する上位互換性を保っている必要があり、例えばバージョン１．７プロトコルには、バージョン１．６プロトコルの全ての機能が組み込まれている必要があり、バージョン１．７の送受信機は、バージョン１．６の送受信機と完全に通信できなくてはならない。各１６ビットセクションの第２のニブル（ビット４〜７）は、プロトコルメジャーバージョン（０ｘ０−０ｘｆ）を特定する。このフィールドは、プロトコル仕様書のメジャー更新情報を示している。同じプロトコルの先のメジャーバージョンとの上位互換性を保つことが望ましいが、これは必須条件ではない。各１６ビットセクションの第３のニブル（ビット８〜１１）は、フレームタイプ（０ｘ０−０ｘｉ）を特定する。このフィールドは、プロトコルの所定のバージョンによって使用される異なるフレームタイプを示している。所定のメジャーバージョンレベル内では、フレームタイプの定義は一致している必要がある。オーディオフレームの基本的タイプは、常にタイプ０である。以下に示す表６は、この実施例におけるビット８〜１１によって特定されるフレームタイプ番号から導き出される情報を示している。

各１６ビットセクションの第４のニブル（ビット１２〜１５）は、例えば図１３のフローチャートを用いて上述した同期目的のためのフラグフレーム等として使用される１以上のフラグを含む。フラグビットの定義は、メジャーバージョンプロトコルレベルに基づく。以下に示す表７は、この実施例におけるフレームフラグビット１２〜１５から導き出される情報を示している。特に、フラグフィールドのビット０は、４４．１ｋＨｚ同期フラグである。このフラグ０の値が１である場合、フレーム内の第１のＤＳＤサンプルは、送信機において、４４．１ｋＨｚ同期クロックの立ち上がりエッジとともに受け取られ、一方、フラグフィールドのビット０の値が０である場合、フレーム内の第１のＤＳＤサンプルは、送信機において、４４．１ｋＨｚ同期クロックの立ち上がりエッジとともには受け取られない。

図２１は、受信機において処理されるデータエントリの組を含む、フレームフォーマットＩＤの３個の４ニブルセクションを示している。セクション０は、ニブル０（ｎ０）〜ニブル３（ｎ３）を含み、セクション１は、ニブル４（ｎ４）〜ニブル７（ｎ７）を含み、セクション２は、ニブル８（ｎ８）〜ニブル１１（ｎ１１）を含む。データセクションの受信に応じて、受信機がどのようにデータ伝送エラーを回避するかについて、図２１を用いて説明する。この技術では、送信時において３個のセクションのそれぞれが同じデータセットを含み、３個のセクションのそれぞれの対応するニブル位置におけるデータエントリが一致していることが既知である。詳しくは、ｎ０＝ｎ４＝ｎ８、ｎ１＝ｎ５＝ｎ９、ｎ２＝ｎ６＝ｎ１０、ｎ３＝ｎ７＝ｎ１１であることが予期される。受信機では、３個１組（以下、トリプレットという。）の対応するニブルを比較して同一であるか否かを判定し、多数決により正しいデータ値を判定する。図２１に示す、受信機に供給されたデータの組について検討する。第１のニブルのトリプレットについては、ｎ０＝１１０１ｂ、ｎ４＝１１０１ｂ、ｎ８＝１１０１ｂであり、すなわち対応するニブルの値は同一であり、したがってこの値は正しい値であると推定され、プロトコルのマイナーバージョンを特定するフレームフォーマットの第１のニブルの値は、１１０１ｂに設定される。同様に、第２のニブルのトリプレットについては、ｎ１＝ｎ５＝ｎ９＝１１１０ｂであり、したがってこの値は正しい値であると推定され、プロトコルのメジャーバージョンを特定するフレームフォーマットの第２のニブルの値は、１１１０ｂに設定される。一方、第３のニブルのトリプレットについては、ｎ２＝ｎ１０＝０１１０ｂであるが、ｎ６＝１０１１ｂであり、データ値間に不一致が生じている。この場合、多数決に基づき、ｎ６が誤りであるとして拒否され、したがって、受信機は、フレームタイプに対応するフレームフォーマットの第３のニブルを０１１０ｂとして出力する。最後の第４のニブルのトリプレットについては、ｎ３＝００１０ｂ、ｎ７＝０１１１ｂ、ｎ１１＝１１００ｂと、いずれのニブルも一致しない。この場合、多数決は不可能であり、したがって、フレームフォーマットを判定することができず、フレームは拒否される。

変形例では、修正されたフレームフォーマットエラー検出／訂正法を用いる。この変形例における手法は、データの繰り返し及び多数決法の使用を含んでいるが、更に、エラーとなることが既知のフラグニブルに１００Ｂａｓｅ−ＴＸＰＨＹ「ＭＩＬＬ受信エラー」（rx_er）信号を用いることにより、エラー検出／訂正能力が向上されている。例えば、第４のニブルのトリプレットの値に、次のようなエラーフラグが関連付けられているとする。すなわち、ｎ３＝１０００ｂ（rx_er=true）、ｎ７＝０１１１ｂ（rx_er=false）、ｎ１１＝１０００ｂ（rx_er=true）であるとする。この場合、多数決では１０００ｂが正しい値となるが、rx_er信号は、ｎ３及びｎ１１が不正な値であることを明示している。したがって、この変形例では、ｎ３及びｎ１１に優先してｎ７が選択され、フレームフラグフォーマット値は、０１００ｂに設定される。

図１８Ｂに示すフレームデータフィールドでは、２４ＤＳＤチャンネルデータフレームの最後のワード（ワード３６７）は、巡回冗長検査（ＣＲＣ）データを含むフィールドである。

以下に示す表４Ｂは、図１８Ｂの単一の２４ＤＳＤチャンネルフレーム用のＭＩＩに供給されるニブルのシーケンスを示している。このシーケンスは、ニブル幅のＭＩＩ２１８を介して送信され、最下位ニブルから開始される。ニブル０〜８（３２ビット）は、図１８Ｂのワード０に対応し、ニブル８〜１５は、図１８Ｂのワード１に対応し、ニブル１６〜２３は、図１８Ｂのワード２に対応し、このような関係が同様に続き、最後のニブルは、ワード３６６のビット２８〜３１に対応する。ここでは、最後のワードがニブルとして送信されないため、合計で２９３６個のニブル（３６７ワード）が図１８Ｂの１４４６バイトフレームに対応している。図１を用いて上述したように、ＭＩＩ２１８は、それぞれ４ビット幅のデータ送信パス及びデータ受信パスを個別に備え、全二重動作に対応している。詳しくは、ＭＩＩ２１８は、物理層インタフェース（ＰＨＹ）素子５１４、５２６からのクロックにより、リンクレート（２５ＭＨｚ又は２５．４０１６ＭＨｚ）で同期される４ビット幅の送信データバスと、送信イネーブル信号入力とＰＨＹからのクロックにより、リンクレート（２５ＭＨｚ又は２５．４０１６ＭＨｚ）で同期される４ビット幅の受信データバスと、受信データ有効信号出力と、エラー及び信号インジケータとを備える。ＭＩＩインタフェースに関する完全な説明は、ＩＥＥＥ８０２．２（２０００年版）セクション２２に記載されているが、但し、本発明では、クロックレートは、ＩＥＥＥにより標準化されている２５．００００ＭＨｚではなく、２５．４０１６ＭＨｚを用いてもよい。

ニブルは、物理層で処理される基本的なデータの単位である。各４ビットニブルは、信号ライン５１５を介して送信するために、ＰＨＹ素子５１４、５２６によって、５ビットシンボルにマッピングされる。送信される全てのフレームは、８バイトのプリアンブルパターンから始まる必要があり、これに続いて、物理層は、４ビットずつ同時に供給される最高１５２８バイトの任意のデータを受け取ることができる。受け取られたフレームは、プリアンブルを含み、受信バスを介して４ビットずつ供給される。

図１８Ｂの２４ＤＳＤチャンネルフレームフォーマットは、３５２個のＤＳＤサンプルのフレームペイロードを含み、これらはそれぞれ３２ビットデータブロックから構成されている。３２ビットデータブロックのフォーマットを図２２に示す。各データブロックは、約３５４ナノ秒の１ＤＳＤサンプル期間に対応している。データブロックは、各ビットが２４オーディオチャンネルに対応する２４ビットオーディオデータベクトルと、２ビットの補助データと、６ビットのチェック（又はパリティ）ビットとから構成されている。図２２に示すように、ビット番号０〜１４は、オーディオデータベクトルのビット１〜１５を含み、ビット番号１５、２３、２７、２９、３０、３１は、６ビットのパリティビットを含み、ビット番号２６、２８は、２ビットの補助データを含み、オーディオベクトルの残りの９ビットは、データブロックのビット番号１６〜２２、２４、２５に連続的に含まれる。

３２ビットデータブロックの６ビットのパリティビットは、エラー制御機能を提供する。２４ビットのオーディオデータ及び２ビットの補助データ（合計２６ビット）は、ハミング符号化として知られる線形ブロック符号化の一種を用いて符号化されている。この実施例では（３１，２６）ハミング符号が用いられ、すなわち、２６データビットの各ブロックに関する符号によって５（３１−２６）個のパリティビットが生成される。３２ビットブロックの最後のビットは、グローバルパリティビットであり、したがって、合計で６個のパリティビットと、２６個のデータビットがある。（３１，２６）ハミング符号により、データブロック毎に２個のエラーを検出することができるが、データブロック毎に訂正できるのは、１つのエラーのみである。

２４個のオーディオデータビット（番号１〜２４）及び２個の補助データビットＡ０、Ａ１から６個のパリティビットＰ０〜Ｐ５をどのように生成するかを図２３Ａを用いて説明する。パリティビットＰ０〜Ｐ５は、１５個のデータ要素の所定のシーケンスに対してＸＮＯＲ論理演算を行うことにより求められる。例えば、パリティビットＰ０は、オーディオベクトルビット１〜１５に対するＸＮＯＲ論理演算を行うことにより求められ、Ｐ１は、オーディオベクトル１〜８及びオーディオベクトル１６〜２２に対するＸＮＯＲ論理演算を行うことにより求められる。グローバルパリティビットＰ５は、２６個全てのデータ要素に対するＸＮＯＲ論理演算を行うことにより得られる。受信機におけるエラー検出処理は、受信されたデータシーケンスにおいてパリティチェックの結果が正しいか否かを判定する処理を含む。この判定はシンドローム（syndrome）として知られる値を用いて行われる。受信データブロックの要素の様々なブロックに対するＸＮＯＲ論理演算によって、シンドロームをどのように生成するかを図２３を用いて説明する。シンドロームは、受信パリティビットと、受信情報から再計算されたパリティビットとを比較することによって得られる。以下に示す表８は、シンドロームの値を用いて、受信データブロックにおけるエラーをどのように検出し、訂正するかを示している。基本的には、シンドロームの６個全てのビットの値が１（ｓ＝１１１１１１）の場合、受信されたデータシーケンスは正しいと推定される。シンドロームの６番目のビットが０である場合、受信データブロックに単一のエラーがあると推定され、このエラーは、適切なビットを反転させることにより訂正できる。この適切なビットは、シンドロームの値から特定することができ、例えば、バイナリ表現でｓ＝０１１０１１である場合、これは十進法では２７であり、これにより、（ビット０〜３１の）ビット番号２７を反転させることにより、データブロックを訂正できることがわかる。また、シンドロームの６番目のビットが１であり、且つ他の５個のビットの全てが１ではない場合、例えばｓ＝１１１０１１である場合、これはブロックが２以上のエラーを含んでいることを意味し、これらの複数のエラーは訂正することができない。

３２ビットデータブロック（図２２参照）は、３２のグループにインタリーブされ、これによりグループのエラーの訂正が可能になる。インタリーブ処理は、データを所定の手法でパターン化する処理を含む。この処理は、各３２ビットデータブロックに使用される（３１，２６）ハミング符号では、所定のブロック内における単一のビットエラーのみしか訂正できないために必要である。物理層の基本的なデータ単位は４ビットのデータニブルであるため、物理層における一回の同時的な破壊により、シンボルエラー（シンボルは、５ビットに相当する）が生じ、この結果、連続する４つのビットエラーが生じる。このような４ビットのバーストエラーの訂正を可能にするためには、エラーを含むビットを４つの異なる３２ビットデータブロックに分散させる必要がある。

例えば、３５２個の３２ビットデータブロックＢ０、Ｂ１、Ｂ２・・・Ｂ３５１が送信のためにパリティ生成器から出力されたとする。上述のように、図１８Ｂに示す２４ＤＳＤチャンネルフレームは、３５２個の３２ビットデータブロックを含んでいる。インタリーバによって生成されるニブルのストリームを図２４に示す。図２４では、オーディオペイロードのビットは、例えば、ブロック２のビット０をＢ２［０］として示している。すなわち、ニブル０は、ブロック０、１、２、３のそれぞれのビット０を含み、ニブル１は、ブロック４、５、６、７のそれぞれのビット０を含む。したがって、ニブル０〜７は、集合的に、３２個の３２ビットデータブロックのそれぞれのビット０を含み、ニブル８〜１５は、集合的に、３２個の３２ビットデータブロックのそれぞれのビット１を含み、ニブル２８０２〜２８１５は、３２個の３２ビットデータブロックのそれぞれのビット３１を含んでいる。ＭＡＣ−ＤＳＤによって用いられる３２ブロックインタリーブ方式により、３２個のインタリーブされたデータブロック（２５６個のニブル又はシンボル）のうち、最高８個のシンボルエラーの訂正が可能となる（すなわち、全体で３２ビットを訂正することができる）。

要約すると、図１８Ｂ、図２０、図２３を用いて上述した２４ＤＳＤチャンネルの伝送に用いるＭＡＣ−ＤＳＤプロトコルのバージョンは、次のような主な特徴を有している。すなわち、このプロトコルは、２．８２２４ＭＨｚＤＳＤオーディオの２４チャンネル全二重転送、１００Ｂａｓｅ−ＴＸ物理層、５０マイクロ秒以下のオーディオ遅延、２５６ニブルのブロックグループ毎に最高８個の間でのニブルエラーを訂正できる、２５６ニブルのインタリーブによるハミング線形ブロック符号エラー訂正、双方向の６４ＦｓＤＳＤクロック伝送、４４．１ｋＨｚ同期信号の伝送を示すフレームフラグ等の特徴を有している。

図２５は、２４ＤＳＤチャンネルフレームフォーマットを用いた特定の実施例におけるＭＡＣ−ＤＳＤプロトコルのプロトコル層を示している。送信機１０００では、プロトコル層は、パリティ生成及びデータフォーマット層１０１０を備え、このパリティ生成及びデータフォーマット層１０１０には、入力２４チャンネルＤＳＤオーディオストリーム及び最高５．６Ｍｂｉｔ／秒の補助データストリームが供給される。このパリティ生成及びデータフォーマット層１０１０は、２４個の各オーディオビット及び２個の補助ビットサンプルについて６個のパリティビットを生成し、３２ビットフォーマットのデータブロックを生成する。パリティ生成及びデータフォーマット層１０１０から出力される３２ビットデータブロックは、インタリーブ層１０２０に供給され、インタリーブ層１０２０は、データブロックを３２個のグループにインタリーブし、図２４を用いて説明したような４ビットニブルとして、インタリーブされたデータをＭＩＩ２１８を介して、ＦＩＦＯバッファ８１０に供給する。インタリーブ層１０２０からのデータニブルは、９０．３１６８Ｍｂｉｔ／秒の継続的なデータレートで送信機のＦＩＦＯバッファ８１０に供給される。ニブルは、（図１４を用いて上述した）所定のバッファ占有閾値レベルに到達するまで、ＦＩＦＯバッファ８１０に継続的に供給され、このバッファ占有閾値レベルにおいて、データフレームの組立が開始される。データフレームの組立の間、データニブルは、ＦＩＦＯバッファ８１０から読み出され、フレームアセンブル層１０４０に渡される。フレーム組立処理は、ヘッダデータ生成モジュールを用いてフレームヘッダ情報を生成する処理及びＣＲＣ生成モジュール１０６０を用いて、ＣＲＣフィールド用のデータを生成する処理を含む。ＣＲＣフィールド用のデータとは、図１８Ｂのフレームフォーマットのワード３６７に対応する。フレームは、３５２個の３２ビットデータブロックに３５２個のＤＳＤサンプルの１４０８ペイロードが含まれるように組み立てられる。フレームアセンブル層１０４０からのデータは、ＭＩＩフレーム（ニブルから構成される）として、１０１．６０６４Ｍｂｉｔ／秒のレートで出力され、送信機の物理層１０７０に供給される。この物理層１０７０は、物理媒体を介したデータ送信を準備する。送信機の物理層１０７０は、各４ビットニブルから５ビットシンボルを生成し、これらのシンボルは、ツイストペアケーブルを介して、受信機に送信される。受信機１１００においては、受信機の物理層１１１０が５ビットシンボルを受け取り、これらの５ビットシンボルを４ビットニブルからなるＭＩＩフレームに変換する。ＭＩＩフレームは、１０１．６０６４Ｍｂｉｔ／秒のレートで、フレーム逆アセンブル層１１２０に供給され、フレーム逆アセンブル層１１２０は、ＣＲＣ検査を行い、後の処理のためにヘッダデータを分離する。フレーム逆アセンブル層１１２０は、フレームペイロードをＭＩＩニブルとして（図を用いて上述した）データ出力に関する遅延が小さいＦＩＦＯバッファ８７０に供給する。ＦＩＦＯバッファ８７０からＭＩＩニブルの形式で出力されたデータは、デインタリーブ層１１６０に渡される。デインタリーブ層１１６０は、３２個のグループ内のデータをデインタリーブし、図２２にフォーマットを示すような個々の３２ビットデータブロックを再生する。３２ビットデータブロックは、パリティ復号及びデータ抽出層１１７０に供給され、パリティ復号及びデータ抽出層１１７０は、パリティデータを用いてエラー制御を行い、再生ペイロードデータを抽出する。このパリティ復号及びデータ抽出層１１７０からは、２４チャンネルＤＳＤオーディオデータストリーム及び最高５．２Ｍｂｉｔ／秒の補助データストリームが出力される。なお、図２５では、ＦＩＦＯバッファ８１０、８７０は、如何なるデータの変換も行わず、したがって技術的にはプロトコル層ではないが、ここでは説明を明瞭にするために、プロトコル層の図式的表示にＦＩＦＯバッファを含ませた。

図１８Ｂに示す２４ＤＳＤチャンネルフレームの３５２個のサンプルペイロードの場合、送信バッファサイズ及び所定のバッファ占有閾値レベルは、図１８に示す３２ＤＳＤチャンネルフレームフォーマットの３７０個のサンプルペイロードに関する図１４で説明したバッファサイズ及び占有閾値とは異なる。詳しくは、２４ＤＳＤチャンネルフレームフォーマットについては、バッファサイズは、（４２データブロックではなく）３６データブロックに相当し、対応する最小占有閾値は、（先の例と同様）３０データブロックに相当する。このバッファリングによって導入されるオーディオ遅延は、（４２サンプルではなく）３６ＤＳＤサンプルすなわち（１２．２マイクロ秒ではなく）１４．９マイクロ秒となる。

上述した本発明の実施例では、本発明の少なくとも一部は、ソフトウェアによって制御されたデータ処理装置を用いて実現されているが、このようなソフトウェア制御を実現するコンピュータプログラム、及びこのようなコンピュータプログラムを提供するストレージ媒体又は伝送媒体も本発明の側面として含まれる。

ネットワークプロトコルアーキテクチャのための標準的な７つの階層を有する開放型システム間相互接続（ＯＳＩ）参照モデル及びイーサネット物理層の副層を示す図である。ＤＳＤシステムにおける信号伝送のための周知のシステムの構成を示す図である。本発明に基づくＤＳＤ相互接続を示す図である。ＤＳＤ設備における複数の機器間に形成されるスター構成相互接続を示す図である。本発明に基づくオーディオデータ伝送システムを示す図である。カテゴリ５ケーブルの異なる信号対を介して、ＤＳＤオーディオデータとパラレルに６４Ｆｓオーディオサンプリングクロック信号を送信する手法を説明する図である。高い周波数のオーディオサンプリングクロックをＤＳＤオーディオデータ信号とパラレルに受信する動作を説明する図である。６４Ｆｓサンプリングクロック信号の信号パスを示す図である。物理層装置の同期周波数がオーディオサンプリングクロック周波数６４Ｆｓの整数倍となるように調整する実施例を示す図である。一方の機器がクロックマスタ６００Ｍとして機能し、他方の機器がクロックスレーブ６００Ｓとして機能するポイントツーポイントオーディオリンクの構成を示す図である。図８に示すマスタ機器とスレーブ機器との間に同期リンクを確立するために行われる動作シーケンスを説明するフローチャートである。オーディオ設備内の２つの機器間で、複数のパラレルリンクを用いて、単一のポイントツーポイントリンクに比べてより多くのチャンネル数に対応できるようにしたシステムの構成を示す図である。クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）を用いて、２つの受信機の出力信号の同期をどのように維持するかを説明するフローチャートである。送信機内でオーディオデータのバッファリングがどのように行われるかを示す図である。受信機内でオーディオデータのバッファリングがどのように行われるかを示す図である。標準イーサネットフレームのデータ構造を示す図である。本発明に基づくオーディオデータフレームのデータ構造を示す図である。３８４個の４バイトデータワードとして構成されたオーディオデータフレームのフォーマットを示す図である。各フレームが２４チャンネル用の３５２ワードサンプル及び８８バイトの補助データを含む２４ＤＳＤチャンネルフレームフォーマットを示す図である。２６個の４バイトデータワードとして構成された制御データのフォーマットを示す図である。図１８Ｂに示すフレームフォーマットに対応する３つの１６ビットフレームフォーマットフィールドを示す図である。受信機において処理されるデータエントリの組を含む、フレームフォーマットＩＤの３個の４ニブルセクションを示す図である。図１８Ｂに示す２４ＤＳＤチャンネルフレームフォーマットに対応する３２ビットデータブロックのフォーマットを示す図である。Ａは、２４個のオーディオデータビット及び２個の補助データビットから６個のパリティビットＰ０〜Ｐ５をどのように生成するかを説明する図であり、Ｂは、受信したデータブロック要素からシンドロームをどのように生成するかを説明する図である。図１８Ｂに示す２４ＤＳＤチャンネルフレームフォーマット用のインタリーバから出力されるニブルのストリームの構成を示す表である。２４ＤＳＤチャンネルフレームフォーマットを用いた特定の実施例におけるＭＡＣ−ＤＳＤプロトコルのプロトコル層を示す図である。

Claims

関連付けられたクロック信号を有する入力ストリーミングデータ信号を通信するためのデータ通信システムにおいて、
それぞれが物理層インタフェース装置及び平衡線路インタフェース装置を備え、送信ノードが受信ノードに入力データ信号を送信するよう構成されている少なくとも２つのデータ処理ノードと、
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線とを備え、
上記送信ノードにおいて、上記入力データ信号は、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給され、上記入力データ信号に関連しているクロック信号は、他方のデータ伝送パスを介する上記受信ノードへの実質的に連続的な伝送のために上記平衡線路インタフェース装置に供給され、
上記受信ノードにおいて、受信されたクロック信号は、上記平衡線路インタフェース装置に供給されて再生され、上記パケット化されたデータ信号は、上記物理層インタフェース装置に供給されてストリーミングされたデータ信号に再変換されるデータ通信システム。
上記データ処理ノードは、入力データ信号に関連しているクロック信号に基づいてインタフェースクロック信号を生成するための生成手段と、上記各物理層インタフェース装置の動作を制御するために該インタフェースクロック信号を供給する供給手段とを備えることを特徴とする請求項１記載のデータ通信システム。
関連付けられたクロック信号を有する入力ストリーミングデータ信号を通信するためのデータ通信システムにおいて、
それぞれがインタフェースクロック信号に基づいて動作する物理層インタフェース装置を備え、送信ノードが受信ノードに入力データ信号を送信するよう構成されている少なくとも２つのデータ処理ノードと、
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含む、データ処理ノードを接続する接続線とを備え、
上記データ処理ノードは、入力データ信号に関連しているクロック信号に基づいてインタフェースクロック信号を生成するための生成手段と、上記各物理層インタフェース装置に該インタフェースクロック信号を供給する供給手段とを有し、
上記送信ノードにおいて、上記入力データ信号は、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給され、上記入力データ信号に関連しているクロック信号は、他方のデータ伝送パスを介する上記受信ノードへの実質的に連続的な伝送のために、上記入力データ信号に関連しているクロック信号が上記平衡線路インタフェース装置に供給され、他方のデータ伝送パスを介して上記受信ノードへ実質的に連続的に伝送されるデータ通信システム。
上記有線接続は、２つ以上のツイストペア接続を含むことを特徴とする請求項３記載のデータ通信システム。
上記インタフェースクロック信号は、標準のイーサネットクロック信号レートとは異なるクロックレートを有することを特徴とする請求項２乃至４いずれか１項記載のデータ通信システム。
上記データクロック信号と上記インタフェースクロック信号は、対応する精度によって表現すると、それぞれ２．８２２４ＭＨｚの整数倍であることを特徴とする請求項５記載のデータ通信システム。
インタフェースクロック信号は、対応する精度によって表現すると、２５．４０１６ＭＨｚであることを特徴とする請求項５記載のデータ通信システム。
上記生成手段は、位相同期ループ乗算器であることを特徴とする請求項２乃至請求項７いずれか１項記載のデータ通信システム。
上記有線接続は、２以上のシールドなしツイストペア接続を含むことを特徴とする請求項１乃至８いずれか１項記載のデータ通信システム。
上記有線接続は、ＩＳＯカテゴリ５、カテゴリ５ｅ、又はカテゴリ６データ通信ケーブルを含むことを特徴とする請求項９記載のデータ通信システム。
上記データ処理ノードの１つはクロックマスタノードとして指定され、他のデータ処理ノードは、クロックスレーブノードとして指定されることを特徴とする請求項１乃至１０いずれか１項記載のデータ通信システム。
上記各クロックスレーブノードは、ローカルのデータクロック信号をクロックマスタノードから受信したデータクロック信号に同期させることを特徴とする請求項１１記載のデータ通信システム。
各クロックスレーブノードは、ローカルのクロック信号をクロックマスタノードに供給し、
上記クロックマスタノードは、上記クロックスレーブノードから受信したクロック信号と自らのデータクロック信号とを比較し、該クロックスレーブノードが適切に同期しているか否かを評価することを特徴とする請求項１２記載のデータ通信システム。
上記物理層インタフェース装置は、イーサネット物理層インタフェース装置であることを特徴とする請求項１乃至１３いずれか１項記載のデータ通信システム。
上記送信ノードは、伝送パスの１つを介する伝送の前にクロック信号をフィルタリングするフィルタを備えることを特徴とする請求項１乃至１４いずれか１項記載のデータ通信システム。
上記フィルタは、ローパスフィルタを含むことを特徴とする請求項１５記載のデータ通信システム。
上記受信ノードは、上記伝送パスの１つを介して受信したクロック信号をフィルタリングするフィルタを備えることを特徴とする請求項１乃至１６いずれか１項記載のデータ通信システム。
上記フィルタは、ハイパスフィルタと、ローパスフィルタとを含み、該ハイパスフィルタの出力信号は、該ローパスフィルタに入力されることを特徴とする請求項１７記載のデータ通信システム。
上記送信ノードは、入力データレートで上記入力データ信号を受け取り、該入力データ信号をバッファリングした後にフレーム組立処理を実行するフレーム組立回路を備え、上記バッファリングされたデータは、検索され、組み立てられて、所定のフレームサイズを有する不連続なデータフレームからなるフレーム化されたデータを形成し、上記フレーム組立回路は、フレーム化されたデータのデータレートで伝送されるフレーム化されたデータを出力し、
上記受信ノードは、上記送信ノードから上記フレーム化されたデータのデータレートで上記受信フレーム化されたデータを受け取り、該フレーム化されたデータをバッファリングした後にフレーム逆組立を実行して、出力データレートのデータブロックのシーケンスからなるブロック化されたデータを生成するフレーム受信回路を備え、
上記フレーム化されたデータの出力は、完全なフレームの組立の前に上記フレーム組立回路によって開始され、上記データブロックの出力は、上記受信されたフレーム化されたデータの完全なフレームの逆組立の前に上記フレーム受信回路によって開始されることを特徴とする請求項１乃至１８いずれか１項記載のデータ通信システム。
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する入力ストリーミングデータ信号を受信ノードに送信する送信ノードにおいて、
物理層インタフェース装置と、
平衡線路インタフェース装置とを備え、
上記入力データ信号は、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給され、
上記入力データ信号に関連しているクロック信号は、他方のデータ伝送パスを介する上記受信ノードへの実質的に連続的な伝送のために上記平衡線路インタフェース装置に供給される送信ノード。
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する入力ストリーミングデータ信号を受信ノードに送信する送信ノードにおいて、
インタフェースクロック信号に基づいて動作する物理層インタフェース装置を備え、
当該送信ノードは、入力データ信号に関連しているクロック信号に基づいてインタフェースクロック信号を生成するための生成手段と、上記各物理層インタフェース装置の動作を制御するために該インタフェースクロック信号を供給する供給手段とを備え、
上記入力データ信号は、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給され、
上記入力データ信号に関連しているクロック信号は、他方のデータ伝送パスを介する上記受信ノードへの実質的に連続的な伝送のために上記平衡線路インタフェース装置に供給される送信ノード。
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する、ストリーミングされたデータ信号のパケット化されたバージョンを表すデータ信号を送信ノードから受信する受信ノードにおいて、
物理層インタフェース装置と、
平衡線路インタフェース装置とを備え、
上記受信されたクロック信号は、上記平衡線路インタフェース装置に供給されて再生され、上記パケット化されたデータ信号は、上記物理層インタフェース装置に供給されてストリーミングされたデータ信号に再変換される受信ノード。
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する、ストリーミングされたデータ信号のパケット化されたバージョンを表すデータ信号を送信ノードから受信する受信ノードにおいて、
インタフェースクロック信号に基づいて動作する物理層インタフェース装置と、
上記データクロック信号に基づいてインタフェースクロック信号を生成するための生成手段と、該インタフェースクロック信号を上記物理層インタフェース装置に供給する供給手段とを備える受信ノード。
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含む、データ処理ノードを接続する接続線を介して、それぞれが物理層インタフェース装置及び平衡線路インタフェース装置を備える２つのデータ処理ノード間で、関連付けられたクロック信号を有する入力ストリーミングデータ信号を通信するデータ通信方法において、
上記送信ノードにおいて、上記入力データ信号を、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給するステップと、上記入力データ信号に関連しているクロック信号を、他方のデータ伝送パスを介する上記受信ノードへの実質的に連続的な伝送のために上記平衡線路インタフェース装置に供給するステップと、
上記受信ノードにおいて、受信されたクロック信号を、上記平衡線路インタフェース装置に供給して再生するステップと、上記パケット化されたデータ信号を、上記物理層インタフェース装置に供給してストリーミングされたデータ信号に再変換するステップとを有するデータ通信方法。
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含む、データ処理ノードを接続する接続線を介して、それぞれが物理層インタフェース装置及び平衡線路インタフェース装置を備える２つのデータ処理ノード間で、関連付けられたクロック信号を有する入力ストリーミングデータ信号を通信するデータ通信方法において、
上記各データ処理ノードにおいて、データクロック信号に基づいてインタフェースクロック信号を生成するステップと、
上記各物理層インタフェース装置に該インタフェースクロック信号を供給するステップとを有するデータ通信方法。
物理層インタフェース装置と、平衡線路インタフェース装置とを備え、少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する入力ストリーミングデータ信号を受信ノードに送信する送信ノードを制御する送信ノード制御方法において、
上記入力データ信号を、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給するステップと、
上記入力データ信号に関連しているクロック信号を、他方のデータ伝送パスを介する上記受信ノードへの実質的に連続的な伝送のために上記平衡線路インタフェース装置に供給するステップとを有する送信ノード制御方法。
物理層インタフェース装置と、平衡線路インタフェース装置とを備え、少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する入力ストリーミングデータ信号を受信ノードに送信する送信ノードを制御する送信ノード制御方法において、
入力データ信号に関連しているクロック信号に基づいてインタフェースクロック信号を生成するステップと、
上記入力データ信号を、上記有線接続の一方のデータ伝送パスを介する受信ノードへのパケット化された伝送のために上記物理層インタフェース装置に供給するステップと、
上記入力データ信号に関連しているクロック信号を、他方のデータ伝送パスを介して、上記受信ノードへ実質的に連続的に送信するステップとを有する送信ノード制御方法。
物理層インタフェース装置と、平衡線路インタフェース装置とを備え、
少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続するツイストペア接続線を介して、関連付けられたクロック信号を有する、ストリーミングされたデータ信号のパケット化されたバージョンを表すデータ信号を送信ノードから受信する受信ノードを制御する受信ノード制御方法において、
受信されたクロック信号を、上記平衡線路インタフェース装置に供給して再生するステップと、
上記パケット化されたデータ信号を、上記物理層インタフェース装置に供給してストリーミングされたデータ信号に再変換するステップとを有する受信ノード制御方法。
インタフェースクロック信号に応答して動作する物理層インタフェース装置を備え、少なくとも２つの並列データ伝送パスをデータ処理ノードの間に提供するケーブルを含むデータ処理ノードを接続する接続線を介して、関連付けられたクロック信号を有する、ストリーミングされたデータ信号のパケット化されたバージョンを表すデータ信号を送信ノードから受信する受信ノードを制御する受信ノード制御方法において、
入力データ信号に関連しているクロック信号に基づいてインタフェースクロック信号を生成するステップと、
上記各物理層インタフェース装置に該インタフェースクロック信号を供給するステップとを有する受信ノード制御方法。
送信ノードと、受信ノードと、該送信ノードから受信ノードへのデータ接続を提供する物理層インタフェース装置とを備えるシステムを用いて入力データ信号を通信するデータ通信方法において、
上記送信ノードにおいて、入力データレートで入力データ信号を受信し、バッファリングするステップと、
上記受信ノードにおいて、バッファリングされたデータを読み出し、組み立てて、所定のフレームサイズを有する不連続なデータフレームからなるフレーム化されたデータを生成するフレーム組立処理を実行するステップと、
上記送信ノードにおいて、完全なフレームの組立の前に、上記フレーム化されたデータのデータレートによる伝送のためにフレーム化されたデータを出力するステップと、
上記受信ノードにおいて、上記送信ノードから上記フレーム化されたデータのデータレートで上記フレーム化されたデータを受信し、バッファリングするステップと、
上記受信ノードにおいて、上記受信されたフレーム化されたデータの完全なフレームの逆組立の前に、上記バッファリングされたデータに対してフレーム逆組立を実行し、出力データレートのデータブロックのシーケンスからなるブロック化されたデータを生成するステップとを有するデータ通信方法。
請求項２４乃至請求項３０いずれか１項記載の方法を実行するためのプログラムコードを有するコンピュータソフトウェア。
請求項３１記載のコンピュータソフトウェアを提供する媒体。
当該媒体は、伝送媒体であることを特徴とする請求項３２記載の媒体。
当該媒体は、記録媒体であることを特徴とする請求項３２記載の媒体。
請求項２０又は２１記載の送信ノードと、請求項２２又は２３記載の受信ノードとをそれぞれ備える送受信装置と、
上記送受信装置の受信ノードのデータ及びクロック出力を他の１つ以上の送受信装置の送信ノードのデータ及びクロック入力に供給するクロスポイント切換手段とを備えるデータ及びクロック信号ルータ。
送信ノードと、受信ノードと、該送信ノードから受信ノードへのデータ接続を提供する物理層インタフェース装置とを備える通信システムにおいて、
上記送信ノードは、入力データレートで上記入力データ信号を受け取り、該入力データ信号をバッファリングした後にフレーム組立処理を実行するフレーム組立回路を備え、上記バッファリングされたデータは、検索され、組み立てられて、所定のフレームサイズを有する不連続なデータフレームからなるフレーム化されたデータを形成し、上記フレーム組立回路は、フレーム化されたデータのデータレートで伝送されるフレーム化されたデータを出力し、
上記受信ノードは、上記送信ノードから上記フレーム化されたデータのデータレートで上記受信フレーム化されたデータを受け取り、該フレーム化されたデータをバッファリングした後にフレーム逆組立を実行して、出力データレートのデータブロックのシーケンスからなるブロック化されたデータを生成するフレーム受信回路を備えることを特徴とするデータ通信システム。
上記フレーム組立回路は、新たなフレームの組立を開始する前にバッファリングすべき入力データの最小限の量を定義するバッファ占有閾値を有することを特徴とする請求項３６記載のデータ通信システム。
上記フレーム組立回路は、上記バッファリングされたデータの量が上記バッファ占有閾値以上になるとデータフレームのヘッダデータの組立を開始し、該データフレームのデータペイロードを出力することを特徴とする請求項３７記載のデータ通信システム。
上記バッファ占有閾値は、入力データレート、出力データレート及び所定のフレームサイズに基づいて設定されることを特徴とする請求項３７又は３８記載のデータ通信システム。
上記バッファ占有閾値は、上記バッファに現在のフレームの伝送の終了時に、次のフレームからのデータが格納されているように設定されることを特徴とする請求項３７又は３８記載のデータ通信システム。