JP2005521941A - コンパートメント化されたセキュリティのための入出力許可ビットマップ - Google Patents
コンパートメント化されたセキュリティのための入出力許可ビットマップ Download PDFInfo
- Publication number
- JP2005521941A JP2005521941A JP2003581027A JP2003581027A JP2005521941A JP 2005521941 A JP2005521941 A JP 2005521941A JP 2003581027 A JP2003581027 A JP 2003581027A JP 2003581027 A JP2003581027 A JP 2003581027A JP 2005521941 A JP2005521941 A JP 2005521941A
- Authority
- JP
- Japan
- Prior art keywords
- permission
- port
- instruction
- security context
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Devices For Executing Special Programs (AREA)
- Bus Control (AREA)
Abstract
Description
Claims (10)
- メモリ(206)に結合するためのプロセッサ(202)であって、前記プロセッサ(202)は、
I/O命令を実行するように構成された実行ユニット(400)と、
前記メモリ(206)にデータを記憶するように構成されたメモリ管理ユニット(402)と、
入出力(I/O)ポート番号と前記I/Oポート番号に対応する許可ビットとを受信し、前記許可ビットの値に応じて出力信号を生成するために結合されたバスインタフェースユニット(406)と、を備え、
前記実行ユニット(400)は、前記出力信号を受信するために結合され、かつ前記出力信号に応じて前記I/O命令を実行するように構成されているプロセッサ。 - 前記I/Oポート番号は、I/O命令によって参照される入出力(I/O)ポートの番号を示し、前記バスインタフェースユニット(406)はセキュリティコンテキスト識別情報値を受信するために結合されており、前記セキュリティコンテキスト識別情報値は前記I/O命令を格納しているメモリ場所のセキュリティコンテキストレベルを示し、前記バスインタフェースユニット(406)は、前記セキュリティコンテキスト識別情報値と前記I/Oポート番号とを使用して前記メモリ(206)に記憶されている入出力(I/O)許可ビットマップ(600)にアクセスし、前記許可ビットを取得するように構成されている請求項1に記載のプロセッサ(202)。
- 前記バスインタフェースユニット(406)は前記実行ユニット(400)と前記メモリ管理ユニット(402)とに接続されており、前記I/Oポート番号は前記実行ユニット(400)から受信され、前記セキュリティコンテキスト識別情報は前記メモリ管理ユニット(402)から受信される請求項2に記載のプロセッサ(202)。
- 前記I/Oポート番号と前記セキュリティコンテキスト識別情報とはI/O命令の実行中に前記実行ユニット(400)によって受信される請求項2に記載のプロセッサ(202)。
- 前記I/O許可ビットマップ(600)は複数の許可ビットを有し、前記許可ビットの各々は、複数のI/Oポートのうちの異なる1つに対応しており、前記許可ビットの各々は、対応するI/Oポートへのアクセスが許可されるかどうかを示す値を有する請求項2に記載のプロセッサ(202)。
- 前記I/O許可ビットマップ(600)のベースアドレスを記憶するように構成されたモデル固有レジスタ(602)をさらに備え、前記バスインタフェースユニット(406)は、前記I/O許可ビットマップ(600)にアクセスして、前記I/Oポート番号を、前記I/O許可ビットマップ(600)における、前記モデル固有レジスタ(602)の記憶内容からのビットオフセットとして使用することによって前記I/Oポート番号に対応する前記許可ビットを取得する請求項2に記載のプロセッサ(202)。
- 前記I/O許可ビットマップ(600)はプライマリI/O許可ビットマップ(600)であり、前記プライマリI/O許可ビットマップ(600)は複数のセカンダリI/O許可ビットマップを有し、前記セカンダリI/O許可ビットマップの各々は複数の許可ビットを含み、前記セカンダリI/O許可ビットマップのうちの所定の1つの許可ビットの各々は、複数のI/Oポートのうちの異なる1つに対応しており、前記許可ビットの各々は、対応するI/Oポートへのアクセスが許可されるかどうかを示す値を有し、前記セカンダリI/O許可ビットマップの各々は、複数のセキュリティコンテキスト識別情報値のうちの異なる1つに対応している請求項2に記載のプロセッサ(202)。
- 前記実行ユニット(400)、前記メモリ管理ユニット(402)、および前記バスインタフェースユニット(406)に結合され、かつマイクロコード記憶装置(802)に記憶されているマイクロコード命令を実行するように構成されたマイクロコードエンジン(800)をさらに備え、前記マイクロコードエンジン(800)は前記マイクロコード命令のうちの少なくとも1つの実行中に制御信号を発生し、前記マイクロコード命令の一部は、前記マイクロコードエンジン(800)に制御信号を発生させ、その結果前記バスインタフェースユニット(406)は、
I/O命令によって参照される入出力(I/O)ポートの番号を示す前記入出力(I/O)ポート番号と、前記I/O命令を格納しているメモリ場所のセキュリティコンテキストレベルを示すセキュリティコンテキスト識別情報値とを受信して、
前記セキュリティコンテキスト識別情報値と前記I/Oポート番号とを使用して前記メモリ(206)に記憶されている入出力(I/O)許可ビットマップ(600)にアクセスして、前記I/Oポートに対応する前記許可ビットを取得し、前記許可ビットの値に応じて出力信号を発生し、
前記実行ユニット(400)は前記出力信号を受信するために結合され、かつ前記出力信号に応じて前記I/O命令を実行するように構成されている請求項1に記載のプロセッサ(202)。 - 入出力(I/O)命令を選択的に実行するための方法であって、
入出力(I/O)許可ビットマップ(600)をメモリ(206)に作成するステップと、前記I/O許可ビットマップ(600)は複数の許可ビットを有し、前記許可ビットの各々は、複数のI/Oポートのうちの異なる1つに対応しており、前記許可ビットの各々は、対応するI/Oポートへのアクセスが許可されるかどうかを示す値を有し、
前記I/O命令によって参照されるI/Oポートを示すI/Oポート番号と、前記I/O命令を格納しているメモリ場所のセキュリティコンテキストレベルを示すセキュリティコンテキスト識別情報値とを受信するステップと、
前記セキュリティコンテキスト識別情報値と前記I/Oポート番号とを使用して、記憶されている前記I/O許可ビットマップ(600)にアクセスして、前記I/Oポートに対応する許可ビットを取得するステップと、
前記I/Oポートに対応する前記許可ビットの値に応じて前記I/O命令を実行するステップと、を有する方法。 - I/Oポート番号とセキュリティコンテキスト識別情報値とを受信するステップは、前記I/O命令の実行中に前記I/Oポート番号と前記セキュリティコンテキスト識別情報値とを受信するステップをさらに有し、前記I/Oポートに対応する前記許可ビットの値に応じて前記I/O命令を実行するステップは、前記I/Oポートに対応する許可ビットの前記値が、前記I/Oポートへのアクセスが許されることを示す場合に、前記I/O命令を実行するステップをさらに有する請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/107,784 US7493498B1 (en) | 2002-03-27 | 2002-03-27 | Input/output permission bitmaps for compartmentalized security |
PCT/US2002/040396 WO2003083671A1 (en) | 2002-03-27 | 2002-12-17 | Input/output permission bitmaps for compartmentalized security |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005521941A true JP2005521941A (ja) | 2005-07-21 |
JP4391832B2 JP4391832B2 (ja) | 2009-12-24 |
Family
ID=28673583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003581027A Expired - Fee Related JP4391832B2 (ja) | 2002-03-27 | 2002-12-17 | コンパートメント化されたセキュリティのための入出力許可ビットマップ |
Country Status (8)
Country | Link |
---|---|
US (1) | US7493498B1 (ja) |
JP (1) | JP4391832B2 (ja) |
KR (1) | KR101001344B1 (ja) |
CN (1) | CN1320466C (ja) |
AU (1) | AU2002361757A1 (ja) |
DE (1) | DE10297687B4 (ja) |
GB (1) | GB2404058B (ja) |
WO (1) | WO2003083671A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015022344A (ja) * | 2013-07-16 | 2015-02-02 | 横河電機株式会社 | 電子機器、オペレーティングシステム、アクセス管理方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7103914B2 (en) * | 2002-06-17 | 2006-09-05 | Bae Systems Information Technology Llc | Trusted computer system |
CA2551045C (en) * | 2005-06-30 | 2008-04-22 | Hitachi, Ltd. | Input-output control apparatus, input-output control method, process control apparatus and process control method |
JPWO2007040228A1 (ja) * | 2005-10-04 | 2009-04-16 | 日本電気株式会社 | 情報処理装置、情報処理方法およびプログラム |
KR101540798B1 (ko) * | 2008-11-21 | 2015-07-31 | 삼성전자 주식회사 | 가상화 환경에서 보안 정보를 제공하기 위한 장치 및 방법 |
CN102375947A (zh) * | 2010-08-16 | 2012-03-14 | 伊姆西公司 | 用于隔离计算环境的方法和系统 |
CN103632088A (zh) | 2012-08-28 | 2014-03-12 | 阿里巴巴集团控股有限公司 | 一种木马检测方法及装置 |
US9043632B2 (en) | 2012-09-25 | 2015-05-26 | Apple Inc. | Security enclave processor power control |
US8775757B2 (en) | 2012-09-25 | 2014-07-08 | Apple Inc. | Trust zone support in system on a chip having security enclave processor |
US9047471B2 (en) | 2012-09-25 | 2015-06-02 | Apple Inc. | Security enclave processor boot control |
US8873747B2 (en) | 2012-09-25 | 2014-10-28 | Apple Inc. | Key management using security enclave processor |
US8832465B2 (en) * | 2012-09-25 | 2014-09-09 | Apple Inc. | Security enclave processor for a system on a chip |
US9547778B1 (en) | 2014-09-26 | 2017-01-17 | Apple Inc. | Secure public key acceleration |
CN106326130B (zh) * | 2015-06-16 | 2019-03-15 | 辰芯科技有限公司 | 寄存器地址空间的控制方法、控制器及片上系统 |
US10261748B2 (en) * | 2015-12-18 | 2019-04-16 | Intel Corporation | Technologies for protecting audio data with trusted I/O |
US20210026950A1 (en) * | 2016-03-07 | 2021-01-28 | Crowdstrike, Inc. | Hypervisor-based redirection of system calls and interrupt-based task offloading |
US10175980B2 (en) | 2016-10-27 | 2019-01-08 | Google Llc | Neural network compute tile |
US10360163B2 (en) | 2016-10-27 | 2019-07-23 | Google Llc | Exploiting input data sparsity in neural network compute units |
US9959498B1 (en) | 2016-10-27 | 2018-05-01 | Google Llc | Neural network instruction set architecture |
WO2022171299A1 (en) * | 2021-02-12 | 2022-08-18 | Huawei Technologies Co., Ltd. | Low overhead active mitigation of security vulnerabilities by memory tagging |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146565A (en) * | 1986-07-18 | 1992-09-08 | Intel Corporation | I/O Control system having a plurality of access enabling bits for controlling access to selective ports of an I/O device |
US5596739A (en) * | 1994-02-08 | 1997-01-21 | Meridian Semiconductor, Inc. | Method and apparatus for detecting memory segment violations in a microprocessor-based system |
US5644755A (en) * | 1995-02-24 | 1997-07-01 | Compaq Computer Corporation | Processor with virtual system mode |
JPH10232878A (ja) * | 1997-02-19 | 1998-09-02 | Hitachi Ltd | ドキュメント管理方法および装置 |
JP4522548B2 (ja) * | 2000-03-10 | 2010-08-11 | 富士通フロンテック株式会社 | アクセス監視装置及びアクセス監視方法 |
US6978018B2 (en) * | 2001-09-28 | 2005-12-20 | Intel Corporation | Technique to support co-location and certification of executable content from a pre-boot space into an operating system runtime environment |
-
2002
- 2002-03-27 US US10/107,784 patent/US7493498B1/en active Active
- 2002-12-17 WO PCT/US2002/040396 patent/WO2003083671A1/en active Application Filing
- 2002-12-17 GB GB0423536A patent/GB2404058B/en not_active Expired - Fee Related
- 2002-12-17 AU AU2002361757A patent/AU2002361757A1/en not_active Abandoned
- 2002-12-17 JP JP2003581027A patent/JP4391832B2/ja not_active Expired - Fee Related
- 2002-12-17 KR KR1020047014855A patent/KR101001344B1/ko not_active IP Right Cessation
- 2002-12-17 CN CNB028286227A patent/CN1320466C/zh not_active Expired - Lifetime
- 2002-12-17 DE DE10297687T patent/DE10297687B4/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015022344A (ja) * | 2013-07-16 | 2015-02-02 | 横河電機株式会社 | 電子機器、オペレーティングシステム、アクセス管理方法 |
Also Published As
Publication number | Publication date |
---|---|
AU2002361757A1 (en) | 2003-10-13 |
US7493498B1 (en) | 2009-02-17 |
CN1623143A (zh) | 2005-06-01 |
GB0423536D0 (en) | 2004-11-24 |
DE10297687T5 (de) | 2005-07-07 |
KR20040101332A (ko) | 2004-12-02 |
GB2404058B (en) | 2005-11-02 |
CN1320466C (zh) | 2007-06-06 |
WO2003083671A1 (en) | 2003-10-09 |
GB2404058A (en) | 2005-01-19 |
DE10297687B4 (de) | 2008-11-13 |
KR101001344B1 (ko) | 2010-12-14 |
JP4391832B2 (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4391832B2 (ja) | コンパートメント化されたセキュリティのための入出力許可ビットマップ | |
JP4688490B2 (ja) | 高セキュリティ実行モードにおいて高セキュリティカーネルを使用するトラステッド・クライアント | |
US6823433B1 (en) | Memory management system and method for providing physical address based memory access security | |
US6854039B1 (en) | Memory management system and method providing increased memory access security | |
KR101455011B1 (ko) | 메시지 시그널 인터럽션을 i/o 어댑터 이벤트 통지로 변환 | |
JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
US7149854B2 (en) | External locking mechanism for personal computer memory locations | |
US7401358B1 (en) | Method of controlling access to control registers of a microprocessor | |
US8135962B2 (en) | System and method providing region-granular, hardware-controlled memory encryption | |
US7043616B1 (en) | Method of controlling access to model specific registers of a microprocessor | |
US4581702A (en) | Critical system protection | |
JP4564756B2 (ja) | セキュア実行モードで動作し得るプロセッサを含むコンピュータシステムの初期化方法 | |
KR101514872B1 (ko) | 컴퓨팅 환경의 인에이블/디스에이블 어댑터들 | |
US7130977B1 (en) | Controlling access to a control register of a microprocessor | |
AMD et al. | Technology (IOMMU) specification | |
JP3982687B2 (ja) | 分離実行環境での複数の分離メモリへのアクセスの制御 | |
US7451324B2 (en) | Secure execution mode exceptions | |
JP2005512228A (ja) | 強化されたメモリアクセスセキュリティを提供する、メモリに対するデバイスのアクセスを制御するシステムおよび方法 | |
KR100972635B1 (ko) | 컴퓨터 시스템내에서의 장치간 액세스를 제어하는 시스템및 방법 | |
JP2023094536A (ja) | 信頼ドメインのための入/出力拡張を実装するための回路および方法 | |
WO2018235858A1 (ja) | 情報処理監視装置、情報処理監視方法、プログラム、記録媒体及び情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |