JP2023094536A - 信頼ドメインのための入／出力拡張を実装するための回路および方法 - Google Patents

信頼ドメインのための入／出力拡張を実装するための回路および方法 Download PDF

Info

Publication number
JP2023094536A
JP2023094536A JP2022166581A JP2022166581A JP2023094536A JP 2023094536 A JP2023094536 A JP 2023094536A JP 2022166581 A JP2022166581 A JP 2022166581A JP 2022166581 A JP2022166581 A JP 2022166581A JP 2023094536 A JP2023094536 A JP 2023094536A
Authority
JP
Japan
Prior art keywords
iommu
trust domain
memory
field
trusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022166581A
Other languages
English (en)
Inventor
バサク アブヒシェク
Basak Abhishek
シャンボグエ ヴェドヴヤス
Shanbhogue Vedvyas
サンカラン ラジェシュ
Sankaran Rajesh
ヴァクハルワラ ルピン
Vakharwala Rupin
ワイ． カカイヤ ウトカルシュ
Y Kakaiya Utkarsh
ゲイスラー エリック
Geisler Eric
サヒータ ラヴィ
Sahita Ravi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2023094536A publication Critical patent/JP2023094536A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8061—Details on data memory access
    • G06F15/8069—Details on data memory access using a cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8076—Details on data register access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45583—Memory management, e.g. access or allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45587—Isolation or security of virtual machine instances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】信頼ドメインのための入／出力拡張を実装するための装置、方法及びシステムを提供する。【解決手段】コンピュータシステムは、ハードウェアプロセッサと入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路を備える。ハードウェアプロセッサは、保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアを含む。ＩＯＭＭＵ回路は、ハードウェアプロセッサコアと入／出力デバイスとの間に結合され、入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、入／出力デバイスが信頼ドメインの信頼されるコンピューティングベース内にあることを示すように要求のフィールドが設定されていることに応じて、ダイレクトメモリアクセスを可能にする。【選択図】図１

Description

本開示は、一般にエレクトロニクスに関し、より具体的には、本開示の例は、信頼ドメインのための入／出力拡張を実装するための回路に関するものである。
プロセッサ、またはプロセッサのセットは、命令セット、例えば、命令セットアーキテクチャ（ＩＳＡ）からの命令を実行する。命令セットは、プログラミングに関連するコンピュータアーキテクチャの一部であり、一般にネイティブデータタイプ、命令、レジスタアーキテクチャ、アドレッシングモード、メモリアーキテクチャ、割り込みと例外処理、および外部入出力（ＩＯ）を含む。本明細書において、命令という用語は、マクロ命令、例えば、実行のためにプロセッサに提供される命令、または、マイクロ命令、例えば、プロセッサのデコーダがマクロ命令をデコードした結果得られる命令を指してよいことに留意されたい。
本開示は、添付図面の図において限定ではなく例として示され、図面中、同様の参照符号は、同様の要素を示す。
本開示の例による、信頼ドメインマネージャ、メモリ、入／出力メモリ管理ユニット（ＩＯＭＭＵ）、および入／出力（ＩＯ）デバイスを有する複数のコアを含むコンピュータシステムのブロック図を示す。
本開示の例による、ＩＯデバイスに結合されたホストのブロック図を示す。
本開示の例による、ＩＯトランスレーション・ルックアサイド・バッファ（ＩＯ ＴＬＢ）を有するＩＯＭＭＵのブロック図を示す。
本開示の例による、図３ＢのＩＯＭＭＵのための変換テーブルおよび信頼される変換テーブルのブロック図を示す。
本開示の例による、ＩＯＭＭＵを含む非コヒーレントからコヒーレントへのブリッジのブロック図を示す。
本開示の例による、ＩＯＭＭＵレジスタのテーブルである。
本開示の例による、信頼されるルートテーブルアドレスレジスタの例示フォーマットである。
本開示の例による、信頼される無効化キューヘッドレジスタの例示フォーマットである。
本開示の例による、信頼される無効化キューテイルレジスタの例示フォーマットである。
本開示の例による、信頼される無効化キューアドレスレジスタの例示フォーマットである。
本開示の例による、信頼ドメイン（例えば、信頼ドメイン拡張（ＴＤＸ））モードレジスタの例示フォーマットである。
本開示の例による、信頼ドメインＩＯ機能列挙を有する拡張機能レジスタの例示フォーマットである。
本開示の例による、拡張コマンドステータスレジスタの例示フォーマットである。
本開示の例による、拡張コマンド機能レジスタの例示フォーマットである。
本開示の例による、拡張コマンドレジスタの例示フォーマットである。
本開示の例による、拡張コマンド応答レジスタの例示フォーマットである。
本開示の例による、処理セット信頼ドメイン（例えば、信頼ドメイン拡張（ＴＤＸ））モードビットの例示フォーマットである。
本開示の例による、例示エラーレポートの例示フォーマットである。
本開示の例による、例示エラーレポートの例示フォーマットである。
本開示の例による、第１レベルページテーブル（ＦＬＰＴ）ウォーク中のフォルトに対する例示エラーレポートの例示フォーマットである。
本開示の例による、第２レベルページテーブル（ＳＬＰＴ）ウォーク中のフォルトに対する例示エラーレポートの例示フォーマットである。
本開示の例による、変換構造のテーブルである。
本開示の例による、入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスの要求を処理する方法の動作を示すフロー図である。
本開示の例による、汎用ベクトル向け命令フォーマットおよびそのクラスＡ命令テンプレートを示すブロック図である。
本開示の例による、汎用ベクトル向け命令フォーマットおよびそのクラスＢ命令テンプレートを示すブロック図である。
本開示の例による、図２３Ａおよび２３Ｂの汎用ベクトル向け命令フォーマットのためのフィールドを示すブロック図である。
本開示の一例による、フルオペコードフィールドを構成する、図２４Ａの特定ベクトル向け命令フォーマットのフィールドを示すブロック図である。
本開示の一例による、レジスタインデックスフィールドを構成する、図２４Ａの特定ベクトル向け命令フォーマットのフィールドを示すブロック図である。
本開示の一例による、拡張演算フィールド２３５０を構成する、図２４Ａの特定ベクトル向け命令フォーマットのフィールドを示すブロック図である。
本開示の一例による、レジスタアーキテクチャのブロック図である。
本開示の例による、例示的なインオーダパイプラインおよび例示的なレジスタリネーミング、アウトオブオーダ発行／実行パイプラインの両方を示すブロック図である。
本開示の例による、インオーダアーキテクチャコアの例示的な例と、プロセッサに含まれるべき例示的なレジスタリネーミングアウトオブオーダ発行／実行アーキテクチャコアの両方を示すブロック図である。
本開示の例による、オンダイインターコネクトネットワークへのその接続およびレベル２（Ｌ２）キャッシュのそのローカルサブセットを伴う、単一のプロセッサコアのブロック図である。
本開示の例による、図２７Ａのプロセッサコアの一部の拡大図である。
本開示の例による、１つより多くのコアを有し得、統合メモリコントローラを有し得、統合グラフィックを有し得るプロセッサのブロック図である。
本開示の一例による、システムのブロック図である。
本開示の例による、より具体的な例示的なシステムのブロック図である。
本開示の例による、第２のより具体的な例示的なシステムのブロック図を示す。
本開示の例による、システムオンチップ（ＳｏＣ）のブロック図を示す。
本開示の例による、ソース命令セット内のバイナリ命令をターゲット命令セット内のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対比するブロック図である。
以下の説明では、多数の具体的な詳細が記載されている。しかしながら、本開示の例は、それらの具体的な詳細なしで実施することができることが理解される。他の例では、この説明の理解を曖昧にしないように、周知の回路、構造、および技術は詳細に示されていない。
本明細書における「一例」、「例」、「複数の例」などへの言及は、説明された例が特定の機能、構造、または特性を含み得るが、すべての例が必ずしも特定の機能、構造、または特性を含み得ないことを示す。さらに、そのような語句は、必ずしも同じ例を参照するわけではない。さらに、ある例に関連して特定の機能、構造または特性が説明されている場合、明示の説明の有無に関わらず、他の例に関連して、そのような特徴、構造または特性に影響が及ぶことは、当業者の知識の範囲内であると考えられる。
（例えば、ハードウェア）プロセッサ（例えば、１つまたは複数のコアを有する）は、命令（例えば、命令のスレッド）を実行して、データに対し処理、例えば、算術的、論理的または他の機能を実行してよい。例えば、ソフトウェアは、演算を要求し得、ハードウェアプロセッサ（例えば、そのコアまたは複数のコア）は、要求に応答して演算を実行し得る。特定の演算は、例えば、データの格納および／または読み出し（例えば、ロード）のために１つまたは複数のメモリ位置にアクセスすることを含む。システムは、例えばシステムオンチップ（ＳｏＣ）の複数のソケットの各ソケットにコアの適切なサブセットを例えば有する、複数のコアを含んでよい。各コア（例えば、各プロセッサ又は各ソケット）は、データストレージ（例えば、メモリ）にアクセスしてよい。メモリは、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、又は、（例えば任意のシステムストレージとは別の、限定されないが、ハードディスクドライブなどとは別の、）（例えば、バイトアドレス可能な）持続性（例えば、不揮発性）メモリ（例えば、不揮発性ＲＡＭ）を含んみ得る。持続性メモリの一例は、例えばペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ってアクセス可能な、デュアルインラインメモリモジュール（ＤＩＭＭ）（例えば、不揮発性ＤＩＭＭ）（例えば、インテル（登録商標）Ｏｐｔａｎｅ（商標）メモリ）である。
計算の特定の例では、仮想マシン（ＶＭ）（例えば、ゲスト）は、コンピュータシステムのエミュレーションである。特定の例では、ＶＭは、特定のコンピュータアーキテクチャに基づき、基礎となる物理的コンピュータシステムの機能を提供する。それらの実装には、専用ハードウェア、ファームウェア、ソフトウェア、またはその組み合わせを含み得る。特定の例では、仮想マシンモニタ（ＶＭＭ）（ハイパーバイザとしても知られる）は、実行された場合、ＶＭインスタンスの作成、管理、および統制を可能にし、物理ホストマシン上で仮想環境の動作を管理するソフトウェアプログラムである。ＶＭＭは、仮想環境と特定の例における実装の背後にある主要なソフトウェアである。特定の例においてホストマシン（例えば、プロセッサ）の上にインストールされる場合、ＶＭＭは、例えば、それぞれが別個のオペレーティングシステム（ＯＳ）及びアプリケーションを有するＶＭの作成を容易にする。ＶＭＭは、必要な計算、メモリ、ストレージ、及び他の入／出力（ＩＯ）リソース、限定されないが入／出力メモリ管理ユニット（ＩＯＭＭＵ）（例えばＩＯＭＭＵ回路）などを割り当てることによって、それらのＶＭのバックエンド動作を管理し得る。ＶＭＭは、単一のホストマシン上にインストールされるか、または異なる相互接続されたホストにわたって分散されたＶＭの動作全体、状態、および利用可能性を管理するための集中型インタフェースを提供し得る。
しかし、仮想マシンにとってＶＭＭおよび／または他の仮想マシン（複数可）からの情報のセキュリティ（例えば、機密性）を維持することが好ましい場合がある。特定のプロセッサ（例えば、プロセッサを含むシステムオンチップ（ＳｏＣ））は、それらのハードウェアを利用して、仮想マシンを分離し、例えばそれぞれが「信頼ドメイン」と称される。特定のプロセッサは、信頼ドメインを実装するための命令セットアーキテクチャ（ＩＳＡ）（例えば、ＩＳＡ拡張）をサポートする。例えば、信頼ドメイン（ＴＤ）と称されるハードウェア分離された仮想マシン（ＶＭ）を展開するためにアーキテクチャ要素を利用するＩｎｔｅｌ（登録商標）信頼ドメイン拡張（Ｉｎｔｅｌ（登録商標） ＴＤＸ）である。
特定の例では、ハードウェアプロセッサ及びそのＩＳＡ（例えば、その信頼ドメインマネージャ）は、ＶＭＭ（例えば、ハイパーバイザ）および／または（例えば、ホストプラットフォーム上の）他の非ＴＤソフトウェアからＴＤ ＶＭを分離する。特定の例では、ハードウェアプロセッサ及びそのＩＳＡ（例えば、その信頼ドメインマネージャ）は、信頼ドメインを広範囲なソフトウェア攻撃から保護するのを助け、信頼ドメインの信頼されるコンピューティングベース（ＴＣＢ）を減らすことによって機密コンピューティングを強化するために、信頼ドメインを実装する。特定の例では、ハードウェアプロセッサ及びそのＩＳＡ（例えば、その信頼ドメインマネージャ）は、データセキュリティ及び保護に関するクラウドテナントの制御を強化する。特定の例では、ハードウェアプロセッサとそのＩＳＡ（例えば、その信頼ドメインマネージャ）は、信頼ドメイン（例えば、信頼される仮想マシン）を実装し、テナントデータを敵対者にさらすことなく管理されたクラウドサービスを提供するクラウドサービスプロバイダ（ＣＳＰ）の能力を高める。
特定の例では、ハードウェアプロセッサおよびそのＩＳＡ（例えば、その信頼ドメインマネージャ）は、デバイス入／出力（ＩＯ）をもサポートする。例えば、デバイス入／出力（ＩＯ）（例えば、ＴＤＸ－ＩＯ）を有する信頼ドメイン拡張（ＴＤＸ）をサポートするＩＳＡ（例えば、Ｉｎｔｅｌ（登録商標） ＴＤＸ２．０）を有する。特定の例では、デバイス入／出力（ＩＯ）（例えば、ＴＤＸ－ＩＯ）をサポートするハードウェアプロセッサおよびそのＩＳＡ（例えば、その信頼ドメインマネージャ）は、特定の（例えば、唯一の）ＴＤに対するデバイスの物理機能（ＰＦ）および／または仮想機能（ＶＦ）の使用（例えば、割当）を可能にする。
特定の信頼ドメイン（ＴＤ）は、ホスト環境から分離された機密コンピューティングワークロードをホストするために使用される。特定の信頼ドメイン技術（例えば、ＴＤＸ １．０）アーキテクチャは、ＴＤ（例えば、中央処理装置（ＣＰＵ））コンテキストおよびメモリのホスト環境からの分離を可能にするが、ＴＤプライベートメモリへの信頼されるＩＯ（例えば、ダイレクトメモリアクセス（ＤＭＡ）またはメモリマップドＩ／Ｏ（ＭＭＩＯ））をサポートせず、例えば、信頼ドメインはＩＯデバイス（例えば、ストレージ、ネットワークなど）に送信されるデータを保護するためのソフトウェアメカニズムを使用することになり、例えば、すべてのＩＯデータは準仮想化インタフェースを使用してＴＤ共有メモリ内のバウンスバッファを介して送信されるため、高いオーバーヘッドをもたらす。しかし、特定の例では、これは、スケーラブルＩＯ仮想化（ＩＯＶ）、共有仮想メモリ、直接ＩＯ割り当て、ならびに、アクセラレータ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）および／またはグラフィックス処理ユニット（ＧＰＵ）への計算オフロード（それらに限定されないが）などの、いくつかのＩＯモデルの使用を除外するものである。したがって、ＩＯの観点から、特定の信頼ドメイン技術（例えば、ＴＤＸ １．０）は、１）保護がエンドツーエンド暗号化（例えば、ハードウェア（Ｈ／Ｗ）またはソフトウェア（Ｓ／Ｗ）スタックベース）の機能を有するデバイスに対して拡張されることができるのみであり、最先端のＩＯ仮想化／プログラミングモデルをサポートしないため、機能（例えば、セキュリティ）の制限に悪影響を受ける、および、２）バウンスバッファ（およびソフトウェアベースの暗号化）のためのコピーには、特にＩＯデバイス（例えば、アクセラレータ）の増加した速度／帯域幅とともに、大きな性能オーバーヘッドが発生するため、性能の制限に悪影響を受ける。
特定の信頼ドメイン技術（例えば、デバイス入／出力（ＩＯ）（例えば、ＴＤＸ－ＩＯ）を有する信頼ドメイン拡張（ＴＤＸ））は、ＴＤと対応するＩＯ（例えば、ＴＤＸ－ＩＯ）教化されたデバイス間の直接的な信頼されるＩＯを可能にするハードウェア、ファームウェア、および／またはソフトウェア拡張を定義し、したがって、上記の制限を克服する。特定の例では、システムオンチップ（ＳｏＣ）上のＩＯＭＭＵ（例えば、そのＶＴ－ｄエンジン）は、それらの（例えば、ＴＤの信頼されるコンピューティングベース（ＴＣＢ）内の）デバイス（複数可）と１つまたは複数のＴＤのプライベートメモリとの間の信頼されるダイレクトメモリアクセス（信頼されるＤＭＡ）を可能にする重要なハードウェアであり、上記の制限を克服する。
本明細書における特定の例は、ＴＤＸ－ＩＯを可能にするためのＶＴ－ｄ／ＩＯＭＭＵ拡張に関する。本明細書の特定の例は、プロセッサおよび／またはそのＩＳＡに対するＴＤＸ－ＩＯ ＩＯＭＭＵ（例えば、直接Ｉ／Ｏ（ＶＴ－ｄ）のための仮想化技術）拡張に関する。本明細書の特定の例は、ＩＯＭＭＵ（例えば、回路）を、（ｉ）イニシエータ（ＳＡＩ）保護された（例えば、信頼されるファームウェアまたはＴＤＸモジュールおよび／またはＳＥＡＭのみへ制御されたアクセス）アーキテクチャレジスタセットの新しいセキュリティ属性、（ｉｉ）ＴＤのＴＣＢ内のデバイス（複数可）（例えば、ＴＤ割り当てデバイス）からＴＤプライベートメモリへの信頼されるＤＭＡウォークを有効にするための信頼されるルートテーブルポインタ、信頼される無効化を可能にしそれによりページおよび／またはＩＯリソースの再割り当てをセキュアにするための信頼される無効化キュー（例えば、および、そのベースアドレス、先頭および末尾のためのレジスタ（複数可））、および／または、（ｉｉｉ）ＩＯＭＭＵを信頼ドメイン（例えば、ｔｄｘ＿ｍｏｄｅ）動作に、および、信頼ドメイン動作からセキュアに移行するための制御（例えば、ＴＤＸ＿ＭＯＤＥ）レジスタを有するように拡張する。特定の例では、メモリアクセスリクエスト（例えば、信頼ドメインのプライベートメモリへのＩＯデバイスによる要求）中のビット（例えば、入力されるペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格の整合性およびデータ暗号化（ＩＤＥ）トランザクション層パケット（ＴＬＰ）プレフィックス）内の信頼される「ｉｄｅ＿ｔ」ビット）は、（ｉ）ＤＭＡ要求（例えば、トランザクション）が信頼されるＩＯコンテキストから発生されたかを意味する、および／または、（ｉｉ）（例えば、ルートポインタから）信頼されない（例えば、ＶＭＭ）維持される（例えば、ＶＴ－ｄ）変換テーブルをウォークするか、または、（例えば、信頼されるルートポインタから）信頼される（例えば、ＴＤＭ）（例えば、ＴＤＸモジュール）維持される（例えば、ＶＴ－ｄ）変換テーブルをウォークするかを選択するために使用される。特定の例では、変換テーブルは、物理アドレスへの仮想アドレスのマップを含む。
特定の例では、ＶＭＭは、信頼ドメインまたは複数の信頼ドメインのための「信頼される」変換テーブル（複数可）にアクセスすることを信頼されず（例えば、（例えば、ゲスト）信頼ドメイン（例えば、物理）アドレスの、ホスト（例えば、物理）アドレスへのマッピングが信頼されない）、代わりに、信頼ドメインマネージャが、信頼ドメインまたは複数の信頼ドメインのための変換テーブルを管理することになる。特定の例では、ＩＯＭＭＵは、例えば、ＩＯデバイスによる信頼されるアクセス（複数可）のみが可能であることを保証する、例えば、ＩＯデバイスが信頼ドメイン（または複数の信頼ドメイン）の信頼されるコンピューティングベースにあることを保証するように、「信頼される」変換テーブルへのアクセスを制限する。
特定の例では、ＩＯＭＭＵは、ウォークを実行するための変換ルックアサイドバッファ（ＩＯＴＬＢ）などを含む。特定の例では、ＩＯＴＬＢおよび／またはそれぞれのＩＯＭＭＵ（例えば、無効化）キャッシュは、信頼されるマッピングと信頼されない（例えば、ＶＴ－ｄ）マッピングとの間で分離するためにタグ付けされる。特定の例では、メモリへの異なるトランザクション（例えば、Ｉ／ＯデバイスまたはＩＯＭＭＵ自体から発生される）に対して、ＩＯＭＭＵは、ＴＤプライベートメモリへのアドレスを選択的に可能にするために使用するコマンドを生成すし、例えば、これは、信頼されないＶＭＭ／オペレーティングシステム（ＯＳ）ＶＴ－ｄテーブル／ＩＯＭＭＵプログラミングおよび／または悪意のあるデバイスからの様々なセキュリティ脅威をキャッチする。
特定の例では、ＩＯＭＭＵ拡張は、ＴＤＸ－ＩＯを可能にし、したがって、それらは特にクラウド内のＩＯデバイスおよびアクセラレータを有するヘテロジニアスコンピューティングの増大とともに（例えば、（例えば、すべての）直接、高性能ＩＯモデルもサポートされている）クラウド空間における機密コンピューティングを可能にするため、ＳｏＣ（例えばコンピュータの）（例えばプロセッサ）自体の機能に対する改善である。
特定の例では、ＩＯＭＭＵ拡張は、対応するＩＯＭＭＵにおけるアクセス制御レジスタセット、２つの（例えば、「信頼される」及び「信頼されない」）ルートポインタ、２つの（例えば、「信頼される」および「信頼されない」）無効化キュー、ＩＯＭＭＵキャッシュ（例えば、変換テーブルキャッシュ（複数可））における「信頼される」タグ、および／または、信頼される／信頼されないＤＭＡウォークのための新しいフォルト、のうちの１つまたは複数を含む。特定の例では、それらはアーキテクチャ変更であり、対応するＩＯＭＭＵ仕様書に文書化もされている。特定の例では、それらのアーキテクチャ変更は、システムメモリへの、および／または、システムメモリからの、信頼されるトランザクションのＤＭＡパスをモニタすることによって参照されることができる。
本明細書の機能は、例えば、ＡＭＤ（登録商標） Ｓｅｃｕｒｅ Ｅｎｃｒｙｐｔｅｄ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ（例えば、ＳＥＶ／ＳＥＶ－ＥＳ／ＳＥＶ－ＳＮＰ）またはＡＲＭ（登録商標） Ｒｅａｌｍ Ｍａｎａｇｅｍｅｎｔ Ｅｘｔｅｎｓｉｏｎ（ＲＭＥ）に対するＩＯデバイス用のコンピューティングソリューションとして、他の機密コンピューティング技術に追加し得ることが理解されるべきである。
図１にここで目を向けると、例示システム・アーキテクチャが示されている。図１は、本開示の例による、信頼ドメインマネージャ１０１－０～１０１－Ｎ、メモリ１０８（例えば、プロセッサおよび／またはコアメモリとは別のシステムメモリ）、入／出力メモリ管理ユニット（ＩＯＭＭＵ）１２０（例えば、回路）と、入／出力（ＩＯ）デバイス１０６を有する１０２－０～１０２－Ｎ（例えば、Ｎは１より大きい任意の正の整数であるが、シングルコアの例も利用され得る）を含むコンピュータシステム１００のブロック図を示す。
特定の例では、各コアは、レジスタのセット、例えば、コア１０２－０のレジスタ１０３－０、コア１０２－Ｎのレジスタ１０３－Ｎなど、を含む（例えば、または論理的に含む）。レジスタ１０３は、例えば、各コア（例えば、または物理コアの複数の論理コアの各論理コア）に対するデータレジスタおよび／または制御レジスタであり得る。
特定の例では、ＩＯデバイス１０６は、１つまたは複数のアクセラレータ（例えば、アクセラレータ回路１０６－０～１０６－Ｎ（例えば、Ｎは１より大きい任意の正の整数であるが、単一のアクセラレータ回路の例も利用され得る））を含む。
デバイス１０６の図１に示された例はアクセラレータであるが、他のデバイス（例えば、非アクセラレータデバイス）が本明細書に開示された例を利用できることは理解されるべきである。示された例では、（例えば、各）アクセラレータ回路１０６－０～１０６－Ｎは、圧縮解除動作を実行する圧縮解除器回路１２４、圧縮動作を実行する圧縮器回路１２８、および、例えば、メモリ１０８および／またはコアの内部メモリ（例えば、キャッシュ）に接続するダイレクトメモリアクセス（ＤＭＡ）回路１２２を含む。一例では、圧縮器回路１２８は、アクセラレータ回路１０６－０～１０６－Ｎのうちの２つまたはそれより多くによって（例えば、動的に）共有される。特定の例では、特定のアクセラレータ回路（例えば、アクセラレータ回路１０６－０）に割り当てられたジョブのデータは、ＤＭＡ回路１２２によって、例えば一次および／または二次入力として、ストリームインされる。マルチプレクサ１２６および１３２は、特定の演算のためのデータを送るために利用され得る。任意選択で、（例えば、構造化クエリ言語（ＳＱＬ））フィルタエンジン１３０が、例えば、入力データ、例えば圧縮解除器回路１２４から出力される圧縮解除データに対して、（例えば、二次データ入力で入力された検索用語に対して）フィルタリングクエリを実行するために含まれ得る。デバイス１０６は、例えば、複数のアクセラレータ回路１０６－０～１０６－Ｎによって共有される、ローカルメモリ１３４を含み得る。コンピュータシステム１００は、ハードドライブ、例えば、図３０のストレージユニット３０２８に結合し得る。
メモリ１０８は、オペレーティングシステム（ＯＳ）および／または仮想マシンモニタコード１１０、ユーザ（例えば、プログラム）コード１１２、非信頼ドメインメモリ１１４（例えば、ページ）、信頼ドメインメモリ１１６（例えば、ページ）、非圧縮データ（例えば、ページ）、圧縮データ（例えば、ページ）、またはそれらの任意の組み合わせを含み得る。計算の特定の例では、仮想マシン（ＶＭ）は、コンピュータシステムのエミュレーションである。特定の例では、ＶＭは、特定のコンピュータアーキテクチャに基づき、基礎となる物理的コンピュータシステムの機能を提供する。それらの実装には、専用ハードウェア、ファームウェア、ソフトウェア、またはその組み合わせを含み得る。特定の例では、仮想マシンモニタ（ＶＭＭ）（ハイパーバイザとしても知られる）は、実行された場合、ＶＭインスタンスの作成、管理、および統制を可能にし、物理ホストマシン上で仮想環境の動作を管理するソフトウェアプログラムである。ＶＭＭは、仮想環境と特定の例における実装の背後にある主要なソフトウェアである。特定の例においてホストマシン（例えば、プロセッサ）の上にインストールされる場合、ＶＭＭは、例えば、それぞれが別個のオペレーティングシステム（ＯＳ）及びアプリケーションを有するＶＭの作成を容易にする。ＶＭＭは、必要な計算、メモリ、ストレージ、及び他の入／出力（ＩＯ）リソース、限定されないが入／出力メモリ管理ユニット（ＩＯＭＭＵ）などを割り当てることによって、それらのＶＭのバックエンド動作を管理し得る。ＶＭＭは、単一のホストマシン上にインストールされるか、または異なる相互接続されたホストにわたって分散されたＶＭの動作全体、状態、および利用可能性を管理するための集中型インタフェースを提供し得る。
メモリ１０８は、コアおよび／またはデバイス１０６とは別のメモリであり得る。メモリ１０８は、ＤＲＡＭであり得る。圧縮データは、第１のメモリデバイス（例えば、ファーメモリ）に格納され得、および／または非圧縮データは、別の（例えば、ニアメモリとしての）第２のメモリデバイスに格納され得る。
デバイス１０６、コア（複数可）１０２－０～１０２－Ｎ、メモリ１０８などの間の通信を可能にするために、カップリング（例えば、入／出力（ＩＯ）ファブリックインタフェース１０４）が含まれ得る。
特定の例では、ハードウェア初期化マネージャ（非一時的）ストレージ１１８は、ハードウェア初期化マネージャファームウェア（例えば、またはソフトウェア）を格納する。一例では、ハードウェア初期化マネージャ（非一時的）ストレージ１１８は、基本入／出力システム（ＢＩＯＳ）ファームウェアを格納する。別の例では、ハードウェア初期化マネージャ（非一時的）ストレージ１１８は、統合拡張ファームウェアインタフェース（ＵＥＦＩ）ファームウェアを格納する。特定の例では（例えば、プロセッサの電源オンまたは再起動によってトリガされる）、コンピュータシステム１００（例えば、コア１０２－０）は、ハードウェア初期化マネージャ（非一時的）ストレージ１１８に格納されたハードウェア初期化マネージャファームウェア（例えば、またはソフトウェア）を実行して、動作のためにシステム１００を初期化し、例えば、オペレーティングシステム（ＯＳ）の実行を開始し、および／またはシステム１００の（例えば、ハードウェア）コンポーネントを初期化してテストする。
特定の例では、コンピュータシステム１００は、例えば、１つまたは複数のコア１０２－０～１０２－ＮとＩＯファブリックインタフェース１０４との間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）１２０（例えば、回路）を含む。特定の例では、ＩＯファブリックインタフェースは、ペリフェラルコンポーネントインタフェースエクスプレス（ＰＣＩｅ）インタフェースまたはコンピュートエクスプレスリンク（ＣＸＬ）インタフェースである。特定の例では、ＩＯＭＭＵ１２０は、例えば、仮想アドレスから物理アドレスへのアドレス変換を提供する。特定の例では、ＩＯＭＭＵ１２０は、１つまたは複数のレジスタ１２１、例えば、データレジスタおよび／または制御レジスタ（例えば、図３Ａ～１０を参照して説明されるレジスタ）を含む。特定のレジスタの例示フォーマットは、以下で説明される。
デバイス１０６は、描かれたコンポーネントのいずれかを含み得る。例えば、アクセラレータ回路１０６－０～１０６－Ｎの１つまたは複数のインスタンスを有する。特定の例では、ジョブ（例えば、そのジョブのための対応する記述子）がデバイス１０６に提出され、デバイスは１つまたは複数の（例えば、圧縮解除または圧縮）演算を実行する。特定の例では、デバイス１０６は、ローカルメモリ１３４を含む。特定の例では、デバイス１０６はＴＥＥ ＩＯ可能なデバイスであり、例えばホスト（例えば、コア１０２－０～１０２－Ｎのうちの１つまたは複数を含むプロセッサ）がＴＥＥ可能ホストである。特定の例では、ＴＥＥ可能ホストは、ＴＥＥセキュリティマネージャを実装する。
特定の例では、信頼される実行環境（ＴＥＥ）セキュリティマネージャ（例えば、信頼ドメインマネージャ１０１によって実装される）は、メモリ、プロセッサ、および他のリソースを信頼ドメイン（例えば、信頼される仮想マシン）に割り当てるためにＶＭＭにインタフェースを提供する、（ｉｉ）セキュリティメカニズムおよびアクセス制御（例えば、ＩＯＭＭＵ変換テーブルなど）を実装して、信頼ドメイン（例えば、信頼される仮想マシン）のデータおよびホストにおける実行状態の機密および整合性を、信頼ドメイン（例えば、信頼される仮想マシン）の信頼されるコンピューティングベースにないエンティティから、保護する、（ｉｉｉ）信頼ドメイン（例えば、信頼される仮想マシン）によって使用される信頼されるデバイスインタフェース（ＴＤＩ）のセキュリティ状態を管理するプロトコルを使用する、（ｉｖ）ホスト用のＩＤＥ暗号化鍵を確立／管理し、必要に応じて鍵更新をスケジューリングする。ＴＳＭは、ＩＤＥ暗号化鍵をホストルートポートにプログラムし、ＤＳＭと通信して、デバイス内に整合性およびデータ暗号化（ＩＤＥ）暗号化鍵、（ｖ）もしくは、それらの任意の単一または組み合わせを構成する。
特定の例では、デバイスセキュリティマネージャ（ＤＳＭ）１３６は、（ｉ）デバイス識別情報の認証および測定報告をサポートすること、（ｉｉ）デバイス内のＩＤＥ暗号化鍵を構成すること（例えば、ＴＳＭが初期構成およびその後の鍵更新のための鍵をＤＳＭに提供すること）、（ｉｉｉ）ＴＤＩ構成のロック、ＴＤＩ構成の報告、信頼ドメイン（例えば、信頼される仮想マシン）へのＴＤＩのアタッチおよびデタッチに関するデバイスインタフェース管理を提供すること、（ｉｖ）信頼ドメイン（例えば、信頼される仮想マシン）のＴＣＢにないエンティティから信頼ドメイン（例えば、信頼される仮想マシン）提供データを分離するためのアクセス制御およびセキュリティメカニズムを実装すること、（ｖ）またはその任意の単一または組み合わせをする。
特定の例では、規格は、仮想マシンモニタ（ＶＭＭ）（例えば、そのＶＭ）、ＴＳＭ（例えば、信頼ドメインマネージャ１０１）、およびデバイスセキュリティマネージャ（ＤＳＭ）１３６の相互作用フローを定義する。
特定の例では、ＩＯＭＭＵ１２０および信頼ドメインマネージャ（複数可）１０１は、ＩＯデバイス（複数可）１０６と信頼ドメインメモリ１１６（例えば、単一の信頼ドメインのみのための領域および／または複数の信頼ドメインによって共有される別の領域）の間（例えば、～へ、および／または、～から）で（例えば、直接に）ダイレクトメモリアクセスを可能にするように協力する。
デバイスとＴＤとの間の信頼関係を確立するべく、特定のＴＤＸ－ＩＯアーキテクチャは、ＴＤおよび／または信頼ドメインマネージャ（例えば、回路および／またはコード）（例えば、信頼される実行環境（ＴＥＥ）セキュリティマネージャ（ＴＳＭ））が、デバイスと信頼ドメインマネージャとの間にセキュア通信セッションを形成することを必要とする（例えば、信頼ドメインマネージャによってデバイスまたはデバイスの機能（複数可）のサブセットを特定の信頼ドメインが使用することを可能にするため）。デバイスとＴＤとの間の信頼関係を確立するべく、特定のＴＤＸ－ＩＯアーキテクチャは、ＴＤおよび／または信頼ドメインマネージャ（例えば、回路および／またはコード）（例えば、信頼される実行環境（ＴＥＥ）セキュリティマネージャ（ＴＳＭ））が、（ｉ）デバイスを認証する（例えば、およびデバイス測定を収集する）ために分散管理タスクフォース（ＤＭＴＦ）のセキュアプロトコルおよびデータモデル（ＳＰＤＭ）規格を使用する、および、（ｉｉ）ペリフェラルコンポーネントインターコネクトスペシャルインタレストグループ（ＰＣＩ－ＳＩＧ）の信頼されるデバイスインタフェースセキュリティプロトコル（ＴＤＩＳＰ）規格を使用する（例えば、デバイスの機能（複数可）を管理するためにデバイスセキュリティマネージャ（ＤＳＭ）と通信するため）、ことを必要とする。
特定の例では、ＳＰＤＭメッセージングプロトコルは、ＳＰＤＭメッセージ交換で概説されるメッセージ交換を行うために２つのエンドポイント間の要求－応答メッセージングモデルを定義し、例えば、各ＳＰＤＭ要求メッセージは、ＳＰＤＭ仕様で定義されるようにＳＰＤＭ応答メッセージで応答されなければならない。特定の例では、エンドポイントの（例えば、デバイスの）「測定」は、ファームウェア／ソフトウェアまたは構成データの要素の暗号ハッシュ値を計算し、デジタル署名の使用を通じて暗号ハッシュ値をエンドポイントの識別情報に結びつける処理を表す。これにより、認証イニシエータがエンドポイントで実行されているファームウェア／ソフトウェアまたは構成の識別と測定を確立することを可能にする。
特定の例では、ＴＤのセキュリティポリシーの実施を助けるために、安全調停モード（ＳＥＡＭ）と呼ばれるプロセッサの新たなモードが、（例えば、製造者が提供する）デジタル方式で署名されたが暗号化されていないセキュリティ－サービス・モジュールをホストするために導入される。特定の例では、信頼ドメインマネージャ（ＴＤＭ）１０１は、ＳＥＡＭ－ＲＡＮＧＥレジスタ（ＳＥＡＭＲＲ）によって識別される予約された、メモリ空間においてホストされる。特定の例では、プロセッサは、ＳＥＡＭ－ＭＥＭＯＲＹレンジ内で実行するソフトウェアにのみＳＥＡＭ－ＭＥＭＯＲＹレンジへのアクセスを可能にし、すべての他のソフトウェアアクセスおよびデバイスからこのメモリ範囲へのダイレクトメモリアクセス（ＤＭＡ）はアボートされる。特定の例では、ＳＥＡＭモジュールは、システム管理モード（ＳＭＭ）メモリまたは（例えば、インテル（登録商標）ソフトウェアガード拡張（ＳＧＸ））保護メモリを含む、プラットフォーム内の他の保護メモリ領域に対するいかなるメモリ－アクセス権限も有さない。
図２は、本開示の例による（例えば、システム２００を形成する）、ＩＯデバイス１０６（例えば、ＴＤＸ－ＩＯ可能なデバイス）に結合されたホスト２０２（例えば、図１のプロセッサコア１０２の１つまたは複数）のブロック図を示す。特定の例では、ホスト２０２は、信頼ドメインのＴＤＸ－ＩＯプロビジョニングエージェント（ＴＰＡ）２０４、および信頼ドメイン「１」２０６－１および信頼ドメイン「２」２０６－２として示される複数の信頼ドメインを実装するが、任意の単一または複数の信頼ドメインが実装され得る。特定の例では、ホスト２０２は、信頼ドメインを管理するための信頼ドメインマネージャ１０１を含む（例えば、垂直破線は、信頼ドメイン、例えば、ホストＯＳ１１０Ａ、ＶＭＭ１１０Ｂ、およびＢＩＯＳなど１１８、のそれらの間の分離を示す）。特定の例では、仮想マシンモニタ１１０Ｂは、１つまたは複数の仮想マシンを管理（例えば、生成）し、例えば、信頼ドメインマネージャ１０１が、第１の信頼ドメインとしての第１の仮想マシンを第２の（または複数の）仮想マシンおよび第２の（または複数の）信頼ドメイン（複数可）から分離する。特定の例では、ホスト２０２は、ＩＯデバイス１０６との、例えば、その（例えば、ＰＣＩｅ）エンドポイント２１０（例えば、鍵（シンボリックに示される）も有する）との、安全な通信を可能にするために鍵（シンボリックに示される）を有する（例えば、ＰＣＩｅ）ルートポート２０８を含む。特定の例では、信頼ドメインマネージャ１０１およびデバイスセキュリティマネージャ１３６はまた、例えばそれぞれメモリ保護鍵およびセキュアセッション鍵を表す、鍵を有する。
特定の例では、ホスト２０２は、カップリング１０４を介して、例えばセキュアリンク１０４Ａ（例えば、ＰＣＩｅ／コンピュートエクスプレスリンク（ＣＸＬ）規格に従ったリンク）を介して、デバイス２１６に結合される。
特定の例では、ホスト２０２は、トランスポートレベル（例えば、ＳＰＤＭ）仕様および／またはアプリケーションレベル（例えば、ＴＤＩＳＰ）仕様に従って、デバイス２１６に結合される。特定の例では、デバイス１０６は、デバイスシークレット（複数可）、例えば、デバイス証明書２１２、セッション鍵、デバイス「測定」値などを有するデバイスセキュリティマネージャ（ＤＳＭ）１３６を含む。特定の例では、デバイス１０６は、１つまたは複数の物理機能（複数可）を実装する。
特定の例では、デバイス１０６は、デバイス側の第１のデバイスインタフェース（Ｉ／Ｆ）２１４と、１つまたは複数の第２のデバイスインタフェース（複数可）２１６とを含む。特定の例では、デバイス１０６は、それらのインタフェース間のイントラコンテキスト分離をサポートする。
特定の例では、デバイス１０６（例えば、シングルルート入／出力仮想化（ＳＲ－ＩＯＶ）規格に従う）は、複数の仮想マシン（例えば、信頼ドメイン）により共有される。特定の例では、物理機能は、データをデバイスの内外に移動する機能を有するのに対し、データフローをサポートする仮想機能（例えば、第１の仮想機能および第２の仮想機能、例えば、仮想機能は軽量（例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）である）の機能は、構成リソースの制限されたセットをも有する。
特定の例では、ＩＯデバイス１０６は、ＩＯＭＭＵ１２０の制御下で信頼ドメイン（例えば、信頼ドメイン２０６－１または信頼ドメイン２０６－２）のプライベートメモリへのダイレクトメモリアクセスリクエストを実行する。
特定の例では、信頼ドメインは、プライベートメモリ（例えば、図１の信頼ドメインメモリ１１６内）と共有メモリ（例えば、図１の非信頼ドメインメモリ１１４および／または信頼ドメインメモリ１１６内）の両方を有する。特定の例では、ＤＭＡは、保護メモリ（例えば、信頼ドメインのプライベートメモリおよび共有メモリ）を対象とする。
異なるアーキテクチャコンポーネントに対するＩＯＭＭＵ１２０の例示の拡張および変更について、後述される。
図３Ａは、本開示の例による、ＩＯトランスレーション・ルックアサイド・バッファ３０２（ＩＯ ＴＬＢ）を有するＩＯＭＭＵ１２０のブロック図を示す。描かれたＩＯ ＴＬＢ３０２は、例えば、ＰＣＩｅコントローラ３１８（例えば、ＩＤＥエンコーダ／デコーダ３２０を含む）からの、メモリアクセス（例えば、読み出しおよび／または書き込み）リクエスト（例えば、ＩＯデバイス１０６からの）に対する入力を含む。
特定の例では、ＩＯ ＴＬＢ ３０２は、デバイス（例えば、エンドポイント）からの（例えば、仮想）アドレスの入力に対するＩＯ ＴＬＢ（例えば、マッピングのそのキャッシュ）でのヒットに対して、対応するホスト（例えば、物理）アドレスを出力し、および／または（例えば、仮想）アドレスの入力に対するＩＯ ＴＬＢ（例えば、そのマッピングのキャッシュ）におけるミスに対して、メモリ内で（例えば、ページ）ウォークを実行し、デバイスからのアドレスのその入力に対する対応するホスト（例えば、物理）アドレスを決定する。
しかし、その要求が対応する信頼ドメインの信頼されるコンピューティングベースから（またはそのため）でない限り、ＩＯデバイス１０６が保護されたプライベートメモリ（例えば、図１の信頼ドメインメモリ１１６および／またはそのプライベートメモリのための対応するデータを有する任意のデータ構造（例えば、ＩＯＴＬＢのためのマッピングおよび／または変換テーブル）、レジスタなど）にアクセスすることを許可させないことが好ましい場合がある。特定の例では、ＶＭＭ１１０Ｂ（または、ＯＳまたは信頼ドメインの一部ではない他のコンポーネント）が、プライベートメモリだけでなく、そのプライベートメモリ（例えば、図１の信頼ドメインメモリ１１６）に対して対応するデータを有する任意のデータ構造（例えば、ＩＯＴＬＢのためのマッピングおよび／または変換テーブル）、レジスタなどにアクセスしないよう保つことが好ましい。
特定の例では、保護されたプライベートメモリ（例えば、本明細書で説明されるように「ｉｄｅ＿ｔ」（例えば、＝１）でマークされる）に対する要求は、「信頼されない」変換テーブル３２２（例えば、非信頼ドメインメモリ１１４内またはＩＯＭＭＵ１２０内）（例えば、ＶＭＭ１１０Ｂによって管理される）のセットとは別個のものである、信頼される変換テーブル３２４（例えば、保護メモリ１１６内またはＩＯＭＭＵ１２０内にも格納される）（例えば、信頼ドメインマネージャ１０１（例えば、ＴＤＸ－モジュール）によって管理される）のセットに送信される。特定の例では、ＩＯＭＭＵ１２０は、各デバイスについて（例えば、信頼される）変換テーブルを維持する。
特定の例では、別々の「信頼されない」変換テーブル３２２および信頼される変換テーブル３２４の使用は、１つまたは複数のレジスタの別個のセットが、例えば、「信頼されない」変換テーブル３２２の信頼されないルートテーブルのベースアドレスに対するポインタを格納する「信頼されない」ルートテーブルアドレスレジスタ３１２、および、信頼される変換テーブル３２４（例えば、ルートテーブルは、複数のルートエントリを格納し、各ルートエントリは、ＩＯデバイスのためのコンテキストテーブルを参照するためのコンテキストテーブルポインタを含む）の信頼されるルートテーブルのベースアドレスに対するポインタを格納する信頼されるルートテーブルアドレスレジスタ（Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧ）３１６、のそれぞれについて利用されることを意味する。
特定の例では、非プライベートメモリ（例えば、本明細書で説明されるように「ｉｄｅ＿ｔ」でマークされていない（例えば、＝０））に対する要求は、非プライベート変換テーブル３２２（例えば、非信頼ドメインメモリ１１４に格納されている）のセットに送信される。
特定の例では、ＩＯＭＭＵ１２０は、無効化キューのためのレジスタのセットを含む。特定の例では、ＶＭＭ１１０Ｂ（または、ＯＳまたは信頼ドメインの一部ではない他のコンポーネント）が、プライベートメモリを無効化するだけでなく、そのプライベートメモリ（例えば、図１の信頼ドメインメモリ１１６内）を無効化するための対応するデータを有する任意のデータ構造、レジスタなどを読み出さないよう保つことが好ましい。特定の例では、ＩＯＭＭＵ１２０は、信頼されるＩＯＭＭＵレジスタ３１０Ａ～３１０Ｃおよび３１６と信頼される変換テーブル３２４へのアクセスを、信頼ドメインマネージャ１０１以外の何れもしないよう保つ。
特定の例では、異なる信頼ドメインは、１つまたは複数の対応する信頼される変換テーブル３２４、例えば、および、ＩＯＭＭＵレジスタ３１０Ａ～３１０Ｃおよび／または対応するＩＯＭＭＵレジスタ３１０Ａ～３１０Ｃに対する対応する値、を通じてマップされる。
特定の例では、本明細書で説明されるような保護されたプライベートメモリ１１６（例えば、そのページ）の無効化のための要求（例えば、コマンド）は、例えば、信頼される無効化キュー３０６に（信頼ドメインマネージャ１０１（例えば、ＴＤＸ－モジュール）によって）送信される。特定の例では、（例えば、ＴＤＸ－ＩＯのための）信頼される無効化キューテイルレジスタ（Ｔ＿ＩＱＴ＿ＲＥＧ）３１０Ａは、信頼される無効化キュー３０６の末尾（例えば、最後の有効な）エントリのインジケーションを格納し、（例えば、ＴＤＸ－ＩＯのための）信頼される無効化キューヘッドレジスタ（Ｔ＿ＩＱＨ＿ＲＥＧ）３１０Ｂは、先頭（例えば、信頼される無効化キュー３０６の最初の有効な）エントリのインジケーションを格納し、例えば、信頼ドメインマネージャ１０１（例えば、のみ）によってアクセス可能なそれらのレジスタおよび／またはＩＯＭＭＵ１２０内のそれらのレジスタとともに、（例えば、ＴＤＸ－ＩＯのための）信頼される無効化キューアドレスレジスタ（Ｔ＿ＩＱＡ＿ＲＥＧ）３１０Ｃは、信頼される無効化キュー３０６のベースアドレス（例えば、およびサイズ）のインジケーションを格納する。
特定の例では、本明細書で説明されるような非プライベートメモリ１１４（例えば、そのページ）の無効化のための要求（例えば、コマンド）は、例えば、信頼されない無効化キュー３０４に（仮想マシンモニタ１１０Ｂによって）送信される。特定の例では、（例えば、ＴＤＸ－ＩＯのためでない）「信頼されない」無効化キューテイルレジスタ（ＩＱＴ＿ＲＥＧ）３０８Ａは、「信頼されない」無効化キュー３０４の末尾（例えば、最後の有効な）エントリのインジケーションを格納し、（例えば、ＴＤＸ－ＩＯのためのでない）「信頼されない」無効化キューヘッドレジスタ（ＩＱＨ＿ＲＥＧ）３０８Ｂは、「信頼されない」無効化キュー３０４の先頭（例えば、最初の有効な）エントリのインジケーションを格納し、例えば、ＶＭＭ１１０Ｂ（例えば、のみ）によってアクセス可能なそれらのレジスタおよび／またはＩＯＭＭＵ１２０内のそれらのレジスタとともに、（例えば、ＴＤＸ－ＩＯのためでない）「信頼されない」無効化キューアドレスレジスタ（ＩＱＡ＿ＲＥＧ）３１０Ｃは、信頼されない無効化キュー３０４のベースアドレス（例えば、およびサイズ）のインジケーションを格納する。
特定の例では、無効化要求は、サービスされ、例えば、対応するレジスタ（複数可）が更新され、例えば、したがって先頭及び末尾ポインタを更新する。特定の例では、無効化要求は、（ｉ）第１の仮想マシン（例えば、または信頼ドメイン）からメモリ（例えば、ページ）を取り出して、別の仮想マシン（例えば、または信頼ドメイン）に与えること（例えば、そのメモリから第１の仮想マシンのデータをクリアした後）、（ｉｉ）仮想マシン（例えば、信頼ドメイン）を削除すること、および／または（ｉｉｉ）グローバルリセット要求に応じることである。
特定の例では、レジスタは、ＩＯＭＭＵ１２０をＴＤＭ（例えば、ＴＤＸ）モード内にセットするため、例えば、レジスタ３１０Ａ～３１０Ｃ、レジスタ３１６、および／または信頼されるテーブル３２４（例えば、「ｉｄｅ＿ｔ」または「ｔビットタグ」がセットされている場合）を使用するため、の制御レジスタ（ＴＤＸ＿ＭＯＤＥ）３１４Ａ（例えば、ＩＯＭＭＵ１２０内）を含む。特定の例では、レジスタは、ＩＯＭＭＵ１２０にコマンド、例えば、ＴＤＸ－ｍｏｄｅを有効／無効にするコマンドなどを送信（例えば、格納）するためのコマンドレジスタ（ＥＣＭＤ＿ＲＥＧ）３１４Ｂ（例えば、ＩＯＭＭＵ１２０内）を含む。特定の例では、レジスタは、ＩＯＭＭＵ１２０に対するグローバルコマンド、例えば、グローバルリセットを実行する（例えば、メモリ内のすべてのブロック（例えば、ページ）をクリアする）コマンド、を格納するためのグローバルコマンドレジスタ（ＧＣＭＤ＿ＲＥＧ）３１４Ｃ（例えば、ＩＯＭＭＵ１２０内）を含む。
特定の例では、信頼ドメインマネージャ１０１（例えば、ＴＤＸ－モジュール）は、信頼されるＩＯＭＭＵレジスタ３１０Ａ～３１０Ｃおよび３１６と信頼される変換テーブル３２４とを管理する。
特定の例では、ＶＭＭ１１０Ｂ １０１は、他のＩＯＭＭＵレジスタ３０８Ａ～３０８Ｃおよび３１２と他の変換テーブル３２２を管理する。
図３Ｂは、本開示の例による、図３ＢのＩＯＭＭＵのための変換テーブル３２２および信頼される変換テーブル３２４のブロック図を示す。特定の例では、ページウォークを実行する階層は、図３Ｂに示すように、例えば、仮想アドレス（例えば、信頼ドメインのためのゲスト物理アドレス）の入力に対して対応する物理アドレスを出力する。特定の例では、信頼される変換テーブル３２４は、信頼ドメインのプライベートメモリ用のセキュア拡張ページテーブル（ｓｅｃＥＰＴ）３２６（例えば、ＴＤキー（例えば、ＴＤ ＫｅｙＩＤ）ごと）、および／または、（ｉ）複数の信頼ドメイン間（例えば、しかし共有ＥＰＴがＴＤ ＫｅｙＩＤを提供できない）でおよび／または（ｉｉ）仮想マシンモニタ１１０Ｂと共有される保護メモリのための共有拡張ページテーブル（ｓｈａｒｅｄＥＰＴ）３２８を含む。
特定のＩ／Ｏメモリコントローラ（例えば、ＩＯＭＭＵ１２０）（例えば、参照として後述するスケーラブルモードにおいて）は、ＤＭＡ要求における仮想アドレス（ＶＡ）を用いて（例えば、処理アドレス空間識別子（ＰＡＳＩＤ）プレフィックスありまたはなしで）ＩＯデバイスがメモリにアクセスすることを可能にする。特定の例では、Ｉ／Ｏメモリコントローラ（例えば、ＩＯＭＭＵ）は、変換テーブルにおいて構成されたＰＡＳＩＤを使用して、またはＤＭＡ要求で受信されたＰＡＳＩＤを用いて、ＶＡを対応する物理アドレス（ＰＡ）に変換する。
特定の例では、Ｉ／Ｏメモリコントローラ（例えば、ＩＯＭＭＵ １２０）は、ページテーブルウォークが成功した後、内蔵ＩＯＴＬＢ（例えば、仮想アドレスから物理アドレスへのマッピングを格納する内部のデータストレージ）に変換をプッシュする。特定の例では、変換テーブル３２２（例えば、ＩＯＭＭＵ１２０および／またはＩＯＴＬＢ３０２に格納される）は、本開示の例によるＤＭＡリマッピング構造（例えば、ルートテーブルで開始する）を含む。描かれた（スケーラブル）ルートテーブルは、そのエントリが次にＰＡＳＩＤテーブルを指すＰＡＳＩＤディレクトリを指す（上位または下位スケーラブル）コンテキストテーブルにおけるデバイス（例えば、機能）のエントリを指すバスエントリ（例えば、０から２５５）を含み、ＰＡＳＩＤテーブルはそのエントリが第１レベルページテーブル（ＦＬＰＴ）ポインタおよび／または第２レベルページテーブル（ＳＬＰＴ）ポインタを含む値を含む。
特定の例では、信頼される変換テーブル３２４（例えば、ＩＯＭＭＵ１２０および／またはＩＯＴＬＢ３０２に格納される）は、本開示の例によるＤＭＡリマッピング構造（例えば、ルートテーブルで開始する）を含む。描かれた（スケーラブル）ルートテーブルは、そのエントリが次にＰＡＳＩＤテーブルを指すＰＡＳＩＤディレクトリを指す（例えば、下位または上位スケーラブル）コンテキストテーブルにおけるデバイス（例えば、機能）のエントリを指すバスエントリ（例えば、０－２５５）を含み、ＰＡＳＩＤテーブルは、そのエントリが（例えば、ＴＤキー（例えば、ＴＤ ＫｅｙＩＤ）を用いて保護されたメモリをマッピングする）セキュア拡張ページテーブル（ｓｅｃＥＰＴ）３２６、または、ｓｅｃＥＰＴと（例えば、ＴＤのプライベートおよび共有メモリをマッピングする）共有拡張ページテーブル（ｓｈａｒｅｄＥＰＴ）３２８との組み合わせへのポインタを含む値を含む。
特定の例では、アドレス変換ハードウェア（例えば、ＩＯＭＭＵ１２０）に現れる各インバウンド要求は、要求を発信するデバイスを識別することを必要とする。Ｉ／Ｏトランザクションの発信元を識別する（例えば、１６ビット）属性は、ソースＩＤと称され得る。特定の例では、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）デバイスの場合、ソースＩＤは、ＰＣＩ Ｅｘｐｒｅｓｓトランザクション層ヘッダの要求者識別子であり、特定の例では、例えば、そのＰＣＩバス番号／デバイス番号／ファンクション番号から構成されるデバイスの要求者識別子は、設定ソフトウェアによって割り当てられ、要求を開始したハードウェア機能を一意に識別する。
図４は、本開示の例による、ＩＯＭＭＵ１２０を含む非コヒーレントからコヒーレントへのブリッジ４００のブロック図を示す。特定の例では、非コヒーレントからコヒーレントへのブリッジ４００は、例えば、（例えば、マルチキートータルメモリ暗号化（ＭＫＴＭＥ））キーフィルタ４０４を含む、（例えば、ＩＯデバイス１０６からメモリにアクセスする要求を受信するための）インバウンドトランザクションキャッシュ（ＩＴＣ）４０２を含む。
特定の例では、プロセッサ（例えば、ＳｏＣ）のＭＫＴＭＥ機能は、ソフトウェアがメモリ暗号化のために１つまたは複数の別個の鍵を用いることを可能にし、例えば、ＴＤＸと共に用いられる場合、各信頼ドメインによって用いられるメモリに対して別個の鍵を介して機密性を提供する。特定の例では、非コヒーレントからコヒーレントへのブリッジ４００は、インバウンドリクエストプロセッサ（ＩＲＰ）４０８（例えば、メモリに接続するため）を含み、例えば、サービスのためにＩＯデバイス１０６からメモリに要求を送信し、および／または要求に対してメモリから戻る応答（例えば、マッピング）を受信する（例えば、（例えば、ＭＫＴＭＥ）キーフィルタ４１０を含む）。特定の例では、非コヒーレントからコヒーレントへのブリッジ４００は、（例えば、要求に対する応答をＩＯデバイス１０６に送信するために）アウトバウンドトランザクションキャッシュ（ＯＴＣ）４０６を含む。
［インタフェースレベル変更］
［一次インタフェース］
特定の例では、ＩＯＭＭＵ１２０は、デバイスから新たな入力（例えば、受信したＴＬＰ（例えば、制御パケットではない）のＩＤＥプレフィックスにおけるＴビットの状態として「ｉｄｅ＿ｔ」、例えばＴビットは、セットされる場合、信頼ドメイン内から発信されたＴＬＰを示す）を取得する。特定の例では、ＩＤＥプレフィックスなしで受信したＴＬＰの場合、この入力は０である。特定の例では、ＩＯＭＭＵ１２０は、最終の適用可能出力における物理アドレスが信頼ドメイン（例えば、ＴＤＸ）ＫｅｙＩＤ（ｋｉｄ）を有することができるかどうかを示す出力（「ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄ」）を生成する。
［二次インタフェース］
特定の例では、ＰＣＩｅ ＴＬＰで送信されるＴビットの設定をシグナリングするために、ＩＯＭＭＵ１２０は、ＨＩＯＰ（例えば、そのＯＴＣ４０６）によってオンチップシステムファブリック（ＯＳＦ）エージェント（例えば、ＩＲＰ４０８）に転送される信号ｉｄｅ＿ｔを出力する。特定の例では、ＩＯＭＭＵ１２０は、メッセージが信頼される無効化キュー（例えば、図３Ａの信頼される無効化キュー３０６）からの記述子に応答して生成された場合にｉｄｅ＿ｔを１に設定し、「通常の」無効化キュー（例えば、図３Ａの無効化キュー３０４）からの記述子に応答して生成されたメッセージにはｉｄｅ＿ｔを０に設定する。
特定の例では、二次インタフェースは、メッセージシグナルド割り込み（ＭＳＩ）書き込み、例えば、特殊なメモリ範囲への書き込みを生成するためにも使用され、それらの書き込みに対するａｌｌｏｗ＿ｔｄｘ＿ｋｉｄは０であると仮定される。
特定の例では、二次インタフェースは、無効化ウェイト記述子の「ステータスアドレス」フィールドによって指定されたアドレスに、無効化ウェイト記述子の「ステータスデータ」フィールドを取得した値を格納するための書き込みを生成するためにも用いられる。特定の例では、それらの書き込みのためのａｌｌｏｗ＿ｔｄｘ＿ｋｉｄは、無効化ウェイト記述子がどの無効化キュー（通常または信頼される）から処理されたかにかかわらず、常に０である。
［メモリインタフェース］
特定の例では、メモリサブシステムへのアクセスの物理アドレスがＴＤＭ（例えば、ＴＤＸ）ＫｅｙＩＤを有することができるかどうかを示すために、ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄと呼ばれる新たな信号（値）が、このインタフェースに追加される。
特定の例では、メモリインタフェースは、（ｉ）通常および信頼される変換テーブルから生じるページウォークの一部として変換テーブルエントリへのフェッチのために、（ｉｉ）第１および第２レベルページング構造においてアドレス／データ（Ａ／Ｄ）ビット更新をアトミックに実行するために、（ｉｉｉ）ｐｏｓｔｅｄ割り込み記述子（ＰＩＤ）に対するアトミックな更新を実行するために、（ｉｖ）通常および信頼される無効化キューから無効化記述子へのフェッチのために、および／または、（ｖ）ページ要求キューへの書き込みのために、ＩＯＭＭＵ１２０によって用いられる。
特定の例では、１つまたは複数のレジスタが、本明細書の開示を実装するために用いられる。例えば、（例えば、制御）値を１つまたは複数のレジスタに格納する命令をデコードおよび実行することによって、である。
図５は、本開示の例による、ＩＯＭＭＵ（例えば、およびＶＴ－ｄ）レジスタ５００のテーブルである。図５において、信頼ドメインのための入／出力拡張を実装するために用いられる特定のアーキテクチャレジスタは太字で示され、マイクロアーキテクチャレベルレジスタの追加は下線で描かれる。特定の例では、レジスタのアクセスポリシーグループは、例えば、演算のＴＤＸ＿ＭＯＤＥにある場合、セキュリティのために変更される。特定の例では、ＩＯＭＭＵは、信頼されるルートテーブルアドレスレジスタ（Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧ）３１６、信頼される無効化キューテイルレジスタ（Ｔ＿ＩＱＴ＿ＲＥＧ）３１０Ａ（例えば、ＴＤＸ－ＩＯ用）、信頼される無効化キューヘッドレジスタ（Ｔ＿ＩＱＨ＿ＲＥＧ）３１０Ｂ（例えば、ＴＤＸ－ＩＯ用）、信頼される無効化キューアドレスレジスタ（Ｔ＿ＩＱＡ＿ＲＥＧ）３１０Ｃ（例えば、ＴＤＸ－ＩＯ用）、ＩＯＭＭＵ１２０をＴＤＭ（例えば、ＴＤＸ）モードに設定する（またはそれから外す）ためのレジスタ（ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ）３１４Ａ、および／またはＩＯＭＭＵにコマンドを発信するため（例えば、ＴＤＸモードに配置するまたはそれから外すため）のインタフェースとしてのコマンドレジスタ（ＥＣＭＤ＿ＲＥＧ）３１４Ｂを含む。特定の例では、「標準」コマンド、レジスタなどは、信頼ドメインのために用いられない、例えば、信頼ドメインのための入／出力拡張を実装するために用いられない、コマンド、レジスタなどを指す。
図６は、例えば、信頼されるルートテーブル（例えば、図３Ｂの信頼される変換テーブル３２４の信頼される拡張ルートテーブル）へのベースアドレスを格納するための、本開示の例による信頼されるルートテーブルアドレスレジスタ３１６の例示フォーマットである。
図７は、例えば、信頼される無効化キュー（例えば、図３Ａの信頼される無効化キュー３０６）の先頭（例えば、複数の要素の先頭要素）のインジケーションを格納するための、本開示の例による信頼される無効化キューヘッドレジスタ３１０Ｂの例示フォーマットである。
図８は、例えば、信頼される無効化キュー（例えば、図３Ａの信頼される無効化キュー３０６）の末尾（例えば、複数の要素の末尾要素）のインジケーションを格納するための、本開示の例による信頼される無効化キューテイルレジスタ３１０Ａの例示フォーマットである。
図９は、例えば、信頼される無効化キュー（例えば、図３Ａの信頼される無効化キュー３０６）のベースアドレス（例えば、およびサイズ）のインジケーションを格納するための、本開示の例による信頼される無効化キューアドレスレジスタ３１０Ｃの例示フォーマットである。
図１０は、例えば、ＩＯＭＭＵが信頼ドメインモード（例えば、ＴＤＸ－ｍｏｄｅ）であるかどうかを制御する（例えば、コマンド）値を格納する、本開示の例による信頼ドメイン（例えば、信頼ドメイン拡張（ＴＤＸ））モードレジスタ３１４Ａの例示フォーマットである。
図１１は、本開示の例による信頼ドメインＩＯ機能列挙を有する（例えば、プロセッサおよび／またはＩＯＭＭＵ内のレジスタの１つとしての）拡張機能レジスタ１１００の例示フォーマットであり、例えば、列挙要求に応答して、ハードウェアが信頼ドメイン拡張－入／出力（ＩＯ）サポート（例えば、ＴＤＸ－ＩＯ）機能をサポートしているか（例えば、かつ、それらのレジスタが予約されている（例えば、無効である）かどうか）を示す値（複数可）を格納することである。
特定の例では、ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ１１００が０の場合にレジスタ（例えば、信頼されるＩＯＭＭＵレジスタ３１０Ａ～３１０Ｃおよび３１６）が予約されてゼロ値（ＲｓｖｄＺ）を格納することを実装が保証できなければ、それらのレジスタの書き込み（適用可能であれば）がＩＯＭＭＵ動作の観点から実際上ノーオペレーション（Ｎｏ－Ｏｐｓ）であることが保証されるべきである。
特定の例では、次のすべての条件／依存性が満たされる場合にのみ、ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯは１である。（ｉ）ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯのデフォルト・ハードウェア・リセットが１であること、（ｉｉ）ＥＣＡＰ＿ＲＥＧ．ＳＭＴＳ＝１（スケーラブルモード・サポートの存在）であること、（ｉｉｉ）有効ホスト・アドレス幅（例えば、最大物理プラットフォーム・アドレス（ＭＡＸ＿ＰＡ）でのハードウェア自律幅（ＨＡＷ）デフィーチャ包含後）が５２ビットであること、（ｉｖ）ＴＤＸ－ＩＯデフィーチャ（下記参照）がオフであること。特定の例では、ＴＤＸ－ＩＯ機能は、（例えば、プロセッサおよび／またはＩＯＭＭＵのレジスタの１つとしての）機能デフィーチャレジスタのビット（例えば、ＴＤＸ－ＩＯのビット３）を用いて完全にデフィーチャされることが可能である。
特定の例では、レジスタのセットは、適切な成功／失敗およびそれにより障害報告を伴う、例えば、ＴＤＸ－ＩＯのＳＥＴ＿ＴＤＸ＿ＭＯＤＥコマンドをサポートするための以下のように拡張を伴う、ＩＯＭＭＵへのコマンド送信（例えば、「拡張コマンド」と呼ばれる）のために用いられる。
図１２は、例えば、ＩＯＭＭＵが拡張コマンドレジスタ（ＥＣＭＤ＿ＲＥＧ）３１４Ｂを介して発行されたコマンドに関する状態（複数可）を報告するための、本開示の例による（例えば、プロセッサおよび／またはＩＯＭＭＵ内のレジスタの１つとしての）拡張コマンドステータスレジスタ１２００の例示フォーマットである。
図１３は、本開示の例による、例えば、列挙要求に応じて、ハードウェアが（例えば、ＳＥＴ＿ＴＤＸ＿ＭＯＤＥを）サポートするかどうかを示す値（複数可）を拡張コマンドレジスタ（ＥＣＭＤ＿ＲＥＧ）３１４Ｂを通じて格納する、（例えば、プロセッサおよび／またはＩＯＭＭＵ内のレジスタの１つとしての）拡張コマンド機能レジスタ１３００の例示フォーマットである。
図１４は、例えば、ＩＯＭＭＵが信頼ドメインモード（例えば、ＴＤＸ－ｍｏｄｅ）のために実行する演算（複数可）、例えば、ＩＯＭＭＵをＴＤＸ－ＩＯモードに（または、ＴＤＸ－ＩＯモードを外すよう）設定すること、を制御する（例えば、コマンド）値を格納する、本開示の例による拡張コマンドレジスタ３１４Ｂの例示フォーマットである。
図１５は、例えば、進行中であるか完了したコマンド、例えば、ＩＯＭＭＵが拡張コマンドレジスタ（ＥＣＭＤ＿ＲＥＧ）３１４Ｂを介して発行されたコマンドに関する応答を報告するための、本開示の例による（例えば、プロセッサおよび／またはＩＯＭＭＵ内のレジスタの１つとしての）拡張コマンド応答レジスタ１５００の例示フォーマットである。
［ＶＴベースアドレスレジスタ（ＶＴＢＡＲ）内のレジスタ（例えば、ＳＥＡＭ＿ＯＳ＿Ｗポリシーグループレジスタ）の配置］
特定の例では、レジスタは、保護メモリイネーブルレジスタ（ＰＭＥＮ）、保護ローメモリベースレジスタ（ＰＬＭＢＡＳＥ）、保護ローメモリリミットレジスタ（ＰＬＭＬＩＭＩＴ）、保護ハイメモリベースレジスタ（ＰＨＭＢＡＳＥ）、及び保護ハイメモリリミットレジスタ（ＰＨＭＬＩＭＩＴ）を含む。特定の例では、ＰＭＥＮは、設定された場合、ＰＬＭＢＡＳＥ、ＰＬＭＬＩＭＴ、ＰＨＭＢＡＳＥ、ＰＨＭＬＩＭＩＴレジスタを介するＤＭＡ保護メモリ領域のセットアップを可能にする。
特定の例では、ＰＭＥＮ、ＰＬＭＢＡＳＥ、ＰＬＭＬＩＭＩＴ、ＰＨＭＢＡＳＥ、およびＰＨＭＬＩＭＩＴレジスタは、ＨＩＯＰでシャドウされ、例えば、ＨＩＯＰは、ＩＯＭＭＵのＩＯＭＭＵ ＳＡＩポリシーグループレジスタもシャドウする。特定の例では、ＩＯＭＭＵ ＳＡＩポリシーグループレジスタは、ＩＯＭＭＵ ＶＴＢＡＲのオフセット０ｘＦ１０に位置する。
特定の例では、ＴＤＸ－ＩＯは、それらのレジスタを（例えば、ＳＥＡＭ＿ＯＳ＿Ｗポリシーグループによってカバーされる）保護レジスタにする。
特定の例では、ＨＩＯＰシャドウロジックに新たなポリシーグループを追加する必要があることを避け、ＨＩＯＰシャドウロジックが（例えば、０ｘＦ１０とは）異なるオフセットを用いる必要があることを避けるために、ＩＯＭＭＵは読み出しアクセス制御（ＲＡＣ）、書き込みアクセス制御（ＷＡＣ）、制御ポリシー（ＣＰ）のＳＥＡＭ＿ＯＳ＿Ｗポリシーグループレジスタを、特定のオフセット（例えば、それぞれオフセット０ｘＦ１０、０ｘＦ１８、および０ｘＦ２０）で位置付けする。
［グローバルコマンドレジスタ－処理セットルートテーブルポインタ（ＳＲＴＰ）ビット］
特定の例では、グローバルコマンドレジスタ（ＧＣＭＤ＿ＲＥＧ）３１４Ｃを介してセットルートテーブルポインタ（ＳＲＴＰ）ビットを設定することは、非ＩＯ ＶＴ－ｄ仕様定義から変化しない、例えば、レガシルートポインタを内部コピーにラッチ（例えば、内部／外部ドレイン、グローバル無効化などを伴う）し、予想外のレジスタ値などから他の好ましくない影響が生じないようにする。
特定の例では、ＴＤＸモードの場合、信頼ドメインマネージャ（例えば、ＴＤＸ－モジュール）は、ＧＣＭＤ＿ＲＥＧ（ＳＥＡＭに制御される書き込みアクセス）およびにＲＴＡＤＤＲ＿ＲＥＧのオーナシップ取り、信頼ドメインマネージャ（例えば、ＴＤＸ－モジュール）が、例えば、ＶＭＭによってプログラムされるＲＴＡＤＤＲ＿ＲＥＧがスケーラブルモードまたはアボートのいずれかに設定される変換モードを持つことを保証するようにする。
［拡張コマンド（ＥＣＭＤ）追加－「ＳＥＴ＿ＴＤＸ＿ＭＯＤＥ」コマンドのサポート］
特定の例では、拡張コマンド（ＥＣＭＤ）レジスタ（例えば、図３Ａ～３Ｂの拡張コマンドレジスタ（ＥＣＭＤ＿ＲＥＧ）３１４Ｂ）は、適用可能なエラー／互換性チェックに基づくＳ／Ｗへの対応する応答（例えば、成功／失敗）フィードバックとともにＩＯＭＭＵ１２０への新たなＶＴ－ｄコマンド発信インタフェースである。これは、コマンドがエラーチェックにかかわらず常に実行され、最終的にデータパス動作における障害／フォルト検出を呼び出す他のＩＯＭＭＵ状態に対する好ましくない影響を含む他のレジスタベースのコマンド（例えば、ＧＣＭＤを介するＳＲＴＰ）と比較して、Ｈ／ＷとＳ／Ｗの間のよりきれいな契約である。特定の例では、ソフトウェアは、ＩＯＭＭＵによる誤動作／互換性のないコマンド処理について更新される。
特定の例では、（例えば、ＩＯＭＭＵのための様々な性能監視（Ｐｅｒｆｍｏｎ）コマンドに対するアーキテクチャサポートを伴い）、ＥＣＭＤは、ＩＯＭＭＵ上でＴＤＸモードを有効化／無効化するための新たなコマンド「Ｓｅｔ ＴＤＸ Ｍｏｄｅ」（例えば、アーキテクチャ的）をサポートする。特定の例では、フロー（例えば、ＳＲＴＰ、セット・インタラプト・リマップ・テーブル・ポインタ（ＳＩＲＴＰ）など）がＥＣＭＤに転送される。特定の例では、ＥＣＭＤレジスタ（コマンドを発信するために用いられる）は、ＳＥＡＭ＿ＯＳ＿Ｗポリシーグループに配置される。特定の例では、ＥＣＭＤに加えて、ＧＣＭＤ、保護メモリ範囲（ＰＭＲ）関連レジスタ、およびＲＴＡＤＤＲがＳＥＡＭ＿ＯＳ＿Ｗポリシーグループに配置される。
図１６は、本開示の例による、処理セット信頼ドメイン（例えば、信頼ドメイン拡張（ＴＤＸ））モードビット１６００の例示フォーマットである。
特定の例では、ＩＯＭＭＵにおけるＥＣＭＤ＿ＲＥＧ．ＣＭＤ＝ＳＥＴ＿ＴＤＸ＿ＭＯＤＥコマンド処理（例えば、すべての関連する動作を伴う）は、以下の疑似コード（ここで//はコメント／注釈の前にある）のようになる。
IF ERESP.IP = 1
GOTO END // NOP if any ECMD op is ongoing.
ERESP.IP = 1 TM = TDX_MODE_REG.TM
T_TTM = T_RTADDR.TTM
TTM = RTADDR.TTM
If any GCMD command (SRTP, SIRTP, SFL, WBF) or PMR Enabling flow in progress in IOMMU.
ERESP.SC = OTHER_COMMAND_ACTIVE
ERESP.IP = 0
GOTO END
IF ECMD_CAP0_REG.STDXS == 0 // If SET_TDX_MODE not supported
ERESP.SC = UNSUPPORTED COMMAND
ERESP.IP = 0
GOTO END
// If request is to set TDX mode, then command fails if
// a) Trusted and untrusted TTMs are not equal
// b) Both TTMs are not in Scalable mode and in Abort DMA mode
IF ((TM == 1) & (TTM != T_TTM || TTM == LEGACY || TTM === EXTENDED )
ERESP.SC = SET TDX MODE CMD FAIL
ERESP.IP = 0
GOTO END
// Success Path
Block i/p primary interface and flush pipeline to make IOMMU empty.
Globally invalidate TLB, caches.
Latch register below values:
HARDWARE_T_RTADDR.RTA = T_RTADDR.RTA
HARDWARE_RTADDR.RTA = RTADDR.RTA
HARDWARE_T_RTADDR.TTM = T_TTM
HARDWARE_RTADDR.TTM = TTM
HARDWARE_TDX_MODE.L = TDX_MODE_REG.L
HARDWARE_TDX_MODE.TM = TM
Perform interface unblock and External Drain for GO and wait for Ack.
// Update state of TM in ESTS0_REG.TM
ESTS0_REG.TM = HARDWARE_TDX_MODE.TM
ERESP.SC = SUCCESS
ERESP.IP = 0
END:
特定の例では、ＥＣＭＤ＿ＣＡＰ０．ＳＴＤＸＳはＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯが１であることに依存する／条件とされ、例えば、ＴＤＸ－ＩＯ機能がないと、Ｓｅｔ ＴＤＸ Ｍｏｄｅコマンドのサポートはない。特定の例では、ＴＤＸ－ＩＯについて、信頼ドメインマネージャ（例えば、ＴＤＸモジュール）は、（例えば、信頼されるＤＭＡ要求変換に対する任意のテレメトリベースの攻撃を防止するために、）例えば、すべてのカウンタが無効になり、すべての構成、フィルタ、フリーズおよびオーバーフローステータスレジスタがそれらのデフォルト値に設定される結果となるＥＣＭＤコマンド「ＲＥＳＥＴ＿ＰＥＲＦＯＲＭＡＮＣＥ＿ＣＯＵＮＴＥＲ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮ」を介して、ＴＤＸ＿ＭＯＤＥに移行するためのＩＯＭＭＵ初期化段階の一部として、パフォーマンスカウンタの構成もリセットする。
無効化キュー処理
特定の例では、ＴＤＸ－ＩＯ機能をサポートするために、ＩＯＭＭＵは、２セットの無効化キュー（ＩＱ）、例えば、ＳＥＡＭ＿ＯＳ＿Ｗ ＰＧにおける、それにより演算のＴＤＸ＿ＭＯＤＥにおけるＳＥＡＭ制御における、例えば、ＶＭＭによって維持される非信頼ドメイン（例えば、「通常」）ＩＱ（例えば、図３Ａの無効化キュー３０４）およびアーキテクチャ上の信頼される無効化キュー（ＴＩＱ）（例えば、図３Ａの信頼される無効化キュー３０６）を持つ。
特定の例では、ＴＩＱについて、別個のベースアドレス、先頭及び末尾ポインタがアーキテクチャ的に存在するが、関連する障害報告のためのＩＱ関連レジスタの１セットのみが存在する。
特定の例では、ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯが１である場合、ＩＯＭＭＵは、ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ値とは独立して、信頼されるおよび信頼されない無効化キューの間でラウンドロビンし、例えば、ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯが０であれば、ＩＯＭＭＵは既存の信頼されないＩＱからのみのフェッチをデフォルトとする。
ＴＤＸ－ＩＯ機能を有する特定の例では、一度にフェッチされ処理される１つのアクティブＩＱ（信頼されないまたは信頼される）があり、関連するフォルトがある場合、それは記録され、ＩＱフォルト関連レジスタに従ったアクションが取られるであろう。特定の例では、ＭＳＩはＶＭＭ／ホストＯＳによって処理されるため、セキュリティは障害報告には関連しない。特定の例では、保留中のフォルトは、それがソフトウェアによって処理されるまで、すべてのＩＱ／ＴＩＱ関連処理を停止させるだろう。
特定の例では、ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ＝１の場合のＩＯＭＭＵ動作は、以下のように要約されることができる。
IQA_HAS_ENTRIES = (IQH_REG != IQT_REG)
T_IQA_HAS_ENTRIES = (T_IQH_REG != T_IQT_REG)
IF ECAP_REG.TDXIO && IQA_HAS_ENTRIES && (LAST_PROCESSED_QUEUE == T_IQ || ~T_IQA_HAS_ENTRIES)
IQ_DESC_BASE = IQA_REG.IQA
IQ_OFFSET = IQH_REG.QH
IQ_DW = IQA.DW
LAST_PROCESSED_QUEUE = IQ
ELIF ECAP_REG.TDXIO && T_IQA_HAS_ENTRIES && (LAST_PROCESSED_QUEUE == IQ || ~IQA_HAS_ENTRIES)
IQ_DESC_BASE = T_IQA_REG.IQA
IQ_OFFSET = T_IQH_REG.QH
IQ_DW = T_IQA.DW
LAST_PROCESSED_QUEUE = T_IQ
ENDIF
DESC_WIDTH = IQ_DW ? 256b : 128b
Load descriptor of DESC_WIDTH from offset IQ_OFFSET in IQ at IQ_DESC_BASE
特定の例では、ハードウェアを簡略化するために、ＴＤＸモードにかかわらずラウンドロビン動作が維持される。特定の例では、ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ＝１の場合、ＴＤＸモード＝０であれば、ＴＤＸ－モジュールが期待する動作／要件に従って信頼されるＩＱは常に空になり、したがって、適用可能であれば、最初のＩＦ条件のみが満たされることになるだろう。信頼される変換ウォークのためのＩＯＭＭＵサポート
以下、ｉｄｅ＿ｔ＝１で入力されるリクエストのための信頼される変換／ウォークをサポートするための、特定のＩＯＭＭＵにおけるアーキテクチャレベルの変更について説明する。
［キャッシュ／ＴＬＢ拡張］
ＩＯＴＬＢ
特定の例では、ＩＯＴＬＢは、新たなタグビット「Ｔｒｕｓｔｅｄ」で拡張される。特定の例では、ＩＯＴＬＢが埋められる場合、このタグビットは、（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）に設定される。特定の例では、ＩＯＴＬＢが検索される場合、トランザクションの（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）は、Ｔｒｕｓｔｅｄビットと比較されて一致を検出する。特定の例では、ＩＯＴＬＢタグのパリティ生成および／または検証は、Ｔｒｕｓｔｅｄビットを含む。特定の例では、同じ挙動は、ＩＯＴＬＢパイプラインにおいて同様に、（例えば、マイクロアーキテクチャレベルでの）変換タイプキャッシュ（ＴＴＣ）の読み出しおよび／または照合にも適用される。
［ＰＡＳＩＤテーブルエントリキャッシュ］
特定の例では、ＰＡＳＩＤテーブルエントリキャッシュ（ＰＴＣ）は、新たなタグビット－Ｔｒｕｓｔｅｄで拡張される。特定の例では、ＰＴＣが埋められる場合、このタグビットは、（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）に設定される。特定の例では、ＰＴＣが検索される場合、トランザクションの（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）は、Ｔｒｕｓｔｅｄビットと比較されて一致を検出する。特定の例では、ＰＴＣタグのパリティ生成および検証は、Ｔｒｕｓｔｅｄビットを含むべきである。
［コンテキストエントリキャッシュ］
特定の例では、コンテキストエントリキャッシュ（ＣＴＣ）は、新たなタグビット－Ｔｒｕｓｔｅｄで拡張される。特定の例では、ＣＴＣが埋められる場合、このタグビットは、（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）に設定される。特定の例では、ＣＴＣが検索される場合、トランザクションの（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）は、ＴＤＸビットと比較されて一致を検出する。特定の例では、ＣＴＣタグのパリティ生成および検証は、Ｔｒｕｓｔｅｄビットを含むべきである。特定の例では、タグ／ルックアップアレイがＣＴＣと共有される場合、これは同様にＴＴＣに論理的に拡張する。
［ルートテーブル選択］
特定の例において、ＩＯＴＬＢミスにおいて（例えば、マッピングがＩＯＴＬＢにないので、変換テーブルからウォークが実行される）、ＩＯＭＭＵが演算を実行するためにルートテーブルにアクセスする場合、ＩＯＭＭＵは、関連する入力される要求の（ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）に基づいて、ＨＡＲＤＷＡＲＥ＿ＲＴＡＤＤＲ＿ＲＥＧおよびＨＡＲＤＷＡＲＥ＿Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧの間で選択する。特定の例では、ＴＤＸモードの場合、変換のために受信された要求がｉｄｅ＿ｔ＝＝１であれば、ＨＡＲＤＷＡＲＥ＿Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧが選択され、その他の場合、すべての他のケースにおいてＨＡＲＤＷＡＲＥ＿ＲＴＡＤＤＲ＿ＲＥＧが選択される。
ＲＴＡＤＤＲ ＝ （ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ）？ ＨＡＲＤＷＡＲＥ＿Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧ．ＲＴＡ ： ＨＡＲＤＷＡＲＥ＿ＲＴＡＤＤＲ＿ＲＥＧ．ＲＴＡ
［ＴＤＸ－ＩＯの信頼される変換のための新たなＶＴ－ｄフォルト及び関連するチェック］
特定の例では、ＵＲはサポートされていない要求、ＣＡはコンプリータのアボート、ＩＲは割り込みリマッピング、ＮＡは適用不可である。
特定の例では、（例えば、ＰＡＳＩＤあり、または、なしで）リマッピングハードウェアが変換要求を正常に処理できなければ、データなしの変換完了が返され、例えば、リマッピングハードウェアがこのエンドポイントからの変換要求をサポートしないように構成されていれば完了時にＵＲ（Ｕｎｓｕｐｐｏｒｔｅｄ Ｒｅｑｕｅｓｔ）のステータスコードで返され、および／または、リマッピングハードウェアが変換要求を処理した場合にエラーが発生すれば、ＣＡ（Ｃｏｍｐｌｅｔｅｒ Ａｂｏｒｔ）のステータスコードが返される。
［ＰＡＳＩＤテーブルエントリウォーク－ドメインＩＤパーティショニング及びＰＧＴＴ値の実施］
特定の例では、ＴＤＸ＿ＭＯＤＥにおいて、ドメインＩＤは、ＴＤ ＶＭと非ＴＤ ＶＭとの間でパーティショニングされる。特定の例では、非ＴＤ ＶＭはドメインＩＤのビットＬが０に設定されたドメインＩＤを使用し、ＴＤ ＶＭはドメインＩＤのビットＬが１に設定されたドメインＩＤを使用する。特定の例では、ＬはＥＣＡＰ．ＮＤフィールドによって列挙される有効ドメインＩＤ幅の最上位ビット（ＭＳＢ）である。特定の例では、ＥＣＡＰ．ＮＤは（例えば、１６ビット幅の）ドメインＩＤを列挙し（例えば、デフィーチャの責任を負わない）、したがって、ＬビットはそのＭＳＢ（例えば、ビット１５－０のビット１５）になる。特定の例では、ＴＤＸモードにおいて、ページウォークが信頼されない要求（例えば、ｉｄｅ＿ｔ＝０の要求）に対して実行されている場合、ドメインＩＤビットＬが１に設定されているＰＡＳＩＤテーブルエントリが発見されれば、それはターミナルフォルトとして扱われ、そのようなＰＡＳＩＤテーブルエントリは、キャッシュされない。特定の例では、これは、ＶＭＭが、信頼されないなデバイスを持つＴＤに割り当てられたＰＡＳＩＤおよびＴＤに割り当てられたドメインＩＤを悪意をもって再利用して、ドメインＩＤ、（例えば、レベル１キャッシュに対する）ＰＡＳＩＤおよびアドレスによって検索されるレベル１／２ページング構造エントリのキャッシュヒットをトリガすることを、防止する。特定の例では、ドメインＩＤパーティショニングが行われるので、ＦＬ及びＳＬレベルキャッシュのセットに対して別個の「Ｔｒｕｓｔｅｄ」ビットタグは必要ない。特定の例では、ＴＤＸ－ＩＯセキュリティのために、以下のフォルトチェックが用いられる。フォルトチェック→"ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ．ＴＭ ＆ ～ｉｄｅ＿ｔ ＆ Ｄｏｍａｉｎ－ｉｄ［Ｌ］"であり、かつ、１であれば、ＴＤＸ＿ＭＯＤＥにおけるＰＡＳＩＤテーブルエントリにおいてビットＬが信頼されないウォーク用に予約されているため、ターミナルフォルトを生じさせる。特定の例では、このターミナルフォルトに対するエラー報告は、予約ビットに対するエラー報告と同様である。
図１７は、本開示の例による、例示エラーレポート１７００の例示フォーマットである。特定の例では、特定の（例えば、ＶＴ－ｄ）フォルトは、他のフォルトとは異なるカテゴリに格納され、例えば、ＳＰＴフォルト（例えば、その条件コード）は、スケーラブルモードＰＡＳＩＤテーブル（ＳＰＴ）エントリで検出されるフォルト（例えば、図３Ｂに示される信頼される変換テーブル３２４内のスケーラブルモードＰＡＳＩＤテーブル）であり、ＳＣＴフォルト（例えば、その条件コード）は、スケーラブルモードコンテキストテーブル（ＳＣＴ）エントリ（例えば、図３Ｂに示される信頼される変換テーブル３２４内のスケーラブルモード（例えば、下位）コンテキストテーブル）内で検出されるフォルトである。特定の例では、条件コードＳＰＴ．７の優先順位は、ＳＰＴ．３の直後であり、ＳＰＴ．４の前である。
特定の例では、以下のフォルトチェックがＴＤＸ－ＩＯセキュリティに用いられる：
ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯが１の場合、ＴＤＸモードがイネーブルであり、ウォークがｉｄｅ＿ｔ＝１であれば、ＰＡＳＩＤ粒変換タイプ（ＰＧＴＴ）は、ある値、または、例えば０１０ｂ（例えば第２レベルのみ）または０１１ｂ（例えばネスト）の値である（例えば、必要がある）、それらの値（例えばそれら２つの値）のうちの１つでなければ、ターミナルフォルトを生じさせる。
図１８は、本開示の例による、例示エラーレポート１８００の例示フォーマットである。特定の例では、条件コードＳＰＴ．８の優先順位は、ＳＰＴ．４．４の直後であり、ＳＰＴ．５の前である。特定の例では、このフォルトは、動作の高堅牢性、ｔｄｘ＿ｍｏｄｅの信頼される要求に対して言及されたもの以外のＰＧＴＴ値でウォークする可能性を防止するために導入される（例えば、ＴＤＸモジュールの期待される動作は、信頼されるＰＡＳＩＤテーブルエントリにおいて第２レベルまたは入れ子としてＰＧＴＴを設定することである）。
［ＴＤＸモードにおけるページウォーク］
特定の例では、リマッピングハードウェアは、リマッピングハードウェアによってサポートされる最大ＤＭＡ仮想アドレス可能性を示すフィールドのインジケーションを含む。特定の例では、最大ゲストアドレス幅（ＭＧＡＷ）は、（Ｎ＋１）として計算され、ここでＮは、このフィールドで報告される値である。例えば、４８ビットＭＧＡＷをサポートするハードウェア実装は、このフィールドに４７（１０１１１１ｂ）の値を報告する。特定の例では、このフィールドの値がＸであれば、２＾（ｘ＋１）－１より上のアドレスへの未変換及び変換されたＤＭＡ要求は、常にハードウェアによってブロックされ、許可されたデバイスからの２＾（ｘ＋１）－１より上のアドレスへの変換要求は、Ｒ＝Ｗ＝０でヌル変換完了データエントリを戻す。
特定の例では、特定のＤＭＡ要求に対するゲストアドレス可能性は、このフィールドを通して報告されたものと対応するページテーブル構造の調整済みゲストアドレス幅の最小値に制限され、例えば、ハードウェアによってサポートされる調整済みゲストアドレス幅はＳＡＧＡＷフィールドを通して報告される。
特定の例では、実装は、プラットフォームの物理的アドレス可能性（例えば、ホストアドレス幅）に少なくとも等しいＭＧＡＷをサポートする。
特定の例では、リマッピングハードウェアは、例えば、ハードウェア実装によってサポートされる（例えば、４ＫＢ）ベースページサイズに対するページテーブルウォークのレベルを表す、（例えば、５ビットフィールド）サポートされる調整済みゲストアドレス幅（ＳＡＷＡＧ）のインジケーションを含む。特定の例では、これらのビットのいずれかが１の値であることは、対応する調整済みゲストアドレス幅がサポートされることを示し、例えば、このフィールド内の様々なビット位置に対応する調整済みゲストアドレス幅は、以下の通りである。
０：３０ビットＡＧＡＷ（２レベルページテーブル）
１：３９ビットＡＧＡＷ（３レベルページテーブル）
２：４８ビットＡＧＡＷ（４レベルページテーブル）
３：５７ビットＡＧＡＷ（５レベルページテーブル）
４：６４ビットＡＧＡＷ（６レベルページテーブル）
特定の例では、ソフトウェアは、ページテーブルをセットアップするために用いられる調整済みゲストアドレス幅が、このフィールドで報告されるサポートされたゲストアドレス幅のうちの１つであることを保証する。
［ＳＨＡＲＥＤビット］
特定の例では、ＴＤについて、最上位ビットが１に設定されたゲスト物理アドレス（ＧＰＡ）は共有ＧＰＡと呼ばれ、最上位ビットが０に設定されたものはプライベートＧＰＡである。特定の例では、ＳＨＡＲＥＤビットは以下のように評価される。 Ｓ＿ＢＩＴ ＝ （ＰＡＳＩＤＴＥ．ＡＷ ＝＝ ｀０１１ｂ） ？ ５１ ： ４７ ＳＨＡＲＥＤ ＝ ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯ ＆ ＩＮＴ＿ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭ ＆ ｉｄｅ＿ｔ ＆ ＧＰＡ［Ｓ＿ＢＩＴ］
特定の例では、Ｓ＿ＢＩＴ計算は、ＳＡＧＡＷおよびＭＧＡＷを含む必要はない。なぜなら、別のＶＴ－ｄチェックがあり、ＡＷおよびＳＡＧＡＷが互いに適合しなければ、および／または、入力ＧＰＡ幅がＭＧＡＷおよびＡＷによって可能なものよりも大きければフォルトを発生させるだろうからである。特定の例では、期待されるＳ／Ｗ動作は、ＴＤＸ－モジュールが、ＴＤＸモード＝１に設定する前に、複数（例えば４および／または５）レベルＥＰＴをサポートするために、機能（ＣＡＰ）レジスタからＳＡＧＡＷおよびＭＧＡＷを検証するであろうことである。
第１レベルページテーブル（ＦＬＰＴ）ウォーク中のフォルト
特定の例では、存在（Ｐ）フィールドが設定された第１レベルページングエントリ（例えば、ＦＬ－ＰＭＬ５Ｅ、ＦＬ－ＰＭＬ４Ｅ、ＰＳビット０のＦＬ－ＰＤＰＥ、ＰＳビット０のＦＬ－ＰＤＥ）においてＳＨＡＲＤビットが１であることは、ターミナルフォルトとして扱われる。特定の例では、データの読み出しと書き込みにおいて、ＰＳが１に設定されている場合、ＦＬ－ＰＤＰＥは共有ビット１を持つことができる。すなわち、ＰＳが１に設定されている場合、ＦＬ－ＰＤＥはＳＨＡＲＤビット１を持つことができ、１ＧＢページをマッピングする、すなわち、ＦＬ－ＰＴＥはＳＨＡＲＤビット１を持つことができ、２ＭＢページをマッピングする。特定の例では、命令フェッチについて、ページサイズ（ＰＳ）が１に設定されたＦＬ－ＰＤＰＥにおいてＳＨＡＲＤビットが１に設定されている場合、１ＧＢページをマッピングし、または、ＰＳが１に設定されたＦＬ－ＰＤＥでは２ＭＢページをマッピングし、ＦＬ－ＰＴＥでは、ターミナルフォルトを生じるさせる。特定の例では、このフォルトチェックは、ＴＤがＦＬＰＴページング構造をプライベートＧＰＡにのみ配置することができ、データ読み出し／書き込みは共有メモリに対して行うことができるが、命令フェッチはできないことを強制する。特定の例では、フォルトはターミナルフォルトであり、（例えば、リーフおよび非リーフの両方のページング構造について）セットフォルトログ（ＳＦＬ）ＳＦＬ．１１としてシグナリングされる。
ｏ フォルトログポインタを設定／更新するためにフォルトログポインタを設定／更新する。特定の例では、ＴＤＸモードがイネーブルにされない場合、または、ウォークがｉｄｅ＿ｔ＝＝０のトランザクションのためである場合、共有（ＳＨＡＲＥＤ）は常に０に評価されるだろう。
図１９は、本開示の例による、第１レベルページテーブル（ＦＬＰＴ）ウォーク中のフォルトに対する例示エラーレポート１９００の例示フォーマットである。特定の例では、スケーラブルモード第１レベル（ＳＦＬ）ＳＦＬ．１１の優先順位は、ＳＦＬ．３の直後である。特定の例では、このフォルトは、不正なＴＤ動作を捕捉するために、例えば、コア側アクセスを回避するために、導入される。
［第２レベルページテーブル（ＳＬＰＴ）ウォーク中のフォルト］
特定の例では、ＳＬＰＴウォークは、ウォークが共有（ＳＨＡＲＥＤ）を１に設定したＧＰＡで開始された場合、すべての第２レベル（ＳＬ）ページング構造エントリ（例えば、ルートＳＬページング構造エントリおよび変換の最終アドレスを除く）がＴＤプライベートＫｅｙＩＤを持たない（例えば、持ってはならない）ことを要求する。特定の例では、このフォルトチェックは、ＶＭＭがＳＬページング構造エントリまたはＴＤプライベートメモリにマッピングされるＳＬページングからの最終変換を見つけることを防止する。特定の例では、ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．Ｌは、ＴＤＸ ＫｅｙＩＤをエンコードするために予約されるＨＡＷ－１で開始する物理アドレスビットの数を示す。例えば、ＨＡＷが４６でＬが６である場合、ビット４５：４０は、もし物理アドレスにおいて設定されていれば、物理アドレスがプライベートキーＩＤを持つことを示す。特定の例では、これは以下のように評価される。
KM = 0
FOR K = 0; K < L; K++
KM[HAW-1-K] = 1
ENDFOR
IF ( SHARED == 1 &&
((SL-PML5E[51:40] & KM && slpt_walk_state == PROCESS_PML5E) ||
((SL-PML4E[51:40] & KM && slpt_walk_state == PROCESS_PML4E) ||
((SL-PDPE[51:40] & KM && slpt_walk_state == PROCESS_PDPE) ||
(SL-PDE[51:40] & KM && slpt_walk_state == PROCESS_PDE) ||
(SL-PTE[51:40] & KM && slpt_walk_state == PROCESS_PTE)) THEN SSL.7 fault
図２０は、本開示の例による、第２レベルページテーブル（ＳＬＰＴ）ウォーク中のフォルトに対する例示エラーレポート２０００の例示フォーマットである。特定の例では、スケーラブルモード第２レベル（ＳＳＬ）ＳＳＬ．７の優先順位は、ＳＳＬ．３の直後である。特定の例では、このフォルトは、ＴＤＸ－ＩＯセキュリティを実現するために導入される。
［ＡＬＬＯＷ＿ＴＤＸ＿ＫＩＤ ＧＥＮＥＲＡＴＩＯＮ］
特定の例では、ＩＯＭＭＵは、ＨＩＯＰ内のＫｅｙＩＤフィルタ（例えば、図４のキーフィルタ４０４および／またはキーフィルタ４１０）に依存して、ＩＯＭＭＵがメモリ要求にＴＤＸ ＫｅｙＩＤを有することを許可しない限り、ＴＤＸ ＫｅｙＩＤでのその変換構造をアクセスするＩＯＭＭＵ自体からのアクセス、または、デバイスからのメモリ要求をアボートする。特定の例では、これは、ＩＯＭＭＵからＨＩＯＰへのａｌｌｏｗ＿ｔｄｘ＿ｋｉｄと呼ばれるロジック信号によって実現される。特定の例では、物理的に、ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄは、例えば、マイクロアーキテクチャの概念として、異なるインタフェースで、例えば、一次出力のｒｅｓｐ＿ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄ、メモリインタフェースのｍｅｍ＿ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄ、および、二次インタフェースの対応する追加で、複数の物理信号インスタンス化として実装される。
特定の例では、ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄ値は、アクセスが以下のようにＴＤＸ ＫｅｙＩＤを持つことができるかどうかを示すために、以下のようにＩＯＭＭＵによってドライブされる。
１．ＩＯＭＭＵは、ＴＤＸ－ＩＯＭＭＵアーキテクチャにおいてプライベートメモリへにはなり得ないメモリ要求に対してａｌｌｏｗ＿ｔｄｘ＿ｋｉｄを０に設定する。これは、以下のメモリ要求を含む。
・割り込みリマップテーブルエントリ
・Ｐｏｓｔｅｄ割り込み記述子
・ページリクエストキューエントリ
・レガシモードルートエントリ
・レガシモードのコンテキストエントリ
・割り込みアドレス範囲－０ｘＦＥＥｘ＿ｘｘｘｘ－への書き込み（割り込み書込を生成したデバイスについて、例えば、割り込みリマッピングが有効、無効またはバイパスのいずれであっても、これらのａｌｌｏｗ＿ｔｄｘ＿ｋｉｄが０であるのに対して）
・ＩＯＭＭＵ自体によって生じた割り込み書き込み（フォルトイベント、ページ要求イベント、無効化イベントなどと同様に）
・無効化ウェイト記述子処理における状態書き込み（記述子が処理されたキューにかかわらず）
２．ＴＤＸ＿ＭＯＤＥが１であり、変換がｉｄｅ＿ｔ＝＝１の要求である場合、ＩＯＭＭＵ変換構造は常にプライベートメモリに存在する。これらの要求に対してａｌｌｏｗ＿ｔｄｘ＿ｋｉｄは、ＴＤＸ＿ＭＯＤＥ ＆ ｉｄｅ＿ｔに設定される。これは、以下の構造へのメモリ要求を含む。
・スケーラブルモードルートエントリ
・スケーラブルモードコンテキストエントリ
・スケーラブルモードＰＡＳＩＤディレクトリエントリ
・スケーラブルモードＰＡＳＩＤテーブルエントリ
・第１レベルページング構造エントリ
３．ＩＯＭＭＵ変換構造は、ウォークに関連付けられたＳＨＡＲＥＤビット（ｉｄｅ＿ｔ＝１およびＴＤＸ＿ＭＯＤＥ＝１の場合）に基づいて、プライベートまたは共有メモリ内にあることができる。ここで、ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄは、フォルトチェック（ＳＳＬ．７）がＩＯＭＭＵ ＳＬページウォーカで共有ＳＬ構造におけるプライベートｋｅｙＩＤを検出するために用いられるので、ＴＤＸ＿ＭＯＤＥ＆ｉｄｅ＿ｔとして設定される（例えば、これを捕捉するためにＨＩＯＰ ｋｅｙＩＤフィルタに依存しない。ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄ＝１は、プライベートまたは共有ｋｅｙＩＤを許可する）
・第２レベルのページング構造エントリ
４．信頼される無効化キューは常にプライベートメモリ内にある。したがって、ＩＯＭＭＵは、ＴＤＸ＿ＭＯＤＥにおける以下のアクセスに対して、ａｌｌｏｗ＿ｔｄｘ＿ｋｉｄを１にドライブする：
・信頼される無効化キューエントリ
図２１は、本開示の例による、変換構造２１００のテーブルである。
［信頼ドメインマネージャ（例えば、ＴＤＸ－モジュール）の制約および要件］
特定の例では、ＶＭＭは、例えば、ＴＤＸ－モジュールの機能を呼び出すことによって、ＩＯＭＭＵの範囲内でＴＤＸ－ＩＯ可能デバイス（複数可）を検出した場合、ＩＯＭＭＵの制御を信頼ドメインマネージャ（例えば、ＴＤＸ－モジュール）に渡す。以下のセクションでは、プログラミングシーケンスの例と、ＴＤＸモジュールが遵守する（例えば、必要がある）制約を指定する。
１．ＩＯＭＭＵをＴＤＸモードに配置
２．ＳＥＡＭ＿ＯＳ＿ＷのレジスタのＶＭＭプログラミング
３．信頼される変換テーブルの構成
４．ＩＯＭＭＵのためのＴＤＸモードのクリア
［ＩＯＭＭＵをＴＤＸモードに配置］
１．ＳＥＡＭ＿ＯＳ＿ＷポリシーグループからＢＯＯＴ＿ＢＩＯＳ、ＰＯＳＴ＿ＢＯＯＴおよびＳＭＭ ＳＡＩを削除する。例えば、ＳＥＡＭ＿ＯＳ＿ＷポリシーグループレジスタをＳＥＡＭ ＳＡＩに制限させる。
２．次のいずれかのエラーが検出された場合、失敗する。
ａ．ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯが０ － ＴＤＸ－ＩＯ機能がサポートされていない。
ｂ．ＣＡＰ＿ＲＥＧ．ＳＡＧＡＷ［１０］が０ － ４レベルページテーブルがサポートされていない。
ｃ．ＣＡＰ＿ＲＥＧ．ＳＡＧＡＷ［１１］が０であり、ＣＰＵ ＥＰＴが５レベルページテーブルをサポートする － ＣＰＵが５レベルページテーブルをサポートする場合、ＩＯＭＭＵも５レベルページテーブルをサポートする（例えば、必要がある）。
ｄ．ＣＡＰ＿ＲＥＧ．ＳＡＧＡＷ［１１］が１であり、ＣＡＰ＿ＲＥＧ．ＭＧＡＷが５２ビットでない場合
ｅ．ＣＡＰ＿ＲＥＧ．ＳＡＧＡＷ［１０］が１であり、ＣＡＰ＿ＲＥＧ．ＭＧＡＷが４８ビットより小さい場合
ｆ．ＥＲＥＳＰ＿ＲＥＧ．ＩＰが１である場合 － 拡張コマンドが進行中である。
ｇ．ＥＳＴＳ０＿ＲＥＧ．ＴＭＳが１ － ＩＯＭＭＵが既にＴＤＸモードにある。
ｈ．ＧＳＴＳ＿ＲＥＧ．ＴＥＳが０ － ＩＯＭＭＵ変換はイネーブルにされない。
ｉ．ＧＳＴＳ＿ＲＥＧ．ＱＩＥＳが０ － キューされた無効化はイネーブルにされない。
ｊ．ＰＭＥＮ＿ＲＥＧ．ＥＰＭまたはＰＭＥＮ＿ＲＥＧ．ＰＲＳが０でない － 保護メモリ範囲は無効である（例えば、必要がある）。
ｋ．ＥＣＡＰ＿ＲＥＧ．ＴＤＸＩＯが０ － ＴＤＸモードがサポートされていない。
ｌ．ＲＴＡＤＤＲ＿ＲＥＧ．ＴＴＭがスケーラブルモードでない（例えば、０１ｂでない）。
３．Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧを、信頼される変換テーブルルートページのアドレスおよび変換テーブルモードで構成する。例えば、ルートテーブルアドレスは挿入されたＴＤＸ ＫｅｙＩＤを持つ（例えば、必要がある）、および／または、ＴＴＭがスケーラブルモード（例えば、０１ｂ）に設定される（例えば、必要がある）。
４．Ｔ＿ＩＱＡ＿ＲＥＧを信頼される無効化キューベースページアドレスで構成する。例えば、このアドレスは挿入されたＴＤＸ ＫｅｙＩＤを持つ（例えば、必要がある）、および／または、Ｔ＿ＩＱＡ＿ＲＥＧが２５６ビット記述子幅で構成される（例えば、必要がある）。
５．Ｔ＿ＩＱＴ＿ＲＥＧをＴ＿ＩＱＨ＿ＲＥＧの値に初期化する。例えば、末尾を先頭に等しくして、空のキューを示させる。
６．ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＬをＩＡ３２＿ＴＭＥ＿ＡＣＴＩＶＡＴＥ ＭＳＲからのＴＤＸ＿ＲＥＳＥＲＶＥＤ＿ＫＥＹＩＤ＿ＢＩＴＳフィールドの値で構成し、ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．ＴＭを１にセットする。
７．ＥＣＭＤ＿ＲＥＧ．ＣＭＤ ＝ ＳＥＴ＿ＴＤＸ＿ＭＯＤＥを書き込む。
８．コマンド完了、すなわち、ＥＲＳＰ＿ＲＥＧ．ＩＰが０になるのを待機する。この段階はＶＭＭによって行われることができることに留意すること。
９．ＥＳＴＳ０＿ＲＥＧ．ＴＭＳを読み出し、それが１であることをチェックすることにより、ＴＤＸモードがイネーブルであったことを検証する。
１０．ＥＣＭＤ＿ＲＥＧ．ＣＭＤ＝ＲＥＳＥＴ＿ＰＥＲＦＭＯＮ＿ＣＯＵＮＴＥＲ＿ＣＯＮＦＩＧＵＲＡＴＩＯＮを書き込む。１１．コマンド完了、すなわち、ＥＲＳＰ＿ＲＥＧ．ＩＰが０になるのを待機する。この段階はＶＭＭによって行われることに留意すること。このシーケンスが完了すると、特定の例では、ＴＤＸモードがイネーブルされ、ルートおよび信頼されるルートアドレスレジスタがＩＯＭＭＵハードウェアにラッチされる。特定の例では、ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ．Ｌは、ＴＤＸモードがイネーブル化されると、変更されない（例えば、必要がある）。例えば、Ｌを変更することは、ＩＯＭＭＵで未定義の動作をもたらし、ＴＤＸセキュリティに影響する可能性がある。
［ＶＭＭからのＳＥＡＭ＿ＯＳ＿Ｗレジスタアクセス］
特定の例では、ＴＤＸモードがイネーブルの場合、ＳＥＡＭ＿ＯＳ＿ＷレジスタはＶＭＭによって書き込み可能ではなく、例えば、ＶＭＭには、必要に応じて以下のレジスタをプログラムするアプリケーションプログラミングインタフェース（ＡＰＩ）機能が提供される。
ＲＴＡＤＤＲ＿ＲＥＧ － 以下の制限を強制する。
○ ＶＭＭによって提供されるアドレス値は、ＴＤＸ ＫｅｙＩＤを持っていない。
○ ＶＭＭによって提供されるＴＴＭ値はスケーラブルモードである（例えば、必要がある）。
ＧＣＭＤ＿ＲＥＧ － 以下の制限を強制する。
○ キュー無効化を無効にできない。
○ Ｔｒａｎｓｌａｔｉｏｎ Ｅｎａｂｌｅを０に設定することはできない。
［信頼される変換テーブルの構成］
１．ＣＡＰ＿ＲＥＧ．ＮＤを読み出し、ＩＯＭＭＵがサポートするドメインを決定する。サポートされるドメインＩＤのＭＳＢは、Ｌビットである。例えば、ドメインＩＤ幅が１６ビットであれば、Ｌビットは１５ビットである。この構成は、ＩＯＭＭＵをＴＤＸモードに配置する一部として、読み出されキャッシュされることが可能である。
２．信頼される変換テーブルのコンテキストエントリを構成する場合は以下の制限を遵守すること。
ＤＴＥ － Ｄｅｖｉｃｅ ＴＬＢ Ｅｎａｂｌｅ － ０ － ＧＮＲ ＩＯＭＭＵはセキュアＡＴＳをサポートしない。
ＰＲＥ － Ｐａｇｅ Ｒｅｑｕｅｓｔ Ｅｎａｂｌｅ － ０ － ＧＮＲ ＩＯＭＭＵはセキュアページ要求をサポートしない。
３．ＰＡＳＩＤテーブルエントリを信頼される変換テーブルに構成する場合、以下の制限を遵守すること。
ＤＩＤフィールドのＬビットを１に設定する。
アドレス幅（ＡＷ）を０１０ｂ（４レベル）または０１１（５レベル）のいずれかに設定する。
ＰＧＴＴを０１０ｂに設定する（第２レベル変換のみ）。
４．信頼されるＰＡＳＩＤテーブルエントリに構成されるＳＬＰＴについて以下の制限を遵守すること。
・ＴＤに割り当てられたＨＫＩＤをセキュアＥＰＴエントリに格納する（例えば、図３ＢのＴＤ ｓｅｃＥＰＴ）。これらは、ＣＰＵ ＰＭＨによっては消費されないが、ＩＯＭＭＵによって消費される。
・ＶＭＭが、プライベートＥＰＴ ＰＭＬ４（例えば、４レベルＥＰＴがイネーブルされている場合）またはＥＰＴ ＰＭＬ５（例えば、５レベルＥＰＴがイネーブルされている場合）を、次のレベルの共有ＥＰＴページング構造（例えば、図３ＢのＴＤ ｓｈａｒｅｄＥＰＴ）に構成することを可能にする。ＶＭＭから提供されたアドレスがＴＤＸ ＫｅｙＩＤを持っていないことを確認する。
５．ＴＤがＰＡＳＩＤまたはデバイスインタフェースを受け付けた場合のみ、信頼される変換テーブルのＰＡＳＩＤテーブルエントリを存在させる。
［ＴＤＸモードのクリア］
特定の例では、ＶＭＭは、ＩＯＭＭＵ ＴＤＸモードがクリアされることを要求し得、例えば、ＴＤＸモジュールは以下の順序に従う。
１．以下の条件が検出された場合フェイルする。
ａ．ＥＳＴＳ０＿ＲＥＧ．ＴＭＳが０ － ＩＯＭＭＵがＴＤＸモードでない。
ｂ．Ｔ＿ＩＱＨ＿ＲＥＧがＴ＿ＩＱＴ＿ＲＥＧと等しくない － 無効化が進行中である。
ｃ．信頼される変換テーブルに有効なマッピングがある。
ｄ．ＥＲＥＳＰ＿ＲＥＧ．ＩＰが１ － 進行中の拡張コマンドがある。
２．次の信頼されるレジスタを０、すなわちそれらのリセットされたデフォルト値に設定する。
ａ．Ｔ＿ＲＴＡＤＤＲ＿ＲＥＧ
ｂ．Ｔ＿ＩＱＡ＿ＲＥＧ
ｃ．ＴＤＸ＿ＭＯＤＥ＿ＲＥＧ － ＬとＴＭの両方が０に設定される。
３．ＥＣＭＤ＿ＲＥＧ．ＣＭＤ＝ＳＥＴ＿ＴＤＸ＿ＭＯＤＥに設定する。
４．ＢＯＯＴ＿ＢＩＯＳ、ＰＯＳＴ＿ＢＯＯＴおよびＳＭＭ ＳＡＩを、ＳＥＡＭ＿ＯＳ＿Ｗポリシーグループに追加する。
５．コマンド完了、例えば、ＥＲＳＰ＿ＲＥＧ．ＩＰが０になること、を待機する。この段階はＶＭＭによって行われることに留意すること。特定の例では、このシーケンスの完了時にＴＤＸモードが無効にされる。
図２２は、本開示の例による、入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスの要求を処理する方法の動作２２００を示すフロー図である。動作２２００（または本明細書に記載される他の処理、または変形、および／またはそれらの組み合わせ）のいくつかまたはすべては、本明細書で実装される信頼ドメインマネージャおよび／またはＩＯＭＭＵ、および／または実行可能命令で構成される１つまたは複数のコンピュータシステムの制御下で実行され、ハードウェアまたはそれらの組み合わせによって１つまたは複数のプロセッサ上で集合的に実行するコード（例えば、実行可能命令、１つまたは複数のコンピュータプログラム、または１つまたは複数のアプリケーション）として実装される。コードは、例えば、１つまたは複数のプロセッサによって実行可能な命令を備えるコンピュータプログラムの形で、コンピュータ可読記憶媒体に格納される。コンピュータ可読記憶媒体は、非一時的なものである。いくつかの例では、動作２２００の１つまたは複数の（または、すべて）は、他の図のＩＯＭＭＵ１２０（例えば、および／または信頼ドメインマネージャ１０１）によって実行される。
動作２２００は、ブロック２２０２において、ハードウェアプロセッサコアの信頼ドメインマネージャによって、保護メモリの領域を有する各々の信頼ドメインとして、１つまたは複数のハードウェア分離仮想マシンを管理することを含む。動作２２００は、ブロック２２０４において、入／出力デバイスから、ハードウェアプロセッサコアと入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路に、信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求を送信することをさらに含む。動作２２００は、ブロック２２０６において、入／出力デバイスが信頼ドメインの信頼されるコンピューティングベースにあることを示すように設定されている要求内のフィールドに応じて、ＩＯＭＭＵ回路によって、ダイレクトメモリアクセスを可能にすることをさらに含む。
特定の例では、（例えば、ＩＯＭＭＵ内の）（例えば、ＴＤＸ－ＩＯ）レジスタは、例えば、本開示の例によるレジスタ命令を処理するための方法に従って、命令によって読み出される、および／または書き込まれる。プロセッサ（例えば、またはプロセッサコア）は、例えば、ソフトウェアから命令を実行する要求を受信することに応答して、方法の動作を実行し得る。動作は、（例えば、コマンドニーモニックに対応する命令オペコードを有する）命令のフェッチ、デコードされた命令への命令のデコード、命令に関連するデータの取得、（任意選択で）デコードされた命令の実行のスケジューリング、レジスタを設定、したがってＴＤＸ－ＩＯコマンドの機能を制御するためにデコードされた命令の実行、および、実行された命令の結果のコミットを行うことによる、「ＴＤＸ－ＩＯ」命令の処理、を含み得る。
上記で使用され得る例示的なアーキテクチャ、システムなどを以下で詳細に説明する。アクセラレータのためのジョブのエンキューを生じさせ得る例示的な命令フォーマットを以下に詳述する。
開示される技術の少なくともいくつかの例は、以下の例を参照して説明することができる。
例１．
保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアと、
前記ハードウェアプロセッサコアと入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路であって、前記ＩＯＭＭＵ回路は、前記入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする、ＩＯＭＭＵ回路と
を備える装置。
例２．
前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
例１に記載の装置。
例３．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する
例１に記載の装置。
例４．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが、前記信頼ドメインの共有鍵および前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタを持つことが可能であるというインジケーションを生成する
例１に記載の装置。
例５．
前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする
例１に記載の装置。
例６．
前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路は、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない
例５に記載の装置。
例７．
前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャは、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納させることが許可される
例１に記載の装置。
例８．
前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによってアクセス可能である信頼されるルートテーブルポインタレジスタを備える
例１に記載の装置。
例９．
ハードウェアプロセッサコアの信頼ドメインマネージャによって、保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する段階と、
入／出力デバイスから、前記ハードウェアプロセッサコアと前記入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路に、信頼ドメインの保護メモリのダイレクトメモリアクセスの要求を送信する段階と、
前記ＩＯＭＭＵ回路によって、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする段階と
備える方法。
例１０．
前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
例９に記載の方法。
例１１．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路が、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する段階
をさらに備える例９に記載の方法。
例１２．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路が、前記信頼ドメインの前記保護メモリの物理アドレスが、前記信頼ドメインの共有鍵および仮想マシンモニタを持つことが可能であるというインジケーションを生成する段階
をさらに備える例９に記載の方法。
例１３．
前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする段階
をさらに備える例９に記載の方法。
例１４．
前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路が、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記入／出力変換ルックアサイドバッファが、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない段階
をさらに備える例１３に記載の方法。
例１５．
前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャに、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを、信頼される無効化キューに格納することを許可する段階
をさらに備える例９に記載の方法。
例１６．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路の信頼されるルートテーブルポインタレジスタにアクセスし、前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路の前記信頼されるルートテーブルポインタレジスタにアクセスしない段階
をさらに備える例９に記載の方法。
例１７．
保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアと、
前記ハードウェアプロセッサコアに結合された入／出力デバイスと、
前記ハードウェアプロセッサコアと前記入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路であって、前記ＩＯＭＭＵ回路は、前記入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする、ＩＯＭＭＵ回路と
を備えるシステム。
例１８．
前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
例１７に記載のシステム。
例１９．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する
例１７に記載のシステム。
例２０．
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが、前記信頼ドメインの共有鍵および仮想マシンモニタを持つことが可能であるというインジケーションを生成する
例１７に記載のシステム。
例２１．
前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする
例１７に記載のシステム。
例２２．
前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路は、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない
例２１に記載のシステム。
例２３．
前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャは、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納させることが許可される
例１７に記載のシステム。
例２４．
前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによってアクセス可能である信頼されるルートテーブルポインタレジスタを備える
例１７に記載のシステム。
さらに別の例では、装置は、ハードウェアプロセッサによって実行された場合、ハードウェアプロセッサに本明細書で開示される任意の方法を実行させるコードを格納するデータストレージデバイスを備える。装置は、詳細な説明に記載されたものと同じであってよい。方法は、詳細な説明に記載されたものと同じであってよい。
命令セットは、１つまたは複数の命令フォーマットを含んでよい。所与の命令フォーマットは、とりわけ、実行されるオペレーション（例えば、オペコード）および当該オペレーションが実行されるオペランドおよび／または他のデータフィールド（例えば、マスク）を指定する様々なフィールド（例えば、ビットの数、ビットの位置）を定義してよい。いくつかの命令フォーマットは、命令テンプレート（またはサブフォーマット）の定義によってさらに分類される。例えば、所与の命令フォーマットの命令テンプレートは、命令フォーマットのフィールドの異なるサブセットを有するように定義されてよく（含まれるフィールドは、典型的には同じ順序であるが、少なくともいくつかは、含まれるフィールドが少ないので、異なるビット位置を有する）、および／または、異なって解釈される特定のフィールドを有するように定義されてよい。したがって、ＩＳＡの各命令は、所与の命令フォーマット（および、定義されている場合には、当該命令フォーマットの命令テンプレートのうちの所与の１つ）を用いて表され、オペレーションおよびオペランドを指定するためのフィールドを含む。例えば、例示的なＡＤＤ命令は、特定のオペコード、ならびにそのオペコードを指定するオペコードフィールドおよびオペランド（ソース１／デスティネーションおよびソース２）を選択するオペランドフィールドを含む命令フォーマットを有し、命令ストリーム内でこのＡＤＤ命令が発生すると、特定のオペランドを選択するオペランドフィールド内に特定の内容が含まれる。Ａｄｖａｎｃｅｄ Ｖｅｃｔｏｒ Ｅｘｔｅｎｓｉｏｎｓ（ＡＶＸ）（ＡＶＸ１およびＡＶＸ２）と称され、ベクトル拡張（ＶＥＸ）コーディングスキームを使用するＳＩＭＤ拡張のセットが、リリースおよび／または公開されている（例えば、インテル（登録商標）６４およびＩＡ－３２アーキテクチャソフトウェア開発者マニュアル、２０１８年１１月を参照、および、インテル（登録商標）アーキテクチャ命令セット拡張プログラミングリファレンス、２０１８年１０月を参照のこと）。
［例示的な命令フォーマット］
本明細書に記載される命令の例は、異なるフォーマットで具現化され得る。さらに、例示的なシステム、アーキテクチャおよびパイプラインを以下で詳述される。命令の例は、そのようなシステム、アーキテクチャ、およびパイプライン上で実行されてもよいが、詳述されたものに限定されない。
［汎用ベクトル向け命令フォーマット］
ベクトル向け命令フォーマットとは、ベクトル命令に適した命令フォーマットのことである（例えば、ベクトル演算に特有の特定のフィールドが存在する）。ベクトルおよびスカラ演算の両方がベクトル向け命令フォーマットによりサポートされる例が説明されるが、代替例は、ベクトル向け命令フォーマットによるベクトル演算のみを用いる。
図２３Ａ～２３Ｂは、本開示の例による汎用ベクトル向け命令フォーマットおよびそれらの命令テンプレートを示すブロック図である。図２３Ａは、本開示の例による汎用ベクトル向け命令フォーマットおよびその複数のクラスＡ命令テンプレートを示すブロック図であり、図２３Ｂは、本開示の例による汎用ベクトル向け命令フォーマットおよびその複数のクラスＢ命令テンプレートを示すブロック図である。具体的には、汎用ベクトル向け命令フォーマット２３００には、クラスＡ命令およびクラスＢ命令テンプレートが定義され、その両方が非メモリアクセス２３０５の命令テンプレートおよびメモリアクセス２３２０の命令テンプレートを含む。ベクトル向け命令フォーマットの文脈における汎用という用語は、いずれの特定の命令セットにも結び付けられていない命令フォーマットを指す。
本開示の例では、ベクトル向け命令フォーマットが、３２ビット（４バイト）または６４ビット（８バイト）データ要素幅（またはサイズ）を有する以下の６４バイトのベクトルオペランド長（またはサイズ）（したがって、６４バイトのベクトルは、１６個のダブルワードサイズの要素または代替的に８クワッドワードサイズの要素のいずれかから構成される）、１６ビット（２バイト）または８ビット（１バイト）データ要素幅（またはサイズ）を有する６４バイトのベクトルオペランド長（またはサイズ）、３２ビット（４バイト）、６４ビット（８バイト）、１６ビット（２バイト）または８ビット（１バイト）データ要素幅（またはサイズ）を有する３２バイトのベクトルオペランド長（またはサイズ）、および、３２ビット（４バイト）、６４ビット（８バイト）、１６ビット（２バイト）または８ビット（１バイト）データ要素幅（またはサイズ）を有する１６バイトのベクトルオペランド長（またはサイズ）をサポートすることが説明され、代替例は、より多い、より少ないまたは異なるデータ要素幅（例えば、１２８ビット（１６バイト）のデータ要素幅）を有する、より多い、より少ないおよび／または異なるベクトルオペランドサイズ（例えば、２５６バイトのベクトルオペランド）をサポートしてよい。
図２３ＡにおけるクラスＡ命令テンプレートは、１）非メモリアクセス２３０５の命令テンプレート中に示される非メモリアクセス、フルラウンド制御タイプ演算２３１０命令テンプレート、および非メモリアクセス、データ変換タイプ演算２３１５の命令テンプレート、ならびに２）メモリアクセス２３２０の命令テンプレート中に示されるメモリアクセス、一時的２３２５の命令テンプレート、およびメモリアクセス、非一時的２３３０の命令テンプレートを含む。図２３ＢのクラスＢ命令テンプレートは、１）非メモリアクセス２３０５の命令テンプレート中に示される非メモリアクセス、ライトマスク制御、部分ラウンド制御型オペレーション２３１２の命令テンプレート、および非メモリアクセス、ライトマスク制御、ＶＳＩＺＥ型オペレーション２３１７の命令テンプレート、ならびに２）メモリアクセス２３２０の命令テンプレート中に示されるメモリアクセス、ライトマスク制御２３２７の命令テンプレートを含む。
汎用ベクトル向け命令フォーマット２３００は、以下に列挙される以下のフィールドを図２３Ａ～２３Ｂ中に示される順序で含む。
フォーマットフィールド２３４０：このフィールド内の特定の値（命令フォーマット識別子値）は、ベクトル向け命令フォーマット、したがって命令ストリーム内のベクトル向け命令フォーマット内の命令の発生を一意に識別する。そのため、このフィールドは、汎用ベクトル向け命令フォーマットのみを有する命令セットには不要であるという意味において任意選択である。
ベース演算フィールド２３４２：その内容は異なるベース演算を区別する。
レジスタインデックスフィールド２３４４：その内容は、直接またはアドレス生成を通じて、レジスタ内またはメモリ内にあっても、ソースおよびデスティネーションオペランドの位置を指定する。それらは、Ｐ×Ｑ（例えば、３２×５１２、１６×１２８、３２×１０２４、６４×１０２４）のレジスタファイルからＮ個のレジスタを選択するのに十分な数のビットを含む。一例では、Ｎは最大３つのソースおよび１つのデスティネーションレジスタであり得るが、代替例は、より多いかまたは少ないソースおよびデスティネーションレジスタをサポートしてもよい（例えば、最大２つのソースをサポートし、それらのソースのうちの１つがデスティネーションとしても機能してもよく、最大３つのソースをサポートして、それらのソースのうちの１つがデスティネーションとしても機能してもよく、最大２つのソースおよび１つのデスティネーションをサポートしてもよい）。
修飾子フィールド２３４６：その内容は、メモリアクセスを指定する汎用ベクトル命令フォーマットの命令の発生を、メモリアクセスを指定しない命令と区別する、すなわち、非メモリアクセス２３０５命令テンプレートとメモリアクセス２３２０命令テンプレートとを区別する。メモリアクセス演算は、メモリ階層に対して読み出しおよび／または書き込みを行う（場合によっては、レジスタ内の値を使用してソースアドレスおよび／またはデスティネーションアドレスを指定する）が、非メモリアクセス演算はこれを行わない（例えば、ソースおよびデスティネーションはレジスタである）。一例では、このフィールドは、メモリアドレス計算を実行する３つの異なる態様の間でも選択するが、代替例は、より多い、少ない、または異なる態様のメモリアドレス計算を実行する方法をサポートし得る。
拡張演算フィールド２３５０：その内容は、ベース演算に加えて、様々な異なる演算のうちのどの１つの演算が実行されるべきかを区別する。このフィールドはコンテキスト固有である。本開示の一例において、このフィールドは、クラスフィールド２３６８、アルファフィールド２３５２、およびベータフィールド２３５４に分割される。拡張演算フィールド２３５０は、共通の演算グループが、２個、３個または４個の命令の代わりに、単一の命令の中で実行されることを可能にする。
スケールフィールド２３６０：その内容は、メモリアドレス生成のために（例えば、２ｓｃａｌｅ×インデックス＋ベースを使用するアドレス生成のために）インデックスフィールドの内容のスケーリングを可能にする。
変位フィールド２３６２Ａ：その内容は、メモリアドレス生成の一部として（例えば、２ｓｃａｌｅ×インデックス＋ベース＋変位を使用するアドレス生成用に）使用される。
変位係数フィールド２３６２Ｂ（変位係数フィールド２３６２Ｂの真上の変位フィールド２３６２Ａの並置は、一方または他方が使用されることを示すことに留意されたい）：その内容は、アドレス生成の一部として使用され、それは、メモリアクセスのサイズ（Ｎ）によってスケーリングされるべき変位係数を指定する。Ｎは、（例えば、２ｓｃａｌｅ×インデックス＋ベース＋スケーリングされた変位を使用するアドレス生成用の）メモリアクセスにおけるバイト数である。冗長下位ビットは無視され、したがって、実効アドレスの計算に使用されるべき最終変位を生成するために、変位係数フィールドの内容はメモリオペランドの合計サイズ（Ｎ）と乗算される。Ｎの値は、（本明細書において後述される）フルオペコードフィールド２３７４およびデータ操作フィールド２３５４Ｃに基づいて、ランタイムにプロセッサハードウェアによって決定される。変位フィールド２３６２Ａおよび変位係数フィールド２３６２Ｂは、それらが非メモリアクセス２３０５の命令テンプレートには用いられない、および／または、異なる例がそれら２つのうちの１つのみを実装してよい、またはいずれも実装しなくてよいという意味において任意選択である。
データ要素幅フィールド２３６４：その内容は、（いくつかの例ではすべての命令に、他の例においてはいくつかの命令のみに）いくつかのデータ要素幅のうちのどの１つのデータ要素幅が使用されるべきかを区別する。このフィールドは、１つのデータ要素幅のみがサポートされる場合、および／またはオペコードの何らかの態様を使用してデータ要素幅がサポートされる場合には必要とされないという意味で、任意選択的である。
ライトマスクフィールド２３７０：その内容は、データ要素位置ベースで、デスティネーションベクトルオペランド内のそのデータ要素位置がベース演算および追加演算の結果を反映するか否かを制御する。クラスＡ命令テンプレートがマージ処理－ライトマスク処理をサポートするが、クラスＢ命令テンプレートはマージ処理およびゼロライトマスク処理の両方をサポートする。マージングする場合、ベクトルマスクは、デスティネーションにおける要素の任意のセットが（ベース演算および追加演算により指定された）任意の演算の実行中に更新から保護されることを可能にする。他の一例では、対応するマスクビットが０であるデスティネーションの各要素の古い値を保持する。対照的に、ゼロ化する場合、ベクトルマスクは、デスティネーションにおける要素の任意のセットが（ベース演算および追加演算により指定された）任意の演算の実行中にゼロ化されることを可能にする。一例において、対応するマスクビットが０値を有する場合、デスティネーションの要素は、０に設定される。この機能のサブセットは、実行されるオペレーションのベクトル長（すなわち、変更される要素のうち、最初から最後の１つまでのスパン）を制御する能力である。しかしながら、変更される要素が連続している必要はない。したがって、ライトマスクフィールド２３７０は、ロード、ストア、算術、ロジックなどを含む、部分ベクトル演算を可能にする。ライトマスクフィールド２３７０の内容が用いられるライトマスクを含むいくつかのライトマスクレジスタのうちの１つを選択する（したがって、ライトマスクフィールド２３７０の内容は、実行対象のそのマスク処理を間接的に識別する）本開示の例が説明されるが、代替例では、代わりにまたは追加的に、マスクライトフィールド２３７０の内容が実行されるマスク処理を直接指定することを可能にする。
即値フィールド２３７２：その内容は即値の指定を可能にする。このフィールドは、即値をサポートしない汎用ベクトル向けフォーマットの実装において存在しなく、即値を用いない命令中に存在しないという意味で任意選択である。
クラスフィールド２３６８：その内容は異なるクラスの命令を区別する。図２３Ａ～２３Ｂに関連して、このフィールドの内容は、クラスＡおよびクラスＢ命令との間で選択する。図２３Ａ～２３Ｂでは、特定の値がフィールド内に存在することを示すために、角丸四角形が使用されている（例えば、それぞれ図２３Ａ～２３Ｂにおけるクラスフィールド２３６８のクラスＡ ２３６８ＡおよびクラスＢ ２３６８Ｂ）。
［クラスＡの命令テンプレート］
クラスＡの非メモリアクセス２３０５の命令テンプレートの場合、アルファフィールド２３５２はＲＳフィールド２３５２Ａとして解釈され、その内容は、異なる拡張オペレーションタイプのうちどれが実行されるべきかを区別し（例えば、ラウンド２３５２Ａ．１およびデータ変換２３５２Ａ．２が非メモリアクセス、ラウンドタイプオペレーション２３１０および非メモリアクセス、データ変換タイプ演算２３１５命令テンプレートに対してそれぞれ指定される）、ベータフィールド２３５４は、指定されたタイプの演算のどれが実行されるべきかを区別する。非メモリアクセス２３０５の命令テンプレートには、スケールフィールド２３６０、変位フィールド２３６２Ａ、および変位スケールフィールド２３６２Ｂは存在しない。
［非メモリアクセス命令テンプレート―フルラウンド制御タイプ演算］
非メモリアクセスフルラウンド制御タイプ演算２３１０命令テンプレートでは、ベータフィールド２３５４はラウンド制御フィールド２３５４Ａとして解釈され、その内容は静的なラウンディングを提供する。説明される本開示の例において、ラウンド制御フィールド２３５４Ａは、全浮動小数点例外抑制（ＳＡＥ）フィールド２３５６およびラウンド演算制御フィールド２３５８を含み、代替例では、それらの概念の両方を同じフィールドにエンコードすることをサポートしてもよく、または、それらの概念／フィールドの一方または他方のみを有してよい（例えば、ラウンド演算制御フィールド２３５８のみを有してよい）。
ＳＡＥフィールド２３５６：その内容は、例外イベント報告を無効化すべきか否かを区別する。ＳＡＥフィールド２３５６の内容が、抑制が有効化されたことを示す場合、所与の命令はいかなる種類の浮動小数点例外フラグも報告せず、いかなる浮動小数点例外ハンドラも発生させない。
ラウンド演算制御フィールド２３５８：その内容は、ラウンディング演算グループのうちどの１つを実行すべきかを区別する（例えば、切り上げ、切り捨て、ゼロへの丸め、および最近接丸め）。したがって、ラウンド演算制御フィールド２３５８は、命令ベースでラウンドモードを変更することを可能にする。プロセッサがラウンドモードを指定するための制御レジスタを含む本開示の一例において、ラウンド演算制御フィールド２３５０の内容は、そのレジスタ値を上書きする。
［非メモリアクセス命令テンプレート―データ変換タイプ演算］
非メモリアクセスデータ変換タイプ演算２３１５命令テンプレートでは、ベータフィールド２３５４はデータ変換フィールド２３５４Ｂとして解釈され、その内容は、いくつかのデータ変換のうちどの１つが実行されるべきかを区別する（例えば、データ変換なし、スウィズル、ブロードキャスト）。
クラスＡのメモリアクセス２３２０命令テンプレートの場合、アルファフィールド２３５２はエビクションヒントフィールド２３５２Ｂとして解釈され、その内容は、エビクションヒントのうちどれが使用されるべきかを区別し（図２３Ａでは、メモリアクセス、一時的２３２５命令テンプレートおよびメモリアクセス、非一時的２３３０命令テンプレートのために一時的２３５２Ｂ．１および非一時的２３５２Ｂ．２がそれぞれ指定される）、他方でベータフィールド２３５４はデータ操作フィールド２３５４Ｃとして解釈され、その内容は、いくつかのデータ操作オペレーション（プリミティブとしても知られる）のうちどの１つが実行されるべきかを区別する（例えば、操作なし、ブロードキャスト、ソースのアップコンバージョン、およびデスティネーションのダウンコンバージョン）。メモリアクセス２３２０命令テンプレートは、スケールフィールド２３６０、および任意選択で、変位フィールド２３６２Ａまたは変位スケールフィールド２３６２Ｂを含む。
ベクトルメモリ命令は、変換サポートを用いて、メモリからのベクトルロードおよびメモリへのベクトルストアを実行する。通常のベクトル命令と同様に、ベクトルメモリ命令は、実際に転送される要素を、ライトマスクとして選択されたベクトルマスクの内容によって指示して、データ要素単位の形式でメモリとの間でデータを転送する。
［メモリアクセス命令テンプレート一時的］
一時的データとは、キャッシュによる利益を得るのに十分早く再利用される可能性が高いデータである。しかしながらこれはヒントであり、異なるプロセッサが、ヒント全体を無視することを含む異なる態様でこれを実装してよい。
［メモリアクセス命令テンプレート―非一時的］
非一時的データとは、レベル１キャッシュでのキャッシュの利益を受けるのに十分早く再利用される可能性が低いデータであり、エビクションのために優先権が与えられるべきである。しかしながらこれはヒントであり、異なるプロセッサが、ヒント全体を無視することを含む異なる態様でこれを実装してよい。
［クラスＢの命令テンプレート］
クラスＢの命令テンプレートの場合、アルファフィールド２３５２はライトマスク制御（Ｚ）フィールド２３５２Ｃとして解釈され、その内容は、ライトマスクフィールド２３７０によって制御されたライトマスク処理がマージングであるべきかゼロ化であるべきか区別する。
クラスＢの非メモリアクセス２３０５の命令テンプレートの場合、ベータフィールド２３５４の一部はＲＬフィールド２３５７Ａとして解釈され、その内容は、異なる拡張オペレーションタイプのうちどれが実行されるべきかを区別し（例えば、ラウンド２３５７Ａ．１およびベクトル長（ＶＳＩＺＥ）２３５７Ａ．２は、非メモリアクセス、ライトマスク制御、部分ラウンド制御型オペレーション２３１２命令テンプレートおよび非メモリアクセス、ライトマスク制御、ＶＳＩＺＥ型オペレーション２３１７命令テンプレートに対してそれぞれ指定される）、ベータフィールド２３５４の残りは、指定されたタイプの演算のどれが実行されるべきかを区別する。非メモリアクセス２３０５の命令テンプレートには、スケールフィールド２３６０、変位フィールド２３６２Ａ、および変位スケールフィールド２３６２Ｂは存在しない。
非メモリアクセス、ライトマスク制御、部分ラウンド制御型オペレーション２３１０命令テンプレートでは、ベータフィールド２３５４の残りはラウンド演算フィールド２３５９Ａとして解釈され、例外イベント報告は無効化される（所与の命令はいかなる種類の浮動小数点例外フラグも報告せず、いかなる浮動小数点例外ハンドラも発生させない）。
ラウンド演算制御フィールド２３５９Ａ：ラウンド演算制御フィールド２３５８と同様に、その内容は、ラウンディング演算グループのうちどの１つを実行すべきかを区別する（例えば、切り上げ、切り捨て、ゼロへの丸め、および最近接丸め）。したがって、ラウンド演算制御フィールド２３５９Ａは、命令ベースでラウンドモードを変更することを可能にする。プロセッサがラウンドモードを指定するための制御レジスタを含む本開示の一例において、ラウンド演算制御フィールド２３５０の内容は、そのレジスタ値を上書きする。
非メモリアクセス、ライトマスク制御、ＶＳＩＺＥ型オペレーション２３１７命令テンプレートでは、ベータフィールド２３５４の残りはベクトル長フィールド２３５９Ｂとして解釈され、その内容は、いくつかのデータベクトル長のうちのどの１つが実行されるべきかを区別する（例えば、１２８、２５６、または５１２バイト）。
クラスＢのメモリアクセス２３２０命令テンプレートの場合、ベータフィールド２３５４の一部はブロードキャストフィールド２３５７Ｂとして解釈され、その内容は、ブロードキャスト型データ操作オペレーションが実行されるべきか否かを区別し、ベータフィールド２３５４の残りはベクトル長フィールド２３５９Ｂとして解釈される。メモリアクセス２３２０命令テンプレートは、スケールフィールド２３６０、および任意選択で、変位フィールド２３６２Ａまたは変位スケールフィールド２３６２Ｂを含む。
汎用ベクトル向け命令フォーマット２３００に関連して、フルオペコードフィールド２３７４は、フォーマットフィールド２３４０、ベース演算フィールド２３４２およびデータ要素幅フィールド２３６４を含むように図示されている。フルオペコードフィールド２３７４がそれらのフィールドのうちすべてを含む一例が示されているが、それらのフィールドのすべてをサポートしない例においては、フルオペコードフィールド２３７４は、それらのすべてより少ないフィールドを含む。フルオペコードフィールド２３７４は、オペレーションコード（オペコード）を提供する。
拡張演算フィールド２３５０、データ要素幅フィールド２３６４、およびライトマスクフィールド２３７０は、それらの機能が汎用ベクトル向け命令フォーマットにおいて命令ベースで指定されることを可能にする。
ライトマスクフィールドおよびデータ要素幅フィールドの組み合わせは、異なるデータ要素幅に基づいてマスクが適用されることを可能にするという点で、型付き命令を作成する。
クラスＡおよびクラスＢ内で見出される様々な命令テンプレートは、異なる状況で有益である。本開示の例のいくつかにおいて、複数の異なるプロセッサまたはプロセッサ内の複数の異なるコアは、クラスＡのみ、クラスＢのみ、または両方のクラスをサポートしてよい。例えば、汎用コンピューティング向けの高性能汎用アウトオブオーダコアは、クラスＢのみをサポートしてよく、主にグラフィックスおよび／または科学的（スループット）コンピューティング向けのコアは、クラスＡのみをサポートしてよく、両方向けのコアは、両方をサポートしてよい（勿論、コアは本開示の範囲内にあり、両方のクラスからのテンプレートおよび命令の何らかの組み合わせを有するが、両方のクラスからのすべてのテンプレートおよび命令を有するわけではない）。単一のプロセッサが複数のコアを含んでもよく、それらのすべてが同じクラスをサポートするか、またはそれらの中の異なるコアが異なるクラスをサポートする。例えば、別個のグラフィックスおよび汎用コアを有するプロセッサでは、主にグラフィックスおよび／または科学コンピューティング向けのグラフィックスコアのうち１つはクラスＡのみをサポートしてよく、汎用コアのうちの１つまたは複数は、クラスＢのみをサポートする汎用コンピューティング向けのアウトオブオーダ実行およびレジスタリネーミングを有する高性能汎用コアであってもよい。別個のグラフィックスコアを有していない別のプロセッサは、クラスＡおよびクラスＢの両方をサポートするもう１つの汎用インオーダまたはアウトオブオーダコアを含んでよい。勿論、１つのクラスからの複数の機能は、本開示の異なる例における他のクラスで実装されてもよい。高水準言語で書かれたプログラムは、１）実行のためにターゲットプロセッサによってサポートされるクラスの命令のみを有する形式、または２）すべてのクラスの命令の異なる組み合わせを使用して書かれた代替ルーチンを有し、現在コードを実行しているプロセッサによってサポートされる命令に基づいて実行すべきルーチンを選択する制御フローコードを有する形式を含む、様々な異なる実行可能な形式に変換される（例えば、ジャストインタイムコンパイルまたは静的コンパイル）。
［例示的な特定ベクトル向け命令フォーマット］
図２４Ａ～２４Ｂは、本開示の例による例示的な特定ベクトル向け命令フォーマットを示すブロック図である。図２４Ａ～２４Ｂは、位置、サイズ、解釈およびフィールド順序に加え、それらのフィールドのいくつかの値を指定するという意味で特有な特定ベクトル向け命令フォーマット２４００を示す。特定ベクトル向け命令フォーマット２４００は、ｘ８６命令セットを拡張するために使用されてもよく、したがって、いくつかのフィールドは、既存のｘ８６命令セットおよびその拡張（例えば、ＡＶＸ）で使用されるフィールドと同様または同じである。このフォーマットは、拡張を有する既存のｘ８６命令セットのプレフィックスエンコードフィールド、リアルオペコードバイトフィールド、ＭＯＤ Ｒ／Ｍフィールド、ＳＩＢフィールド、変位フィールド、および即値フィールドと整合したままである。図２３Ａ～２３Ｂからのフィールドが図２４Ａ～２４Ｂのどのフィールドにマップされるかが示される。
本開示の例では、例示を目的として汎用ベクトル向け命令フォーマット２３００との文脈で特定ベクトル向け命令フォーマット２４００に関連して説明されているが、本開示は、特許請求の範囲で請求されたものを除いて、特定ベクトル向け命令フォーマット２４００に限定されないことを理解されたい。例えば、汎用ベクトル向け命令フォーマット２３００は、様々なフィールドについて様々な可能なサイズを想定しているが、特定ベクトル向け命令フォーマット２４００は、特定サイズのフィールドを有するように図示されている。具体的な例を目的として、データ要素幅フィールド２３６４は、特定ベクトル向け命令フォーマット２４００において、１ビットフィールドとして示されているが、本開示は、そのように限定されることはない（すなわち、汎用ベクトル向け命令フォーマット２３００は、他のサイズのデータ要素幅フィールド２３６４が想定される）。
汎用ベクトル向け命令フォーマット２３００は、図２４Ａに示される順序で以下に列挙される以下のフィールドを含む。
ＥＶＥＸプレフィックス（バイト０－３）２４０２：４バイト形式でエンコードされる。
フォーマットフィールド２３４０（ＥＶＥＸバイト０、ビット［７：０］）－第１のバイト（ＥＶＥＸバイト０）は、フォーマットフィールド２３４０であり、それは、０ｘ６２（本開示の一例において、ベクトル向け命令フォーマットを区別するために用いられる一意な値）を含む。
第２から第４のバイト（ＥＶＥＸバイト１～３）は、特定の機能を提供するいくつかのビットフィールドを含む。
ＲＥＸフィールド２４０５（ＥＶＥＸバイト１、ビット［７‐５］）は、ＥＶＥＸ．Ｒビットフィールド（ＥＶＥＸバイト１、ビット［７］‐Ｒ）、ＥＶＥＸ．Ｘビットフィールド（ＥＶＥＸバイト１、ビット［６］‐Ｘ）および２３５７ＢＥＸバイト１、ビット［５］‐Ｂ）から構成される。ＥＶＥＸ．Ｒ、ＥＶＥＸ．Ｘ、およびＥＶＥＸ．Ｂビットフィールドは、対応するＶＥＸビットフィールドと同じ機能性を提供し、１の補数形式を用いてエンコードされる。例えば、ＺＭＭ０は１１１１Ｂとしてエンコードされ、ＺＭＭ１５は００００Ｂとしてエンコードされる。命令の他のフィールドは、当該技術分野で知られているようにレジスタインデックスの下位３ビットをエンコードし（ｒｒｒ、ｘｘｘ、およびｂｂｂ）、これにより、ＥＶＥＸ．Ｒ、ＥＶＥＸ．ＸおよびＥＶＥＸ．Ｂを追加することによってＲｒｒｒ、Ｘｘｘｘ、およびＢｂｂｂが形成されてよい。
ＲＥＸ'フィールド２３１０：これは、ＲＥＸ'フィールド２３１０の第１の部分であり、拡張３２レジスタセットの上位１６または下位１６のいずれかをエンコードするのに用いられるＥＶＥＸ．Ｒ'ビットフィールド（ＥＶＥＸバイト１、ビット［４］―Ｒ'）である。本開示の一例において、このビットは、以下に示される他のものと共に、ビット反転形式で格納されることにより、リアルオペコードバイトは６２であるが、（後述の）ＭＯＤ Ｒ／ＭフィールドにおいてＭＯＤフィールドの値１１を受け付けない（周知のｘ８６の３２ビットモードにおける）ＢＯＵＮＤ命令から区別するが、本開示の代替例は、このビットおよび以下に示される反転形式の他のビットをストアしない。下位１６個のレジスタのエンコードには、１の値を用いる。換言すると、ＥＶＥＸ．Ｒ'、ＥＶＥＸ．Ｒおよび他のフィールドの他のＲＲＲを組み合わせて、Ｒ'Ｒｒｒｒが形成される。
オペコードマップフィールド２４１５（ＥＶＥＸバイト１、ビット［３：０］－ｍｍｍｍ）：その内容は、暗黙に示される先頭オペコードバイト（０Ｆ、０Ｆ ３８または０Ｆ ３）をエンコードする。
データ要素幅フィールド２３６４（ＥＶＥＸバイト２、ビット［７］－Ｗ）：記号ＥＶＥＸ．Ｗによって表される。ＥＶＥＸ．Ｗは、データタイプの粒度（サイズ）（３２ビットデータ要素または６４ビットデータ要素のいずれか）を定義するために用いられる。
ＥＶＥＸ．ｖｖｖｖ２４２０（ＥＶＥＸバイト２、ビット［６：３］－ｖｖｖｖ）－ＥＶＥＸ．ｖｖｖｖの役割は、以下を含んでよい：１）ＥＶＥＸ．ｖｖｖｖは、反転（１の補数）形式で指定される第１のソースレジスタオペランドをエンコードし、２またはそれより多くのソースオペランドを有する命令に対して有効である。２）ＥＶＥＸ．ｖｖｖｖは、特定のベクトルシフトに対して１の補数形式で指定されるデスティネーションレジスタオペランドをエンコードする。または、３）ＥＶＥＸ．ｖｖｖｖは、いずれのオペランドもエンコードしなく、当該フィールドは予約され、１１１１ｂを含むべきである。したがって、ＥＶＥＸ．ｖｖｖｖフィールド２４２０は、反転（１の補数）形式で格納された第１のソースレジスタ指定子の４つの下位ビットをエンコードする。命令に依存して、追加の異なるＥＶＥＸビットフィールドは、指定子のサイズを３２個のレジスタに拡張するために用いられる。
ＥＶＥＸ．Ｕ２３６８クラスフィールド（ＥＶＥＸバイト２、ビット［２］－Ｕ）：ＥＶＥＸ．Ｕ＝０の場合、これは、クラスＡまたはＥＶＥＸ．Ｕ０を示す。ＥＶＥＸ．Ｕ＝１の場合、これは、クラスＢまたはＥＶＥＸ．Ｕ１を示す。
プレフィックスエンコードフィールド２４２５（ＥＶＥＸバイト２、ビット［１：０］－ｐｐ）：ベース演算フィールドに追加ビットを提供する。ＥＶＥＸプレフィックスフォーマットにおけるレガシＳＳＥ命令にサポートを提供することに加え、これはまた、ＳＩＭＤプレフィックスのコンパクト化の利益を有する（ＳＩＭＤプレフィックスを表わすために１バイトを要求する代わりに、むしろＥＶＥＸプレフィックスは２ビットのみを要求する）。一例において、レガシフォーマットおよびＥＶＥＸプレフィックスフォーマットの両方において、ＳＩＭＤプレフィックス（６６Ｈ、Ｆ２Ｈ、Ｆ３Ｈ）を使用するレガシＳＳＥ命令をサポートすべく、それらのレガシＳＩＭＤプレフィックスは、ＳＩＭＤプレフィックスエンコードフィールドにエンコードされる。それらのレガシＳＩＭＤプレフィックスは、デコーダのＰＬＡに提供される前に、ランタイムにレガシＳＩＭＤプレフィックスに拡大される（よって、ＰＬＡは、変更なしで、それらのレガシ命令のレガシおよびＥＶＥＸフォーマットの両方を実行できる）。より新しい命令はＥＶＥＸプレフィックスエンコードフィールドの内容をオペコード拡張として直接使用できるにもかかわらず、特定の例は整合性をもたせるために同様に拡大するが、それらのレガシＳＩＭＤプレフィックスによって異なる意味が指定されることが可能になる。代替例は、２ビットＳＩＭＤプレフィックスエンコードをサポートするように、したがって拡張を必要としないように、ＰＬＡを再設計してよい。
アルファフィールド２３５２（ＥＶＥＸバイト３、ビット［７］；ＥＨ、ＥＶＥＸ．ＥＨ、ＥＶＥＸ．ｒｓ、ＥＶＥＸ．ＲＬ、ＥＶＥＸ．ライトマスク制御およびＥＶＥＸ．Ｎとしても知られ、また、αを用いて示される）：前述したように、このフィールドは、コンテキスト固有である。
ベータフィールド２３５４（ＥＶＥＸバイト３、ビット［６：４］－ＳＳＳ；ＥＶＥＸ．ｓ２－０、ＥＶＥＸ．ｒ２－０、ＥＶＥＸ．ｒｒ１、ＥＶＥＸ．ＬＬ０、ＥＶＥＸ．ＬＬＢとしても知られ、また、βββを用いて示される）：前述したように、このフィールドは、コンテキスト固有である。
ＲＥＸ'フィールド２３１０：これは、ＲＥＸ'フィールドの残部であり、拡張３２レジスタセットの上位１６または下位１６のいずれかをエンコードするために用いられ得るＥＶＥＸ．Ｖ'ビットフィールド（ＥＶＥＸバイト３、ビット［３］－Ｖ'）である。このビットは、ビット反転形式で格納される。下位１６個のレジスタのエンコードには、１の値を用いる。換言すると、ＥＶＥＸ．Ｖ'、ＥＶＥＸ．ｖｖｖｖを組み合わせることにより、Ｖ'ＶＶＶＶが形成される。
ライトマスクフィールド２３７０（ＥＶＥＸバイト３、ビット［２：０］－ｋｋｋ）：前述の通り、その内容は、ライトマスクレジスタ内のレジスタのインデックスを指定する。本開示の一例において、特定の値ＥＶＥＸ．ｋｋｋ＝０００は、特定の命令に用いられるライトマスクが存在しないことを示唆する特別な挙動を有する（これは、すべてのものに対して物理的に組み込まれるライトマスク、または、マスク処理ハードウェアをバイパスするハードウェアの使用を含む様々な態様で実装され得る）。
リアルオペコードフィールド２４３０（バイト４）はオペコードバイトとしても知られる。オペコードの一部は、このフィールドで指定される。
ＭＯＤ Ｒ／Ｍフィールド２４４０（バイト５）は、ＭＯＤフィールド２４４２、Ｒｅｇフィールド２４４４、およびＲ／Ｍフィールド２４４６を含む。前述の通り、ＭＯＤフィールド２４４２の内容は、メモリアクセス演算および非メモリアクセス演算間を区別する。Ｒｅｇフィールド２４４４の役割は、デスティネーションレジスタオペランドまたはソースレジスタオペランドのいずれかをエンコードすること、または、オペコード拡張として扱われ、いかなる命令オペランドをエンコードするためにも用いられないこと、という２つの状況に要約できる。Ｒ／Ｍフィールド２４４６の役割は以下を含んでよい。つまり、メモリアドレスを参照する命令オペランドをエンコードすること、またはデスティネーションレジスタオペランドまたはソースレジスタオペランドのいずれかをエンコードすることである。
スケーリング、インデックス、ベース（ＳＩＢ）バイト（バイト６）：前述の通り、スケールフィールド２３５０の内容は、メモリアドレス生成に使用される。ＳＩＢ．ｘｘｘ２４５４およびＳＩＢ．ｂｂｂ２４５６：それらのフィールドの内容は、レジスタインデックスＸｘｘｘおよびＢｂｂｂに関連して既に言及されている。
変位フィールド２３６２Ａ（バイト７－１０）：ＭＯＤフィールド２４４２が１０を含む場合、バイト７－１０は、変位フィールド２３６２Ａであり、これはレガシ３２ビット変位（ｄｉｓｐ３２）と同じく機能し、バイト粒度で機能する。
変位係数フィールド２３６２Ｂ（バイト７）：ＭＯＤフィールド２４４２が０１を含む場合、バイト７は変位係数フィールド２３６２Ｂである。このフィールドの位置は、バイト粒度で機能するレガシｘ８６命令セットの８ビット変位（ｄｉｓｐ８）のものと同じである。ｄｉｓｐ８は、符号拡張されるので、それは－１２８～１２７バイトオフセット間のアドレス指定のみ可能である。６４バイトのキャッシュラインに関しては、ｄｉｓｐ８は４つの実際に有用な値、－１２８、－６４、０および６４のみに設定可能な８ビットを使用する。多くの場合、より広いレンジが必要であるので、ｄｉｓｐ３２が使用されるがしかし、ｄｉｓｐ３２は４バイトを要求する。ｄｉｓｐ８およびｄｉｓｐ３２と対照的に、変位係数フィールド２３６２Ｂはｄｉｓｐ８の再解釈である。変位係数フィールド２３６２Ｂを使用する場合、実際の変位は、メモリオペランドアクセス（Ｎ）のサイズで乗算された変位係数フィールドの内容によって決定される。このタイプの変位は、ｄｉｓｐ８×Ｎと称される。これにより、平均命令長（変位に用いられる単一バイトだが、より広いレンジを有する）を減らす。そのような圧縮された変位は、実効変位がメモリアクセスの粒度の倍数であるという仮定に基づいており、したがって、アドレスオフセットの冗長下位ビットはエンコードされる必要はない。換言すると、変位係数フィールド２３６２Ｂが、レガシｘ８６命令セットの８ビット変位と置き換わる。したがって、変位係数フィールド２３６２Ｂは、ｄｉｓｐ８がｄｉｓｐ８×Ｎにオーバーロードされることを唯一の例外として、ｘ８６命令セットの８ビット変位と同じ方法でエンコードされる（よって、ＭｏｄＲＭ／ＳＩＢエンコードルールの変更はない）。換言すると、エンコードルールまたはエンコード長に変更はなく、ハードウェアによる変位値の解釈のみに変更がある（バイト単位のアドレスオフセットを取得するには、メモリオペランドのサイズによって変位をスケーリングする必要がある）。即値フィールド２３７２は前述されたように動作する。
［フルオペコードフィールド］
図２４Ｂは、本開示の一例によるフルオペコードフィールド２３７４を構成する特定ベクトル向け命令フォーマット２４００のフィールドを示すブロック図である。具体的には、フルオペコードフィールド２３７４は、フォーマットフィールド２３４０、ベース演算フィールド２３４２およびデータ要素幅（Ｗ）フィールド２３６４を含む。ベース演算フィールド２３４２は、プレフィックスエンコードフィールド２４２５、オペコードマップフィールド２４１５およびリアルオペコードフィールド２４３０を含む。
［レジスタインデックスフィールド］
図２４Ｃは、本開示の一例によるレジスタインデックスフィールド２３４４を構成する特定ベクトル向け命令フォーマット２４００のフィールドを示すブロック図である。具体的には、レジスタインデックスフィールド２３４４は、ＲＥＸフィールド２４０５、ＲＥＸ'フィールド２４１０、ＭＯＤＲ／Ｍ．ｒｅｇフィールド２４４４、ＭＯＤＲ／Ｍ．ｒ／ｍフィールド２４４６、ＶＶＶＶフィールド２４２０、ｘｘｘフィールド２４５４、およびｂｂｂフィールド２４５６を含む。
［拡張演算フィールド］
図２４Ｄは、本開示の一例による拡張演算フィールド２３５０を構成する特定ベクトル向け命令フォーマット２４００のフィールドを示すブロック図である。クラス（Ｕ）フィールド２３６８が０を含む場合、ＥＶＥＸ．Ｕ０（クラスＡ ２３６８Ａ）を表し、１を含む場合は、ＥＶＥＸ．Ｕ１（クラスＢ ２３６８Ｂ）を表す。Ｕ＝０、かつＭＯＤフィールド２４４２が１１を含む（非メモリアクセス演算を意味する）場合、アルファフィールド２３５２（ＥＶＥＸバイト３、ビット［７］－ＥＨ）は、ｒｓフィールド２３５２Ａとして解釈される。ｒｓフィールド２３５２Ａが１（ラウンド２３５２Ａ．１）を含む場合、ベータフィールド２３５４（ＥＶＥＸバイト３、ビット［６：４］－ＳＳＳ）は、ラウンド制御フィールド２３５４Ａとして解釈される。ラウンド制御フィールド２３５４Ａは、１ビットのＳＡＥフィールド２３５６および２ビットラウンド演算フィールド２３５８を含む。ｒｓフィールド２３５２Ａが０（データ変換２３５２Ａ．２）を含む場合、ベータフィールド２３５４（ＥＶＥＸバイト３、ビット［６：４］－ＳＳＳ）は、３ビットのデータ変換フィールド２３５４Ｂとして解釈される。Ｕ＝０、かつＭＯＤフィールド２４４２が００、０１または１０を含む（メモリアクセス演算を意味する）場合、アルファフィールド２３５２（ＥＶＥＸバイト３、ビット［７］－ＥＨ）は、エビクションヒント（ＥＨ）フィールド２３５２Ｂとして解釈され、ベータフィールド２３５４（ＥＶＥＸバイト３、ビット［６：４］－ＳＳＳ）は、３ビットのデータ操作フィールド２３５４Ｃとして解釈される。
Ｕ＝１である場合、アルファフィールド２３５２（ＥＶＥＸバイト３、ビット［７］－ＥＨ）は、ライトマスク制御（Ｚ）フィールド２３５２Ｃとして解釈される。Ｕ＝１、かつＭＯＤフィールド２４４２が１１を含む（非メモリアクセス演算を意味する）場合、ベータフィールド２３５４の一部（ＥＶＥＸバイト３、ビット［４］－Ｓ０）は、ＲＬフィールド２３５７Ａとして解釈され、１（ラウンド２３５７Ａ．１）を含む場合、ベータフィールド２３５４の残り（ＥＶＥＸバイト３、ビット［６－５］－Ｓ２－１）は、ラウンド演算フィールド２３５９Ａとして解釈され、ＲＬフィールド２３５７Ａが０（ＶＳＩＺＥ２３５７．Ａ２）を含む場合、ベータフィールド２３５４の残り（ＥＶＥＸバイト３、ビット［６－５］－Ｓ２－１）は、ベクトル長フィールド２３５９Ｂ（ＥＶＥＸバイト３、ビット［６－５］－Ｌ１－０）として解釈される。Ｕ＝１であり、ＭＯＤフィールド２４４２が（メモリアクセス演算を意味する）００、０１、または１０を含む場合、ベータフィールド２３５４（ＥＶＥＸバイト３、ビット［６：４］－ＳＳＳ）は、ベクトル長フィールド２３５９Ｂ（ＥＶＥＸバイト３、ビット［６－５］－Ｌ１－０）およびブロードキャストフィールド２３５７Ｂ（ＥＶＥＸバイト３、ビット［４］－Ｂ）として解釈される。
［例示的なレジスタアーキテクチャ］
図２５は、本開示の一例によるレジスタアーキテクチャ２５００のブロック図である。図示される例において、５１２ビット幅の３２個のベクトルレジスタ２５１０がある。それらのレジスタは、ｚｍｍ０からｚｍｍ３１として参照される。下位１６個のｚｍｍレジスタの下位２５６ビットは、レジスタｙｍｍ０～１６上にオーバーレイされる。下位１６個のｚｍｍレジスタの下位１２８ビット（ｙｍｍレジスタの下位１２８ビット）は、レジスタｘｍｍ０～１５上にオーバーレイされる。特定ベクトル向け命令フォーマット２４００は、それらのオーバーレイされたレジスタファイルに対し、下表に示されるように動作する。
Figure 2023094536000002
換言すると、ベクトル長フィールド２３５９Ｂは、最大長さと１つまたは複数の他のより短い長さとの間から選択し、ここで、そのようなより短い長さのそれぞれは、先述の長さの半分の長さであり、ベクトル長フィールド２３５９Ｂを有していない命令テンプレートは、最大ベクトル長に対して動作する。さらに一例において、特定ベクトル向け命令フォーマット２４００のクラスＢ命令テンプレートは、パックドもしくはスカラ単精度／倍精度浮動小数点データ、およびパックドもしくはスカラ整数データに対して動作する。スカラ演算は、ｚｍｍ／ｙｍｍ／ｘｍｍレジスタ内の最下位のデータ要素位置で実行される演算である。上位のデータ要素位置は、それらが命令前と同じままであるか、例に依存してゼロ化されるかのいずれかである。
ライトマスクレジスタ２５１５：図示された例では、各々が６４ビットサイズの８つのライトマスクレジスタ（ｋ０からｋ７）が存在する。代替例において、ライトマスクレジスタ２５１５は、１６ビットのサイズである。前述したように、本開示の一例において、ベクトルマスクレジスタｋ０は、ライトマスクとして用いられることができず、通常ｋ０を示すエンコードがライトマスクに用いられる場合、０ｘＦＦＦＦのハードワイヤライトマスクを選択することで、その命令に対するライトマスク処理を実効的に無効にする。
汎用レジスタ２５２５：図示された例では、メモリオペランドをアドレス指定するために既存のｘ８６アドレッシングモードと共に使用される１６個の６４ビット汎用レジスタが存在する。それらのレジスタは、ＲＡＸ、ＲＢＸ、ＲＣＸ、ＲＤＸ、ＲＢＰ、ＲＳＩ、ＲＤＩ、ＲＳＰ、およびＲ８～Ｒ１５の名前で参照される。
ＭＭＸパックド整数フラットレジスタファイル２５５０がエイリアスされる、スカラ浮動小数点スタックレジスタファイル（ｘ８７スタック）２５４５：図示される例では、ｘ８７スタックは、ｘ８７命令セット拡張子を使用して３２／６４／８０ビット浮動小数点データに対してスカラ浮動小数点演算を実行するために使用される８要素スタックである。ＭＭＸレジスタは、６４ビットパックド整数データに対して演算を実行するため、ならびにＭＭＸとＸＭＭレジスタとの間で実行されるいくつかの演算のためにオペランドを保持するために、使用される。
本開示の代替例は、より広いまたはより狭い複数のレジスタを用いてよい。さらに、本開示の代替例は、より多くの、より少ない、または異なるレジスタファイルおよび複数のレジスタを用いてよい。
［例示的なコアアーキテクチャ、プロセッサおよびコンピュータアーキテクチャ］
プロセッサコアは、異なる態様で、異なる目的のために、異なるプロセッサにおいて実装されてよい。例えば、そのようなコアの実装は、１）汎用コンピューティング向けの汎用インオーダコア、２）汎用コンピューティング向けの高性能汎用アウトオブオーダコア、３）主にグラフィックスおよび／または科学（スループット）コンピューティング向けの専用コアを含んでよい。異なるプロセッサの実装は、１）汎用コンピューティング向けの１つまたは複数の汎用インオーダコア、および／または、汎用コンピューティング向けの１つまたは複数の汎用アウトオブオーダコアを含むＣＰＵ、および、２）主にグラフィックスおよび／または科学（スループット）向けの１つまたは複数の専用コアを含むコプロセッサを含んでよい。そのような異なるプロセッサは異なるコンピュータシステムアーキテクチャをもたらし、そのようなコンピュータシステムアーキテクチャには、１）ＣＰＵとは別個のチップ上のコプロセッサ、２）ＣＰＵと同一のパッケージ内の別個のダイ上のコプロセッサ、３）ＣＰＵと同一のダイ上のコプロセッサ（この場合、そのようなコプロセッサは、統合グラフィックスおよび／または科学（スループット）ロジックなどの専用ロジック、または専用コアと称されることがある）、ならびに４）同一のダイ上に（アプリケーションコアまたはアプリケーションプロセッサと称されることもある）説明されたＣＰＵ、上述のコプロセッサ、および追加の機能を含んでもよいシステムオンチップが含まれてもよい。例示的なコアアーキテクチャを次に説明し、続いて、例示的なプロセッサおよびコンピュータアーキテクチャを説明する。
［例示的なコアアーキテクチャ］
［インオーダおよびアウトオブオーダコアのブロック図］
図２６Ａは、本開示の例による、例示的なインオーダパイプライン、および例示的なレジスタリネーミング用のアウトオブオーダ発行／実行パイプラインの両方を示すブロック図である。図２６Ｂは、本開示の例によるプロセッサに含まれる、インオーダアーキテクチャコアの例示的な例、および例示的なレジスタリネーミング用のアウトオブオーダ発行／実行アーキテクチャコアの両方を示すブロック図である。図２６Ａ～２６Ｂの実線ボックスはインオーダパイプラインおよびインオーダコアを示し、破線ボックスの任意選択の追加は、レジスタリネーミング、アウトオブオーダ発行／実行パイプラインおよびコアを示す。インオーダの態様がアウトオブオーダの態様のサブセットであると仮定して、アウトオブオーダの態様を説明する。
図２６Ａにおいて、プロセッサパイプライン２６００は、フェッチステージ２６０２、長さデコードステージ２６０４、デコードステージ２６０６、アロケーションステージ２６０８、リネーミングステージ２６１０、スケジューリング（ディスパッチまたは発行としても知られる）ステージ２６１２、レジスタ読み出し／メモリ読み出しステージ２６１４、実行ステージ２６１６、ライトバック／メモリ書き込みステージ２６１８、例外処理ステージ２６２２およびコミットステージ２６２４を含む。
図２６Ｂは、実行エンジンユニット２６５０に結合されるフロントエンドユニット２６３０を含むプロセッサコア２６９０を示し、それらの両方が、メモリユニット２６７０に結合される。コア２６９０は、縮小命令セットコンピューティング（ＲＩＳＣ）コア、複合命令セットコンピューティング（ＣＩＳＣ）コア、超長命令語（ＶＬＩＷ）コア、またはハイブリッドまたは代替コアタイプであり得る。さらに別の選択肢として、コア２６９０は、例えば、ネットワークコアもしくは通信コア、圧縮エンジン、コプロセッサコア、汎用コンピューティンググラフィックス処理ユニット（ＧＰＧＰＵ）コアまたはグラフィックスコアまたは同様のものなどの特定用途向けコアであってよい。
フロントエンドユニット２６３０は、デコードユニット２６４０に結合される命令フェッチユニット２６３８に結合される命令変換ルックアサイドバッファ（ＴＬＢ）２６３６に結合される命令キャッシュユニット２６３４に結合された分岐予測ユニット２６３２を含む。デコードユニット２６４０（またはデコーダもしくはデコーダユニット）は、複数の命令（例えばマクロ命令）をデコードし、１つまたは複数のマイクロ演算、マイクロコードエントリポイント、マイクロ命令、他の命令、または元の命令からデコードされ、または他の方法でこれを反映し、またはこれから導出された他の制御信号を、出力として生成してよい。デコードユニット２６４０は、様々な異なるメカニズムを用いて実装されてよい。適切なメカニズムの例には、ルックアップテーブル、ハードウェア実装、プログラマブルロジックアレイ（ＰＬＡ）、マイクロコード読み出し専用メモリ（ＲＯＭ）などが含まれるが、それらに限定されない。一例において、コア２６９０は、マイクロコードＲＯＭ、または、特定のマクロ命令に対するマイクロコードを格納する（例えば、デコードユニット２６４０における、そうでなければ、フロントエンドユニット２６３０内の）他の媒体を含む。デコードユニット２６４０は、実行エンジンユニット２６５０内のリネーム／アロケータユニット２６５２に結合される。
実行エンジンユニット２６５０は、リタイアメントユニット２６５４と、１つまたは複数のスケジューラユニット２６５６のセットとに結合されたリネーム／アロケータユニット２６５２を含む。スケジューラユニット２６５６は、予約ステーション、中央命令ウィンドウなどを含む任意の数の異なるスケジューラを表す。スケジューラユニット２６５６は、物理レジスタファイルユニット２６５８に結合されている。物理レジスタファイルユニット２６５８のそれぞれは、１つまたは複数の物理レジスタファイルを表し、その異なるファイルは、スカラ整数、スカラ浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点、状態（例えば、次に実行される命令のアドレスである命令ポインタ）などのような１つまたは複数の異なるデータ型を格納する。一例では、物理レジスタファイルユニット２６５８は、ベクトルレジスタユニット、ライトマスクレジスタユニット、およびスカラレジスタユニットを備える。それらのレジスタユニットは、アーキテクチャベクトルレジスタ、ベクトルマスクレジスタおよび汎用レジスタを提供し得る。物理レジスタファイルユニット２６５８は、（例えば、リオーダバッファおよびリタイアメントレジスタファイルを用いる、将来のファイル、履歴バッファおよびリタイアメントレジスタファイルを用いる、レジスタマップおよびレジスタのプールを用いるなどして）レジスタリネーミングおよびアウトオブオーダ実行が実装され得る様々な態様を示すために、リタイアメントユニット２６５４が重なっている。リタイアメントユニット２６５４および物理レジスタファイルユニット２６５８は、実行クラスタ２６６０に結合されている。実行クラスタ２６６０には、１つまたは複数の実行ユニット２６６２のセットおよび１つまたは複数のメモリアクセスユニット２６６４のセットが含まれる。実行ユニット２６６２は、様々な演算（例えば、シフト、加算、減算、乗算）を様々なタイプのデータ（例えば、スカラ浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点）に実行してよい。いくつかの例は、特定の機能または機能のセットに専用のいくつかの実行ユニットを含み得る一方、他の例は、１つのみの実行ユニット、またはすべての機能をすべてが実行する複数の実行ユニットを含み得る。特定の例は、特定のタイプのデータ／演算に対する別個のパイプラインを形成するので（例えば、それら自体のスケジューラユニット、物理レジスタファイルユニット、および／または実行クラスタをそれぞれ有するスカラ整数パイプライン、スカラ浮動小数点／パックド整数／パックド浮動小数点／ベクトル整数／ベクトル浮動小数点パイプライン、および／またはメモリアクセスパイプラインであり、別個のメモリアクセスパイプラインの場合、特定の例は、このパイプラインの実行クラスタのみがメモリアクセスユニット２６６４を有するように実装される）、スケジューラユニット２６５６、物理レジスタファイルユニット２６５８、および実行クラスタ２６６０は、場合によっては複数あるように示される。別個のパイプラインが用いられる場合、それらのパイプラインのうちの１つまたは複数はアウトオブオーダ発行／実行であってよく、残りはインオーダであってよいことも理解されたい。
メモリアクセスユニット２６６４のセットは、レベル２（Ｌ２）キャッシュユニット２６７６に結合されたデータキャッシュユニット２６７４に結合されたデータＴＬＢユニット２６７２を含む、メモリユニット２６７０に結合される。１つの例示的な例では、メモリアクセスユニット２６６４は、ロードユニット、ストアアドレスユニット、およびストアデータユニットを含み得、それらの各々は、メモリユニット２６７０内のデータＴＬＢユニット２６７２に結合される。命令キャッシュユニット２６３４は、メモリユニット２６７０内のレベル２（Ｌ２）キャッシュユニット２６７６にさらに結合される。Ｌ２キャッシュユニット２６７６は、１つまたは複数の他のレベルのキャッシュに結合され、最終的にはメインメモリに結合される。
特定の例では、プリフェッチ回路２６７８は、例えば、アクセスアドレスを予測し、それらのアドレスのためのデータを（例えば、メモリ２６８０から）キャッシュまたは複数のキャッシュに持ち込むために、データをプリフェッチするために含まれる。
例として、例示的なレジスタリネーミング、アウトオブオーダ発行／実行コアアーキテクチャは、以下のようにパイプライン２６００を実装してよい。１）命令フェッチ２６３８がフェッチおよび長さデコードステージ２６０２および２６０４を実行し、２）デコードユニット２６４０がデコードステージ２６０６を実行し、３）リネーム／アロケータユニット２６５２がアロケーションステージ２６０８およびリネーミングステージ２６１０を実行し、４）スケジューラユニット２６５６がスケジュールステージ２６１２を実行し、５）物理レジスタファイルユニット２６５８およびメモリユニット２６７０がレジスタ読み出し／メモリ読み出しステージ２６１４を実行し、実行クラスタ２６６０が実行ステージ２６１６を実行し、６）メモリユニット２６７０および物理レジスタファイルユニット２６５８がライトバック／メモリ書き込みステージ２６１８を実行し、７）様々なユニットが例外処理ステージ２６２２に関与してよく、８）リタイアメントユニット２６５４および物理レジスタファイルユニット２６５８がコミットステージ２６２４を実行する。
コア２６９０は、本明細書で説明された命令を含む、１つまたは複数の命令セット（例えば、（より新しいバージョンで追加されたいくつかの拡張を伴う）ｘ８６命令セット）、カリフォルニア州サニーベールのＭＩＰＳ ＴｅｃｈｎｏｌｏｇｉｅｓのＭＩＰＳ命令セット、カリフォルニア州サニーベールのＡＲＭ Ｈｏｌｄｉｎｇｓの（ＮＥＯＮなどの任意選択の追加拡張を伴う）ＡＲＭ命令セットをサポートしてよい。一例では、コア２６９０は、パックドデータ命令セット拡張（例えば、ＡＶＸ１、ＡＶＸ２）をサポートするロジックを含み、それにより、多くのマルチメディアアプリケーションによって使用される演算がパックドデータを使用して実行されることを可能にする。
コアはマルチスレッディング（演算またはスレッドの２つまたはそれより多い並列セットを実行）をサポートしてよく、時間スライスマルチスレッディング、同時マルチスレッディング（物理コアが同時にマルチスレッディングしているスレッドの各々に対して、単一の物理コアが論理コアを提供する）、またはそれらの組み合わせ（例えば、インテル（登録商標）ハイパースレッディングテクノロジなどにおける時間スライスフェッチおよびデコードならびにその後の同時マルチスレッディング）を含む様々な態様でサポートしてよいことを理解されたい。
レジスタリネーミングはアウトオブオーダ実行の文脈で説明されているが、レジスタリネーミングはインオーダアーキテクチャで用いられてもよいことを理解されたい。プロセッサの図示された例はまた、別個の命令およびデータキャッシュユニット２６３４／２６７４および共有Ｌ２キャッシュユニット２６７６を含むが、代替例は、例えば、レベル１（Ｌ１）内部キャッシュ、または複数のレベルの内部キャッシュなど、命令およびデータの両方のための単一の内部キャッシュを有してもよい。いくつかの例では、システムは、内部キャッシュと、コアおよび／またはプロセッサの外部にある外部キャッシュとの組み合わせを含み得る。代替的に、キャッシュのすべてがコアおよび／またはプロセッサの外部にあってもよい。
［具体的な例示的インオーダコアアーキテクチャ］
図２７Ａ～２７Ｂは、より具体的な例示的インオーダコアアーキテクチャのブロック図を示し、ここで、コアは、チップ内のいくつかの論理ブロック（同じタイプおよび／または異なるタイプの他のコアを含む）のうちの１つになるであろう。論理ブロックは、高帯域幅相互接続ネットワーク（例えば、リングネットワーク）を通じて、アプリケーションに依存して、いくつかの固定機能ロジック、メモリＩＯインタフェースおよび他の必要なＩＯロジックと通信する。
図２７Ａは、本開示の例による、オンダイインターコネクトネットワーク２７０２へのその接続およびレベル２（Ｌ２）キャッシュのそのローカルサブセット２７０４を伴う、単一のプロセッサコアのブロック図である。一例では、命令デコードユニット２７００は、パックドデータ命令セット拡張を有するｘ８６命令セットをサポートする。Ｌ１キャッシュ２７０６は、キャッシュメモリへの低レイテンシアクセスがスカラユニットおよびベクトルユニットに入ることを可能にする。（設計を簡略にするために）一例では、スカラユニット２７０８およびベクトルユニット２７１０は別個のレジスタセット（それぞれ、スカラレジスタ２７１２およびベクトルレジスタ２７１４）を使用し、それらの間で転送されたデータはメモリに書き込まれ、次にレベル１（Ｌ１）キャッシュ２７０６からリードバックされるが、本開示の代替例は異なる手法（例えば、単一のレジスタセットを使用するか、またはライトアウトおよびリードバックされることなしに２つのレジスタファイル間でデータを転送することを可能にする通信パスを含む）を使用してもよい。
Ｌ２キャッシュ２７０４のローカルサブセットは、プロセッサコアごとに１つの別個のローカルサブセットに分割されるグローバルＬ２キャッシュの一部である。各プロセッサコアは、Ｌ２キャッシュ２７０４の自身のローカルサブセットへの直接のアクセス経路を有する。プロセッサコアにより読み出されたデータは、Ｌ２キャッシュサブセット２７０４に格納され、他のプロセッサコアが固有のローカルＬ２キャッシュサブセットにアクセスするのと並列して、迅速にアクセスされ得る。プロセッサコアにより書き込まれたデータは、自身のＬ２キャッシュサブセット２７０４に格納され、必要に応じて他のサブセットからフラッシュされる。リングネットワークは、共有データのコヒーレンシを保証する。リングネットワークは、双方向性であり、プロセッサコア、Ｌ２キャッシュおよび他のロジックブロックなどのエージェントが、チップ内で互いに通信することを可能にする。各リングデータ経路は、方向当たり１０１２ビット幅である。
図２７Ｂは、本開示の例による、図２７Ａのプロセッサコアの一部の拡大図である。図２７Ｂは、Ｌ１キャッシュ２７０４の一部であるＬ１データキャッシュ２７０６Ａと、ベクトルユニット２７１０およびベクトルレジスタ２７１４に関するさらなる詳細とを含む。具体的には、ベクトルユニット２７１０は１６幅ベクトル処理ユニット（ＶＰＵ）（１６幅ＡＬＵ２７２８を参照）であり、整数命令、単精度浮動小数点命令、および倍精度浮動小数点命令のうちの１つまたは複数を実行する。ＶＰＵは、スウィズルユニット２７２０を用いたレジスタ入力のスウィズル処理、数値変換ユニット２７２２Ａ～Ｂを用いた数値変換、ならびに複製ユニット２７２４を用いたメモリ入力の複製をサポートする。ライトマスクレジスタ２７２６は、結果として生じるベクトル書き込みをプレディケートすることを可能にする。
図２８は、本開示の例による、１つより多くのコアを有してよく、統合メモリコントローラを有してよく、統合グラフィックスを有してよいプロセッサ２８００のブロック図である。図２８の実線ボックスは、シングルコア２８０２Ａ、システムエージェント２８１０、１つまたは複数のバスコントローラユニット２８１６のセットを有するプロセッサ２８００を示し、任意選択の追加の破線ボックスは、複数のコア２８０２Ａ－Ｎ、システムエージェントユニット２８１０内にある１つまたは複数の統合メモリコントローラユニット２８１４のセット、および専用ロジック２８０８を有する代替のプロセッサ２８００を示す。
したがって、プロセッサ２８００の異なる実装は、１）専用ロジック２８０８が統合グラフィックスおよび／または科学（スループット）ロジック（１つまたは複数のコアを含んでよい）であり、コア２８０２Ａ－Ｎが１つまたは複数の汎用コア（例えば、汎用インオーダコア、汎用アウトオブオーダコア、それら２つの組み合わせ）であるＣＰＵ、２）コア２８０２Ａ－Ｎが、主にグラフィックスおよび／または科学（スループット）向けの多数の専用コアであるコプロセッサ、ならびに３）コア２８０２Ａ－Ｎが多数の汎用インオーダコアであるコプロセッサを含んでよい。したがって、プロセッサ２８００は、例えば、ネットワークまたは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ（汎用グラフィックス処理ユニット）、高スループット多集積コア（ＭＩＣ）コプロセッサ（３０以上のコアを含む）、組み込みプロセッサまたは同様のものなどの、汎用プロセッサ、コプロセッサ、または専用プロセッサであってよい。プロセッサは１つまたは複数のチップ上に実装され得る。プロセッサ２８００は、例えば、ＢｉＣＭＯＳ、ＣＭＯＳ、またはＮＭＯＳなどのいくつかのプロセス技術のいずれかを用いる１つまたは複数の基板の一部であってよく、および／または当該基板上に実装されてもよい。
メモリ階層は、コア、１つまたは複数の共有キャッシュユニット２８０６のセット、および統合メモリコントローラユニット２８１４のセットに結合される外部メモリ（図示されない）内に１つまたは複数のレベルのキャッシュ２８０４Ａ－２８０４Ｎを含む。共有キャッシュユニット２８０６のセットは、レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）、または他のレベルのキャッシュなどの、１つまたは複数の中間レベルのキャッシュ、ラストレベルキャッシュ（ＬＬＣ）、および／またはそれらの組み合わせを含んでよい。一例では、リングベースの相互接続ユニット２８１２が、統合グラフィックスロジック２８０８、共有キャッシュユニット２８０６のセット、およびシステムエージェントユニット２８１０／統合メモリコントローラユニット（複数可）２８１４を相互接続するが、代替例は、そのようなユニットを相互接続するのに任意の数の周知技術を用いてよい。一例では、１つまたは複数のキャッシュユニット２８０６とコア２８０２Ａ－Ｎとの間でコヒーレンシが維持される。
いくつかの例では、コア２８０２Ａ－Ｎのうち１つまたは複数は、マルチスレッドが可能である。システムエージェント２８１０は、コア２８０２Ａ－Ｎを連係し動作させるそれらのコンポーネントを含む。システムエージェントユニット２８１０は、例えば、電力制御ユニット（ＰＣＵ）およびディスプレイユニットを含んでよい。ＰＣＵは、コア２８０２Ａ－Ｎおよび統合グラフィックスロジック２８０８の電力状態を調整するのに必要なロジックおよびコンポーネントであってよく、または当該ロジックおよび当該コンポーネントを含んでもよい。ディスプレイユニットは、１つまたは複数の外部接続されたディスプレイを駆動するためのものである。
コア２８０２Ａ－Ｎは、アーキテクチャ命令セットに関して同種でも異種でもよい。すなわち、コア２８０２Ａ－Ｎのうち２つまたはそれより多くは同じ命令セットを実行することが可能であってよいが、他のものはその命令セットのサブセットまたは異なる命令セットのみを実行することが可能であってもよい。
［例示的なコンピュータアーキテクチャ］
図２９～３２は、例示的なコンピュータアーキテクチャのブロック図である。ラップトップ、デスクトップ、ハンドヘルドＰＣ、携帯情報端末、エンジニアリングワークステーション、サーバ、ネットワークデバイス、ネットワークハブ、スイッチ、組み込みプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、グラフィックスデバイス、ビデオゲームデバイス、セットトップボックス、マイクロコントローラ、携帯電話、携帯型メディアプレーヤ、ハンドヘルドデバイス、および様々な他の電子デバイスの当技術分野において既知の他のシステム設計及び構成もまた好適である。概して、本明細書において開示されるプロセッサおよび／または他の実行ロジックを組み込むことが可能な多種多様なシステムまたは電子デバイスが、概して好適である。
ここで図２９を参照すると、本開示の一例による、システム２９００のブロック図が示されている。システム２９００は、１つまたは複数のプロセッサ２９１０、２９１５を含んでよく、それらはコントローラハブ２９２０に結合されている。一例において、コントローラハブ２９２０は、グラフィックスメモリコントローラハブ（ＧＭＣＨ）２９９０および入出力ハブ（ＩＯＨ）２９５０（別個のチップ上にあり得る）を含む。ＧＭＣＨ２９９０は、メモリおよびグラフィックスコントローラを含み、それらにメモリ２９４０およびコプロセッサ２９４５が結合される。ＩＯＨ２９５０は、入／出力（ＩＯ）デバイス２９６０をＧＭＣＨ２９９０に結合する。代替的に、メモリおよびグラフィックスコントローラのうち一方または両方は、（本明細書において説明されるように）プロセッサ内に統合され、メモリ２９４０およびコプロセッサ２９４５は、プロセッサ２９１０と、ＩＯＨ２９５０を有する単一チップ内のコントローラハブ２９２０とに直接結合される。メモリ２９４０は、例えば、実行された場合にプロセッサに本開示の任意の方法を実行させる、コード２９４０Ａを含み得る。
任意選択的な性質の追加のプロセッサ２９１５は、図２９に破線で示される。各プロセッサ２９１０、２９１５は、本明細書で説明される処理コアのうちの１つまたは複数を含んでよく、何らかのバージョンのプロセッサ２８００であってよい。
メモリ２９４０は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、相変化メモリ（ＰＣＭ）、またはこの２つの組み合わせであってよい。少なくとも一例では、コントローラハブ２９２０は、フロントサイドバス（ＦＳＢ）などのマルチドロップバス、クイックパスインターコネクト（ＱＰＩ）などのポイントツーポイントインタフェース、または同様の接続２９９５を介してプロセッサ２９１０、２９１５と通信する。
一例では、コプロセッサ２９４５は、例えば、高スループットＭＩＣプロセッサ、ネットワークもしくは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ、組み込みプロセッサまたは同様のものなどの専用プロセッサである。一例では、コントローラハブ２９２０は統合グラフィックスアクセラレータを含んでよい。
物理リソース２９１０、２９１５の間には、アーキテクチャ特性、マイクロアーキテクチャ特性、熱的特性、電力消費特性などを含む幅広い価値基準に関して、様々な差異が存在し得る。
一例では、プロセッサ２９１０は、一般型のデータ処理オペレーションを制御する命令を実行する。命令内には、コプロセッサ命令が埋め込まれていてもよい。プロセッサ２９１０は、それらのコプロセッサ命令を、付属のコプロセッサ２９４５が実行すべきタイプの命令であると認識する。したがって、プロセッサ２９１０は、それらのコプロセッサ命令（またはコプロセッサ命令を表す制御信号）をコプロセッサバスまたは他の相互接続にてコプロセッサ２９４５に発行する。コプロセッサ２９４５は、受信したコプロセッサ命令を受け取って実行する。
ここで図３０を参照すると、本開示の例による、第１のより具体的で例示的なシステム３０００のブロック図が示されている。図３０に示されるように、マルチプロセッサシステム３０００はポイントツーポイント相互接続システムであり、ポイントツーポイント相互接続３０５０を介して結合される第１のプロセッサ３０７０および第２のプロセッサ３０８０を含む。プロセッサ３０７０および３０８０のそれぞれは、何らかのバージョンのプロセッサ２８００であってよい。本開示の一例では、プロセッサ３０７０および３０８０はそれぞれプロセッサ２９１０および２９１５であるが、コプロセッサ３０３８はコプロセッサ２９４５である。別の例では、プロセッサ３０７０および３０８０は、それぞれプロセッサ２９１０、コプロセッサ２９４５である。
プロセッサ３０７０および３０８０は、統合メモリコントローラ（ＩＭＣ）ユニット３０７２および３０８２をそれぞれ含むように示されている。プロセッサ３０７０はまた、そのバスコントローラユニットの一部として、ポイントツーポイント（Ｐ－Ｐ）インタフェース３０７６および３０７８を含み、同様に第２のプロセッサ３０８０はＰ－Ｐインタフェース３０８６および３０８８を含む。プロセッサ３０７０、３０８０は、ポイントツーポイント（Ｐ－Ｐ）インタフェース３０５０を介し、Ｐ－Ｐインタフェース回路３０７８、３０８８を用いて情報を交換してよい。図３０に示されるように、ＩＭＣ３０７２および３０８２は、プロセッサをそれぞれのメモリ、すなわちメモリ３０３２およびメモリ３０３４に結合する。それらのメモリは、それぞれのプロセッサにローカルに取り付けられたメインメモリの部分であってよい。
プロセッサ３０７０、３０８０は各々、個々のＰ－Ｐインタフェース３０５２、３０５４を介し、ポイントツーポイントインタフェース回路３０７６、３０９４、３０８６、３０９８を用いてチップセット３０９０と情報を交換してよい。チップセット３０９０は、任意選択で、高性能インタフェース３０３９を介してコプロセッサ３０３８と情報を交換してもよい。一例では、コプロセッサ３０３８は、例えば、高スループットＭＩＣプロセッサ、ネットワークもしくは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ、組み込みプロセッサまたは同様のものなどの専用プロセッサである。
共有キャッシュ（図示されない）は、プロセッサまたは両方のプロセッサの外部のいずれかに含まれてよく、さらに、Ｐ－Ｐ相互接続を介してプロセッサと接続されてよく、その結果、プロセッサが低電力モードになった場合、プロセッサのローカルキャッシュ情報のいずれかまたは両方は、共有キャッシュに格納されてよい。
チップセット３０９０は、インタフェース３０９６を介して第１のバス３０１６に結合され得る。一例において、第１のバス３０１６はペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、すなわちＰＣＩ Ｅｘｐｒｅｓｓバス若しくは別の第３世代ＩＯ相互接続バスなどのバスであってよいが、本開示の範囲はそのようには限定されない。
図３０に示されるように、様々なＩＯデバイス３０１４が、第１のバス３０１６を第２のバス３０２０に結合するバスブリッジ３０１８と共に、第１のバス３０１６に結合され得る。一例では、コプロセッサ、高スループットＭＩＣプロセッサ、ＧＰＧＰＵ、アクセラレータ（例えば、グラフィックスアクセラレータもしくはデジタル信号処理（ＤＳＰ）ユニットなど）、フィールドプログラマブルゲートアレイ、または任意の他のプロセッサなどの１つまたは複数の追加のプロセッサ３０１５が第１のバス３０１６に結合される。一例では、第２のバス３０２０は、ローピンカウント（ＬＰＣ）バスであり得る。一例では、例えば、キーボードおよび／またはマウス３０２２、通信デバイス３０２７、ならびに命令／コードおよびデータ３０３０を含み得るディスクドライブまたは他の大容量ストレージデバイスなどのストレージユニット３０２８を含む様々なデバイスを第２のバス３０２０に結合することができる。さらに、オーディオＩＯ３０２４が第２のバス３０２０に結合されてよい。他のアーキテクチャも可能であることに留意されたい。例えば、図３０のポイントツーポイントアーキテクチャの代わりに、システムがマルチドロップバスアーキテクチャまたは他のそのようなアーキテクチャを実装してよい。
ここで図３１を参照すると、本開示の例による、第２のより具体的な例示的なシステム３１００のブロック図が示されている。図３０および図３１内の同様の要素には同様の参照符号が付されており、図３０の特定の態様が、図３１の他の態様を曖昧にするのを避けるために、図３１から省略されている。
図３１は、プロセッサ３０７０、３０８０が、統合メモリを含み、またＩＯ制御ロジック（「ＣＬ」）３０７２および３０８２をそれぞれ含んでよいことを示す。したがって、ＣＬ３０７２、３０８２は統合メモリコントローラユニットを含み、かつＩＯ制御ロジックを含む。図３１は、メモリ３０３２、３０３４のみがＣＬ３０７２、３０８２に結合されているのでなく、ＩＯデバイス３１１４もまた、制御ロジック３０７２、３０８２に結合されていることを示している。レガシＩＯデバイス３１１５がチップセット３０９０に結合されている。
ここで図３２を参照すると、本開示の例による、ＳｏＣ３２００のブロック図が示されている。図２８と同様の要素には同様の参照符号が付されている。また、破線ボックスは、より高度なＳｏＣ上の任意選択的な機能である。図３２において、相互接続ユニット（複数可）３２０２は、１つまたは複数のコア２８０２Ａ－Ｎのセットおよび共有キャッシュユニット（複数可）２８０６を含むアプリケーションプロセッサ３２１０と、システムエージェントユニット２８１０と、バス・コントローラ・ユニット（複数可）２８１６と、統合メモリコントローラユニット（複数可）２８１４と、統合グラフィックスロジック、画像プロセッサ、オーディオプロセッサおよびビデオプロセッサを含み得る１つまたは複数のコプロセッサ３２２０のセットと、スタティックランダムアクセスメモリ（ＳＲＡＭ）ユニット３２３０と、ダイレクトメモリアクセス（ＤＭＡ）ユニット３２３２と、１つまたは複数の外部ディスプレイへ結合するためのディスプレイユニット３２４０と、に結合されている。一例では、コプロセッサ３２２０は、例えば、ネットワークもしくは通信プロセッサ、圧縮エンジン、ＧＰＧＰＵ、高スループットＭＩＣプロセッサ、組み込みプロセッサまたは同様のものなどの専用プロセッサを含む。
本明細書に開示される（例えば、メカニズムの）例は、ハードウェア、ソフトウェア、ファームウェア、またはそのような実装手法の組み合わせで実装されてもよい。本開示の例は、少なくとも１つのプロセッサと、（揮発性および不揮発性メモリおよび／またはストレージ要素を含む）ストレージシステムと、少なくとも１つの入力デバイスと、少なくとも１つの出力デバイスとを備えるプログラム可能なシステム上で実行されるコンピュータプログラムまたはプログラムコードとして実装されてもよい。
図３０に示されるコード３０３０などのプログラムコードは、本明細書で説明される機能を実行し、出力情報を生成する入力命令に適用されてよい。出力情報は、既知の方式で、１つまたは複数の出力デバイスに適用されてよい。本願の目的のために、処理システムは、例えば、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）またはマイクロプロセッサなどのプロセッサを有する任意のシステムを含む。
プログラムコードは、処理システムと通信するために、高水準手続型またはオブジェクト指向プログラミング言語で実装されてもよい。プログラムコードはまた、必要に応じて、アセンブリ言語または機械語で実装され得る。実際は、本明細書に説明されるメカニズムは、範囲が、いずれの特定のプログラミング言語にも限定されない。いずれの場合でも、言語は、コンパイル型言語またはインタープリタ型言語であってよい。
少なくとも一例の１つまたは複数の態様は、プロセッサ内の様々なロジックを表す、機械可読媒体上に格納された代表的な命令により実装され得、命令は、機械により読み出された場合、当該機械に本明細書で説明される技術を実行させるためのロジックを生成させる。「ＩＰコア」として知られているそのような表現は、有形の機械可読媒体に格納されてよく、論理またはプロセッサを実際に作成する製造装置にロードするために様々な顧客または製造設備に供給されてよい。
そのような機械可読記憶媒体には、ハードディスクなどの記憶媒体、フロッピディスク、光ディスク、コンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、コンパクトディスク・リライタブル（ＣＤ－ＲＷ）、および光磁気ディスクを含む任意の他のタイプのディスク、リードオンリメモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）やスタティックランダムアクセスメモリ（ＳＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）、フラッシュメモリ、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、相変化メモリ（ＰＣＭ）などの半導体デバイス、磁気カードもしくは光カード、または電子的命令を格納するのに適した任意の他のタイプの媒体を含む、機械またはデバイスによって製造または形成された物品の非一時的な有形な構造が含まれるが、これに限定されない。
したがって、本開示の例はまた、本明細書に説明される構造体、回路、装置、プロセッサ、および／またはシステム機能を定義するハードウェア記述言語（ＨＤＬ）などの命令を含むか、または設計データを含む非一時的有形機械可読媒体も含む。そのような例は、また、プログラム製品と称され得る。
［エミュレーション（バイナリ変換、コードモーフィングなどを含む）］
場合によっては、命令コンバータは、命令をソース命令セットからターゲット命令セットに変換するために用いられてよい。例えば、命令コンバータは、命令を、（例えば、静的バイナリ変換、動的コンパイルを含む動的バイナリ変換を使用する）翻訳、モーフィング、エミュレート、またはそうでなければ変換を行って、コアによって処理される１つまたは複数の他の命令にし得る。命令コンバータは、ソフトウェア、ハードウェア、ファームウェア、またはそれらの組み合わせで実装され得る。命令コンバータは、プロセッサ上にあってもよく、プロセッサ外にあってもよく、一部がプロセッサ上にあり、かつ一部がプロセッサ外にあってもよい。
図３３は、本開示の例による、ソース命令セットにおけるバイナリ命令をターゲット命令セットにおけるバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対比するブロック図である。示された例では、命令コンバータはソフトウェア命令コンバータであるが、代替的には、命令コンバータは、ソフトウェア、ファームウェア、ハードウェア、またはそれらの様々な組み合わせで実装されてもよい。図３３は、高水準言語３３０２のプログラムがｘ８６コンパイラ３３０４を用いてコンパイルされ、少なくとも１つのｘ８６命令セットコアを持つプロセッサ３３１６によってネイティブに実行され得るｘ８６バイナリコード３３０６を生成し得ることを示す。少なくとも１つのｘ８６命令セットコアを持つプロセッサ３３１６は、少なくとも１つのｘ８６命令セットコアを持つインテル（登録商標）プロセッサと実質的に同じ結果を実現するべく、（１）インテル（登録商標）ｘ８６命令セットコアの命令セットの実質的部分、または（２）少なくとも１つのｘ８６命令セットコアを持つインテル（登録商標）プロセッサ上での実行を目的とするアプリケーションまたは他のソフトウェアのオブジェクトコードバージョン、を互換的に実行または他の方法で処理することによって、少なくとも１つのｘ８６命令セットコアを持つインテル（登録商標）プロセッサと実質的に同一の機能を実行できる任意のプロセッサを表している。ｘ８６コンパイラ３３０４は、追加のリンク処理の有無にかかわらず、少なくとも１つのｘ８６命令セットコアを持つプロセッサ３３１６上で実行可能なｘ８６バイナリコード３３０６（例えば、オブジェクトコード）を生成するように動作可能なコンパイラを表す。同様に、図３３は、高水準言語３３０２のプログラムが、代替的な命令セットバイナリコード３３１０を生成する代替的な命令セットコンパイラ３３０８を使用してコンパイルされ得ることを示しており、当該代替的な命令セットバイナリコード３３１０は、少なくとも１つのｘ８６命令セットコアを持たないプロセッサ３３１４（例えば、カリフォルニア州サニーベールのＭＩＰＳ ＴｅｃｈｎｏｌｏｇｉｅｓのＭＩＰＳ命令セットを実行する、および／または、カリフォルニア州サニーベールのＡＲＭ ＨｏｌｄｉｎｇｓのＡＲＭ命令セットを実行するコアを持つプロセッサ）によってネイティブに実行されてよい。命令コンバータ３３１２は、ｘ８６バイナリコード３３０６を、ｘ８６命令セットコアを持たないプロセッサ３３１４によってネイティブに実行され得るコードに変換するために用いられる。この変換されたコードは、代替的な命令セットバイナリコード３３１０と同じになる可能性は低い。なぜなら、この変換が可能な命令コンバータは作成が難しいからである。しかしながら、変換されたコードは、一般的なオペレーションを実現し、代替的な命令セットの命令で構成される。したがって、命令コンバータ３３１２は、ソフトウェア、ファームウェア、ハードウェアまたはそれらの組み合わせを表わし、それらは、エミュレーション、シミュレーションまたは任意の他の処理を介して、ｘ８６命令セットプロセッサまたはコアを有さないプロセッサまたは他の電子デバイスが、ｘ８６バイナリコード３３０６を実行可能にする。
［他の可能な項目］
以下が請求される：
［項目１］
保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアと、
前記ハードウェアプロセッサコアと入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路であって、前記ＩＯＭＭＵ回路は、前記入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする、ＩＯＭＭＵ回路と
を備える装置。
［項目２］
前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
項目１に記載の装置。
［項目３］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する
項目１に記載の装置。
［項目４］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが、前記信頼ドメインの共有鍵および前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタを持つことが可能であるというインジケーションを生成する
項目１に記載の装置。
［項目５］
前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする
項目１に記載の装置。
［項目６］
前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路は、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない
項目５に記載の装置。
［項目７］
前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャは、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納させることが許可される
項目１に記載の装置。
［項目８］
前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによってアクセス可能である信頼されるルートテーブルポインタレジスタを備える
項目１に記載の装置。
［項目９］
ハードウェアプロセッサコアの信頼ドメインマネージャによって、保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する段階と、
入／出力デバイスから、前記ハードウェアプロセッサコアと前記入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路に、信頼ドメインの保護メモリのダイレクトメモリアクセスの要求を送信する段階と、
前記ＩＯＭＭＵ回路によって、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする段階と
を備える方法。
［項目１０］
前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
項目９に記載の方法。
［項目１１］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路が、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する段階
をさらに備える項目９に記載の方法。
［項目１２］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路が、前記信頼ドメインの前記保護メモリの物理アドレスが、前記信頼ドメインの共有鍵および仮想マシンモニタを持つことが可能であるというインジケーションを生成する段階
をさらに備える項目９に記載の方法。
［項目１３］
前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする段階
をさらに備える項目９に記載の方法。
［項目１４］
前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路が、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、入／出力変換ルックアサイドバッファが、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない段階
をさらに備える項目１３に記載の方法。
［項目１５］
前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャに、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを、信頼される無効化キューに格納することを許可する段階
をさらに備える項目９に記載の方法。
［項目１６］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路の信頼されるルートテーブルポインタレジスタにアクセスし、前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路の前記信頼されるルートテーブルポインタレジスタにアクセスしない段階
をさらに備える項目９に記載の方法。
［項目１７］
保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアと、
前記ハードウェアプロセッサコアに結合された入／出力デバイスと、
前記ハードウェアプロセッサコアと前記入／出力デバイスとの間に結合された入／出力メモリ管理ユニット（ＩＯＭＭＵ）回路であって、前記ＩＯＭＭＵ回路は、前記入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする、ＩＯＭＭＵ回路と
を備えるシステム。
［項目１８］
前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
項目１７に記載のシステム。
［項目１９］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する
項目１７に記載のシステム。
［項目２０］
前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが、前記信頼ドメインの共有鍵および仮想マシンモニタを持つことが可能であるというインジケーションを生成する
項目１７に記載のシステム。
［項目２１］
前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする
項目１７に記載のシステム。
［項目２２］
前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路は、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない
項目２１に記載のシステム。
［項目２３］
前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャは、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納させることが許可される
項目１７に記載のシステム。
［項目２４］
前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによってアクセス可能である信頼されるルートテーブルポインタレジスタを備える
項目１７に記載のシステム。

Claims (24)

  1. 保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアと、
    前記ハードウェアプロセッサコアと入／出力デバイスとの間に結合された入／出力メモリ管理ユニット回路（ＩＯＭＭＵ回路）であって、前記ＩＯＭＭＵ回路は、前記入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする、ＩＯＭＭＵ回路と
    を備える装置。
  2. 前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
    請求項１に記載の装置。
  3. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する
    請求項１に記載の装置。
  4. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの共有鍵および前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタを持つことが可能であるというインジケーションを生成する
    請求項１に記載の装置。
  5. 前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする
    請求項１に記載の装置。
  6. 前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路は、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない
    請求項５に記載の装置。
  7. 前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャは、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納させることが許可される
    請求項１から６のいずれか一項に記載の装置。
  8. 前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによってアクセス可能である信頼されるルートテーブルポインタレジスタを備える
    請求項１から６のいずれか一項に記載の装置。
  9. ハードウェアプロセッサコアの信頼ドメインマネージャによって、保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する段階と、
    入／出力デバイスから、前記ハードウェアプロセッサコアと前記入／出力デバイスとの間に結合された入／出力メモリ管理ユニット回路（ＩＯＭＭＵ回路）に、信頼ドメインの保護メモリのダイレクトメモリアクセスの要求を送信する段階と、
    前記ＩＯＭＭＵ回路によって、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする段階と
    を備える方法。
  10. 前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
    請求項９に記載の方法。
  11. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路が、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する段階
    をさらに備える請求項９に記載の方法。
  12. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路が、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの共有鍵および仮想マシンモニタを持つことが可能であるというインジケーションを生成する段階
    をさらに備える請求項９に記載の方法。
  13. 前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする段階
    をさらに備える請求項９に記載の方法。
  14. 前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路が、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、入／出力変換ルックアサイドバッファが、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない段階
    をさらに備える請求項１３に記載の方法。
  15. 前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャに、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納することを許可する段階
    をさらに備える請求項９から１４のいずれか一項に記載の方法。
  16. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路の信頼されるルートテーブルポインタレジスタにアクセスし、前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路の前記信頼されるルートテーブルポインタレジスタにアクセスしない段階
    をさらに備える請求項９から１４のいずれか一項に記載の方法。
  17. 保護メモリの領域を有する各々の信頼ドメインとして１つまたは複数のハードウェア分離された仮想マシンを管理する信頼ドメインマネージャを備えるハードウェアプロセッサコアと、
    前記ハードウェアプロセッサコアに結合された入／出力デバイスと、
    前記ハードウェアプロセッサコアと前記入／出力デバイスとの間に結合された入／出力メモリ管理ユニット回路（ＩＯＭＭＵ回路）であって、前記ＩＯＭＭＵ回路は、前記入／出力デバイスからの信頼ドメインの保護メモリのダイレクトメモリアクセスに対する要求に対して、前記入／出力デバイスが前記信頼ドメインの信頼されるコンピューティングベース内にあることを示すように前記要求のフィールドが設定されていることに応じて、前記ダイレクトメモリアクセスを可能にする、ＩＯＭＭＵ回路と
    を備えるシステム。
  18. 前記要求の前記フィールドは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従ったプレフィックスの１つまたは複数のビットのセットである
    請求項１７に記載のシステム。
  19. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの秘密鍵を持つことが可能であるというインジケーションを生成する
    請求項１７に記載のシステム。
  20. 前記要求の前記フィールドが設定されていることに応じて、前記ＩＯＭＭＵ回路は、前記信頼ドメインの前記保護メモリの物理アドレスが前記信頼ドメインの共有鍵および仮想マシンモニタを持つことが可能であるというインジケーションを生成する
    請求項１７に記載のシステム。
  21. 前記要求の前記フィールドが設定されることに応じて、前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの信頼されるデータ構造にアクセスする
    請求項１７に記載のシステム。
  22. 前記要求の前記フィールドが設定されていないことに応じて、前記ＩＯＭＭＵ回路は、前記仮想マシンモニタによって管理される仮想アドレスから物理アドレスへのマッピングのデータ構造にアクセスし、前記信頼ドメインマネージャによって管理される仮想アドレスから物理アドレスへのマッピングの前記信頼されるデータ構造にアクセスしない
    請求項２１に記載のシステム。
  23. 前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタではなく前記信頼ドメインマネージャは、前記信頼ドメインの前記保護メモリの１つまたは複数のブロックの無効化のインジケーションを信頼される無効化キューに格納させることが許可される
    請求項１７から２２のいずれか一項に記載のシステム。
  24. 前記ＩＯＭＭＵ回路は、前記１つまたは複数のハードウェア分離された仮想マシンの仮想マシンモニタによってではなく、前記信頼ドメインマネージャによってアクセス可能である信頼されるルートテーブルポインタレジスタを備える
    請求項１７から２２のいずれか一項に記載のシステム。
JP2022166581A 2021-12-23 2022-10-18 信頼ドメインのための入／出力拡張を実装するための回路および方法 Pending JP2023094536A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/560,251 US20230205562A1 (en) 2021-12-23 2021-12-23 Circuitry and methods for implementing input/output extensions for trust domains
US17/560,251 2021-12-23

Publications (1)

Publication Number Publication Date
JP2023094536A true JP2023094536A (ja) 2023-07-05

Family

ID=84359101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022166581A Pending JP2023094536A (ja) 2021-12-23 2022-10-18 信頼ドメインのための入／出力拡張を実装するための回路および方法

Country Status (5)

Country Link
US (1) US20230205562A1 (ja)
EP (1) EP4202698A1 (ja)
JP (1) JP2023094536A (ja)
CN (1) CN116340948A (ja)
TW (1) TW202326394A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977496B1 (en) * 2022-09-29 2024-05-07 Amazon Technologies, Inc. Security vulnerability mitigation using hardware-supported context-dependent address space hiding

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595487B2 (en) * 2006-11-01 2013-11-26 Vmware, Inc. Virtualization hardware for device driver isolation
US10761996B2 (en) * 2018-09-28 2020-09-01 Intel Corporation Apparatus and method for secure memory access using trust domains
US11373013B2 (en) * 2018-12-28 2022-06-28 Intel Corporation Technologies for filtering memory access transactions received from one or more I/O devices
US11599621B2 (en) * 2019-03-30 2023-03-07 Intel Corporation Apparatuses, methods, and systems for verification of input-output memory management unit to device attachment

Also Published As

Publication number Publication date
EP4202698A1 (en) 2023-06-28
CN116340948A (zh) 2023-06-27
US20230205562A1 (en) 2023-06-29
TW202326394A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US9971688B2 (en) Apparatus and method for accelerating operations in a processor which uses shared virtual memory
JP6344614B2 (ja) セキュアエンクレーブページキャッシュのための進歩したページング能力を提供するための命令および論理
KR102539453B1 (ko) 보안 인클레이브들의 프로세스들을 포크하고 보안 인클레이브 페이지 캐시에서 자식 인클레이브들을 확립하기 위한 명령어들 및 로직
US20170371803A1 (en) Method and apparatus to allow secure guest access to extended page tables
US20190228145A1 (en) Apparatuses, methods, and systems for verification of input-output memory management unit to device attachment
US11029957B1 (en) Apparatuses, methods, and systems for instructions to compartmentalize code
US20220197995A1 (en) Device, system and method to efficiently update a secure arbitration mode module
US11436342B2 (en) TDX islands with self-contained scope enabling TDX KeyID scaling
KR20230000941A (ko) 가상 머신의 라이브 마이그레이션을 위한 erdma(encrypted remote direct memory access)를 지원하기 위한 회로 및 방법들
CN115357332A (zh) 处理器间中断的虚拟化
TWI830927B (zh) 用於處理器非回寫能力的設備、方法、及非暫時性機器可讀取媒體
EP4202698A1 (en) Circuitry and methods for implementing input/output extensions for trust domains
EP4242900A1 (en) Bypassing memory encryption for non-confidential virtual machines in a computing system
NL2031072B1 (en) Apparatus and method to implement shared virtual memory in a trusted zone
WO2023019537A1 (en) Apparatuses, methods, and systems for device translation lookaside buffer pre-translation instruction and extensions to input/output memory management unit protocols
EP3885950B1 (en) Shadow stack isa extensions to support fast return and event delivery (fred) architecture
US9330020B2 (en) System, apparatus, and method for transparent page level instruction translation
WO2023115248A1 (en) Circuitry and methods for implementing a trusted execution environment security manager
US20220414022A1 (en) Apparatus, system, and method for secure memory access control