JP2005518700A - ハミング値による順序付け - Google Patents

Abstract

重みなしバイナリタプルの入力セットを処理してそのハミング値を順に並べるための装置と方法が開示されている。一般的な場合に、タプルは共通方向（左又は右）にサーモコードされ、その後、直交サーモコード操作を加えられる。この操作では、サーモコードされるタプルのそれぞれのビット位置からビットを取る直交タプルが共通方向（上又は下）にサーモコード操作を受ける。この操作が完了すると、タプルは入力タプルのハミング値を、ハミング値の順に並べてあらわす。入力タプルが既にサーモコードになっている場合は、第一サーモコード操作は省略されることもある。図面に記載したように、元の重みなしバイナリタプルに関する結果をもたらすためタグ付け処理を用い、それにより入力パターン情報を保存する。

Description

本発明は、重みなしバイナリタプルのセットの（ここに定義する）ハミング値を順に並べるための装置と方法、及び当該装置と方法を用いるフィルタ装置に関する。

重みなしバイナリタプルの入力セットの（ここに定義するような）ハミング値を順に並べることを必要とするアプリケーションが多数ある。重みなしバイナリタプルのセットに関する中位ハミング値（別途「重みなし中央値」とも言う）又は外端ハミング値（別途「重みなしアウトレイア」とも言う）の何れか又は両方を決定するなどである。デジタル信号操作などにおいては、デジタルサンプル流の上で作動する所定範囲のローリングウインドウを規定し、ウインドウ内の集合特性、一般的には重みなし中央値など平均値又は中央値、により決定される値で各値を置換することが知られている。ウインドウ内サンプルの均質性の目安又は基準としてなど、アウトレイア値を必要とする別の事例がある。

ハミング値の順序付け及び／又は重みなし中央値及び／又は重みなしアウトレイアの決定が必要となる別の事例は、デジタルコードのエラー検出と修正においてである。

標本の集合から総称テンプレートを決定する必要があって、標本の重みなし中央値を総称テンプレートとして使用することがある。

重みなし中央値抽出のため考えられる一方法は、在来の算法的プロセッサを用いてハミング値を求めそれによりタプルを順に並べて重みなし中央値を抽出することである。これが適するアプリケーションもあるが、過酷な宇宙環境によっては、宇宙に由来するビットエラーを軽減するため、非同期、無メモリ、無クロックの実装が望ましい。

定義
重みなしバイナリ：これは、各能動ビットが、１、２、４、８・・・などの位置加重を有する「自然」加重と反対に、丁度「１」の単位加重を有することを意味する。

重みなしバイナリタプル：これは、重みなしビットの集合で順序が無関係なものを定義する。例えば、［００１１］、［１１００］及び［１０１０］は、それぞれ同一の意味を有する。

サーモコード（代わりにサーモコードとも言う）：これは、重みなしバイナリの一形式で、タプルの中の１と０を纏めてグループ分けしているものである。例えば、サーモコードの［１０１０１］は、［１１１００］又は代わりに［００１１１］となる。

ハミング値（Ｈｖ）：これは、タプルの中の１の数である。例えば、［１０１０１１］はハミング値４を有する。

在来中央値：奇数の数の値を与えられるとき、中央値は順に並べ終えたセットの中央値である。例えば［３１２４７］を与えられると、順に［１２３４７］と並べる。中央値、つまり中央値は、３である。

アウトレイア：値の組を与えられるとき、順に並べ終えた組のアウトレイアである。例えば［２７ ３ １ ２ ４ ７］を与えられると、順に［１ ２ ３ ４ ７ ２７］と並べられる、アウトレイアは１と２７である。

重みなし中央値：奇数の数の重みなしタプルを与えられるとき、重みなし中央値は、ハミング値の順に並べたセットの中央タプルのハミング値である。偶数の数の重みなしタプルがあるとき、重みなし中央値は、存在しない中央値の両側のいずれの値であるとしてよく、それもまたここでは重みなし中央値と言う。したがって偶数の数の重みなしタプルについては、重みなし中央値は単一の値でないことがある。代わりに、タプルのうち一つを重複させることにより、セットを奇数にしてもよい。結果の重みなし中央値もまた同様に重みなし中央値と言う。

重みなしアウトレイア：任意の数の重みなしタプルを与えられるとき、重みなしアウトレイアは、ハミング値の順に並べたセットの外端タプルのハミング値である。

例えば、５個の重みなしタプル、ｔ１乃至ｔ５を与えられるとき、
ｔ１＝［００１０００］、Ｈｖ＝１ 最低
ｔ２＝［１００１００］、Ｈｖ＝２
ｔ３＝［００１０００］、Ｈｖ＝１ （最低同位）
ｔ４＝［００１１０１］、Ｈｖ＝３ 最高
ｔ５＝［１１００００］、Ｈｖ＝２
これらのタプルをそのハミング値の順に並べると、次のようになる。

ｔ４＝［００１１０１］、Ｈｖ＝３ 重みなしアウトレイア
ｔ２＝［１００１００］、Ｈｖ＝２
ｔ５＝［１１００００］、Ｈｖ＝２ 重みなし中央値
ｔ３＝［００１０００］、Ｈｖ＝１
ｔ１＝［００１０００］、Ｈｖ＝１ 最低

したがって、サーモコードで示されるときを除いて、ｔ５又はｔ２のハミング値が重みなし中央値となる。重みなし中央値としてｔ５のハミング値を選ぶかｔ２のハミング値を選ぶかは重要でない。

本発明の一側面にしたがうと、重みなしバイナリサーモコード化タプルの入力セットを、各タプルの所与の端にグループ分けされているセットビットをそれぞれ用いて処理し、前記重みなしバイナリサーモコード化タプルのハミング値を順に並べる方法であって、
（i）重みなしバイナリサーモコード化タプルのセットを、前記重みなしバイナリタプルにより、所与の方向（垂直方向など）に積み重なるマトリクスに組立てて、各々が前記所与の方向（垂直方向など）に伸び、各々が前記重みなしバイナリタプルの各々からそれぞれのビット位置において取られるビットから作られる直交タプルのセットを定義し、及び
（ii）前記直交タプルの各々に、サーモコードするステップを施し、各タプルの所与の端にセットビットをグループ分けする、
ものに同等又はそれに相当する直交サーモコード操作を実行するステップを含み、
それにより前記重みなしバイナリサーモコード化タプルのハミング値を順に並べる方法が提供される。

直交サーモコード操作は、以下に記述するように各種の異なる方法で実行されるので、アナログサーモコード操作が達成されるならば、これは実際にマトリクスに組立てられる重みなしバイナリサーモコード化タプルに取って重要ではない。驚くべきことに、重みなしバイナリサーモコード化タプルの入力セットに直交サーモコード操作を実行することが、ハミング値を変更することなくタプルのハミング値を順に並べることを、我々は見出した。

入力データが事前に重みなしバイナリサーモコード化タプルの形になっていないときは、入力データ（加重バイナリ、重みなしバイナリなど）をサーモコードにコンバータしてそれを所望のコードディングに戻すため、直交サーモコード操作のアップストリームとダウンストリームに適切なエンコードとデコードのステップを設ける。

したがって、入力が重みなしバイナリタプルである別の情況では、本発明は、前記重みなしバイナリタプルのハミング値を順に並べるため、重みなしバイナリタプルの入力セットを処理する方法であって、前記重みなしバイナリタプルそれぞれの上にサーモコード操作を実行して、各タプルの所与の端にセットビットをグループ分けし、重みなしバイナリサーモコード化タプルのセットを作り、その後、
（i）重みなしバイナリサーモコード化タプルのセットを、前記重みなしバイナリタプルにより、所与の方向（垂直方向など）に積み重なるマトリクスに組立てて、各々が前記所与の方向（垂直方向など）に伸び、各々が前記重みなしバイナリタプルの各々からそれぞれのビット位置において取られるビットから作られる直交タプルのセットを定義し、及び
（ii）前記直交タプルの各々に、サーモコードするステップを施し、各タプルの所与の端にセットビットをグループ分けする、
ものに相当する直交サーモコード操作を実行するステップを含み、
それにより前記重みなしバイナリサーモコード化タプルのハミング値を順に並べる方法を提供する。

ハミング値のセットが順に並んでから、セットに関し選択されるハミング値一つ以上を決定する。例えば、入力セットが奇数のタプルを含む場合、上記セットの重みなし中央値は、順に並ぶセットの中央値を特定することにより決定される。入力セットが偶数（２ｎ）のタプルを含む場合、上記セットの中央値は、順に並ぶセットの中でｎ番目又はｎ＋１番目の値に相当する値を特定することにより決定される。したがって、入力セットが偶数のタプルを含む場合、直交サーモコード操作を実行する前に（入力セットの別のタプルのうち一つを重複させるなどにより）追加のタプルをセットに導入して奇数のタプルを作ることがある。

重みなしアウトレイア値最低一つを、前記順に並ぶハミング値の最初と最後のうち少なくとも一つを特定することにより決定する。

順に並ぶハミング値のうち一つに相当する入力ビットパターンが必要な場合、一実施例においては、前記重みなしバイナリタプルのハミング値を順に並べ、前記直交サーモコード操作の後、所与の順位に相当する前記タプル少なくとも一つのビットパターンを、前記直交サーモコード操作前のタプルのビットパターンに対し比較して、それに同等の単数又は複数のタプルを特定し、前記同等タプルの位置を使用して対応入力タプルを判定し、それにより前記所与の順位を有する入力タプルを特定又は提示する。

本発明は、タプルの二次元以上のアレイに対し操作を加える方法に拡大適用される。ここでは、上に定義する方法を、フィルタリングステップにおいて、前記アレイ中の所定のウインドウ中の値のセットに対し実行し、順に並ぶハミング値の選ばれる少なくとも一つをフィルタリング結果として使用し、アレイに対してウインドウを少し宛て動かし乍ら一連のフィルタリング結果を作る。

一事例においては、中位ハミング値をフィルタリング結果として使用する。

フィルタリング操作は、二次元画像をあらわすものなど、タプルの二次元アレイに対して加えられる。代わりに、フィルタリング操作は、空中輸送空間の三次元体積をあらわす、タプルの三次元アレイに対して加えられる。

本発明はまた、上述のフィルタリング操作を加えるためにフィルタリング装置にも拡大適用される。

別の側面で、本発明は、重みなしバイナリサーモコード化タプルの入力セットを、各タプルの所与の端にグループ分けされているセットビットを用いて処理し、それにより前記重みなしバイナリサーモコード化タプルのハミング値を順に並べるための装置を提供する。前記装置は、
（i）重みなしバイナリサーモコード化タプルのセットを、前記重みなしバイナリタプルにより、所与の方向（垂直方向など）に積み重なるマトリクスに組立てて、各々が前記所与の方向（垂直方向など）に伸び、各々が前記重みなしバイナリタプルの各々からそれぞれのビット位置において取られるビットから作られる直交タプルのセットを定義し、及び
（ii）前記直交タプルの各々に、サーモコードするステップを施し、各タプルの所与の端にセットビットをグループ分けする、
ものに相当する直交サーモコード操作を実行するための変換手段を含み、
それにより前記重みなしバイナリサーモコード化タプルのハミング値を順に並べる。

上述の装置は、重みなしバイナリタプルの入力セットを、サーモコードで受け取る目的のものである。

事前にサーモコードになっていない重みなしバイナリタプルの入力セットの処理を目的とする別の情況においては、重みなしバイナリタプルの入力セットを処理するための装置が提供される。この装置は、
前記重みなしバイナリタプルの各々を重みなしバイナリサーモコード化タプルにコンバータして、それらのセットを作るための第一段階サーモコードコンバータ手段及び、
（i）重みなしバイナリサーモコード化タプルのセットを、前記重みなしバイナリタプルにより、所与の方向（垂直方向など）に積み重なるマトリクスに組立てて、各々が前記所与の方向（垂直方向など）に伸び、各々が前記重みなしバイナリタプルの各々からそれぞれのビット位置において取られるビットから作られる直交タプルのセットを定義し、及び
（ii）前記直交タプルの各々に、サーモコードするステップを施し、各タプルの所与の端にセットビットをグループ分けする、
相当する直交サーモコーディング操作を実行するための変換手段を含み、
それにより前記重みなしバイナリサーモコード化タプルのハミング値を順に並べる。

第一段階サーモコードコンバータ手段は、入力セットを作る前記重みなしバイナリタプル各々のためそれぞれのサーモコードコンバータ手段を含むのが好適である。

変換手段には、各々が前記重みなしバイナリサーモコード化タプルのそれぞれのビット位置から取られるビットから作られる直交タプルのセットを定義するための直交タプル定義手段、及び前記直交タプルの各々をサーモコードするためそれぞれのサーモコードコンバータ手段を含むのが好適である。この直交タプル定義手段は、一般的に、サーモコード化タプルのビットを適切なサーモコードコンバータ手段に対してマッピングする相互接続のマッピングを含む。

前記装置は、前記直交タプルに対する複数又は単数の中央タプルを決定するため、前記サーモコード直交タプルで作られるマトリクスを解析するための手段を含むのが好適である。前記中央タプルは、前記重みなしバイナリサーモコード化タプルの中位ハミング値をあらわす。同様に、この装置は、少なくとも一つのアウトレイアをあらわす、前記直交タプルに対し直交するタプルの最初と最後を判定するための手段を含むことがある。

サーモコード手段は、各種の形式を取る。モジュラー構造を用いる非同期サーモコード化手段などである。代わりに、最低一つのサーモコード手段は、パイプライン同期式サーモコード手段を含む。このような装置の例は、以前に発表した国際特許出願ＷＯ９９／３３１８４号に示されている。さらに加えて、サーモコードコンバータ手段は、同一日付の同時係属出願ＰＣＴ／ＧＲ／−−−−（当方参照番号ＸＡ１６１９）に記述するように、重みなしバイナリデータの入力流で作動するサーモコードコンバータ手段を含む。

別の側面で、本発明は、重みなしバイナリサーモコード化タプルの入力セットを、タプルの所与の端にグループ分けされるセットビットを用いて処理するための装置を提供する。前記装置は、
入力タプルの各ビット位置のためのそれぞれのサーモコードコンバータ手段であって、各サーモコードコンバータ手段は、重みなしバイナリサーモコード化タプルの各々からビットを受取り、前記ビットにサーモコード操作を実行し、前記重みなしバイナリタプルコードタプルに直交コーディング操作を集合的に加えて、直交的にサーモコードされるタプルのセットを作り、これらを並べてマトリクスに組立てるとき前記重みなしバイナリサーモコード化タプルのハミング値をあらわすタプルの順に並ぶセットが作られる、サーモコードコンバータ手段を含む。

さらに別の側面で、本発明は、重みなしバイナリタプルの入力セットを処理するための装置を提供する。この装置は、
前記重みなしバイナリタプルの各々を重みなしバイナリサーモコード化タプルに変換するためのそれぞれの第一段階サーモコードコンバータ手段、
入力タプルの各ビット位置のためのそれぞれの第二段階サーモコードコンバータ手段であって、各サーモコードコンバータ手段は、重みなしバイナリサーモコード化タプルの各々からビットを受取り、前記ビットにサーモコード操作を実行し、前記重みなしバイナリタプルコードタプルに直交コーディング操作を集合的に加えて、直交的にサーモコードされるタプルのセットを作り、これらを並べてマトリクスに組立てるとき前記重みなしバイナリサーモコード化タプルのハミング値をあらわすタプルの順に並ぶセットが作られる、サーモコードコンバータ手段を含む。

上記に本発明を記述したが、これは上記又は以下の記述に提示する特徴のあらゆる新規組合せに拡大適用される。

本発明は、各種の方法で実行することが出来るので、その実施例を、付属図面を参照しつつ、例示の目的のみでここに記述する。

ここに開示する実施例は、重みなしバイナリタプルのセットからのハミング値順序付けと重みなし中央値抽出のための新規機構を記述する。入力データが事前ににその形になっていないときは明らかに、重みなしバイナリに変換する必要がある。出願本文の３頁及び４頁で緒言に記述する各６ビット幅の５個の重みなしタプルｔ１乃至１５を参照して、最初にビット操作ステップを実行してハミング値の順序付けをおこない、重みなし中央値抽出を記述する。ビット操作ステップを記述し終えてから、本発明実行のため必要な装置をさらに詳細に記述する。

前の例の
ｔ１＝［０ ０ １ ０ ０ ０］
ｔ２＝［１ ０ ０ １ ０ ０］
ｔ３＝［０ ０ １ ０ ０ ０］
ｔ４＝［０ ０ １ １ ０ １］
ｔ５＝［１ １ ０ ０ ０ ０］
ｃ１ ｃ２ ｃ３ ｃ４ ｃ５ ｃ６

では、ｔ１乃至ｔ５が入力タプルで、カラムｃ１乃至ｃ６に割当てられる。ここで直交サーモコードを実行する。第一段階で、各タプルｔ１乃至ｔ５をサーモコード化する。そこで列ｔ１乃至ｔ５がいずれかの方向−左又は右−にサーモコード化される。左にサーモコード化すると次のようになる。

［１ ０ ０ ０ ０ ０］
［１ １ ０ ０ ０ ０］
［１ ０ ０ ０ ０ ０］
［１ １ １ ０ ０ ０］
［１ １ ０ ０ ０ ０］

次いで、上向き又は下向きいずれかで、カラムに沿ってサーモコード化する。これにより所望の結果が得られる、上向きにサーモコード化すると、

［１ １ １ ０ ０ ０］ 最高重みなしアウトレイア
［１ １ ０ ０ ０ ０］
［１ １ ０ ０ ０ ０］ 重みなし中央値
［１ ０ ０ ０ ０ ０］
［１ ０ ０ ０ ０ ０］ 最低重みなしアウトレイア

直交サーモコード処理過程は、サーモコードにおける重みなし中央値を中央値、即ち列ｔ５として生じる。

この処理過程は、入力タプルをマトリクスに組立て、次いで、各タプルを列に沿って右から左にサーモコードする第一サーモコードステップを実行し、カラムを上向きにサーモコードする第二サーモコードステップを実行するので、目に見えるようになっている。この視覚化において、第一サーモコード化をある意味でタプルの方向に沿っておこなうならば、タプルを垂直又は水平に積重ねることが出来る。実用では勿論、このようなマトリクスは無い。タプルは、個別の第一段階サーモコーダに供給されるが、その出力は所定のマッピングで個別の第二段階サーモコーダの入力に固定配線されており、第二段階サーモコーダの選択出力は出力インターフェイスに固定配線されているからである。

説明した実施例において２段階の直交する処理、すなわちタプルの方向に沿って横方向の操作を、それからそれに直交する縦方向の操作を順番に行わなければならないことに注意が必要である。

もちろん入力データがすでにサーモコード化されている場合は重みなしの中央値を得るために縦方向のサーモコード化だけを行うことが必要である。奇数のタプルがある場合のみこれにより唯一の重みなし中央値が得られることは評価できるだろう。偶数のタプルがあるときはタプルを奇数にするためにタプルの１つ（たとえば最初のタプル）をコピーする。その代りに存在しない中央値の１つ上あるいは１つ下のタプルを近似として取ってもよい。どちらの方式によってもこのように得られた近似を便宜上重みなし中央値としてここで参照する。

上述の方法は技術に依存しないので、これを電子的、光学的、磁気的などで実現できる。

さて図１は重みなしアウトライアも決定する重みなし中央値評価器のブロック図を示す。

この図における重みなし中央値評価器１０は５の中央値で５ビット幅の重み付けのないバイナリタプルを受取り、評価するように設計されている。評価器１０はサーモコード１２の第１層を含むが、このサーモコードは左へサーモコード化する、すなわち、セットビットをサーモコード化出力の左端でグループにするように設計されている。サーモコードのそれぞれの第１層への入力はここではサーモコードボックスの上に示されており、一方サーモコード出力はボックスの中に示されている。

サーモコードの５個の第２層の直交するセット１４は入力としてサーモコードの第１層１２の出力を受け取る。サーモコードの第２の各レイヤー１４は第１層のサーモコード化した出力のそれぞれのビットの位置を取る。このようにサーモコードの第２層１４の左端はサーモコードの第１層の左端のサーモコードビットを取る。サーモコードの第２層１４の右端はサーモコードの第１層の右端のサーモコードビットを取る。以下同様である。このようにして５つの入力のタプル（０ ０ １ １ ０）、（０ １ ０ １ １）、（０ ０ ０ １ ０）、（１ １ ０ １ １）、（０ ０ ０ １ ０）がこれらのタプルを垂直に積み上げたマトリックスとして視覚化すると次のようになる。

０ ０ １ １ ０
０ １ ０ １ １
０ ０ ０ １ ０
１ １ ０ １ １
０ ０ ０ １ ０

サーモコードの第１層が行を左へサーモコード化し、次のアレイを作る。

１ １ ０ ０ ０
１ １ １ ０ ０
１ ０ ０ ０ ０
１ １ １ １ ０
１ ０ ０ ０ ０

直交サーモコード化操作は次のように変換を行う。

１ １ １ １ ０
１ １ １ ０ ０
１ １ ０ ０ ０
１ ０ ０ ０ ０
１ ０ ０ ０ ０

もう一度図１を参照すると、サーモコードの各第２層の中央の出力ビットは重みなし中央値を代表する、１６におけるタプルとしての出力である。同様にサーモコードの各第２層からの最初と最後のビットはそれぞれ最大および最小のアウトライアを指示する１８および２０における出力である。

図２は図１の配列を実現するのに用いることができる同期式モジュラーサーモコード２２を適切な形で実現する回路図である。このようなデコーダは第１層に５個、第２層に５個必要である。 図２のサーモコードコンバータには６個の入力２４があるが、６番目の入力はいずれの場合もゼロに設定できる。図２のデコーダは国際特許出願明細書 WO 99/33184にさらに詳しく説明されているが、簡単に言うと図に示すように、それぞれＡＮＤゲート２８とＯＲゲート３０を相互接続モジュールあるいは「ビット操作セル」２６ を接続してできている。これはサーモコードコンバータの１つの例にしか過ぎず、他にも多数の方法が可能であることを強調しておく。

図１の直交中央値評価器は図３に示す重みなし中央値フィルタを形成するのに使うことができる。図３の配列においてｎビットの重みなしタプルのストリームが３個のサンプルホールドレジスタ３２のチェーンに供給され、それによってサンプルはクロック３４の制御の下でクロックされる。チェーンにはタップがあり、３個のサンプルが重みなし中央値評価器３６に供給される。サンプルホールドレジスタ３２はローリングする、各クロックサイクルで３個の重みなしサンプルを供給する３個のサンプル窓を実効的に定義する。ここで重みなし評価器３６は３個のサーモコードジェネレータ（サンプル１個につき１個）（図示していない）の第１層を有する。各第１層についてサーモコードジェネレータはｎビット幅である。第２層は３ビット幅のｎ個のサーモコードジェネレータ（図示していない）を有する。

図４は一連の１４入力サンプル（「重みなしバイナリ入力」と表示）と、最初のサーモコード変換結果（「横サーモコード」と表示）と、ｎ個の第２レベルのサーモコードジェネレータのそれぞれの中央ビット位置にある出力ビットから作られるタプルによって定義される中央値フィルタの結果出力とを示す。疑わしい可能性のあるサンプル５がフィルタされた出力では減衰していることが特に注目される。

他の例では、図３に示すブロック図と同じ原理で動作する２次元、３ｘ３の標本空間（９要素の「窓」を定義する）ＭＡＴＬＡＢ シミュレーション（登録商標）がある。９要素の窓は、現在の９個のサンプルを重みなし中央値評価器が使えるようにするために、知られているような方法で、ライン遅延およびクロック信号により制御されるサンプルホールドレジスタを使って設定される。この例では、５１２ ｘ ５１２ピクセル、８ビットの重み付けしたグレースケールイメージからなる試験イメージが基準として使われた。８ビットバイナリコードは２５５ビットのサーモコードに変換する。量子化雑音はシミュレーションから除外された。前と同様、初段におけるサーモコードの数は窓中のサンプル数（つまり９個）により決まる。第２段の直交サーモコードコンバータの数はサンプルのディジタル幅に対応する。

図５はこの例で用いた、雑音を加える前のイメージを表す。重みなし中央値フィルタを用いて処理する適当なイメージを作るため、１０％の雑音密度でパルス性の塩および胡椒雑音を基準イメージに加えた。

図６は雑音を加えたイメージを示す。雑音により発生した平均二乗誤差は２１２１で、ピークの信号雑音比は１４．９ｄＢであった。

フィルタしたイメージを図７に示す。平均二乗誤差はフィルタリングにより７１に減少し、ピークの信号雑音比は２９．６ｄＢに増加した。

図８は雑音密度が増加したときのフィルタリングによる改善傾向を示す。

図１の実施例はタプル自身ではなく入力タプルをサーモコード化した変形であるタプルを配列したセットを提供する。これは図３の中央値フィルタのような多くの応用で有用である一方、いわばサーモコード化した変形ではなくセット中に中央値を持つ実際のタプルを出力することが望ましい応用もある。

したがって、図９から図１２を参照しながら説明する以下の実施例は、重みなしバイナリ入力タプルを受取り、前記の直交サーモコード化と類似の技術を用いて入力タプルのサーモコード化した変形を配列するが、変更によって元の重みなしバイナリタプルについては入力パターン情報が保存されるような結果を与える。

図９はこの実施例の最上層のブロック図で、動作例を用いてこれを説明する。この例で入力パターンはＴ１からＴ３の３個の入力タプルで、たとえば、
Ｔ１ ０ １ ０ １
Ｔ２ ０ １ ０ ０
Ｔ３ １ １ ０ １
が入力パターン４０に供給される。入力パターンから入ったタプルは水平サーモコード４２に渡され、そこでタプルは水平サーモコード化され（たとえば左へ）、以下を生成する。

ＨＴ１ １ １ ０ ０
ＨＴ２ １ ０ ０ ０
ＨＴ３ １ １ １ ０

ここにＨＴ１はＴ１を水平サーモコード化することにより得られたタプルを示し、その他も同様である。

水平サーモコード４２からのビットは垂直サーモコード４４に渡され、そこで縦方向のタプルのビットは、タプルＨＴ１、ＨＴ２、ＨＴ３を垂直スタッキングすることにより得られた配列の列に対応して、垂直サーモコード化されて（たとえば垂直下向きに）、以下を与える。

ＶＨＴ１ １ ０ ０ ０
ＶＨＴ２ １ １ ０ ０
ＶＨＴ３ １ １ １ ０
ここにプレフィックス「Ｖ」は垂直サーモコード化操作を示し、したがってプレフィックス「ＶＨ」は直交サーモコード化操作を示す。この段階でタプルは図１の実施例のように再配列あるいは直交サーモコード化されている。しかし、この図９の実施例においては、ＶＨＴ１からＶＨＴ３の直交サーモコード化されたタプル（すなわち（１ ０ ０ ０）、（１ １ ０ ０）、（１ １ １ ０））は、それぞれのマッピングを決定するためにＨＴ１からＨＴ３を論理的に比較し、その比較結果を対応するＴ１からＴ３の入力タプルを選択するのに用いる「タグ」として使用される。

上の例では垂直サーモコード化を下方向に行ったが、これはＶＨＴ２が重みなし中央値に相当し、ＶＨＴ１およびＶＨＴ３がそれぞれ最小よび最大のアウトライアに相当することを意味する。最小のアウトライアを決定するためのＶＨＴ１のタグはこの例では１ ０ ０ ０ である。このタグ（１ ０ ０ ０）はＨＴ１からＨＴ３と比較され、ここではＨＴ２に相当するので、ＨＴ２はＴ２、すなわち（０ １ ０ ０）を選択する。同様に中央値に対してＶＨＴ２のタグは（１ １ ０ ０） で、ＨＴ１に相当し、これはＴ１、すなわち（０ １ ０ １）を選択する。最大のアウトライアに対してＶＨ３のタグは（１ １ １ ０）で、これはＨＴ３に相当し、これはＴ３すなわち（１ １ ０ １）を選択する。

これを実現するために、水平温度コーダ４２による水平サーモコード化の結果および垂直サーモコーダ４４による縦方向のサーモコード化の結果をタグ比較モジュール４６に渡す。タグ比較モジュールは前記のタグ比較を行い、、パターン選択モジュール４８に選択信号を出力し、この選択信号はサーモコード化していない元の入力パターンからより小さいアウトライア（新しいＴ１として参照される）と、中央ハミング値を持つ中央値（新しいＴ２として参照される）と、最大のアウトライア（新しいＴ３として参照される）とを選択する。この例では（また図１０から図１２では）僅か３個の入力および３個の出力タプルが用いられているが、この種の技術に長けている者には直ちに明白なようにこの技術が容易にさらに多数の入力タプルを処理し、元のパターンをタプルに保存しながらタプルがそのハミング値にしたがって配列された出力を与えるように拡張できる。

この説明例における選択モジュール４８からの出力はしたがって
新Ｔ１ ＝ ０ １ ０ ０ （より小さいハミング値を持つアウトライア）
新Ｔ２ ＝ ０ １ ０ １ （中央値）
新Ｔ３ ＝ １ １ ０ １ （最大ハミング値を持つアウトライア）
となるが、この技術は１個、あるいは複数、あるいはすべてのアウトライアまたは中央値を生成するように調整も可能である。

図１０から図１２は図９のタグ比較モジュール４６およびパターン選択モジュール４８をブール理論により実装する論理回路図である。この例において最小のアウトライアタプルＴ１、重みなし中央値Ｔ２、最大のアウトライアタプルＴ３を決定するために、図１０、図１１および図１２においてそれぞれ専用論理回路を使用して、３個の一般的に類似した配置を使って３つの演算を並列に行っている。各論理回路は横方向サーモコーダ４２によるサーモコード化の全結果から出力ビット、および垂直サーモコーダ４４によるサーモコード化の結果からそれぞれビットの行の１つを受け取る。

最初に図１０を参照すると、その下部にタプル入力パターン５０と、水平サーモコード化出力パターン５２と、垂直サーモコード化出力パターン５４とにおける、ビットを特定するための座標系が示されており、この座標系は図１１および図１２でも使われている。

３個の回路の各タグ比較モジュール４６は３個のサブモジュール４９、４９”、４９”’から成り、そのそれぞれが４個の２入力ＥＸＯＲゲート５６から成り、その出力がそれぞれ４入力ＡＮＤゲート５８’、５８”および５８”’に渡される。ＡＮＤゲート５８’から５８”’からの出力は、反転した最初のサブモジュール４９’からの入力による２入力ＡＮＤゲート６０および反転したサブモジュール４１’および４９”からの入力による３入力ＡＮＤゲート６２によって、優先順位がつけられる。これにより最初のＡＮＤゲート５８’のハイ出力は２番目および３番目のＡＮＤゲート５８”および５８”’からの出力を阻止し、同様に２番目のＡＮＤゲート５８”のハイ出力は３番目のＡＮＤゲート５８”’からの出力を阻止する。

その結果、各タグ比較モジュール４６の出力はその６４’から６４”’の３本の出力ラインの１本に現れる１個の「１」で、これは対応する入力タプルの１つ選択するため関連のパターン選択モジュール４８に渡される。各パターン選択モジュール４８はＡＮＤゲート６６の４ｘ３のアレイから成り、そのそれぞれが、ＡＮＤゲートのそれぞれの行に接続された入力ライン６４’、６４”および６４”’によって、対応するビットを入力パターン５０（すなわちこの例では３個の４ビトタプルＴ１からＴ３）から受け取る。ＡＮＤゲートの各列からの出力はそれぞれのＯＲゲート６８によってＯＲしてまとめられ、６４’、６４”および６４”’のどれか１本のライン上の論理「１」によってＯＲゲート６８の出力に現れるその行を選択する。

図１０のタグ比較モジュール４６は最小のアウトライアを決定する。最初のサブモジュール４９’はビットごとに垂直サーモコードの出力（たとえばＶＨＴ１）の最初の行のビットを水平サーモコードの出力（たとえばＨＴ１）の最初の行のビットと比較する。２番目のサブモジュール４９”はＶＨＴ１をＨＴ２と比較し、３番目のサブモジュール４９”’はＶＨＴ２とＨＴ３を比較する。

図１０および図１１のタグ比較モジュールは一般的に似ているが、図１０ではサブモジュール４９’、４９”、４９”’が垂直サーモコーダの出力の２番目の行を、すなわちＶＨＴ２をそれぞれＨＴ１、ＨＴ２およびＨＴ３と比較するが、図１２ではサブモジュール４９’、４９”、４９”’が垂直サーモコーダの出力の３番目の行を、すなわちＶＨＴ３をそれぞれＨＴ１、ＨＴ２およびＨＴ３と比較する点が異なる。

このように図１０から図１２の回路からの出力は、入力タプルのハミング値に従って再配置した入力ビットパターンに対応したビットパターンを供給するために再編集することができる。

この実施例は自動的に数個のあるいはすべてのビットパターンが同じである場合を扱うことができる。アーキテクチャがタプルとビット幅について容易に拡張できると好都合である。タプルの数は奇数である必要はない。実際の回路は完全に非同期である。

この技術は元のビットパターンおよびそのハミング値のレーティング（序列）を保存しているが、必ずしもその順番は保存しない。たとえば
１ ０ １ １
０ １ ０ １
１ ０ １ ０
０ １ ０ ０
は
１ ０ １ １
１ ０ １ ０
０ １ ０ １
０ １ ０ ０
を生成する。

本発明にしたがう重みなし中央値評価器の第一実施例の概略図である。 図１の実施例に構成部品として使用するためのモジュラー型の公知サーモコードコンバータの例である。 本発明にしたがい、また図１に示す型の重みなし中央値評価器を用いる、重みなし中央値フィルタの系統図である。 ８ビット幅で連続サンプル３個のウインドウサイズを有する一連のサンプルに関する、重みなしバイナリ入力、第一段階サーモコードコンバータの結果及び中央値フィルタ結果を示す図表である。 参照画像（５１２×５１２ピクセル８ビット加重グレースケール）である。 図５の画像であるが、１０％の白黒ノイズが付加されてである。 加重中央値フィルタを用いる図５の画像である。 ノイズ密度が増すときのフィルタリング改善の傾向を示すグラフである。 重みなしバイナリタプルのセットをそのハミング値にしたがって順に並べる、本発明にしたがう第二実施例の最高レベルブロック図である。 図１０は、第二実施例のタグ比較モジュールとパターン選択モジュールのプール論理実装の論理図である。 図１１は、第二実施例のタグ比較モジュールとパターン選択モジュールのプール論理実装の論理図である。 図１２は、第二実施例のタグ比較モジュールとパターン選択モジュールのプール論理実装の論理図である。

Claims (33)

1. 各タプルの所定の端にまとめられたビットのセットを有する重みなしバイナリサーモコード化タプルの入力セット（ｔ１からｔ５）を、
   前記の重みなしバイナリサーモコード化タプルのハミング値を配列するために取り扱う、以下に等しいか相当する直交サーモコード化操作を処理することから成る方法であって、
   （ｉ）それぞれが所定の方向（たとえば縦方向）に延びておりまたそれぞれが前記の重みなしバイナリタプルのビットからそれぞれ対応するビット位置で取ったビットから成る直交タプルのセット（ｃ１からｃ６）を定義するために、
   重みなしバイナリサーモコード化タプルのセットを前記の所定の方向（たとえば縦方向に）にスタックされた前記の重みなしタプルを有するマトリックスに集め、また
   （ｉｉ）ビットのセットを各タプルの所定の端でまとめ、それによって前記の重みなしバイナリサーモコード化タプルのハミング値を配列するために、
   前記の直交タプル（ｃ１からｃ６）のそれぞれについてサーモコード化ステップを行うこと、を特徴とする方法。
2. 前記の重みなしバイナリタプルのハミング値を配列するために重みなしバイナリタプルの入力セット（ｔ１からｔ５）を取り扱う方法であって、
   重みなしバイナリサーモコードのセットを生成するために、ビットのセットを各タプルの所定の端にまとめるためサーモコード化操作を前記の重みなしバイナリタプル（ｔ１からｔ５）に行い、また
   そのあとに以下に相当する直交サーモコード化操作を行うことから成る方法で、
   （ｉ）それぞれが所定の方向（たとえば縦方向）に延びており、またそれぞれが前記の重みなしバイナリタプルからそれぞれ対応するビット位置で取ったビットから成る直交タプルのセット（ｃ１からｃ６）を定義するために、
   重みなしバイナリサーモコード化タプルのセットを前記の所定の方向（たとえば縦方向に）にスタックされた前記の重みなしタプルを有するマトリックスに集め、また
   （ｉｉ）ビットのセットを各タプルの所定の端でまとめ、それによって前記の重みなしバイナリタプルのハミング値を配列するために、
   前記の直交タプル（ｃ１からｃ６）のそれぞれについてサーモコード化ステップを行うこと、を特徴とする方法。
3. 入力セット（ｔ１からｔ５）が奇数のタプルから成り、
   さらに前記の配列したハミング値の中央値を特定することによって前記セットの中央値を決定することから成ること、を特徴とする請求項１あるいは請求項２に記載の方法。
4. 入力セットが偶数（２ｎ）のタプルから成り、
   さらに前記の配列したハミング値のセットにおいてｎ番目あるいは（ｎ＋１）番目の値の１つに相当する値を特定することによって前記セットの中央値を決定することから成ること、を特徴とする請求項１あるいは請求項２に記載の方法。
5. 入力セットが偶数（２ｎ）のタプルから成り、
   さらにセットが奇数のタプルから成るようにするために、前記の直交サーモコード化操作を行う前に、さらにタプルをこのセットに導入することによって、このセットの中央値を決定することから成ること、を特徴とする請求項１あるいは請求項２に記載の方法。
6. さらに導入するタプルがその入力セットの他のタプルの１つを複製することにより作成されていること、を特徴とする請求項５に記載の方法。
7. さらに前記の配列したハミング値の最初および最後の少なくとも１つを決定することにより、少なくとも１つの重みなしアウトライア値を決定することから成ること、を特徴とする請求項１〜６のいずれか一項に記載の方法で方法。
8. フィルタリング操作を２次元あるいはそれより高次のタプルのアレイに適用すること、を特徴とする方法であって、
   前記アレイ中の規定の窓における値のセットについて先行請求項のいずれかの方法をフィルタリングステップで行い、
   前記の配列したハミング値から選択した少なくとも１つの値を前記フィルタリングステップのフィルタリング結果として使用し、
   一連のフィルタリング結果を生成するために前記の窓を前記アレイについて相対的にインクリメントすること、を特徴とする方法。
9. 各フィルタリングステップに対して中央ハミング値をフィルタリング結果として採用すること、を特徴とする請求項８に記載の方法。
10. 前記タプルのアレイが２次元であり、２次元のイメージを表していること、を特徴とする請求項８あるいは請求項９に記載の方法。
11. 前記タプルのアレイが３次元であり、３次元の立体を表していること、を特徴とする請求項８あるいは請求項９に記載の方法。
12. 前記重みなしバイナリタプルのハミング値を配列し、また
    前記直交サーモコード化操作のあと、所定の順位に相当する少なくとも１つの前記タプルのビットパターンを前記直交サーモコード化操作の前のタプルのビットパターンと比較してそれに対して１つのタプルあるいは同等のタプルを特定し、
    対応する入力タプルを決定するために前記同等タプルの位置をそれに使用し、
    それによって前記の所定の順位を持つ入力タプルを特定あるいは表すこと、を特徴とする請求項１〜１１のいずれか一項に記載の方法。
13. 前記直交コード化操作のあとのすべてのタプルのビットパターンを前記直交サーモコード化操作の前のタプルのビットパターンと比較してそれぞれの同等パターンを特定し、
    それによって前記入力タプルのそれぞれの順位を特定すること、を特徴とする請求項１２に記載の方法。
14. 前記比較を非同期かつ並列に行うこと、を特徴とする請求項１３に記載の方法。
15. 重みなしバイナリタプルのストリームから複数のタプルサンプルを選択し、前記タプルのハミング値を配列するために前記タプルサンプルに請求項１あるいは請求項２による方法を適用し、
    少なくとも１つのハミング値をその順序にしたがって選択し、
    前記の選択したハミング値をフィルタリング出力として出力すること、
    を特徴とする重みなしバイナリタプルのストリームをフィルタリングする方法。
16. フィルタリング出力として中間ハミング値を選択すること、を特徴とする請求項１５に記載の方法。
17. 重みなしバイナリサーモコード化タプルのハミング値を配列するために、セットビットが各タプルの与えられて端にまとめられている前記重みなしバイナリサーモコード化タプルの入力セット（ｔ１からｔ５）を処理する装置であって、
    以下に相当する直交サーモコード化操作を行うための変換手段（１４）から成る装置であって、
    （ｉ）それぞれのタプルが所定の方向（たとえば縦方向）に延びておりまたそれぞれが前記の各重みなしバイナリタプルから対応するビット位置で取ったビットでできている直交タプルのセット（ｃ１からｃ６）を定義するために、重みなしバイナリサーモコード化タプルのセットを、前記の所定の方向（たとえば縦方向に）にスタックした前記重みなしバイナリタプルから成るマトリックスに集め、また
    （ｉｉ）セットビットを各タプルの所定の端でまとめそれによって前記の重みなしバイナリサーモコード化タプルのハミング値を配列するるために、直交タプルのセット（ｃ１からｃ６）のそれぞれをサーモコード化ステップを実行する装置。
18. それぞれの重みなしバイナリタプルを重みなしバイナリサーモコード化タプルに変換してそのセットを作るための初段のサーモコード変換手段（１２）および
    以下に相当する直交サーモコード化操作を行うための変換手段（１４）から成る重みなしバイナリタプルの入力セットを処理する装置であって、
    （ｉ）それぞれのタプルが所定の方向（たとえば縦方向）に延びておりまたそれぞれが前記の各重みなしバイナリタプルから対応するビット位置で取ったビットでできている直交タプルのセットを定義するために、重みなしバイナリサーモコード化タプルのセットを、前記の所定の方向（たとえば縦方向に）にスタックした前記重みなしバイナリタプルから成るマトリックスに集め、また
    （ｉｉ）セットビットを各タプルの所定の端でまとめそれによって前記の重みなしバイナリサーモコード化タプルのハミング値を配列するるために、直交タプルのセットのそれぞれをサーモコード化ステップを実行すること、を特徴とする装置。
19. 前記初段のサーモコード変換手段（１２）が、入力セットを作っている前記重みなしバイナリタプルそれぞれに対するサーモコード変換手段（１２）からなること、を特徴とする請求項１８に記載の装置。
20. 前記変換手段が、それぞれの直交タプルが前記重みなしバイナリサーモコード化タプルの対応するビット位置から取ったビットからなる直交タプルのセット（ｃ１からｃ６）を定義するための直交タプル定義手段と、
    前記直交タプルをサーモコード化するためのそれぞれのサーモコード化手段（１４）とを含むこと、を特徴とする請求項１７から請求項１９のいずれか一項に記載の装置。
21. 前記直交タプルに直交する中央タプル（１６）、前記中央タプル（１６）は前記重みなしバイナリサーモコード化タプルの中央ハミング値を表すものであるが、を決定するために、前記サーモコード化した直交タプルからなるマトリックスを解析する手段を含むこと、を特徴とする請求項２０に記載の装置。
22. 少なくとも１つのアウトライアを代表するタプルの前記直交セットの最初（１８）および最後（２０）の少なくとも１つを決定するために、前記サーモコード化した直交タプルで出来ているマトリックスを解析する手段を含むこと、を特徴とする請求項１９あるいは請求項２０に記載の装置。
23. 少なくとも１つのサーモコード化手段（１２、１４）が、モジュラー構造（２６）を使った非同期式サーモコード化手段（２２）から成ること、を特徴とする請求項１９から請求項２２のいずれか一項に記載の装置。
24. 少なくともサーモコード化手段（１４）の１つが、パイプライン化された同期式サーモコード化手段から成ること、を特徴とする請求項１９から請求項２２のいずれか一項に記載の装置。
25. それぞれがタプルの所定の端でまとめられたビットのセットを有する重みなしバイナリサーモコード化タプル（ｔ１からｔ５）の入力セットを処理するための装置であって、
    入力タプルの各ビット位置に対するそれぞれのサーモコード化手段（１４）から成り、
    それぞれのサーモコード化手段がそれぞれの重みなしバイナリサーモコード化タプルからビットを受取り、
    集合的に直交的コード化操作を前記重みなしバイナリコードタプルに適用するため前記ビットにサーモコード化操作を行い、直交的にサーモコード化したタプル（ｃ１からｃ６）を生成し、
    このタプルがマトリックスの中に並べてまとめられたとき前記重みなしバイナリサーモコード化タプルのハミング値を代表するタプルの配列したセットを作ること、を特徴とする装置。
26. 前記重みなしバイナリタプル（ｔ１からｔ５）のそれぞれを重みなしバイナリサーモコードタプルに変換するため、それぞれの初段のサーモコード変換手段（１２）と、
    入力タプルの各ビット位置に対する第２段のサーモコード変換手段（１４）とから成り、
    それぞれのサーモコード化手段がそれぞれの重みなしバイナリサーモコード化タプルからビットを受取り、
    集合的に直交的コード化操作を前記重みなしバイナリコードタプルに適用するため前記ビットにサーモコード化操作を行い、直交的にサーモコード化したタプル（ｃ１からｃ６）を生成し、
    このタプルがマトリックスの中に並べてまとめられたとき前記重みなしバイナリサーモコード化タプル（ｔ１からｔ５）のハミング値を代表するタプルの配列したセットを作ること、を特徴とする重みなしバイナリタプル（ｔ１からｔ５）の入力セットを処理する装置。
27. 所定のハミング値の順位にしたがって前記直交的サーモコード化ステップのあと少なくとも前記タプルの１つのビットパターンを前記直交的サーモコード化操作の前のタプルの各ビットパターンとをそれと同じパターンを特定するために比較するためのパターン比較手段と、
    前記の所定のハミング値順位にしたがって入力タプルと同一のビットパターンを持つタプルを出力するために、前記のビットパターン比較手段に呼応するパターン選択手段とを含むこと、を特徴とする請求項１７から請求項２６のいずれか一項に記載の装置。
28. 前記ビットパターン比較手段がそれぞれ前記の直交コード化ステップから得られるタプル（ＶＨＴ１、ＶＨＴ２、またはＶＨＴ３）のうち所定の１つのビットーターンをそれぞれ前記直交温度コード化ステップへの入力タプル（ＨＴ１、ＨＴ２およびＨＴ３）と比較するための論理モジュール（４９’、４９”、４９”’）を含むこと、を特徴とする請求項２５に記載の装置。
29. 前記装置がさらに前記直交コード化ステップから得られるそれぞれ残りのタプル（ＶＨＴ１、ＶＨＴ２、ＶＨＴ３）のビットパターンを前記直交温度コード化ステップへの入力タプル（ＨＴ１、ＨＴ２およびＨＴ３）と比較するためのそれぞれの論理モジュール（４９’、４９”、４９”’）を含むこと、を特徴とする請求項２６に記載の装置。
30. 重みなしタプルの入力のストリームから予め決められた複数のタプルのサンプルを選択し、
    前記重みなしタプルのハミング値を配列するために前記タプルサンプルを請求項１５あるいは請求項１６に記載の装置（３６）に供給するための入力手段（３２）と、
    前記ハミング値の少なくとも１つを選択し、前記の選択したハミング値をフィルタリングした結果として出力するための選択手段（３６）とを含むこと、を特徴とする重みなしバイナリタプルのストリームをフィルタリングするフィルタ。
31. 前記入力手段が複数の直列にしたサンプルホールドレジスタ（３２）と、
    前記レジスタを通る前記重みなしタプルをクロックするためのクロック手段（３４）とから成ること、を特徴とする請求項３０に記載のフィルタ。
32. 前記選択手段（３６）がフィルタリングした出力について中央ハミング値を持つハミング値を選択すること、を特徴とする請求項３０あるいは請求項３１に記載のフィルタで。
33. ２次元イメージを表すデータをフィルタリングするためのフィルタで、
    前記選択手段が複数のサンプルホールドレジスタ（３２）と、
    ライン遅延手段と、ローリングするフィルタ窓を定義するためのクロック手段とから成ること、を特徴とする請求項３０から請求項３２に記載のフィルタ。

Images