JP2005517367A - ビデオ処理装置 - Google Patents
ビデオ処理装置 Download PDFInfo
- Publication number
- JP2005517367A JP2005517367A JP2003567106A JP2003567106A JP2005517367A JP 2005517367 A JP2005517367 A JP 2005517367A JP 2003567106 A JP2003567106 A JP 2003567106A JP 2003567106 A JP2003567106 A JP 2003567106A JP 2005517367 A JP2005517367 A JP 2005517367A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- inputs
- controllable switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
複数の潜在的フォーマットから選択された1つのフォーマットを有するビデオ信号(S)を受信する入力コネクタ(11、12、13、14、15)を有する単一の入力セット(10)と、前記複数の潜在的フォーマットの各々を処理できるビデオ信号処理手段(101;102)と、前記単一の入力セットに実際に受信した前記ビデオ信号(S)の前記フォーマットを決定し、前記ビデオ信号処理手段(101;102)を前記単一の入力セットで実際に受信した前記ビデオ信号(S)の前記フォーマットに適合させるために、前記ビデオ信号(S)に組み込まれたいかなる同期信号も分析する同期信号分析手段(30;60)とを有するビデオ処理装置(9)。同期信号分析回路は、前記単一の入力セットで実際に受信された前記ビデオ信号の前記フォーマットに合わせて前記ビデオ信号処理回路(101;102)を適合させるように構成されている。
Description
本発明は一般にビデオ処理装置に関し、特に表示装置に関する。この表示装置は様々なソースからのいかなるフォーマットのアナログビデオ信号も受信し処理できる。
当業者には知られているように、HDTVには多くのフォーマットがある。ビデオ処理装置はこの異なった信号を異なった仕方で、処理装置の入力に適用された信号の実際のフォーマットにより、処理する。よって、ビデオ処理装置の設定は入力信号の性質に適合していなければならない。
先行技術においては、ユーザはこれらの設定を自分で適合させなければならなかった。これは、一方で、ユーザが入力信号の性質について知らなければならないことを意味し、他方で、ユーザが特別な動作をしなければならないことを意味する。どのフォーマットの信号が受信されているか必ずしもすぐに明らかではないので、平均的な消費者には正しく設定することは非常に困難である。
よって、ビデオ処理装置をよりユーザフレンドリとするため、本発明の重要な目的は、ユーザがどのタイプの信号(ED、SD、HD)か知らなくても、装置自身がその設定を自動的に適合させることができるビデオ処理装置を提供することである。このために、本発明は独立項により明確に定められている。従属項は有利な実施形態を明確に定めている。
先行技術の装置は入力コネクタを複数セット有し、ユーザが信号ソースへの接続ケーブルをつなぐ正しいコネクタのセットを選択しなければならない。本発明の重要な一態様によると、ビデオ処理装置は共通の入力コネクタを単一セット有し、ユーザはいかなる信号ソースへの接続ケーブルをつなぐのにも使用できる。それゆえ、ビデオ処理装置の入力段階の入力信号は、いかなるフォーマットであってもよい。
本発明の他の重要な態様によると、ビデオ処理装置は、入力信号のフォーマットを効果的に検出するために入力信号を自動的に調べる同期信号分析手段と、検出されたフォーマットによって信号処理手段の設定を適合させる設定制御手段とを有する。
米国特許US6,108,046には、HDTVのビデオフォーマットを自動的に検出する装置が記載されていることに注意すべきである。しかし、この文献は、フォーマットに関する符号化された情報を搬送するデジタル信号のみを扱っている。その場合、装置は信号中にある対応する情報を読む(および復号する)だけが必要である。アナログビデオ信号の場合、そのような情報はない。
本発明のこれらおよびその他の態様、特徴、特長は、図面を参照して本発明によるビデオ処理装置の好ましい実施形態の以下の記載でさらに説明する。図面において、同一の参照番号は、同一のまたは類似する部分を示す。
図1Aは、アナログHDビデオ信号Sを作るビデオ信号ソース1を概略的に示す図である。ビデオ信号Sは複雑な信号で、インターアリア、色情報信号、輝度情報信号、同期情報信号を有する。これらの信号は異なった方法で組み合わせることができる。すなわち:
1)赤、緑、青それぞれに3つの別々の色信号R、G、B、専用の水平同期信号Hs、専用の垂直同期信号Vs。この状況は以下RGBHV信号として示される。この信号は信号を伝えるのに5本のラインが必要である。
2)赤、緑、青それぞれに3つの別々の色信号R、G、B、および1つの組み合わされた水平および垂直同期信号Cs。この状況は以下RGBC信号として示される。この信号は信号を伝えるのに4本のラインが必要である。
3)3つの誘導された信号Y、Pb、Pr。ここで、Yは水平および垂直信号と同時に黒/白情報を有し、信号PbとPrは、赤、緑、青の情報を有する。この状況は以下YPbPrとして示される。この信号は信号を伝えるのに3本のラインが必要である。
1)赤、緑、青それぞれに3つの別々の色信号R、G、B、専用の水平同期信号Hs、専用の垂直同期信号Vs。この状況は以下RGBHV信号として示される。この信号は信号を伝えるのに5本のラインが必要である。
2)赤、緑、青それぞれに3つの別々の色信号R、G、B、および1つの組み合わされた水平および垂直同期信号Cs。この状況は以下RGBC信号として示される。この信号は信号を伝えるのに4本のラインが必要である。
3)3つの誘導された信号Y、Pb、Pr。ここで、Yは水平および垂直信号と同時に黒/白情報を有し、信号PbとPrは、赤、緑、青の情報を有する。この状況は以下YPbPrとして示される。この信号は信号を伝えるのに3本のラインが必要である。
ソース1は出力コネクタのセット2をもつ。出力コネクタの数は信号のタイプに依存し、信号を伝えるのに必要なラインの数に対応する。よって、RGBHV信号の場合、ソース1は5つの出力コネクタのセット2をもつ。RGBC信号の場合、ソース1は4つの出力コネクタのセット2をもつ。YPbPr信号の場合、ソース1は3つの出力コネクタのセット2をもつ。
さらにまた、外部同期信号HsおよびVsまたはCsの場合、同期信号は5V(TTLタイプ)という比較的大きな振幅を有するか、0.3Vという比較的小さな振幅を有する。この場合、信号は75Wの終端抵抗でグランドする必要がある(0.3Vpp/75Wタイプ)。
ビデオ信号Sは異なるライン周波数、すなわち15kHzまたは30kHz/45kHz/60kHzを有してもよい(それぞれ1fHおよび2fHとして示す)。
図1Aには、ビデオ処理装置の例として先行技術によるモニター4も概略的に示されている。このモニター4は、ソース1が適切に接続されていれば、RGBHV信号、RGBC信号、およびYPbPr信号を処理することができる。このために、先行技術によるモニターは、入力コネクタのセット3を複数もっている。入力コネクタの第1のセット3Aは、RGBHV信号を供給するソースの5つの出力コネクタに接続される5つの入力コネクタをもつ。入力コネクタの第2のセット3Bは、RGBC信号を供給するソースの4つの出力コネクタに接続される4つの入力コネクタをもつ。入力コネクタの第3のセット3Cは、YPbPr信号を供給するソースの3つの出力コネクタに接続される3つの入力コネクタをもつ。さらにまた、外部同期信号CsまたはHs/Vsの場合、ユーザは同期信号(TTLタイプ;0.3Vpp/75Wタイプ)のタイプを知り、先行技術によるモニターの設定をしかるべく調整する必要がある。これは、同期タイプ入力5として概略的に表されている。ユーザはライン周波数のタイプ(1fH;2fH)も知り、先行技術によるモニターの設定をしかるべく調整する必要がある。これは、ライン周波数タイプ入力6として概略的に表されている。
図1Bは、図1Aに似た概略図であり、RGBHV信号、RGBC信号、およびYPbPr信号を受信し処理するための5つの入力コネクタ11、12、13、14、15の単一のセット10のみをもつ、本発明によるソース1とビデオ処理装置9を示す。本発明による装置9は、典型的にはモニターであり、以下に説明するように、ビデオ信号Sの同期信号の特徴に基づき装置自身の設定を自動的に適合させる。ビデオ処理装置9がすでに言及したビデオ信号のフォーマットのすべてのタイプと互換性がある必要はないとき、セット10のコネクタの数はより少なくてもよい。一方、フォーマットによってより多くのコネクタが必要な場合、当該セット10はより多くのコネクタを含んでもよい。
図2は、本発明によるビデオ処理装置9の自動入力段階20の機能的ブロック図であり、前記5つの入力コネクタ11、12、13、14、15を有する共通入力セット10を含む。
第1の入力コネクタ11は、YPbPr信号を供給するソースの場合にはPr出力コネクタに接続され、RGBHVまたはRGBC信号の場合にはR出力コネクタに接続される。
第2の入力コネクタ12は、YPbPr信号を供給するソースの場合にはY出力コネクタに接続され、RGBHVまたはRGBC信号の場合にはG出力コネクタに接続される。
第3の入力コネクタ13は、YPbPr信号を供給するソースの場合にはPb出力コネクタに接続され、RGBHVまたはRGBC信号の場合にはB出力コネクタに接続される。
第4の入力コネクタ14は、RGBC信号を供給するソースの場合にはCs出力コネクタに接続され、RGBHV信号の場合にはHs出力コネクタに接続される。
第5の入力コネクタ15は、RGBHV信号の場合にはVs出力コネクタに接続される。
入力段階20は、画像情報信号を処理するビデオ信号処理回路101と、同期信号を処理するビデオ処理回路102とを有する。
第1の制御可能スイッチ41は、第4の入力コネクタ14に結合された第1の入力41aと、第1のレベルコンバータ91の出力91bに接続された第2の入力41bとをもつ。第1のレベルコンバータ91の入力91aは、第4の入力コネクタ14にも接続されている。第2の制御可能スイッチ42は、第5の入力コネクタ15に結合された第1の入力42aと、第2のレベルコンバータ92の出力92bに接続された第2の入力42bとをもつ。第2のレベルコンバータ92の入力92aは、第5の入力コネクタ15にも接続されている。各レベルコンバータ91、92は、0.3Vpp/75W信号がそれぞれの入力91a、92aに印加されたとき、それぞれの出力91b、92bにTTLレベル信号を供給するように適合されている。このようなレベルコンバータはそれ自体知られており、既知のレベルコンバータをここでは使用できるので、レベルコンバータ91、92の設計と構成については詳しく説明しない。
第1の制御可能スイッチ41の第1の動作状態において、第1の制御可能スイッチ41の出力41cはその第1の入力41aに結合されている。また、第1の制御可能スイッチ41の第2の動作状態において、第1の制御可能スイッチ41の出力41cはその第2の入力41bに結合されている。同様に、第2の制御可能スイッチ42の第1の動作状態において、第2の制御可能スイッチ42の出力42cはその第1の入力42aに結合されている。また、第2の制御可能スイッチ42の第2の動作状態において、第2の制御可能スイッチ42の出力42cはその第2の入力42bに結合されている。
2つの制御可能スイッチ41と42は、以下に説明するように、第1の制御信号S1により制御されている。
信号のタイプと同期信号のタイプを評価するために、ビデオ処理装置9は、3つの入力31、32、33をもつ同期アナライザ30を有する。第1の入力31は、第4の入力コネクタ14に接続されている。第2の入力32は、第2の制御可能スイッチ14の出力42cに接続されている。第3の入力33は、第1のレベルコンバータ91の出力91bに接続されている。同期アナライザ30は、一方で、第4の入力コネクタ14と第5の入力コネクタ15に同期信号があるかどうかを検出し、他方で、もしあれば、その信号がTTLタイプか0.3Vpp/75Wタイプであるかどうかを検出するように適合されている。図3は、起こりうる状況の真理表をしめし、図4は、同期アナライザ30が入力信号をどのように分析するかを示す概略ブロック図である。
YPbPr信号の場合、同期信号は第2の入力コネクタ12のみにある。すなわち、第4の入力コネクタ14と第5の入力コネクタ15には同期信号は来ていない。これは、図3の第1行の対応する値がゼロであることにより示されている。よって、同期アナライザ30は、その入力31、32、33において同期信号を検出しない。これは、図3の第1行の対応する値がゼロであることにより示されている。
RGBC信号の場合、同期信号は第4の入力コネクタ14にのみ来ている。これは、図3で「14」の列の2行目と3行目の値が「1」で、「15」の列の2行目と3行目が「0」であることにより示されている。第2の制御可能スイッチ42のいずれの動作モードにおいても、その出力42cには同期信号はない。これは、図3において「32」の列の2行目と3行目の値が「0」であることにより示されている。同期信号が0.3Vpp/75Wタイプである場合、同期アナライザ30は第1の入力31では同期信号を検出しない。これは、図3において「31」の列の2行目の値が「0」であることにより示されている。しかし、同期アナライザ30は、第3の入力33において同期信号を検出する。これは、図3の「33」列の2行目が「1」であることにより示されている。同期信号がTTLタイプのとき、同期アナライザ30は第1の入力31で同期信号を検出する。これは、図3の「31」列の3行目の「1」により示されている。同期アナライザ30は第3の入力33でも同期信号を検出するかもしれないが、これは今は関係ない。これは、図3の「33」列の3行目の「X」により示されている。
RGBHV信号の場合、同期信号は第4の入力コネクタ14と第5の入力コネクタ15の両方にある。これは、図3の「14」と「15」列の4行目と5行目の「1」により示されている。同期信号が0.3Vpp/75Wタイプの場合、同期アナライザ30は、第1の入力31で同期信号は検出できない。これは、図3の「31」列の4行目の「0」により示されている。しかし、同期アナライザ30は第3の入力33で同期信号を検出する。これは、図3の「33」列の4行目の「1」により示されている。再度、同期アナライザ30は第3の入力33でも同期信号を検出するかもしれないが、これは今は関係ない。これは、図3の「33」列の5行目の「X」により示されている。
同期アナライザ30が第3の入力33で同期信号を検出し、第1の入力31で同期信号を検出しないとき、これは同期信号が0.3Vpp/75Wタイプであることを示し、同期アナライザ30は第1と第2の制御可能スイッチ41と42のための第1の制御信号S1を生成する。これにより、これらのスイッチは第2の動作状態になる。これは、図3の「S1」列の2行目と4行目の「b」により示されている。他のすべての場合において、同期アナライザ30は、第1と第2の制御可能スイッチ41と42のための第1の制御信号S1を生成する。これにより、これらのスイッチは第1の動作状態になる。これは、図3の「S1」列の3行目と5行目の「a」により示されている。
よって、RGBHV信号の場合、同期アナライザ30は、同期信号が0.3Vpp/75WタイプであってもTTLタイプであっても、第2の入力32で同期信号を検出する。これは、図3の「32」列の4番目と5番目の行の「1」により示されている。
よって、入力31、32、33における同期信号の有無に基づき、同期アナライザ30はYPbPr信号を受信したのか、それともRGBC信号、またはRGBHV信号なのかを判断でき、その同期信号が0.3Vpp/75WタイプなのかTTLタイプなのかを判断できる。入力31または33において信号が検出されず、入力32において同期信号が検出されたとき(この状況は図3ではカバーされていない)、入力信号はYPbPr信号であると考えられる。
図4は、同期アナライザ30の可能な実施形態において同期タイプの評価がどのように実施されるかを示す機能ブロック図である。
第1の入力31で受信された信号は、第1の同期パルス検出部71に入力される。第1のパルス検出部71の出力信号は、第4の入力コネクタ14におけるTTLタイプの同期パルスの有無を示している。
第3の入力33で受信した信号は、第2の同期パルス検出部72に入力される。第2のパルス検出部72の出力信号は、第4の入力コネクタ14における同期パルスの有無、TTLタイプであるか0.3Vpp/75Wタイプであるかを示している。
第1のパルス検出部71の出力信号と第2のパルス検出部72の出力信号は第1のOR演算部81に供給される。
第1のパルス検出部71の反転された出力信号と第2のパルス検出部72の出力信号は、第1のAND演算部82に供給される。第1のAND演算部82の出力信号は、第4の入力コネクタ14における0.3Vpp/75Wタイプ同期パルスの有無を示す。よって、第1の制御信号S1は、第1のAND演算部82の出力信号から導くことができる。または、第1のAND演算部82の出力信号は第1の制御信号S1として直接使用してもよい。このことは、当業者にとっては明らかであろう。
第2の入力32で受信した信号は、第3の同期パルス検出部73に入力される。第3のパルス検出部73の出力信号は、第5の入力コネクタ15のいける同期パルスの有無と、TTLタイプまたは0.3Vpp/75Wタイプのいずれかを示す。
第3の同期パルス検出部73の出力信号と第1のOR演算部81の出力信号は、第2のAND演算部83に供給される。第2のAND演算部83の出力信号は、RGBHV信号の有無を示す。
第3の同期パルス検出部73の反転された出力信号と、第1のOR演算部81の出力信号は、第3のAND演算部84に供給される。第3のAND演算部84の出力信号はRGBC信号の有無を示している。
本発明によるビデオ処理装置9において、第1、第2、および第3の入力コネクタ11、12、13で受信されたビデオ信号の処理経路は、同期アナライザ30による評価結果による。このため、ビデオ処理装置9は、同期アナライザ30からの出力信号により制御されるさらに多くの制御可能スイッチを有する。これは、図2を参照して説明する。
第3の制御可能スイッチ43は、第1の制御可能スイッチ41の出力41cに結合された第1の入力43aと、第2の入力コネクタ12に接続された第2の入力43bをもつ。第3の制御可能スイッチ43の第1の動作状態において、出力43cは第1の入力43aに結合されている。また、第2の動作状態において、前記出力43cは第2の入力43bに結合されている。第3の制御可能スイッチ43は、同期アナライザ43からの第2の出力信号S2により制御されている。それにより、同期アナライザ30がYPbPr信号を検出したとき、第3の制御可能スイッチ43は、第2の動作状態にある。これは図3の「S2」列の1行目の「b」により示されている。また、この他のすべての場合において、第3の制御可能スイッチ43は、第1の動作状態にある。しかし、第3の制御可能スイッチ43の状態は、RGBHV信号には影響されない。それゆえ、図3の「S2」列の2行目と3行目に「a」が示されている。一方、図3の「S2」列の4行目と5行目には「X」が示されている。
よって、図4を参照して、第2の制御信号S2は、第3のAND演算部84の出力信号から導くことができ、または、第3のAND演算部84の出力信号を直接第2の制御信号S2として使用してもよい。これは、当業者にとって明らかであろう。
RGBC信号と同様にYPbPr信号の場合、第3の制御可能スイッチ43の出力43cには常に水平および垂直同期信号がある。RGBHV信号の場合、第3の制御可能スイッチ43の出力43cの信号は、無関係である。
第3の制御可能スイッチ43の出力43cは、第1の出力52bと第2の出力52cをもつHV同期信号セパレータ52の入力52aに結合される。同期信号セパレータはそれ自体知られており、知られた動機信号セパレータを同期信号セパレータ52として使用できるので、セパレータ52の設計と構成については詳しく説明しない。ここで、同期信号セパレータ52は、結合した水平および垂直同期信号を受信し、第1の出力52bに分離された水平同期信号を供給し、第2の出力52cに分離された垂直同期信号を供給するように適合されていれば足りる。よって、RGBC信号と同様にYPbPr信号の場合、セパレータ52の第1の出力52bには常に水平同期信号があり、セパレータ52の第2の出力52cには常に垂直同期信号がある。RGBHV信号の場合、セパレータ52の出力52bと52cの信号は、無関係である。
第4の制御可能スイッチ44は、第1の制御可能スイッチ41の出力41cに結合された第1の入力44aと、セパレータ52の第1の出力52bに結合された第2の入力44bをもつ。第4の制御可能スイッチ44は、第2の制御可能スイッチ42の出力42cに結合された第3の入力44cと、セパレータ52の第2の出力52cに結合された第4の入力44dとをもつ。第4の制御可能スイッチ44の第1の動作状態において、第4の制御可能スイッチ44の第1の出力44eは、第1の入力44aに結合されている。一方、第2の出力44fは、第3の入力44cに結合されている。また、第4の制御可能スイッチ44の第2の動作状態において、第1の出力44eは第2の入力44bに結合されており、一方、第2の出力44fは第4の入力44dに結合されている。
第4の動作可能スイッチ44は、同期アナライザ30からの第3の出力信号S3により制御されている。それにより、同期アナライザ30がRGBHV信号を検出したとき、第4の制御可能スイッチ44は第4の動作状態にある。これは、図3の「S3」列の4行目と5行目の「ac」により示されている。また、その他のすべての場合において、第4の制御可能スイッチ44は、第2の動作状態である。これは、図3の「S3」列の1行目、2行目、3行目の「bd」により示されている。よって、すべての場合に、第4の制御可能スイッチ44の第1の出力44eに結合された入力段階20の第4の出力24は、水平同期信号Hsとなる。一方、第4の制御可能スイッチ44の第2の出力44fに結合された入力段階20の第5の出力25は、垂直同期信号Vsとなる。
図4を参照して、第3の制御信号S3は、第2のAND演算部83の出力信号から導くことができる。または、第2のAND演算部83の出力信号は、第3の制御信号S3として直接使用することもできる。これは、同業者には明らかであろう。
第4の制御可能スイッチ44は二重スイッチであることに注意すべきである。当業者には明らかなように、同じ制御信号S3により制御された2つの一重スイッチ(44abe;44cdf)により置き換えてもよい。
第5の制御可能スイッチ45は、第1の75W抵抗53の一端子に接続された入力45aをもつ。この75W抵抗53の他の端子は第4の入力コネクタ14に接続されている。第5の制御可能スイッチ45の出力45bは、グランドに接続されている。同様に、第6の制御可能スイッチ46は、第2の75W抵抗54の一端子に接続された入力46aをもつ。この75W抵抗54の他の端子は第5の入力コネクタ15に接続されている。第6の制御可能スイッチ46の出力46bは、グランドに接続されている。
第1の動作状態において、第5と第6の制御可能スイッチ45と44は、その出力45b、46bはその入力45a、46aに接続されている。第2の動作状態において、これらのスイッチは「オープン」となる。第5の制御可能スイッチ45と第6の制御可能スイッチ46は、同期アナライザ30からの共通の第4の出力信号S4により制御される。それゆえ、同期アナライザ30が0.3Vpp/75Wレベルの同期信号を第4の入力コネクタ14で検出したとき、第5と第6の制御可能スイッチ45と46は第1の動作状態である。これは、図3の「S4」列の2行目と4行目の「1」により示されている。これは、第4の入力コネクタ14と第5の入力コネクタ15を第1の75W抵抗53と第2の75W抵抗54をそれぞれ介してグランドに効率的に接続するためである。また、他のすべての場合、第5と第6の制御可能スイッチ45と46は、第2の動作状態である。これは、図3の「S4」列の3行目および5行目の「0」により示されている。
図4を参照して、第4の制御信号S4は、第1のAND演算部82の出力信号から導くことができる。または、第1のAND演算部82の出力信号を直接第4の制御信号S4として使用してもよい。これは、当業者には明らかであろう。実際、第1と第4の制御信号S1とS2は同じ信号であってもよい。
2つの制御可能スイッチ45と46は、どちらも同じ制御信号S4により制御されていてもよいから、1つの二重スイッチで置き換えてもよい。これは、当業者には明らかであろう。
ビデオ処理装置9は、さらに第1の変換マトリックス55と第2の変換マトリックス56を有する。各々はYPbPr信号をRGB信号に変換するように適合されている。第1の変換マトリックス55は、NTSC信号用に構成されており、第2の変換マトリックス56は、ATSC信号用に構成されている。各変換マトリックス55、56は、YPbPr信号を受信するための第1、第2、および第3の入力コネクタ11、12、13にそれぞれ接続された、3つの入力55a、55b、55cと56a、56b、56cをもつ。さらにまた、各変換マトリックス55、56は、RGB信号を供給するための、3つの出力55d、55e、55fと56d、56e、56fをそれぞれもつ。このような変換マトリックスはそれ自体知られており、知られた変換マトリックスを本発明に使用できるので、変換マトリックス55および56の設計および動作については、詳しく説明しない。
第7の制御可能スイッチ47は、第1の変換マトリックス55の出力55d、55e、55fに接続された3つの入力47a、47b、47cの第1のセットと、第2の変換マトリックス56の出力56d、56e、56fに接続された3つの入力47d、47e、47fの第2のセットと、3つの出力47g、47h、47iのセットとをもつ。第7の制御可能スイッチ47の第1の動作状態において、出力47g、47h、47iのセットは、それぞれ3つの入力47a、47b、47cの第1のセットに接続されている。第7の制御可能スイッチ47の第2の動作状態において、出力47g、47h、47iのセットは、それぞれ3つの入力47d、47e、47fの第2のセットに接続されている。よって、入力10で受信されたYPbPr信号の場合、第7の制御可能スイッチ47の出力47g、47h、47iは、第7の制御可能スイッチ47の動作状態によって、NTSCフォーマットによるかATSCフォーマットによるかいずれかによるRGB信号となる。第7の制御可能スイッチ47の制御は以下に説明する。
第8の制御可能スイッチ48は、第7の制御可能スイッチ47の出力47g、47h、47iに接続された3つの入力48a、48b、48cの第1のセットと、第1、第2、第3の入力コネクタ11、12、13にそれぞれ接続された3つの入力48d、48e、48fの第2のセットと、3つの出力48g、48h、48iのセットとをもつ。第8の制御可能スイッチ48の第1の動作状態において、出力48g、48h、48iのセットは3つの入力48a、48b、48cの第1のセットにそれぞれ接続されている。第8の制御可能スイッチ48の第2の動作状態において、出力48g、48h、48iのセットは、3つの入力48d、48e、48fの第2のセットにそれぞれ接続されている。
第8の制御可能スイッチ48は、同期アナライザ30からの第5の出力信号S5により制御される。それにより、同期アナライザ30は入力10で受信したYPbPr信号を検出したとき、第8の制御可能スイッチ48は、第1の動作状態である。これは、図3の「S5」列の1行目の「1」により示されている。また、その他のすべての場合、第8の制御可能スイッチ48は第2の動作状態である。これは、図3の「S5」列の2行目から5行目の「0」により示されている。
よって、第8の制御可能スイッチ48の出力48g、48h、48iは、常にRGB信号を出力する。このRGB信号は、同期アナライザ30により制御されている第8の制御可能スイッチ48の動作状態により、変換マトリックス55、56の一方からのものか、入力10から直接のものである。
第8の制御可能スイッチ48は三重スイッチであることに注意すべきである。当業者には明らかであるように、1つの共通の制御信号S5により制御された3つの一重スイッチで置き換えてもよい。
図4を参照して、第5の制御信号S5は、第2のAND演算部83と第3のAND演算部84の出力信号を好適に組み合わせることにより、例えば、第2のAND演算部83と第3のAND演算部84の出力信号にNOR演算を施すことにより、導くことができる。当業者には明らかであろう。
ビデオ処理装置9は、15kHz(1fh)のライン周波数をもつRGB信号を処理するように構成された第1のビデオ信号処理ブロック57と、30kHz/45kHz/60kHz(2fH)のライン周波数のRGB信号を処理するように構成された第2のビデオ信号処理ブロック58とを有する。このような処理ブロックはそれ自体知られており、知られたブロックを本発明では使用できるので、その動作および設計は詳しく説明しない。
第1と第2のビデオ信号処理ブロック57と58は、RGB信号を受信するために、第8の制御可能スイッチ48の出力48g、48h、48iにそれぞれ接続された入力57a、57b、57cおよび58a、58b、58cをもつ。ビデオ処理装置9は、第9の制御可能スイッチ49を有する。第9の制御可能スイッチ49は、第5のビデオ信号処理ブロック57の出力57d、57e、57fに接続された3つの入力49a、49b、49cの第1のセットと、第2のビデオ信号処理ブロック58の出力58d、58e、58fに接続された3つの入力49d、49e、49fの第2のセットと、それぞれの出力21、22、23に接続された3つの出力49g、49h、49iとをもつ。第9の制御可能スイッチ49の第1の動作状態において、出力49g、49h、49iのセットは、それぞれ3つの入力49a、49b、49cの第1のセットに接続されている。第9の制御可能スイッチ49の第2の動作状態において、出力49g、49h、49iのセットは、それぞれ3つの入力49d、49e、49fの第2のセットに接続されている。
第9の制御可能スイッチ49は、三重スイッチであることに注意すべきである。当業者には明らかであるように、1つの共通制御信号により制御された3つの一重スイッチにより置き換えることができる。
第7の制御可能スイッチ47と第9の制御可能スイッチ49を制御するために、モニター9は、第4の出力24と第5の出力25にそれぞれ接続された2つの入力61と62をもつ第2の同期アナライザ60を有する。第2の同期アナライザ60は、入力ビデオ信号Sから導かれる水平および垂直同期信号HsとVsを分析することにより、入力ビデオ信号Sのライン周波数を判断するように適合されている。一実施形態の例により、第2の同期アナライザ60は、連続する垂直同期パルス間の水平同期パルスの数を数えることにより、入力ビデオ信号Sのライン周波数を判断するように適合されている。これは当業者には明らかであろう。この判断の結果に基づいて、第2の同期アナライザ60は、NTSCマトリックスまたはATSCマトリックスを効率的に選択するために、第7の制御可能スイッチ47のための好適な制御信号S6を生成する。また、第2の同期アナライザ60は、1fH処理または2fH処理を効率的に選択するために、第9の制御可能スイッチ49のための好適な制御信号S7を生成する。
より具体的に、第2の同期アナライザ60が、入力信号が1080i、720p、960p等のハイデフィニションフォーマット(HD)に対応するとき、第2の同期アナライザ60は、ATSCマトリックスを選択するように第7の制御可能スイッチ47を制御する。その他のすべての場合において、すなわち、第2の同期アナライザ60が、入力信号が480p、576p等の拡張デフィニションフォーマット(ED)に対応すると判断したとき、または、第2の同期アナライザ60が、入力信号が480i(NTSC)または576p(PAL)等の標準デフィニション(SD)に対応すると判断したとき、第2の同期アナライザ60は、NTSCマトリックスを選択するように第7の制御可能スイッチ47を制御する。
第2の同期アナライザ60が、入力信号が標準デフィニション(SD)に対応すると判断したとき、第2の同期アナライザ60は、1fH処理を選択するように第9の制御可能スイッチを制御する。その他の場合すべてにおいて、すなわち、第2の同期アナライザ60が、入力信号が拡張デフィニションフォーマットに対応すると判断したとき、または第2の同期アナライザ60が、入力信号がハイデフィニションフォーマットに対応すると判断したとき、第2の同期アナライザ60は、2fH処理を選択するように第9の制御可能スイッチ49を制御する。
よって、第1、第2、第3の出力21、22、23は、自動的に正しいフォーマットにより処理されたRGB信号を常に出力する。そして、第4と第5の出力24、25は、水平および垂直同期信号HsとVsをそれぞれ常に出力する。それゆえ、5つの出力21−25におけるビデオ信号は、モニター9の表示デバイス90に好適に供給できる。
上記の実施形態は、本発明を限定するためのものではなく、説明するためのものであり、当業者は添付した特許請求の範囲から逸脱することなく多数の別の実施形態を設計することができることに注意すべきである。特許請求の範囲において、括弧ないに記載した参照符号はいずれも請求項を限定するものと解してはならない。動詞「有する」とその活用形の使用は、請求項に記載したもの以外の構成要素とステップの存在を排除するものではない。構成要素に付した冠詞「1つの」は、その構成要素が複数あることを排除するものではない。本発明は、いくつかの構成要素を有するハードウェア、および好適煮プログラムされたコンピュータにより実施することができる。いくつかの手段を列挙したデバイスクレームにおいて、これらの手段のいくつかは1つの手段および同じハードウェアアイテムにより実施可能である。ある方法が相互に異なる従属項に記載されているということは、これらの方法の組み合わせが有利に使用できないことを意味するものではない。
Claims (12)
- 複数の潜在的フォーマットから選択された1つのフォーマットを有するビデオ信号を受信する入力コネクタを有する単一の入力セットと、
前記複数の潜在的フォーマットの各々を処理できるビデオ信号処理手段と、
前記単一の入力セットに実際に受信した前記ビデオ信号の前記フォーマットを決定し、前記ビデオ信号処理手段を前記単一の入力セットで実際に受信した前記ビデオ信号の前記フォーマットに適合させるために、前記ビデオ信号に組み込まれたいかなる同期信号も分析する同期信号分析手段とを有することを特徴とするビデオ処理装置。 - 請求項1に記載のビデオ処理装置であって、
前記信号処理手段は、第4の入力コネクタに接続された入力をもち、0.3Vpp/75W信号をTTLレベル信号に変換するように適合された第1のレベルコンバータを有し、
前記同期信号分析手段は、前記第4の入力コネクタに結合した入力と、前記第1のレベルコンバータの出力をもつ第1の同期アナライザを有することを特徴とするビデオ処理装置。 - 請求項2に記載のビデオ処理装置であって、
前記信号処理手段は、
前記第4の入力コネクタに結合した第1の入力と、前記第1のレベルコンバータの前記出力に結合した第2の入力と、前記第1の入力または前記第2の入力に選択的に接続可能な出力とをもつ第1の制御可能スイッチと、
前記第1の制御可能スイッチの前記出力に結合した第1の入力と、第2の入力コネクタに結合した第2の入力と、前記第1の入力または前記第2の入力に選択的に接続された出力とをもつ第3の制御可能スイッチと、
前記第3の制御可能スイッチの前記出力に結合した入力をもつHV同期信号セパレータとを有し、
前記第1の同期アナライザは、2つの入力で同期信号が受信されていないと判断したとき、その出力をその第2の入力に接続するため、前記第3の制御可能スイッチを制御する制御信号を生成するように適合されていることを特徴とするビデオ処理装置。 - 請求項3に記載のビデオ処理装置であって、
前記信号処理手段は、
第5の入力コネクタに接続された入力をもち、0.3Vpp/75W信号をTTLレベル信号に変換するように適合された第2のレベルコンバータと、
第5の入力コネクタに結合した第1の入力と、前記第2のレベルコンバータの出力に結合した第2の入力と、前記第1の入力または前記第2の入力に選択的に接続された出力とをもつ第2の制御可能スイッチとを有し、
前記第1の同期アナライザは、前記第2の制御可能スイッチの前記出力に結合した入力をもつことを特徴とするビデオ処理装置。 - 請求項4に記載のビデオ処理装置であって、
前記信号処理手段は、
前記第1の制御可能スイッチの前記出力に結合した第1の入力と、
前記同期信号セパレータの第1の出力に結合した第2の入力と、
前記第2の制御可能スイッチの前記出力に結合した第3の入力と、
前記同期信号セパレータの第2の主る直に結合した第4の入力と、
前記第1の入力または前記第2の入力に選択的に接続可能な第1の出力と、
前記第3の入力または前記第4の入力に選択的に接続可能な第2の出力とをもつ第4の制御可能スイッチを有し、
前記第1の同期アナライザは、前記第4および第5の入力コネクタで同期信号が受信されたと判断したとき、その出力をその第1および第3の入力に接続するために、前記第4の制御可能スイッチを制御する制御信号を生成するように適合されていることを特徴とするビデオ処理装置。 - 請求項2に記載のビデオ処理装置であって、
前記信号処理手段は、
第1の抵抗の第1の端子に結合した第1の入力と、
グランドに結合した第2の入力をもつ第5の制御可能スイッチであって、前記第1の抵抗は前記第4の入力コネクタに結合した第2の端子をもつものと、
第2の抵抗の第1の端子に結合した第1の入力と、
グランドに結合した第2の入力をもつ第6の制御可能スイッチであって、
前記第2の抵抗は前記第5の入力コネクタに結合した第2の端子をもつものとを有し、
前記第1の同期アナライザは、前記第4の入力コネクタで低レベルタイプ同期信号が受信されたと判断したとき、前記第5と第6の制御可能スイッチの出力を前記第5と第6の制御スイッチの入力に接続するため、前記第5と第6の制御可能スイッチを制御する制御信号を生成するように適合されていることを特徴とするビデオ処理装置。 - 請求項2に記載のビデオ処理装置であって、
前記信号処理手段は、
3つの入力の第1のセットと、3つの入力の第2のセットと、3つの出力のセットとをもつ第8の制御可能スイッチであって、前記3つの入力の第2のセットは第1、第2、第3の入力コネクタにそれぞれ結合されたものを有し、
前記第1の同期アナライザは、その3つの入力で同期信号が受信されていないと判断したとき、その3つの出力を3つの入力の第2のセットに接続するため、第8の制御可能スイッチを制御する第5の制御信号を生成するように適合されていることを特徴とするビデオ処理装置。 - 請求項5に記載のビデオ処理装置であって、
前記同期信号分析手段は、前記第4の制御可能スイッチの前記第1と第2の出力にそれぞれ結合した入力をもつ第2の同期アナライザを有することを特徴とするビデオ処理装置。 - 請求項8に記載のビデオ処理装置であって、
前記信号処理手段は、
前記第1、第2、および第3の入力コネクタにそれぞれ結合した3つの入力と、3つの出力をもつ第1の変換マトリックスであって、その3つの入力においてYPbPr信号を受信し、その3つの出力においてNTSCフォーマットによって前記YPbPr信号から変換されたRGB信号を供給するように適合された第1の変換マトリックスと、
前記第1、第2、および第3の入力コネクタにそれぞれ結合した3つの入力と、3つの出力をもつ第2の変換マトリックスであって、その3つの入力においてYPbPr信号を受信し、その3つの出力においてATSCフォーマットによって前記YPbPr信号から変換されたRGB信号を供給するように適合された第2の変換マトリックスと、
前記第1の変換マトリックスの前記3つの出力にそれぞれ結合した3つの入力の第1のセットと、前記第2の変換マトリックスの前記3つの出力にそれぞれ結合した3つの入力の第2のセットと、前記第8の制御可能スイッチの3つの入力の前記第1のセットそれぞれに結合した3つの出力のセットとをもつ第7の制御可能スイッチとを有し、
前記第2の同期アナライザは、その2つの入力両方で受信した同期信号がHD基準であると判断したとき、その3つの出力をその3つの入力の第2のセットのそれぞれに接続するために、前記第7の制御可能スイッチを制御する制御信号を生成するように適合され、その他のすべての場合には、その3つの出力をその3つの入力の前記第1のセットにそれぞれ接続するため、前記第7の制御可能スイッチを制御する制御信号を生成するように適合されたことを特徴とするビデオ処理装置。 - 請求項8に記載のビデオ処理装置であって、
前記信号処理手段は、
1fHフォーマットをもつRGB信号を受信し処理する3つの入力と、処理されたRGB信号を供給する3つの出力とをもつ第1のビデオ信号処理ブロックと、
2fHフォーマットをもつRGB信号を受信し処理する3つの入力と、処理されたRGB信号を供給する3つの出力とをもつ第2のビデオ信号処理ブロックと、
前記第1のビデオ信号処理ブロックの前記3つの出力に結合した3つの入力の第1のセットと、前記第2のビデオ信号処理ブロックの前記3つの出力に結合した3つの入力の第2のセットと、3つの出力をもつ第9の制御可能スイッチとを有し、
前記第2の同期アナライザは、その2つの入力の両方で受信した同期信号がSD基準に対応すると判断したとき、その3つの出力をその3つの入力の第1のセットのそれぞれに接続するために、前記第9の制御可能スイッチを制御する制御信号を生成するように適合され、
その2つの入力の両方で受信した同期信号がHD基準またはED基準に対応すると判断したとき、その3つの出力をその3つの入力の第2のセットに接続するため、前記第9の制御可能スイッチを制御する制御信号を生成するように適合されたことを特徴とするビデオ処理装置。 - 請求項1に記載のビデオ処理装置と、
前記ビデオ処理装置の出力信号を表示する表示デバイスとを有することを特徴とするモニター。 - ビデオ信号を処理する処理経路を自動的に調整する方法であって、
信号が、YPbPrフォーマット、TTLタイプRGBCフォーマット、0.3Vpp/75WタイプRGBCフォーマット、TTLタイプRGBHVフォーマット、または0.3Vpp/75WタイプRGBHVフォーマットにより受信されたかどうかを判断するため信号を分析するステップと、
前記判断の結果に応じて信号処理手段の設定を適合させるステップとを有することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02075439 | 2002-02-04 | ||
PCT/IB2003/000129 WO2003067899A1 (en) | 2002-02-04 | 2003-01-20 | Video-processing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005517367A true JP2005517367A (ja) | 2005-06-09 |
Family
ID=27675684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003567106A Withdrawn JP2005517367A (ja) | 2002-02-04 | 2003-01-20 | ビデオ処理装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20050117059A1 (ja) |
EP (1) | EP1474931A1 (ja) |
JP (1) | JP2005517367A (ja) |
CN (1) | CN1628469A (ja) |
AU (1) | AU2003201468A1 (ja) |
WO (1) | WO2003067899A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7633560B1 (en) | 2005-08-30 | 2009-12-15 | American Megatrends, Inc. | System and apparatus for selectively terminating a video signal based on the presence or absence of a terminating device |
PT3413558T (pt) * | 2005-12-29 | 2022-03-14 | Rovi Guides Inc | Um sistema interativo de orientação de média com múltiplos dispositivos |
US20080266459A1 (en) * | 2007-04-26 | 2008-10-30 | Mark Butterworth | Multiple format video display |
US9641907B2 (en) * | 2014-01-02 | 2017-05-02 | Aspeed Technology Inc. | Image transmission system with finite retransmission and method thereof |
TWI587706B (zh) * | 2014-06-04 | 2017-06-11 | 佳世達科技股份有限公司 | 顯示器及其控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950009698B1 (ko) * | 1992-12-29 | 1995-08-26 | 주식회사금성사 | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 |
KR100186409B1 (ko) * | 1996-04-23 | 1999-05-01 | 구자홍 | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 |
US5790096A (en) * | 1996-09-03 | 1998-08-04 | Allus Technology Corporation | Automated flat panel display control system for accomodating broad range of video types and formats |
US5990858A (en) * | 1996-09-04 | 1999-11-23 | Bloomberg L.P. | Flat panel display terminal for receiving multi-frequency and multi-protocol video signals |
JP3546667B2 (ja) * | 1997-10-22 | 2004-07-28 | 松下電器産業株式会社 | 色差信号変換回路 |
US6108046A (en) * | 1998-06-01 | 2000-08-22 | General Instrument Corporation | Automatic detection of HDTV video format |
-
2003
- 2003-01-20 US US10/503,251 patent/US20050117059A1/en not_active Abandoned
- 2003-01-20 CN CNA038032198A patent/CN1628469A/zh active Pending
- 2003-01-20 JP JP2003567106A patent/JP2005517367A/ja not_active Withdrawn
- 2003-01-20 WO PCT/IB2003/000129 patent/WO2003067899A1/en not_active Application Discontinuation
- 2003-01-20 EP EP03700161A patent/EP1474931A1/en not_active Withdrawn
- 2003-01-20 AU AU2003201468A patent/AU2003201468A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1628469A (zh) | 2005-06-15 |
US20050117059A1 (en) | 2005-06-02 |
AU2003201468A1 (en) | 2003-09-02 |
EP1474931A1 (en) | 2004-11-10 |
WO2003067899A1 (en) | 2003-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100373425C (zh) | 显示系统和在其中使用的显示板和信号处理装置 | |
US7812888B2 (en) | Video signal determination device, a video display device, a video signal determination method, and a video display method for determining the type of a video signal that contains a synchronizing signal | |
CN1893547B (zh) | 显示装置及其控制方法 | |
KR20100114033A (ko) | 비디오 소스 디바이스와 비디오 싱크 디바이스 간에 비디오 프로세싱을 배분하기 위한 방법, 장치, 및 기계판독가능 매체 | |
KR20050000599A (ko) | 디스플레이 기기에서 다중 비디오 입력 신호를 처리하는장치 및 방법 | |
US7061540B2 (en) | Programmable display timing generator | |
JP2005517367A (ja) | ビデオ処理装置 | |
US20070024760A1 (en) | Video processing apparatus | |
JP2001078113A (ja) | 映像機器および映像表示方法 | |
KR100275700B1 (ko) | 영상신호 규격 변환장치 | |
CN111684792B (zh) | 视频显示装置、视频显示方法和视频信号处理装置 | |
JP2007180624A (ja) | Hdmi伝送方式送信装置とhdmi伝送方式受信装置,hdmi伝送方式送受信システム,hdmi伝送方式送信方法とhdmi伝送方式受信方法,およびhdmi伝送方式送受信方法 | |
KR20030076897A (ko) | 디스플레이장치에서 하이라이팅 영역을 하이라이팅시킬 수있는 방법 및 장치 | |
KR20090063702A (ko) | 신호처리장치 및 그 제어방법 | |
JPH05224641A (ja) | 映像表示装置 | |
KR100789541B1 (ko) | 영상 표시 기기에서 케이블 연결 자동 보상 장치 및 방법 | |
JP2007235240A (ja) | 映像信号処理装置 | |
JP2004056816A (ja) | ベクトル表示の方法及び装置 | |
KR200347396Y1 (ko) | 디스플레이장치 | |
US20070216804A1 (en) | Picture display apparatus | |
JPH06276536A (ja) | 映像信号処理回路 | |
KR20060068213A (ko) | 입력영상신호를 최적모드로 출력하는 영상표시장치 및 그방법 | |
JPH03110982A (ja) | テレビジョン受像機 | |
JP2001067042A (ja) | インターレース駆動パネル用スキャンコンバータ | |
JP2006518480A (ja) | カラーシーケンシャルディスプレイ用の画像信号処理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060208 |