JP2005503744A - 集積パルス幅変調コントローラの出力電力レベルの設定装置 - Google Patents
集積パルス幅変調コントローラの出力電力レベルの設定装置 Download PDFInfo
- Publication number
- JP2005503744A JP2005503744A JP2003504224A JP2003504224A JP2005503744A JP 2005503744 A JP2005503744 A JP 2005503744A JP 2003504224 A JP2003504224 A JP 2003504224A JP 2003504224 A JP2003504224 A JP 2003504224A JP 2005503744 A JP2005503744 A JP 2005503744A
- Authority
- JP
- Japan
- Prior art keywords
- power
- analog
- vid
- signal
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Abstract
【発明の要旨】
この電子システム100は、デジタル電圧識別(VID)コード及びアナログ設定信号により、中央演算処理装置(CPU)20に対して、電力を制御する。VIDコードは、デジタルアナログ変換器(DA変換器)42により、アナログVID信号に変換される。CPU20がその最大以下の任意の電圧で動作するとき、センス回路網60により発生したアナログ設定電圧62は、電圧レベルを設定する。比較器50及びスイッチ52は、アナログVID電圧か又はアナログ設定電圧を選択する。
この電子システム100は、デジタル電圧識別(VID)コード及びアナログ設定信号により、中央演算処理装置(CPU)20に対して、電力を制御する。VIDコードは、デジタルアナログ変換器(DA変換器)42により、アナログVID信号に変換される。CPU20がその最大以下の任意の電圧で動作するとき、センス回路網60により発生したアナログ設定電圧62は、電圧レベルを設定する。比較器50及びスイッチ52は、アナログVID電圧か又はアナログ設定電圧を選択する。
Description
【技術分野】
【0001】
この出願は、2001年6月13日に申請された米国特許出願第60/297,930号の利益を主張するものである。
【背景技術】
【0002】
ラップトップコンピュータ、携帯電話、及びウェブパッドを含むポータブル電子デバイスは、電源を必要とする中央演算処理装置(CPU)により駆動される。ポータブルデバイスはバッテリで動くため、電力保存がとても重要になる。電力を保存するため、ポータブルデバイスの製造業者はしばしばデバイスをプログラムして1つ以上の省電力動作モードを持たせる。例えば、典型的な携帯電話、ラップトップコンピュータ、或いはウェブパッドは、1つ以上の中省電力モードに加えスタートモードとスリープモードを有する。典型的な場合、電子デバイスが所定の時間以上使用されなければ、CPUはデバイスにスリープモード或いはパワーダウンモードに入るように信号する。
【0003】
図1は、1つ以上の電力制御レベル信号を発生するCPU20を有する典型的なシステム10を示す。CPU20用の電力出力電圧は、DC/DC変換器40により提供される。CPU20は1つ以上の電圧識別コード(VID)を出力するようにプログラムされている。始動時、プロセッサがまだ給電されていないとき、適切な電圧を印加するため、マルチプレクサ30をCPU20のインターフェイス22と電源40との間に置く。CPU20がまだ稼動していないとき、マルチプレクサ30はVIDコードをスタートモード回路24とスリープモード回路26のようなハードワイヤード回路から受信する。マルチプレクサ30からのデジタル出力信号は、デジタルアナログ変換器(DA変換器)42に結合する。DA変換器42は所望の電力レベルを表す多重ビット信号を受信する。DA変換器42はデジタル電力レベル信号をアナログ信号、通常はアナログ電圧に変換し、誤差増幅器44に印加する。誤差増幅器44は、電力回路46を含む集積パルス幅変調DC/DC変換器40用帰還制御ループの一部である。誤差増幅器44の一方の入力は電力回路46の出力を受信し、他方の入力はDA変換器42からの所望の電力レベルを受信する。誤差増幅器44は、電力回路46を所望の電力レベルまで駆動する出力信号を発生する。
【0004】
斯かる従来のシステムは、省電力モード用デジタル信号を発生するには、マルチプレクサ30を必要とし、また、1つ以上のハードワイヤード複合多重ビットVIDコード発生回路24、26を必要とする。これらのVIDコードは5ビット以上を含む。その結果、マルチプレクサ30のサイズが大きくなり、付属のVIDコード回路数が増加する。斯かる増加は、ラップトップコンピュータばかりでなく、携帯電話、PDA、及びウェブパッドのようなポータブルデバイスのサイズとコストに悪影響する。
【0005】
本発明は、ポータブルシステムの全体のサイズと素子数を減少させる。
【0006】
本発明は、小型のハンドヘルドポータブル電子デバイスにおいて、マルチプレクサを必要としない。本発明は、CPU用電力管理システムを提供する。このシステムは、電力出力電圧と電力出力電流を発生して1つ以上の電力動作レベルでCPUを動作させる電源を含む。帰還ループは、システム用電源を発生するDC/DC変換器を制御する。帰還ループは、電源の出力に結合した1つの入力と、所望の電力レベルを表すアナログ信号を受信する制御入力とを有する。帰還ループへの制御入力は、第1及び第2の入力間をトグルで切り替えるスイッチに結合する。一方の入力はセンス回路網に接続し、他方の入力は従来のDA変換器の出力に接続する。センス回路網は、DA変換器の最高出力に接続した基準入力を有する比較器を含む。比較器の他方の入力は電流源と複数の並列接続されたセンス回路とに接続する。各センス回路は直列接続された抵抗器とトランジスタを含む。各直列回路の抵抗器は、省電力モードの1つを表す異なる値を有する。各センス回路のトランジスタは、CPUの1つ以上のモードステータス出力に接続する。トランジスタは、CPUが省電力モードにあるか否かを感知する制御電極、通常はゲートを有する。CPUが省電力モードに入るとき、センス回路のトランジスタの1つがオンになる。このため、電流源から電流が引き出され、それにより入力が比較器へ変更する。そのとき、比較器は低電力レベルを表す制御信号に対してスイッチを動作する。このように、本発明は、マルチプレクサの代わりに多数のより小型のセンス回路を使用する。各センス回路は所望の電力レベルを表すアナログ電圧を発生する。
【0007】
図面において、同様の参照番号は同一素子を指す。図2に示すシステム100は、図1のマルチプレクサ30を必要としない。この電力管理システム100は、CPUコア20を、入出力インターフェイス22を介してデジタルアナログ変換器(DA変換器)42に接続することにより簡略化される。DC/DC変換器400は誤差増幅器44と電力回路46を含む。DA変換器42からの出力信号は比較器50の一方の入力に接続する。比較器50の他方の入力にアナログ設定電圧信号62を接続する。比較器50の出力はスイッチ52の動作に結合されて、それを制御する。スイッチ52は概略的スイッチとして表しているが、当業者はスイッチ52が1つ以上のトランジスタと他の能動又は受動素子から構成されてよいことを理解する。スイッチ52は誤差増幅器44の制御入力に接続されるアナログ電圧信号を選択する。スイッチ52はDA変換器42からのアナログ電圧識別コード(VID)出力信号か又はセンス回路網60からのアナログ設定電圧信号62を選択する。
【0008】
好ましい動作モードにおいて、比較器50がDA変換器42から受信する入力信号61は、最高電力出力レベル信号である。比較器50への他方の入力信号はアナログ設定電圧信号62である。アナログ設定電圧信号62は多数のアナログレベルの任意の1つで設定され得て、各設定は最高DA変換器電圧61以下である。アナログ設定電圧信号62はセンス回路網60により発生する。比較器50は2つの入力信号61、62間の任意の差を感知する。比較器50はスイッチ52を動作してスイッチ52をアナログ設定電圧信号62又はDA変換器出力42に結合する。フル電力条件下では、比較器50の入力間に差がなく、スイッチ52はDA変換器出力42を誤差増幅器44に接続するように動作する。低減電力モードの選択時、アナログ設定電圧62は低減する。比較器50はその入力間電圧差を感知し、スイッチ52にアナログ設定電圧信号62を誤差増幅器44に接続するように動作させる。
【0009】
図3に示す好ましい実施形態において、センス回路網60は電流源64と抵抗器R1,R2,・・・RN及びトランジスタQ1,Q2,・・・QNからなる複数の直列センス回路60.1,60.2,・・・60Nとを含む。典型的な直列センス回路60.1は、抵抗器R1及びトランジスタQ1を含み、スタートモード選択動作に対応する。スリープモード選択回路60.2は、抵抗器R2及びトランジスタQ2を含む。他の省電力回路60Nは、抵抗器RN及びトランジスタQNを含む。CPU20がその最高電力動作レベル以外のモードを選択するとき、トランジスタQ1-QNの1つがオンになる。トランジスタQ1-QNの1つがオンになるとき、比較器50への低入力信号は変化し、比較器50はスイッチ52を電流源64に接続するように動作する。
【0010】
アナログ設定電圧62は電流源64とセンス回路60.1-60Nにより発生する。抵抗器R1,R2,・・・RNの値は,電流源64と連繋して、選択動作モードの所望のコア電圧に等しい電圧降下を測定するように選ぶ。電流源64はアナログ設定入力信号62に対して、好ましい最高コア電圧61よりもずっと高い電源のレベルまで電圧を上げるように働く。これにより、スイッチ52はDA変換器42の出力がコア電圧61をプログラムするような位置に保たれる。しかしながら、トランジスタQ1-QNの1つがそれぞれの電力低減入力信号により稼働するとき、アナログ設定電圧62は好ましい最高コア電圧61よりも低いレベルに減少する。この減少は、常時アナログ設定電圧62をモニタしてDA変換器42の好ましい最大コア出力電圧61と比較する比較器50で感知される。
【0011】
上述したように、システム100は、比較器50への電流源64の入力がDA変換器42の入力61よりも常に大きいように初期設定される。平常動作下では、DA変換器42の出力61は所望の最高出力電力であり、スイッチ52はDA変換器42を誤差増幅器44に接続する。しかしながら、コアCPU20が省電力動作モードに入るとき、トランジスタQ1-QNの1つがオンになる。このとき、比較器50の負入力での電圧は、比較器50の正入力に接続した最高出力のDA変換器電圧61以下に降下する。比較器50の出力により、スイッチ52はDA変換器42を誤差増幅器44から切り離し、誤差増幅器44を電流源64の出力に接続するように動作する。
【0012】
発明の好ましい実施形態を上述したが、当業者は上述した個々の素子に対して、特許請求の範囲から逸脱することなく更に修正、付加及び削除を行うことができることを認識する。
【図面の簡単な説明】
【0013】
【図1】CPUコア及びDC/DC変換器を有する従来のシステムを示す。
【図2】CPUコアに接続した本発明の概略図である。
【図3】本発明のより詳細な概略図である。
【0001】
この出願は、2001年6月13日に申請された米国特許出願第60/297,930号の利益を主張するものである。
【背景技術】
【0002】
ラップトップコンピュータ、携帯電話、及びウェブパッドを含むポータブル電子デバイスは、電源を必要とする中央演算処理装置(CPU)により駆動される。ポータブルデバイスはバッテリで動くため、電力保存がとても重要になる。電力を保存するため、ポータブルデバイスの製造業者はしばしばデバイスをプログラムして1つ以上の省電力動作モードを持たせる。例えば、典型的な携帯電話、ラップトップコンピュータ、或いはウェブパッドは、1つ以上の中省電力モードに加えスタートモードとスリープモードを有する。典型的な場合、電子デバイスが所定の時間以上使用されなければ、CPUはデバイスにスリープモード或いはパワーダウンモードに入るように信号する。
【0003】
図1は、1つ以上の電力制御レベル信号を発生するCPU20を有する典型的なシステム10を示す。CPU20用の電力出力電圧は、DC/DC変換器40により提供される。CPU20は1つ以上の電圧識別コード(VID)を出力するようにプログラムされている。始動時、プロセッサがまだ給電されていないとき、適切な電圧を印加するため、マルチプレクサ30をCPU20のインターフェイス22と電源40との間に置く。CPU20がまだ稼動していないとき、マルチプレクサ30はVIDコードをスタートモード回路24とスリープモード回路26のようなハードワイヤード回路から受信する。マルチプレクサ30からのデジタル出力信号は、デジタルアナログ変換器(DA変換器)42に結合する。DA変換器42は所望の電力レベルを表す多重ビット信号を受信する。DA変換器42はデジタル電力レベル信号をアナログ信号、通常はアナログ電圧に変換し、誤差増幅器44に印加する。誤差増幅器44は、電力回路46を含む集積パルス幅変調DC/DC変換器40用帰還制御ループの一部である。誤差増幅器44の一方の入力は電力回路46の出力を受信し、他方の入力はDA変換器42からの所望の電力レベルを受信する。誤差増幅器44は、電力回路46を所望の電力レベルまで駆動する出力信号を発生する。
【0004】
斯かる従来のシステムは、省電力モード用デジタル信号を発生するには、マルチプレクサ30を必要とし、また、1つ以上のハードワイヤード複合多重ビットVIDコード発生回路24、26を必要とする。これらのVIDコードは5ビット以上を含む。その結果、マルチプレクサ30のサイズが大きくなり、付属のVIDコード回路数が増加する。斯かる増加は、ラップトップコンピュータばかりでなく、携帯電話、PDA、及びウェブパッドのようなポータブルデバイスのサイズとコストに悪影響する。
【0005】
本発明は、ポータブルシステムの全体のサイズと素子数を減少させる。
【0006】
本発明は、小型のハンドヘルドポータブル電子デバイスにおいて、マルチプレクサを必要としない。本発明は、CPU用電力管理システムを提供する。このシステムは、電力出力電圧と電力出力電流を発生して1つ以上の電力動作レベルでCPUを動作させる電源を含む。帰還ループは、システム用電源を発生するDC/DC変換器を制御する。帰還ループは、電源の出力に結合した1つの入力と、所望の電力レベルを表すアナログ信号を受信する制御入力とを有する。帰還ループへの制御入力は、第1及び第2の入力間をトグルで切り替えるスイッチに結合する。一方の入力はセンス回路網に接続し、他方の入力は従来のDA変換器の出力に接続する。センス回路網は、DA変換器の最高出力に接続した基準入力を有する比較器を含む。比較器の他方の入力は電流源と複数の並列接続されたセンス回路とに接続する。各センス回路は直列接続された抵抗器とトランジスタを含む。各直列回路の抵抗器は、省電力モードの1つを表す異なる値を有する。各センス回路のトランジスタは、CPUの1つ以上のモードステータス出力に接続する。トランジスタは、CPUが省電力モードにあるか否かを感知する制御電極、通常はゲートを有する。CPUが省電力モードに入るとき、センス回路のトランジスタの1つがオンになる。このため、電流源から電流が引き出され、それにより入力が比較器へ変更する。そのとき、比較器は低電力レベルを表す制御信号に対してスイッチを動作する。このように、本発明は、マルチプレクサの代わりに多数のより小型のセンス回路を使用する。各センス回路は所望の電力レベルを表すアナログ電圧を発生する。
【0007】
図面において、同様の参照番号は同一素子を指す。図2に示すシステム100は、図1のマルチプレクサ30を必要としない。この電力管理システム100は、CPUコア20を、入出力インターフェイス22を介してデジタルアナログ変換器(DA変換器)42に接続することにより簡略化される。DC/DC変換器400は誤差増幅器44と電力回路46を含む。DA変換器42からの出力信号は比較器50の一方の入力に接続する。比較器50の他方の入力にアナログ設定電圧信号62を接続する。比較器50の出力はスイッチ52の動作に結合されて、それを制御する。スイッチ52は概略的スイッチとして表しているが、当業者はスイッチ52が1つ以上のトランジスタと他の能動又は受動素子から構成されてよいことを理解する。スイッチ52は誤差増幅器44の制御入力に接続されるアナログ電圧信号を選択する。スイッチ52はDA変換器42からのアナログ電圧識別コード(VID)出力信号か又はセンス回路網60からのアナログ設定電圧信号62を選択する。
【0008】
好ましい動作モードにおいて、比較器50がDA変換器42から受信する入力信号61は、最高電力出力レベル信号である。比較器50への他方の入力信号はアナログ設定電圧信号62である。アナログ設定電圧信号62は多数のアナログレベルの任意の1つで設定され得て、各設定は最高DA変換器電圧61以下である。アナログ設定電圧信号62はセンス回路網60により発生する。比較器50は2つの入力信号61、62間の任意の差を感知する。比較器50はスイッチ52を動作してスイッチ52をアナログ設定電圧信号62又はDA変換器出力42に結合する。フル電力条件下では、比較器50の入力間に差がなく、スイッチ52はDA変換器出力42を誤差増幅器44に接続するように動作する。低減電力モードの選択時、アナログ設定電圧62は低減する。比較器50はその入力間電圧差を感知し、スイッチ52にアナログ設定電圧信号62を誤差増幅器44に接続するように動作させる。
【0009】
図3に示す好ましい実施形態において、センス回路網60は電流源64と抵抗器R1,R2,・・・RN及びトランジスタQ1,Q2,・・・QNからなる複数の直列センス回路60.1,60.2,・・・60Nとを含む。典型的な直列センス回路60.1は、抵抗器R1及びトランジスタQ1を含み、スタートモード選択動作に対応する。スリープモード選択回路60.2は、抵抗器R2及びトランジスタQ2を含む。他の省電力回路60Nは、抵抗器RN及びトランジスタQNを含む。CPU20がその最高電力動作レベル以外のモードを選択するとき、トランジスタQ1-QNの1つがオンになる。トランジスタQ1-QNの1つがオンになるとき、比較器50への低入力信号は変化し、比較器50はスイッチ52を電流源64に接続するように動作する。
【0010】
アナログ設定電圧62は電流源64とセンス回路60.1-60Nにより発生する。抵抗器R1,R2,・・・RNの値は,電流源64と連繋して、選択動作モードの所望のコア電圧に等しい電圧降下を測定するように選ぶ。電流源64はアナログ設定入力信号62に対して、好ましい最高コア電圧61よりもずっと高い電源のレベルまで電圧を上げるように働く。これにより、スイッチ52はDA変換器42の出力がコア電圧61をプログラムするような位置に保たれる。しかしながら、トランジスタQ1-QNの1つがそれぞれの電力低減入力信号により稼働するとき、アナログ設定電圧62は好ましい最高コア電圧61よりも低いレベルに減少する。この減少は、常時アナログ設定電圧62をモニタしてDA変換器42の好ましい最大コア出力電圧61と比較する比較器50で感知される。
【0011】
上述したように、システム100は、比較器50への電流源64の入力がDA変換器42の入力61よりも常に大きいように初期設定される。平常動作下では、DA変換器42の出力61は所望の最高出力電力であり、スイッチ52はDA変換器42を誤差増幅器44に接続する。しかしながら、コアCPU20が省電力動作モードに入るとき、トランジスタQ1-QNの1つがオンになる。このとき、比較器50の負入力での電圧は、比較器50の正入力に接続した最高出力のDA変換器電圧61以下に降下する。比較器50の出力により、スイッチ52はDA変換器42を誤差増幅器44から切り離し、誤差増幅器44を電流源64の出力に接続するように動作する。
【0012】
発明の好ましい実施形態を上述したが、当業者は上述した個々の素子に対して、特許請求の範囲から逸脱することなく更に修正、付加及び削除を行うことができることを認識する。
【図面の簡単な説明】
【0013】
【図1】CPUコア及びDC/DC変換器を有する従来のシステムを示す。
【図2】CPUコアに接続した本発明の概略図である。
【図3】本発明のより詳細な概略図である。
Claims (21)
- 好ましいコア電圧の範囲内のデジタル電圧識別(VID)コードを発生する工程、
前記VIDコードを受信する工程、
前記VIDコードを、前記VIDコードを表すアナログVID電圧信号に変換する工程、
前記VIDコードを表す前記アナログVID電圧信号に従って出力電力を発生する工程、
所望の出力電力電圧を表すアナログ設定電圧信号を感知する工程、及び
前記アナログ設定電圧信号が前記好ましいコア電圧の範囲内にあるとき前記アナログ設定電圧信号に従って出力電力を設定する工程を含むことを特徴とする、中央演算処理装置(CPU)へ電力を供給する方法。 - 基準コアアナログVID電圧信号を前記アナログ設定電圧信号に比較する工程を更に含むことを特徴とする、請求項1に記載の中央演算処理装置(CPU)へ電力を供給する方法。
- 前記アナログVID電圧信号又は前記アナログ設定電圧信号に従って振動電力信号をパルス幅変調して出力電力電圧を発生する工程を更に含むことを特徴とする、請求項1に記載の中央演算処理装置(CPU)へ電力を供給する方法。
- 好ましいコア電圧の範囲内の中央演算処理装置(CPU)からデジタル電圧識別(VID)コードを受信する手段、
前記VIDコードを、前記VIDコードを表すアナログVID電圧信号に変換する手段、
所望の出力電力電圧を表すアナログ設定電圧信号を感知する手段、及び
前記アナログVID電圧信号に従ってパルス幅変調コントローラの出力電力を設定し、かつ、前記アナログ設定電圧信号が前記好ましいコア電圧の範囲内にあるとき前記アナログ設定電圧信号に従って出力電力を設定する手段を含むことを特徴とする、中央演算処理装置(CPU)へ電力を供給するパルス幅変調コントローラ。 - 前記アナログVID電圧信号を前記アナログ設定電圧信号に比較する手段を更に含むことを特徴とする、請求項4に記載のパルス幅変調コントローラ。
- 前記アナログVID電圧信号又は前記アナログ設定電圧信号に従って出力電力を設定するように前記パルス幅変調コントローラを切り替えるように前記感知する手段に接続したスイッチを更に含むことを特徴とする、請求項4に記載のパルス幅変調コントローラ。
- 前記スイッチは、前記アナログ設定電圧信号が前記アナログVID電圧信号の範囲内にあるとき、前記アナログ設定電圧信号を前記パルス幅変調コントローラの入力に接続し、前記アナログ設定電圧信号が前記アナログVID電圧信号の範囲外にあるとき、前記アナログVID電圧信号を前記パルス幅変調コントローラに接続することを特徴とする、請求項6に記載のパルス幅変調コントローラ。
- CPUのVIDコードをアナログVID制御信号に変換するデジタルアナログ変換器(DA変換器)を更に含むことを特徴とする、請求項4に記載のパルス幅変調コントローラ。
- 前記アナログ設定電圧信号を感知する手段は、比較器及びセンス回路網を含むことを特徴とする、請求項4に記載のパルス幅変調コントローラ。
- 前記センス回路網は電流源及び複数の直列回路を含み、各直列回路は、CPUがその最高電力動作レベル以下で動作するとき、電流源の出力を変更することを特徴とする、請求項9に記載のパルス幅変調コントローラ。
- 各直列回路は抵抗器及びトランジスタを含み、抵抗器は異なる電力動作レベルに対応するように異なるサイズで設定されることを特徴とする、請求項10に記載のパルス幅変調コントローラ。
- 電力出力電圧及び電力出力電流を発生して1つ以上の電力動作レベルでCPUを動作する電源、
前記電源は2つ以上の電力レベルコマンド入力と、この電力レベルコマンド入力の1つを選択するスイッチを有し、
前記電源により給電されたプロセッサによりコマンドされた所望の電力レベルを表すアナログVID信号を受信する第1の入力、
前記プロセッサの動作モードを表す所望の電力レベルのアナログ設定信号を受信する第2の入力、及び
第2の入力の存在を感知し、かつ2つのアナログ電力信号の1つに従って前記電源を動作するセンス回路を含むことを特徴とする、コンピュータ用電力管理システム。 - 第2の入力が電圧の1範囲内にあるとき、第1の入力を選択し、第2の入力が電圧の前記範囲外にあるとき、第2の入力を選択するようにセンス回路に接続されたスイッチを更に含むことを特徴とする、請求項12に記載のコンピュータ用電力管理システム。
- 電力出力と電源への入力との間に結合した帰還ループを更に含むことを特徴とする、請求項12に記載のコンピュータ用電力管理システム。
- 電力出力電圧及び電力出力電流を発生して1つ以上の電力動作レベルでCPUを動作する電源、
電源の入力と出力の間に結合されて電力出力のレベルを設定する帰還ループ、
帰還ループに結合されて、2つの電力レベル信号の1つを帰還ループの帰還制御入力に接続するように動作するスイッチ、
デジタル信号をプロセッサによりコマンドされた電力レベルを表すアナログVID電力レベル信号に変換する変換器回路網、
プロセッサの動作モードに従って電力レベルを表すアナログ設定信号を発生する回路網、及び
2つのアナログ信号を感知して2つのアナログ信号の1つを選択し電力出力のレベルを設定するセンス回路を含むことを特徴とする、コンピュータ用電力管理システム。 - CPUとDA変換器を更に含み、CPUはCPUによりコマンドされた電力レベルを表すデジタルVID信号を発生し、DA変換器はデジタル電力コマンド信号をアナログVID信号に変換することを特徴とする、請求項15に記載のコンピュータ用電力管理システム。
- センス回路網は電流源と、各々が抵抗器とトランジスタを有する1つ以上の直列回路を含み、1つのトランジスタの動作が電流源の出力を変更することを特徴とする、請求項15に記載のコンピュータ用電力管理システム。
- 各直列回路は、スタートモード、スリープモード及び省電力モードからなる群から選択された電力動作モードに対応することを特徴とする、請求項17に記載のコンピュータ用電力管理システム。
- センス回路網は、アナログVID信号とアナログ設定信号を比較し閾値レベルに従って2つの信号の1つを選択する比較器を更に含むことを特徴とする、請求項15に記載のコンピュータ用電力管理システム。
- 比較器は、アナログ設定信号が第1の範囲にあるとき、アナログVID信号を選択し、アナログ設定信号が前記第1の範囲外にあるとき、アナログ設定信号を選択することを特徴とする、請求項19に記載のコンピュータ用電力管理システム。
- 電源は、2つ以上の電力MOSFETからなる電力出力ブリッジを有するパルス幅変調DC/DC変換器を含むことを特徴とする、請求項15に記載のコンピュータ用電力管理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29793001P | 2001-06-13 | 2001-06-13 | |
PCT/US2001/044914 WO2002101529A2 (en) | 2001-06-13 | 2001-11-30 | Apparatus for setting output power levels of integrated pwm controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005503744A true JP2005503744A (ja) | 2005-02-03 |
Family
ID=23148306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003504224A Pending JP2005503744A (ja) | 2001-06-13 | 2001-11-30 | 集積パルス幅変調コントローラの出力電力レベルの設定装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20020194516A1 (ja) |
EP (1) | EP1405156A2 (ja) |
JP (1) | JP2005503744A (ja) |
KR (1) | KR20040028783A (ja) |
CN (1) | CN1524209A (ja) |
TW (1) | TW550875B (ja) |
WO (1) | WO2002101529A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007032119A1 (ja) * | 2005-09-13 | 2007-03-22 | Sony Computer Entertainment Inc. | 電源装置およびそれを用いた電子機器 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6694272B1 (en) * | 2001-11-08 | 2004-02-17 | Galaxy Power, Inc. | Microcontroller controlled voltage reference |
CN1295582C (zh) * | 2003-10-06 | 2007-01-17 | 华邦电子股份有限公司 | 中央处理器的供应电压的控制电路 |
US20060085656A1 (en) * | 2004-10-12 | 2006-04-20 | Betts-Lacroix Jonathan | Voltage ID conversion system for programmable power supplies |
CN100395553C (zh) * | 2004-12-28 | 2008-06-18 | 建碁股份有限公司 | 利用脉宽调制控制器的工作周期信号检测负载电流的方法 |
GB2434459B (en) * | 2006-01-20 | 2009-04-08 | Giga Byte Tech Co Ltd | Circuit capable of updating the power supply specification of a microprocessor and method thereof |
US8058860B2 (en) * | 2008-07-02 | 2011-11-15 | Texas Instruments Incorporated | Single pin multi-VID bit interface circuit for dynamic voltage change of a DC/DC converter |
US8193799B2 (en) * | 2008-09-23 | 2012-06-05 | Globalfoundries Inc. | Interposer including voltage regulator and method therefor |
TWI375915B (en) * | 2008-12-11 | 2012-11-01 | Asmedia Technology Inc | Voltage identification processor, circuit and method for generating voltage |
TWI379189B (en) * | 2008-12-12 | 2012-12-11 | Asmedia Technology Inc | Method for transaforming voltage identification code of a microprocessor |
TWI380162B (en) * | 2008-12-15 | 2012-12-21 | Asmedia Technology Inc | Method for transaforming voltage identification code and computer system |
CN201773349U (zh) * | 2009-10-23 | 2011-03-23 | 鸿富锦精密工业(深圳)有限公司 | 中央处理器供电电路 |
US9203305B2 (en) | 2010-11-09 | 2015-12-01 | Zentrum Mikroelektronik Dresden Ag | Pulse width modulation power converter and control method employing different sets of PID coefficients |
CN102130899B (zh) | 2010-12-28 | 2015-04-29 | 华为技术有限公司 | 一种电源协议管理方法、装置及其应用的电源系统 |
EP2775601B1 (en) * | 2013-03-04 | 2020-02-12 | Dialog Semiconductor GmbH | Adaptation of operating mode ranges of switching regulators by means of programmable voltage thresholds |
KR20160047190A (ko) * | 2014-10-22 | 2016-05-02 | 에스케이하이닉스 주식회사 | 집적 회로 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000047768A (ja) * | 1998-07-31 | 2000-02-18 | Mitsubishi Electric Corp | 多値論理デバイス、バスシステム及びネットワークシステム |
US6304823B1 (en) * | 1998-09-16 | 2001-10-16 | Microchip Technology Incorporated | Microprocessor power supply system including a programmable power supply and a programmable brownout detector |
TW403867B (en) * | 1998-11-18 | 2000-09-01 | Asustek Comp Inc | A voltage regulator and its method |
US6253330B1 (en) * | 1999-02-17 | 2001-06-26 | Lucent Technologies Inc. | Redundant regulated power supply system with monitoring of the backup power supply |
US6633932B1 (en) * | 1999-09-14 | 2003-10-14 | Texas Instruments Incorporated | Method and apparatus for using a universal serial bus to provide power to a portable electronic device |
WO2001027728A1 (en) * | 1999-10-14 | 2001-04-19 | Advanced Micro Devices, Inc. | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state |
JP3795733B2 (ja) * | 2000-01-31 | 2006-07-12 | 富士通株式会社 | 半導体集積回路 |
US6772356B1 (en) * | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
US6625757B1 (en) * | 2000-06-30 | 2003-09-23 | Intel Corporation | Method and an apparatus for checking the voltage of a device |
US6920571B2 (en) * | 2000-12-14 | 2005-07-19 | Hewlett-Packard Development Company, L.P. | Steering circuit and method that gradually counts a voltage output code until matching a voltage input code |
EP1376295B1 (en) * | 2002-06-17 | 2008-08-13 | Hitachi, Ltd. | Power-supply device |
-
2001
- 2001-09-10 US US09/950,469 patent/US20020194516A1/en not_active Abandoned
- 2001-11-30 WO PCT/US2001/044914 patent/WO2002101529A2/en not_active Application Discontinuation
- 2001-11-30 JP JP2003504224A patent/JP2005503744A/ja active Pending
- 2001-11-30 EP EP01274304A patent/EP1405156A2/en not_active Withdrawn
- 2001-11-30 CN CNA018233627A patent/CN1524209A/zh active Pending
- 2001-11-30 KR KR10-2003-7016357A patent/KR20040028783A/ko not_active Application Discontinuation
- 2001-12-12 TW TW090130761A patent/TW550875B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007032119A1 (ja) * | 2005-09-13 | 2007-03-22 | Sony Computer Entertainment Inc. | 電源装置およびそれを用いた電子機器 |
JP2007079848A (ja) * | 2005-09-13 | 2007-03-29 | Sony Computer Entertainment Inc | 電源装置およびそれを用いた電子機器 |
US8051304B2 (en) | 2005-09-13 | 2011-11-01 | Sony Computer Entertainment Inc. | Power supply apparatus with system controller |
Also Published As
Publication number | Publication date |
---|---|
TW550875B (en) | 2003-09-01 |
EP1405156A2 (en) | 2004-04-07 |
US20020194516A1 (en) | 2002-12-19 |
WO2002101529A2 (en) | 2002-12-19 |
CN1524209A (zh) | 2004-08-25 |
KR20040028783A (ko) | 2004-04-03 |
WO2002101529A3 (en) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005503744A (ja) | 集積パルス幅変調コントローラの出力電力レベルの設定装置 | |
KR970000258B1 (ko) | 컴퓨터의 전원공급 제어장치 | |
US9690366B2 (en) | Saving power when in or transitioning to a static mode of a processor by using feedback-configured voltage regulator | |
US8954767B2 (en) | Standby current reduction through a switching arrangement with multiple regulators | |
US6259172B1 (en) | Cooling fan controlling apparatus for computer | |
US6680604B2 (en) | Methods to control the droop when powering dual mode processors and associated circuits | |
US5742514A (en) | Integrated remote asynchronous power switch | |
KR100316647B1 (ko) | 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치 | |
KR100488088B1 (ko) | 휴대용 컴퓨터의 전력 관리 방법 | |
WO2002027905A1 (fr) | Alimentation | |
JPH09185422A (ja) | プログラマブル帯域幅電圧調整器 | |
JP2009507461A (ja) | バーストモード変換のためのピーク充電電流の変調 | |
JP2001282164A (ja) | 表示装置用駆動装置 | |
JPH11353040A (ja) | 電源装置 | |
KR100672989B1 (ko) | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 | |
WO2012006028A2 (en) | System and method for dynamically managing power in an electronic device | |
JP4336799B2 (ja) | 携帯電子機器、携帯電子機器の電源の制御回路及び制御方法 | |
JP3609206B2 (ja) | 電源制御装置、負荷試験方法及び電子機器 | |
US6259304B1 (en) | Real-time standby voltage adjustment circuit | |
US6700807B1 (en) | Flexible converter | |
JP2004114319A (ja) | 電源供給装置 | |
JP3671189B2 (ja) | 電源制御装置,直流−直流変換回路及び電子機器 | |
CN204926090U (zh) | 基于动态口令和usbkey的控制系统 | |
US6353308B1 (en) | Method for arranging the voltage feed in an electronic device | |
US20020041199A1 (en) | Electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |