JP2005354317A - Filter circuit and pll - Google Patents
Filter circuit and pll Download PDFInfo
- Publication number
- JP2005354317A JP2005354317A JP2004171804A JP2004171804A JP2005354317A JP 2005354317 A JP2005354317 A JP 2005354317A JP 2004171804 A JP2004171804 A JP 2004171804A JP 2004171804 A JP2004171804 A JP 2004171804A JP 2005354317 A JP2005354317 A JP 2005354317A
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitor
- filter circuit
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、フィルタ回路と、フィルタ回路を備えたPLL(Phase Locked Loop)に関する。 The present invention relates to a filter circuit and a PLL (Phase Locked Loop) including the filter circuit.
フィルタ回路は、特定の周波数範囲の信号を選択的に通す回路であり、安定した正弦波を発振するPLLなどに用いられている。 The filter circuit selectively passes signals in a specific frequency range, and is used for a PLL that oscillates a stable sine wave.
図9は、従来のフィルタ回路を示す回路図であり、図10は、図9に示す従来のフィルタ回路を備えた従来のPLLを示すブロック回路図である。 FIG. 9 is a circuit diagram showing a conventional filter circuit, and FIG. 10 is a block circuit diagram showing a conventional PLL including the conventional filter circuit shown in FIG.
図9に示すように、従来のフィルタ回路(図10における114)は、入力電流Iinが入力される入力部120と、出力電圧Voutを出力するための出力部124と、一端が入力部120および出力部124に接続された、入力電流Iinを流し込むための抵抗104と、抵抗104と直列に接続され、一方の電極が接地された第1のコンデンサ121と、一方の電極が入力部120および出力部124に接続され、他方の電極が接地された第2のコンデンサ123とを有している。
As shown in FIG. 9, a conventional filter circuit (114 in FIG. 10) includes an
また、図10に示すように、従来のPLLは、入力信号が入力される位相比較器106と、位相比較器106からの出力を受けるチャージポンプ107と、チャージポンプ107からの出力を受けるフィルタ回路114と、フィルタ回路114からの出力を受ける電圧−電流変換器(VIC)110と、電圧−電流変換器110からの出力を受け、信号を外部に出力する電流制御発振器(ICO)111と、電流制御発振器111からの出力を受けて位相比較器106に信号を出力する分周器112とを備えている。
As shown in FIG. 10, a conventional PLL includes a
以上のように構成された従来のフィルタ回路およびPLLの動作を説明する。 The operation of the conventional filter circuit and PLL configured as described above will be described.
まず、従来のPLLにおいて、入力信号は位相比較器106に入力され、分周器112を介して位相比較器106に入力される帰還信号と位相比較される。そして、位相比較器106からは入力信号と帰還信号との位相差に応じた時間幅を持つパルスが出力される。次に、上記パルスはチャージポンプ107に入力され、パルスの時間幅に応じた電流パルスに変換され、該電流パルスはチャージポンプ107から出力される。次いで、電流パルスはフィルタ回路114に入力され、フィルタリングされて電圧信号となる。続いて、フィルタ回路114の出力電圧は電圧−電流変換器110に入力されて電流変換される。次に、電圧−電流変換器110から出力された電流は、電流制御発振器111に入力され、電流量に応じた周波数に変換される。この電流制御発振器111からの出力信号が、PLLの出力となる。また、電流制御発振器111からの出力信号は分周器112によって分周され、位相比較器106への帰還信号として分周器112から出力される。
First, in a conventional PLL, an input signal is input to the
このように、PLLはフィードバックループ構成を有しており、PLLの入力信号と帰還信号とは、互いに同じ周波数で、且つ一定の位相差になるように自動制御される。 As described above, the PLL has a feedback loop configuration, and the input signal and the feedback signal of the PLL are automatically controlled so as to have the same frequency and a constant phase difference.
上述のように、フィルタ回路114はパルス状の電流を連続的な電圧にフィルタリングする役目を担っており、且つ、フィードバックループを持っているPLLが不安定にならないよう適度に調整されている必要がある。
As described above, the
従来のフィルタ回路114では、図9に示すように、入力部位120に入力された入力電流Iinが、抵抗104を介して第1のコンデンサ121を充電する電流と第2のコンデンサ123を直接充電する電流とに分流され、入力電流Iinが入力されたノードに発生する電圧が出力電圧となる。
In the
このようなフィルタの伝達関数は、入力電流Iin(s)と出力電圧Vout(s)の比で表すと、以下のようになる。 The transfer function of such a filter is expressed as follows by the ratio of the input current Iin (s) and the output voltage Vout (s).
Vout(s)/Iin(s)=(1+s×C121×R104)/{s×(C121+C123)×(1+s×Ca×R104)} ・・・(1) Vout (s) / Iin (s) = (1 + s × C 121 × R 104 ) / {s × (C 121 + C 123 ) × (1 + s × Ca × R 104 )} (1)
ここで、C121、C123はそれぞれ第1のコンデンサ121および第2のコンデンサ123の容量値であり、R104は抵抗104の抵抗値である。また、Caは、1/Ca=1/C121+1/C123 である。
Here, C 121 and C 123 are capacitance values of the
図11は、従来のフィルタ回路の周波数特性を示す図である。すなわち、同図に示すように、従来のフィルタ回路114は、ゼロfzの周波数が1/(2π×C121×R104)、ポールfpの周波数が1/(2π×Ca×R104)となる一種のローパスフィルタである。
FIG. 11 is a diagram illustrating frequency characteristics of a conventional filter circuit. That is, as shown in the figure, the
また、PLLの安定度はfp/fzが大きい程良いが、fpが高すぎると高周波のノイズが落ちにくい他、チャージポンプの電流パルスの高周波分が残りPLLのパターンジッタとなるためfp/fzは適度に設定する必要がある。fp/fzは第1のコンデンサ121と第2のコンデンサ123の容量比で決定し、通常、第1のコンデンサ121の容量は第2のコンデンサ123の10倍程度、またはそれ以上が必要とされる。
Further, the stability of the PLL is better as fp / fz is larger. However, if fp is too high, the high frequency noise is difficult to drop, and the high frequency component of the current pulse of the charge pump remains and becomes the pattern jitter of the PLL. It needs to be set appropriately. fp / fz is determined by the capacitance ratio of the
なお、従来のフィルタ回路について、コンデンサの見かけの容量を大きくするものがあった。例えば特許文献1には、コンデンサに電流を注入するVICの出力をAMPに帰還してコンデンサの見かけの容量を大きくする技術が記載されている。
しかしながら、図9に示す従来のフィルタ回路では、PLLのループフィルタとして使用する場合に、第1のコンデンサ121は第2のコンデンサ123よりも10倍程度、またはそれ以上大きく設定する必要があり、半導体集積回路に内蔵すると第1のコンデンサ121の占有面積が大きくなるという不具合があった。また、特許文献1に記載された技術を用いても、近年の集積回路の要求を満たす程度まで微細化することは困難であった。
However, in the conventional filter circuit shown in FIG. 9, when used as a PLL loop filter, the
本発明の目的は、回路面積を従来よりも小さく抑えたフィルタ回路、およびこのフィルタ回路を備えたPLLを提供することにある。 An object of the present invention is to provide a filter circuit having a circuit area smaller than that of the prior art and a PLL including the filter circuit.
本発明のフィルタ回路は、第1の入力電流を入力するための第1の入力部と、第2の入力電流を入力するための第2の入力部と、前記第1の入力部に接続された第1のコンデンサと、第1の抵抗を有し、前記第1のコンデンサで生成される電圧をAC成分が前記第1の抵抗の抵抗値に反比例する電流に変換して出力する電圧−電流変換器と、共に前記第2の入力部に接続され、前記第2の入力電流と前記電圧−電流変換器の出力電流との加算電流の一部がそれぞれ分流される第2のコンデンサおよび第2の抵抗とを備えている。 The filter circuit of the present invention is connected to the first input section for inputting the first input current, the second input section for inputting the second input current, and the first input section. A voltage-current having a first capacitor and a first resistor, and converting the voltage generated by the first capacitor into a current whose AC component is inversely proportional to the resistance value of the first resistor A second capacitor that is connected to the second input unit together with the converter, and to which a part of the sum current of the second input current and the output current of the voltage-current converter is shunted; With no resistance.
この構成により、電圧−電流変換器のゲインを調整することで、従来通りのフィルタ機能を備えたままで、第1のコンデンサの容量値を従来よりも小さくすることができるので、回路面積を小さくすることができる。従って、本発明のフィルタ回路を用いることにより、従来よりも回路面積の小さいPLLを実現することができる。 With this configuration, by adjusting the gain of the voltage-current converter, the capacitance value of the first capacitor can be made smaller than the conventional one while maintaining the conventional filter function, so that the circuit area is reduced. be able to. Therefore, by using the filter circuit of the present invention, it is possible to realize a PLL having a smaller circuit area than the conventional one.
前記第2のコンデンサと前記第2の抵抗とは共に接地されており、前記第2のコンデンサおよび前記第2の抵抗によって生成された電圧を出力することにより、例えばフィルタ回路の出力電圧を電流信号に変換する電圧−電流変換器と組み合わせて従来よりも回路面積の小さいPLLを作成することが可能となる。 The second capacitor and the second resistor are both grounded, and by outputting the voltage generated by the second capacitor and the second resistor, for example, the output voltage of the filter circuit is changed to a current signal. In combination with a voltage-current converter that converts to a PLL, it is possible to create a PLL with a smaller circuit area than in the past.
また、前記第2の抵抗を介して前記電圧−電流変換器、前記第2の入力部および前記第2のコンデンサにそれぞれ接続され、前記第2の抵抗に流れる電流と等量の電流を出力するバイアス手段をさらに備えていることにより、PLLに用いた場合、電圧−電流変換器を構成から省くことが可能になるので、PLL全体としての回路面積をさらに小さくすることができる。 The voltage-current converter, the second input unit, and the second capacitor are connected to the voltage-current converter, the second input, and the second capacitor through the second resistor, respectively, and output a current equal to the current flowing through the second resistor. Since the bias means is further provided, the voltage-current converter can be omitted from the configuration when used in the PLL, so that the circuit area of the PLL as a whole can be further reduced.
本発明のPLLは、入力信号が入力される位相比較器と、前記位相比較器からの出力を受けて電流パルスを出力する第1のチャージポンプと、前記位相比較器から見て前記第1のチャージポンプと並列に配置され、前記位相比較器からの出力を受けて前記第1のチャージポンプと等しい電流パルスを出力する第2のチャージポンプと、前記第1のチャージポンプからの電流パルスを受ける第1のコンデンサと、第1の抵抗を有し、前記第1のコンデンサで生成される電圧をAC成分が前記第1の抵抗の抵抗値に反比例する電流に変換して出力する第1の電圧−電流変換器と、前記第1の電圧−電流変換器からの出力電流と前記第2のチャージポンプからの電流パルスとを加算した電流の少なくとも一部がそれぞれ分流される第2のコンデンサおよび第2の抵抗とを有するフィルタ回路と、前記フィルタ回路からの電流、または前記フィルタ回路からの出力を変換した電流の電流量に応じた周波数の信号を外部に出力する電流制御発振器と、前記電流制御発振器からの出力を受けて前記位相比較器に信号を出力する分周器とを備えている。 The PLL of the present invention includes a phase comparator to which an input signal is input, a first charge pump that receives an output from the phase comparator and outputs a current pulse, and the first comparator as viewed from the phase comparator. A second charge pump disposed in parallel with the charge pump and receiving an output from the phase comparator and outputting a current pulse equal to the first charge pump; and a current pulse from the first charge pump A first capacitor having a first capacitor and a voltage generated by the first capacitor, wherein an AC component is converted into a current that is inversely proportional to a resistance value of the first resistor, and then output; A current converter and a second capacitor to which at least a part of a current obtained by adding an output current from the first voltage-current converter and a current pulse from the second charge pump is shunted. And a filter circuit having a second resistor, a current control oscillator that outputs a signal having a frequency according to a current amount of a current from the filter circuit or a current converted from an output from the filter circuit, and And a frequency divider for receiving an output from the current control oscillator and outputting a signal to the phase comparator.
この構成により、フィルタ回路の第1のコンデンサには一方のチャージポンプからの出力電流が入力され、第2のコンデンサには他方のチャージポンプからの出力電流および第1の電圧−電流変換器からの出力電流の一部の電流を流すことができるので、第1のコンデンサの容量値を小さく抑え、フィルタ回路の面積を従来よりも小さくすることが可能になる。チャージポンプを付加することによる面積の増加よりも第1のコンデンサの容量値を小さくすることによって削減できる面積の方が大きいので、PLL全体として面積を縮小することができる。 With this configuration, the output current from one charge pump is input to the first capacitor of the filter circuit, and the output current from the other charge pump and the output from the first voltage-current converter are input to the second capacitor. Since a part of the output current can be flowed, the capacitance value of the first capacitor can be suppressed to be small, and the area of the filter circuit can be made smaller than before. Since the area that can be reduced by reducing the capacitance value of the first capacitor is larger than the increase in area by adding a charge pump, the area of the PLL as a whole can be reduced.
前記第2のコンデンサと前記第2の抵抗とは共に接地されており、前記フィルタ回路は、前記第2のコンデンサおよび前記第2の抵抗によって生成された電圧を出力し、電圧を出力し、前記PLLは、前記フィルタ回路の出力電圧を電流に変換して前記電流制御発振器に出力する第2の電圧−電流変換器をさらに備えていてもよい。 The second capacitor and the second resistor are both grounded, and the filter circuit outputs a voltage generated by the second capacitor and the second resistor, outputs a voltage, and The PLL may further include a second voltage-current converter that converts the output voltage of the filter circuit into a current and outputs the current to the current controlled oscillator.
前記フィルタ回路は、前記第2の抵抗を介して前記電圧−電流変換器、前記第2の入力部および前記第2のコンデンサにそれぞれ接続され、前記第2の抵抗に流れる電流と等量の電流を出力するバイアス手段をさらに有しており、前記電流制御発振器は、前記フィルタ回路の出力電流を受けることにより、第2の電圧−電流変換器を構成から省けるので、従来と同様の回路面積を大幅に削減できる。 The filter circuit is connected to the voltage-current converter, the second input unit, and the second capacitor through the second resistor, and has a current equivalent to the current flowing through the second resistor. Further, the current control oscillator can omit the second voltage-current converter from receiving the output current of the filter circuit, so that the circuit area similar to the conventional one can be reduced. It can be greatly reduced.
本発明のフィルタ回路によれば、VICのゲイン調整により第1のコンデンサ1の見かけの容量値を大きくできるため、第1のコンデンサ1の容量値が例えば1/10ですみ、半導体の回路実装時の面積を小さく抑えることができる。
According to the filter circuit of the present invention, since the apparent capacitance value of the
以下、本発明の実施の形態について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態として、フィルタ回路と、このフィルタ回路を用いたPLLについて説明する。
(First embodiment)
As a first embodiment of the present invention, a filter circuit and a PLL using the filter circuit will be described.
図1は、本実施形態のフィルタ回路の構成を示すブロック回路図であり、図2は、図1に示すフィルタ回路を用いた本実施形態のPLLの構成を示すブロック回路図である。 FIG. 1 is a block circuit diagram showing the configuration of the filter circuit of this embodiment, and FIG. 2 is a block circuit diagram showing the configuration of the PLL of this embodiment using the filter circuit shown in FIG.
図1に示すように、フィルタ回路9は、第1の入力電流Iin1が入力される第1の入力部30と、第2の入力電流Iin2が入力される第2の入力部31と、電圧信号を出力するための出力部32と、一方の電極が第1の入力部30に接続され、他方の電極が接地された第1のコンデンサ1と、第1の入力部30および第1のコンデンサ1に接続されると共に、抵抗を有し、第1のコンデンサ1で生成される電圧を、そのAC成分が該抵抗の抵抗値に反比例する電流に変換する電圧−電流変換器(VIC)2と、一方の電極が電圧−電流変換器2および第2の入力部31に接続され、他方の電極が接地された第2のコンデンサ3と、第2の入力部31および電圧−電流変換器2に接続され、第2のコンデンサ3と並列に接地した抵抗4とを備えている。本実施形態のフィルタ回路9は、電圧−電流変換器2の出力電流と第2の入力電流Iin2とを加算した電流の一部を第2のコンデンサ3と抵抗4に流し込むことで出力電圧を得る構成となっている。
As shown in FIG. 1, the
また、図2に示すように、本実施形態のPLLは、入力信号が入力される位相比較器6と、位相比較器6からの出力を受けて電流パルスを出力する第1のチャージポンプ7と、位相比較器6から見て第1のチャージポンプ7と並列に配置され、位相比較器6からの出力を受けて第1のチャージポンプ7と同じ電流パルスを出力する第2のチャージポンプ8と、第1のチャージポンプ7および第2のチャージポンプからの各出力を受けるフィルタ回路9と、フィルタ回路9からの出力を受ける電圧−電流変換器(VIC)10と、電圧−電流変換器10からの出力を受け、信号を外部に出力する電流制御発振器(ICO)11と、電流制御発振器11からの出力を受けて位相比較器6に信号を出力する分周器12とを備えている。本実施形態のPLLでは、フィルタ回路9にパルス電流を出力するチャージポンプが複数個(2つ)になっている点が従来のPLLと異なっている。チャージポンプは通常2つのみ設けられ、パルスを出力するタイミングは互いに同じである。また、本実施形態のフィルタ回路9は、パルス電流を入力するための入力部を2つ(第1の入力部30、第2の入力部31)有している。なお、図1に示すIin1は、例えば第1のチャージポンプ7からの出力電流であり、Iin2は、例えば第2のチャージポンプ8からの出力電流である。
As shown in FIG. 2, the PLL according to this embodiment includes a
次に、以上のように構成されたフィルタ回路およびPLLの動作を説明する。 Next, the operation of the filter circuit and PLL configured as described above will be described.
まず、本実施形態のPLLにおいて、入力信号は位相比較器6に入力され、分周器12を介して位相比較器6に入力される帰還信号と位相比較される。そして、位相比較器6からは入力信号と帰還信号との位相差に応じた時間幅を持つパルスが出力される。次に、上記パルスは第1のチャージポンプ7および第2のチャージポンプ8に入力され、パルスの時間幅に応じた電流パルスに変換され、該電流パルスは第1のチャージポンプ7および第2のチャージポンプ8からそれぞれ出力される。次いで、2つの電流パルスはフィルタ回路9に入力され、フィルタリングされて電圧信号となる。続いて、フィルタ回路9の出力電圧は電圧−電流変換器10に入力されて電流変換される。次に、電圧−電流変換器10から出力された電流は、電流制御発振器11に入力され、電流量に応じた周波数に変換される。この電流制御発振器11からの出力信号が、PLLの出力となる。また、電流制御発振器11からの出力信号は分周器12によって分周され、位相比較器6への帰還信号として分周器12から出力される。
First, in the PLL of the present embodiment, an input signal is input to the
次に、本実施形態のフィルタ回路の動作について図1を参照しながら説明する。 Next, the operation of the filter circuit of this embodiment will be described with reference to FIG.
まず、第1の入力電流Iin1は第1のコンデンサ1を充電し、第1のコンデンサ1に電圧が生成される。次に、電圧−電流変換器2は、第1のコンデンサ1によって生成された電圧を電流に変換する。この際、電圧−電流変換器2は、入力された電圧を、内部に設けられた抵抗の抵抗値に反比例する電流に変換して出力する。
First, the first input current Iin1 charges the
図5および図6は、それぞれ本実施形態のフィルタ回路9のうち電圧−電流変換器2の構成例を示す回路図である。
5 and 6 are circuit diagrams showing examples of the configuration of the voltage-
図5に示す例では、オペアンプ40の負側入力部に入力電圧が入力され、抵抗41および第1のpチャネル型MOSFET42がオペアンプ40の正側入力部に接続されている。また、オペアンプ40の出力は第1のpチャネル型MOSFET42のゲート電極および第2のpチャネル型MOSFET43のゲート電極に入力される。この例では、抵抗41に入力電圧と同じ電圧が印加されるようにフィードバックがかかっており、変換された電流である出力電流I(=aV/R)が第2のpチャネル型MOSFET43から出力される。なお、ここで、aは定数であり、Vは電圧−電流変換器2の入力電圧であり、Rは抵抗41の抵抗値である。
In the example shown in FIG. 5, the input voltage is input to the negative input portion of the
また、図6に示すように、入力電圧Iをソースフォロワ回路で受け、抵抗51に入力電圧Vに比例した電圧を印加して出力電流Iを得る方法もある。この場合、I=aV/R+αのように出力電流にオフセットがかかるが、AC電流が抵抗に反比例していれば目的は達せられる。なお、Vは入力電圧であり、Rは抵抗51の抵抗値であり、aおよびαは定数である。ただし、電圧−電流変換器2の構成はこれら2つの具体例に限られるものではない。
In addition, as shown in FIG. 6, there is a method in which an input voltage I is received by a source follower circuit, and a voltage proportional to the input voltage V is applied to a
次に、電圧−電流変換器2の出力電流に第2の入力電流Iin2が加算されて、その合計電流は、接地された第2のコンデンサ3と抵抗4とに分かれて注入される。そして、第2のコンデンサ3に生成する電圧が、フィルタ回路9の出力電圧Voutとなる。このようなフィルタ回路の伝達関数を、入力電流Iin(s)と出力電圧Vout(s)の比で表すと、以下のようになる。
Next, the second input current Iin2 is added to the output current of the voltage-
Vout(s)/Iin(s)={1+s×(C1/m)×R4)/{(s×C1)×(1+s×C3×R4)} ・・・(2) Vout (s) / Iin (s) = {1 + s × (C 1 / m) × R 4 ) / {(s × C 1 ) × (1 + s × C 3 × R 4 )} (2)
ここで、mは電圧−電流変換器2の電圧−電流変換比(ゲイン)であり、I=m×V/R4 のようにR4を用いて表すことができる。なお、入力電流Iinは第1の入力電流Iin1および第2の入力電流Iin2を意味し(Iin=Iin1=Iin2)、C1およびC3はそれぞれ第1のコンデンサ1および第2のコンデンサ3の容量値を意味し、R4は抵抗4の抵抗値を意味する。
Here, m is the voltage-current conversion ratio (gain) of the voltage-
式(2)は、前述の式(1)と同型である。そして、この式(2)は、本実施形態のフィルタ回路9が、ゼロfzの周波数が1/(2π×C1/m×R4)、ポールfpの周波数が1/(2π×C3×R4)となる一種のローパスフィルタであることを示す。式(2)と式(1)と異なるのは、
C1/m=C121 ・・・(3)
C3=Ca=1/{1/C121+1/C123}} ・・・(4)
と置き換えられていることである。ここで、(3)式においては、C1を大きくしなくてもmを小さくすることにより、見かけの容量をC121と同等の大きさにできることを示している。また(4)式ではC121>>C123であるためC3はC123より若干小さめの値となる。なお、C1/mの値は、上述したようにC3あるいはC123の10倍程度かそれ以上であることが好ましい。
Expression (2) is the same type as Expression (1) described above. Then, the expression (2) indicates that the frequency of the zero fz is 1 / (2π × C 1 / m × R 4 ) and the frequency of the pole fp is 1 / (2π × C 3 ×). R 4 ) is a kind of low-pass filter. The difference between Formula (2) and Formula (1) is that
C 1 / m = C 121 ··· (3)
C 3 = Ca = 1 / {1 / C 121 + 1 / C 123 }} (4)
Is replaced. Here, in the equation (3), by reducing the m without increasing the C 1, show that it is possible the apparent volume equivalent size and C 121. In the formula (4), since C 121 >> C 123 , C 3 is slightly smaller than C 123 . The value of C 1 / m is preferably about 10 times or more than C 3 or C 123 as described above.
以上のように、本実施形態のフィルタ回路は、従来のフィルタ回路と同等の機能を有しながら、電圧−電流変換器2のゲインを調整することによって従来よりも回路面積を著しく小さくすることが可能になっている。また、本実施形態のフィルタ回路を用いたPLLでも、チャージポンプを新たに設けることによって増加する面積よりも第1のコンデンサ1の容量を小さくできることによって削減できる面積の方が大きいので、PLL全体としての面積は従来のPLLよりも小さくなる。従って、本実施形態のフィルタ回路を用いれば、従来よりも微細化された集積回路を実現することができる。
As described above, the filter circuit according to the present embodiment has a function equivalent to that of the conventional filter circuit, and the circuit area can be significantly reduced by adjusting the gain of the voltage-
(第2の実施形態)
本発明の第2の実施形態として、電流出力可能なフィルタ回路およびこれを用いたPLLについて説明する。なお、以下の説明において、第1の実施形態のフィルタ回路と同じ機能を有する構成要素については同一の符号を付して説明を省略する。
(Second Embodiment)
As a second embodiment of the present invention, a filter circuit capable of outputting current and a PLL using the same will be described. In the following description, components having the same functions as those of the filter circuit of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
図3は、第2の実施形態に係るフィルタ回路の構成を示すブロック回路図である。同図に示すように、本実施形態のフィルタ回路13は、第1の入力電流Iin1が入力される第1の入力部30と、第2の入力電流Iin2が入力される第2の入力部31と、電流信号を出力するための出力部32と、一方の電極が第1の入力部30に接続され、他方の電極が接地された第1のコンデンサ1と、第1の入力部30および第1のコンデンサ1に接続されると共に、第1のコンデンサ1で生成される電圧を内部の抵抗に反比例する電流に変換する電圧−電流変換器2と、一方の電極が電圧−電流変換器2および第2の入力部31に接続され、他方の電極が接地された第2のコンデンサ3と、第2の入力部31および第2のコンデンサ3に接続され、且つ電圧−電流変換器2の出力を受ける抵抗4と、抵抗4と出力部32との間に設けられ、抵抗4の一端をバイアスするバイアス手段5とを備えている。この場合、バイアス手段5は、抵抗4を介して電圧−電流変換器2、第2の入力部および第2の入力部31にそれぞれ接続されることになる。バイアス手段5は、抵抗4の一端を所定の電圧に固定し、抵抗4に流れる電流を取り出すために設けられている。
FIG. 3 is a block circuit diagram showing the configuration of the filter circuit according to the second embodiment. As shown in the figure, the
本実施形態のフィルタ回路13は、電圧−電流変換器2の出力電流と第2の入力電流Iin2とを加算した電流を第2のコンデンサ3と抵抗4とに分けて流し込み、抵抗4に流れる電流と等量の電流をバイアス手段5から出力する構成となっている。
The
また、図4は、第2の実施形態に係るフィルタ回路を用いたPLLの構成を示すブロック回路図である。同図に示すように、本実施形態のフィルタ回路13を用いたPLLでは、図2に示す第1の実施形態のPLLが備えていた電圧−電流変換器10を設ける必要がなくなっている。すなわち、本実施形態のPLLでは、フィルタ回路13からの出力電流が直接に電流制御発振器11に入力される。
FIG. 4 is a block circuit diagram showing a configuration of a PLL using the filter circuit according to the second embodiment. As shown in the figure, in the PLL using the
次に、上記のように構成されたフィルタ回路およびPLLの動作を説明する。 Next, the operation of the filter circuit and PLL configured as described above will be described.
ここで、従来例と同様の動作をする部分については、第1の実施形態のフィルタ回路またはPLLと同じ符号を付し、説明を省略する。 Here, the same reference numerals as those of the filter circuit or PLL according to the first embodiment are given to portions that perform the same operation as the conventional example, and the description thereof is omitted.
図3に示す本実施形態のフィルタ回路13において、第1のコンデンサ1、電圧−電流変換器2、第2のコンデンサ3は第1の実施形態のフィルタ回路と同様である。ただし、抵抗4の一端は接地ではなくバイアス手段によりバイアスされており、バイアス手段5は抵抗4に流れる電流と同量の電流を出力する。
In the
また、図7、図8は、本実施形態のフィルタ回路13におけるバイアス手段5の構成例を示す回路図である。
7 and 8 are circuit diagrams showing examples of the configuration of the bias means 5 in the
図7に示すバイアス手段5の一例では、オペアンプを用いて入力段を所定電圧に仮想接地させ、入力電流を注入しカレントミラーにて出力電流を取り出している。また、カレントミラーを用いて図8のようにバイアス手段5を作成することも可能である。 In the example of the bias means 5 shown in FIG. 7, the input stage is virtually grounded to a predetermined voltage using an operational amplifier, the input current is injected, and the output current is taken out by a current mirror. It is also possible to create the bias means 5 using a current mirror as shown in FIG.
このように、本実施形態のフィルタ回路13は、出力電流Ioutを出力することにより第1の実施形態、または従来例のフィルタ回路で必要であった電圧−電流変換器10の働きも兼ねることができるので、電圧−電流変換器10を省くことが可能になる。
As described above, the
また、本実施形態のフィルタ回路の伝達関数を、入力電流Iin(s)と出力電流Iout(s)との比で表すと、以下のようになる。 Further, the transfer function of the filter circuit of the present embodiment is expressed as follows by the ratio of the input current Iin (s) and the output current Iout (s).
Iout(s)/Iin(s)={1+s×(C1/m)×R4)/{(s×C1×R4)×(1+s×C3×R4)} ・・・(5) Iout (s) / Iin (s) = {1 + s × (C 1 / m) × R 4 ) / {(s × C 1 × R 4 ) × (1 + s × C 3 × R 4 )} (5) )
(5)式は(2)式とディメンジョンが違うだけであり同型である。すなわち、この式から、本実施形態のフィルタ回路においても、第1のフィルタ回路と同様に、第1のコンデンサ1の容量を大きくしなくてもmを小さくすることによって見かけの容量をC121と同等の大きさにできることが分かる。
The formula (5) is the same type as the formula (2) except that the dimensions are different. That is, from this equation, in the filter circuit of the present embodiment, as in the first filter circuit, the apparent capacitance can be expressed as C 121 by reducing m without increasing the capacitance of the
以上のように、本実施形態のフィルタ回路は、従来のフィルタ回路に比べてそれ自体の面積が小さくなっているだけでなく、PLLに用いた場合に電圧−電流変換器10を不要にすることができる。そのため、本実施形態のフィルタ回路を用いれば、従来あるいは第1の実施形態よりも回路面積の小さいPLLを実現することが可能になる。
As described above, the filter circuit of the present embodiment has not only a smaller area than the conventional filter circuit, but also eliminates the need for the voltage-
本発明のフィルタ回路は、種々の機器に用いられるPLLのループフィルタとして有用である。 The filter circuit of the present invention is useful as a PLL loop filter used in various devices.
1 第1のコンデンサ
2 電圧−電流変換器
3 第2のコンデンサ
4,41,51 抵抗
5 バイアス手段
6 位相比較器
7 第1のチャージポンプ
8 第2のチャージポンプ
9,13 フィルタ回路
10 電圧−電流変換器
11 電流制御発振器
12 分周器
30 第1の入力部
31 第2の入力部
32 出力部
40 オペアンプ
42 第1のpチャネル型MOSFET
43 第2のpチャネル型MOSFET
Iin1 第1の入力電流
Iin2 第2の入力電流
DESCRIPTION OF
43 Second p-channel MOSFET
Iin1 first input current Iin2 second input current
Claims (6)
第2の入力電流を入力するための第2の入力部と、
前記第1の入力部に接続された第1のコンデンサと、
第1の抵抗を有し、前記第1のコンデンサで生成される電圧をAC成分が前記第1の抵抗の抵抗値に反比例する電流に変換して出力する電圧−電流変換器と、
共に前記第2の入力部に接続され、前記第2の入力電流と前記電圧−電流変換器の出力電流との加算電流の一部がそれぞれ分流される第2のコンデンサおよび第2の抵抗と
を備えているフィルタ回路。 A first input for inputting a first input current;
A second input section for inputting a second input current;
A first capacitor connected to the first input;
A voltage-current converter having a first resistor, and outputting a voltage generated by the first capacitor by converting an AC component into a current inversely proportional to a resistance value of the first resistor;
A second capacitor and a second resistor, both of which are connected to the second input unit and to which a part of the added current of the second input current and the output current of the voltage-current converter is respectively shunted. Filter circuit provided.
前記第2のコンデンサおよび前記第2の抵抗によって生成された電圧を出力することを特徴とする請求項1に記載のフィルタ回路。 The second capacitor and the second resistor are both grounded,
The filter circuit according to claim 1, wherein a voltage generated by the second capacitor and the second resistor is output.
前記位相比較器からの出力を受けて電流パルスを出力する第1のチャージポンプと、
前記位相比較器から見て前記第1のチャージポンプと並列に配置され、前記位相比較器からの出力を受けて前記第1のチャージポンプと等しい電流パルスを出力する第2のチャージポンプと、
前記第1のチャージポンプからの電流パルスを受ける第1のコンデンサと、第1の抵抗を有し、前記第1のコンデンサで生成される電圧をAC成分が前記第1の抵抗の抵抗値に反比例する電流に変換して出力する第1の電圧−電流変換器と、前記第1の電圧−電流変換器からの出力電流と前記第2のチャージポンプからの電流パルスとを加算した電流の少なくとも一部がそれぞれ分流される第2のコンデンサおよび第2の抵抗とを有するフィルタ回路と、
前記フィルタ回路からの電流、または前記フィルタ回路からの出力を変換した電流の電流量に応じた周波数の信号を外部に出力する電流制御発振器と、
前記電流制御発振器からの出力を受けて前記位相比較器に信号を出力する分周器と
を備えているPLL。 A phase comparator to which an input signal is input;
A first charge pump that receives an output from the phase comparator and outputs a current pulse;
A second charge pump disposed in parallel with the first charge pump as seen from the phase comparator, and receiving an output from the phase comparator and outputting a current pulse equal to the first charge pump;
A first capacitor that receives a current pulse from the first charge pump; and a first resistor, wherein the voltage generated by the first capacitor is inversely proportional to the resistance value of the first resistor. A first voltage-current converter that converts the current into a current to be output and at least one of a current obtained by adding an output current from the first voltage-current converter and a current pulse from the second charge pump. A filter circuit having a second capacitor and a second resistor each of which is shunted,
A current-controlled oscillator that outputs a signal having a frequency according to a current amount of a current from the filter circuit or a current converted from an output from the filter circuit;
A frequency divider that receives an output from the current controlled oscillator and outputs a signal to the phase comparator.
前記フィルタ回路は、前記第2のコンデンサおよび前記第2の抵抗によって生成された電圧を出力し、
前記PLLは、前記フィルタ回路の出力電圧を電流に変換して前記電流制御発振器に出力する第2の電圧−電流変換器をさらに備えていることを特徴とする請求項4に記載のPLL。 The second capacitor and the second resistor are both grounded,
The filter circuit outputs a voltage generated by the second capacitor and the second resistor;
The PLL according to claim 4, further comprising a second voltage-current converter that converts an output voltage of the filter circuit into a current and outputs the current to the current controlled oscillator.
前記電流制御発振器は、前記フィルタ回路の出力電流を受けることを特徴とする請求項4に記載のPLL。 The filter circuit is connected to the voltage-current converter, the second input unit, and the second capacitor through the second resistor, and has a current equivalent to the current flowing through the second resistor. Is further provided with bias means for outputting
The PLL according to claim 4, wherein the current control oscillator receives an output current of the filter circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171804A JP2005354317A (en) | 2004-06-09 | 2004-06-09 | Filter circuit and pll |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171804A JP2005354317A (en) | 2004-06-09 | 2004-06-09 | Filter circuit and pll |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005354317A true JP2005354317A (en) | 2005-12-22 |
Family
ID=35588403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171804A Pending JP2005354317A (en) | 2004-06-09 | 2004-06-09 | Filter circuit and pll |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005354317A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008044350A1 (en) * | 2006-10-12 | 2008-04-17 | Panasonic Corporation | Pll circuit |
JP2014506761A (en) * | 2011-02-08 | 2014-03-17 | クゥアルコム・インコーポレイテッド | Two point modulation digital phase lock loop |
-
2004
- 2004-06-09 JP JP2004171804A patent/JP2005354317A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008044350A1 (en) * | 2006-10-12 | 2008-04-17 | Panasonic Corporation | Pll circuit |
US7808326B2 (en) | 2006-10-12 | 2010-10-05 | Panasonic Corporation | PLL circuit |
CN101361271B (en) * | 2006-10-12 | 2012-07-25 | 松下电器产业株式会社 | Pll circuit |
JP2014506761A (en) * | 2011-02-08 | 2014-03-17 | クゥアルコム・インコーポレイテッド | Two point modulation digital phase lock loop |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3356136B2 (en) | PLL circuit | |
US8810292B2 (en) | PLL circuit | |
JP5448870B2 (en) | PLL circuit | |
US20030042949A1 (en) | Current-steering charge pump circuit and method of switching | |
JP2004328456A (en) | Low-pass filtering circuit, feedback system, and semiconductor integrated circuit | |
DE10140403A1 (en) | VCO circuit with wide output frequency range and PLL circuit with the VCO circuit | |
US6255872B1 (en) | Charge pump circuit for PLL | |
US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
CN110572150A (en) | Clock generation circuit and clock generation method | |
EP0945986A2 (en) | Charge pump circuit for PLL | |
JP4668868B2 (en) | PLL circuit | |
EP1811669A1 (en) | Phase locked loop architecture with partial cascode | |
US8547150B2 (en) | Phase-locked loop with two negative feedback loops | |
JP4236683B2 (en) | Phase locked loop filter | |
CN106982057B (en) | Phase-locked loop system | |
US7741919B2 (en) | Architecture for maintaining constant voltage-controlled oscillator gain | |
US20090167442A1 (en) | Low noise wide range voltage-controlled oscillator with transistor feedback | |
US20230163769A1 (en) | Low noise phase lock loop (pll) circuit | |
CN108123715B (en) | Frequency multiplier circuit | |
JP2005354317A (en) | Filter circuit and pll | |
US7199627B2 (en) | DC-DC converter connected to phase locked loop | |
KR101623125B1 (en) | Phase lock loop circuit and system having the same | |
US20070247236A1 (en) | Phase-locked loop filter capacitance with a drag current | |
JP2001024485A (en) | Pll circuit | |
JP4327144B2 (en) | An active filter in a PLL circuit. |