JP2005353823A - Method of manufacturing thin crystalline semiconductor film and semiconductor device using the film - Google Patents
Method of manufacturing thin crystalline semiconductor film and semiconductor device using the film Download PDFInfo
- Publication number
- JP2005353823A JP2005353823A JP2004172613A JP2004172613A JP2005353823A JP 2005353823 A JP2005353823 A JP 2005353823A JP 2004172613 A JP2004172613 A JP 2004172613A JP 2004172613 A JP2004172613 A JP 2004172613A JP 2005353823 A JP2005353823 A JP 2005353823A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- thin film
- semiconductor thin
- reflection control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、表示装置などに用いる結晶性半導体薄膜の製造方法、および、結晶性半導体薄膜を活性層とする半導体装置に関する。 The present invention relates to a method for manufacturing a crystalline semiconductor thin film used for a display device and the like, and a semiconductor device using the crystalline semiconductor thin film as an active layer.
液晶やエレクトロルミネッセンス(EL)を応用した表示装置に用いられている薄膜トランジスタは、非晶質もしくは多結晶のシリコンを活性層として用いられる。このうち、多結晶シリコンの薄膜トランジスタは、電子の移動度が高いため、非晶質シリコンの薄膜トランジスタに比較し、多くの利点を有している。 A thin film transistor used for a display device using liquid crystal or electroluminescence (EL) uses amorphous or polycrystalline silicon as an active layer. Among them, a polycrystalline silicon thin film transistor has many advantages over an amorphous silicon thin film transistor because of its high electron mobility.
たとえば、画素部分にスイッチング素子を形成するだけでなく、画素周辺部分に駆動回路、一部の周辺回路を一枚の基板上に形成することができる。このため、別途ドライバICや駆動回路基板を表示装置に実装する必要がなくなるので、表示装置を低価格で提供することが可能となる。 For example, not only a switching element can be formed in the pixel portion, but also a driver circuit and a part of the peripheral circuits can be formed on a single substrate in the peripheral portion of the pixel. For this reason, it is not necessary to separately mount a driver IC or a drive circuit board on the display device, so that the display device can be provided at a low price.
また、その他の利点として、トランジスタの寸法を微細化できるので、画素部分に形成するスイッチング素子が小さくなり、高開口率化が図れる。このため、高輝度、高精細な表示装置を提供することが可能となる。 Further, as another advantage, since the size of the transistor can be miniaturized, a switching element formed in the pixel portion can be reduced and a high aperture ratio can be achieved. Therefore, it is possible to provide a display device with high brightness and high definition.
多結晶シリコン薄膜の製造方法としては、ガラス基板にCVD法などで非晶質シリコン薄膜を形成した後、別途、非晶質シリコンを多結晶化する工程が必要である。通常、結晶化のアニ−ル工程は、600℃以上の高温アニ−ル法によっておこなう場合、高温に耐える高価な基板を使用する必要があり、表示装置の低価格化の阻害要因となっていた。近年は短パルス発振のエキシマレーザを用いて600℃以下の低温で非晶質シリコンの結晶化を行う技術が一般化され、低価格のガラス基板に多結晶シリコントランジスタを形成した表示装置を低価格で提供できるようになっている。 As a method for producing a polycrystalline silicon thin film, an amorphous silicon thin film is formed on a glass substrate by a CVD method or the like, and then a separate step for polycrystallizing amorphous silicon is required. Usually, when the annealing process for crystallization is performed by a high-temperature annealing method at 600 ° C. or higher, it is necessary to use an expensive substrate that can withstand high temperatures, which has been an impediment to reducing the cost of display devices. . In recent years, a technique for crystallizing amorphous silicon at a low temperature of 600 ° C. or lower using a short-pulse oscillation excimer laser has been generalized, and a display device in which a polycrystalline silicon transistor is formed on a low-cost glass substrate is low in price. It can be provided at.
レーザによる結晶化技術は、アモルファスシリコン薄膜を形成したガラス基板を400℃程度に加熱し、前記ガラス基板を走査しながら、長さ200〜400mm、幅0.2〜1.0mm程度の線状レーザビームをガラス基板上に連続的に照射する方法が一般的である。この方法によって、粒径0.2〜0.5μm程度の結晶粒が形成される。このときレーザを照射した部分の非晶質シリコンは、厚さ方向全域にわたって溶融するのではなく、一部の非晶質領域を残して溶融することによって、レーザ照射領域全面にわたって、いたるところに結晶核が発生し、シリコン薄膜最表層に向かって結晶が成長し、ランダムな方位の結晶粒が形成される。しかしながら、上記の方法では、アモルファスシリコン薄膜のトランジスタに比べると、優れた特性のトランジスタが得られるものの、薄膜トランジスタのチャネル領域に対して結晶粒径は十分に大きいとは言えず、チャネル長方向に対して、多数の粒界が存在するため、移動度は単結晶シリコンに比べると小さく、また、トランジスタ特性のバラツキとして現れやすいという問題点があった。 The laser crystallization technique is a linear laser having a length of about 200 to 400 mm and a width of about 0.2 to 1.0 mm while heating a glass substrate on which an amorphous silicon thin film is formed to about 400 ° C. and scanning the glass substrate. A method of continuously irradiating a beam on a glass substrate is common. By this method, crystal grains having a grain size of about 0.2 to 0.5 μm are formed. At this time, the portion of the amorphous silicon irradiated with the laser does not melt over the entire thickness direction, but melts while leaving a part of the amorphous region. Nuclei are generated, crystals grow toward the outermost layer of the silicon thin film, and randomly oriented crystal grains are formed. However, in the above method, a transistor having excellent characteristics can be obtained as compared with an amorphous silicon thin film transistor, but it cannot be said that the crystal grain size is sufficiently large with respect to the channel region of the thin film transistor. In addition, since there are a large number of grain boundaries, the mobility is smaller than that of single crystal silicon, and there is a problem in that it tends to appear as variations in transistor characteristics.
そこで、さらに高性能な表示装置を得るためには、多結晶シリコンの結晶粒径を大きくすること、結晶の方位を制御することが必要であり、単結晶シリコンに近い性能を得ることを目的に、近年、数多くの研究開発がなされている。 Therefore, in order to obtain a display device with higher performance, it is necessary to increase the crystal grain size of polycrystalline silicon and control the crystal orientation, with the aim of obtaining performance close to that of single crystal silicon. In recent years, a lot of research and development has been done.
たとえば、レーザ照射による結晶化に際しては、反射率を低減してエネルギ効率を向上させるか、または、レーザ照射に伴う表面における凹凸の発生を抑制するために、表面にSiO2キャップを製膜した状態でレーザ照射を行うことがしばしば行われている。上記目的以外にも、上記SiO2キャップが溶融シリコン薄膜の保温膜として機能し、全体的に結晶性の向上が見られるものの、均一化の向上に関しては、依然問題点として残ってしまう。 For example, in crystallization by laser irradiation, a state in which a SiO 2 cap is formed on the surface in order to reduce reflectance and improve energy efficiency, or to suppress generation of irregularities on the surface due to laser irradiation. In many cases, laser irradiation is performed. In addition to the above purpose, the SiO 2 cap functions as a heat insulating film for the molten silicon thin film, and the crystallinity is improved as a whole. However, the improvement in homogenization still remains a problem.
そこで、下記特許文献1には、上記反射防止機能を有するSiO2キャップをパターン化して任意の位置に形成した後、レーザ照射を行うことによって、結晶粒径を再現性良く大きくする技術が開示されている。この技術について、図10を用いて説明する。図10は、従来の半導体薄膜の製造方法を示す概略断面図である。図10に示すように、SiO2キャップパターン74を介して、上記SiO2キャップパターン74に覆われているアモルファスシリコン膜73と前記アモルファスシリコン膜73が露出する部分とを同時にレーザ75を照射することで、上記SiO2キャップパターン74の両端部から中央部に向かって膜厚に対して垂直方向(以下、横方向とする)に結晶化することによって、結晶粒径の大きな結晶化領域76を任意の位置に、均一に形成し、上記結晶化領域76を薄膜トランジスタの能動層として用いるというものである。
Therefore,
上述のような従来技術において、キャップパターンの端部より中央部へと結晶化させ、キャップパターン下の全域において横方向結晶を得るためには、レーザに対して反射防止となるキャップ膜厚を設定することに加え、キャップパターン幅、レーザ照射エネルギ、アモルファスシリコン膜厚等のパラメータの適切な設定がきわめて重要となってくる。たとえば、下記特許文献1に記載の内容によれば、キャップパターン幅は5μm以下、望ましくは0.5μm〜2μmとしており、この範囲内であればキャップパターン端部からの横方向結晶成長はキャップパターン中央部まで進行し、キャップパターン中央部に対して対称な結晶構造が得られる。上記パターン幅より大きい場合は、キャップ端部より横方向結晶成長が生じるものの、中央部付近では基板横方向の冷却による結晶化よりも基板厚さ方向への冷却が支配的となり、微細結晶からなる多結晶層が形成されるため、キャップパターン端部からの横方向結晶成長が中央部まで進行しなくなる。
In the prior art as described above, in order to crystallize from the end of the cap pattern to the center and obtain a lateral crystal in the entire area under the cap pattern, the cap film thickness that prevents reflection from the laser is set. In addition, proper setting of parameters such as the cap pattern width, laser irradiation energy, and amorphous silicon film thickness is extremely important. For example, according to the contents described in
また、上記キャップパターン幅の範囲内であっても、レーザ照射エネルギを適切に設定することが重要であり、発明者の経験に基づけば、レーザ照射によりキャップパターン下のアモルファスシリコン膜は厚さ方向の全層に亘って溶融するが、アモルファスシリコン層が露出している部分は部分的に溶融した状態の場合と、全層に亘って溶融した状態である場合とがレーザ照射エネルギの大きさによって存在する。キャップパターン中央部への横方向結晶成長を確実に進行させるためには、キャップパターン幅を大きくする場合には特に、前記アモルファスシリコン膜が露出している部分も全層に亘って溶融させるようなレーザ照射条件とする必要がある。 Even within the range of the cap pattern width, it is important to set the laser irradiation energy appropriately. Based on the inventor's experience, the amorphous silicon film under the cap pattern is formed in the thickness direction by laser irradiation. The portion where the amorphous silicon layer is exposed is in a partially melted state and in the melted state over the entire layer depending on the laser irradiation energy. Exists. In order to ensure the lateral crystal growth to the center of the cap pattern, the portion where the amorphous silicon film is exposed is melted over the entire layer, especially when the cap pattern width is increased. It is necessary to use laser irradiation conditions.
しかしながら、上記のような結晶化条件においては、上述の通り、アモルファスシリコン膜が露出した部分においても完全に溶融するため、キャップパターン端部とアモルファスシリコン露出部との間の温度分布形成に加え、レーザ照射領域端部とレーザ非照射領域との境界部分にも温度分布形成による横方向結晶成長が生じる。この場合、キャップパターン下のアモルファスシリコン膜とレーザ照射領域内のアモルファスシリコン膜露出部との温度よりも、レーザ照射領域内のアモルファスシリコン膜露出部とレーザ非照射領域のアモルファスシリコン膜との境界部分の温度形成の方が、低温度のため、横方向結晶成長はレーザ照射領域端部とレーザ非照射領域との境界部分において先に進行する。このとき、レーザ照射領域内のアモルファスシリコン膜露出部の幅によっては、レーザ照射領域境界部より先行的に進行した横方向結晶成長が、キャップパターン端部における結晶成長を連続的に引継がれる。キャップパターンの両側のレーザ照射領域内のアモルファスシリコン膜露出部の幅を異なるように設定すれば(すなわち、キャップパターンの中心軸とレーザ照射領域の中心軸をずらし、左右非対称にレーザ照射すれば)、キャップパターン中央部に対して非対称な結晶構造となる場合がある。 However, in the crystallization conditions as described above, as described above, since the amorphous silicon film is completely melted even in the exposed portion, in addition to the temperature distribution formation between the cap pattern end and the amorphous silicon exposed portion, Lateral crystal growth occurs due to the formation of a temperature distribution at the boundary between the edge of the laser irradiation region and the non-laser irradiation region. In this case, the boundary between the amorphous silicon film in the laser irradiation region and the amorphous silicon film in the non-laser irradiation region is higher than the temperature between the amorphous silicon film under the cap pattern and the amorphous silicon film exposure in the laser irradiation region. Since the temperature formation is lower, the lateral crystal growth proceeds first at the boundary between the laser irradiation region end and the laser non-irradiation region. At this time, depending on the width of the exposed portion of the amorphous silicon film in the laser irradiation region, the lateral crystal growth that has proceeded prior to the boundary of the laser irradiation region continuously takes over the crystal growth at the end of the cap pattern. If the width of the exposed portion of the amorphous silicon film in the laser irradiation area on both sides of the cap pattern is set to be different (that is, if the center axis of the cap pattern is shifted from the center axis of the laser irradiation area and laser irradiation is performed asymmetrically) In some cases, the crystal structure is asymmetric with respect to the central portion of the cap pattern.
上記現象について、アモルファスシリコン膜断面の横方向温度分布に基づいて例示的にさらに詳細に説明する。図5は、アモルファスシリコン膜の横方向温度分布をキャップパターン中心からの距離を横軸として示した図であり、図における左端、横方向位置が0μmの位置がキャップパターン中心である。図5に示すように、ガラス基板61、SiO2下地膜62上のアモルファスシリコン膜63に反射防止機能を有するキャップパターン64を介して、キャップパターン下のアモルファスシリコン膜およびアモルファスシリコン膜の露出している部分にレーザ照射を行って結晶化を行う。図5は、キャップパターン64の幅が4μmであり、レーザ照射領域はキャップパターン64と比較して十分に広く、レーザ照射領域の端部がキャップパターン64の端部と十分距離がある場合の温度分布である。レーザ照射によりアモルファスシリコン膜63は全層に亘って溶融し結晶化が生じるが、キャップパターン64端部から十分離れたアモルファスシリコン膜63が露出した部分では、基板方向へすなわち図中下方へ主に熱が逃げるため、横方向の温度勾配がほとんどなく、結晶は主に下から上へと成長して微細結晶となり、微細結晶からなる多結晶層65が形成される。一方、キャップパターン64端部周辺、ここではキャップパターン64端部から約1μm離れた部分を境に、キャップパターン64の反射防止効果によりアモルファスシリコン膜63に横方向の温度勾配が形成され、基板横方向に対する熱の移動が生じるため、この部分を起点にキャップパターン64中央部に向かって横方向結晶が成長する。前記横方向結晶領域66はキャップパターン64中央部まで進行し、キャップパターン64の他方の端部周辺より同様に進行した横方向結晶とぶつかり、結晶化は完了する。結晶の長さは約3μmとなる。上述した図5に示すような場合は、キャップパターン64の両端部とも、レーザ照射領域の端部と十分離れているため、図6に示すように横方向結晶の起点はキャップパターン64中心に対して対称な位置となり、横方向結晶化開始の時間および横方向結晶化に要する時間、すなわち冷却時間も全く等しいため、両端から進行した結晶はキャップパターン64中央部でぶつかり、結果、図6のような全く同じ粒径を有する結晶がキャップパターン64の下に幅方向に対称に形成されることになる。ここで、図6は、図5においてキャップパターン下の横方向結晶成長した結晶を示す概略図である。
The above phenomenon will be exemplarily described in more detail based on the lateral temperature distribution of the amorphous silicon film cross section. FIG. 5 is a diagram showing the temperature distribution in the lateral direction of the amorphous silicon film with the distance from the center of the cap pattern as the horizontal axis. The left end in the figure, the position where the lateral position is 0 μm is the center of the cap pattern. As shown in FIG. 5, the amorphous silicon film and the amorphous silicon film under the cap pattern are exposed through the
図7は、図5においてキャップパターン幅を4μm、レーザ照射領域をキャップパターンの一方の端部より3μm離れた場所までとしたものである。なお、キャップパターンの他方の端部側の照射領域の幅は、図5および6と同様に十分に広くする。この場合は、上述の例と同様に、レーザ照射領域全域に亘ってアモルファスシリコン膜63は溶融するが、前記レーザ照射領域端部を境にレーザ照射されたアモルファスシリコン膜63が露出した部分とレーザ照射されていないアモルファスシリコン膜63とで温度勾配が形成され、前記レーザ照射領域端部周辺を起点として、キャップパターン64中央部に向かって横方向結晶が成長する。さらに上記横方向結晶成長は、キャップパターン64の反射防止効果によって生じるキャップパターン端部周辺の温度勾配による横方向結晶成長に引き継がれ、前記レーザ照射領域端部からの横方向結晶66の成長がキャップパターン中央部まで連続的に進行することになる。
FIG. 7 shows that the cap pattern width in FIG. 5 is 4 μm and the laser irradiation area is 3 μm away from one end of the cap pattern. Note that the width of the irradiation region on the other end side of the cap pattern is made sufficiently wide as in FIGS. In this case, similarly to the above-described example, the
一方、キャップパターン64の他方の端部は、レーザ照射領域の他方の端部と十分距離があるため、先の図5の例と同様に、レーザ照射領域の他方の端部で生じる横方向結晶成長は、キャップパターン64の他方の端部で生じる横方向結晶成長に引き継がれることはなく、キャップパターン64による温度勾配形成のみによって横方向結晶成長が生じる。また、当該他方側はレーザ照射領域幅を十分に広くしてあるので、レーザ照射領域の狭い一方側(約3μmの照射領域)と比較して、冷えにくく、結晶の成長時刻が一方側と比較して遅くなる。そのため、他方側から結晶成長するより先に、一方側から結晶成長し、一方側からの横方向結晶66は、キャップパターン64の中心を通過して他方側へ向かって成長し、キャップパターン64の他方の端部周辺より成長した横方向結晶と、キャップパターン64中心からずれた他方側の場所でぶつかる。すなわち、図8に示すように、キャップパターンの両側より成長した結晶は中心でぶつからず、異なる結晶長の結晶がキャップパターン64の下に幅方向に非対称に形成されることになる。ここで、図8は図7においてキャップパターン下の横方向結晶成長の概略図である。
On the other hand, the other end of the
このようなキャップパターン下の中心において結晶化が対称となっていない半導体薄膜を用いてトランジスタを作製すると、問題となる場合がある。たとえば、図9(a)に示すように、キャップパターン中央部を境に形成された横方向成長した結晶66を用いて、キャップパターンの幅方向に沿ってチャネルを形成し、中央部の境界を避けて2つのトランジスタ67を作製する場合は、いずれのトランジスタもチャネル方向に粒界を跨がないため、均一なトランジスタ特性を得ることができるが、図9(b)に示すように、横方向結晶66の境界がキャップパターン中央部よりずれた状態で、前記図9(a)と同様のトランジスタ67を作成すると、一方のトランジスタのチャネルに粒界が含まれるため、トランジスタ特性が低下し、均一性も著しく悪化してしまう。
本発明は、上記従来の技術の問題を解決するためになされたものであり、その目的は、均一な特性を有する薄膜半導体装置の作成が可能となる結晶性半導体薄膜の製造方法およびそれにより製造された結晶性半導体薄膜を用いた半導体装置を提供することである。 The present invention has been made in order to solve the above-described problems of the prior art, and an object of the present invention is to provide a method for manufacturing a crystalline semiconductor thin film capable of forming a thin film semiconductor device having uniform characteristics, and to manufacture the same. Another object of the present invention is to provide a semiconductor device using the formed crystalline semiconductor thin film.
本発明は、基板、下地膜および半導体層を備える半導体薄膜を形成するステップと、半導体薄膜上に、半導体薄膜表面と反射率が異なる反射調節膜パターンを形成するステップと、反射調節膜パターンを含む半導体薄膜表面の上に、少なくとも1つの光を照射するステップと、を含む結晶性半導体薄膜の製造方法であって、光を照射した領域端部と反射調節膜パターンとの距離Dと、反射調節膜パターンの長さWとが、D>Wの関係を有することを特徴とする結晶性半導体薄膜の製造方法を提供する。 The present invention includes a step of forming a semiconductor thin film including a substrate, a base film and a semiconductor layer, a step of forming a reflection control film pattern having a reflectance different from that of the semiconductor thin film surface on the semiconductor thin film, and a reflection control film pattern Irradiating at least one light on the surface of the semiconductor thin film, the manufacturing method of the crystalline semiconductor thin film, the distance D between the edge of the region irradiated with the light and the reflection control film pattern, and the reflection control There is provided a method for producing a crystalline semiconductor thin film, wherein the length W of the film pattern has a relationship of D> W.
好ましくは、反射調節膜は、矩形状または直線状である。 Preferably, the reflection adjusting film has a rectangular shape or a linear shape.
好ましくは、光を照射ステップにより、反射調節膜パターン端部周辺から、反射調節膜の中央部に向かって結晶が成長する。 Preferably, the crystal grows from the periphery of the edge of the reflection control film pattern toward the center of the reflection control film by the light irradiation step.
好ましくは、中央部は、反射調節膜パターンの両端部から成長した結晶の終点である。 Preferably, the central portion is an end point of the crystal grown from both ends of the reflection control film pattern.
本発明はまた、上記の結晶性半導体薄膜の製造方法によって製造された結晶性半導体薄膜のうち、反射調節膜パターンの直下の結晶化領域を能動領域として用いた半導体装置を提供する。 The present invention also provides a semiconductor device using, as an active region, a crystallized region immediately below a reflection control film pattern among the crystalline semiconductor thin films manufactured by the above-described method for manufacturing a crystalline semiconductor thin film.
本発明によれば、非晶質半導体薄膜上に、レーザ光に対して透過性を有するとともに、表面にレーザ光を照射したときの反射率を低減する反射調節膜パターンを選択的に形成し、前記反射調節膜パターンを介して前記非晶質半導体薄膜にレーザ光を照射して、前記反射調節膜パターン端部周辺から、前記反射調節膜の中央部に向かって結晶化する工程において、レーザ光を照射した領域端部と反射調節膜パターンとの距離Dと、反射調節膜パターンの長さWとの関係を、D>Wとして半導体薄膜を製造することで、前記反射調節膜の中央部を対称に、前記反射調節膜幅方向に同じ粒径を有する結晶を形成することができ、前記反射調節膜パターン直下の結晶化領域を、薄膜半導体装置の能動領域として用いることで、均一な特性を有する薄膜半導体装置を作製することが可能となる。 According to the present invention, on the amorphous semiconductor thin film, a reflection control film pattern that selectively transmits laser light and reduces the reflectance when the surface is irradiated with laser light is selectively formed. In the step of irradiating the amorphous semiconductor thin film with laser light through the reflection control film pattern and crystallizing from the periphery of the end of the reflection control film pattern toward the center of the reflection control film, the laser light By manufacturing the semiconductor thin film with the relationship between the distance D between the edge of the region irradiated with the reflection adjusting film pattern and the length W of the reflection adjusting film pattern being D> W, the central portion of the reflection adjusting film is Symmetrically, crystals having the same grain size in the width direction of the reflection control film can be formed, and by using the crystallized region immediately below the reflection control film pattern as an active region of the thin film semiconductor device, uniform characteristics can be obtained. Thin film It is possible to manufacture the conductor arrangement.
本発明の結晶性半導体薄膜の製造方法は、基板、下地膜および半導体層を備える半導体薄膜を形成するステップと、半導体薄膜上に、半導体薄膜表面と反射率が異なる反射調節膜パターンを形成するステップと、反射調節膜パターンを含む半導体薄膜表面の上に、少なくとも1つの光を照射するステップと、を含む結晶性半導体薄膜の製造方法であって、光を照射した領域端部と反射調節膜パターンとの距離Dと、反射調節膜パターンの長さWとが、D>Wの関係を有することを特徴とする。ここで、結晶性とは、非晶質の半導体材料が結晶化されていることをいう。また、ここで、矩形状または直線状の反射調節膜パターンにおいては、前記反射調節膜の短辺方向の幅をWと規定し、少なくとも1つの反射調節膜に対して、レーザ光を照射する際の、照射領域端部と前記反射調節膜の長辺との距離をDと規定するものである。 The method for producing a crystalline semiconductor thin film according to the present invention includes a step of forming a semiconductor thin film having a substrate, a base film and a semiconductor layer, and a step of forming a reflection control film pattern having a reflectance different from that of the surface of the semiconductor thin film on the semiconductor thin film. And a step of irradiating at least one light on the surface of the semiconductor thin film including the reflection control film pattern, and a method for producing a crystalline semiconductor thin film, wherein the irradiated region end and the reflection control film pattern And the length W of the reflection control film pattern have a relationship of D> W. Here, crystallinity means that an amorphous semiconductor material is crystallized. Here, in the rectangular or linear reflection control film pattern, the width in the short side direction of the reflection control film is defined as W, and laser light is irradiated to at least one reflection control film. The distance between the irradiation region end and the long side of the reflection control film is defined as D.
上記本発明の結晶性半導体薄膜の製造方法によれば、D>Wの関係を有することにより、反射調節膜パターンの中央において両端から成長した結晶がぶつかりあうので、当該反射調節膜パターンの中央において対称な成長結晶を得ることができ、当該結晶化した半導体薄膜を用いて半導体装置を作製する場合に、当該半導体装置に均一な特性を付与することができるものである。以下、本発明について図1〜4を用いて詳細に説明する。 According to the method for manufacturing a crystalline semiconductor thin film of the present invention, since the relationship of D> W is satisfied, crystals grown from both ends collide with each other at the center of the reflection control film pattern. Symmetrically grown crystals can be obtained. When a semiconductor device is manufactured using the crystallized semiconductor thin film, uniform characteristics can be imparted to the semiconductor device. Hereinafter, the present invention will be described in detail with reference to FIGS.
まず、図1を参照して、本発明の結晶性半導体薄膜の製造工程を説明する。図1は、本発明の半導体薄膜の概略断面図である。 First, with reference to FIG. 1, the manufacturing process of the crystalline semiconductor thin film of this invention is demonstrated. FIG. 1 is a schematic sectional view of a semiconductor thin film of the present invention.
図1(a)に示すように薄膜トランジスタ(TFT)基板となるガラス材料からなる基板11の上に、下地膜12を形成させる。下地膜12は不純物拡散防止層として、本発明においては無機絶縁膜、中でも二酸化シリコン膜を用いることができ、この形成は蒸着、スパッタ成膜、CVDなどの種々の公知の方法を用いて行うことが可能である。二酸化シリコン材料からなる下地膜12は、基板11からの不純物の拡散を防ぐため設けるものであり、二酸化シリコンの代わりに、他の材料を使用することも可能である。
As shown in FIG. 1A, a
次に、上記二酸化シリコン材料からなる下地膜12の上には半導体層13が設けられる。半導体層13に用いる材料としては通常アモルファスシリコンであり、CVDにより形成するが、成膜方法としては、スパッタ、蒸着法などを用いることも可能である。アモルファスシリコン材料からなる半導体層13の厚さは、求められるトランジスタの特性や、プロセス条件などにより様々であるが、おおむね数十nm以上数百nm以下、特に典型的には30nm以上100nm以下の範囲の膜厚が採用されるが、本実施形態においては50nmとする。
Next, a
本発明において、上述のように、基板11上に下地膜12が形成され、当該下地膜12上に、半導体層13が形成されて、半導体薄膜とされるものである。
In the present invention, as described above, the
続いて、図1(b)に示されるように、上記アモルファスシリコン材料からなる半導体層13の上に、厚さが、たとえば、50nmの二酸化シリコン材料からなる反射調節膜14を形成する。この場合の二酸化シリコン材料からなる反射調節膜14の厚さは、後のレーザアニール法を用いる半導体薄膜表面上へのレーザ照射工程におけるレーザ光の波長をλ、反射調節膜14の屈折率をnとした場合、d≒λ/4nを満たす値に設定して、前記レーザ光に対する反射防止膜とするものである。このとき、反射率は、反射調節膜14の膜厚に応じて周期的に変化し、前記反射調節膜14の厚さが50nmの二酸化シリコン材料にて構成される場合、波長308nmにおいては反射防止膜として作用し、その反射率は30.5%となる。この反射率は、半導体層の反射率と比較すると、波長308nmにおけるアモルファスシリコン層の反射率は57.2%であることから、反射調節膜14の反射防止膜としての作用により、反射率が大きく低減することになる。
Subsequently, as shown in FIG. 1B, a
さらに、上記二酸化シリコン材料からなる反射調節膜14をパターニングすることによって、図1(c)に示すような反射調節膜パターン幅がWである反射調節膜パターン15を形成し、この後、上記基板11に対して、アモルファスシリコン材料からなる半導体層13に吸収されやすい波長領域の紫外線レーザ光、たとえば、Xe−Clエキシマレーザ光16を用いてレーザアニール処理を施す。
Further, by patterning the
ここで、上記レーザアニール処理に用いる装置について図2を参照して説明する。この装置は、少なくともレーザ発振器21、結像レンズ25、およびガラス基板26を搭載して駆動を行うステージ27を有し、必要に応じてホモジナイザ、エキスパンダなどの光学素子群22、およびフィールドレンズ24を備える。ステージ27には図1(c)に示す多層薄膜を積層した基板を設置する。
Here, an apparatus used for the laser annealing process will be described with reference to FIG. This apparatus includes a
レーザ発振器21は、パルス状のエネルギビームを放出し、シリコンを溶融することが可能であれば、特に限定されるものでないが、たとえば、エキシマレーザ、YAGレーザに代表される各種固体レーザなど、紫外域の波長を有する光源が望ましい。エキシマレーザを用いる場合、パルス幅は十nsから数十nsであり、ほぼ瞬時に膜が溶融するが、その後急速に冷却され、その過程で結晶化が生じるものとする。
The
レーザ発振器21から出射されたビームは、図示しないエキスパンダにより適当なビームサイズに変換され、ホモジナイザにより、ビーム断面内の放射照度の一様化が図られたうえ、ミラー23により反射され、フィールドレンズ24を経て結像レンズ25に入射する。ここでビームエキスパンダは望遠系もしくは縮小系を有する光学系であり、結像レンズ25への入射領域の大きさを決めるものである。ホモジナイザはレンズアレーもしくはシリンドリカルレンズアレーにより構成され、ビームを分割し再合成する事で、マスク上の照射領域内での放射照度の一様化を図るものである。また、フィールドレンズ24は、発振器より出射された主光線を結像レンズ25に垂直に入射させる機能を有する。
The beam emitted from the
前記ホモジナイザおよびフィールドレンズ24を通過させた光を結像レンズ25により基板26の表面に結像させる。結像レンズ25により、基板上に発振器より出射された主光線を結像させることで、そのレーザパワーにより膜が溶融し、かつパルス照射が終了すると、急速に冷却され結晶化が生じる。
The light passing through the homogenizer and the
すなわち、本発明においては、図1(c)に示すように、波長308nmのXe−Clエキシマレーザ光16を二酸化シリコン材料からなる反射調節膜パターン15側から照射することによって、アモルファスシリコン材料からなる半導体層13を結晶化する。また、本発明においては、前記Xe−Clエキシマレーザ光16を照射した半導体層における一方の端部と、二酸化シリコン材料からなる反射調節膜パターン15との距離Dと、反射調節膜パターン15の短辺の幅Wとを、D>Wの関係とすることに特徴を有する。
That is, in the present invention, as shown in FIG. 1C, Xe-Cl
上記D>Wの関係にて結晶化を行った際の、半導体層における結晶成長方向に沿った温度分布について、図3を参照してさらに説明する。図3は、結晶化の際の半導体層における温度分布を示す図であり、グラフにおいて、縦軸は温度を示し、横軸は反射調節膜パターンの中心からの距離を示す。また、図3において、横方向位置0μmは反射調節膜パターン44の中心を表しており、横方向位置6μmがXe−Clエキシマレーザ光照射領域の一方の端部となる。また、図3中のグラフ下の断面図は半導体薄膜の概略断面を表し、基板41上に下地膜42が形成され、当該下地膜42上に半導体層43が形成され、当該半導体層43上に反射調節膜パターン44が形成されているものである。なお、図3において、複数の曲線があるが、これは時間を変化させてプロットしているためである。
The temperature distribution along the crystal growth direction in the semiconductor layer when crystallization is performed in the relationship of D> W will be further described with reference to FIG. FIG. 3 is a diagram showing the temperature distribution in the semiconductor layer during crystallization. In the graph, the vertical axis shows the temperature, and the horizontal axis shows the distance from the center of the reflection control film pattern. In FIG. 3, the
本実施形態においては反射調節膜パターン44の短辺の幅Wを4μm、前記Xe−Clエキシマレーザ光の一方の端部と反射調節膜パターン44との距離Dを4μmとし、結晶化を行うこととする。
In this embodiment, the width W of the short side of the reflection adjusting
レーザ照射により、図3中の半導体層43は照射領域のほぼ全域において溶融し、次いで前記Xe−Clエキシマレーザ光照射領域端部を境にレーザ照射されたアモルファスシリコン材料からなる半導体層43が露出した部分とレーザ照射されていない半導体層43とで温度勾配が形成され、前記Xe−Clエキシマレーザ光照射領域端部周辺を起点として、二酸化シリコン材料からなる反射調節膜パターン44中央部に向かって横方向結晶45が成長する。本実施形態における前記横方向結晶45の成長起点は、より詳しくは、二酸化シリコン材料からなる反射調節膜パターン44の中心から約5.7μmの位置、すなわち、前記Xe−Clエキシマレーザ光照射領域端部より約0.3μm内側の位置となる。前記横方向結晶45は、反射調節膜パターン44中心に向かって成長するが、反射調節膜パターン44の中心から約3μm〜3.5μmの領域、すなわち、反射調節膜パターン44端部から約1μm〜1.5μmの領域においては、図3に示されるとおり、横方向へ逃げる熱より下方向へ逃げる熱の方が支配的であるため、半導体層43が基板方向から冷却され、微細結晶からなる多結晶層46が形成されるため、前記横方向結晶45の成長は反射調節膜パターン44の中心から約3.5μmの所で停止する。
Due to the laser irradiation, the
一方で、厚さ50nmの反射調節膜パターン44は、前記Xe−Clエキシマレーザ光の波長308nmに対して、50nm≒308nm/4n(nは反射率)の関係を満たすことになるので、二酸化シリコン材料からなる反射調節膜パターン44は反射防止膜として作用し、反射調節膜パターン44の下部においては入射エネルギが増し、より温度が上昇するため、反射調節膜パターン44の端部周辺を境に、半導体層43に温度勾配が形成される。したがって、レーザ光照射領域端部より成長した横方向結晶45とは別に、前記反射調節膜パターン44端部周辺を起点に前記反射調節膜パターン44中央部に向かって横方向結晶47が再度成長する。本実施形態における前記横方向結晶47の成長起点は、より詳しくは、反射調節膜パターン44中央部から約3μmの位置、すなわち、前記反射調節膜パターン44端部より約1μmの位置となり、前記横方向結晶47は、前記反射調節膜パターン44中央部まで到達する。
On the other hand, the reflection adjusting
このときの半導体層における結晶成長の状態を図4に示す。図4に示すように、前記反射調節膜パターン44の他方の端部付近からも、前記横方向結晶47と同様の結晶粒径および結晶成長速度にて結晶成長が進行し、前記横方向結晶47と反射調節膜パターン44の中央部でぶつかって結晶成長が終焉する、すなわち、終点となるため、反射調節膜パターン44中心を対称軸として、同じ大きさの結晶粒を得ることができ、この領域を薄膜半導体装置の能動領域とすることで、均一な特性を有する薄膜半導体装置を作成することが可能となる。
The state of crystal growth in the semiconductor layer at this time is shown in FIG. As shown in FIG. 4, from the vicinity of the other end of the reflection
上述のような反射調節膜パターン44を中心として対称な結晶を得ることができる理由は、レーザ光の一方の端部と、反射調節膜パターンとの距離Dと、二酸化シリコン膜パターンの短辺の幅Wとを、D>Wの関係とすることで実現しうるものであり、前記関係の成立しない条件、たとえば、二酸化シリコン膜パターン幅Wが4μmに対し、Dを3μmとした場合は、従来の技術の説明において述べたように、反射調節膜パターン中央部に対して非対称な結晶構造となり、薄膜半導体装置の特性の悪化、均一性の低下を招くことになる。
The reason why a symmetric crystal can be obtained centering on the reflection adjusting
ここで、上記D>Wの関係とする理由について図4を参照してさらに説明する。本発明者らが行った様々な実験条件において、たとえば、反射調節膜パターン44の幅Wに対して、レーザ照射エネルギ、半導体層膜厚、二酸化シリコン膜材料からなる反射調節膜の膜厚等を変化させた中で、反射調節膜パターン44端部周辺からの横方向結晶47の成長の起点が、反射調節膜パターン44の端部よりW/4以上外側になることはなく、また、レーザ照射領域端部からの横方向結晶45の成長距離が、反射調節膜パターン44端部周辺からの横方向結晶47の成長距離、すなわち、W/2+W/4より大きくなることがないことを明らかとしたため、D>W/4+W/2+W/4=Wとすることで、二酸化シリコン膜パターン中央部を対称とした結晶構造を得ることができるものであるとした。
Here, the reason why the relationship D> W is satisfied will be further described with reference to FIG. Under various experimental conditions conducted by the present inventors, for example, with respect to the width W of the reflection adjusting
なお、本発明を説明する実施形態においては、1つのエキシマレーザ光により結晶化を行う事例について詳細な説明をしているが、レーザ光は1つに限定される必要はなく、たとえば溶融・再結晶化を行うレーザとは別に、結晶粒径のさらなる増大を目的として、基板全体、又は、半導体薄膜の温度を上昇せしめ、半導体薄膜の溶融時間を長くするために、第2のレーザを付加的に用いた場合においても、同様に反射調節膜パターン幅Wと、レーザ光端部と反射調節膜パターン端部との距離Dとの関係をD>Wとすることで、均一な粒径を有する結晶を得ることができ、前記第2のレーザを用いた場合にも本発明は有効である。 In the embodiment for explaining the present invention, an example in which crystallization is performed with one excimer laser beam is described in detail. However, the laser beam is not limited to one. In addition to the crystallization laser, the second laser is additionally used to increase the temperature of the entire substrate or the semiconductor thin film and increase the melting time of the semiconductor thin film for the purpose of further increasing the crystal grain size. In the same manner, when the relationship between the reflection adjusting film pattern width W and the distance D between the laser beam end and the reflection adjusting film pattern end is D> W, the particle size is uniform. A crystal can be obtained, and the present invention is also effective when the second laser is used.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
10,40,60 半導体薄膜、11 基板、12,62 下地膜、13 半導体層、14 反射調節膜、15 反射調節膜パターン、16 エキシマレーザ光、21 レーザ発振器、22 光学素子群、23 ミラー、24 フィールドレンズ、25 結像レンズ、26 基板、27 ステージ、41 基板、42 下地膜、43 半導体層、44 反射調節膜パターン、45 横方向結晶、46 多結晶層、47 横方向結晶、61 ガラス基板、62 下地膜、63,73 アモルファスシリコン膜、64,74 キャップパターン、65 多結晶層、66 横方向結晶領域、67 トランジスタ、75 レーザ、76 結晶化領域。 10, 40, 60 Semiconductor thin film, 11 Substrate, 12, 62 Base film, 13 Semiconductor layer, 14 Reflection control film, 15 Reflection control film pattern, 16 Excimer laser light, 21 Laser oscillator, 22 Optical element group, 23 Mirror, 24 Field lens, 25 Imaging lens, 26 substrate, 27 stage, 41 substrate, 42 base film, 43 semiconductor layer, 44 reflection control film pattern, 45 lateral crystal, 46 polycrystalline layer, 47 lateral crystal, 61 glass substrate, 62 Base film, 63, 73 Amorphous silicon film, 64, 74 Cap pattern, 65 Polycrystalline layer, 66 Lateral crystal region, 67 Transistor, 75 Laser, 76 Crystallized region.
Claims (5)
該半導体薄膜上に、該半導体薄膜表面と反射率が異なる反射調節膜パターンを形成するステップと、
前記反射調節膜パターンを含む前記半導体薄膜表面の上に、少なくとも1つの光を照射するステップと、を含む結晶性半導体薄膜の製造方法であって、
前記光を照射した領域端部と前記反射調節膜パターンとの距離Dと、前記反射調節膜パターンの長さWとが、D>Wの関係を有することを特徴とする、結晶性半導体薄膜の製造方法。 Forming a semiconductor thin film comprising a substrate, a base film and a semiconductor layer;
Forming a reflection adjusting film pattern having a reflectance different from that of the semiconductor thin film surface on the semiconductor thin film;
Irradiating at least one light on the surface of the semiconductor thin film including the reflection control film pattern, and a method for producing a crystalline semiconductor thin film,
The distance D between the edge of the region irradiated with the light and the reflection control film pattern and the length W of the reflection control film pattern have a relationship of D> W, Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172613A JP2005353823A (en) | 2004-06-10 | 2004-06-10 | Method of manufacturing thin crystalline semiconductor film and semiconductor device using the film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172613A JP2005353823A (en) | 2004-06-10 | 2004-06-10 | Method of manufacturing thin crystalline semiconductor film and semiconductor device using the film |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005353823A true JP2005353823A (en) | 2005-12-22 |
Family
ID=35588029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004172613A Pending JP2005353823A (en) | 2004-06-10 | 2004-06-10 | Method of manufacturing thin crystalline semiconductor film and semiconductor device using the film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005353823A (en) |
-
2004
- 2004-06-10 JP JP2004172613A patent/JP2005353823A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100779319B1 (en) | Thin film semiconductor device and image display device | |
KR100998777B1 (en) | Method of manufacturing an active matrix substrate and an image display device using the same | |
JP2003022969A (en) | Silicon crystallization method utilizing mask | |
JPWO2002031871A1 (en) | Polycrystalline silicon film manufacturing method and manufacturing apparatus, semiconductor device and manufacturing method thereof | |
KR100753432B1 (en) | Apparatus and crystallization method for polycrystalline silicon | |
US7651931B2 (en) | Laser beam projection mask, and laser beam machining method and laser beam machine using same | |
WO2012164626A1 (en) | Thin film semiconductor device manufacturing method, thin film semiconductor array substrate manufacturing method, crystal silicon thin film forming method, and crystal silicon thin film forming device | |
JP2006196539A (en) | Method and device for manufacturing polycrystalline semiconductor thin film | |
KR100682439B1 (en) | Method of manufacturing semiconductor thin film | |
JP2002057105A (en) | Method and device for manufacturing semiconductor thin film, and matrix circuit-driving device | |
JP2005353823A (en) | Method of manufacturing thin crystalline semiconductor film and semiconductor device using the film | |
JP2005276944A (en) | Semiconductor device, and device and method for manufacturing the same | |
JP2006210789A (en) | Method for manufacturing semiconductor crystal thin film, its manufacturing apparatus, photomask and semiconductor device | |
JP2009152224A (en) | Process for fabricating semiconductor element, process for producing active matrix substrate, process for manufacturing display unit, and laser crystallization apparatus | |
JP4503246B2 (en) | Method for manufacturing semiconductor device | |
JP5068975B2 (en) | Laser annealing technology, semiconductor film, semiconductor device, and electro-optical device | |
JP2007207896A (en) | Laser beam projection mask, laser processing method using same, laser processing apparatus | |
JP2005228808A (en) | Method for manufacturing semiconductor device | |
JP4467276B2 (en) | Method and apparatus for manufacturing semiconductor thin films | |
JP2005158943A (en) | Method of manufacturing semiconductor film | |
JP2005150438A (en) | Manufacturing method of semiconductor device | |
JP2004158584A (en) | Apparatus for manufacturing polycrystalline silicon film, manufacturing method by using the same, and semiconductor device | |
JP2005123475A (en) | Semiconductor thin film, its manufacturing method, and thin film transistor using thin film | |
JP2005347380A (en) | Method and device for manufacturing semiconductor thin film | |
JP2008311494A (en) | Manufacturing method of crystalline semiconductor film, and laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A02 | Decision of refusal |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A02 |