JP2005347931A - Imaging element and imaging system - Google Patents
Imaging element and imaging system Download PDFInfo
- Publication number
- JP2005347931A JP2005347931A JP2004163217A JP2004163217A JP2005347931A JP 2005347931 A JP2005347931 A JP 2005347931A JP 2004163217 A JP2004163217 A JP 2004163217A JP 2004163217 A JP2004163217 A JP 2004163217A JP 2005347931 A JP2005347931 A JP 2005347931A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital
- counter
- code
- gray code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 32
- 230000015654 memory Effects 0.000 claims abstract description 54
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
本発明は撮像素子および撮像システムに係わり、特に、行列状に光電変換素子等のセンシング素子が配列され、該センシング素子の列ごとにＡＤ変換器が設けられた撮像素子および撮像システムに関する。 The present invention relates to an imaging element and an imaging system, and more particularly, to an imaging element and an imaging system in which sensing elements such as photoelectric conversion elements are arranged in a matrix and an AD converter is provided for each column of the sensing elements.
今日のイメージセンサにおいては、ＣＭＯＳロジックプロセスとイメージセンサプロセスの融合により、センサチップ上に複雑なアナログ回路やデジタル回路、および信号処理部などを製作することが可能である。その応用の有力なものとして、２次元状に画素が配列されたイメージセンサチップ上にアナログ・デジタル変換器（Ａ／Ｄ変換器）を搭載したものが存在している。 In today's image sensor, it is possible to manufacture a complicated analog circuit, digital circuit, signal processing unit, and the like on a sensor chip by integrating a CMOS logic process and an image sensor process. As a prominent application, there is one in which an analog / digital converter (A / D converter) is mounted on an image sensor chip in which pixels are arranged two-dimensionally.
イメージセンサにＡ／Ｄ変換器を搭載する場合、特許文献１や非特許文献１に代表されるような構成のものがある。 When an A / D converter is mounted on an image sensor, there is a configuration represented by Patent Document 1 or Non-Patent Document 1.
図７に特許文献１に示されるランプ型ＡＤ変換器を有するイメージセンサの一例を示す。ランプ型ＡＤ変換器は、各列に電圧比較器１０と、スイッチ１１とデジタルデータ蓄積部１２からなるデジタルメモリを有しており、なおかつデジタルメモリは共通のカウンタ５に接続されている。各ＡＤ変換器内の電圧比較器１０の一端には画素からの信号がアナログ信号として転送スイッチ３を介して入力され、もう一端にはＤＡ変換器９から三角波を印加し、各列の比較器が反転した時のカウンタの値を各列のデジタルメモリに保持することでＡＤ変換を行う。 FIG. 7 shows an example of an image sensor having a lamp type AD converter disclosed in Patent Document 1. The lamp type AD converter has a digital memory including a voltage comparator 10, a switch 11, and a digital data storage unit 12 in each column, and the digital memory is connected to a common counter 5. A signal from the pixel is input as an analog signal to the one end of the voltage comparator 10 in each AD converter via the transfer switch 3, and a triangular wave is applied to the other end from the DA converter 9. A / D conversion is performed by holding the counter value at the time of inversion in the digital memory of each column.
また、前述の非特許文献１の例は、図８のように、ランプ型ＡＤ変換器にグレイコードを応用した例である。本チップにおいては、アナログランプ電圧（三角波）を外部で生成し、端子５０１から入力し画素ごとの出力とアナログランプ電圧の比較結果に基づき内部のグレイコードカウンタ５０２の出力する値を画素ごとの８ビットメモリで保持する。
内部のカウンタをグレイコードカウンタに変更したことで、サンプリング誤りによるデータ誤りを、最小であるハミング距離１にとどめることができる。また、グレイコードカウンタは常に全ビット中一つのビットしか反転しないため、消費電力が低減でき、なおかつ貫通電流の低減もできるために電源変動やグラウンドバウンスなどを減らすことができる。
By changing the internal counter to the Gray code counter, the data error due to the sampling error can be kept at the minimum Hamming distance 1. In addition, since the Gray code counter always inverts only one bit among all bits, power consumption can be reduced, and through current can be reduced, so that power supply fluctuation, ground bounce, and the like can be reduced.
特許文献１に代表されるような、デジタル・アナログ変換回路をランプ電圧発生回路として内蔵する撮像素子においては、ＤＡＣを駆動するためにバイナリコードが要求され、グレイコードカウンタをそのまま利用することができなかった。 In an image sensor that incorporates a digital / analog conversion circuit as a ramp voltage generation circuit, as typified by Patent Document 1, a binary code is required to drive a DAC, and a gray code counter can be used as it is. There wasn't.
また、前述した非特許文献１においては、外部にグレイコードをそのまま出力するため、画像処理システム側でグレイコードをバイナリコードに変換する必要がありそれがソフトウェア的な、もしくはハードウェア的なオーバーヘッドとなっていた。また、ランプ電圧を内部で生成させることができず、外部で別に生成して入力する必要があり、ＰＣＢ基板上での引き回しによるノイズ混入によるＡＤ変換誤差の影響も無視できない。 Further, in the above-mentioned Non-Patent Document 1, since the gray code is output to the outside as it is, it is necessary to convert the gray code into a binary code on the image processing system side, which is a software or hardware overhead. It was. In addition, the ramp voltage cannot be generated internally, and must be generated and input externally, and the influence of AD conversion errors due to noise mixing due to routing on the PCB board cannot be ignored.
そこで、本発明は、電圧比較器と前記比較器からのデジタルメモリからなるＡ／Ｄ変換器と、行列状に配列された撮像素子を有するイメージセンサなどの撮像素子において、チップ内にバイナリコードとグレイコードの両方を共存させ、センサのＳ／ＮやＡＤ変換精度の向上を達成しながら、システムのオーバーヘッドの解消や部品点数の削減が可能な撮像素子を提供することを目的とする。 Therefore, the present invention provides a binary code in a chip in an image sensor such as an image sensor having an A / D converter composed of a voltage comparator and a digital memory from the comparator, and an image sensor arranged in a matrix. It is an object of the present invention to provide an imaging device that can eliminate both system overhead and the number of parts while achieving both improvement of S / N and AD conversion accuracy of a sensor by coexisting both Gray codes.
本発明の撮像素子は、行列状にセンシング素子が配列され、該センシング素子の列ごとにＡＤ変換器が設けられた撮像素子において、
デジタルカウンタと、前記デジタルカウンタの値がバイナリコードで入力されるＤＡ変換器とを有し、
前記ＡＤ変換器は、前記ＤＡ変換器の出力と一列の複数のセンシング素子から順次出力される信号とを比較する比較器と、前記比較器からのデジタル信号をトリガとして、前記デジタルカウンタの値をグレイコードで記憶するデジタルメモリとを含むことを特徴とする。
In the imaging device of the present invention, sensing elements are arranged in a matrix, and an AD converter is provided for each column of the sensing elements.
A digital counter, and a DA converter to which the value of the digital counter is input in binary code,
The AD converter compares the output of the DA converter with a signal sequentially output from a plurality of sensing elements in a row, and uses the digital signal from the comparator as a trigger to set the value of the digital counter And a digital memory for storing in gray code.
また本発明の撮像素子は、行列状にセンシング素子が配列され、該センシング素子の列ごとにＡＤ変換器が設けられた撮像素子において、
デジタルカウンタと、一列の複数のセンシング素子から順次出力されるアナログ信号をバイナリコードでデジタル信号に変換するＡＤ変換器と、前記ＡＤ変換器からのデジタル信号をトリガとして、前記デジタルカウンタの値をグレイコードで記憶するデジタルメモリと、を含むことを特徴とする。
In the imaging device of the present invention, the sensing elements are arranged in a matrix, and an AD converter is provided for each column of the sensing elements.
A digital counter, an AD converter that converts analog signals sequentially output from a plurality of sensing elements in a row into a digital signal using a binary code, and a digital signal from the AD converter as a trigger, the value of the digital counter is gray And a digital memory storing the code.
このような撮像素子によれば、チップ内部はグレイコードにより低ノイズ、低電力に動作し、チップ外部とのやりとりにはバイナリコードを用いることによるシステム構築の容易性、およびソフトウェア・ハードウェア上のオーバーヘッドを軽減することができる。 According to such an image sensor, the inside of the chip operates with low noise and low power due to the gray code, and the ease of system construction by using the binary code for communication with the outside of the chip, and on the software and hardware Overhead can be reduced.
本発明の撮像素子において、前記デジタルメモリはグレイコードからバイナリコードへの第１のグレイコード・バイナリコード変換器を介して出力回路に接続されることが好ましい。このような撮像素子によれば、内部で用いているグレイコードで保持される変換結果をチップ内にバイナリコードへ変換し、外部からはコードの違いを全く気にせずセンサを使用することができる。 In the image pickup device of the present invention, it is preferable that the digital memory is connected to an output circuit via a first gray code / binary code converter from a gray code to a binary code. According to such an image sensor, the conversion result held by the gray code used inside is converted into a binary code in the chip, and the sensor can be used from outside without worrying about the code difference at all. .
本発明の撮像素子においては、前記デジタルカウンタはバイナリカウンタであって、前記バイナリカウンタと前記デジタルメモリはバイナリコードからグレイコードへのバイナリコード・グレイコード変換器を介して接続されることが好ましい。このような撮像素子によれば、内部でデジタル・アナログ変換回路とバイナリカウンタを同期させて動作させたいときに、両者を直接接続することが可能であり、チップ面積の削減につながる。 In the imaging device of the present invention, it is preferable that the digital counter is a binary counter, and the binary counter and the digital memory are connected via a binary code / gray code converter from binary code to gray code. According to such an image sensor, when it is desired to internally operate the digital / analog conversion circuit and the binary counter in synchronization with each other, it is possible to directly connect both of them, leading to a reduction in chip area.
本発明の撮像素子においては、前記デジタルカウンタはグレイコードカウンタであって、
前記グレイコードカウンタの出力をグレイコードからバイナリコードへ変換し、前記ＤＡ変換器へ出力する第２のグレイコード・バイナリコード変換器を有することが好ましい。このような撮像素子によれば、内部にグレイコードカウンタしか持たない場合においても、デジタル・アナログ変換回路へバイナリコードを送ることができ、両者の同期を図ることができる。
In the imaging device of the present invention, the digital counter is a Gray code counter,
It is preferable to have a second Gray code / binary code converter that converts the output of the Gray code counter from a Gray code to a binary code and outputs the converted code to the DA converter. According to such an image sensor, even when only the gray code counter is provided inside, it is possible to send a binary code to the digital / analog conversion circuit and to synchronize the two.
本発明の撮像素子においては、前記ＡＤ変換器は上位ビットと下位ビットを別々にＡＤ変換し、変換結果を前記デジタルメモリに記憶されることが好ましく、さらにはそれら上位ビットデータと下位ビットデータの少なくともどちらかはグレイコードからバイナリコードへの変換器を介して外部に出力されることがより好ましい。また前記デジタルメモリは上位ビット記憶用の第１のデジタルメモリと下位ビット記憶用の第２のデジタルメモリとを有し、前記デジタルカウンタは上位ビット用の第１のデジタルカウンタと下位ビット用の第２のデジタルカウンタとを有し、前記第１のデジタルカウンタの値はグレイコードで前記第１のデジタルメモリに記憶され、前記第２のデジタルカウンタの値はグレイコードで前記第２のデジタルメモリに記憶されることがより好ましい。 In the imaging device of the present invention, it is preferable that the AD converter separately AD converts the upper bit and the lower bit, and the conversion result is stored in the digital memory, and further, the upper bit data and the lower bit data are stored. More preferably, at least one of them is output to the outside via a gray code to binary code converter. The digital memory includes a first digital memory for storing upper bits and a second digital memory for storing lower bits, and the digital counter includes a first digital counter for upper bits and a first digital counter for lower bits. And the value of the first digital counter is stored in the first digital memory as a gray code, and the value of the second digital counter is stored in the second digital memory as a gray code. More preferably it is stored.
このような撮像素子によれば、上位ビットと下位ビットを分割してＡＤ変換を高速に行う、たとえば２ステップＡＤＣなどを用いた場合において、外部では上位ビットと下位ビットがどの位置で分割されていることを全く意識する必要がなく、外部回路は通常のバイナリコードを受け取ることができる。 According to such an image pickup device, when high-order bits and low-order bits are divided and AD conversion is performed at high speed, for example, when a 2-step ADC is used, where the high-order bits and low-order bits are divided at the outside. The external circuit can receive normal binary code.
本発明の撮像素子においては、前記出力回路は、前記デジタルメモリおよび前記変換器とは異なる電源系統により駆動されることが好ましい。このような撮像素子によれば、バイナリコードで駆動される出力バッファの電源変動の影響がチップ内の他の素子に及ぼす影響を軽減できる。 In the imaging device of the present invention, it is preferable that the output circuit is driven by a power supply system different from the digital memory and the converter. According to such an image sensor, it is possible to reduce the influence of the power supply fluctuation of the output buffer driven by the binary code on other elements in the chip.
上述した本発明の撮像素子は、撮像素子と、撮像素子へ光を結像する光学系と、撮像素子からの出力信号を処理する信号処理回路とを有する、スチルカメラ、ビデオカメラ等の撮像システム用の撮像素子として用いることができる。 The imaging device of the present invention described above includes an imaging device, an optical system that forms an image of light on the imaging device, and a signal processing circuit that processes an output signal from the imaging device, such as a still camera or a video camera. It can use as an image pick-up element.
本発明に係る撮像素子によれば、ＡＤ変換器を内蔵するイメージセンサなどの撮像素子において、デジタル系の駆動によるノイズや消費電力を低減しながらインターフェース簡素化が可能となる。またインターフェースの簡素化により内部にＤＡＣを内蔵することも可能となり、外部部品点数の削減、およびＡＤ変換器の精度向上につながる。 According to the imaging device of the present invention, in an imaging device such as an image sensor incorporating an AD converter, the interface can be simplified while reducing noise and power consumption due to digital driving. Also, the simplified interface makes it possible to incorporate a DAC inside, leading to a reduction in the number of external parts and an improvement in the accuracy of the AD converter.
以下、本発明の実施の形態について図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
本発明の第一の実施形態について図１を用いて説明する。 A first embodiment of the present invention will be described with reference to FIG.
図１において、１０１はセンシング素子としての画素であり、それらが行列状に並べられて画素部（画素エリア）１０２を構成している。これらセンシング素子としての画素１０１はたとえばホトダイオードで構成されるＣＣＤ，ＣＭＯＳセンサ、近赤外センサ、もしくは遠赤外線を熱に変えてそれをさらに電気信号に変換するセンサなどのことである。もちろんこれらの例には限定されず、センシング素子が例えば圧力センサ等であってもよい。 In FIG. 1, reference numeral 101 denotes pixels as sensing elements, which are arranged in a matrix to form a pixel portion (pixel area) 102. The pixel 101 as the sensing element is, for example, a CCD, CMOS sensor, a near-infrared sensor, or a sensor that converts far-infrared light into heat and converts it into an electrical signal. Of course, it is not limited to these examples, For example, a pressure sensor etc. may be sufficient as a sensing element.
図１において、１０３は撮像装置に一つ設けられたグレイコードカウンタである。グレイコードカウンタ１０３の出力は共通信号線１０４を介して、比較器１０６とデジタルメモリ１０７で構成されるＡＤ変換器１０５へ接続されている。ＡＤ変換器１０５は列ごとに一つずつ設けられており、ここでは３列の例を示したが、列数は設計項目でありこの例には限定されない。また列一つあたりにＡＤ変換器を設ける場合、たとえば二列以上に一つのＡＤ変換器、もしくは一列に二つ以上のＡＤ変換器を設ける場合もある。 In FIG. 1, reference numeral 103 denotes a gray code counter provided in the imaging apparatus. The output of the gray code counter 103 is connected to an AD converter 105 including a comparator 106 and a digital memory 107 via a common signal line 104. One AD converter 105 is provided for each column, and an example of three columns is shown here, but the number of columns is a design item and is not limited to this example. Further, when providing AD converters per row, for example, one AD converter may be provided for two or more rows, or two or more AD converters may be provided for one row.
１０８はデジタル・アナログ変換器（ＤＡＣ）であり、グレイコード・バイナリ変換器１０９を介してグレイコードカウンタ１０３と接続され、同期して動作している。ＤＡＣ１０８からはＡＤ変換時に三角波が出力され、比較器１０６にて画素からのデータ１１０と比較される。デジタルメモリ１０７は選択的に水平デジタル出力線１１１に接続され、水平デジタル出力線１１１はグレイコード・バイナリコード変換器１１２を介して出力バッファ１１３に接続される。以上説明した各部材は半導体チップ上に形成され、出力バッファ１１３を介してセンサチップ外に出力される。 Reference numeral 108 denotes a digital / analog converter (DAC), which is connected to the Gray code counter 103 via the Gray code / binary converter 109 and operates synchronously. A triangular wave is output from the DAC 108 during AD conversion, and is compared with the data 110 from the pixel by the comparator 106. The digital memory 107 is selectively connected to the horizontal digital output line 111, and the horizontal digital output line 111 is connected to the output buffer 113 via the gray code / binary code converter 112. Each member described above is formed on the semiconductor chip and is output to the outside of the sensor chip via the output buffer 113.
各メモリは、不図示のスイッチを介して水平デジタル出力線１１１と接続されており、そのスイッチを一度に一つＯＮすることで選択的出力を行う。スイッチパルスは、アドレスをデコードする方法、もしくはデジタルシフトレジスタを用いて一列ずつ順次ONさせていく方法などがある。このようにして、デジタルメモリから水平デジタル信号線１１１への選択的出力が行われる。 Each memory is connected to the horizontal digital output line 111 via a switch (not shown), and performs selective output by turning on one of the switches at a time. The switch pulse includes a method of decoding an address or a method of sequentially turning on each column using a digital shift register. In this way, selective output from the digital memory to the horizontal digital signal line 111 is performed.
なお、本実施形態では列あたりにＡＤ変換器を一つ設けたが、たとえば画素一つあたりにＡＤ変換器を設けても良い。 In the present embodiment, one AD converter is provided for each column. However, for example, an AD converter may be provided for each pixel.
画素部１０２は行単位で走査され、それらの出力がそれぞれの比較器１０６の片側に入力される。その後ＤＡＣ１０８からカウンタ１０３に同期した三角波が出力され、同時にカウンタ１０３の値はすべてのデジタルメモリ１０７に分配される。比較器１０６は画素の出力の大小に応じた時刻に反転し、反転した信号をトリガとしてデジタルメモリ１０７にその時刻を保持することでＡＤ変換を行う。ＡＤ変換結果は水平デジタル出力線１１１を介してグレイコード・バイナリコード変換器１１２に渡され、そこでＣＰＵなど他のデジタル機器が扱うことができるバイナリコードに変換され、出力バッファ１１３から外部に出力される。カウンタは三角波が印加スタートした時刻からカウントを開始し、比較器が反転したときのカウント値がメモリに保持される。ＤＡＣを内蔵すると言うことはイメージセンサにおいては特に重要であり、特に好適に本実施形態の構成が用いられる。イメージセンサは微小なアナログ電圧を扱うために低ノイズ性が特に重要であり、画素からの信号を低ノイズでＡ／Ｄ変換することが要求される。 The pixel unit 102 is scanned in units of rows, and their outputs are input to one side of each comparator 106. Thereafter, a triangular wave synchronized with the counter 103 is output from the DAC 108, and at the same time, the value of the counter 103 is distributed to all the digital memories 107. The comparator 106 inverts the time according to the output level of the pixel, and performs AD conversion by holding the time in the digital memory 107 using the inverted signal as a trigger. The AD conversion result is passed to the gray code / binary code converter 112 via the horizontal digital output line 111, where it is converted into a binary code that can be handled by other digital devices such as a CPU, and output from the output buffer 113 to the outside. The The counter starts counting from the time when the triangular wave starts to be applied, and the count value when the comparator is inverted is held in the memory. The built-in DAC is particularly important in an image sensor, and the configuration of this embodiment is particularly preferably used. The image sensor is particularly important for low noise in order to handle a minute analog voltage, and is required to A / D convert a signal from a pixel with low noise.
また、今後三角波の周期を早め、ＡＤ変換の周期を早めるためにはさらなる低ノイズ化が求められ、ＤＡＣを内蔵し、ＤＡＣの出力端子を最短距離でＡＤ変換器に接続することが求められる。 Further, in order to advance the period of the triangular wave and the period of AD conversion in the future, further noise reduction is required, and it is required to incorporate a DAC and connect the output terminal of the DAC to the AD converter with the shortest distance.
グレイコードからバイナリコードへの変換回路を内蔵し、ＤＡＣを内蔵したことで、イメージセンサにおいて、グレイコードの長所である、低消費電力、低ノイズ性などの効果を得ながら、ＤＡＣの出力から比較器の入力部への外乱を最小におさえて正確なＡＤ変換を行うことが可能となる。 A built-in gray code-to-binary code conversion circuit and built-in DAC enable the image sensor to compare the output of the DAC while obtaining the advantages of the gray code, such as low power consumption and low noise. It is possible to perform accurate AD conversion while minimizing disturbance to the input section of the instrument.
また、内部にＤＡＣを内蔵することが可能となり、外部に必要とされるＤＡＣ周辺の部品点数削減の効果が得られる。 In addition, a DAC can be built in, and the effect of reducing the number of parts around the DAC required outside can be obtained.
また、グレイコードからバイナリコードへ変換してからチップ外にデータを渡すことで、外部のチップは本半導体装置の特殊性を全く意識することなく画像信号を得ることができ、ソフトウェアでのコード変換や外部ハードウェアによるコード変換などのオーバーヘッドを軽減することが可能となる。 In addition, by transferring the data from the gray code to the binary code and then transferring the data outside the chip, the external chip can obtain an image signal without being conscious of the special characteristics of this semiconductor device, and the code conversion by software And overhead such as code conversion by external hardware can be reduced.
センシング素子の画素が光電変換画素である場合の構成例を図５に示す。図５に示す画素はＣＭＯＳセンサの一画素を示している。 FIG. 5 shows a configuration example when the pixel of the sensing element is a photoelectric conversion pixel. The pixel shown in FIG. 5 represents one pixel of the CMOS sensor.
図５において、ＰＤはホトダイオード、Ｑ１はホトダイオードに蓄積された電荷をフローティングディフュージョン（ＦＤ）領域（浮遊拡散領域）に転送する転送用ＭＯＳトランジスタ、Ｑ２はＦＤ領域をリセットするリセット用ＭＯＳトランジスタ、Ｑ３は増幅用トランジスタ、Ｑ４は選択用ＭＯＳトランジスタである。 In FIG. 5, PD is a photodiode, Q1 is a transfer MOS transistor that transfers charges accumulated in the photodiode to a floating diffusion (FD) region (floating diffusion region), Q2 is a reset MOS transistor that resets the FD region, and Q3 is The amplifying transistor Q4 is a selection MOS transistor.
信号φＲＳＴをハイレベルとしてリセット用ＭＯＳトランジスタＱ２をオンしてＦＤ領域をリセットし、ノイズ信号Ｎとして選択トランジスタＱ４を介して出力する。そして、ホトダイオードＰＤに蓄積された電荷を信号φＴＸをハイレベルとして転送用ＭＯＳトランジスタＱ１を介してにＦＤ領域に読み出す。この浮遊拡散領域ＦＤの容量ＣFDにより信号電荷Ｑsig をＱsig ／ＣFDに電圧変換し、浮遊拡散領域ＦＤとゲートが接続される増幅用ＭＯＳトランジスタにより信号が増幅されて、選択用ＭＯＳトランジスタから信号Ｓを読み出す。信号ＳはＣＤＳ回路によりノイズ信号Ｎが減算処理される。このような画素が行列状に配されて図１の画素部１０２が構成される。行方向に配された一画素行の各画素は、転送用トランジスタＱ１のゲートが共通の転送線に接続され、リセット用トランジスタＱ２のゲートが共通のリセット線に接続され、選択用トランジスタＱ４のゲートが共通の選択線に接続され、不図示の垂直走査回路により、行ごとに順次、φＲＳＴ，φＴＸ，φＴが各行ごとに設けられたリセット線、転送線、選択線に印加されて、行ごとに信号転送動作、リセット動作、画素選択動作（信号出力動作）が制御される。なお、１つの増幅用トランジスタＱ３のゲートに複数の転送トランジスタを介して複数のホトダイオードを接続し、増幅用トランジスタ、リセット用トランジスタを共用するような構成としてもよい。 The signal φRST is set to the high level to turn on the reset MOS transistor Q2 to reset the FD region, and the noise signal N is output via the selection transistor Q4. Then, the charge accumulated in the photodiode PD is read out to the FD region through the transfer MOS transistor Q1 with the signal φTX set to the high level. The signal charge Q sig by capacitance C FD of the floating diffusion region FD and a voltage converted to Q sig / C FD, is a signal by the amplification MOS transistor the floating diffusion region FD and the gate is connected to the amplifier, the MOS transistor for selection Read signal S from. The signal S is subtracted from the noise signal N by the CDS circuit. Such pixels are arranged in a matrix to form the pixel portion 102 of FIG. In each pixel row arranged in the row direction, the gate of the transfer transistor Q1 is connected to the common transfer line, the gate of the reset transistor Q2 is connected to the common reset line, and the gate of the selection transistor Q4 Are connected to a common selection line, and φRST, φTX, and φT are sequentially applied to a reset line, a transfer line, and a selection line provided for each row by a vertical scanning circuit (not shown). A signal transfer operation, a reset operation, and a pixel selection operation (signal output operation) are controlled. A configuration may be adopted in which a plurality of photodiodes are connected to the gate of one amplifying transistor Q3 via a plurality of transfer transistors, and the amplifying transistor and the resetting transistor are shared.
本発明の第２の実施形態を図２を用いて説明する。本実施形態は前述の第一の実施形態と同等の効果を異なる構成で得るための例であり、異なる点は、バイナリカウンタ２０１がＤＡＣ１０８に直接接続され、共通信号線１０４へはバイナリ変換器２０２を介してデータが伝達されている点である。 A second embodiment of the present invention will be described with reference to FIG. This embodiment is an example for obtaining the same effect as the first embodiment with a different configuration. The difference is that the binary counter 201 is directly connected to the DAC 108, and the binary converter 202 is connected to the common signal line 104. This is a point where data is transmitted via the.
本発明の第３の実施形態を図３を用いて説明する。前述の実施形態１，２と異なる点は、本実施形態ではＤＡＣを必要としないＡＤＣ（アナログ・デジタル変換器）４０１を用いている点である。ＤＡＣを必要としないＡＤＣの例としては、たとえばMulti-Slope integrating AD Converterなどが挙げられる。ＡＤＣ４０１はトリガを上位ビット保持用デジタルメモリ４０２と下位ビット保持用デジタルメモリ４０３に伝達し、それら二つのメモリはそれぞれ上位ｍビットのグレイコードカウンタ４０４と下位ｎビットのグレイコードカウンタ４０５からの計数信号を保持する。メモリ４０２、４０３はそれぞれ変換器（１）４０６および変換器（２）４０７、バイナリコード上位ビット出力バッファおよびバイナリコード下位ビット出力バッファを介してバイナリデータとして外部に出力される。
画素からの信号はＡＤＣ４０１に渡されて、第一ステップで上位ｍビットの変換を荒く行いそのときのカウンタの値を上位用デジタルメモリ４０２に取り込み、第二のステップで下位ｎビットの変換を精細に行いそのときの値を下位用デジタルメモリ４０３に取り込む。バイナリデータであれば上位ビットと下位ビットを並べればそのままデコード可能であるが、グレイコードは二つをそのまま並べても意味をなさないので、上位ビットと下位ビットをそれぞれ変換回路４０６と４０７バイナリデータに変換してから出力する。
A third embodiment of the present invention will be described with reference to FIG. The difference from the first and second embodiments is that an ADC (analog / digital converter) 401 that does not require a DAC is used in this embodiment. An example of an ADC that does not require a DAC is, for example, a Multi-Slope integrating AD Converter. The ADC 401 transmits a trigger to the upper bit holding digital memory 402 and the lower bit holding digital memory 403, and these two memories are the count signals from the upper m-bit Gray code counter 404 and the lower n-bit Gray code counter 405, respectively. Hold. The memories 402 and 403 are output to the outside as binary data via the converter (1) 406 and converter (2) 407, the binary code upper bit output buffer and the binary code lower bit output buffer, respectively.
The signal from the pixel is passed to the ADC 401, the upper m bits are roughly converted in the first step, the counter value at that time is fetched into the upper digital memory 402, and the lower n bits are converted in the second step. The value at that time is taken into the lower-order digital memory 403. In the case of binary data, if the upper bits and the lower bits are arranged, it can be decoded as it is. However, since the gray code does not make sense if the two are arranged as they are, the upper bits and the lower bits are converted into the conversion circuits 406 and 407 binary data, respectively. Output after conversion.
上に説明した、上位ビットと下位ビットを分けて変換を行うことで、同一の変換速度を仮定した場合、高精度化を図ることが可能となる。その際に、内部で伝達されるコードをグレイコードとし、低ノイズ化をあわせて図ることで上記の手法の効果を最大限発揮させることができるようになる。 By performing the conversion by dividing the upper bits and the lower bits as described above, it is possible to achieve high accuracy when the same conversion speed is assumed. At that time, the code transmitted inside is a Gray code, and the noise can be reduced to achieve the maximum effect of the above method.
そのような場合、グレイコードからバイナリコードに変換する回路４０６と４０７を内蔵しない場合、外部においては上位のビットと下位のビット、二つについてコード変換を行わなくてはならず、上位のビットと下位のビットがどのように分割されているかを常に考慮しながらデコードを行わなくてはならない。また、その分割数の情報がなければデコードができないと言う状態も発生する。さらにたとえばソフトウェアで処理している場合は処理ステップが二倍になり、処理速度が低下する。 In such a case, if the circuits 406 and 407 for converting the Gray code to the binary code are not built in, the code conversion must be performed for the upper bit and the lower bit on the outside. Decoding must be performed while always considering how the lower bits are divided. In addition, there is a situation in which decoding cannot be performed without information on the number of divisions. Further, for example, when processing is performed by software, the processing steps are doubled, and the processing speed is reduced.
本実施形態のように、グレイコードからバイナリコードに変換する変換回路を内蔵することにより、上位ビットと下位ビットを分けて変換を行うＡＤ変換器内蔵型イメージセンサにおいても、撮像装置の外部からは内部のビット分割などを全く意識せずに普通のセンサとして使用することができ、また余分なハードウェア／ソフトウェアを外部に必要としないので処理速度や部品点数の面で有利である。 As in the present embodiment, by incorporating a conversion circuit that converts gray code to binary code, an AD converter built-in image sensor that performs conversion by dividing upper bits and lower bits from the outside of the imaging apparatus It can be used as a normal sensor without being conscious of internal bit division and the like, and extra hardware / software is not required externally, which is advantageous in terms of processing speed and the number of parts.
また、本実施形態では上位ｍビットと下位ｎビットと２分割したが、３分割以上の分割ＡＤ変換においても同じ効果を得ることができる。その際はカウンタ、メモリ、変換器などのセットを分割数に応じた数だけ用意すればよい。これは設計項目である。 Further, in this embodiment, the upper m bits and the lower n bits are divided into two, but the same effect can be obtained in divided AD conversion of three or more divisions. In that case, it is only necessary to prepare a set of counters, memories, converters, and the like according to the number of divisions. This is a design item.
また、本実施形態では上位ビットも下位ビットも両者ともグレイコードであつかったが、下位ビットもしくは上位ビットのグレイコード・バイナリコード変換回路を省略し、すべてをバイナリコードで扱うことも可能である。そうすることで、効果はある程度減少するが、付加回路の占める面積を極限まで抑えることをできる。 In this embodiment, both the upper bits and the lower bits are gray codes. However, the gray code / binary code conversion circuit for the lower bits or the upper bits can be omitted and all can be handled by binary codes. By doing so, the effect is reduced to some extent, but the area occupied by the additional circuit can be suppressed to the limit.
本発明の第４の実施形態を図４を用いて説明する。第３の実施形態と異なる点は、上位ビットと下位ビットのビット数がｎと、両者共通であることで、それによって内部の回路を簡略化していることである。５０１が上位ｎビットと下位ｎビットで共通に用いられるグレイコードカウンタで、それらの出力は上位用デジタルメモリ４０２と下位用デジタルメモリ４０３に分配されている。それらのデジタルメモリはスイッチ５０２を介してグレイコード・バイナリ変換器５０３に接続され、その変換結果はそれぞれｎビットずつのラッチ５０４と５０５に接続され、バイナリコード上位ビット出力バッファおよびバイナリコード下位ビット出力バッファを介してバイナリデータとして外部に出力される。 A fourth embodiment of the present invention will be described with reference to FIG. The difference from the third embodiment is that the number of upper bits and lower bits is n, which is common, thereby simplifying the internal circuit. A gray code counter 501 is commonly used for the upper n bits and the lower n bits, and outputs thereof are distributed to the upper digital memory 402 and the lower digital memory 403. These digital memories are connected to a Gray code / binary converter 503 through a switch 502, and the conversion result is connected to latches 504 and 505 each having n bits, and a binary code upper bit output buffer and a binary code lower bit output. It is output to the outside as binary data via the buffer.
まずは上位ビットを変換してから下位ビットを変換する点は実施形態３と同様だが、本実施形態ではビット長が同じなので同一のカウンタを用いている。また、上位ビットの変換結果と下位ビットの変換結果は別時刻に現れるので、スイッチで切り替えることで単一のグレイコード変換器を用いることができる。変換結果はそれぞれ上位ビット用、下位ビット用に分けられたラッチに渡されて、タイミングをそろえて外部に出力される。 First, the upper bits are converted and then the lower bits are converted as in the third embodiment. However, in this embodiment, the same counter is used because the bit length is the same. In addition, since the conversion result of the upper bit and the conversion result of the lower bit appear at different times, a single gray code converter can be used by switching with a switch. The conversion results are transferred to latches divided for upper bits and lower bits, respectively, and output to the outside at the same timing.
本実施形態の効果は実施形態３で得られる効果に加えてカウンタと変換器の内部の部品点数を減らすことができ、チップ面積の削減が可能となる。 In addition to the effect obtained in the third embodiment, the effect of the present embodiment can reduce the number of parts inside the counter and the converter, and the chip area can be reduced.
また部品点数の削減を行いたい場合、デジタルメモリ側では上位ビット、下位ビットの区別を行わず、まず上位ビットを変換した後それをバイナリ信号に変換して外部へ出力し、その後下位ビットを変換しそれをバイナリ信号に変換して外部に出力することもできる。 If you want to reduce the number of parts, the upper bit and lower bit are not distinguished on the digital memory side. First, the upper bit is converted, then converted to a binary signal and output to the outside, and then the lower bit is converted. It can be converted into a binary signal and output to the outside.
図６に基づいて、本発明に係わる撮像素子をスチルカメラに適用した場合の一実施形態について詳述する。 Based on FIG. 6, an embodiment in which the image sensor according to the present invention is applied to a still camera will be described in detail.
図６は、本発明に係わる撮像素子を「スチルビデオカメラ」に適用した場合を示すブロック図である。 FIG. 6 is a block diagram showing a case where the image sensor according to the present invention is applied to a “still video camera”.
図６において、２１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２１０２は被写体の光学像を撮像素子２１０４に結像させるレンズ、２１０３はレンズ２１０２を通った光量を可変するための絞り、２１０４はレンズ２１０２で結像された被写体を画像信号として取り込むための撮像素子、２１０７は出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、２１０８は撮像素子２１０４、撮像信号処理回路２１０５、信号処理部２１０７に、各種タイミング信号を出力するタイミング発生部、２１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、２１１０は画像データを一時的に記憶する為のメモリ部、２１１１は記録媒体に記録または読み出しを行うためのインターフェース部、２１１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、２１１３は外部コンピュータ等と通信する為のインターフェース部である。 In FIG. 6, reference numeral 2101 denotes a barrier that doubles as a lens protect and main switch, 2102 denotes a lens that forms an optical image of a subject on the image sensor 2104, 2103 denotes an aperture for changing the amount of light passing through the lens 2102, and 2104 denotes a lens An image sensor for capturing the subject imaged in the image 2102 as an image signal, 2107 is a signal processing unit for performing various corrections on the output image data and compressing the data, 2108 is an image sensor 2104, and an image signal processing circuit 2105. A timing generation unit that outputs various timing signals to the signal processing unit 2107, 2109 is an overall control / arithmetic unit that controls various operations and the entire still video camera, and 2110 is a memory unit for temporarily storing image data, 2111 is an interface for performing recording or reading on a recording medium , 2112 removable recording medium such as a semiconductor memory for recording or reading of the image data, the 2113 is an interface unit for communicating with an external computer or the like.
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。 Next, the operation of the still video camera at the time of shooting in the above configuration will be described.
バリア２１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更に撮像系回路の電源がオンされる。 When the barrier 2101 is opened, the main power supply is turned on, the control system power supply is turned on, and the imaging system circuit power supply is turned on.
それから、露光量を制御する為に、全体制御・演算部２１０９は絞り２１０３を開放にし、撮像素子２１０４から出力された信号は信号処理部２１０７に入力される。そのデータを基に露出の演算を全体制御・演算部２１０９で行う。 Then, in order to control the exposure amount, the overall control / calculation unit 2109 opens the aperture 2103, and the signal output from the image sensor 2104 is input to the signal processing unit 2107. Based on the data, exposure calculation is performed by the overall control / calculation unit 2109.
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０９は絞りを制御する。
次に、撮像素子２１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部２１０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。
The brightness is determined based on the result of the photometry, and the overall control / calculation unit 2109 controls the aperture according to the result.
Next, based on the signal output from the image sensor 2104, the high-frequency component is extracted and the distance to the subject is calculated by the overall control / calculation unit 2109. Thereafter, the lens is driven to determine whether or not it is in focus. When it is determined that the lens is not in focus, the lens is driven again to perform distance measurement. Then, after the in-focus state is confirmed, the main exposure starts.
露光が終了すると、撮像素子２１０４から出力された画像信号は、信号処理部２１０７を通り全体制御・演算部２１０９によりメモリ部２１１０に書き込まれる。 When the exposure is completed, the image signal output from the image sensor 2104 passes through the signal processing unit 2107 and is written into the memory unit 2110 by the overall control / calculation unit 2109.
その後、メモリ部１０に蓄積されたデータは、全体制御・演算部２１０９の制御により記録媒体制御Ｉ／Ｆ部２１１１を通り半導体メモリ等の着脱可能な記録媒体２１１２に記録される。 Thereafter, the data stored in the memory unit 10 is recorded on a removable recording medium 2112 such as a semiconductor memory through the recording medium control I / F unit 2111 under the control of the overall control / arithmetic unit 2109.
また、外部Ｉ／Ｆ部２１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。 Further, the image may be processed by inputting directly to a computer or the like through the external I / F unit 2113.
本発明は、該センシング素子の列ごとにＡＤ変換器が設けられた撮像素子、特にセンシング素子として光電変換画素を用いる撮像素子に用いられる。本発明に係わる撮像素子はスチルカメラ、ビデオカメラ等の撮像システム用の撮像素子として用いることができる。 The present invention is used for an image pickup device in which an AD converter is provided for each row of the sensing elements, particularly for an image pickup device using photoelectric conversion pixels as the sensing elements. The imaging device according to the present invention can be used as an imaging device for an imaging system such as a still camera or a video camera.
１０１ 画素
１０２ 画素部（画素エリア）
１０３ グレイコードカウンタ
１０４ 共通信号線
１０５ ＡＤ変換器
１０６ 比較器
１０７ デジタルメモリ
１０８ デジタル・アナログ変換器（ＤＡＣ）
１０９ グレイコード・バイナリ変換器
１１０ 画素からのデータ
１１１ 水平デジタル出力線１１１
１１２ グレイコード・バイナリコード変換器
１１３ 出力バッファ
２０１ バイナリカウンタ
２０２ バイナリ・グレイコード変換器
４０１ アナログ・デジタル変換器
４０２ 上位ビット保持用デジタルメモリ
４０３ 下位ビット保持用デジタルメモリ
４０４ 上位ｍビットのグレイコードカウンタ
４０５ 下位ｎビットのグレイコードカウンタ
４０６，４０７ 変換器
５０１ グレイコードカウンタ
５０２ スイッチ
５０３ グレイコード・バイナリ変換器
５０４，５０５ ラッチ
101 pixels 102 pixels (pixel area)
103 Gray Code Counter 104 Common Signal Line 105 AD Converter 106 Comparator 107 Digital Memory 108 Digital / Analog Converter (DAC)
109 Gray code binary converter 110 Data from pixel 111 Horizontal digital output line 111
112 Gray Code / Binary Code Converter 113 Output Buffer 201 Binary Counter 202 Binary Gray Code Converter 401 Analog / Digital Converter 402 Digital Memory for Holding Upper Bits 403 Digital Memory for Holding Lower Bits 404 Upper Gray Bit Counter 405 Lower n-bit Gray code counter 406, 407 Converter 501 Gray code counter 502 Switch 503 Gray code binary converter 504, 505 Latch
Claims (10)
デジタルカウンタと、前記デジタルカウンタの値がバイナリコードで入力されるＤＡ変換器とを有し、
前記ＡＤ変換器は、前記ＤＡ変換器の出力と一列の複数のセンシング素子から順次出力される信号とを比較する比較器と、前記比較器からのデジタル信号をトリガとして、前記デジタルカウンタの値をグレイコードで記憶するデジタルメモリとを含むことを特徴とする撮像素子。 In an imaging device in which sensing elements are arranged in a matrix and an AD converter is provided for each column of the sensing elements,
A digital counter, and a DA converter to which the value of the digital counter is input in binary code,
The AD converter compares the output of the DA converter with a signal sequentially output from a plurality of sensing elements in a row, and uses the digital signal from the comparator as a trigger to set the value of the digital counter An image pickup device comprising: a digital memory storing gray code.
デジタルカウンタと、一列の複数のセンシング素子から順次出力されるアナログ信号をバイナリコードでデジタル信号に変換するＡＤ変換器と、前記ＡＤ変換器からのデジタル信号をトリガとして、前記デジタルカウンタの値をグレイコードで記憶するデジタルメモリと、を含むことを特徴とする撮像素子。 In an imaging device in which sensing elements are arranged in a matrix and an AD converter is provided for each column of the sensing elements,
A digital counter, an AD converter that converts analog signals sequentially output from a plurality of sensing elements in a row into a digital signal using a binary code, and a digital signal from the AD converter as a trigger, the value of the digital counter is gray An image pickup device comprising: a digital memory that stores the code.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004163217A JP4423111B2 (en) | 2004-06-01 | 2004-06-01 | Imaging device and imaging system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004163217A JP4423111B2 (en) | 2004-06-01 | 2004-06-01 | Imaging device and imaging system |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005347931A true JP2005347931A (en) | 2005-12-15 |
| JP2005347931A5 JP2005347931A5 (en) | 2008-12-04 |
| JP4423111B2 JP4423111B2 (en) | 2010-03-03 |
Family
ID=35499920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004163217A Expired - Fee Related JP4423111B2 (en) | 2004-06-01 | 2004-06-01 | Imaging device and imaging system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4423111B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7623056B2 (en) | 2007-07-06 | 2009-11-24 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| US7671317B2 (en) | 2007-07-25 | 2010-03-02 | Panasonic Corporation | Physical quantity detecting apparatus and method for driving the same |
| JP2011004092A (en) * | 2009-06-17 | 2011-01-06 | Sharp Corp | A/d conversion apparatus, solid-state image capturing apparatus and electronic information device |
| JP2011512764A (en) * | 2008-02-22 | 2011-04-21 | セーエスエーエム サントル スイス ドュレクトロニック エ ドゥ ミクロテクニック エスアー ルシェルシュ エ デヴロプマン | Contrast measurement visual sensor and contrast measurement method |
| JP2011234326A (en) * | 2010-04-30 | 2011-11-17 | Sony Corp | Column a/d converter, column a/d conversion method, solid state imaging device and camera system |
| JP2012191359A (en) * | 2011-03-09 | 2012-10-04 | Sony Corp | A/d conversion device, a/d conversion method and program |
| US8525092B2 (en) | 2010-02-04 | 2013-09-03 | Olympus Corporation | Data processing method and solid-state image pickup device |
| US8885081B2 (en) | 2009-09-01 | 2014-11-11 | Olympus Corporation | A/D converter and solid-state imaging apparatus |
| US8917337B2 (en) | 2011-06-14 | 2014-12-23 | Olympus Corporation | AD conversion circuit and imaging apparatus |
| US9313425B2 (en) | 2012-06-07 | 2016-04-12 | Olympus Corporation | Image pickup device |
| JP2017079452A (en) * | 2015-10-22 | 2017-04-27 | キヤノン株式会社 | Solid imaging device |
| KR101758602B1 (en) * | 2016-08-04 | 2017-07-17 | 삼성전자주식회사 | Counter Circuit, Device Including the Same, and Counting Method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017183117A1 (en) * | 2016-04-19 | 2017-10-26 | オリンパス株式会社 | A/d converter, solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
-
2004
- 2004-06-01 JP JP2004163217A patent/JP4423111B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7623056B2 (en) | 2007-07-06 | 2009-11-24 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| US7671317B2 (en) | 2007-07-25 | 2010-03-02 | Panasonic Corporation | Physical quantity detecting apparatus and method for driving the same |
| US8039781B2 (en) | 2007-07-25 | 2011-10-18 | Panasonic Corporation | Physical quantity detecting apparatus and method for driving the same |
| JP2011512764A (en) * | 2008-02-22 | 2011-04-21 | セーエスエーエム サントル スイス ドュレクトロニック エ ドゥ ミクロテクニック エスアー ルシェルシュ エ デヴロプマン | Contrast measurement visual sensor and contrast measurement method |
| JP2011004092A (en) * | 2009-06-17 | 2011-01-06 | Sharp Corp | A/d conversion apparatus, solid-state image capturing apparatus and electronic information device |
| US8885081B2 (en) | 2009-09-01 | 2014-11-11 | Olympus Corporation | A/D converter and solid-state imaging apparatus |
| US8525092B2 (en) | 2010-02-04 | 2013-09-03 | Olympus Corporation | Data processing method and solid-state image pickup device |
| US9019138B2 (en) | 2010-04-30 | 2015-04-28 | Sony Corporation | Column A/D converter, column A/D conversion method, solid-state imaging element and camera system |
| JP2011234326A (en) * | 2010-04-30 | 2011-11-17 | Sony Corp | Column a/d converter, column a/d conversion method, solid state imaging device and camera system |
| US9473722B2 (en) | 2010-04-30 | 2016-10-18 | Sony Corporation | Column A/D converter, column A/D conversion method, solid-state imaging element and camera system |
| JP2012191359A (en) * | 2011-03-09 | 2012-10-04 | Sony Corp | A/d conversion device, a/d conversion method and program |
| US8917337B2 (en) | 2011-06-14 | 2014-12-23 | Olympus Corporation | AD conversion circuit and imaging apparatus |
| US9313425B2 (en) | 2012-06-07 | 2016-04-12 | Olympus Corporation | Image pickup device |
| JP2017079452A (en) * | 2015-10-22 | 2017-04-27 | キヤノン株式会社 | Solid imaging device |
| KR101758602B1 (en) * | 2016-08-04 | 2017-07-17 | 삼성전자주식회사 | Counter Circuit, Device Including the Same, and Counting Method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4423111B2 (en) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7786921B2 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
| US11064147B2 (en) | Solid-state image pickup device, signal processing method for the same, and image pickup apparatus using the same | |
| JP5347341B2 (en) | Solid-state imaging device, imaging device, electronic device, AD conversion device, AD conversion method | |
| JP3904111B2 (en) | Solid-state imaging device and signal processing method thereof | |
| JP5375277B2 (en) | Solid-state imaging device, imaging device, electronic device, AD conversion device, AD conversion method | |
| JP4423112B2 (en) | Solid-state imaging device and imaging system | |
| JP4786631B2 (en) | Solid-state imaging device, imaging device | |
| US7859447B2 (en) | Image processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus | |
| JP5734121B2 (en) | Solid-state imaging device | |
| JP5256874B2 (en) | Solid-state imaging device and camera system | |
| JP2006197393A (en) | Solid-state imaging device, driving method thereof and camera | |
| US9124834B2 (en) | Solid-state image sensing device having signal holding circuits for holding image digital signals converted by analog-digital converters | |
| JP2012165168A (en) | Semiconductor device, physical information acquisition apparatus and signal readout method | |
| JP4423111B2 (en) | Imaging device and imaging system | |
| US7777798B2 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| JP4928068B2 (en) | Imaging apparatus and imaging system | |
| JP4551588B2 (en) | Imaging apparatus and imaging system | |
| JP4403402B2 (en) | AD conversion method, AD conversion apparatus, physical information acquisition method, and physical information acquisition apparatus | |
| JP2010057019A (en) | Imaging element, and imaging apparatus | |
| JP2005020382A (en) | Solid-state image pickup unit and its driving method | |
| JP2002083292A (en) | Image signal processor | |
| TWI842041B (en) | Solid-state imaging device, driving method for solid-state imaging device, and electronic equipment | |
| JP2008154292A (en) | Imaging apparatus and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070530 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090407 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4423111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |