JP2005333796A - Switching power supply circuit and semiconductor integrating the same - Google Patents

Switching power supply circuit and semiconductor integrating the same Download PDF

Info

Publication number
JP2005333796A
JP2005333796A JP2005111436A JP2005111436A JP2005333796A JP 2005333796 A JP2005333796 A JP 2005333796A JP 2005111436 A JP2005111436 A JP 2005111436A JP 2005111436 A JP2005111436 A JP 2005111436A JP 2005333796 A JP2005333796 A JP 2005333796A
Authority
JP
Japan
Prior art keywords
circuit
power supply
switching power
output
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005111436A
Other languages
Japanese (ja)
Inventor
Masahito Yoshida
雅人 吉田
Takashi Ryu
隆 龍
Kazuyuki Moritake
一之 森竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005111436A priority Critical patent/JP2005333796A/en
Publication of JP2005333796A publication Critical patent/JP2005333796A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power supply circuit in which a negative-feedback operation is stabilized with a small capacitance that can be mounted to a semiconductor integrated circuit, and to provide its manufacturing cost can be reduced. <P>SOLUTION: A switching power supply circuit is provided with a switched capacitor circuit 19 between a power supply output terminal 12 for delivering DC output voltages and the input of an error-magnifying circuit 16. Comparison is made, between the output signals and reference signals from the error magnifying circuit 16 for amplifying errors between DC output voltage and the reference voltage in a pulse width modulation circuit 15, and a voltage transforming portion 12 performs on/off operations continuously, in response to input voltages with a predetermined period by the output signals of the pulse width modulation circuit 15. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はスイッチング電源回路に関するものであって、特に半導体装置内に集積化可能なスイッチング電源回路に関するものである。   The present invention relates to a switching power supply circuit, and more particularly to a switching power supply circuit that can be integrated in a semiconductor device.

近年、携帯電話やデジタルスチルカメラ等の携帯型電子機器において、さらなる小型化・軽量化・低コスト化が求められており、これらの携帯型電子機器の電源回路としては、半導体集積回路により構成されたスイッチング電源回路が用いられている。図7は従来技術によるスイッチング電源回路の構成を示すブロック図である。   In recent years, there has been a demand for further reduction in size, weight, and cost of portable electronic devices such as mobile phones and digital still cameras. The power supply circuit of these portable electronic devices is constituted by a semiconductor integrated circuit. A switching power supply circuit is used. FIG. 7 is a block diagram showing a configuration of a conventional switching power supply circuit.

以下、図面を参照しながら従来技術によるスイッチング電源回路について説明する。
図7に示した従来のスイッチング電源回路は、直流電圧が入力される電源入力端子1と所定の直流出力電圧を出力する出力端子2とが電圧変換部3に設けられており、電圧変換部3がパワートランジスタ53、コイル54、ダイオード55及び出力平滑コンデンサ56で構成されている。また、このスイッチング電源回路には、プリドライブ回路4、パルス幅変調回路5、誤差増幅回路6、基準電圧を発生する基準電圧回路7、基準信号を発生する基準信号発生回路8、及び出力電圧設定抵抗50,51が設けられている。なお、誤差増幅回路6の入出力間にはコンデンサ52が接続されている。このように構成された従来のスイッチング電源回路は、負帰還動作により出力端子2から安定した直流出力電圧が出力される。
特許第3190914号明細書
A conventional switching power supply circuit will be described below with reference to the drawings.
In the conventional switching power supply circuit shown in FIG. 7, the voltage conversion unit 3 includes a power supply input terminal 1 to which a DC voltage is input and an output terminal 2 that outputs a predetermined DC output voltage. Consists of a power transistor 53, a coil 54, a diode 55, and an output smoothing capacitor 56. The switching power supply circuit includes a pre-drive circuit 4, a pulse width modulation circuit 5, an error amplification circuit 6, a reference voltage circuit 7 that generates a reference voltage, a reference signal generation circuit 8 that generates a reference signal, and an output voltage setting. Resistors 50 and 51 are provided. A capacitor 52 is connected between the input and output of the error amplifier circuit 6. The conventional switching power supply circuit configured as described above outputs a stable DC output voltage from the output terminal 2 by the negative feedback operation.
Japanese Patent No. 3190914

図7のように構成された従来のスイッチング電源回路における負帰還動作について図8を用いて説明する。図8は、前述のように構成された従来のスイッチング電源回路における利得と位相との関係を示す周波数特性図である。   A negative feedback operation in the conventional switching power supply circuit configured as shown in FIG. 7 will be described with reference to FIG. FIG. 8 is a frequency characteristic diagram showing the relationship between gain and phase in the conventional switching power supply circuit configured as described above.

従来のスイッチング電源回路において、直流出力電圧が出力電圧設定抵抗50及び51により分圧されて、直流出力電圧に比例した検出電圧が検出される。この検出電圧と基準電圧回路7からの基準電圧が誤差増幅回路6において比較される。検出電圧が基準電圧より高いとき、誤差増幅回路6の出力電圧は低下する。低下した誤差増幅回路6の出力電圧は、パルス幅変調回路5に入力され、基準信号発生回路8の基準信号と比較される。この場合には、誤差増幅回路6の出力電圧が基準信号発生回路8の基準信号より低くなるため、パルス幅変調回路5は電圧変換部3のパワートランジスタ53の導通時間が短くなるパルス信号を、プリドライブ回路4を介して電圧変換部3に出力する。この結果、電圧変換部3の電源出力端子2に発生する直流出力電圧は低下する。   In the conventional switching power supply circuit, the DC output voltage is divided by the output voltage setting resistors 50 and 51, and a detection voltage proportional to the DC output voltage is detected. The detected voltage and the reference voltage from the reference voltage circuit 7 are compared in the error amplifier circuit 6. When the detection voltage is higher than the reference voltage, the output voltage of the error amplification circuit 6 decreases. The lowered output voltage of the error amplifier circuit 6 is input to the pulse width modulation circuit 5 and compared with the reference signal of the reference signal generation circuit 8. In this case, since the output voltage of the error amplification circuit 6 becomes lower than the reference signal of the reference signal generation circuit 8, the pulse width modulation circuit 5 outputs a pulse signal that shortens the conduction time of the power transistor 53 of the voltage conversion unit 3, The voltage is output to the voltage converter 3 via the predrive circuit 4. As a result, the DC output voltage generated at the power output terminal 2 of the voltage conversion unit 3 decreases.

一方、検出電圧が基準電圧より低いとき誤差増幅回路6の出力電圧は上昇する。上昇した誤差増幅回路6の出力電圧は、パルス幅変調回路5に入力され、基準信号発生回路8の基準信号と比較される。この場合には、誤差増幅回路6の出力電圧が基準信号発生回路8の基準信号より高くなるため、パルス幅変調回路5はパワートランジスタ53の導通時間が長くなるパルス信号を出力する。この結果、電圧変換部3の出力端子2に発生する直流出力電圧は上昇する。このようにスイッチング電源回路は、直流出力電圧の検出電圧と、基準電圧との誤差が小さくなるように直流出力電圧をレベル制御する負帰還動作を行って、直流出力電圧が所定の値になるように安定化される。   On the other hand, when the detection voltage is lower than the reference voltage, the output voltage of the error amplifier circuit 6 rises. The increased output voltage of the error amplification circuit 6 is input to the pulse width modulation circuit 5 and compared with the reference signal of the reference signal generation circuit 8. In this case, since the output voltage of the error amplification circuit 6 becomes higher than the reference signal of the reference signal generation circuit 8, the pulse width modulation circuit 5 outputs a pulse signal that increases the conduction time of the power transistor 53. As a result, the DC output voltage generated at the output terminal 2 of the voltage converter 3 increases. As described above, the switching power supply circuit performs the negative feedback operation for level-controlling the DC output voltage so that the error between the detection voltage of the DC output voltage and the reference voltage becomes small, so that the DC output voltage becomes a predetermined value. To be stabilized.

以下、負帰還動作の安定性について、図7及び図8を用い説明する。図7において、誤差増幅回路6の入出力間にはコンデンサ52が接続されている。このコンデンサ52は帰還容量として機能し、誤差増幅回路6は積分型の増幅回路となる。図8において、帰還容量が異なった場合の2つの周波数特性曲線を示し、利得・位相特性1は利得・位相特性2より帰還容量を大きく設定した場合を示す特性図である。
以下、誤差増幅回路6の入出力間の帰還容量が小さく、図8において破線で示す利得・位相特性2の場合について説明する。この場合、カットオフ周波数fc(ポールP2)以下の周波数では、裸利得(負帰還をしない状態の利得)で増幅動作を行う。一方、カットオフ周波数fc(ポールP2)を超える周波数では周波数が高くなるにしたがい−6dB/オクターブの割合で利得が低下している。誤差増幅回路6の利得が0dB(1倍の増幅度)になる周波数をゼロクロス周波数fz0とすると、このゼロクロス周波数fz0においてはキャパシタンスC2(帰還容量)を有するコンデンサ52のインピーダンス1/(2π×fz0×C2)と誤差増幅回路6の入力に接続される入力抵抗Ziの値が等しくなっている。このゼロクロス周波数fz0より高い周波数の時には、誤差増幅回路6は減衰器として機能する。ここで誤差増幅回路6の入力に接続される入力抵抗Ziは、抵抗50,51との並列抵抗で考えれば良いので、利得・位相特性2の場合のゼロクロス周波数fz0は下記式(1)で表すことができる。
Hereinafter, the stability of the negative feedback operation will be described with reference to FIGS. In FIG. 7, a capacitor 52 is connected between the input and output of the error amplifier circuit 6. The capacitor 52 functions as a feedback capacitor, and the error amplifier circuit 6 is an integral amplifier circuit. FIG. 8 shows two frequency characteristic curves when the feedback capacitance is different, and the gain / phase characteristic 1 is a characteristic diagram showing a case where the feedback capacitance is set larger than the gain / phase characteristic 2.
Hereinafter, the case where the feedback capacitance between the input and output of the error amplifier circuit 6 is small and the gain / phase characteristic 2 is indicated by a broken line in FIG. In this case, at a frequency equal to or lower than the cut-off frequency fc (pole P2), an amplification operation is performed with a bare gain (gain without negative feedback). On the other hand, at frequencies exceeding the cut-off frequency fc (pole P2), the gain decreases at a rate of -6 dB / octave as the frequency increases. Assuming that the frequency at which the gain of the error amplifying circuit 6 becomes 0 dB (1 degree of amplification) is the zero cross frequency fz0, the impedance 1 / (2π × fz0 ×) of the capacitor 52 having the capacitance C2 (feedback capacitance) at the zero cross frequency fz0. The value of the input resistance Zi connected to the input of the error amplifying circuit 6 is equal to C2). When the frequency is higher than the zero cross frequency fz0, the error amplifying circuit 6 functions as an attenuator. Here, since the input resistance Zi connected to the input of the error amplifier circuit 6 can be considered as a parallel resistance with the resistors 50 and 51, the zero cross frequency fz0 in the case of the gain / phase characteristic 2 is expressed by the following formula (1). be able to.

fz0=1/(2π×Zi×C2) (1)   fz0 = 1 / (2π × Zi × C2) (1)

一方、電圧変換部3におけるインダクタンスL1を有するコイル54とキャパシタンスC1を有する出力平滑コンデンサ56で決定される共振周波数fLにおいて、2次のLCフィルターが生成される。共振周波数fLを下記式(2)に示す。   On the other hand, a second-order LC filter is generated at the resonance frequency fL determined by the coil 54 having the inductance L1 and the output smoothing capacitor 56 having the capacitance C1 in the voltage converter 3. The resonance frequency fL is shown in the following formula (2).

fL=1/(2π×√(L1×C1)) (2)   fL = 1 / (2π × √ (L1 × C1)) (2)

この利得特性と位相特性が図8に破線で示す利得・位相特性2である。図8においては、利得がゼロdBになる周波数をゼロクロス周波数fz0として表示している。
位相特性は、カットオフ周波数fc(ポールP2)の1/10より大きな周波数になると、位相が進み始めて、カットオフ周波数fcでは45°の進み位相になり、カットオフ周波数fc(ポールP2)の10倍の周波数では略90°の進み位相となる。
上記の利得・位相特性2に示すような特性を有し、共振周波数fLがゼロクロス周波数fz0より小さいと、以下のような問題が生じる。
パルス幅変調回路5は、基準信号発生回路8の出力信号と、誤差増幅回路6の出力信号とを比較した比較誤差に応じてパルス幅を制御するPWM信号を生成する。そのPWM信号をプリドライブするプリドライブ回路4を介してパワートランジスタ53をチョッピング動作させる。このとき生じたチョッピング信号が、電圧変換部3を構成するコイル54とコンデンサ56によって平滑された直流出力電圧に変換される。チョッピン動作を行った際に共振周波数fLの周波数でリンギング現象が生じる。このリンギング現象で生じたリンギング信号は、誤差増幅回路6において更に増幅される。そして、パルス幅変調回路5は、増幅したリンギング信号と基準信号とを比較して、チョッピング信号を生成することになる。従って、チョッピング動作する度にリンギング現象を起こすと、発振現象と類似した現象を起こすことになり、回路全体の動作が不安定になる。
This gain characteristic and phase characteristic are the gain / phase characteristic 2 shown by the broken line in FIG. In FIG. 8, the frequency at which the gain becomes zero dB is displayed as the zero cross frequency fz0.
The phase characteristic starts to advance when the frequency is greater than 1/10 of the cutoff frequency fc (pole P2), and reaches a leading phase of 45 ° at the cutoff frequency fc, which is 10 times the cutoff frequency fc (pole P2). At double frequency, the lead phase is approximately 90 °.
When the gain / phase characteristic 2 has the characteristics as described above and the resonance frequency fL is smaller than the zero cross frequency fz0, the following problems occur.
The pulse width modulation circuit 5 generates a PWM signal for controlling the pulse width in accordance with a comparison error obtained by comparing the output signal of the reference signal generation circuit 8 and the output signal of the error amplification circuit 6. The power transistor 53 is chopped by the predrive circuit 4 that predrives the PWM signal. The chopping signal generated at this time is converted into a DC output voltage smoothed by the coil 54 and the capacitor 56 constituting the voltage converter 3. When the chopping operation is performed, a ringing phenomenon occurs at the resonance frequency fL. The ringing signal generated by this ringing phenomenon is further amplified in the error amplification circuit 6. The pulse width modulation circuit 5 compares the amplified ringing signal with the reference signal to generate a chopping signal. Therefore, if the ringing phenomenon occurs every time the chopping operation is performed, a phenomenon similar to the oscillation phenomenon occurs, and the operation of the entire circuit becomes unstable.

この問題を解決するためには、コンデンサ52のキャパシタンスC2を大きく設定し、ゼロクロス周波数をfz0からfz1へと低い周波数に変更し、fz1<fLが成立するように、図8に実線により示した位相・利得特性1のように設定する。図8に示すような位相・利得特性1であれば、誤差増幅回路6は共振周波数fL時の利得が0dB以下、即ち減衰器として機能している。このため、負帰還経路の回路動作の安定化が図られている。負帰還動作の安定化を目的とし、例えば日本国の特許第3190914号明細書には、その図7に誤差増幅回路の入出間に位相補正回路を設けた積分型誤差増幅回路を構成したものが開示されている。   In order to solve this problem, the capacitance C2 of the capacitor 52 is set large, the zero cross frequency is changed from fz0 to fz1, and the phase shown by the solid line in FIG. 8 is established so that fz1 <fL is established. • Set as gain characteristic 1. If the phase / gain characteristic 1 is as shown in FIG. 8, the error amplification circuit 6 has a gain of 0 dB or less at the resonance frequency fL, that is, functions as an attenuator. For this reason, the circuit operation of the negative feedback path is stabilized. For the purpose of stabilizing the negative feedback operation, for example, Japanese Patent No. 3190914 includes an integration type error amplification circuit in which a phase correction circuit is provided between the input and output of the error amplification circuit in FIG. It is disclosed.

しかしながら、携帯電話やデジタルスチルカメラなどの携帯型機器内で使用される半導体集積回路には小型化・軽量化と同時に高速に情報処理を可能にする高速化が求められ、更に低コスト化も求められている。したがって、スイッチング電源回路においても小型化・軽量化、高速化、及び低コスト化が必要とされている。スイッチング電源回路において、出力負荷電流と部品の実装スペースの制約から一般的にコイル54のインダクタンスL1は47μH以下であり、出力平滑コンデンサ56のキャパシタンスC1も47μF以下である。これにより、共振周波数fLは4KHz程度になる。また、従来のスイッチング電源回路の負帰還動作を安定化するため、積分型誤差増幅回路でのゼロクロス周波数fz1には、fz1<4kHzの関係が必要である。   However, semiconductor integrated circuits used in portable devices such as mobile phones and digital still cameras are required to be smaller and lighter, and at the same time be faster to enable high-speed information processing. It has been. Therefore, switching power supply circuits are also required to be reduced in size, weight, speed, and cost. In a switching power supply circuit, the inductance L1 of the coil 54 is generally 47 μH or less and the capacitance C1 of the output smoothing capacitor 56 is 47 μF or less because of restrictions on output load current and component mounting space. Thereby, the resonance frequency fL becomes about 4 KHz. Further, in order to stabilize the negative feedback operation of the conventional switching power supply circuit, the zero cross frequency fz1 in the integral type error amplifier circuit needs to have a relationship of fz1 <4 kHz.

例えば、誤差増幅回路6の入力抵抗Ziの値を100kΩ程度とすると、式(1)より、コンデンサ52のキャパシタンスC2は400pF程度となり、非常に大きな帰還容量が必要となる。半導体集積回路へ搭載可能なキャパシタンスは、一般的に最大でも50pFである。それより大きな容量の場合にはパッケージの外部に接続する構成が採用される。従って、このような大きな帰還容量はスイッチング電源回路を集積化した半導体集積回路において外付け部品の増加を招くという問題がある。
また、回路全体を安定動作させるためには、周波数の高い領域で利得特性を低下させる必要があるため、高域周波数の領域での過渡的な応答性が劣化するという問題も発生する。
更に、出力負荷電流や部品スペースが携帯型電子機器毎に異なり、コイル54のインダクタンスL1と出力平滑コンデンサ56のキャパシタンスC1が電子機器毎に変更されるため、共振周波数fLが電子機器毎に異なっている。従って、帰還容量を電子機器毎に最適化する必要があるため、最適化した半導体集積回路を開発する時間が電子機器の開発期間を遅らせる要因となっていた。
本発明は、前述の従来技術によるスイッチング電源回路における問題を解決することを目的として、半導体集積回路への搭載が可能な小さなキャパシタンスで負帰還動作を安定化し、製造コストを低減することが可能なスイッチング電源回路を提供することを目的とする。
For example, if the value of the input resistance Zi of the error amplifier circuit 6 is about 100 kΩ, the capacitance C2 of the capacitor 52 is about 400 pF from equation (1), and a very large feedback capacitance is required. The capacitance that can be mounted on the semiconductor integrated circuit is generally at most 50 pF. In the case of a larger capacity, a configuration for connecting to the outside of the package is adopted. Therefore, such a large feedback capacity has a problem that an external component is increased in a semiconductor integrated circuit in which a switching power supply circuit is integrated.
In addition, in order to stably operate the entire circuit, it is necessary to lower the gain characteristics in a high frequency region, which causes a problem that transient response in a high frequency region is deteriorated.
Furthermore, since the output load current and the component space are different for each portable electronic device, and the inductance L1 of the coil 54 and the capacitance C1 of the output smoothing capacitor 56 are changed for each electronic device, the resonance frequency fL is different for each electronic device. Yes. Accordingly, since it is necessary to optimize the feedback capacity for each electronic device, the time for developing the optimized semiconductor integrated circuit has been a factor for delaying the development period of the electronic device.
In order to solve the problems in the above-described conventional switching power supply circuit, the present invention can stabilize the negative feedback operation with a small capacitance that can be mounted on a semiconductor integrated circuit, and can reduce the manufacturing cost. An object is to provide a switching power supply circuit.

上記の目的を達成するために、本発明に係る第1の観点のスイッチング電源回路は、
コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第1のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してPWM信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第2のコンデンサを含み、前記PWM信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路と、を具備する。このように構成された本発明のスイッチング電源回路は、スイッチド・キャパシタ回路が値の大きな入力抵抗として機能するため、負帰還ループの伝達特性であるゼロクロス周波数を十分に低くすることができ、小さな帰還容量で負帰還動作を安定化することができる。そのため、帰還容量を含むスイッチング電源回路を集積化することが可能である。
In order to achieve the above object, a switching power supply circuit according to a first aspect of the present invention includes:
A switching power supply circuit for storing energy in a coil and performing a chopping operation for discharging the stored energy from the coil to output a predetermined DC output voltage;
An error amplifying circuit for amplifying an error between the DC output voltage and a reference voltage;
A first capacitor connected between an input terminal and an output terminal of the error amplifier circuit;
A pulse width modulation circuit that outputs a PWM signal by comparing a reference signal having an inclined waveform with an output signal of the error amplification circuit;
A voltage converter that includes at least the coil and a second capacitor that smoothes energy released from the coil, performs the chopping operation according to the PWM signal, and outputs the predetermined DC output voltage to a power supply output terminal When,
A switched capacitor circuit provided between the power supply output terminal and the input terminal of the error amplifier circuit. In the switching power supply circuit of the present invention configured as described above, since the switched capacitor circuit functions as an input resistor having a large value, the zero cross frequency which is a transfer characteristic of the negative feedback loop can be sufficiently lowered, and the switching power supply circuit is small. The negative feedback operation can be stabilized by the feedback capacitance. Therefore, it is possible to integrate a switching power supply circuit including a feedback capacitor.

また、本発明に係る第2の観点のスイッチング電源回路は、前述の第1の観点の前記スイッチド・キャパシタ回路の入出力の端子間に第3のコンデンサを設けてもよい。このように構成された本発明のスイッチング電源回路は、負帰還動作を安定にするとともに、高域周波数の過渡応答性を改善することができる。
また、本発明に係る第3の観点のスイッチング電源回路は、前述の第1の観点又は第2の観点の前記基準信号が基準信号発生回路で生成される三角波信号又はのこぎり波信号であってもよい。
In the switching power supply circuit according to the second aspect of the present invention, a third capacitor may be provided between the input and output terminals of the switched capacitor circuit according to the first aspect. The switching power supply circuit of the present invention configured as described above can stabilize the negative feedback operation and improve the transient response of the high frequency.
The switching power supply circuit according to the third aspect of the present invention may be a triangular wave signal or a sawtooth wave signal generated by a reference signal generation circuit, wherein the reference signal according to the first aspect or the second aspect described above is generated. Good.

また、本発明に係る第4の観点のスイッチング電源回路は、前述の第1の観点又は第2の観点の前記スイッチド・キャパシタ回路のサンプリング周波数を前記基準信号と連動させる構成でもよい。このように構成された本発明のスイッチング電源回路は、基準信号の周波数を変化させることにより、ゼロクロス周波数を自由に設定することができる。
さらに、本発明に係る第5の観点のスイッチング電源回路は、前述の第1の観点又は第2の観点の前記基準信号を分周する分周回路をさらに具備し、前記分周回路の出力信号で前記スイッチド・キャパシタ回路をサンプリング動作させるように構成してもよい。このように構成された本発明のスイッチング電源回路は、基準信号の周波数を低下しなくても、スイッチド・キャパシタ回路のサンプリング周波数を分周回路の分周比の割合で低下させることができ、負荷変動に対する応答性を犠牲にせずに、負帰還動作の発振対策を容易に行うことができる。
The switching power supply circuit according to the fourth aspect of the present invention may be configured such that the sampling frequency of the switched capacitor circuit according to the first aspect or the second aspect described above is linked with the reference signal. The switching power supply circuit of the present invention configured as described above can freely set the zero-cross frequency by changing the frequency of the reference signal.
Furthermore, the switching power supply circuit according to the fifth aspect of the present invention further includes a frequency divider circuit that divides the reference signal according to the first aspect or the second aspect, and an output signal of the frequency divider circuit. The switched capacitor circuit may be configured to perform a sampling operation. The switching power supply circuit of the present invention configured as described above can reduce the sampling frequency of the switched capacitor circuit at the ratio of the dividing ratio of the frequency dividing circuit without reducing the frequency of the reference signal. It is possible to easily take measures against oscillation of the negative feedback operation without sacrificing responsiveness to load fluctuations.

前述の目的を達成するために、本発明に係る第6の観点の半導体装置は、
コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路を集積化した半導体装置であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第1のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してPWM信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第2のコンデンサを含み、前記PWM信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路とを具備し、
少なくとも前記誤差増幅回路、前記第1のコンデンサ、前記パルス幅変調回路及び前記スイッチド・キャパシタ回路を1つの半導体基板内に形成している。このように構成された本発明の半導体装置におけるスイッチング電源回路は、スイッチド・キャパシタ回路内に構成されたコンデンサと第1のコンデンサとの整合性が良好なため、負帰還ループの周波数特性を製造ばらつきの影響を受けずに設定することができる。その一方で、スイッチド・キャパシタ回路が値の大きな入力抵抗として機能し、小さな帰還容量で負帰還動作を安定化することができ、均一な特性のスイッチング電源回路を製造することができる。従って、このスイッチング電源用の半導体装置は、製造ばらつきが少なく、製造コストを低減することができる。
また、本発明に係る半導体装置によれば、前述の本発明のスイッチング電源回路を集積化することにより、均一な特性のスイッチング電源回路を提供することができると共に、スイッチド・キャパシタ回路の作用により、誤差増幅回路の入力抵抗を非常に大きくすることが可能となり、ゼロクロス周波数を低域周波数側へ移行することが可能となり、直流出力電圧を安定化するための負帰還動作を安定にすることができる。なお、本発明において、低域周波数とは、相対的に低い周波数であって、目安として1kHz以下の周波数をいう。
さらに、本発明に係る半導体装置は、基準信号を分周する分周回路を具備し、前記分周回路の出力信号でスイッチド・キャパシタ回路をサンプリング動作させるように構成してもよい。このように構成された本発明の半導体装置は、基準信号の周波数を低下しなくても、スイッチド・キャパシタ回路のサンプリング周波数を分周回路の分周比の割合で低下させることができ、負荷変動に対する応答性を犠牲にせずに、負帰還動作の発振対策を容易に行うことができる。
In order to achieve the above object, a semiconductor device according to a sixth aspect of the present invention includes:
A semiconductor device that integrates a switching power supply circuit that accumulates energy in a coil and performs a chopping operation for discharging the accumulated energy from the coil to output a predetermined DC output voltage,
An error amplifying circuit for amplifying an error between the DC output voltage and a reference voltage;
A first capacitor connected between an input terminal and an output terminal of the error amplifier circuit;
A pulse width modulation circuit that outputs a PWM signal by comparing a reference signal having an inclined waveform with an output signal of the error amplification circuit;
A voltage converter that includes at least the coil and a second capacitor that smoothes energy released from the coil, performs the chopping operation according to the PWM signal, and outputs the predetermined DC output voltage to a power supply output terminal When,
A switched capacitor circuit provided between the power supply output terminal and the input terminal of the error amplifier circuit;
At least the error amplifier circuit, the first capacitor, the pulse width modulation circuit, and the switched capacitor circuit are formed in one semiconductor substrate. Since the switching power supply circuit in the semiconductor device of the present invention configured as described above has good matching between the capacitor configured in the switched capacitor circuit and the first capacitor, the frequency characteristic of the negative feedback loop is manufactured. It can be set without being affected by variations. On the other hand, the switched capacitor circuit functions as an input resistor having a large value, the negative feedback operation can be stabilized with a small feedback capacitance, and a switching power supply circuit with uniform characteristics can be manufactured. Therefore, the semiconductor device for the switching power supply has less manufacturing variation and can reduce the manufacturing cost.
Further, according to the semiconductor device of the present invention, by integrating the above-described switching power supply circuit of the present invention, a switching power supply circuit having uniform characteristics can be provided, and the function of the switched capacitor circuit can be provided. The input resistance of the error amplifier circuit can be made very large, the zero cross frequency can be shifted to the low frequency side, and the negative feedback operation for stabilizing the DC output voltage can be stabilized. it can. In the present invention, the low frequency is a relatively low frequency and means a frequency of 1 kHz or less as a guide.
Furthermore, the semiconductor device according to the present invention may include a frequency dividing circuit that divides the reference signal, and may be configured to perform the sampling operation of the switched capacitor circuit using the output signal of the frequency dividing circuit. The semiconductor device of the present invention configured as described above can reduce the sampling frequency of the switched capacitor circuit at the ratio of the dividing ratio of the frequency dividing circuit without reducing the frequency of the reference signal. It is possible to easily take measures against oscillation of negative feedback operation without sacrificing responsiveness to fluctuations.

本発明に係るスイッチング電源回路において、スイッチド・キャパシタ回路に並列に接続されたコンデンサは、誤差増幅回路の入力インピーダンスを高域周波数において小さくすることができ、高域周波数での過渡応答性を向上することができる。なお、高域周波数とは、相対的に高い周波数であって、目安として100kHz以上の周波数をいう。
本発明に係るスイッチング電源回路において、スイッチド・キャパシタ回路のサンプリング周波数は基準信号と連動しているため、基準信号の周波数を変化させることにより、ゼロクロス周波数を自由に設定することができる。
In the switching power supply circuit according to the present invention, the capacitor connected in parallel to the switched capacitor circuit can reduce the input impedance of the error amplifier circuit at a high frequency and improve the transient response at the high frequency. can do. The high frequency is a relatively high frequency and means a frequency of 100 kHz or more as a guide.
In the switching power supply circuit according to the present invention, since the sampling frequency of the switched capacitor circuit is linked to the reference signal, the zero-cross frequency can be freely set by changing the frequency of the reference signal.

本発明に係るスイッチング電源回路よれば、半導体集積回路に搭載できる小容量で安定な負帰還動作を行うことができ、高域周波数における良好な過渡応答性の向上と、製造コストの低減化を図ることができる。
本発明によれば、小型軽量で信頼性の高いスイッチング電源回路を提供することが可能となる。
本発明に係るスイッチング電源回路によれば、スイッチド・キャパシタ回路により、誤差増幅回路の入力抵抗を非常に大きくすることが可能となり、誤差増幅回路の入力端子と出力端子の間に接続される帰還容量の値を小さくしても、ゼロクロス周波数を低い周波数に設定することが可能となり、帰還容量を含むスイッチング電源回路を半導体装置へ集積化することを可能にする。
According to the switching power supply circuit of the present invention, it is possible to perform a stable negative feedback operation with a small capacity that can be mounted on a semiconductor integrated circuit, and to improve a good transient response at a high frequency and to reduce a manufacturing cost. be able to.
According to the present invention, it is possible to provide a switching power supply circuit that is small and light and highly reliable.
According to the switching power supply circuit of the present invention, the switched capacitor circuit can make the input resistance of the error amplifier circuit very large, and the feedback connected between the input terminal and the output terminal of the error amplifier circuit. Even if the capacitance value is reduced, the zero cross frequency can be set to a low frequency, and the switching power supply circuit including the feedback capacitance can be integrated in the semiconductor device.

また、本発明に係るスイッチング電源回路において、スイッチド・キャパシタ回路に並列に接続されたコンデンサは、高域周波数における入力インピーダンスを小さくし、高域周波数での過渡応答性を向上することができる。また、スイッチド・キャパシタ回路のサンプリング周波数は基準信号と連動しているので、基準信号の周波数を変化させることにより、ゼロクロス周波数を自由に設定することができる。
さらに、本発明の半導体装置によれば、上記効果を有するスイッチング電源回路が集積化されているため、量産する時の製造ばらつきが小さくて、安定に動作する、小型軽量のスイッチング電源回路を提供することが可能となる。
発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と合わせて図面と共に以下の詳細な説明を読むことにより、より良く理解され評価されるであろう。
In the switching power supply circuit according to the present invention, the capacitor connected in parallel with the switched capacitor circuit can reduce the input impedance at the high frequency and improve the transient response at the high frequency. In addition, since the sampling frequency of the switched capacitor circuit is linked to the reference signal, the zero cross frequency can be freely set by changing the frequency of the reference signal.
Furthermore, according to the semiconductor device of the present invention, since the switching power supply circuit having the above-mentioned effects is integrated, a small and lightweight switching power supply circuit that has a small manufacturing variation during mass production and operates stably is provided. It becomes possible.
The novel features of the invention are nonetheless specifically set forth in the appended claims, but the invention, both in terms of structure and content, should be read in conjunction with the drawings and in the detailed description that follows. Will be better understood and appreciated.

以下、本発明に係るスイッチング電源回路の好適な実施の形態を添付の図面を参照にしつつ詳細に説明する。   Preferred embodiments of a switching power supply circuit according to the present invention will be described below in detail with reference to the accompanying drawings.

《実施の形態1》
図1は本発明に係る実施の形態1のスイッチング電源回路の構成を示すブロック図である。図2は本発明に係る実施の形態1のスイッチング電源回路の利得・位相特性を示す周波数特性図である。
Embodiment 1
FIG. 1 is a block diagram showing a configuration of a switching power supply circuit according to a first embodiment of the present invention. FIG. 2 is a frequency characteristic diagram showing gain / phase characteristics of the switching power supply circuit according to the first embodiment of the present invention.

図1に示すように、実施の形態1のスイッチング電源回路は、直流電圧が入力される電源入力端子11と、所定値に安定化した直流出力電圧を出力する電源出力端子12とが設けられており、これらの電源入力端子11と電源出力端子12がパワートランジスタ66、コイル67、ダイオード68及び出力平滑コンデンサ69で構成される電圧変換部13に設けられている。また、このスイッチング電源回路には、パワートランジスタ66をパルス幅変調したパルスでオン/オフ動作(チョッピング動作)させる駆動信号制御部10が設けられている。駆動信号制御部10は、プリドライブ回路14、パルス幅変調回路15、誤差増幅回路16、基準電圧を発生する基準電圧回路17、基準信号を発生する基準信号発生回路18、出力電圧設定抵抗60,61、及びスイッチド・キャパシタ回路19を有して構成されている。   As shown in FIG. 1, the switching power supply circuit of Embodiment 1 is provided with a power supply input terminal 11 to which a DC voltage is input and a power supply output terminal 12 that outputs a DC output voltage stabilized to a predetermined value. The power input terminal 11 and the power output terminal 12 are provided in the voltage conversion unit 13 including a power transistor 66, a coil 67, a diode 68, and an output smoothing capacitor 69. In addition, the switching power supply circuit is provided with a drive signal control unit 10 that turns on / off (chopping) the power transistor 66 with a pulse whose width is modulated. The drive signal control unit 10 includes a pre-drive circuit 14, a pulse width modulation circuit 15, an error amplification circuit 16, a reference voltage circuit 17 that generates a reference voltage, a reference signal generation circuit 18 that generates a reference signal, an output voltage setting resistor 60, 61 and a switched capacitor circuit 19.

図1に示すように、誤差増幅回路16の入出力間にはキャパシタンスC2を有するコンデンサ65が設けられている。基準信号発生回路18が生成する基準信号は、三角波又はのこぎり波のような傾斜波形を有する信号であり、所定の周波数で繰り返される。
スイッチド・キャパシタ回路19は、出力電圧設定抵抗60,61の接続点と誤差増幅回路16の一方の反転入力端子との間に設けられており、サンプリング周波数fsと同期してオン/オフ動作するスイッチ62,63と、キャパシタンスC3を有するコンデンサ64で構成されている。ここで、サンプリング周波数fsは基準信号発生回路18から出力する基準信号の動作周波数に連動している。
As shown in FIG. 1, a capacitor 65 having a capacitance C <b> 2 is provided between the input and output of the error amplifier circuit 16. The reference signal generated by the reference signal generation circuit 18 is a signal having an inclined waveform such as a triangular wave or a sawtooth wave, and is repeated at a predetermined frequency.
The switched capacitor circuit 19 is provided between the connection point of the output voltage setting resistors 60 and 61 and one inverting input terminal of the error amplifying circuit 16, and is turned on / off in synchronization with the sampling frequency fs. It is composed of switches 62 and 63 and a capacitor 64 having a capacitance C3. Here, the sampling frequency fs is linked to the operating frequency of the reference signal output from the reference signal generation circuit 18.

また、図2において、ゼロクロス周波数fz1は、図1に示すスイッチド・キャパシタ回路19のサンプリング信号のサンプリング周波数fsと、コンデンサ64のキャパシタンスC3とコンデンサ65のキャパシタンスC2(帰還容量)とで決定される周波数である。また、fLは電圧変換部13のコイル67のインダクタンスL1と出力平滑コンデンサ69のキャパシタンスC1で決まる共振周波数である。図2において、ゼロクロス周波数fz1は共振周波数fLよりも低い周波数領域に設定(fz1<fL)されていることが必要である。   In FIG. 2, the zero cross frequency fz1 is determined by the sampling frequency fs of the sampling signal of the switched capacitor circuit 19 shown in FIG. 1, the capacitance C3 of the capacitor 64, and the capacitance C2 (feedback capacitance) of the capacitor 65. Is the frequency. Further, fL is a resonance frequency determined by the inductance L1 of the coil 67 of the voltage conversion unit 13 and the capacitance C1 of the output smoothing capacitor 69. In FIG. 2, the zero cross frequency fz1 needs to be set in a frequency region lower than the resonance frequency fL (fz1 <fL).

前記のように構成された実施の形態1のスイッチング電源回路の動作について説明する。
スイッチド・キャパシタ回路19のサンプリング周波数fsとコンデンサ64のキャパシタンスC3で決定されるスイッチド・キャパシタ回路19の等価抵抗Rは下記式(3)で表すことができる。
The operation of the switching power supply circuit according to the first embodiment configured as described above will be described.
The equivalent resistance R of the switched capacitor circuit 19 determined by the sampling frequency fs of the switched capacitor circuit 19 and the capacitance C3 of the capacitor 64 can be expressed by the following equation (3).

R=1/(fs×C3) (3)   R = 1 / (fs × C3) (3)

従って、コンデンサ64のキャパシタンスC3を小さな値に設定すれば、Zi<<Rに設定することが可能である。スイッチド・キャパシタ回路19の等価抵抗Rと誤差増幅回路16の帰還容量とによって、ゼロクロス周波数fz1を決定することができる。誤差増幅回路16の利得が0dBとなるゼロクロス周波数fz1では、コンデンサ65のインピーダンス1/(2π×fz1×C2)と、等価抵抗Rとが等しい状態である。従って、ゼロクロス周波数fz1は、式(3)に基づいて下記式(4)により示すことができる。 Therefore, if the capacitance C3 of the capacitor 64 is set to a small value, it is possible to set Zi << R. The zero cross frequency fz1 can be determined by the equivalent resistance R of the switched capacitor circuit 19 and the feedback capacitance of the error amplifier circuit 16. At the zero cross frequency fz1 at which the gain of the error amplifier circuit 16 becomes 0 dB, the impedance 1 / (2π × fz1 × C2) of the capacitor 65 and the equivalent resistance R are equal. Therefore, the zero cross frequency fz1 can be expressed by the following formula (4) based on the formula (3).

fz1=(1/2π)×(C3/C2)×fs (4)   fz1 = (1 / 2π) × (C3 / C2) × fs (4)

スイッチド・キャパシタ回路19のコンデンサ64のキャパシタンスC3と誤差増幅回路16の帰還容量であるコンデンサ65のキャパシタンスC2の容量比を小さく設定すれば、ゼロクロス周波数fz1をコイル67のインダクタンスL1と出力平滑コンデンサ69のキャパシタンスC1で決まる共振周波数fLよりも低い周波領域に設定することが容易に可能となる。図2に示すように、共振周波数fLにおいて、誤差増幅回路16の利得が0dB以下になっており、電圧変換部13で発生するリンギング現象を減衰することができるため、スイッチング電源回路全体を安定に動作させることが可能となる。   If the capacitance ratio of the capacitance C3 of the capacitor 64 of the switched capacitor circuit 19 and the capacitance C2 of the capacitor 65, which is the feedback capacitance of the error amplifier circuit 16, is set small, the zero cross frequency fz1 is set to the inductance L1 of the coil 67 and the output smoothing capacitor 69. It is possible to easily set a frequency region lower than the resonance frequency fL determined by the capacitance C1. As shown in FIG. 2, at the resonance frequency fL, the gain of the error amplifier circuit 16 is 0 dB or less, and the ringing phenomenon that occurs in the voltage converter 13 can be attenuated. It becomes possible to operate.

実施の形態1のスイッチング電源回路においては、スイッチド・キャパシタ回路19のコンデンサ64のキャパシタンスC3と、誤差増幅回路16の帰還容量とを小さな値で設計することが可能である。キャパシタンスの小さなコンデンサは、半導体基板に形成する時の平面形状が小さくなるため、半導体集積回路に搭載することは容易であり、実施の形態1のスイッチング電源回路は優れた経済性と安定性を有する。   In the switching power supply circuit of the first embodiment, the capacitance C3 of the capacitor 64 of the switched capacitor circuit 19 and the feedback capacitance of the error amplifier circuit 16 can be designed with small values. Since a capacitor having a small capacitance has a small planar shape when formed on a semiconductor substrate, it can be easily mounted on a semiconductor integrated circuit, and the switching power supply circuit of Embodiment 1 has excellent economic efficiency and stability. .

なお、実施の形態1のスイッチング電源回路においては、少なくとも駆動信号制御部10は半導体装置に集積化されており、パワートランジスタ66及びダイオード68は出力負荷の仕様に応じて半導体装置に集積化される。このため、小型軽量で信頼性の高い半導体装置を提供することができる。   In the switching power supply circuit according to the first embodiment, at least the drive signal control unit 10 is integrated in the semiconductor device, and the power transistor 66 and the diode 68 are integrated in the semiconductor device according to the specifications of the output load. . For this reason, a small and light semiconductor device with high reliability can be provided.

実施の形態1のスイッチング電源回路は、直流出力電圧を入力電圧より降圧する降圧型のスイッチング電源回路について説明した。しかし、本発明はこのような構成に限定されるものではなく、直流出力電圧を入力電圧より昇圧させる昇圧型のスイッチング電源回路や、入力電圧に対して極性を反転した直流出力電圧(負の直流出力電圧)を出力する極性反転型のスイッチング電源回路においても適用することができる。   As the switching power supply circuit of the first embodiment, the step-down switching power supply circuit that steps down the DC output voltage from the input voltage has been described. However, the present invention is not limited to such a configuration. A step-up switching power supply circuit that boosts the DC output voltage from the input voltage or a DC output voltage (negative DC The present invention can also be applied to a polarity inversion switching power supply circuit that outputs an output voltage.

図3は実施の形態1のスイッチング電源回路の構成を適用した昇圧型スイッチング電源回路の構成を示すブロック図である。図4は実施の形態1のスイッチング電源回路の構成を適用した極性反転型のスイッチング電源回路の構成を示すブロック図である。図3及び図4において、駆動信号制御部10は図1に示した降圧型のスイッチング電源回路と同じ構成である。図3に示す昇圧型のスイッチング電源回路の電圧変換部13Aは、駆動信号制御部10の出力信号に応じてパワートランジスタTr1がチョッピング動作を行う。そして、パワートランジスタTr1がオンした時にエネルギーをコイルL1に蓄えて、パワートランジスタTr1がオフした時に、ダイオードD1がコイルL1に蓄えられたエネルギーを整流して、昇圧した直流出力電圧を電源出力端子12に出力している。   FIG. 3 is a block diagram showing a configuration of a step-up switching power supply circuit to which the configuration of the switching power supply circuit of the first embodiment is applied. FIG. 4 is a block diagram showing a configuration of a polarity inversion switching power supply circuit to which the configuration of the switching power supply circuit of the first embodiment is applied. 3 and 4, the drive signal control unit 10 has the same configuration as the step-down switching power supply circuit shown in FIG. In the voltage converter 13A of the step-up switching power supply circuit shown in FIG. 3, the power transistor Tr1 performs a chopping operation in accordance with the output signal of the drive signal controller 10. When the power transistor Tr1 is turned on, energy is stored in the coil L1, and when the power transistor Tr1 is turned off, the diode D1 rectifies the energy stored in the coil L1, and the boosted DC output voltage is supplied to the power supply output terminal 12. Is output.

図4に示す極性反転型のスイッチング電源回路の電圧変換部13Bは、駆動信号制御部10の出力信号に応じてパワートランジスタTr1がチョッピング動作を行う。そして、パワートランジスタTr1がオンした時にエネルギーをコイルL1に蓄えて、パワートランジスタTr1がオフした時に、ダイオードD1がコイルL1に蓄えられたエネルギーを整流して、負の直流出力電圧を電源出力端子12に出力している。   In the voltage converter 13B of the polarity inversion switching power supply circuit shown in FIG. 4, the power transistor Tr1 performs a chopping operation in accordance with the output signal of the drive signal controller 10. Then, when the power transistor Tr1 is turned on, energy is stored in the coil L1, and when the power transistor Tr1 is turned off, the diode D1 rectifies the energy stored in the coil L1, and a negative DC output voltage is supplied to the power output terminal 12. Is output.

《実施の形態2》
図5は本発明に係る実施の形態2のスイッチング電源回路の構成を示すブロック図である。
<< Embodiment 2 >>
FIG. 5 is a block diagram showing the configuration of the switching power supply circuit according to the second embodiment of the present invention.

図5に示すように、実施の形態2のスイッチング電源回路は、前述の実施の形態1のスイッチング電源回路の構成にスイッチド・キャパシタ回路29と並列にコンデンサ90を設けた構成である。
実施の形態2のスイッチング電源回路は、直流電圧が入力される入力端子21と所定の直流出力電圧を出力する出力端子22が設けられており、これらの入力端子21と出力端子22がパワートランジスタ76、コイル77、ダイオード78及び出力平滑コンデンサ79で構成される電圧変換部23に設けられている。また、このスイッチング電源回路には、パワートランジスタ76をパルス幅変調したパルスでオン/オフ動作(チョッピング動作)させる駆動信号制御部20が設けられている。駆動信号制御部20は、プリドライブ回路24、パルス幅変調回路25、誤差増幅回路26、基準電圧を発生する基準電圧回路27、基準信号を発生する基準信号発生回路28、出力電圧設定抵抗70,71、スイッチド・キャパシタ回路29及びこのスイッチド・キャパシタ回路29の入出力間に接続された容量C4を有するコンデンサ90を有して構成されている。
As shown in FIG. 5, the switching power supply circuit according to the second embodiment has a configuration in which a capacitor 90 is provided in parallel with the switched capacitor circuit 29 in the configuration of the switching power supply circuit according to the first embodiment.
The switching power supply circuit according to the second embodiment includes an input terminal 21 to which a DC voltage is input and an output terminal 22 that outputs a predetermined DC output voltage. These input terminal 21 and output terminal 22 are the power transistor 76. , A coil 77, a diode 78, and an output smoothing capacitor 79. In addition, the switching power supply circuit is provided with a drive signal control unit 20 that turns on / off (chopping) the power transistor 76 with a pulse whose width is modulated. The drive signal control unit 20 includes a pre-drive circuit 24, a pulse width modulation circuit 25, an error amplification circuit 26, a reference voltage circuit 27 that generates a reference voltage, a reference signal generation circuit 28 that generates a reference signal, an output voltage setting resistor 70, 71, a switched capacitor circuit 29, and a capacitor 90 having a capacitance C4 connected between the input and output of the switched capacitor circuit 29.

図5に示すように、誤差増幅回路26の入出力端を接続するように、すなわち誤差増幅回路26と並列にキャパシタンスC2(帰還容量)を有するコンデンサ75が設けられている。基準信号発生回路28が生成する基準信号は、三角波又はのこぎり波のような傾斜を有する波形信号であり、所定の周波数で繰り返される。
スイッチド・キャパシタ回路29は、出力電圧設定抵抗70,71の接続点と誤差増幅回路26の一方の反転入力端子との間に設けられており、サンプリング周波数fsと同期してオン/オフ動作するスイッチ72,73とキャパシタンスC3を有するコンデンサ74で構成されている。
As shown in FIG. 5, a capacitor 75 having a capacitance C2 (feedback capacitance) is provided so as to connect the input / output terminals of the error amplifier circuit 26, that is, in parallel with the error amplifier circuit 26. The reference signal generated by the reference signal generation circuit 28 is a waveform signal having a slope like a triangular wave or a sawtooth wave, and is repeated at a predetermined frequency.
The switched capacitor circuit 29 is provided between the connection point of the output voltage setting resistors 70 and 71 and one inverting input terminal of the error amplifier circuit 26, and is turned on / off in synchronization with the sampling frequency fs. It consists of switches 72 and 73 and a capacitor 74 having a capacitance C3.

前述の実施の形態1におけるスイッチド・キャパシタ回路19で説明したように、実施の形態2におけるスイッチド・キャパシタ回路29は、入出力間のインピーダンスが等価的に抵抗値の大きな抵抗のように機能している。このため、積分増幅回路として機能する誤差増幅回路26は高域周波数における応答性が悪くなる。しかし、コンデンサ90をスイッチド・キャパシタ回路29の入出力間に並列接続することにより、特に高域周波数に対する応答性が改善される。従って、実施の形態2のスイッチング電源回路は、直流出力電圧を安定化するための負帰還動作を安定にするとともに、高域周波数での過渡応答に対しても優れた特性を実現する。
また、実施の形態2のスイッチング電源回路は、半導体集積回路への搭載が容易であり、優れた経済性と安定性と過渡応答性を可能とする。
As described in the switched capacitor circuit 19 in the first embodiment, the switched capacitor circuit 29 in the second embodiment functions like a resistor having an equivalent impedance between input and output. doing. For this reason, the error amplifying circuit 26 functioning as an integrating amplifying circuit has poor responsiveness at high frequencies. However, by connecting the capacitor 90 in parallel between the input and output of the switched capacitor circuit 29, the responsiveness particularly to a high frequency is improved. Therefore, the switching power supply circuit according to the second embodiment stabilizes the negative feedback operation for stabilizing the DC output voltage, and realizes excellent characteristics against a transient response at a high frequency.
In addition, the switching power supply circuit according to the second embodiment can be easily mounted on a semiconductor integrated circuit, and enables excellent economic efficiency, stability, and transient response.

《実施の形態3》
前述した実施の形態1では、スイッチド・キャパシタ回路19が抵抗として機能し、コンデンサ64のキャパシタンスC3を小さくして大きな抵抗値の等価抵抗Rを得ている。これによって、高域周波数(特に共振周波数fL)における利得を低下させて、リンギング現象の影響を無くし、スイッチング電源回路の負帰還動作の安定化を図っている。しかしながら、コンデンサ64のキャパシタンスを小さくするのにも限界があり、0.2pF以下のキャパシタンスにすると、配線材料に付随する配線容量が影響して、スイッチド・キャパシタ回路19が本来機能を果たさなくなる。この結果、スイッチド・キャパシタ回路19と帰還容量のみによって周波数特性を決定することができず、量産時の製造ばらつきによって発振するという不都合が生じる。このような問題を解決する実施の形態3のスイッチング電源回路を以下に説明する。
図6は本発明に係る実施の形態3のスイッチング電源回路の構成を示すブロック図である。
<< Embodiment 3 >>
In the first embodiment described above, the switched capacitor circuit 19 functions as a resistor, and the equivalent resistance R having a large resistance value is obtained by reducing the capacitance C3 of the capacitor 64. This reduces the gain at a high frequency (particularly the resonance frequency fL), eliminates the influence of the ringing phenomenon, and stabilizes the negative feedback operation of the switching power supply circuit. However, there is a limit to reducing the capacitance of the capacitor 64. When the capacitance is 0.2 pF or less, the switched capacitor circuit 19 does not perform its function originally due to the influence of the wiring capacitance associated with the wiring material. As a result, the frequency characteristic cannot be determined only by the switched capacitor circuit 19 and the feedback capacitance, and there is a disadvantage that oscillation occurs due to manufacturing variations during mass production. A switching power supply circuit according to the third embodiment for solving such a problem will be described below.
FIG. 6 is a block diagram showing the configuration of the switching power supply circuit according to Embodiment 3 of the present invention.

図6に示すように、実施の形態3のスイッチング電源回路は、前述の実施の形態1のスイッチング電源回路の構成に基準信号発生回路からの基準信号が入力されてスイッチド・キャパシタ回路を制御する分周回路40を設けた構成である。
実施の形態3のスイッチング電源回路は、直流電圧が入力される入力端子31と所定の直流出力電圧を出力する出力端子32が設けられており、これらの入力端子31と出力端子32がパワートランジスタ86、コイル87、ダイオード88及び出力平滑コンデンサ89で構成される電圧変換部33に設けられている。また、このスイッチング電源回路には、パワートランジスタ86をパルス幅変調したパルスでオン/オフ動作(チョッピング動作)させる駆動信号制御部30が設けられている。駆動信号制御部30は、プリドライブ回路34、パルス幅変調回路35、誤差増幅回路36、基準電圧を発生する基準電圧回路37、基準信号を発生する基準信号発生回路38、出力電圧設定抵抗80,81、スイッチド・キャパシタ回路39及び分周回路40を有して構成されている。
As shown in FIG. 6, the switching power supply circuit of the third embodiment controls the switched capacitor circuit by inputting the reference signal from the reference signal generating circuit to the configuration of the switching power supply circuit of the first embodiment. A frequency divider circuit 40 is provided.
The switching power supply circuit of Embodiment 3 is provided with an input terminal 31 to which a DC voltage is input and an output terminal 32 that outputs a predetermined DC output voltage. These input terminal 31 and output terminal 32 are connected to a power transistor 86. , A coil 87, a diode 88, and an output smoothing capacitor 89. Further, the switching power supply circuit is provided with a drive signal control unit 30 for turning on / off (chopping) the power transistor 86 with a pulse whose width is modulated. The drive signal control unit 30 includes a pre-drive circuit 34, a pulse width modulation circuit 35, an error amplification circuit 36, a reference voltage circuit 37 that generates a reference voltage, a reference signal generation circuit 38 that generates a reference signal, an output voltage setting resistor 80, 81, a switched capacitor circuit 39 and a frequency dividing circuit 40.

図6に示す実施の形態3においては、スイッチド・キャパシタ回路39が分周回路40の出力信号によってサンプリング動作を行う。実施の形態3におけるその他の点は、前述の図1に示す実施の形態1と同じであるため、実施の形態3においても前述の実施の形態1と同様に発振対策ができることは容易に理解できるであろう。そのためサンプリング動作について説明する。   In the third embodiment shown in FIG. 6, the switched capacitor circuit 39 performs a sampling operation by the output signal of the frequency dividing circuit 40. Since the other points in the third embodiment are the same as those in the first embodiment shown in FIG. 1, it can be easily understood that the third embodiment can take countermeasures against oscillation as in the first embodiment. Will. Therefore, the sampling operation will be described.

分周回路40は、基準信号発生回路38の出力信号を所定の分周比で分周するため、サンプリング周波数fsが基準信号発生回路38からの基準信号との間に比例関係(fs∝f)があり、基準信号の動作周波数fより低い周波数のサンプリング信号を生成することができる。これにより、前述の実施の形態1において示した式(3)から判るように、サンプリング周波数fsが低下すると、それに反比例して等価抵抗Rを大きくすることができる。従って、スイッチド・キャパシタ回路39のコンデンサ84のキャパシタンスC3を比較的大きくしても、大きな値の等価抵抗Rを得ることができる。この結果、配線材料の配線容量の影響を受けずに等価抵抗Rを設定することができ、このスイッチング電源回路をプリント基板上に構成しても、半導体集積回路に集積化しても安定な回路動作を実現できる。
また、スイッチング電源回路としては、負荷変動による直流出力電圧の変動に応答してその直流出力電圧を安定化する負荷応答性が重要である。その負荷応答性は、PWM制御する繰返し周波数、即ち基準信号の周波数を高くすると、負荷変動に素早く応答し、周波数を低くすると負荷変動に追従しにくくなる。
実施の形態3のスイッチング電源回路においては、基準信号の周波数を低下しなくても、スイッチド・キャパシタ回路のサンプリング周波数を分周回路の分周比の割合で低下させることができ、負荷変動に対する応答性を犠牲にせずに、負帰還動作の発振対策を容易に行うことができる。
Since the frequency dividing circuit 40 divides the output signal of the reference signal generating circuit 38 by a predetermined frequency dividing ratio, the sampling frequency fs is proportional to the reference signal from the reference signal generating circuit 38 (fs∝f). And a sampling signal having a frequency lower than the operating frequency f of the reference signal can be generated. Thereby, as can be seen from the equation (3) shown in the first embodiment, the equivalent resistance R can be increased in inverse proportion to the decrease in the sampling frequency fs. Therefore, even if the capacitance C3 of the capacitor 84 of the switched capacitor circuit 39 is relatively large, a large equivalent resistance R can be obtained. As a result, the equivalent resistance R can be set without being affected by the wiring capacity of the wiring material, and stable circuit operation is possible even if this switching power supply circuit is configured on a printed circuit board or integrated in a semiconductor integrated circuit. Can be realized.
In addition, as a switching power supply circuit, load responsiveness that stabilizes the DC output voltage in response to fluctuations in the DC output voltage due to load fluctuations is important. As for the load responsiveness, if the repetition frequency for PWM control, that is, the frequency of the reference signal is increased, it responds quickly to the load fluctuation, and if the frequency is lowered, it becomes difficult to follow the load fluctuation.
In the switching power supply circuit according to the third embodiment, the sampling frequency of the switched capacitor circuit can be reduced at the ratio of the frequency division ratio without reducing the frequency of the reference signal. It is possible to easily take oscillation countermeasures for negative feedback operation without sacrificing responsiveness.

実施の形態3の構成を応用した変形例について、具体的な数値を挙げて以下に説明する。
例えば、変形例1として1/8分周を行う分周回路40を用いた場合、基準信号の動作周波数fの1/8の周波数になるサンプリング周波数fsでサンプリング動作することになる。このため、前述の実施の形態1と同じ値のキャパシタンスC3を用いたとしても8倍の等価抵抗Rを得ることができ、ゼロクロス周波数fz1を1/8の周波数に移行させることができる。この結果、変形例1のスイッチング電源回路は発振対策を容易に行うことができる。
そして、実施の形態1と同じ周波数の基準信号で動作させる場合には、8倍の容量のキャパシタンスC3を用いた変形例2においても、実施の形態1と同じ抵抗値の等価抵抗Rを得ることができる。この変形例2の場合、プリント基板や半導体基板に回路を作り込む場合、配線容量が回路動作に影響しにくくなり、製造ばらつきの影響を殆ど受けずに均一な品質で量産することが可能となる。
A modification to which the configuration of the third embodiment is applied will be described below with specific numerical values.
For example, when the frequency dividing circuit 40 that divides the frequency by 1/8 is used as the first modification, the sampling operation is performed at the sampling frequency fs that is 1/8 of the operating frequency f of the reference signal. For this reason, even if the capacitance C3 having the same value as that of the first embodiment is used, an equivalent resistance R that is eight times larger can be obtained, and the zero-cross frequency fz1 can be shifted to a frequency of 1/8. As a result, the switching power supply circuit of Modification 1 can easily take measures against oscillation.
When the operation is performed using the reference signal having the same frequency as that of the first embodiment, the equivalent resistance R having the same resistance value as that of the first embodiment is obtained even in the second modification using the capacitance C3 having a capacity eight times that of the first embodiment. Can do. In the case of the second modification, when a circuit is formed on a printed circuit board or a semiconductor substrate, the wiring capacity hardly affects the circuit operation, and it is possible to mass-produce with a uniform quality hardly affected by manufacturing variations. .

また、変形例3として1/8分周を行う分周回路40を用い、且つ実施の形態1の4倍のキャパシタンスC3を用いた場合、前述の式(3)により等価抵抗Rは実施の形態1の2倍になり、ゼロクロス周波数fz1を1/2の周波数に移行することができる。この場合、実施の形態1に比べて4倍大きい容量値を用いても、ゼロクロス周波数fzを低域周波数側に移行することができる。この変形例3のスイッチング電源回路は、前述の実施の形態1に比べて発振現象が起きにくく、且つ回路動作の安定性が配線容量の影響を受けにくいという、前述の変形例1と変形例2の両方の効果を備えた優れた回路設計が可能となる。
また、実施の形態3の分周回路40の分周比は、1/2以上の分周比であれば同様の効果が得られるが、スイッチド・キャパシタ回路39のサンプリング周波数fsが低くなると、出力端子32に接続された負荷に流れる負荷電流が変動した時に直流出力電圧を安定化する応答性が悪くなる。このため、負荷変動への応答性を配慮すると、1/2分周〜1/16分周までの範囲の分周比の分周回路を採用することが好ましい。
Further, when the frequency dividing circuit 40 that performs 1/8 frequency division is used as the third modification and the capacitance C3 that is four times that of the first embodiment is used, the equivalent resistance R is calculated by the above-described equation (3). The zero cross frequency fz1 can be shifted to a half frequency. In this case, the zero cross frequency fz can be shifted to the low frequency side even if a capacitance value four times larger than that in the first embodiment is used. In the switching power supply circuit according to the third modification, the above-described first and second modifications in which the oscillation phenomenon is less likely to occur and the stability of the circuit operation is less affected by the wiring capacity than the first embodiment. An excellent circuit design having both effects can be realized.
The same effect can be obtained if the frequency dividing ratio of the frequency dividing circuit 40 of the third embodiment is 1/2 or higher. However, when the sampling frequency fs of the switched capacitor circuit 39 is reduced, When the load current flowing through the load connected to the output terminal 32 fluctuates, the responsiveness for stabilizing the DC output voltage is deteriorated. For this reason, in consideration of responsiveness to load fluctuations, it is preferable to employ a frequency dividing circuit having a frequency dividing ratio in a range from 1/2 frequency division to 1/16 frequency division.

なお、前述した各実施の形態1から3においては、入力側のスイッチと出力側のスイッチを同相でスイッチ動作させる同相型のスイッチド・キャパシタ回路(19,29,39)を用いた事例で説明したが、逆相でスイッチ動作するスイッチド・キャパシタ回路を用いても同様に動作して同様の効果が得られる。また、本発明のスイッチング電源回路は、上記のようなスイッチド・キャパシタ回路に限定されるものではなく、その他にも、スイッチを余分に付加してスイッチングノイズを抑制するスイッチド・キャパシタ回路を用いてもよい。また、前述した各実施形態1から3においては、整流用のダイオード(68,78,88及びD1)がシリコンダイオードまたはショットキーダイオードであるものとして説明したが、整流用のダイオードをMOSトランジスタに置き換えることが可能であり、そのMOSトランジスタを主スイッチであるパワートランジスタのチョッピング動作と逆位相でオン/オフ動作させれば、MOSトランジスタによる整流動作を行うことができ、整流用のダイオードと同様の効果が得られる。本発明は、前述の実施の形態の構成による効果と基本的には同様の効果が得られ、要求される設計仕様に合わせて適宜採用すればよい。   In each of the first to third embodiments described above, an example using an in-phase type switched capacitor circuit (19, 29, 39) that switches the input side switch and the output side switch in the same phase will be described. However, even if a switched capacitor circuit that performs switching operation in reverse phase is used, the same operation can be obtained and the same effect can be obtained. Further, the switching power supply circuit of the present invention is not limited to the switched capacitor circuit as described above. In addition, a switched capacitor circuit that suppresses switching noise by adding an extra switch is used. May be. In each of the first to third embodiments described above, the rectifying diodes (68, 78, 88 and D1) have been described as silicon diodes or Schottky diodes. However, the rectifying diodes are replaced with MOS transistors. If the MOS transistor is turned on / off in the opposite phase to the chopping operation of the power transistor that is the main switch, the rectification operation by the MOS transistor can be performed, and the same effect as that of the rectification diode can be obtained. Is obtained. The present invention basically has the same effect as that of the configuration of the above-described embodiment, and may be appropriately adopted according to the required design specifications.

以上に説明したように、本発明は電子機器における電源回路として用いられるスイッチング電源回路であり、経済性及び安定性において優れているため携帯電話やポータブル電子機器等において有用である。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
As described above, the present invention is a switching power supply circuit used as a power supply circuit in an electronic device and is useful in a mobile phone, a portable electronic device, and the like because it is excellent in economy and stability.
Although the invention has been described in its preferred form with a certain degree of detail, the present disclosure of this preferred form should vary in the details of construction, and combinations of elements and changes in order may vary in the claimed invention. It can be realized without departing from the scope and spirit.

本発明は、半導体装置内に集積可能で、製造コストを低減することができるスイッチング電源回路に関しており、電源回路において有用な発明である。   The present invention relates to a switching power supply circuit that can be integrated in a semiconductor device and can reduce manufacturing costs, and is useful in a power supply circuit.

本発明に係る実施の形態1のスイッチング電源回路の構成を示すブロック図1 is a block diagram showing a configuration of a switching power supply circuit according to a first embodiment of the present invention. 本発明に係る実施の形態1のスイッチング電源回路の利得・位相特性を示す周波数特性図Frequency characteristic diagram showing gain / phase characteristics of the switching power supply circuit according to the first embodiment of the present invention 本発明に係る実施の形態1のスイッチング電源回路の構成を適用した昇圧型のスイッチング電源回路の構成を示すブロック図1 is a block diagram showing a configuration of a boost type switching power supply circuit to which the configuration of a switching power supply circuit according to a first embodiment of the present invention is applied. 本発明に係る実施の形態1のスイッチング電源回路の構成を適用した極性反転型のスイッチング電源回路の構成を示すブロック図1 is a block diagram showing a configuration of a polarity inversion switching power supply circuit to which the configuration of a switching power supply circuit according to a first embodiment of the present invention is applied. 本発明係る実施の形態2のスイッチング電源回路の構成を示すブロック図The block diagram which shows the structure of the switching power supply circuit of Embodiment 2 which concerns on this invention 本発明係る実施の形態3のスイッチング電源回路の構成を示すブロック図The block diagram which shows the structure of the switching power supply circuit of Embodiment 3 which concerns on this invention 従来のスイッチング電源回路の構成を示すブロック図Block diagram showing the configuration of a conventional switching power supply circuit 従来のスイッチング電源回路における利得・位相特性を示す周波数特性図Frequency characteristics diagram showing gain and phase characteristics in a conventional switching power supply circuit

符号の説明Explanation of symbols

10 駆動信号制御部
11、12 電源入力端子
13 電圧変換部
14 プリドライブ回路
15 パルス幅変調回路
16 誤差増幅回路
17 基準電圧回路
18 基準信号発生回路
19 スイッチド・キャパシタ回路
60、61 出力電圧設定抵抗
62、63 スイッチ
64、65 コンデンサ
66 パワートランジスタ
67 コイル
68 ダイオード
69 出力平滑コンデンサ
DESCRIPTION OF SYMBOLS 10 Drive signal control part 11, 12 Power supply input terminal 13 Voltage conversion part 14 Predrive circuit 15 Pulse width modulation circuit 16 Error amplification circuit 17 Reference voltage circuit 18 Reference signal generation circuit 19 Switched capacitor circuit 60, 61 Output voltage setting resistance 62, 63 Switch 64, 65 Capacitor 66 Power transistor 67 Coil 68 Diode 69 Output smoothing capacitor

Claims (10)

コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第1のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してPWM信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第2のコンデンサを含み、前記PWM信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路と、
を具備することを特徴とするスイッチング電源回路。
A switching power supply circuit for storing energy in a coil and performing a chopping operation for discharging the stored energy from the coil to output a predetermined DC output voltage;
An error amplifying circuit for amplifying an error between the DC output voltage and a reference voltage;
A first capacitor connected between an input terminal and an output terminal of the error amplifier circuit;
A pulse width modulation circuit that outputs a PWM signal by comparing a reference signal having an inclined waveform with an output signal of the error amplification circuit;
A voltage converter that includes at least the coil and a second capacitor that smoothes energy released from the coil, performs the chopping operation according to the PWM signal, and outputs the predetermined DC output voltage to a power supply output terminal When,
A switched capacitor circuit provided between the power supply output terminal and the input terminal of the error amplifier circuit;
A switching power supply circuit comprising:
前記スイッチド・キャパシタ回路の入出力の端子間に第3のコンデンサを設けた請求項1記載のスイッチング電源回路。   2. The switching power supply circuit according to claim 1, wherein a third capacitor is provided between the input and output terminals of the switched capacitor circuit. 前記基準信号が基準信号発生回路で生成された三角波信号又はのこぎり波信号である請求項1または請求項2記載のスイッチング電源回路。   3. The switching power supply circuit according to claim 1, wherein the reference signal is a triangular wave signal or a sawtooth wave signal generated by a reference signal generation circuit. 前記スイッチド・キャパシタ回路のサンプリング信号を前記基準信号と連動させるよう構成された請求項1または請求項2記載のスイッチング電源回路。   3. The switching power supply circuit according to claim 1, wherein a sampling signal of the switched capacitor circuit is configured to be interlocked with the reference signal. 前記基準信号を分周する分周回路をさらに具備し、前記分周回路の出力信号で前記スイッチド・キャパシタ回路をサンプリング動作させるように構成された請求項1または請求項2記載のスイッチング電源回路。   3. The switching power supply circuit according to claim 1, further comprising a frequency dividing circuit that divides the reference signal, and configured to sample the switched capacitor circuit with an output signal of the frequency dividing circuit. . コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路を集積化した半導体装置であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第1のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してPWM信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第2のコンデンサを含み、前記PWM信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路とを具備し、
少なくとも前記誤差増幅回路、前記第1のコンデンサ、前記パルス幅変調回路及び前記スイッチド・キャパシタ回路を1つの半導体基板内に形成していることを特徴とする半導体装置。
A semiconductor device that integrates a switching power supply circuit that accumulates energy in a coil and performs a chopping operation for discharging the accumulated energy from the coil to output a predetermined DC output voltage,
An error amplifying circuit for amplifying an error between the DC output voltage and a reference voltage;
A first capacitor connected between an input terminal and an output terminal of the error amplifier circuit;
A pulse width modulation circuit that outputs a PWM signal by comparing a reference signal having an inclined waveform with an output signal of the error amplification circuit;
A voltage converter that includes at least the coil and a second capacitor that smoothes energy released from the coil, performs the chopping operation according to the PWM signal, and outputs the predetermined DC output voltage to a power supply output terminal When,
A switched capacitor circuit provided between the power supply output terminal and the input terminal of the error amplifier circuit;
At least the error amplifier circuit, the first capacitor, the pulse width modulation circuit, and the switched capacitor circuit are formed in one semiconductor substrate.
前記スイッチド・キャパシタ回路の入出力の端子間に接続される第3のコンデンサを前記半導体基板内に形成した請求項6記載の半導体装置。   7. The semiconductor device according to claim 6, wherein a third capacitor connected between input and output terminals of the switched capacitor circuit is formed in the semiconductor substrate. 前記基準信号が基準信号発生回路で生成された三角波信号又はのこぎり波信号である請求項6または請求項7記載の半導体装置。   8. The semiconductor device according to claim 6, wherein the reference signal is a triangular wave signal or a sawtooth wave signal generated by a reference signal generation circuit. 前記スイッチド・キャパシタ回路のサンプリング信号を前記基準信号と連動させるように構成された請求項6または請求項7記載の半導体装置。   8. The semiconductor device according to claim 6, wherein the sampling signal of the switched capacitor circuit is configured to be interlocked with the reference signal. 前記基準信号を分周する分周回路をさらに具備し、前記分周回路の出力信号で前記スイッチド・キャパシタ回路をサンプリング動作させるように構成された請求項6または請求項7記載の半導体装置。

8. The semiconductor device according to claim 6, further comprising a frequency dividing circuit that divides the reference signal, and configured to perform the sampling operation of the switched capacitor circuit with an output signal of the frequency dividing circuit.

JP2005111436A 2004-04-21 2005-04-07 Switching power supply circuit and semiconductor integrating the same Withdrawn JP2005333796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005111436A JP2005333796A (en) 2004-04-21 2005-04-07 Switching power supply circuit and semiconductor integrating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004125271 2004-04-21
JP2005111436A JP2005333796A (en) 2004-04-21 2005-04-07 Switching power supply circuit and semiconductor integrating the same

Publications (1)

Publication Number Publication Date
JP2005333796A true JP2005333796A (en) 2005-12-02

Family

ID=35488035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005111436A Withdrawn JP2005333796A (en) 2004-04-21 2005-04-07 Switching power supply circuit and semiconductor integrating the same

Country Status (1)

Country Link
JP (1) JP2005333796A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115882700A (en) * 2023-03-08 2023-03-31 合肥乘翎微电子有限公司 Control circuit of direct current-direct current converter with wide conversion ratio

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115882700A (en) * 2023-03-08 2023-03-31 合肥乘翎微电子有限公司 Control circuit of direct current-direct current converter with wide conversion ratio
CN115882700B (en) * 2023-03-08 2023-04-28 合肥乘翎微电子有限公司 Control circuit of direct current-direct current converter with wide conversion ratio

Similar Documents

Publication Publication Date Title
US7068018B2 (en) Voltage regulator with phase compensation
TWI661669B (en) Multi-stage amplifier
JP4259485B2 (en) Piezoelectric oscillation circuit
JP5902401B2 (en) Power supply device, control circuit, electronic device, and power supply control method
US11444537B2 (en) Power converters and compensation circuits thereof
US20110089918A1 (en) Switching Voltage Regulator
US20110127980A1 (en) Voltage converting circuit and method thereof
US7615978B2 (en) Current mode control with feed-forward for power devices
JP5730520B2 (en) Switching regulator
JP6010284B2 (en) Switching regulator, control circuit thereof, control method, and electronic device
WO2015023514A1 (en) Stabilizing a power combining power supply system
US20050237042A1 (en) Switching power supply circuit and semiconductor device integrating the same
JP2010191885A (en) Voltage regulator
JP2013165537A (en) Switching regulator, control method thereof, and power supply device
JP2003299347A (en) Pwm switching regulator control circuit, pwm switching regulator and electronic component
JP6098057B2 (en) Power supply control circuit, power supply device, and power supply control method
JP2013038904A (en) Switching power supply device
JP5584463B2 (en) Switching regulator control circuit, power supply device using the same, and electronic equipment
JP6932056B2 (en) Switching regulator
US20110199065A1 (en) Dc-to-dc converter
JP2008306331A (en) Semiconductor integrated circuit device
JP2005018311A (en) Power circuit
JP3576526B2 (en) DC / DC converter
JP2005333796A (en) Switching power supply circuit and semiconductor integrating the same
JP2012039823A (en) Control circuit for switching regulator, and switching regulator and electronic apparatus using the same

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Effective date: 20070808

Free format text: JAPANESE INTERMEDIATE CODE: A761

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070808